KR102485375B1

KR102485375B1 - 유기발광 표시장치

Info

Publication number: KR102485375B1
Application number: KR1020160052663A
Authority: KR
Inventors: 이현석; 권준영; 진승태
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-03-29
Filing date: 2016-04-29
Publication date: 2023-01-06
Also published as: KR20170114217A; KR102489108B1; KR20170114211A

Abstract

본 발명은 화상 표시를 위한 발광 기간 내에서 킥 백 영향을 저감 또는 억제하고 휘도 왜곡을 보상 또는 방지할 수 있도록 한 유기발광 표시장치에 관한 것이다.
본 발명은 디스플레이 구동 시, 킥 백을 유발하는 스위치 TFT의 턴-오프 될 때 구동 TFT의 드레인전극이 플로팅되지 않도록, 고전위 구동전원과 구동 TFT의 드레인전극 사이에 연결된 발광 제어 TFT의 온/오프 타이밍을 적절히 설계한다.

Description

유기발광 표시장치{Organic Light Emitting Display Device}

본 발명은 유기발광 표시장치에 관한 것이다.

액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 화소들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 화소들에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동전류를 제어한다. 구동전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.

일반적으로 구동 TFT가 포화 영역에서 동작할 때, 구동 TFT의 드레인-소스 사이에 흐르는 구동 전류(Ids)는 아래의 수학식 1과 같이 표현된다.

[수학식 1]

Ids = 1/2*(μ*C*W/L)*(Vgs-Vth)²

수학식 1에서, μ는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W 는 구동 TFT의 채널 폭을, 그리고 L은 구동 TFT의 채널 길이를 각각 나타낸다. 그리고, Vgs는 구동 TFT의 게이트노드-소스노드 간 전압(전위차)을 나타내고, Vth는 구동 TFT의 문턱전압(또는 임계전압)을 나타낸다. 구동 TFT의 게이트노드-소스노드 간 전압(Vgs)은 데이터전압과 기준전압 간의 차 전압과 대응된다. 데이터전압은 비디오 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터전압에 따라 구동 TFT의 게이트노드-소스노드 간 전압(Vgs)이 프로그래밍 또는 설정된다. 그리고, 프로그래밍된 게이트노드-소스노드 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.

디스플레이 구동에서 1 프레임 기간은, 구동 TFT의 게이트노드-소스노드 간 전압(Vgs)을 설정하기 위한 프로그래밍 기간과, 프로그래밍된 게이트노드-소스노드 간 전압(Vgs)에 따른 구동전류로 OLED를 발광시키는 발광 기간을 포함하여 이루어진다. 프로그래밍 기간 동안, 데이터전압은 화소 내에 마련된 제1 스위치 TFT를 통해 구동 TFT의 게이트전극과 소스전극 중 어느 하나에 인가되고, 기준전압은 화소 내에 마련된 제2 스위치 TFT를 통해 구동 TFT의 게이트전극과 소스전극 중 나머지 하나에 인가될 수 있다. 이를 위해, 제1 스위치 TFT와 제2 스위치 TFT는 프로그래밍 기간 동안 턴-온 되고, 프로그래밍 기간에 이은 발광 기간에서 턴-오프 될 수 있다. 한편, 화소 내에는 구동 TFT와 고전위 구동전원 간의 전류 패스를 제어할 수 있는 발광 제어 TFT가 더 마련될 수 있다. 발광 제어 TFT는 프로그래밍 기간 동안 턴-오프 되어 고전위 구동전원과 구동 TFT 사이의 전류 패스를 차단하고 OLED의 비 정상 발광을 방지한다. 발광 제어 TFT는 프로그래밍 기간에 이은 발광 기간에서 턴-온 되어 구동 TFT에 고전위 구동전원을 연결하여, 발광 기간 동안 OLED에 구동 전류가 유입되도록 한다.

본 발명의 발명자들은, 우수한 화질을 제공할 수 있는 유기발광 표시장치를 상용화하기 위해서 다양한 연구 및 개발을 지속하여 왔다.

본 발명의 발명자들은, 다양한 장점이 있는 펄스 듀티 구동이 가능한 유기발광 표시장치에 대하여 다양한 연구 및 개발을 지속하여 왔다.

본 발명의 발명자들은, 펄스 듀티 구동을 구현하고자 다양한 실험을 하였고, 유기발광 표시장치의 화소가 발광 기간 내에서 TFT에 존재하는 기생 커패시턴스로 인해 킥 백(Kick Back)의 영향을 받게 되어 표시 휘도가 왜곡될 수 있는 문제를 인식하였다.

구체적으로, 화소 내에 TFT들의 다양한 전극들 사이에는 적층 구조에 따른 기생 커패시턴스가 존재한다. 기생 커패시턴스에 의해 스위치 TFT의 게이트전극에 커플링된 구동 TFT의 드레인전극은 발광 기간에서 스위치 TFT가 턴-오프 될 때 킥 백(Kick Back)의 영향을 받을 수 있다. 구동 TFT의 드레인전극의 전위는 이 킥 백의 영향으로 낮아졌다가 발광 제어 TFT가 턴-온 될 때 고전위 구동전원까지 상승하는 데, 이때 구동 TFT의 게이트전극의 전위도 함께 상승할 수 있다. 이는 구동 TFT의 게이트전극과 드레인전극 사이에도 기생 커패시턴스가 존재하기 때문이다. 프로그래밍 기간에서 설정된 구동 TFT의 게이트전극의 전위가 발광 기간에서 변할 경우, 게이트노드-소스노드 간 전압(Vgs)이 바뀌게 된다. 이러한 경우 구동 TFT를 통과하는 구동 전류(Ids)량이 바뀌게 되어 유기발광 표시장치의 휘도 왜곡이 발생하는 문제를 본 발명의 발명자들은 인식하였다.

즉, 본 발명의 발명자들은, 펄스 듀티 구동을 구현한 발광 기간에서 제1 스위치 TFT가 턴-오프 될 때, 고전위 구동전원에 연결되지 않고, 구동 TFT가 플로팅(floating) 된 상태에서 기생 커패시턴스에 의한 킥 백 영향으로 휘도 왜곡, 예를 들면 휘도-계조 커브에 험프(Hump)가 발생하는 문제를 인식하였다.

본 발명의 발명자들은, 킥 백 현상과 뿐만 아니라, 유기발광 표시장치의 화소들 간의 전기적 특성 편차 때문에 화소간 휘도 균일도가 저하되는 문제를 인식하였다.

구체적으로, 각각의 화소들의 구동 TFT의 문턱 전압 및 전자 이동도 등과 같은 전기적 특성들이 구동 TFT의 구동 전류(Ids)량을 결정하는 팩터(factor)가 될 수 있다는 사실을 인식하였다. 예를 들면, 구동 TFT의 전기적 특성 편차는 공정 특성, 시변 특성 등 다양한 원인에 의해 발생된다. 따라서 구동 TFT의 전기적 특성이 서로 다른 화소들에 동일한 데이터전압을 인가할 경우, 화소간 휘도 균일도가 저하되는 문제를 인식하였다.

한편으로는, 본 발명의 발명자들은, 우수한 화질을 제공하면서 동시에 유기발광 표시장치의 화소영역의 주변영역의 폭을 줄일 수 있는 네로우 베젤(Narrow bezel) 기술에 대한 연구 및 개발도 지속하여 왔다.

본 발명의 발명자들은, 휘도 왜곡 및 화소간 휘도 균일도 저하 문제 개선을 위해 보상 회로들을 설계하였다. 하지만 이런 보상 회로들이 추가될 경우, 네로우 베젤 구현에 어려움을 줄 수 있는 다양한 문제들에 대하여 인식하였다.

구체적으로, 화소의 구동 TFT의 전기적 특성 편차를 보상하기 위한 보상 회로 및 발광 제어 TFT를 제어할 수 있는 구동 회로를 게이트 드라이버에 구현할 경우 게이트 드라이버의 면적이 증가하게 되고 베젤 영역이 증가되는 문제를 인식하였다.

구체적으로, 구동 화소의 구동 TFT의 전기적 특성 편차를 해결하기 위해서, 소스 드라이버 내에 센싱부를 마련하고 구동 TFT의 소스전극에 연결된 특정 노드의 전압을 센싱하거나, 또는 구동 TFT에 흐르는 구동 전류를 센싱하도록 구성할 경우, 센싱부는 복수의 출력 채널들에 연결된 복수의 센싱 유닛들과, 센싱 유닛들에 연결된 아날로그-디지털 변환기들(이하, ADC)을 포함해야 한다는 사실을 인식하였다.

특히 센싱 유닛과 ADC는 소스 드라이버의 출력 채널 수만큼 소스 드라이버 내에 실장되어야 하지만, 센싱 유닛과 ADC의 회로 사이즈는 다른 디지털 회로와 비교해서 상대적으로 크기 때문에, 유기발광 표시장치의 해상도 및 집적도(ppi)가 높아질수록 소스 드라이버의 출력 채널 수는 증가하고 채널 간격은 오히려 좁아지게 된다는 사실을 인식하였다.

따라서 고해상도 및 고집적 유기발광 표시장치의 센싱부의 면적이 증가되는 문제를 인식하였다.

즉, 유기발광 표시장치의 휘도 왜곡 및 화소간 휘도 균일도 저하문제를 해결하기 위해서 다양한 회로를 설계하면 네로우 베젤 구현의 난이도는 더 증가하게 된다.

따라서, 본 발명이 해결하고자 하는 과제는 화상 표시를 위한 발광 기간 내에서 펄스 듀티 구동을 구현할 때, 킥 백 영향을 저감 또는 억제하고 휘도 왜곡을 보상 또는 방지할 수 있는 유기발광 표시장치를 제공하는 데 있다.

본 발명의 과제는 휘도 왜곡 및 화소간 휘도 균일도를 보상할 수 있는 구동 회로가 베젤 영역 내에서 차지하는 면적을 줄일 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.

본 발명의 과제는 유기발광 표시장치의 표시패널에 구비된 게이트 드라이버의 사이즈를 줄일 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 목적을 달성하기 위하여, 본 발명의 유기발광 표시장치는 도 1 내지 도 30과 같이 구현될 수 있다.

본 발명의 실시예들에 따르면, 화상 표시를 위한 발광 기간 내에서 킥 백 영향을 저감 또는 억제하고 휘도 왜곡을 보상 또는 방지하여 화상 품위를 높일 수 있는 장점이 있다.

본 발명은 화상 표시 시 화소간 휘도 균일도를 개선하여 화상 품위를 높일 수 있는 장점이 있다.

본 발명의 실시예들에 따르면, 휘도 왜곡 및 화소간 휘도 균일도를 보상할 수 있는 구동 회로가 베젤 영역 내에서 차지하는 면적을 줄임으로써, 네로우 베젤을 구현하면서 제조 비용을 절감하고 고해상도 모델에 유연하게 대응할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치를 개략적으로 설명하는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 유기발광 표시장치의 표시패널에 구비된 화소들의 개략적인 회로도이다.
도 3은 도 2에 도시된 본 발명의 일 실시예에 따른 유기발광 표시장치의 표시패널의 화소들에서, 데이터전압에 따른 구동 TFT의 게이트노드-소스노드 간 전압의 차이를 설명하는 개략적인 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 유기발광 표시장치의 표시패널에 구비된 화소들의 개략적인 회로도이다.
도 5는 도 4에 도시된 본 발명의 다른 실시예에 따른 유기발광 표시장치의 표시패널의 화소들에서, 데이터전압에 따른 구동 TFT의 게이트노드-소스노드 간 전압의 차이를 설명하는 개략적인 그래프이다.
도 6은 도 2 및 도 4의 화소들의 발광 기간에서 발광 제어 TFT의 온 듀티를 조절하는 구동방법에 관한 실시예를 설명하는 개략적인 개념도이다.
도 7은 바람직하지 않은 비교예로써, 도 2의 화소 어레이를 구동할 수 있는 파형도이다.
도 8은 바람직하지 않은 비교예로써, 도 7에 대응되는 개략적인 등가 회도로이다.
도 9는 본 발명의 일 실시예에 따른 유기발광 표시장치의 구동방법을 개략적으로 설명하는 파형도이다.
도 10은 도 9의 구동방법에 따른, 도 2의 화소 어레이 구동을 개략적으로 설명하는 회로도이다.
도 11은 바람직하지 않은 비교예로써, 도 4의 화소 어레이를 구동할 수 있는 파형도이다.
도 12는 바람직하지 않은 비교예로써, 도 11에 대응되는 개략적인 회로도이다.
도 13은 본 발명의 다른 실시예에 따른 유기발광 표시장치의 구동방법을 개략적으로 설명하는 파형도이다.
도 14는 도 13의 구동방법에 따른, 도 4의 화소 어레이 구동을 개략적으로 설명하는 회로도이다.
도 15a는 바람직하지 않은 비교예들에 외부 보상을 적용하는 경우 킥 백 현상에 의해 휘도 왜곡이 발생되는 것을 개략적으로 설명하는 개념도이다.
도 15b는 본 발명의 일 실시예에 따른 도 9의 구동 파형 또는 본 발명의 다른 실시예에 따른 도 13의 구동 파형을 인가할 때 휘도-계조 커브의 험프(Hump)가 저감 또는 억제되는 것을 개략적으로 설명하는 개념도이다.
도 16은 도 10의 화소와 결합될 수 있는 소스 드라이버의 구성과 표시패널 내의 스위치 어레이의 구성을 개략적으로 보여주는 회로도이다.
도 17은 도 10의 화소 및 도 16의 소스 드라이버에 따른 디스플레이 구동을 설명하기 위한 개략적인 회로도이다.
도 18은 도 17의 디스플레이 구동을 설명하기 위한 개략적인 파형도이다.
도 19는 도 10의 화소 및 도 16의 소스 드라이버에 따른 센싱 구동을 설명하기 위한 개략적인 회로도이다.
도 20은 도 19의 센싱 구동을 설명하기 위한 개략적인 파형도이다.
도 21은 도 16 내지 도 20에 개시된 디스플레이 구동 및 센싱 구동 제어신호를 공급할 수 있는 게이트 드라이버의 예시적인 구성을 개략적으로 설명하는 회로도이다.
도 22는 도 14의 화소 구조와 결합될 수 있는 소스 드라이버(12)의 구성과 표시패널(10) 내의 스위치 어레이(40)의 구성을 개략적으로 보여주는 회로도이다.
도 23은 도 14의 화소 및 도 22의 소스 드라이버에 따른 디스플레이 구동을 설명하기 위한 개략적인 회로도이다.
도 24는 도 23의 디스플레이 구동을 설명하기 위한 개략적인 파형도이다.
도 25는 도 14의 화소 및 도 22의 소스 드라이버에 따른 센싱 구동을 설명하기 위한 개략적인 회로도이다.
도 26은 도 25의 센싱 구동을 설명하기 위한 개략적인 파형도이다.
도 27은 도 22 내지 도 26에 개시된 디스플레이 구동 및 센싱 구동 제어신호를 공급할 수 있는 게이트 드라이버의 예시적인 구성을 개략적으로 설명하는 회로도이다.
도 28 내지 도 30은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치를 개략적으로 설명하는 블록도이다.

이하 도 1을 참조하여, 본 발명의 일 실시예에 따른 유기발광 표시장치를 설명한다.

본 발명의 일 실시예에 따른 유기발광 표시장치는 적어도 표시패널(10), 타이밍 콘트롤러(11), 소스 드라이버(12), 게이트 드라이버(13)를 포함하도록 구성된다.

표시패널(10)에는 복수의 화소(P)들, 복수의 데이터라인(14)들, 복수의 기준라인(15)들 및 복수의 게이트라인부(16)들이 배치된다.

표시패널(10)의 화소(P)들은 매트릭스 형태로 배치되어 화소 어레이(array)를 구성한다. 각 화소(P)는 데이터전압이 공급되는 데이터라인(14)들 중 어느 하나에, 기준전압이 공급되는 기준라인(15)들 중 어느 하나에, 그리고 게이트라인부(16)들 중 어느 하나에 연결된다. 각 화소(P)는 전원생성부로부터 고전위 구동전원과 저전위 구동전원을 공급받도록 구성된다. 예를 들면, 전원생성부는 고전위 구동전원 배선 또는 패드부를 통해서 고전위 구동전원을 공급할 수 있다. 그리고 저전위 구동전원 배선 또는 패드부를 통해서 저전위 구동전원을 공급할 수 있다.

몇몇 실시예에서는, 유기발광 표시장치는 적어도 하나의 외부 보상 회로를 포함한다. 외부 보상 회로 기술은 화소(P)들에 구비된 구동 TFT의 전기적 특성을 센싱하고 그 센싱 값에 따라 입력 비디오 데이터(DATA)를 보정하는 기술을 의미한다. 예를 들어, 센싱부는 구동 TFT의 전기적 특성으로써 구동 TFT의 문턱전압과 구동 TFT의 전자 이동도에 따른 화소(P)간 휘도 편차를 보상하도록 구성된다.

몇몇 실시예에서는, 표시패널(10)은 스위치 어레이(40)를 더 포함하도록 구성될 수 있다. 단 이에 제한되지 않는다.

소스 드라이버(12)는 표시패널(10)에 데이터전압을 공급하는 데이터전압 공급부(20)를 포함하도록 구성된다.

소스 드라이버(12)의 데이터전압 공급부(20)는 복수의 디지털-아날로그 컨버터들(이하, DAC)을 포함한다. 데이터전압 공급부(20)는 디스플레이 구동 시 타이밍 콘트롤러(11)로부터 입력되는 보정된 입력 영상의 디지털 데이터(DATA)를 DAC를 통해 디스플레이용 데이터전압으로 변환한다.

소스 드라이버(12)의 데이터전압 공급부(20)는 센싱 구동 시 타이밍 콘트롤러(11)의 제어에 따라 DAC를 통해 센싱용 데이터전압을 생성한다. 센싱용 데이터전압은 센싱 구동 시 각 화소(P)에 구비된 구동 TFT의 게이트전극에 인가되는 전압이다.

몇몇 실시예에서는, 소스 드라이버(12)는 센싱부(30)를 더 포함하도록 구성될 수 있다. 단 이에 제한되지 않는다.

타이밍 콘트롤러(11)는 호스트 시스템으로부터 입력되는 비디오 데이터(DATA), 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들을 입력 받도록 구성된다. 단 이에 제한되지 않는다.

타이밍 콘트롤러(11)는 입력된 신호들에 기초하여 소스 드라이버(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성하도록 구성된다.

데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함한다. 소스 스타트 펄스는 소스 드라이버(12)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 소스 드라이버(12)의 출력 타이밍을 제어한다.

게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함한다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 게이트 드라이버(13)의 게이트 스테이지에 인가되어 게이트 스테이지를 제어한다. 게이트 쉬프트 클럭은 게이트 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.

예를 들면, 타이밍 콘트롤러(11)는 디스플레이 구동을 위한 제어신호들(DDC, GDC)과 센싱 구동을 위한 제어신호들(DDC, GDC)을 서로 다르게 생성할 수 있다. 단 이에 제한되지 않는다.

타이밍 콘트롤러(11)는 화소(P)의 구동 TFT의 전기적 특성을 센싱하고 그에 따른 보상 값을 업데이트하기 위한 센싱 구동과, 보상 값이 반영된 입력 영상을 표시하기 위한 디스플레이 구동을 제어하도록 구성된다.

예를 들면, 타이밍 콘트롤러(11)는 센싱 구동과 디스플레이 구동을 정해진 제어 시퀀스에 따라 분리하도록 구성될 수 있다. 단 이에 제한되지 않는다.

예를 들면, 타이밍 콘트롤러(11)의 제어에 의해, 센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 단 이에 제한되지 않으며 센싱 구동은 디스플레이 구동 중 수행되는 것도 가능하다.

수직 블랭크 기간은 입력 영상 데이터(DATA)가 기입되지 않는 기간으로서, 1 프레임분의 입력 영상 데이터(DATA)가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 과도 기간을 의미한다. 단 센싱 구동은 상술한 기간들에 제한되지 않는다.

예를 들면, 타이밍 콘트롤러(11)는 미리 정해진 감지 프로세스에 따라 대기모드, 슬립모드, 저전력모드 등을 감지하고, 센싱 구동을 위한 제반 동작을 제어할 수 있다. 즉, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 단 이에 제한되지 않는다.

타이밍 콘트롤러(11)는, 센싱 구동 시 소스 드라이버(12)로부터 입력되는 디지털 센싱 값들을 기초로 화소(P)의 구동 TFT의 전기적 특성 변화를 보상할 수 있는 보상 파라미터를 계산하도록 구성된다.

예를 들면, 유기발광 표시장치는 저장 메모리(17)를 포함하거나 또는 저장 메모리(17)와 통신하도록 구성된다. 그리고 보상 파라미터를 저장 메모리(17)에 저장될 수 있다. 저장 메모리(17)에 저장되는 보상 파라미터는 센싱 구동 시마다 업데이트 될 수 있고, 그에 따라 구동 TFT의 시변 특성이 용이하게 보상될 수 있다. 단 이에 제한되지 않는다.

타이밍 콘트롤러(11)는, 디스플레이 구동 시 저장 메모리(17)로부터 보상 파라미터를 읽어 들이고, 이 보상 파라미터를 기초로 입력 영상의 디지털 데이터(DATA)를 보정하여 소스 드라이버(12)에 공급한다.

도 2는 본 발명의 일 실시예에 따른 유기발광 표시장치의 표시패널(10)에 구비된 화소(P)들의 개략적인 회로도이다.

이하 도 2를 참조하여, 본 발명의 일 실시예에 따른 유기발광 표시장치의 화소(P)에 대하여 설명한다.

표시패널(10)의 화소 어레이는 제1 화소, 제2 화소 및 제3 화소를 포함하도록 구성된다.

표시패널(10)의 화소 어레이는 제1 화소에 대응되는 제1 데이터라인(14R), 제2 화소에 대응되는 제2 데이터라인(14G), 제3 화소에 대응되는 제3 데이터라인(14B) 및 적어도 하나의 기준라인(15)을 포함하도록 구성된다.

표시패널(10)의 화소 어레이는 제1 스캔 제어신호(SC1)가 공급되는 복수의 제1 게이트라인(16a)들, 제2 스캔 제어신호(SC2)가 공급되는 복수의 제2 게이트라인(16b)들, 및 발광 제어신호(EM)가 공급되는 복수의 제3 게이트라인(16c)들을 포함하도록 구성된다. 부연 설명하면, 제1 게이트라인(16a), 제2 게이트라인(16b) 및 제3 게이트라인(16c)는 도 1에 도시된 게이트라인부(16)로 지칭될 수 있다.

화소 어레이의 제1 내지 제3 화소 각각은, OLED, 구동 TFT(DT), 제1 스위치 TFT(ST1), 제2 스위치 TFT(ST2), 발광 제어 TFT(ST3), 및 스토리지 커패시터(Cst)를 포함하도록 구성된다.

제1 내지 제3 화소는 OLED의 세부 구성에서만 차이가 있을 뿐 나머지는 실질적으로 동일하다. OLED는 구동 TFT(DT)의 소스전극에 연결된 소스노드(Ns)와 저전위 구동전원(VSS) 사이에 접속되며, 구동전류에 따라 발광하는 발광 소자이다. 제1 화소의 OLED는 적색을 표시하도록 구성된 R OLED이다. 제2 화소의 OLED는 녹색을 표시하도록 구성된 G OLED이다. 제3 화소의 OLED는 청색을 표시하도록 구성된 B OLED이다.

구동 TFT(DT)는 게이트노드(Ng)에 연결된 게이트전극과, 드레인노드(Nd)에 연결된 드레인전극과, 소스노드(Ns)에 연결된 소스전극을 포함한다. 구동 TFT(DT)는 게이트노드-소스노드 간 전압(Vgs)에 따라 구동전류의 크기를 제어하는 구동 소자이다.

제1 스위치 TFT(ST1)는 제1 게이트라인(16a)에 접속되는 게이트전극과, 대응되는 데이터라인(14R/14G/14B 중 어느 하나)에 접속되는 드레인전극과, 게이트노드(Ng)에 연결된 소스전극을 포함한다. 제1 스위치 TFT(ST1)는 제1 게이트라인(16a)으로부터의 제1 스캔 제어신호(SC1)에 응답하여 턴-온 되어, 데이터라인(14R/14G/14B 중 어느 하나)과 게이트노드(Ng)를 전기적으로 연결함으로써, 데이터전압(Vdata)을 게이트노드(Ng)에 인가한다.

제2 스위치 TFT(ST2)는 제2 게이트라인(16b)에 접속되는 게이트전극과, 기준라인(15)에 접속되는 드레인전극과, 소스노드(Ns)에 연결된 소스전극을 포함한다. 제2 스위치 TFT(ST2)는 제2 게이트라인(16b)으로부터의 제2 스캔 제어신호(SC2)에 응답하여 턴-온 되어, 기준라인(15)과 소스노드(Ns)를 전기적으로 연결함으로써, 기준전압(Vref)을 소스노드(Ns)에 인가한다.

스토리지 커패시터(Cst)는 게이트노드(Ng)와 소스노드(Ns) 사이에 접속되어, 발광 기간 동안 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)을 일정하게 유지시킨다.

발광 제어 TFT(ST3)는 제3 게이트라인(16c)에 접속되는 게이트전극과, 고전위 구동전원(VDD)에 접속되는 드레인전극과, 드레인노드(Nd)에 연결된 소스전극을 포함한다. 발광 제어 TFT(ST3)는 제3 게이트라인(16c)으로부터의 발광 제어신호(EM)에 응답하여 턴-온 되어, 고전위 구동전원(VDD)을 드레인노드(Nd)에 인가한다.

제1 내지 제3 화소는 적어도 하나의 기준라인(15)과 연결되도록 구성된다. 예를 들면, 도 2에 도시된 것처럼, 제1 화소, 제2 화소 및 제3 화소는 하나의 기준라인(15)을 공유하도록 구성될 수 있다. 상술한 구성에 따르면, 기준라인의 개수를 저감할 수 있기 때문에, 화소 어레이의 개구율을 높일 수 있는 장점이 있다. 즉, 기준라인의 개수가 저감되기 때문에, 더 많은 화소를 동일 면적 내에 배치할 수 있다. 따라서 해상도가 증가될 수 있는 장점이 있다. 단 이에 제한되지 않으며, 기준라인의 개수 및 공유되는 화소의 개수 및 종류는 다양하게 변형 실시되는 것도 가능하다.

상술한 구성에 따르면, 본 발명의 일 실시예에 따른 유기발광 표시장치의 화소 어레이에는 화소간 휘도 균일도를 보상할 수 있는 회로가 구성된다.

도 3은 도 2에 도시된 본 발명의 일 실시예에 따른 유기발광 표시장치의 표시패널(10)의 화소들에서, 데이터전압에 따른 구동 TFT의 게이트노드-소스노드 간 전압(Vgs)의 차이를 설명하는 개략적인 그래프이다.

이하 도 3을 참조하여, 본 발명의 일 실시예에 따른 유기발광 표시장치의 화소(P)에 설정되는 게이트노드-소스노드 간 전압(Vgs)에 대하여 설명한다.

도 2에 도시된 표시패널(10)의 화소 어레이의 각각의 화소(P)들은 서로 다른 데이터전압(Vdata)을 인가 받고, 데이터전압(Vdata)의 크기에 비례하여 휘도가 증가되는 정감마 계조 표현 방식으로 동작한다. 정감마 계조 표현 방식은, 소스노드(Ns)에 인가되는 고정된 레벨의 기준전압(Vref)에 비해, 그보다 더 높은 전압 범위 내에서 게이트노드(Ng)에 인가되는 데이터전압(Vdata)을 제어하도록 구성된다. 정감마 계조 표현 방식에서는, 데이터전압(Vdata)을 높일수록 구동 TFT(DT)에 프로그래밍되는 게이트노드-소스노드 간 전압(Vgs)가 커지므로 구동전류와 OLED 발광량이 커지는 특성을 가진다.

예를 들어, 하나의 임의의 화소(P)에 서로 다른 3개의 데이터전압(Vdata)을 인가할 경우를 설명한다. 제일 낮은 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 좌측에 도시된 제1 게이트노드-소스노드 간 전압(Vgs1)이 된다. 중간 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 가운데 도시된 제2 게이트노드-소스노드 간 전압(Vgs2)이 된다. 그리고 제일 높은 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 우측에 도시된 제3 게이트노드-소스노드 간 전압(Vgs3)이 된다.

도 4는 본 발명의 다른 실시예에 따른 유기발광 표시장치의 표시패널(10)에 구비된 화소(P)들의 개략적인 회로도이다.

이하 도 4를 참조하여, 본 발명의 다른 실시예에 따른 유기발광 표시장치의 화소(P)에 대하여 설명한다.

본 발명의 다른 실시예에 따른 유기발광 표시장치는, 본 발명의 일 실시예에따른 유기발광 표시장치와 비교할 때, 제1 스위치 TFT(ST1)의 소스전극이 게이트노드(Ng)에 연결되지 않고, 소스노드(Ns)에 연결된 특징 및 제2 스위치 TFT(ST2)의 소스전극이 소스노드(Ns)에 연결되지 않고, 게이트노드(Ng)에 연결된 특징을 제외하고는 실질적으로 동일한 구성을 가진다. 따라서 설명의 편의를 위해서 본 발명의 일 실시예에 따른 유기발광 표시장치와 본 발명의 다른 실시예에 따른 유기발광 표시장치의 중복되는 내용은 생략한다.

이하 본 발명의 다른 실시예에 따른 유기발광 표시장치와 본 발명의 일 실시예에 따른 유기발광 표시장치의 차이점에 대하여 설명한다.

제1 스위치 TFT(ST1)는 제1 게이트라인(16a)에 접속되는 게이트전극과, 대응되는 데이터라인(14R/14G/14B 중 어느 하나)에 접속되는 드레인전극과, 소스노드(Ns)에 연결된 소스전극을 포함한다. 제1 스위치 TFT(ST1)는 제1 게이트라인(16a)으로부터의 제1 스캔 제어신호(SC1)에 응답하여 턴-온 되어, 데이터라인(14R/14G/14B 중 어느 하나)과 소스노드(Ns)를 전기적으로 연결함으로써, 데이터전압(Vdata)을 소스노드(Ns)에 인가한다.

제2 스위치 TFT(ST2)는 제2 게이트라인(16b)에 접속되는 게이트전극과, 기준라인(15)에 접속되는 드레인전극과, 게이트노드(Ng)에 연결된 소스전극을 포함한다. 제2 스위치 TFT(ST2)는 제2 게이트라인(16b)으로부터의 제2 스캔 제어신호(SC2)에 응답하여 턴-온 되어, 기준라인(15)과 게이트노드(Ng)를 전기적으로 연결함으로써, 기준전압(Vref)을 게이트노드(Ng)에 인가한다.

상술한 구성에 따르면, 본 발명의 다른 실시예에 따른 유기발광 표시장치의 화소 어레이에는 화소간 휘도 균일도를 보상할 수 있는 회로가 구성된다.

도 5는 도 4에 도시된 본 발명의 다른 실시예에 따른 유기발광 표시장치의 표시패널(10)의 화소(P)들에서, 데이터전압에 따라 구동 TFT의 게이트노드-소스노드 간 전압(Vgs)의 차이를 설명하는 개략적인 그래프이다.

이하 도 5를 참조하여, 본 발명의 다른 실시예에 따른 유기발광 표시장치의화소(P)에 설정되는 게이트노드-소스노드 간 전압(Vgs)에 대하여 설명한다.

도 4에 도시된 표시패널(10)의 화소 어레이 각각의 화소(P)들은 서로 다른 데이터전압(Vdata)을 인가 받고, 데이터전압(Vdata)의 크기에 비례하여 휘도가 감소되는 역감마 계조 표현 방식으로 동작한다. 역감마 계조 표현 방식은, 게이트노드(Ng)에 인가되는 고정된 레벨의 기준전압(Vref)에 비해, 그 보다 더 낮은 전압 범위 내에서 소스노드(Ns)에 인가되는 데이터전압(Vdata)을 제어하도록 구성된다. 역감마 계조 표현 방식에서는, 데이터전압(Vdata)을 높일수록 구동 TFT(DT)에 프로그래밍되는 게이트노드-소스노드 간 전압(Vgs)가 작아지므로 구동전류와 OLED 발광량이 작아지는 특성을 가진다.

예를 들어, 하나의 임의의 화소(P)에 서로 다른 3개의 데이터전압(Vdata)을 인가할 경우를 설명한다. 제일 높은 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 좌측에 도시된 제1 게이트노드-소스노드 간 전압(Vgs1)이 된다. 중간 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 가운데 도시된 제2 게이트노드-소스노드 간 전압(Vgs2)이 된다. 그리고 제일 낮은 데이터전압(Vdata)이 인가될 경우 화소(P)의 게이트노드-소스노드 간 전압(Vgs)은 도 3에서 우측에 도시된 제3 게이트노드-소스노드 간 전압(Vgs3)이 된다.

한편, 도 2 및 도 4의 화소들에 구비된 TFT들은 모두 N-type으로 구현되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 화소들을 구성하는 TFT들은 P-type으로 구성될 수 있고, 또한 N-type과 P-type이 혼용된 하이브리드 방식으로 구성될 수도 있다. 예를 들면, N-type으로 구성된 산화물 반도체층 TFT 및 P-type으로 구성된 폴리 실리콘 TFT으로 구성된 하이브리드 TFT로 구성될 수 있다.

부연 설명하면, 화소를 구성하는 TFT들의 반도체층은, 일률적으로 아몰포스 실리콘으로 구성될 수도 있고, 일률적으로 폴리 실리콘으로 구성될 수도 있고, 일률적으로 산화물로 구성될 수도 있다. 화소를 구성하는 TFT들의 반도체층은, 아몰포스 실리콘, 폴리 실리콘, 산화물 중 적어도 어느 하나를 포함하여 구성될 수도 있다. 또한, 한 화소 내에서, 일부 TFT는 폴리 실리콘 반도체층을 포함하여 이루어질 수 있고, 나머지 TFT는 산화물 반도체층을 포함하여 이루어질 수 있다. 산화물 반도체층을 갖는 산화물 TFT는 오프 커런트(Off Current) 특성이 좋다. 오프 커런트 특성이 좋다는 것은 오프 상태에서 누설 전류가 적다는 것을 의미한다. 따라서, 산화물 TFT는 1 프레임 중에서 짧은 시간 동안에만 턴-온 되고 그 이후 계속해서 오프 상태를 유지하는 TFT, 즉 제1 및 제2 스위치 TFT에 적용되는 것이 바람직하다. 폴리 실리콘 반도체층을 갖는 폴리 TFT는 전자 이동도가 높다. 전자 이동도가 높다는 것은 단위 시간 동안 전류 운반 능력이 좋다는 것을 의미한다. 따라서, 폴리 TFT는 구동소자로 기능하는 구동 TFT, 구동 TFT에 직접 전원을 인가하는 발광 제어 TFT에 적용되는 것이 바람직하다.

도 6은 도 2 및 도 4의 화소들의 발광 기간에서 발광 제어 TFT의 온 듀티를 조절하는 구동방법에 관한 실시예를 설명하는 개략적인 개념도이다.

이하 도 6을 참조하여, 본 발명의 구동방법에 관한 실시예를 설명한다.

도 6을 참조하면, 1 프레임 중에서 발광 기간의 길이는 도 6과 같이 발광 제어신호(EM)의 온 듀티를 조절함으로써 조절될 수 있다.

도 6에 도시된, "Te1"은 발광 제어신호(EM)의 온 듀티를 상대적으로 길게 조절한 경우의 발광 기간이고, "Te2"는 발광 제어신호(EM)의 온 듀티를 상대적으로 짧게 조절한 경우의 발광 기간을 개략적으로 도시하고 있다.

발광 제어신호(EM)에 의해서 도 2 및 도 4의 화소들에 구비된 발광 제어 TFT(ST3)는 펄스 듀티 구동을 할 수 있다.

펄스 듀티 구동을 통해서 1 프레임 중에서 발광 제어 TFT(ST3)의 온 타임, 즉 발광 기간을 제어하여 다양한 부가 기능을 제공할 수 있다.

예를 들면, N 비트의 비디오 데이터만으로 계조를 표현하는 경우에는 2의 N승 개의 계조만을 표현할 수 있는 데 반해, N 비트의 비디오 데이터 및 펄스 듀티를 이용하여 계조를 표현하는 경우에는 2의 N승 개보다 많은 계조를 표현할 수 있는 장점이 있다. 즉, 좀 더 정밀한 계조 표현할 수 있는 장점이 있다. 단 본 발명의 실시예들에 따른 유기발광 표시장치는 이에 제한되지 않는다.

예를 들면, 발광 제어신호(EM)는 1 프레임 중에서 복수 회 트랜지션 될 수 있다. 즉, 도 6에 도시된 발광 기간들 "Te1" 및 "Te2"의 발광 제어신호(EM)는 온 오프가 복수 회 반복되는 펄스형태일 수 있다. 상술한 구성에 따르면, 온 듀티를 구현함에 있어 플리커를 저감할 수 있는 장점이 있다. 단 본 발명의 실시예들에 따른 유기발광 표시장치는 이에 제한되지 않는다.

예를 들면, 펄스 듀티 구동을 통해서 유기발광 표시장치의 최대 휘도를 조절할 수 있는 장점이 있다. 즉, 외광의 밝기 또는 소비 전력을 고려하여, 발광 기간을 조절할 수 있는 장점이 있다. 그리고 외광을 측정하기 위한 조도 센서가 더 추가될 수 있으며, 소비 전력을 측정하기 위한 알고리즘이 더 추가될 수 있다. 단 본 발명의 실시예들에 따른 유기발광 표시장치는 이에 제한되지 않는다.

예를 들면, 펄스 듀티 구동을 통해서 유기발광 표시장치의 각각의 제3 게이트라인(16c)의 발광 기간을 각각 조절할 수 있다. 즉, 하나의 제3 게이트라인(16c)은 대응되는 화소들의 발광 기간을 동시에 제어할 수 있다. 따라서 하나의 제3 게이트라인(16c)과 인접하는 또 다른 제3 게이트라인(16c)의 발광 기간은 서로 다르게 제어될 수 있으며, 각각의 프레임마다 발광 기간이 조절될 수 있다. 상술한 구성에 따르면, 1 프레임 중에서 각각의 제3 게이트라인(16c)마다 정밀한 계조 표현 및/또는 소비 전력 저감 등을 개별적으로 달성할 수 있는 장점이 있다. 단 본 발명의 실시예들에 따른 유기발광 표시장치는 이에 제한되지 않는다.

예를 들면, 펄스 듀티 구동원리를 응용하여, 발광 제어신호(EM)가 적어도 특정 오프 기간(i.e., 리셋 구간)을 포함하도록 구성될 수 있다. 상술한 구성에 따르면, 펄스 듀티 구동을 장시간 사용하지 않는 경우에도, 발광 제어신호(EM)는 1 프레임 중에서 특정 기간만큼은 오프 레벨로 트랜지션 될 수 있기 때문에, 지속적인 온 레벨의 발광 제어신호(EM)에 따른, 발광 제어 TFT(ST3)의 포지티브 바이어스 스트레스(Positive Bias Stress) 열화 문제를 저감할 수 있는 장점이 있다. 즉, 발광 제어신호(EM)의 오프 구간(즉, 발광 제어신호(EM)의 리셋 구간)을 이용하여 발광 제어 TFT(ST3)에 가해지는 바이어스 스트레스를 저감할 수 있다. 단 본 발명의 실시예들에 따른 유기발광 표시장치는 이에 제한되지 않는다.

이하 후술되는 본 발명의 실시예들은 상술한 펄스 듀티 구동방법들 중 적어도 하나를 적용하도록 구성된 것으로 간주하고 설명한다.

도 7은 바람직하지 않은 비교예로써, 도 2의 화소 어레이를 구동할 수 있는 파형도이다.

도 8은 바람직하지 않은 비교예로써, 도 7에 대응되는 개략적인 등가 회도로이다.

바람직하지 않은 비교예에 의하면, 발광 기간에서 스위치 TFT의 턴-오프 시에 킥 백 영향으로 인해 휘도 왜곡이 발생되는 문제가 있다.

구체적으로, 도 2에 도시된 화소(P)에 도 7과 같은 기존 구동 파형이 인가되는 경우 휘도 왜곡이 생기는 원리를 설명한다.

이하 도 7 및 도 8을 참조하여 설명한다. 디스플레이 구동에서 1 프레임 기간은, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)을 설정하기 위한 프로그래밍 기간(Tp)과, 프로그래밍된 게이트노드-소스노드 간 전압(Vgs)에 따른 구동전류로 OLED를 발광시키는 발광 기간(Te)을 포함한다.

프로그래밍 기간(Tp) 동안, 제1 스위치 TFT(ST1)는 온 레벨(Lon)의 제1 스캔 제어신호(SC1)에 따라 턴-온 되어 게이트노드(Ng)에 데이터전압(Vdata)인 "Da"를 인가하고, 제2 스위치 TFT(ST2)는 온 레벨(Lon)의 제2 스캔 제어신호(SC2)에 따라 턴-온 되어 소스노드(Ns)에 기준전압(Vref)을 인가함으로써, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vdata-Vref"로 프로그래밍된다. 프로그래밍 기간(Tp) 동안, 발광 제어 TFT(ST3)는 오프 레벨(Loff)의 발광 제어신호(EM)에 따라 턴-오프 되어 드레인노드(Nd)를 플로팅(floating) 시킴으로써, 구동 TFT(DT)를 통한 전류 흐름을 차단 또는 억제한다.

발광 기간(Te)의 t1 시점에서 디스플레이용 제1 및 제2 스캔 제어신호(SC1, SC2)는 온 레벨(Lon)에서 오프 레벨(Loff)로 트랜지션 된다. 그에 따라 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 t1 시점에서 턴-오프 되고, 그 턴-오프 상태를 발광 기간(Te) 동안 유지한다. t1 시점보다 늦은 발광 기간(Te)의 t2 시점에서 발광 제어신호(EM)는 오프 레벨(Loff)에서 온 레벨(Lon)로 트랜지션 되어 발광 제어 TFT(ST3)를 턴-온 시킨다.

발광 기간(Te)의 t1 시점에서 발광 제어신호(EM)는 오프 레벨(Loff)을 가지므로, t1 시점에서 턴-오프 된 발광 제어 TFT(ST3)에 의해 드레인노드(Nd)는 플로팅(floating) 상태에 있다. 따라서, 제1 스위치 TFT(ST1)의 게이트전극과 드레인노드(Nd) 사이의 기생 커패시턴스(Cp)에 의해 드레인노드(Nd)는, t1 시점에서 제1 스위치 TFT(ST1)가 턴-오프 될 때 킥 백(Kick Back)의 영향을 받는다. 즉, 드레인노드(Nd)의 전위는 t1 시점에서 제1 스캔 제어신호(SC1)의 폴링에 동기하여 고전위 구동전원(VDD)에서 Δa만큼 낮아진다. 이어서, 드레인노드(Nd)의 전위는 t2 시점에서 발광 제어 TFT(ST3)가 턴-온 될 때 Δa만큼 반대로 상승하여 고전위 구동전원(VDD)으로 원복된다.

한편, 구동 TFT(DT)의 게이트노드(Ng)와 드레인노드(Nd) 사이에도 기생 커패시턴스(Cgd)가 존재하고 t2 시점에서 게이트노드(Ng)는 플로팅 상태에 있으므로, t2 시점에서 드레인노드(Nd)의 전위가 변할 때 게이트노드(Ng)의 전위도 대략 Δa만큼 상승한다. 즉, 발광 기간(Te)에서 게이트노드(Ng)의 전위도 데이터전압(Vdata)보다 대략 Δa만큼 높은 전압 레벨(Vdata+Δa)로 변하는 문제가 발생된다.

이렇게 프로그래밍 기간(Tp)에서 설정된 구동 TFT(DT)의 게이트노드(Ng)의 전위가 발광 기간(Te)에서 변하면, 게이트노드-소스노드 간 전압(Vgs)이 틀어지고, 이는 휘도 변화로 인지된다. 결국 발광 기간(Te)에서 제1 스위치 TFT(ST1)가 턴-오프 될 때, 고전위 구동전원(VDD)에 연결됨이 없이 구동 TFT(DT)가 플로팅 된 상태라면 기생 커패시턴스에 의한 킥 백 영향으로 휘도 왜곡이 초래될 수 있는 문제가 있다.

도 9는 본 발명의 일 실시예에 따른 유기발광 표시장치의 구동방법을 개략적으로 설명하는 파형도이다.

도 10은 도 9의 구동방법에 따른, 도 2의 화소 어레이 구동을 개략적으로 설명하는 회로도이다.

이하 도 9 및 도 10을 참조하여, 본 발명의 일 실시예에 따른 유기발광 표시장치의 구동방법에 대하여 설명한다.

프로그래밍 기간(Tp) 동안, 제1 스위치 TFT(ST1)는 온 레벨(Lon)의 제1 스캔 제어신호(SC1)에 따라 턴-온 되어 게이트노드(Ng)에 데이터전압(Vdata)인 "Da"를 인가하고, 제2 스위치 TFT(ST2)는 온 레벨(Lon)의 제2 스캔 제어신호(SC2)에 따라 턴-온 되어 소스노드(Ns)에 기준전압(Vref)을 인가함으로써, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vdata-Vref"로 프로그래밍된다.

프로그래밍 기간(Tp) 동안, 발광 제어 TFT(ST3)는 온 레벨(Lon)의 발광 제어신호(EM)에 따라 턴-온 되어 드레인노드(Nd)의 플로팅(floating)을 막고, 드레인노드(Nd)를 고전위 구동전원(VDD)에 연결한다.

상술한 구성에 따르면, 드레인노드(Nd)는 플로팅 상태가 아니기 때문에, 도 7 및 도 8에서 설명한 구동방법에 따른 킥 백 문제가 발생하지 않을 수 있는 장점이 있다. 하지만, 프로그래밍 기간(Tp) 동안, 발광 제어 TFT(ST3)를 통해 고전위 구동전원(VDD)이 드레인노드(Nd)에 인가된다. 즉, 구동 TFT(DT)의 드레인전극에 고전위 구동전원(VDD)에 연결되기 때문에, 프로그래밍 기간(Tp) 동안 구동 TFT(DT)에는 과도전류(Transient current)가 흐를 수 있다. 즉, 과도전류는 킥 백 현상을 보상하기 위해서, 발광 제어 TFT(ST3)가 프로그래밍 기간(Tp)동안 턴-온 될 때 발생될 수 있는 현상이다.

따라서 본 발명의 일 실시예에 따른 유기발광 표시장치는, 킥 백 현상을 보상하면서, 동시에 과도전류에 의한 OLED의 오 발광(오 동작)을 보상할 수 있도록, 소스노드(Ns)와 전기적으로 연결된 OLED는 적어도 OLED의 동작점 전압(문턱전압) 미만의 기준전압(Vref)을 공급받도록 구성된다. 즉, 기준전압(Vref)은 동작점 전압보다 작도록 구성된다. 또한 최소 데이터전압(Vdata)은 기준전압(Vref)보다 크도록 구성된다.

부연 설명하면, 앞에서 설명하였듯이, 본 발명의 일 실시예에 따른 유기발광 표시장치를 설명하는 도 10의 화소 어레이는, 도 3의 정감마 계조 표현을 사용한다.

상술한 구성에 따르면, 과도전류가 OLED에 인가되지 않고 기준라인(15)으로 싱크(sink)될 수 있는 장점이 있다. 즉, 기준전압(Vref)은 과도전류 우회전압(Bypass voltage for transient current)으로 지칭될 수 있다. 과도전류 우회전압에 의해서 원하지 않는 과도전류는 OLED의 애노드 전극으로 흐르지 않고, 제2 스위치 TFT(ST2)를 통해서 기준라인(15)으로 흐르게 될 수 있다.

또한, 데이터전압(Vdata)은 과도전류 우회전압에 대응되도록 구성된다. 구체적으로 설명하면, 기준전압(Vref)은 OLED로 흐를 수 있는 과도전류를 차단할 수 있는 값으로 설정된다. 이러한 경우, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vdata-Vref"이기 때문에, 데이터전압(Vdata)은 게이트노드-소스노드 간 전압(Vgs)이 설정될 수 있도록, 과도전류 우회전압에 대응되어 설정된 것을 특징으로 한다. 상술한 구성에 따르면, 데이터전압(Vdata)은 과도전류 우회전압에 대응되어 원하는 휘도를 유기발광 표시장치에 표시할 수 있는 장점이 있다.

발광 기간(Te)의 t1 시점에서, 제1 및 제2 스캔 제어신호(SC1, SC2)는 온 레벨(Lon)에서 오프 레벨(Loff)로 트랜지션 된다. 그에 따라 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 t1 시점에서 턴-오프 되고, 그 턴-오프 상태를 발광 기간(Te) 동안 유지한다. t1 시점에서 발광 제어신호(EM)는 온 레벨(Lon)로 유지되어 계속해서 발광 제어 TFT(ST3)를 턴-온 시킨다.

발광 기간(Te)의 t1 시점에서 발광 제어신호(EM)는 온 레벨(Lon)을 가지므로, 드레인노드(Nd)와 고전위 구동전원(VDD) 간의 전기적 연결은 유지된다. 따라서, t1 시점에서 제1 스위치 TFT(ST1)가 턴-오프 되더라도 드레인노드(Nd)는 킥 백(Kick Back)의 영향을 받지 않는다. 즉, 드레인노드(Nd)의 전위는 t1 시점에서 제1 스캔 제어신호(SC1)의 폴링이 있더라도 고전위 구동전원(VDD) 레벨을 유지한다. t1 시점에서 드레인노드(Nd)의 전위가 변하지 않으므로 게이트노드(Ng)의 전위도 변하지 않고 프로그래밍 된 데이터전압(Vdata)을 유지할 수 있다. 발광 기간(Te)에서 제1 스위치 TFT(ST1)가 턴-오프 될 때, 고전위 구동전원(VDD)과 구동 TFT(DT) 간의 전기적 연결이 유지되면 기생 커패시턴스에 의한 킥 백 영향을 저감 또는 억제할 수 있고, 휘도 왜곡을 보상 또는 방지할 수 있다.

즉, 본 발명의 일 실시예에 따른 유기발광 표시장치는, 제1 스위치 TFT(ST1)가 턴-오프 되는 시점(t1)부터 발광 제어신호(EM)는 특정 시간 동안 온 레벨(Lon)로 유지되도록 구성된다. 예를 들면, 발광 제어신호(EM)는 t1시점 이후 특정 시간 동안 온 레벨 상태로 지연된 후 턴-오프 되도록 구성된 것을 특징으로 한다.

예를 들면, 지연기간(delay)은 1 수평기간(1H) 이상일 수 있다. 1 수평기간은, 유기발광 표시장치의 발광 제어신호를 구동하는 드라이버의 구동 주파수인, 도트 클럭(dot clock), 즉, 1 클럭 기간을 의미한다. 단 이에 제한되지 않는다.

상술한 구성에 따르면, 제1 스위치 TFT(ST1)가 턴-오프 되는 시점(t1)에서 발광 제어 TFT(ST3)를 턴-온 상태로 유지시킬 수 있기 때문에, 상기와 같은 킥 백 영향을 효과적으로 저감 또는 억제할 수 있는 장점이 있다.

따라서, t1시점부터 특정 시간 이후, 발광 제어신호(EM)는 오프 레벨(Loff)로 될 수 있다. 부연 설명하면, t1 시점에서 특정 시간 이후, 발광 제어신호(EM)는 도 6에서 상술한 펄스 듀티 구동에 따라 특정 듀티를 가지도록 구성된다.

상술한 구성에 따르면, 기생 커패시턴스에 의해 킥 백 영향을 저감할 수 있으며, 휘도 왜곡을 보상할 수 있으며, 동시에 펄스 듀티 구동을 할 수 있는 장점이 있다.

도 11은 바람직하지 않은 비교예로써, 도 4의 화소 어레이를 구동할 수 있는 파형도이다.

도 12는 바람직하지 않은 비교예로써, 도 11에 대응되는 개략적인 회로도이다.

바람직하지 않은 비교예에 의하면, 발광 기간에서 스위치 TFT의 턴-온 시에 킥 백 영향으로 인해 휘도 왜곡이 발생되는 문제가 있다.

구체적으로, 도 4에 도시된 화소(P)에 도 11과 같은 기존 구동 파형이 인가되는 경우 휘도 왜곡이 생기는 원리를 설명한다.

이하 도 11 및 도 12를 참조하여 설명한다. 디스플레이 구동에서 1 프레임 기간은, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)을 설정하기 위한 프로그래밍 기간(Tp)과, 프로그래밍된 게이트노드-소스노드 간 전압(Vgs)에 따른 구동전류로 OLED를 발광시키는 발광 기간(Te)을 포함한다.

프로그래밍 기간(Tp) 동안, 제2 스위치 TFT(ST2)는 온 레벨(Lon)의 제2 스캔 제어신호(SC2)에 따라 턴-온 되어 게이트노드(Ng)에 기준전압(Vref)을 인가하고, 제1 스위치 TFT(ST2)는 온 레벨(Lon)의 제1 스캔 제어신호(SC1)에 따라 턴-온 되어 소스노드(Ns)에 데이터전압(Vdata)인 "Da"를 인가함으로써, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vref-Vdata"로 프로그래밍된다. 프로그래밍 기간(Tp) 동안, 발광 제어 TFT(ST3)는 오프 레벨(Loff)의 발광 제어신호(EM)에 따라 턴-오프 되어 드레인노드(Nd)를 플로팅(floating) 시킴으로써, 구동 TFT(DT)를 통한 전류 흐름을 차단 또는 억제한다.

발광 기간(Te)의 t1 시점에서 발광 제어신호(EM)는 오프 레벨(Loff)을 가지므로, t1 시점에서 턴-오프 된 발광 제어 TFT(ST3)에 의해 드레인노드(Nd)는 플로팅(floating) 상태에 있다. 따라서, 제2 스위치 TFT(ST2)의 게이트전극과 드레인노드(Nd) 사이의 기생 커패시턴스(Cp)에 의해 드레인노드(Nd)는, t1 시점에서 제2 스위치 TFT(ST2)가 턴-오프 될 때 킥 백(Kick Back)의 영향을 받는다. 즉, 드레인노드(Nd)의 전위는 t1 시점에서 제2 스캔 제어신호(SC2)의 폴링에 동기하여 고전위 구동전원(VDD)에서 Δb만큼 낮아진다. 이어서, 드레인노드(Nd)의 전위는 t2 시점에서 발광 제어 TFT(ST3)가 턴-온 될 때 Δb만큼 반대로 상승하여 고전위 구동전원(VDD)으로 원복된다.

한편, 구동 TFT(DT)의 게이트노드(Ng)와 드레인노드(Nd) 사이에도 기생 커패시턴스(Cgd)가 존재하고 t2 시점에서 게이트노드(Ng)는 플로팅 상태에 있으므로, t2 시점에서 드레인노드(Nd)의 전위가 변할 때 게이트노드(Ng)의 전위도 대략 Δb만큼 상승한다. 즉, 발광 기간(Te)에서 게이트노드(Ng)의 전위도 기준전압(Vref)보다 대략 Δb만큼 높은 전압 레벨(Vref+Δb)로 변하는 문제가 발생된다.

이렇게 프로그래밍 기간(Tp)에서 설정된 구동 TFT(DT)의 게이트노드(Ng)의 전위가 발광 기간(Te)에서 변하면, 게이트노드-소스노드 간 전압(Vgs)이 틀어지고, 이는 휘도 변화로 인지된다. 결국 발광 기간(Te)에서 제2 스위치 TFT(ST2)가 턴-오프 될 때, 고전위 구동전원(VDD)에 연결됨이 없이 구동 TFT(DT)가 플로팅 된 상태라면 기생 커패시턴스에 의한 킥 백 영향으로 휘도 왜곡이 초래될 수 있는 문제가 있다.

도 13은 본 발명의 다른 실시예에 따른 유기발광 표시장치의 구동방법을 개략적으로 설명하는 파형도이다.

도 14는 도 13의 구동방법에 따른, 도 4의 화소 어레이 구동을 개략적으로 설명하는 회로도이다.

이하 도 13 및 도 14를 참조하여, 본 발명의 다른 실시예에 따른 유기발광 표시장치의 구동방법에 대하여 설명한다.

프로그래밍 기간(Tp) 동안, 제1 스위치 TFT(ST1)는 온 레벨(Lon)의 제1 스캔 제어신호(SC1)에 따라 턴-온 되어 소스노드(Ns)에 데이터전압(Vdata)인 "Da"를 인가하고, 제2 스위치 TFT(ST2)는 온 레벨(Lon)의 제2 스캔 제어신호(SC2)에 따라 턴-온 되어 게이트노드(Ng)에 기준전압(Vref)을 인가함으로써, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vref-Vdata"로 프로그래밍된다.

상술한 구성에 따르면, 드레인노드(Nd)는 플로팅 상태가 아니기 때문에, 도 11 및 도 12에서 설명한 구동방법에 따른 킥 백 문제가 발생하지 않을 수 있는 장점이 있다. 하지만, 프로그래밍 기간(Tp) 동안, 발광 제어 TFT(ST3)를 통해 고전위 구동전원(VDD)이 드레인노드(Nd)에 연결되기 때문에, 프로그래밍 기간(Tp) 동안 구동 TFT(DT)에는 과도전류(Transient current)가 흐를 수 있다. 즉, 과도전류는 킥 백 현상을 보상하기 위해서, 발광 제어 TFT(ST3)가 프로그래밍 기간(Tp)동안 턴-온 될 때 발생될 수 있는 현상이다.

따라서 본 발명의 다른 실시예에 따른 유기발광 표시장치는, 킥 백 현상을 보상하면서, 동시에 과도전류에 의한 OLED의 오 발광(오 동작)을 보상할 수 있도록, 소스노드(Ns)와 전기적으로 연결된 OLED는 적어도 OLED의 동작점 전압(문턱전압) 미만의 데이터전압(Vdata)을 공급받도록 구성된다. 즉, 최대 데이터전압(Vdata)은 동작점 전압보다 작도록 구성된다. 또한 기준전압(Vref)은 최대 데이터전압(Vdata)보다 크도록 구성된다.

부연 설명하면, 앞에서 설명하였듯이, 본 발명의 다른 실시예에 따른 유기발광 표시장치를 설명하는 도 14의 화소 어레이는, 도 5의 역감마 계조 표현을 사용한다.

상술한 구성에 따르면, 과도전류가 OLED에 인가되지 않고 데이터라인(14)으로 싱크(sink)될 수 있는 장점이 있다. 즉, 데이터전압(Vdata)은 과도전류 우회전압(Bypass voltage for transient current)으로 지칭될 수 있다. 과도전류 우회전압에 의해서 원하지 않는 과도전류는 OLED의 애노드 전극으로 흐르지 않고, 제1 스위치 TFT(ST2)를 통해서 데이터라인(14)으로 흐르게 될 수 있다.

또한, 기준전압(Vref)은 과도전류 우회전압에 대응되도록 구성된다. 구체적으로 설명하면, 데이터전압(Vdata)은 OLED로 흐를 수 있는 과도전류를 차단할 수 있는 값으로 설정된다. 이러한 경우, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vref-Vdata"이기 때문에, 기준전압(Vref)은 게이트노드-소스노드 간 전압(Vgs)이 설정될 수 있도록, 과도전류 우회전압에 대응되어 설정된 것을 특징으로 한다. 상술한 구성에 따르면, 기준전압(Vref)은 과도전류 우회전압에 대응되어 원하는 휘도를 유기발광 표시장치에 표시할 수 있는 장점이 있다.

발광 기간(Te)의 t1 시점에서 제1 및 제2 스캔 제어신호(SC1, SC2)는 온 레벨(Lon)에서 오프 레벨(Loff)로 트랜지션 된다. 그에 따라 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 t1 시점에서 턴-오프 되고, 그 턴-오프 상태를 발광 기간(Te) 동안 유지한다. t1 시점에서 발광 제어신호(EM)는 온 레벨(Lon)로 유지되어 계속해서 발광 제어 TFT(ST3)를 턴-온 시킨다.

발광 기간(Te)의 t1 시점에서 발광 제어신호(EM)는 온 레벨(Lon)을 가지므로, 드레인노드(Nd)와 고전위 구동전원(VDD) 간의 전기적 연결은 유지된다. 따라서, t1 시점에서 제2 스위치 TFT(ST2)가 턴-오프 되더라도 드레인노드(Nd)는 킥 백(Kick Back)의 영향을 받지 않는다. 즉, 드레인노드(Nd)의 전위는 t1 시점에서 제2 스캔 제어신호(SC2)의 폴링이 있더라도 고전위 구동전원(VDD) 레벨을 유지한다. t1 시점에서 드레인노드(Nd)의 전위가 변하지 않으므로 게이트노드(Ng)의 전위도 변하지 않고 프로그래밍 된 기준전압(Vref)을 유지할 수 있다. 발광 기간(Te)에서 제2 스위치 TFT(ST2)가 턴-오프 될 때, 고전위 구동전원(VDD)과 구동 TFT(DT) 간의 전기적 연결이 유지되면 기생 커패시턴스에 의한 킥 백 영향을 저감 또는 억제할 수 있고, 휘도 왜곡을 보상 또는 방지할 수 있다.

즉, 본 발명의 다른 실시예에 따른 유기발광 표시장치는, 제2 스위치 TFT(ST2)가 턴-오프 되는 시점(t1)부터 발광 제어신호(EM)는 특정 시간 동안 온 레벨(Lon)로 유지되도록 구성된다. 예를 들면, 발광 제어신호(EM)는 t1시점 이후 특정 시간 동안 온 레벨 상태로 지연되도록 구성된 것을 특징으로 한다.

예를 들면, 지연기간(delay)은 1 수평기간(1H) 이상 일 수 있다. 단 이에 제한되지 않는다.

부연 설명하면, 신호가 턴-오프 되는 시점, 예를 들면, 제1 스위치 TFT(ST1)가 턴-오프 되는 시점(t1)을 1 스캔 제어신호(SC1)의 트랜지션 타임(transition time)이라고 설명할 수 있다. 예를 들면, 제2 스위치 TFT(ST2)가 턴-오프 되는 시점(t1)을 2 스캔 제어신호(SC2)의 트랜지션 타임(transition time)이라고 설명할 수 있다. 따라서 발광 제어신호(EM)는 제1 스캔 제어신호(SC1)의 트랜지션 타임(transition time)과 제2 스캔 제어신호(SC1)의 트랜지션 타임에서 발광 제어신호(EM)를 온 레벨(Lon)로 유지한다.

상술한 구성에 따르면, 제2 스위치 TFT(ST2)가 턴-오프 되는 시점(t1)에서 발광 제어 TFT(ST3)를 턴-온 상태로 유지시킬 수 있기 때문에, 드레인노드(Nd)는 플로팅 상태가 아니게 된다. 따라서 상기와 같은 킥 백 영향을 효과적으로 저감 또는 억제할 수 있는 장점이 있다.

몇몇 실시예에서는, 기준전압(Vref)은 명암비(Contrast Ratio)를 더 고려하여 설정된 것을 특징으로 한다. 예를 들면, 역감마 계조 방식에서, 소스 드라이버(12)가 출력할 수 있는 최소 데이터전압(Vdata)은 기준전압보다 작아야 한다. 이러한 경우 기준전압(Vref)이 낮아질 경우, 구동 TFT(DT)의 게이트노드-소스노드 간 전압(Vgs)이 "Vref-Vdata"이기 때문에, 계조범위, 예를 들면, 0 계조에서 255계조 사이의 게이트노드-소스노드 간 전압(Vgs) 범위가 작아질 수 있다. 따라서 최대 기준전압(Vref)이 너무 낮으면, 계조를 온전히 표현할 수 없거나 또는 최대 휘도가 저하될 수 있다. 즉, 명암비가 저하될 수 있으므로, 기준전압(Vref)은 최소 데이터전압(Vdata)을 고려하여 설정될 수 있다. 단 이에 제한되지 않는다. 상술한 구성에 따르면 명암비 저하 및 킥 백 현상을 동시에 보상할 수 있는 장점이 있다.

몇몇 실시예에서는, 에미션 드라이버의 출력단에 딜레이(delay) 회로를 구성하여 발광 제어신호(EM)를 원하는 만큼 딜레이 시키도록 구성될 수 있다. 상기 방안은 에미션 드라이버의 재설계 없이 간단한 방법으로 구현될 수 있다. 특히 딜레이 회로는 모든 실시예들에 적용되는 것도 가능하다.

도 15a는 바람직하지 않은 비교예들에 외부 보상을 적용하는 경우 킥 백 현상에 의해 휘도 왜곡이 발생되는 것을 개략적으로 설명하는 개념도이다.

도 15a를 참조하면, X-축은 데이터전압(Vdata)을 의미한다. 데이터전압(Vdata)은 계조에 대응되도록 구성된다. Y-축은 입력된 데이터전압(Vdata)에 대응되어 발광된 OLED의 휘도를 의미한다.

실선(Driving)은 바람직하지 않은 비교예들에 외부 보상을 적용할 때 킥 백 현상에 의해서 발생되는 오 동작 현상을 나타내는 그래프이다. 점선(Fitting)은 외부 보상을 적용할 때 이상적으로 보상된 경우를 나타내는 그래프이다. 상술한 바람직하지 않은 비교예들 (도 7, 도 8, 도 11 및 도 12 참조)이 킥 백 영향을 받을 때 외부 보상을 적용하면 도 15a에 도시된 바와 같이 데이터 구간에 따라 미흡 보상(Undercompensation) 혹은 과 보상(Overcompensation)됨으로써 휘도 왜곡이 가중될 수 있다. 예를 들면, 미흡 보상과 과 보상 사이에는 비 선형 구간이 존재한다. 특히 해당 구간은 데이터전압(Vdata)의 전압이 구동 TFT의 문턱전압과 비슷할 때 발생될 수 있다.

도 15b는 본 발명의 일 실시예에 따른 도 9의 구동 파형 또는 본 발명의 다른 실시예에 따른 도 13의 구동 파형을 인가할 때 휘도-계조 커브의 험프(Hump)가 저감 또는 억제되는 것을 개략적으로 설명하는 개념도이다.

도 15b를 참조하면, X-축은 계조(gray level)를 의미한다. Y-축은 휘도(log scale)를 의미한다. 휘도-계조 커브는 감마 커브로 지칭될 수 있다.

"개선 전" 감마 커브는, 상술한 바람직하지 않은 비교예들 (도 7, 도 8, 도 11 및 도 12 참조)이 킥 백 영향을 받을 때, 특정 계조 구간에서 발생된 험프(Hump)를 포함한다. 예를 들면, 험프(Hump)는 데이터전압(Vdata)의 크기가 구동 TFT의 문턱전압과 비슷한 구간의 계조에서 발생될 수 있다.

"개선 후" 감마 커브는, 상술한 본 발명의 실시예들 (도 9, 도10, 도 13 및 도 14 참조)에 의해서 감마 커브 상에 나타나던 휘도 험프(Hump) 구간이 제거되었다. 따라서 휘도가 왜곡되는 문제가 개선될 수 있다.

즉, 본 발명의 일 실시예 및 다른 실시예는 아래와 같이 다시 한번 설명될 수 있다.

본 발명의 일 실시예에 따른 프로그래밍 기간 및 발광 기간을 포함하는 유기발광 표시장치의 프로그래밍 기간에 있어서, 구동 TFT의 게이트노드와 데이터라인 사이에 배치되고, 데이터전압을 게이트노드에 공급하도록 구성된, 제1 스위치 TFT, 소스노드와 기준라인 사이에 배치되고, 구동 TFT를 통해 공급된 과도전류가 기준라인으로 우회할 수 있도록 구성된, 제2 스위치 TFT, 구동 TFT의 드레인노드와 고전위 구동전원 공급라인 사이에 배치되고, 드레인노드에 고전위 구동전원을 공급하도록 구성된, 발광 제어 TFT, 게이트노드와 소스노드 사이에 배치되고, 구동 TFT의 게이트노드-소스노드 간 전압을 충전하도록 구성된, 스토리지 커패시터 및 소스노드와 연결되고, 비 발광 상태가 유지되게 동작하도록 구성된, 유기발광다이오드를 포함하는 것을 특징으로 한다.

제1 스위치 TFT의 게이트전극에 제1 스캔 제어신호를 공급하도록 구성된 제1 게이트라인, 제2 스위치 TFT의 게이트전극에 제2 스캔 제어신호를 공급하도록 구성된 제2 게이트라인, 및 발광 제어 TFT의 게이트전극에 발광 제어신호를 공급하도록 구성된 제3 게이트라인을 더 포함하도록 구성된 것을 특징으로 한다.

제1 스캔 제어신호, 제2 스캔 제어신호 및 발광 제어신호들이 동시에 턴-온 될 때, 데이터전압은, 게이트노드에 대응되는 스토리지 커패시터의 일 전극에 인가되고, 기준전압은 기준라인을 통해서 소스노드에 대응되는 스토리지 커패시터의 타 전극에 인가되고, 과도전류는 유기발광다이오드의 동작점 전압보다 더 낮은 기준전압에 의해서 기준라인으로 우회되는 것을 특징으로 한다.

프로그래밍 기간 동안 발광 제어 TFT는 턴-온되고, 발광 기간에서, 발광 제어 TFT는 특정 시간 이후 턴-오프되는 것을 특징으로 한다.

드레인노드는, 프로그래밍 기간에서, 플로팅 상태가 아니고, 발광 기간에서 적어도 특정 시간 동안 플로팅 상태가 아니어서 킥 백을 저감할 수 있는 것을 특징으로 한다.

발광 기간에서, 발광 제어 TFT는, 특정 시간 이후 턴-오프 상태를 유지하다, 기 설정된 시간 이후 턴-온되는 것을 특징으로 한다.

발광 기간에서, 발광 제어 TFT는, 적어도 1회 이상 턴-온 및 턴-오프되는 것을 특징으로 한다.

발광 기간에서, 발광 제어 TFT는 가변적인 듀티 조절이 가능한 펄스 듀티 구동으로 동작하는 것을 특징으로 한다.

구동 TFT, 제1 스위치 TFT, 제2 스위치 TFT, 발광 제어 TFT, 스토리지 커패시터 및 유기발광다이오드를 포함하는 복수의 화소라인을 더 포함하고, 각각의 화소라인의 펄스 듀티 구동의 듀티는 각각 조절될 수 있는 것을 특징으로 한다.

펄스 듀티 구동은, N 비트 비디오 데이터 이상의 계조 표현, 플리커 저감, 최대 휘도 조절 및 발광 제어 TFT의 스트레스 저감 중 적어도 하나의 기능을 수행할 수 있는 것을 특징으로 한다.

기준전압은 과도전류 우회전압이고 데이터전압은 과도전류 우회전압에 대응되어 설정된 전압인 것을 특징으로 한다.

구동 TFT의 게이트노드-소스노드 간 전압은 정감마 계조 방식으로 동작하도록 구성된 것을 특징으로 한다.

제1 스위칭 TFT는 산화물 반도체층을 포함하도록 구성되고, 제2 스위칭 TFT는 산화물 반도체층을 포함하도록 구성된 것을 특징으로 한다.

제1 스위칭 TFT는 아몰퍼스 실리콘 및 폴리 실리콘 중 하나의 반도체층을 더 포함하도록 구성되고, 제2 스위칭 TFT는 아몰퍼스 실리콘, 폴리 실리콘 중 하나의 반도체층을 더 포함하도록 구성된 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 프로그래밍 기간 및 발광 기간을 포함하는 유기발광 표시장치의 프로그래밍 기간에 있어서, 구동 TFT의 게이트노드와 기준라인 사이에 배치되고, 기준전압을 게이트노드에 공급하도록 구성된, 제2 스위치 TFT, 구동 TFT의 소스노드와 데이터라인 사이에 배치되고, 데이터전압을 소스노드에 공급하면서 구동 TFT에서 공급된 과도전류가 데이터라인으로 우회할 수 있도록 구성된, 제1 스위치 TFT, 구동 TFT의 드레인노드와 고전위 구동전원 공급라인 사이에 배치되고, 드레인노드에 고전위 구동전원을 공급하도록 구성된, 발광 제어 TFT, 게이트노드와 소스노드 사이에 배치되고, 구동 TFT의 게이트노드-소스노드 간 전압을 충전하도록 구성된, 스토리지 커패시터 및 소스노드와 연결되고, 비 발광 상태가 유지되게 동작하도록 구성된, 유기발광다이오드를 포함하는 것을 특징으로 한다.

제1 스캔 제어신호, 제2 스캔 제어신호 및 발광 제어신호들이 동시에 턴-온 될 때, 기준전압은 게이트노드에 대응되는 스토리지 커패시터의 일 전극에 인가되고, 데이터전압은, 소스노드에 대응되는 스토리지 커패시터의 타 전극에 인가되고, 과도전류는 유기발광다이오드의 동작점 전압보다 더 낮은 데이터전압에 의해서 기준라인으로 우회되는 것을 특징으로 한다.

기준전압은, 유기발광 표시장치의 명암비를 저하시킬 수 있는, 명암비 저하 전압보다 전압이 더 높은 것을 특징으로 한다.

데이터전압은 과도전류 우회전압이고 기준전압은 과도전류 우회전압에 대응되어 설정된 전압인 것을 특징으로 한다.

구동 TFT의 게이트노드-소스노드 간 전압은 역감마 계조 방식으로 동작하도록 구성된 것을 특징으로 한다.

본 발명의 실시예들에 따른 유기발광 표시장치는, 스토리지 커패시터의 제1 전극 및 제2 전극에 인가된 전압들의 전위차에 의해서 유기발광다이오드에 공급되는 전류량을 조절하는, 구동 TFT, 제1 전극에 제1 전압을 입력하는, 제1 스위치 TFT, 제2 전극에 제2 전압을 입력하는, 제2 스위치 TFT 및 고전위 구동전원을 구동 TFT에 공급하면서, 유기발광다이오드의 발광 듀티를 조절하는, 발광 제어 TFT를 포함하는 것을 특징으로 한다.

발광 제어 TFT는 제1 스위치 TFT 및 제2 스위치 TFT가 턴-온 상태에서 턴-오프 상태가 된 이후 소정의 시간 동안 턴-온 상태를 유지하여 킥 백을 보상하도록 구성된 것을 특징으로 한다.

유기발광 표시장치는 정감마 계조 방식 또는 역감마 계조 방식으로 구성된 것을 특징으로 한다.

도 16은 도 10의 화소와 결합될 수 있는 소스 드라이버(12)의 구성과 표시패널(10) 내의 스위치 어레이(40)의 구성을 개략적으로 보여주는 회로도이다.

이하 도 16을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 소스 드라이버(12) 및 표시 패널(10)의 스위치 어레이(40)에 대하여 설명한다.

본 발명의 또 다른 실시예에 따른 유기발광 표시장치는 스위치 어레이(40)를 더 포함하는 표시 패널(10) 및 센싱부(30)를 더 포함하는 소스 드라이버(12)를 포함하도록 구성된다. 그리고 본 발명의 또 다른 실시예에 따른 유기발광 표시장치는 디스플레이 구동 및 센싱 구동을 선택적으로 하도록 구성된다.

즉, 소스 드라이버(12)는 표시패널(10)에 데이터전압(Vdata)을 공급하는 데이터전압 공급부(20) 및 표시패널(10)의 화소(P)들을 센싱하는 센싱부(30)를 포함하도록 구성된다. 단 이에 제한되지 않으며 데이터전압 공급부(20)와 센싱부(30)는 물리적으로 분리되어 구성되는 것도 가능하다.

데이터전압 공급부(20)는 복수의 DAC들(RDAC, GDAC, BDAC)과, 제1 먹스 스위치들(SA1 ~ SA6)을 포함하도록 구성된다. 데이터전압 공급부(20)는 디스플레이 구동 시, 디스플레이용 데이터전압을 생성하여 출력 채널들(CH1 ~ CH3)에 공급하고, 센싱 구동 시, 센싱용 데이터전압을 생성하여 출력 채널들(CH1 ~ CH3)에 공급한다.

제1 먹스 스위치들(SA1 ~ SA6)은 제1 먹스 제어신호들(SOE1, SOE2)에 따라 스위칭됨으로써, DAC들(RDAC, GDAC, BDAC)을 출력 채널들(CH1 ~ CH3)에 연결한다.

구체적으로, 제1 먹스 스위치들(SA1 ~ SA6) 중에서 기수번째 스위치들(SA1, SA3, SA5)은 제1-1 먹스 제어신호(SOE1)에 따라 동시에 턴-온 되어 RDAC을 제1 출력 채널(CH1)에 연결함과 동시에, BDAC을 제2 출력 채널(CH2)에 연결함과 동시에, GDAC을 제3 출력 채널(CH3)에 연결한다. 제1 먹스 스위치들 (SA1 ~ SA6) 중에서 우수번째 스위치들(SA2, SA4, SA6)은 제1-2 먹스 제어신호(SOE2)에 따라 동시에 턴-온 되어 GDAC을 제1 출력 채널(CH1)에 연결함과 동시에, RDAC을 제2 출력 채널(CH2)에 연결함과 동시에, BDAC을 제3 출력 채널(CH3)에 연결한다. 부연 설명하면, 도면에 도시된 "BUF"는 데이터전압을 안정화시키기 위한 버퍼(Buffer)이다. 단 이에 제한되지 않는다.

즉, 제1 먹스 제어신호들(SOE1, SOE2)에 따라 출력 채널들(CH1 ~ CH3)에 연결되는 복수의 DAC들(RDAC, GDAC, BDAC)은 스위칭된다. 따라서 각각의 출력 채널들(CH1 ~ CH3)은 서로 다른 영상 신호를 선택적으로 출력할 수 있어서, 출력 채널의 개수를 저감할 수 있는 장점이 있다.

센싱부(30)는 제2 먹스 제어신호들(SMUX-R, SMUX-G, SMUX-B)에 따라 동작하는 제2 먹스 스위치들(SS1 ~ SS6), 복수의 센싱 유닛들(SU1, SU2) 및 복수의 ADC들(ADC1, ADC2)을 포함하도록 구성된다.

예를 들면, 센싱부(30)는 센싱 구동 시에만 동작되고, 디스플레이 구동 시에는 그 동작이 중지될 수 있다. 구체적으로, 센싱부(30)는 센싱 구동을 제어할 수 있는 센싱용 스위치들(SW-SEN)을 포함할 수 있으며, 센싱부(30)는 센싱용 스위치들(SW-SEN)의 온/오프 상태에 따라 제어될 수 있다. 센싱용 스위치들(SW-SEN)에 의해서 출력 채널들(CH1 ~ CH3)은 센싱부(30)의 제2 먹스 스위치들(SS1 ~ SS6)에 연결될 수 있다. 단 이에 제한되지 않는다.

센싱 구동 시 표시패널(10)의 기준 라인들(15)을 통해 구동 TFT의 소스전극 전압을 센싱하거나 또는, 센싱 구동 시 표시패널(10)의 기준 라인들(15)을 통해 구동 TFT의 구동전류를 직접 센싱할 수 있다. 센싱부(30)는 센싱 구동 시에만 턴-온 되어 제2 먹스 스위치들(SS1 ~ SS6)을 출력 채널들(CH1 ~ CH3)에 연결하는 센싱용 스위치들(SW-SEN)을 더 포함한다.

제2 먹스 스위치들(SS1 ~ SS6)은 제2 먹스 제어신호들(SMUX-R, SMUX-G, SMUX-B)에 따라 스위칭됨으로써, 3개의 출력 채널들(CH1 ~ CH3)을 통해 공급되는 6개의 센싱 입력들을 시분할하여 2개의 센싱 유닛들(SU1, SU2)에 순차적으로 인가할 수 있다.

제2 먹스 스위치들(SS1 ~ SS6) 중에서 SS1과 SS4는 제2-1 먹스 제어신호(SMUX-R)에 따라 동시에 턴-온 되어 제1 출력 채널(CH1)을 제1 센싱 유닛(SU1)에 연결함과 동시에, 제2 출력 채널(CH2)을 제2 센싱 유닛(SU2)에 연결한다. 그리고, 제2 먹스 스위치들(SS1 ~ SS6) 중에서 SS2과 SS5는 제2-2 먹스 제어신호(SMUX-G)에 따라 동시에 턴-온 되어 제1 출력 채널(CH1)을 제1 센싱 유닛(SU1)에 연결함과 동시에, 제3 출력 채널(CH3)을 제2 센싱 유닛(SU2)에 연결한다. 그리고, 제2 먹스 스위치들(SS1 ~ SS6) 중에서 SS3과 SS6은 제2-3 먹스 제어신호(SMUX-B)에 따라 동시에 턴-온 되어 제2 출력 채널(CH2)을 제1 센싱 유닛(SU1)에 연결함과 동시에, 제3 출력 채널(CH3)을 제2 센싱 유닛(SU2)에 연결한다.

예를 들면, 센싱 유닛들(SU1, SU2)은 전압 센싱형으로 구성될 수 있다. 따라서 센싱부(30)는 센싱 구동 시 표시패널(10)의 기준 라인들(15)을 통해 구동 TFT의 소스전극 전압을 센싱하도록 구성될 수 있다. 전압 센싱형 센싱 유닛은 샘플 앤 홀드 회로를 포함하여, 구동 TFT의 구동전류에 따른 구동 TFT의 소스전극 전압, 즉 센싱 라인의 라인 커패시터에 저장된 구동 TFT의 소스전극 전압을 센싱한다. 단 이에 제한되지 않는다.

예를 들면, 센싱 유닛들(SU1, SU2)은 전류 센싱형으로 구성될 수 있다. 따라서 센싱부(30)는 센싱 구동 시 표시패널(10)의 기준 라인들(15)을 통해 구동 TFT의 구동전류를 직접 센싱하도록 구성될 수 있다. 전류 센싱형 센싱 유닛은 샘플 앤 홀드 회로의 앞단에 전류 적분기를 더 포함하여 센싱 라인에 흐르는 구동 TFT의 구동전류를 직접 센싱한다. 단 이에 제한되지 않는다.

ADC들(ADC1, ADC2)은 센싱 유닛들(SU1, SU2)에서 샘플링된 아날로그 센싱 값들을 디지털 센싱 값들로 변환한다.

스위치 어레이(40)는 제3 먹스 스위치들(SD1 ~ SD6), 제4 먹스 위치들(SX1 ~ SX6) 및 기준전압 공급 스위치들(SR1, SR2)을 포함하도록 구성된다. 스위치 어레이(40)는 표시패널(10)에서 화소 어레이 바깥의 베젤 영역에 구성될 수 있다. 베젤 영역은 표시패널(10)의 화소 어레이 이외의 영역을 지칭할 수 있다. 즉, 베젤 영역은 비화소 영역으로 지칭될 수도 있다.

제3 먹스 스위치들(SD1 ~ SD6)은 제1 먹스 스위치들(SA1 ~ SA6)과 함께 디스플레이 구동 및 센싱 구동 시, DAC들에서 생성된 데이터전압을 데이터라인(14)들로 출력하는 데 관여한다.

제3 먹스 스위치들(SD1 ~ SD6)은 제3 먹스 제어신호들(DMUX1, DMUX2)에 따라 스위칭됨으로써, 데이터전압 공급부(20)의 일 출력 채널(CH1, 또는 CH2, 또는 CH3)을 2개의 데이터라인들(14R과 14G, 또는 14B과 14R, 또는 14G과 14B)에 시분할 방식으로 연결한다. 제3 먹스 스위치들(SD1 ~ SD6) 중에서 기수번째 스위치들(SD1, SD3, SD5)은 제3-1 먹스 제어신호(DMUX1)에 따라 동시에 턴-온 되어 데이터전압 공급부(20)의 출력 채널들(CH1, CH2, CH3)을 각각 기수번째 데이터라인들(14R, 14B, 14G)에 연결한다. 그리고, 제3 먹스 스위치들(SD1 ~ SD6) 중에서 우수번째 스위치들(SD2, SD4, SD6)은 제3-2 먹스 제어신호(DMUX2)에 따라 동시에 턴-온 되어 데이터전압 공급부(20)의 출력 채널들(CH1, CH2, CH3)을 각각 우수번째 데이터라인들(14G, 14R, 14B)에 연결한다.

제4 먹스 위치들(SX1 ~ SX6)은 제2 먹스 스위치들(SS1 ~ SS6)과 함께, 센싱 구동 시에 기준라인들(15)부터의 센싱 입력들을 센싱 유닛들(SU1, SU2)에 전달하는 데 관여한다. 따라서, 제4 먹스 위치들(SX1 ~ SX6)은 제2 먹스 스위치들(SS1 ~ SS6)과 유사한 타이밍에 온/오프 될 수 있다.

제4 먹스 위치들(SX1 ~ SX6)은 제4 먹스 제어신호들(SSEN-R, SSEN-G, SSEN-B)에 따라 스위칭됨으로써, 2개의 기준라인들(15)을 통해 공급되는 6개의 센싱 입력들을 시분할하여 3개의 출력 채널들(CH1 ~ CH3)에 인가한다. 이를 위해, 제4 먹스 위치들(SX1 ~ SX6) 중에서 SX1과 SX4는 제4-1 먹스 제어신호(SSEN-R)에 따라 동시에 턴-온 되어 기준라인들(15)을 제1 및 제2 출력 채널(CH1, CH2)에 연결한다. 그리고, 제2 먹스 위치들(SX1 ~ SX6) 중에서 SX2과 SX5는 제4-2 먹스 제어신호(SSEN-G)에 따라 동시에 턴-온 되어 기준라인들(15)을 제1 및 제3 출력 채널(CH1, CH3)에 연결한다. 그리고, 제2 먹스 위치들(SX1 ~ SX6) 중에서 SX3과 SX6은 제4-3 먹스 제어신호(SSEN-B)에 따라 동시에 턴-온 되어 기준라인들(15)을 제2 및 제3 출력 채널(CH2, CH3)에 연결한다.

기준전압 공급 스위치들(SR1, SR2)은 디스플레이 구동 시 및 센싱 구동 시에 기준전압 제어신호(SREF)에 따라 동시에 스위칭됨으로써, 기준라인들(15)에 기준전압(Vref)을 출력한다. 기준전압 공급 스위치들(SR1, SR2)과 제4 먹스 위치들(SX1 ~ SX6)은 기준라인들(15)에 공통 접속되기 때문에, 서로 다른 타이밍에 턴-온 된다. 표시패널(10)에서 화소 어레이 바깥의 베젤 영역에는 기준전원(VREF)에 연결된 기준전원 배선이 구비되는 데, 기준전압 공급 스위치들(SR1, SR2)은 기준전압 제어신호(SREF)에 따라 기준전원(VREF)과 기준라인들(15) 사이의 전기적 연결을 제어한다.

상술한 구성에 따르면, 센싱 유닛들(SU1, SU2) 및 ADC들(ADC1, ADC2)의 개수를 저감할 수 있는 장점이 있다. 구체적으로, 센싱 유닛들(SU1, SU2)의 개수는 소스 드라이버(12)의 출력 채널 수에 비해 적게 구성될 수 있는 장점이 있다. 또한 ADC들(ADC1, ADC2)의 개수는 소스 드라이버(12)의 출력 채널 수에 비해 적게 구성될 수 있는 장점이 있다. 또한 스위치 어레이(40)는 데이터전압 공급부(20)의 출력 채널 수를 줄일 수 있는 장점이 있다. 더 나아가서, 고해상도 모델의 표시장치에 대응하여 소스 드라이버(12) 내의 센싱부(30)를 간소화하는 것이 가능해진다.

특히, 본 발명은 제3 먹스 스위치들(SD1 ~ SD6)과 제1 먹스 스위치들(SA1 ~ SA6)을 통해 소스 드라이버(12)의 사이즈를 증가시키지 않으면서도 고해상도 모델에 대응할 수 있고, 그 상태에서 센싱부(30)를 간소화하는 것도 가능하므로, 모바일(Mobile)과 같이 고해상도이면서도 작은 사이즈를 갖는 모델에 더욱 효과적일 수 있는 장점이 있다.

스위치 어레이(40)에 대하여 부연 설명하면, 소스 드라이버(12)는 정해진 규격이 있으므로 해상도 증가에 맞춰 그 사이즈를 무한히 늘릴 수 없는 한계가 있다. 또한, 소스 드라이버(12)는 표시장치에서 상대적으로 고가의 부품에 해당되므로 소스 드라이버(12)의 출력 채널 수를 늘려 사이즈 증가시키는 것은 가격 경쟁력 면에서 불리한 단점이 있다.

몇몇 실시예에서는, 스위치 어레이(40)의 제3 먹스 스위치들(SD1 ~ SD6)은 데이터전압 공급부(20)의 출력 채널과 데이터라인(14)을 1:N(N은 2이상의 양의 정수)으로 연결하도록 구성될 수 있다. 따라서, 데이터전압 공급부(20)의 사이즈를 증가시키지 않더라도 고해상도 모델에 대응 가능한 장점이 있다. 단 이에 제한되지 않는다.

몇몇 실시예에서는, 유기발광 표시장치가 스위치 어레이(40)를 제외하도록 구성되는 것도 가능하다. 예를 들면, 스위치 어레이(40)가 제외된 유기발광 표시장치는, 제1 먹스 스위치들(SA1 ~ SA6) 및 제3 먹스 스위치들(SD1 ~ SD6)이 제외되도록 구성될 수 있다. 그리고 센싱 유닛들, ADC들, DAC들, 버퍼들, 및 출력 채널들의 조절되고, 센싱 속도가 빨라질 수 있는 장점이 있다. 단 이에 제한되지 않는다.

몇몇 실시예에서는, 유기발광 표시장치가 센싱부(30)를 제외하도록 구성되는 것도 가능하다. 예를 들면, 센싱부(30)가 제외된 유기발광 표시장치는, 제2 먹스 스위치들, 센싱 유닛들, ADC들, 기준전압 공급 스위치들, 센싱용 스위치들 및 제4 먹스 스위치들이 제외되도록 구성될 수 있다. 따라서, 스위치 어레이(40)는 제1 먹스 스위치들(SA1 ~ SA6)과 제3 먹스 스위치들(SD1 ~ SD6)들만의 구성으로 소스 드라이버(12)의 출력 채널 수를 저감할 수 있는 장점이 있다. 단 이에 제한되지 않는다.

몇몇 실시예에서는, 유기발광 표시장치가, 센싱부(30) 및 스위치 어레이(40) 중 적어도 하나를 포함하도록 구성될 수 있다.

도 17은 도 10의 화소 및 도 16의 소스 드라이버에 따른 디스플레이 구동을 설명하기 위한 개략적인 회로도이다.

도 18은 도 17의 디스플레이 구동을 설명하기 위한 개략적인 파형도이다.

이하 도 17 및 도 18을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 디스플레이 구동에 대하여 설명한다.

본 발명의 또 다른 실시예에 따른 유기발광 표시장치는 디스플레이 구동 시 이웃한 2 화소 라인들 단위로 발광 동작을 제어하도록 구성된다.

디스플레이 구동 시, 제1 먹스 제어신호들(SOE1, SOE2)에 따른 제1 먹스 스위치들(SA1 ~ SA6)의 동작과, 제3 먹스 제어신호들(DMUX1, DMUX2)에 따른 제3 먹스 스위치들(SD1 ~ SD6)의 동작에 의해, 제n 화소 라인(Ln)에 입력될 디스플레이용 데이터전압과 제n+1 화소 라인(Ln+1)에 입력될 디스플레이용 데이터전압이 시분할되어 데이터라인들(14R, 14G, 14B)에 공급된다.

그리고 기준전압 공급 스위치들(SR1, SR2)이 기준전압 제어신호(SREF)에 따라 턴-온 되어 기준전압(Vref)이 기준라인들(15)에 공급된다. 이때, 제4 먹스 스위치들(SX1 ~ SX6)은 제4 먹스 제어신호들(SSEN-R, SSEN-G, SSEN-B)에 의해 턴-오프 상태를 유지한다. 또한 센싱용 스위치들(SW-SEN)은 센싱 구동 제어신호(SSEN)에 의해서 기준전압 제어신호(SREF)가 턴-온 될 때 턴-오프 된다.

단 이에 제한되지 않으며, 다양한 제어신호들이 다양한 라인들에 인가되어 디스플레이 구동이 가능하도록 설정되는 것도 가능하다.

디스플레이 구동 시, 이웃한 2 화소 라인들에 발광 제어신호(EM)가 동시에 인가되고, 이웃한 2 화소 라인들에 기준전압(Vref)이 동시에 인가되고, 그리고 데이터전압(Vdata)은 각각의 화소 라인에 순차적으로 인가된다. 즉, 에미션 드라이버(13C)는 이웃한 2 화소 라인들에 동시에 인가되는 발광 제어신호(EM)를 공급하도록 구성된 것을 특징으로 한다.

서로 이웃한 제n 화소 라인(Ln)과 제n+1 화소 라인(Ln+1)을 일 예로 하여 디스플레이 구동을 설명하면 다음과 같다.

디스플레이 구동을 위해, 제n 화소 라인(Ln)에는 제1 스캔 제어신호인 SC1(n)이 인가되고, 제n+1 화소 라인(Ln+1)에는 제1 스캔 제어신호인 SC1(n+1)이 인가된다. 그리고, 제n 및 제n+1 화소 라인(Ln, Ln+1)에는 제2 스캔 제어신호인 SC2(n & n+1)가 공통으로 인가되고, 발광 제어신호인 EM(n & n+1)이 공통으로 인가된다.

제2 스캔 제어신호 SC2(n & n+1)는, 프로그래밍 기간(Tp)에서, 제n 화소 라인(Ln)에 인가되는 제1 스캔 제어신호 SC1(n)의 턴-온 구간과 제n+1 화소 라인(Ln+1)에 인가되는 제1 스캔 제어신호 SC1(n+1)의 턴-온 구간에 대응되어 턴-온 되는 것을 특징으로 한다. 즉, 제2 스캔 드라이버(13B)는, 디스플레이 구동 시, 제n 화소 라인(Ln)에 인가되는 제1 스캔 제어신호 SC1(n)의 턴-온 구간과 제n+1 화소 라인(Ln+1)에 인가되는 제1 스캔 제어신호 SC1(n+1)의 턴-온 구간 동안 턴-온 되는 제2 스캔 제어신호(n & n+1)를 공급하도록 구성된 것을 특징으로 한다.

부연 설명하면, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 프로그래밍 기간(Tp)이 끝나는 시점은, 제2 스캔 제어신호(n & n+1)가 턴-오프되는 시점으로 정의될 수 있다. 따라서 발광 기간(Te)이 시작하는 시점은 제2 스캔 제어신호(n & n+1)가 턴-오프 된 이후로 정의될 수 있다.

발광 제어신호 EM(n & n+1)은, 발광 기간(Te)에서, 제2 스캔 제어신호 SC2(n & n+1)가 오프 레벨(Loff)이 된 이후 특정 시간 동안 온 레벨(Lon)을 유지하다가 턴-오프 되는 것을 특징으로 한다. 이 때 특정 시간은 기 설정되거나 또는 조절될 수 있다. 즉, 에미션 드라이버(13C)는, 디스플레이 구동 시, 제2 스캔 제어신호 SC2(n & n+1)가 오프 레벨(Loff)이 된 이후 특정 시간 동안 온 레벨(Lon)을 유지하다가 턴-오프 되는 발광 제어신호 EM(n & n+1)를 공급하도록 구성된 것을 특징으로 한다.

프로그래밍 기간(Tp) 동안, 제n 화소 라인(Ln)이 SC1(n)과 SC2(n & n+1)에 의해 프로그래밍된 이후, 제n+1 화소 라인(Ln+1)이 SC1(n+1)과 SC2(n & n+1)에 의해 프로그래밍된다.

발광 기간(Te)에서, 제n 및 제n+1 화소 라인(Ln, Ln+1)은 EM(n & n+1)에 의해 동시에 리셋된 후에, 동시에 발광 한다. 그리고 EM(n & n+1)의 발광 기간은 조절 가능한 특징을 가지기 때문에, 듀티가 가변될 수 있는 특징이 있다.

상술한 구성에 따르면, 킥 백 현상을 저감할 수 있다. 또한 상술한 발광 제어신호 EM(n & n+1)의 오프 레벨(Loff) 구간은 가변적으로 조절되어 펄스 듀티 구동이 가능하다.

예를 들면, 게이트 드라이버(13)의 에미션 드라이버(13C)의 일 스테이지에서 출력되는 발광 제어신호(EM)가 이웃한 2 화소 라인들에 배치된 2 라인 화소군을 동시에 발광시키도록 구성될 수 있다. 예를 들면, 게이트 드라이버(13)의 제2 스캔 드라이버의 일 스테이지에서 출력되는 제2 스캔 제어신호(SC2)에 따라 동시에 기준전압(Vref)을 공급받도록 구성될 수 있다. 예를 들면, 각 화소 라인은 제1 스캔 드라이버(13A)의 각 스테이지에 일대일로 접속되어 제1 스캔 제어신호(SC1)를 라인 순차 방식으로 공급받는다.

도 19는 도 10의 화소 및 도 16의 소스 드라이버에 따른 센싱 구동을 설명하기 위한 개략적인 회로도이다.

도 20은 도 19의 센싱 구동을 설명하기 위한 개략적인 파형도이다.

이하 도 19 및 도 20을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 센싱 구동에 대하여 설명한다.

본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 일 센싱 구동에 따르면, 데이터전압 공급부(20)는 센싱 구동 시 타이밍 콘트롤러(11)의 제어에 따라 DAC를 통해 센싱용 데이터전압을 생성한 후, 제1 먹스 스위치들(SA1 ~ SA6)을 통해 출력 채널들(CH1 ~ CH3)에 공급한다. 센싱용 데이터전압은 센싱 구동 시 각 화소에 구비된 구동 TFT의 게이트전극에 인가되는 전압이다.

센싱용 데이터전압은 적색 OLED를 포함한 제1 화소들에 대해 제1 값으로, 녹색 OLED를 포함한 제2 화소들에 대해 제2 값으로, 그리고 청색 OLED를 포함한 제3 화소들에 대해 제3 값으로 미리 정해질 수 있다. 여기서, 제1 내지 제3 값은 서로 같을 수도 있고, 서로 다를 수도 있다.

예를 들면, 일 센싱 구동은, 적색(R) OLED를 포함한 제1 화소, 녹색(G) OLED를 포함한 제2 화소, 및 청색(B) OLED를 포함한 제3 화소가 하나의 기준라인(15)을 공유하고 있기 때문에, 제1 내지 제3 화소에 대한 센싱 타이밍을 시간적으로 분리한다. 일 예로, 화소 어레이를 1 화소 라인씩 순차 센싱하여 모든 제1 화소들에 대한 센싱을 완료한 후, 마찬가지로 1 화소 라인씩 순차 센싱하여 모든 제2 화소들에 대한 센싱을 완료한 다음, 마찬가지로 1 화소 라인씩 순차 센싱하여 모든 제3 화소들에 대한 센싱을 완료할 수 있다. 다만, 센싱 순서는 이에 한정되지 않고 다양한 방법으로 구현 가능하다.

제n 화소 라인(Ln)을 일 예로 하여 센싱 구동을 설명하면 다음과 같다.

센싱 구동은 화소들을 초기화하는 제1 기간(T1)과 화소들의 전기적 특성을 센싱하는 제2 기간(T2)을 포함하여 이루어진다.

제1 기간(T1) 동안에는, 제n 화소 라인(Ln)의 센싱 대상 화소들과 비 센싱 대상 화소들이 서로 다르게 프로그래밍될 수 있다. 여기서, 비 센싱 대상 화소는 센싱 대상 화소와 기준라인(15)을 공유하는 화소들을 의미한다. 제1 기간(T1) 동안 센싱 대상 화소에는 온 레벨의 센싱용 데이터전압이 인가되며 그에 따라 센싱 대상 화소는 구동 전류가 흐르게 프로그래밍된다. 반면, 제1 기간(T1) 동안 비 센싱 대상 화소에는 오프 레벨의 센싱용 데이터전압이 인가되며 그에 따라 비 센싱 대상 화소는 구동 전류가 흐르지 않게 프로그래밍된다.

이를 위해, 제1 기간(T1) 동안, 제1 먹스 제어신호들(SOE1, SOE2)에 따른 제1 먹스 스위치들(SA1 ~ SA6)의 동작과, 제3 먹스 제어신호들(DMUX1, DMUX2)에 따른 제3 먹스 스위치들(SD1 ~ SD6)의 동작에 의해, 제n 화소 라인(Ln)의 화소들에 선택적으로 입력될 온 레벨의 센싱용 데이터전압과 오프 레벨의 센싱용 데이터전압이 데이터라인들(14R, 14G, 14B)에 공급된다. 제1 기간(T1) 동안, 기준전압 공급 스위치들(SR1, SR2)을 통해 기준전압(Vref)이 기준라인들(15)에 공급된다. 제1 기간(T1) 동안, 센싱용 제1 스캔 제어신호(SC1(n))에 따라 온 레벨의 센싱용 데이터전압이 제n 화소 라인(Ln)의 센싱 대상 화소들에 인가되고, 오프 레벨의 센싱용 데이터전압이 제n 화소 라인(Ln)의 비 센싱 대상 화소들에 인가된다. 제1 기간(T1) 동안, 센싱용 제2 스캔 제어신호(SC2(n))에 따라 기준전압(Vref)이 제n 화소 라인(Ln)의 모든 화소들에 공통으로 인가된다.

제2 기간(T2) 동안, 센싱용 제1 스캔 제어신호(SC1)는 턴-오프 되고 센싱용 제2 스캔 제어신호(SC2(n))는 턴-온 상태를 유지하며 기준전압의 공급이 차단되므로, 제n 화소 라인(Ln)의 센싱 대상 화소들에 흐르는 구동 전류에 의해 각 기준라인(15)의 전위는 상승한다. 이때, 본 발명은 센싱 대상 화소들에 대응되는 제4 먹스 스위치들(SX1 ~ SX6)과 제2 먹스 스위치들(SS1 ~ SS6)을 선택적으로 턴-온 시켜, 기준라인(15)의 전위 변화를 2번 샘플링(t1에서의 V1, t2에서의 V2)할 수 있다. 센싱 대상 화소에 대한 2개의 샘플링값들(V1, V2)은 타이밍 콘트롤러(11)에서 그 화소의 문턱전압 변화와 전자 이동도 변화를 계산하는 데 이용된다.

도 21은 도 16 내지 도 20에 개시된 디스플레이 구동 및 센싱 구동 제어신호를 공급할 수 있는 게이트 드라이버의 예시적인 구성을 개략적으로 설명하는 회로도이다.

이하 도 21을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 게이트 드라이버에 대하여 설명한다.

본 발명의 또 다른 실시예에 따른 게이트 드라이버(13)는, 제1 게이트라인(16a)들에 공급될 제1 스캔 제어신호(SC1)를 생성하는 제1 스캔 드라이버(13A)와, 제2 게이트라인(16b)들에 공급될 제2 스캔 제어신호(SC2)를 생성하는 제2 스캔 드라이버(13B)와, 제3 게이트라인들(16c)에 공급될 발광 제어신호(EM)를 생성하는 에미션 드라이버(13C)를 포함한다.

구체적으로, 게이트 드라이버(13)는, 화소 어레이의 화소 라인들(L1 ~ L2100)만큼의 스테이지들(SC1-STG1 ~ SC1-STG2100)을 갖는 제1 스캔 드라이버(13A)와, 화소 라인들(L1 ~ L2100)의 절반만큼의 스테이지들(SC2-STG1 ~ SC1-STG1050)을 갖는 제2 스캔 드라이버(13B)와, 화소 라인들(L1 ~ L2100)의 절반만큼의 스테이지들(EM-STG1 ~ EM-STG1050)을 갖는 에미션 드라이버(13C)을 포함한다.

부연 설명하면, SC1-DUM, SC2-DUM, EM-DUM, SC1-MNT, SC2- MNT, EM- MNT은 더미 스테이지를 의미한다. L Dummy는 더미 화소 라인을 지시한다. 그리고, 스테이지들에 인가되는 VGH, VEH, VGL은 구동 전원을 지시한다. 단 이에 제한되지 않으며, 더미 스테이지는 선택적으로 포함하거나 제외할 수 있다.

제1 스캔 드라이버(13A)는 디스플레이 구동 시 게이트 제어신호(GDC)에 따라 제1 스캔 제어신호(SC1)를 생성하고, 센싱 구동 시 게이트 제어신호(GDC)에 따라 센싱용 제1 스캔 제어신호(SC1)를 생성하는 쉬프트 레지스터로 구현될 수 있다. 디스플레이 구동용 제1 스캔 제어신호(SC1)와 센싱용 제1 스캔 제어신호(SC1)는 다를 수 있다.

예를 들면, 제1 스캔 드라이버(13A)를 구성하는 스테이지들(SC1-STG1 ~ SC1-STG2100) 각각은 1개의 화소 라인에 개별적으로 연결될 수 있다. 제2 스캔 드라이버(13B)를 구성하는 스테이지들(SC2-STG1 ~ SC1-STG1050) 각각은 2개의 화소 라인들에 개별적으로 연결될 수 있다. 에미션 드라이버(13C)를 구성하는 스테이지들(EM-STG1 ~ EM-STG1050) 각각은 2개의 화소 라인들에 개별적으로 연결될 수 있다. 즉, 제2 스캔 드라이버(13B) 및 에미션 드라이버(13C)의 스테이지 개수를 저감함으로 써, 네로우 베젤을 구현할 수 있는 장점이 있다.

제1 스캔 드라이버(13A)의 스테이지들(SC1-STG1 ~ SC1-STG2100)은 제1 스타트 펄스(G1Vst)를 제1 게이트 클럭군(G1CLK1 ~ G1CLK4)에 따라 순차적으로 쉬프트 시켜, 제1 스캔 제어신호(SC1) 또는 센싱용 제1 스캔 제어신호(SC1)를 생성한다.

제2 스캔 드라이버(13B)는 디스플레이 구동 시 게이트 제어신호(GDC)에 따라 제2 스캔 제어신호(SC2)를 생성하고, 센싱 구동 시 게이트 제어신호(GDC)에 따라 센싱용 제2 스캔 제어신호(SC2)를 생성하는 쉬프트 레지스터로 구현될 수 있다. 디스플레이 구동용 제2 스캔 제어신호(SC2)와 센싱용 제2 스캔 제어신호(SC2)는 다를 수 있다.

예를 들면, 제2 스캔 드라이버(13B)의 스테이지들(SC2-STG1 ~ SC2-STG1050)은 제2 스타트 펄스(G2Vst)를 제2 게이트 클럭군(G2CLK1 ~ G2CLK4)에 따라 순차적으로 쉬프트 시켜, 제2 스캔 제어신호(SC2) 또는 센싱용 제1 스캔 제어신호(SC2)를 생성한다.

에미션 드라이버(13C)는 디스플레이 구동 시 게이트 제어신호(GDC)에 따라 발광 제어신호(EM)를 생성하고, 센싱 구동 시 게이트 제어신호(GDC)에 따라 센싱용 발광 제어신호(EM)를 생성 하는 쉬프트 레지스터로 구현될 수 있다. 디스플레이 구동용 발광 제어신호(EM)와 센싱용 발광 제어신호(EM)는 다를 수 있다.

예를 들면, 에미션 드라이버(13C)의 스테이지들(EM-STG1 ~ EM-STG1050)은 제3 스타트 펄스(EVst)를 제3 게이트 클럭군(ECLK1 ~ ECLK2)에 따라 순차적으로 쉬프트 시켜, 발광 제어신호(EM) 또는 센싱용 발광 제어신호(EM)를 생성한다.

상술한 구성에 따르면, 에미션 드라이버(13C)를 구성하는 스테이지들뿐만 아니라 제2 스캔 드라이버(13B)를 구성하는 스테이지들의 개수도 각각 수직 해상도 대비 절반으로 저감됨에 따라, 게이트 드라이버(13)의 폭이 저감될 수 있는 장점이 있다. 또한 네로우 베젤을 달성하면서 동시에 킥 백을 저감하여 험프 개선을 할 수 있으며 동시에 펄스 듀티 구동이 가능한 장점이 있다.

몇몇 실시예에서는, 게이트 드라이버(13)는, 화소 어레이를 사이에 두고 좌우측 베젤 영역에 형성된다. 단 이에 한정되지 않는다.

몇몇 실시예에서는, 게이트 드라이버(13)는, 화소 어레이의 좌측 베젤 영역에만 형성되거나 또는 화소 어레이의 우측 베젤 영역에만 형성된다. 단 이에 제한되지 않는다.

몇몇 실시예에서는, 게이트 드라이버(13)를 구성하는 쉬프터 레지스터들은 공정 수순, 및 제조 단가를 줄이기 위해 GIP(Gate driver In Panel) 방식의 TFT 공정을 통해 표시패널(10)의 베젤 영역에 직접 형성된다. 단 이에 제한되지 않는다.

도 22는 도 14의 화소 구조와 결합될 수 있는 소스 드라이버(12)의 구성과 표시패널(10) 내의 스위치 어레이(40)의 구성을 개략적으로 보여주는 회로도이다.

이하 도 22를 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 소스 드라이버(12) 및 표시 패널(10)의 스위치 어레이(40)에 대하여 설명한다.

도 22에 도시된 소스 드라이버(12)는 도 16에 도시된 소스 드라이버(12)와 실질적으로 동일하기 때문에, 이하 중복되는 설명은 생략한다.

도 22에 도시된 표시 패널(10)의 스위치 어레이(40)는 도 16에 도시된 스위치 어레이(40)와 구조적으로 다른 특징이 있다. 이하 도 22에 도시된 스위치 어레이(40)와 도 16에 도시된 스위치 어레이(40)의 중복되는 설명은 생략하고, 차이점에 대해서 자세히 설명한다.

도 22에 도시된 제3 먹스 스위치들(SD1 ~ SD6)은 도 16에 도시된 제3 먹스 스위치들(SD1 ~ SD6)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.

하지만, 도 22에 도시된 스위치 어레이(40)는 데이터라인들을 센싱라인으로 이용하는 화소들을 대상으로 하기 때문에, 도 16에 도시된 스위치 어레이(40)의 제4 먹스 스위치들(SX1 ~ SX6)과 기준전압 공급 스위치들(SR1, SR2)은 불필요하다. 그리고 기준전압원(VREF)은 기준 라인들(15)에 항상 연결되어 있는 특징이 있다.

부연 설명하면, 도 22에 도시된 스위치 어레이(40)는 도 13 및 도 14에 도시된 화소 및 구동방법에 대응된다. 따라서 역감마 계조 표현 방식으로 동작한다.

상술한 구성에 따르면, 제4 먹스 스위치들(SX1 ~ SX6)과 기준전압 공급 스위치들(SR1, SR2)을 배제할 수 있기 때문에, 소스 드라이버(12) 측에 대응되는 표시패널(10)의 베젤의 폭을 저감할 수 있는 장점이 더 있다. 또한 도 16에서 설명된 장점들도 동일하게 가져갈 수 있는 장점이 있다.

도 23은 도 14의 화소 및 도 22의 소스 드라이버에 따른 디스플레이 구동을 설명하기 위한 개략적인 회로도이다.

도 24는 도 23의 디스플레이 구동을 설명하기 위한 개략적인 파형도이다.

이하 도 23 및 도 24를 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 디스플레이 구동에 대하여 설명한다.

디스플레이 구동 시, 도 24에 도시된 제1 먹스 제어신호들(SOE1, SOE2)은 도 18에 도시된 제1 먹스 제어신호들(SOE1, SOE2)과 실질적으로 동일하기 때문에, 이하 중복 설명은 생략한다. 도 24에 도시된 제3 먹스 제어신호들(DMUX1, DMUX2)은 도 18에 도시된 제3 먹스 제어신호들(DMUX1, DMUX2)과 실질적으로 동일하기 때문에, 이하 중복 설명은 생략한다.

그리고 스위치 어레이(40)는 기준전압 공급 스위치들(SR1, SR2) 및 제4 먹스 스위치들(SX1 ~ SX6)을 포함하지 않도록 구성된다. 이 때, 기준 라인(15)은 기준 전압(Vref)을 공급할 수 있도록 구성된 것을 특징으로 한다.

디스플레이 구동 시, 이웃한 2 화소 라인들에 발광 제어신호(EM)가 동시에 인가되고, 그리고 데이터전압(Vdata) 및 기준전압(Vref)은 각각의 화소 라인에 순차적으로 인가된다. 즉, 에미션 드라이버(13C)는 이웃한 2 화소 라인들에 동시에 인가되는 발광 제어신호(EM)를 공급하도록 구성된 것을 특징으로 한다.

본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 화소는 역감마 계조표현 방식으로 구성되었기 때문에, 데이터전압(Vdata)은 구동 TFT의 소스노드에 인가된다. 그리고 기준전압(Vref)은 구동 TFT의 게이트노드에 인가된다.

그리고 프로그래밍을 위한 기준전압 및 데이터전압의 공급 타이밍은 화소 라인 단위로 개별적으로 이루어지도록 구성될 수 있다.

예를 들면, 각 화소 라인은 제1 스캔 드라이버(13A)의 각 스테이지에 일대일로 접속되어 각 화소 라인에 제1 스캔 제어신호(SC1)가 순차적으로 인가되도록 구성되고, 각 화소 라인은 제2 스캔 드라이버(13B)의 각 스테이지에 일대일로 접속되어 각 화소 라인에 제2 스캔 제어신호(SC2)가 순차적으로 인가되도록 구성될 수 있다.

디스플레이 구동을 위해, 제n 화소 라인(Ln)에는 제1 스캔 제어신호인 SC1(n) 및 제2 스캔 제어신호인 SC2(n)이 인가되고, 제n+1 화소 라인(Ln+1)에는 제1 스캔 제어신호인 SC1(n+1) 및 제2 스캔 제어신호인 SC2(n+1)이 인가된다. 그리고, 제n 및 제n+1 화소 라인(Ln, Ln+1)에는 발광 제어신호인 EM(n & n+1)이 공통으로 인가된다. 도 24에 도시된 발광 제어신호인 EM(n & n+1)은 도 18에 도시된 발광 제어신호인 EM(n & n+1)과 실질적으로 동일하기 때문에, 이하 중복 설명은 생략한다.

디스플레이 구동 시, 기준 라인들(15)에는 계속해서 기준 전압(Vref)가 공급되고 있다.

프로그래밍 기간(Tp) 동안, 제n 화소 라인(Ln)이 SC1(n)과 SC2(n)에 의해 프로그래밍된 이후, 제n+1 화소 라인(Ln+1)이 SC1(n+1)과 SC2(n+1)에 의해 프로그래밍된다.

발광 기간(Te)에서, 제n 및 제n+1 화소 라인(Ln, Ln+1)은 EM(n & n+1)에 의해 동시에 리셋된 후에, 동시에 발광 한다.

도 25는 도 14의 화소 및 도 22의 소스 드라이버에 따른 센싱 구동을 설명하기 위한 개략적인 회로도이다.

도 26은 도 25의 센싱 구동을 설명하기 위한 개략적인 파형도이다.

이하 도 25 및 도 26을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 센싱 구동에 대하여 설명한다.

본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 일 센싱 구동에 따르면, 데이터라인들(14R, 14G, 14B)을 센싱 라인으로 활용하기 때문에, 기준 라인을 센싱 라인으로 활용할 때에 비해 센싱 타이밍 설정이 보다 용이한 장점이 있다. 본 발명의 일 센싱 구동에서 기준 라인(15)에는 항상 기준 전압(Vref)가 공급되고 있다. 이하 도 19 및 도 20에서 설명한 내용 중 중복되는 내용에 대해서 일부 생략하고 설명한다.

제1 기간(T1) 동안에는, 제n 화소 라인(Ln)의 기수번째 화소들에 동시에 온 레벨의 센싱용 데이터전압이 인가된 후, 제n 화소 라인(Ln)의 우수번째 화소들에 동시에 온 레벨의 센싱용 데이터전압이 인가된다. 그에 따라 제1 기간(T1)에서 n 화소 라인(Ln)의 모든 화소들은 구동 전류가 흐르게 프로그래밍된다.

이를 위해, 제1 기간(T1) 동안, 제3 먹스 제어신호들(DMUX1, DMUX2)에 따른 제3 먹스 스위치들(SD1 ~ SD6)의 동작에 의해, 제n 화소 라인(Ln)의 화소들에 입력될 온 레벨의 센싱용 데이터전압이 데이터라인들(14R, 14G, 14B)에 시분할 되어 공급된다. 제1 기간(T1) 동안, 센싱용 제1 스캔 제어신호(SC1(n))에 따라 온 레벨의 센싱용 데이터전압이 제n 화소 라인(Ln)의 기수번째 화소들에 인가된 후 이어서, 우수번째 화소들에 인가된다. 제1 기간(T1) 동안, 센싱용 제2 스캔 제어신호(SC2(n))에 따라 기준전압(Vref)이 모든 화소들에 동시에 인가된다.

제2 기간(T2) 동안, 센싱용 제2 스캔 제어신호(SC2(n))는 턴-오프 되고, 센싱용 제1 스캔 제어신호(SC1(n))는 턴-온 상태를 유지하며 센싱용 데이터전압의 공급이 차단(즉, 소스 드라이버(12)에서 출력 채널들과 DAC들 간의 전기적 연결이 해제되고, 출력 채널들과 센싱 유닛들(SU)이 전기적으로 연결됨)되므로, 제n 화소 라인(Ln)의 화소들에 흐르는 구동 전류에 의해 데이터라인들(14R, 14G, 14B)의 전위는 상승한다. 이때, 본 발명은 데이터라인들(14R, 14G, 14B) 각각에 대해 전위 변화를 2번씩 샘플링(t1에서의 V1, t2에서의 V2)할 수 있다. 각 화소에 대한 2개의 샘플링값들(V1, V2)은 타이밍 콘트롤러에서 그 화소의 문턱전압 변화와 전자 이동도 변화를 계산하는 데 이용된다.

도 27은 도 22 내지 도 26에 개시된 디스플레이 구동 및 센싱 구동 제어신호를 공급할 수 있는 게이트 드라이버의 예시적인 구성을 개략적으로 설명하는 회로도이다.

이하 도 27을 참조하여, 본 발명의 또 다른 실시예에 따른 유기발광 표시장치의 게이트 드라이버에 대하여 설명한다.

도 27에 도시된 제1 스캔 드라이버(13A)는 도 21에 도시된 제1 스캔 드라이버(13A)와 실질적으로 동일하기 때문에, 이하 중복되는 설명은 생략한다. 도 27에 도시된 에미션 드라이버(13C)는 도 21에 도시된 에미션 드라이버(13C)와 실질적으로 동일하기 때문에, 이하 중복되는 설명은 생략한다.

본 발명의 또 다른 실시예에 따른 게이트 드라이버(13)는, 화소 어레이의 화소 라인들(L1 ~ L2100)만큼의 스테이지들(SC1-STG1 ~ SC1-STG2100)을 갖는 제1 스캔 드라이버(13A)와, 화소 라인들(L1 ~ L2100)만큼의 스테이지들(SC2-STG1 ~ SC1-STG2100)을 갖는 제2 스캔 드라이버(13B)와, 화소 라인들(L1 ~ L2100)의 절반만큼의 스테이지들(EM-STG1 ~ EM-STG1050)을 갖는 에미션 드라이버(13C)을 포함한다.

제2 스캔 드라이버(13B)를 구성하는 스테이지들(SC2-STG1 ~ SC1-STG2100) 각각은 1개의 화소 라인들에 개별적으로 연결될 수 있다.

제2 스캔 드라이버(13B)의 스테이지들(SC2-STG1 ~ SC2-STG2100)은 제2 스타트 펄스(G2Vst)를 제2 게이트 클럭군(G2CLK1 ~ G2CLK4)에 따라 순차적으로 쉬프트 시켜, 제2 스캔 제어신호(SC2) 또는 센싱용 제1 스캔 제어신호(SC2)를 생성한다.

상술한 구성에 따르면, 에미션 드라이버(13C)를 구성하는 스테이지들의 개수를 수직 해상도(즉, 표시 패널의 화소 라인들) 대비 절반으로 줄이고, 1개의 스테이지가 2개의 화소 라인들을 구동하게 할 수 있다. 따라서 베젤 영역을 줄일 수 있는 장점이 있다.

즉, 본 발명의 또 다른 실시예들은 아래와 같이 다시 한번 설명될 수 있다. 본 발명의 또 다른 실시예에 따른 유기발광 표시장치는, 구동 TFT, 제1 스위치 TFT, 제2 스위치 TFT, 및 발광 제어 TFT를 포함하고, 프로그래밍 기간 및 펄스 듀티 구동이 가능한 발광 기간이 순차적으로 동작되도록 구성되고, 적어도 제n 화소 라인 및 제n+1화소 라인으로 구성된 복수의 화소; 및 제1 스위치 TFT를 제어하도록 구성된 제1 스캔 드라이버, 제2 스위치 TFT를 제어하도록 구성된 제2 스캔 드라이버 및 발광 제어 TFT를 제어하도록 구성된 제3 스캔 드라이버를 포함하도록 구성된, 게이트 드라이버를 포함하고, 제3 스캔 드라이버는, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 발광 제어 TFT들이, 프로그래밍 기간에서 모두 턴-온 되게 제어하도록 구성되고, 프로그래밍 기간 직후 발광 기간에서, 특정 시간 동안 턴-온 상태로 유지되게 제어하도록 구성되고, 특정 시간 이후, 조절 가능한 턴-오프 기간에 따라 턴-온 기간을 제어하도록 구성될 수 있다.

프로그래밍 기간에서, 제1 스캔 드라이버는 제n 화소 라인 및 제n+1 화소 라인으로 공급되는 각각의 제1 스캔 제어신호들의 턴-온 구간을 서로 상이하게 공급하도록 구성될 수 있다.

제1 스캔 드라이버는, 프로그래밍 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제1 스위치 TFT들이 각각의 화소 라인마다 순차적으로 턴-온 되게 제어하도록 구성되고, 발광 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제1 스위치 TFT들을 모두 턴-오프 시키도록 구성될 수 있다.

제1 스캔 드라이버는, 각각의 화소 라인에 대응되는 복수의 스테이지를 포함하도록 구성될 수 있다.

제3 스캔 드라이버의 하나의 스테이지는 및 제2 스캔 드라이버의 하나의 스테이지는, 제1 스캔 드라이버의 두개의 스테이지와 대응되어, 킥 백을 저감하면서 하나의 화소 라인을 구동하도록 구성될 수 있다.

구동 TFT의 게이트노드에 인가되는 데이터전압은 구동 TFT의 소스노드에 인가되는 기준전압보다 더 높은 전압 범위로 구성될 수 있다.

구동 TFT의 게이트-소스 간 전압은 정감마 계조 방식으로 동작하도록 구성될 수 있다.

프로그래밍 기간에서, 제2 스캔 드라이버로부터 제n 화소 라인 및 제n+1으로 화소 라인으로 동시에 공급되는 제2 스캔 제어신호의 턴-온 구간은, 제n 화소 라인 및 제n+1으로 화소 라인으로 공급되는 각각의 제1 스캔 제어신호들의 턴-온 구간들의 합과 동일할 수 있다.

제2 스캔 드라이버는, 프로그래밍 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제2 스위치 TFT들을 모두 턴-온 시키도록 구성되고, 발광 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제2 스위치 TFT들을 모두 턴-오프 시키도록 구성될 수 있다.

제2 스캔 드라이버는, 인접한 한 쌍의 화소 라인에 대응되는 복수의 스테이지를 포함하도록 구성될 수 있다.

제1 스캔 드라이버의 스테이지의 개수는 제2 스캔 드라이버의 스테이지의 개수보다 많을 수 있다.

구동 TFT의 소스노드에 인가되는 데이터전압은 구동 TFT의 게이트노드에 인가되는 기준전압보다 더 낮은 전압 범위로 구성될 수 있다.

구동 TFT의 게이트-소스 간 전압은 역감마 계조 방식으로 동작하도록 구성될 수 있다.

프로그래밍 기간에서, 제2 스캔 드라이버로부터 제n 화소 라인으로 공급되는 제2 스캔 제어신호의 턴-온 구간은 제1 스캔 드라이버로부터 제n 화소 라인으로 공급되는 제1 스캔 제어신호의 턴-온 구간과 동일하고, 제2 스캔 드라이버로부터 제n+1 화소 라인으로 공급되는 제2 스캔 제어신호의 턴-온 구간은 제1 스캔 드라이버로부터 제n+1 화소 라인으로 공급되는 제1 스캔 제어신호의 턴-온 구간과 동일하도록 구성될 수 있다.

제2 스캔 드라이버는, 프로그래밍 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제2 스위치 TFT들이 각각의 화소 라인마다 순차적으로 턴-온 되게 제어하도록 구성되고, 발광 기간에서, 제n 화소 라인 및 제n+1 화소 라인에 대응되는 복수의 제2 스위치 TFT들을 모두 턴-오프 시키도록 구성될 수 있다.

제2 스캔 드라이버는, 각각의 화소 라인에 대응되는 복수의 스테이지를 포함하도록 구성될 수 있다.

각각의 화소 라인은 각각의 제1 스캔 드라이버의 스테이지는 제2 스캔 드라이버의 스테이지의 개수와 동일할 수 있다.

도 28 내지 도 30은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.

도 28을 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(Chip On Film, COF)에 실장된 드라이버 IC(DIC)와, 연성 인쇄기판(Flexible Printed Circuit Board, FPCB)에 실장된 저장 메모리 및 전원 IC(PIC)와, 시스템 인쇄기판(System Printed Circuit Board, SPCB)에 실장된 호스트 시스템을 구비할 수 있다.

드라이버 IC(DIC)는 전술한 소스 드라이버(12)와 타이밍 콘트롤러(11)가 1칩화 된 것으로, 센싱부, 제어부, 보상부, 및 보상 메모리를 포함한다. 센싱부는 전술한 바와 같이 복수의 센싱 유닛들(SU1, SU2)과, 복수의 ADC들(ADC1, ADC2) 등을 포함한다. 제어부는 센싱 구동 시 센싱부로부터 입력되는 디지털 센싱 값들을 기초로 구동 TFT의 전기적 특성 변화를 보상할 수 있는 보상 파라미터를 계산하고, 이 보상 파라미터를 저장 메모리에 저장한다. 제어부는 게이트 드라이버의 동작에 필요한 각종 제어신호들을 생성한다. 보상부는 디스플레이 구동 시 저장 메모리로부터 보상 파라미터를 읽어 들여 보상 메모리에 저장하고, 이 보상 파라미터를 기초로 입력 영상의 디지털 데이터를 보정한다. 제어부와 보상부는 전술한 타이밍 콘트롤러(11)에 해당된다. 저장 메모리는 ROM(Read Only Memory)으로 구현되며, 일 예로 플래시 메모리(Flash Memory)일 수 있다. 보상 메모리는 RAM(Random Access Memory)으로 구현되며, 일 예로 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있다.

전원 IC(PIC)는 모듈을 동작시키는 데 필요한 각종 구동전원을 생성한다.

호스트 시스템은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들과 함께, 입력 영상의 디지털 데이터를 드라이버 IC(DIC)에 전송한다.

도 29를 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 드라이버 IC(DIC)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리 및 전원 IC(PIC)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템을 구비할 수 있다. 도 29의 외부 보상 모듈은, 보상부와 보상 메모리를 드라이버 IC(DIC)에 탑재하지 않고 호스트 시스템에 탑재하는 점에서 도 28과 다르다. 도 29의 외부 보상 모듈은, 드라이버 IC(DIC)의 구성을 간소화하는 점에서 의미가 있다.

도 30을 참조하면, 본 발명의 유기발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 소스 IC(SIC)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리, 보상 IC, 보상 메모리 및 전원 IC(PIC)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템을 구비할 수 있다. 도 29의 외부 보상 모듈은, 소스 IC(SIC)에 센싱부만을 실장하여 그 구성을 더욱 간소화하고, 제어부와 보상부는 별도로 제작된 보상 IC에 실장한다. 그리고, 보상 IC, 저장 메모리, 보상 메모리를 연성 인쇄기판(FPCB)에 함께 실장함으로써, 보상 파라미터의 업 로딩 및 다운 로딩 동작을 용이하게 한다.

전술한 바와 같이, 본 발명은 화상 표시를 위한 발광 기간 내에서 킥 백 영향을 저감 또는 억제하고 휘도 왜곡을 보상 또는 방지하여 화상 품위를 높일 수 있다.

본 발명은 구동 TFT의 전기적 특성을 센싱하는 제반 회로가 소스 드라이버 내에서 차지하는 면적을 줄임으로써, 제조 비용을 절감하고 고해상도 모델에 유연하게 대응할 수 있다.

본 발명은 표시패널에 직접 형성되는 게이트 드라이버의 사이즈를 줄임으로써, 표시면 중에서 화상이 출력되지 않는 좌우 테두리 부분을 최소화할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 소스 드라이버 13 : 게이트 드라이버
20 : 데이터전압 공급부 30 : 센싱부
40 : 스위치 어레이

Claims

프로그래밍 기간 및 발광 기간을 포함하는 유기발광 표시장치의 상기 프로그래밍 기간에 있어서,
구동 TFT의 게이트노드와 데이터라인 사이에 배치되고, 데이터전압을 상기 게이트노드에 공급하도록 구성된, 제1 스위치 TFT;
상기 구동 TFT의 소스노드와 기준라인 사이에 배치되고, 상기 구동 TFT를 통해 공급된 과도전류가 상기 기준라인으로 우회할 수 있도록 구성된, 제2 스위치 TFT;
상기 구동 TFT의 드레인노드와 고전위 구동전원 공급라인 사이에 배치되고, 상기 드레인노드에 고전위 구동전원을 공급하도록 구성된, 발광 제어 TFT;
상기 게이트노드와 상기 소스노드 사이에 배치되고, 상기 구동 TFT의 게이트노드-소스노드 간 전압을 충전하도록 구성된, 스토리지 커패시터;
상기 소스노드와 연결되고, 비 발광 상태가 유지되게 동작하도록 구성된, 유기발광다이오드;
상기 제1 스위치 TFT의 게이트전극에 제1 스캔 제어신호를 공급하도록 구성된 제1 게이트라인;
상기 제2 스위치 TFT의 게이트전극에 제2 스캔 제어신호를 공급하도록 구성된 제2 게이트라인; 및
상기 발광 제어 TFT의 게이트전극에 발광 제어신호를 공급하도록 구성된 제3 게이트라인을 포함하는 것을 특징으로 하는, 유기발광 표시장치.
삭제
제 1항에 있어서,
상기 제1 스캔 제어신호, 상기 제2 스캔 제어신호 및 상기 발광 제어신호들이 동시에 턴-온 될 때, 상기 데이터전압은, 상기 게이트노드에 대응되는 상기 스토리지 커패시터의 일 전극에 인가되고, 기준전압은 상기 기준라인을 통해서 상기 소스노드에 대응되는 상기 스토리지 커패시터의 타 전극에 인가되고, 상기 과도전류는 상기 유기발광다이오드의 동작점 전압보다 더 낮은 상기 기준전압에 의해서 상기 기준라인으로 우회되는 것을 특징으로 하는, 유기발광 표시장치.
제 1항에 있어서,
상기 프로그래밍 기간 동안 상기 발광 제어 TFT는 턴-온되고, 상기 발광 기간에서, 상기 발광 제어 TFT는 특정 시간 이후 턴-오프되는 것을 특징으로 하는, 유기발광 표시장치.
제 4항에 있어서,
상기 드레인노드는, 상기 프로그래밍 기간에서, 플로팅 상태가 아니고, 상기 발광 기간에서 적어도 상기 특정 시간 동안 플로팅 상태가 아니어서 킥 백을 저감할 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 4항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는, 상기 특정 시간 이후 턴-오프 상태를 유지하다, 기 설정된 시간 이후 턴-온되는 것을 특징으로 하는, 유기발광 표시장치.
제 6항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는, 적어도 1회 이상 턴-온 및 턴-오프되는 것을 특징으로 하는, 유기발광 표시장치.
제 7항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는 가변적인 듀티 조절이 가능한 펄스 듀티 구동으로 동작하는 것을 특징으로 하는, 유기발광 표시장치.
제 8항에 있어서,
상기 구동 TFT, 제1 스위치 TFT, 제2 스위치 TFT, 발광 제어 TFT, 스토리지 커패시터 및 유기발광다이오드를 포함하는 복수의 화소라인을 더 포함하고, 각각의 상기 화소라인의 상기 펄스 듀티 구동의 듀티는 각각 조절될 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 9항에 있어서,
상기 펄스 듀티 구동은, N 비트 비디오 데이터 이상의 계조 표현, 플리커 저감, 최대 휘도 조절 및 상기 발광 제어 TFT의 스트레스 저감 중 적어도 하나의 기능을 수행할 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 3항에 있어서,
기준전압은 과도전류 우회전압이고 상기 데이터전압은 상기 과도전류 우회전압에 대응되어 설정된 전압인 것을 특징으로 하는, 유기발광 표시장치.
제 1항에 있어서,
상기 구동 TFT의 상기 게이트노드-소스노드 간 전압은 정감마 계조 방식으로 동작하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
제 1항에 있어서,
상기 제1 스위치 TFT는 산화물 반도체층을 포함하도록 구성되고, 상기 제2 스위치 TFT는 산화물 반도체층을 포함하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
제 13항에 있어서,
상기 제1 스위치 TFT는 아몰퍼스 실리콘 및 폴리 실리콘 중 하나의 반도체층을 더 포함하도록 구성되고, 상기 제2 스위치 TFT는 아몰퍼스 실리콘, 폴리 실리콘 중 하나의 반도체층을 더 포함하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
프로그래밍 기간 및 발광 기간을 포함하는 유기발광 표시장치의 상기 프로그래밍 기간에 있어서,
구동 TFT의 게이트노드와 기준라인 사이에 배치되고, 기준전압을 상기 게이트노드에 공급하도록 구성된, 제2 스위치 TFT;
상기 구동 TFT의 소스노드와 데이터라인 사이에 배치되고, 데이터전압을 상기 소스노드에 공급하면서 상기 구동 TFT에서 공급된 과도전류가 상기 데이터라인으로 우회할 수 있도록 구성된, 제1 스위치 TFT;
상기 구동 TFT의 드레인노드와 고전위 구동전원 공급라인 사이에 배치되고, 상기 드레인노드에 고전위 구동전원을 공급하도록 구성된, 발광 제어 TFT;
상기 게이트노드와 상기 소스노드 사이에 배치되고, 상기 구동 TFT의 게이트노드-소스노드 간 전압을 충전하도록 구성된, 스토리지 커패시터; 및
상기 소스노드와 연결되고, 비 발광 상태가 유지되게 동작하도록 구성된, 유기발광다이오드를 포함하는 것을 특징으로 하는, 유기발광 표시장치.
제 15항에 있어서,
상기 제1 스위치 TFT의 게이트전극에 제1 스캔 제어신호를 공급하도록 구성된 제1 게이트라인, 상기 제2 스위치 TFT의 게이트전극에 제2 스캔 제어신호를 공급하도록 구성된 제2 게이트라인, 및 상기 발광 제어 TFT의 게이트전극에 발광 제어신호를 공급하도록 구성된 제3 게이트라인을 더 포함하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
제 16항에 있어서,
상기 제1 스캔 제어신호, 상기 제2 스캔 제어신호 및 상기 발광 제어신호들이 동시에 턴-온 될 때, 상기 기준전압은 상기 게이트노드에 대응되는 상기 스토리지 커패시터의 일 전극에 인가되고, 상기 데이터전압은, 상기 소스노드에 대응되는 상기 스토리지 커패시터의 타 전극에 인가되고, 상기 과도전류는 상기 유기발광다이오드의 동작점 전압보다 더 낮은 상기 데이터전압에 의해서 상기 기준라인으로 우회되는 것을 특징으로 하는, 유기발광 표시장치.
제 15항에 있어서,
상기 프로그래밍 기간 동안 상기 발광 제어 TFT는 턴-온되고, 상기 발광 기간에서, 상기 발광 제어 TFT는 특정 시간 이후 턴-오프되는 것을 특징으로 하는, 유기발광 표시장치.
제 18항에 있어서,
상기 드레인노드는, 상기 프로그래밍 기간에서, 플로팅 상태가 아니고, 상기 발광 기간에서 적어도 상기 특정 시간 동안 플로팅 상태가 아니어서 킥 백을 저감할 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 18항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는, 상기 특정 시간 이후 턴-오프 상태를 유지하다, 기 설정된 시간 이후 턴-온되는 것을 특징으로 하는, 유기발광 표시장치.
제 20항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는, 적어도 1회 이상 턴-온 및 턴-오프되는 것을 특징으로 하는, 유기발광 표시장치.
제 21항에 있어서,
상기 발광 기간에서, 상기 발광 제어 TFT는 가변적인 듀티 조절이 가능한 펄스 듀티 구동으로 동작하는 것을 특징으로 하는, 유기발광 표시장치.
제 22항에 있어서,
상기 구동 TFT, 제1 스위치 TFT, 제2 스위치 TFT, 발광 제어 TFT, 스토리지 커패시터 및 유기발광다이오드를 포함하는 복수의 화소라인을 더 포함하고, 각각의 상기 화소라인의 상기 펄스 듀티 구동의 듀티는 각각 조절될 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 23항에 있어서,
상기 펄스 듀티 구동은, N 비트 비디오 데이터 이상의 계조 표현, 플리커 저감, 최대 휘도 조절 및 상기 발광 제어 TFT의 스트레스 저감 중 적어도 하나의 기능을 수행할 수 있는 것을 특징으로 하는, 유기발광 표시장치.
제 15항에 있어서,
상기 기준전압은, 상기 유기발광 표시장치의 명암비를 저하시킬 수 있는, 명암비 저하 전압보다 전압이 더 높은 것을 특징으로 하는, 유기발광 표시장치.
제 17항에 있어서,
상기 데이터전압은 과도전류 우회전압이고 상기 기준전압은 상기 과도전류 우회전압에 대응되어 설정된 전압인 것을 특징으로 하는, 유기발광 표시장치.
제 15항에 있어서,
상기 구동 TFT의 상기 게이트노드-소스노드 간 전압은 역감마 계조 방식으로 동작하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
스토리지 커패시터의 제1 전극 및 제2 전극에 인가된 전압들의 전위차에 의해서 유기발광다이오드에 공급되는 전류량을 조절하는, 구동 TFT;
상기 제1 전극에 제1 전압을 입력하는, 제1 스위치 TFT;
상기 제2 전극에 제2 전압을 입력하는, 제2 스위치 TFT; 및
고전위 구동전원을 상기 구동 TFT에 공급하면서, 상기 유기발광다이오드의 발광 듀티를 조절하는, 발광 제어 TFT를 포함하는 것을 특징으로 하는, 유기발광 표시장치.
제 28항에 있어서,
상기 발광 제어 TFT는 상기 제1 스위치 TFT 및 제2 스위치 TFT가 턴-온 상태에서 턴-오프 상태가 된 이후 소정의 시간 동안 턴-온 상태를 유지하여 킥 백을 보상하도록 구성된 것을 특징으로 하는, 유기발광 표시장치.
제 29항에 있어서,
상기 유기발광 표시장치는 정감마 계조 방식 또는 역감마 계조 방식으로 구성된 것을 특징으로 하는, 유기발광 표시장치.