KR102475273B1 - 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법 - Google Patents

동형 암호 시스템에 대한 시뮬레이션 장치 및 방법 Download PDF

Info

Publication number
KR102475273B1
KR102475273B1 KR1020210076736A KR20210076736A KR102475273B1 KR 102475273 B1 KR102475273 B1 KR 102475273B1 KR 1020210076736 A KR1020210076736 A KR 1020210076736A KR 20210076736 A KR20210076736 A KR 20210076736A KR 102475273 B1 KR102475273 B1 KR 102475273B1
Authority
KR
South Korea
Prior art keywords
homomorphic
command
ciphertext
electronic device
processor
Prior art date
Application number
KR1020210076736A
Other languages
English (en)
Other versions
KR20210155369A (ko
Inventor
안호섭
이수민
Original Assignee
주식회사 크립토랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 크립토랩 filed Critical 주식회사 크립토랩
Priority to US17/785,235 priority Critical patent/US11750367B2/en
Priority to PCT/KR2021/007512 priority patent/WO2021256841A1/ko
Publication of KR20210155369A publication Critical patent/KR20210155369A/ko
Application granted granted Critical
Publication of KR102475273B1 publication Critical patent/KR102475273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/008—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols involving homomorphic encryption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

전자 장치가 개시된다. 본 전자 장치는 적어도 하나의 인스트럭션(instruction)을 저장하는 메모리, 및 적어도 하나의 인스트럭션을 실행하는 프로세서를 포함하고, 프로세서는 적어도 하나의 인스트럭션을 실행함으로써, 동형 암호문에 대한 연산 명령을 입력받으면, 동형 암호문에 대응되는 평문과 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출하고, 산출된 연산 결과를 연산 명령에 대응되는 방식으로 출력한다.

Description

동형 암호 시스템에 대한 시뮬레이션 장치 및 방법{SIMULATION APPARATUS FOR HOMOMORPHIC ENCRYPTION SYSTEM AND METHOD THEREOF}
본 개시는 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법에 관한 것으로, 구체적으로, 동형 암호 시스템을 빠른 속도로 검증할 수 있는 시뮬레이션 장치 및 방법에 관한 것이다.
전자 및 통신 기술의 발달에 힘입어 다양한 장치들 간에 데이터를 송수신하여 활용하는 다양한 서비스가 지원되고 있다. 그 중 일 예로, 사용자가 자신의 개인 정보 등을 서버에 저장하여 두고, 서버의 정보를 이용하는 클라우드 컴퓨팅 서비스도 활발하게 사용되고 있다.
이러한 환경에서는 데이터 유출을 방지하기 위한 보안 기술의 사용이 필수적이다. 따라서, 서버는 암호화된 데이터를 저장하게 된다. 이 경우, 서버는 저장된 데이터를 검색하거나 그 데이터에 기초한 일련의 작업을 할 때마다, 암호화된 데이터를 복호화하여야 하므로, 자원 및 시간 낭비가 발생하게 된다.
또한, 서버에서 연산을 위해 일시적으로 복호화한 상태에서 제3자의 해킹이 이루어지는 경우, 개인 정보가 제3자에게 손쉽게 유출될 수 있다는 문제점도 있었다.
이러한 문제를 해결하기 위하여 동형 암호화 방법이 연구되고 있다. 동형 암호화 방식을 이용하면, 암호화된 정보를 복호화하지 않고 암호문 자체에서 연산을 하더라도, 평문에 대해 연산한 후 암호화한 값과 동일한 결과를 얻을 수 있다. 따라서, 암호문을 복호화하지 않은 상태에서 각종 연산을 수행할 수 있다.
한편, 동형 암호화 방법은 상술한 바와 같이 암호화된 상태에서 연산할 수 있다는 점에서, 암호화가 필요한 다양한 환경에 적용될 수 있으나, 이러한 환경에 동작하는 동형 암호화 프로그램을 개발하기 위해서는 프로그램 기술뿐만 아니라, 동형 암호에 대한 이해도 필요하다는 점에서, 개발이 용이하지 않았다. 또한, 플랫폼별로 다른 개발이 필요하다는 점에서, 다양한 전산 환경에서 동작할 수 있는 동형암호 시뮬레이터가 필요하였다.
따라서 본 개시는 상술한 바와 같은 문제점을 해결하기 위한 고안된 것으로, 동형 암호 시스템을 빠른 속도로 검증할 수 있는 시뮬레이션 장치 및 방법을 제공하는 데 있다.
이상과 같은 목적을 달성하기 위하여, 본 개시의 일 실시 예에 따른 전자 장치는 적어도 하나의 인스트럭션(instruction)을 저장하는 메모리, 및 상기 적어도 하나의 인스트럭션을 실행하는 프로세서를 포함하고, 상기 프로세서는 상기 적어도 하나의 인스트럭션을 실행함으로써, 동형 암호문에 대한 연산 명령을 입력받으면, 상기 동형 암호문에 대응되는 평문과 상기 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출하고, 상기 산출된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력한다.
이 경우, 상기 프로세서는 상기 동형 암호문에 대한 상기 연산 명령에 대응되는 연산량을 예측하고, 상기 예측된 연산량을 출력할 수 있다.
이 경우, 상기 프로세서는 상기 연산 명령에 따른 동형 연산 과정에서 재부팅의 필요 여부를 결정하고, 재부팅이 필요한 것으로 결정되면 재부팅에 필요한 연산량을 고려하여 상기 연산 명령에 대응되는 연산량을 예측할 수 있다.
이 경우, 상기 메모리는 상기 전자 장치의 연산 능력 정보를 저장하고, 상기 프로세서는 상기 연산 능력 정보 및 상기 예측된 연산량을 이용하여 상기 연산 명령의 수행에 필요한 시간을 산출할 수 있다.
한편, 상기 프로세서는 상기 연산 결과를 동형 암호화 방식으로 암호화하고, 암호화된 출력 결과를 상기 연산 명령에 대응되는 방식으로 출력할 수 있다.
한편, 상기 연산 명령은,
복수의 동형 암호문에 대한 동형 덧셈, 복수의 동형 암호문에 대한 동형 곱셈, 하나의 동형 암호문에 대한 로테이션, 하나의 동형 암호문에 대한 재부팅 중 적어도 하나를 포함할 수 있다.
한편, 본 전자 장치는 디스플레이를 더 포함하고, 상기 프로세서는 상기 연산 명령에 대응되는 출력 방식이 디스플레이면, 상기 연산 결과가 표시되도록 상기 디스플레이를 제어할 수 있다.
한편, 본 전자 장치는 통신 장치를 더 포함하고, 상기 프로세서는 상기 연산 명령에 대응되는 출력 방식이 외부 장치로의 전송이면, 상기 연산 결과가 상기 외부 장치로 전송되도록 상기 통신 장치를 제어할 수 있다.
한편, 상기 프로세서는 상기 연산 명령에 대응되는 출력 방식이 다른 응용 프로그램으로의 출력이면, 상기 연산 결과를 상기 다른 응용 프로그램에 입력할 수 있다.
한편, 본 개시의 일 실시 예에 따른 전자 장치에서의 암호문에 대한 시뮬레이션 방법은 동형 암호문에 대한 연산 명령을 입력받는 단계, 상기 동형 암호문에 대응되는 평문과 상기 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출하는 단계, 및 상기 산출된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력하는 단계를 포함한다.
이 경우, 본 시뮬레이션 방법은 상기 동형 암호문에 대한 상기 연산 명령에 대응되는 연산량을 예측하는 단계, 및 상기 예측된 연산량을 출력하는 단계를 더 포함할 수 있다.
이 경우, 상기 연산량을 예측하는 단계는, 상기 연산 명령에 따른 동형 연산 과정에서 재부팅의 필요 여부를 결정하고, 재부팅이 필요한 것으로 결정되면 재부팅에 필요한 연산량을 고려하여 상기 연산 명령에 대응되는 연산량을 예측할 수 있다.
이 경우, 본 시뮬레이션 방법은 상기 동형 암호문에 대한 상기 연산 명령에 대응되는 연산량을 예측하고, 상기 예측된 연산량을 출력하는 단계를 더 포함할 수 있다.
이 경우, 본 시뮬레이션 방법은 기저장된 상기 전자 장치의 연산 능력 정보와 상기 예측된 연산량을 이용하여 상기 연산 명령의 수행에 필요한 시간을 산출하여 출력하는 단계를 더 포함할 수 있다.
이 경우, 본 시뮬레이션 방법은 상기 연산 결과를 동형 암호화 방식으로 암호화하는 단계를 더 포함하고, 상기 출력하는 단계는 상기 암호화된 출력 결과를 상기 연산 명령에 대응되는 방식으로 출력할 수 있다.
이상과 같은 본 개시의 다양한 실시 예들에 따르면, 동형 암호 시스템에 적용될 알고리즘의 타당성 및 시간 복잡도를 빠르게 실험할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 네트워크 시스템의 구조를 설명하기 위한 도면,
도 2는 본 개시의 일 실시 예에 따른 전자 장치의 간단한 구성을 도시한 블록도,
도 3은 두개의 전자 장치 중 하나의 전자 장치가 시뮬레이터로 동작하는 경우를 설명하기 위한 도면,
도 4는 본 개시의 일 실시 예에 따른 시뮬레이션 모듈의 구조를 도시한 도면, 그리고,
도 5는 본 개시의 일 실시 예에 따른 시뮬레이션 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부 도면을 참조하여 본 개시에 대해서 자세하게 설명한다. 본 개시에서 수행되는 정보(데이터) 전송 과정은 필요에 따라서 암호화/복호화가 적용될 수 있으며, 본 개시 및 특허청구범위에서 정보(데이터) 전송 과정을 설명하는 표현은 별도로 언급되지 않더라도 모두 암호화/복호화하는 경우도 포함하는 것으로 해석되어야 한다. 본 개시에서 "A로부터 B로 전송(전달)" 또는 "A가 B로부터 수신"과 같은 형태의 표현은 중간에 다른 매개체가 포함되어 전송(전달) 또는 수신되는 것도 포함하며, 반드시 A로부터 B까지 직접 전송(전달) 또는 수신되는 것만을 표현하는 것은 아니다.
본 개시의 설명에 있어서 각 단계의 순서는 선행 단계가 논리적 및 시간적으로 반드시 후행 단계에 앞서서 수행되어야 하는 경우가 아니라면 각 단계의 순서는 비제한적으로 이해되어야 한다. 즉, 위와 같은 예외적인 경우를 제외하고는 후행 단계로 설명된 과정이 선행단계로 설명된 과정보다 앞서서 수행되더라도 개시의 본질에는 영향이 없으며 권리범위 역시 단계의 순서에 관계없이 정의되어야 한다. 그리고 본 명세서에서 "A 또는 B"라고 기재한 것은 A와 B 중 어느 하나를 선택적으로 가리키는 것뿐만 아니라 A와 B 모두를 포함하는 것도 의미하는 것으로 정의된다. 또한, 본 개시에서 "포함"이라는 용어는 포함하는 것으로 나열된 요소 이외에 추가로 다른 구성요소를 더 포함하는 것도 포괄하는 의미를 가진다.
본 개시에서는 본 개시의 설명에 필요한 필수적인 구성요소만을 설명하며, 본 개시의 본질과 관계가 없는 구성요소는 언급하지 아니한다. 그리고 언급되는 구성요소만을 포함하는 배타적인 의미로 해석되어서는 안 되며 다른 구성요소도 포함할 수 있는 비배타적인 의미로 해석되어야 한다.
그리고 본 개시에서 "값"이라 함은 스칼라값뿐만 아니라 벡터, 다항식 형태도 포함하는 개념으로 정의된다.
후술하는 본 개시의 각 단계의 수학적 연산 및 산출은 해당 연산 또는 산출을 하기 위해 공지되어 있는 코딩 방법 및/또는 본 개시에 적합하게 고안된 코딩에 의해서 컴퓨터 연산으로 구현될 수 있다.
이하에서 설명하는 구체적인 수학식은 가능한 여러 대안 중에서 예시적으로 설명되는 것이며, 본 개시의 권리 범위가 본 개시에 언급된 수학식에 제한되는 것으로 해석되어서는 아니된다.
설명의 편의를 위해서, 본 개시에서는 다음과 같이 표기를 정하기로 한다.
a ← D : 분포(D)에 따라서 원소(a)를 선택함
s1, s2 ∈ R : S1, S2 각각은 R 집합에 속하는 원소이다.
mod(q) : q 원소로 모듈(modular) 연산
Figure 112021068231647-pat00001
: 내부 값을 반올림함
이하에서는 첨부된 도면을 이용하여 본 개시의 다양한 실시 예들에 대하여 구체적으로 설명한다.
도 1은 본 개시의 일 실시 예에 따른 네트워크 시스템의 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 네트워크 시스템은 복수의 전자 장치(100-1 ~ 100-n), 제1 서버 장치(200), 제2 서버 장치(300)를 포함할 수 있으며, 각 구성들은 네트워크(10)를 통해 서로 연결될 수 있다.
네트워크(10)는 다양한 형태의 유무선 통신 네트워크, 방송 통신 네트워크, 광통신 네트워크, 클라우드 네트워크 등으로 구현될 수 있으며, 각 장치들은 별도의 매개체 없이 와이파이, 블루투스, NFC(Near Field Communication) 등과 같은 방식으로 연결될 수도 있다.
도 1에서는 전자 장치가 복수개(100-1 ~ 100-n)인 것으로 도시하였으나, 반드시 복수개의 전자 장치가 사용되어야 하는 것은 아니며 하나의 장치가 사용될 수도 있다. 일 예로, 전자 장치(100-1 ~ 100-n)는 스마트폰, 태블릿, 게임 플레이어, PC, 랩톱 PC, 홈서버, 키오스크 등과 같은 다양한 형태의 장치로 구현될 수 있으며, 이밖에 IoT 기능이 적용된 가전 제품 형태로도 구현될 수 있다.
사용자는 자신이 사용하는 전자 장치(100-1 ~ 100-n)를 통해서 다양한 정보를 입력할 수 있다. 입력된 정보는 전자 장치(100-1 ~ 100-n) 자체에 저장될 수도 있지만, 저장 용량 및 보안 등을 이유로 외부 장치로 전송되어 저장될 수도 있다. 도 1에서 제1 서버 장치(200)는 이러한 정보들을 저장하는 역할을 수행하고, 제2 서버 장치(300)는 제1 서버 장치(200)에 저장된 정보의 일부 또는 전부를 이용하는 역할을 수행할 수 있다.
각 전자 장치(100-1 ~ 100-n)는 입력된 정보를 동형 암호화하여, 동형 암호문을 제1 서버 장치(200)로 전송할 수 있다.
각 전자 장치(100-1 ~ 100-n)는 동형 암호화를 수행하는 과정에서 산출되는 암호화 노이즈, 즉, 에러를 암호문에 포함시킬 수 있다. 예를 들어, 각 전자 장치(100-1 ~ 100-n)에서 생성하는 동형 암호문은, 추후에 비밀 키를 이용하여 복호화하였을 때 메시지 및 에러 값을 포함하는 결과 값이 복원되는 형태로 생성될 수 있다.
일 예로, 전자 장치(100-1 ~ 100-n)에서 생성하는 동형 암호문은 비밀 키를 이용하여 복호화 하였을 때 다음과 같은 성질을 만족하는 형태로 생성될 수 있다.
[수학식 1]
Dec(ct, sk) = <ct, sk> = M+e(mod q)
여기서 < , >는 내적 연산(usual inner product), ct는 암호문, sk는 비밀 키, M은 평문 메시지, e는 암호화 에러 값, mod q는 암호문의 모듈러스(Modulus)를 의미한다. q는 스케일링 팩터(scaling factor)(Δ)가 메시지에 곱해진 결과 값 M보다 크게 선택되어야 한다. 에러 값 e의 절대값이 M에 비해서 충분히 작다면, 암호문의 복호화 값 M+e 는 유효숫자연산에서 원래의 메시지를 동일한 정밀도로 대체할 수 있는 값이다. 복호화된 데이터 중에서 에러는 최하위 비트(LSB) 측에 배치되고, M은 차하위 비트 측에 배치될 수 있다.
메시지의 크기가 너무 작거나 너무 큰 경우, 스케일링 팩터를 이용하여 그 크기를 조절할 수도 있다. 스케일링 팩터를 사용하게 되면, 정수 형태의 메시지뿐만 아니라 실수 형태의 메시지까지도 암호화할 수 있게 되므로, 활용성이 크게 증대할 수 있다. 또한, 스케일링 팩터를 이용하여 메시지의 크기를 조절함으로써, 연산이 이루어지고 난 이후의 암호문에서 메시지들이 존재하는 영역, 즉, 유효 영역의 크기도 조절될 수 있다.
실시 예에 따라, 암호문 모듈러스 q는 다양한 형태로 설정되어 사용될 수 있다. 일 예로, 암호문의 모듈러스는 스케일링 팩터 Δ의 지수승 q=ΔL 형태로 설정될 수 있다. Δ가 2라면, q=210 과 같은 값으로 설정될 수 있다.
또 다른 예로, 암호문 모듈러스는 복수의 서로 다른 스케일링 팩터들을 곱한 값으로 설정될 수도 있다. 각 팩터들은 유사 범위 이내의 값, 즉, 서로 비슷한 크기의 값으로 설정될 수 있다. 예를 들어, q=q1 q2 q3…qx로 설정될 수 있으며, q1, q2, q3 ,…, qx 각각은 스케일링 인수 Δ와 비슷한 크기이며 서로 소 관계의 값으로 설정될 수 있다.
스케일링 팩터를 이와 같은 방식으로 설정하게 되면, CRT(Chinese　Remainder Theorem)에 따라 전체 연산을 복수개의 모듈러스 연산으로 분리하여 진행할 수 있게 되므로, 연산 부담을 경감시킬 수 있다.
또한, 서로 비슷한 크기의 팩터를 사용함에 따라, 후술하는 단계에서 라운딩 처리를 수행하였을 때, 앞선 예에서의 결과값과 거의 같은 결과를 얻을 수 있다.
제1 서버 장치(200)는 수신된 동형 암호문을 복호화하지 않고, 암호문 상태로 저장할 수 있다.
제2 서버 장치(300)는 동형 암호문에 대한 특정 처리 결과를 제1 서버 장치(200)로 요청할 수 있다. 제1 서버 장치(200)는 제2 서버 장치(300)의 요청에 따라 특정 연산을 수행한 후, 그 결과를 제2 서버 장치(300)로 전송할 수 있다.
일 예로, 두 개의 전자 장치(100-1, 100-2)가 전송한 암호문 ct1, ct2가 제1 서버 장치(200)에 저장된 경우, 제2 서버 장치(300)는 두 전자 장치(100-1, 100-2)로부터 제공된 정보들을 합산한 값을 제1 서버 장치(200)로 요청할 수 있다. 제1 서버 장치(200)는 요청에 따라 두 암호문을 합산하는 연산을 수행한 후, 그 결과 값(ct1 + ct2)을 제2 서버 장치(300)로 전송할 수 있다.
동형 암호문의 성질상, 제1 서버 장치(200)는 복호화를 하지 않은 상태에서 연산을 수행할 수 있고, 그 결과 값도 암호문 형태가 될 수 있다. 이때, 제1 서버 장치(200)는 연산 결과에 대한 부트 스트래핑을 수행할 수 있다.
제1 서버 장치(200)는 연산 결과 암호문을 제2 서버 장치(300)로 전송할 수 있다. 제2 서버 장치(300)는 수신된 연산 결과 암호문을 복호화하여, 각 동형 암호문들에 포함된 데이터들의 연산 결과값을 획득할 수 있다. 그리고 제1 서버 장치(200)는 사용자 요청에 따라 연산을 수차례 수행할 수 있다.
한편, 도 1에서는 제1 전자 장치 및 제2 전자 장치에서 암호화를 수행하고, 제2 서버 장치가 복호화를 수행하는 경우를 도시하였으나, 이에 한정되는 것은 아니다.
한편, 도 1을 도시하고 설명함에 있어서, 동형 암호문 상태에서 동형 연산을 수행하는 것으로 설명하였다. 그러나 상술한 동형 연산을 활용하는 다양한 환경에서, 구현된 알고리즘을 실험하기 위해서는 많은 시간이 소요된다. 예를 들어, 동형 암호에 대한 재부팅의 경우, 한 동작만으로도 120초의 시간이 요구된다는 점에서, 다양한 동형 연산이 결합된 경우라면 알고리즘 검증에 많은 시간이 소요될 수밖에 없다.
따라서, 본 개시에서는 동형 암호문의 시스템 개발에 필요한 시뮬레이터를 이용한다. 본 개시에 따른 시뮬레이터는 동형 암호문에 대한 연산 명령이 입력되면, 동형 암호문 상태에서 연산을 수행하는 것이 아니라, 동형 암호문에 대응되는 평문 상태에서 동일한 연산을 수행하고, 그 결과를 출력한다. 또한, 실제 동형 암호문 상태에서 해당 연산을 수행하는 경우, 연산량 및 처리 시간을 예측하여 출력할 수 있다. 이와 같은 동작을 수행하는 장치는 도 1에 도시된 어떠한 장치가 될 수 있으며, 이하에서는 설명을 용이하게 하기 위하여 제1 전자 장치(100-1)에 적용되는 경우를 설명한다.
도 2는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 나타낸 블럭도이다.
도 2를 참조하면, 전자 장치(100)는 메모리(110), 프로세서(120), 통신 장치(130), 디스플레이(140), 및 조작 입력 장치(150)를 포함할 수 있다. 이러한 전자 장치는 PC(Personal computer), 노트북, 스마트폰, 태블릿, 서버 등 다양한 장치일 수 있다.
메모리(110)에는 전자 장치(100)에 관한 적어도 하나의 인스트럭션(instruction)이 저장될 수 있다. 예를 들어, 메모리(110)에는 본 개시의 다양한 실시 예에 따라 전자 장치(100)가 동작하기 위한 각종 프로그램(또는 소프트웨어)이 저장될 수 있다.
이러한 메모리(110)는 RAM 이나 ROM, Buffer, 캐쉬(Cache), 플래시 메모리, HDD, 외장 메모리, 메모리 카드 등과 같은 다양한 형태로 구현될 수 있으며, 어느 하나로 한정되는 것은 아니다.
메모리(110)는 암호화할 메시지를 저장할 수 있다. 여기서 메시지는 사용자가 각종 인용한 각종 신용 정보, 개인 정보 등일 수 있으며, 전자 장치(100)에서 사용되는 위치 정보, 인터넷 사용 시간 정보 등 사용 이력 등과 관련된 정보일 수도 있다.
그리고 메모리(110)는 공개 키를 저장할 수 있으며, 전자 장치(100)가 직접 공개 키를 생성한 경우, 비밀 키뿐만 아니라, 공개 키 및 비밀 키 생성에 필요한 각종 파라미터를 저장할 수 있다.
그리고 메모리(110)는 후술한 과정에서 생성된 동형 암호문을 저장할 수 있다. 그리고 메모리(110)는 외부 장치에서 전송한 동형 암호문을 저장할 수도 있다. 또한, 메모리(110)는 후술하는 연산 과정에서의 결과물인 연산 결과 암호문을 저장할 수도 있다.
메모리(110)는 전자 장치(110)의 연산 능력 정보를 저장한다. 여기서 연산 능력 정보는 전자 장치가 초당 수행할 수 있는 연산 성능 정보일 수 있고, 전자 장치(110)를 구성하는 하드웨어 스펙 정보일 수도 있다.
한편, 전자 장치(100)가 시뮬레이터로 동작하는 경우, 메모리(110)는 동형 암호문과 해당 동형 암호문에 대응되는 평문을 같이 저장할 수 있다.
통신 장치(130)는 전자 장치(100)를 외부 장치(미도시)와 연결하기 위해 형성되고, 근거리 통신망(LAN: Local Area Network) 및 인터넷망을 통해 외부 장치에 접속되는 형태뿐만 아니라, USB(Universal Serial Bus) 포트 또는 무선 통신(예를 들어, WiFi 802.11a/b/g/n, NFC, Bluetooth) 포트를 통하여 접속되는 형태도 가능하다. 이러한 통신 장치(130)는 송수신부(transceiver)로 지칭될 수도 있다.
통신 장치(130)는 공개 키를 외부 장치로부터 수신할 수 있으며, 전자 장치(100) 자체적으로 생성한 공개 키를 외부 장치로 전송할 수 있다.
그리고 통신 장치(130)는 외부 장치로부터 메시지를 수신할 수 있으며, 생성한 동형 암호문 또는 연산 결과를 외부 장치로 송신할 수 있다.
또한, 통신 장치(130)는 암호문 생성에 필요한 각종 파라미터를 외부 장치로부터 수신할 수 있다. 한편, 구현시에 각종 파라미터는 후술하는 조작 입력 장치(150)를 통하여 사용자로부터 직접 입력받을 수 있다.
또한, 통신 장치(130)는 외부 장치로부터 동형 암호문에 대한 연산을 요청받을 수 있으며, 그에 따라 계산된 결과를 외부 장치에 전송할 수 있다. 여기서 요청받은 연산은 덧셈, 뺄셈, 곱셈(예를 들어, 모듈러 곱셈 연산)과 같은 연산일 수 있다. 여기서 모듈러 곱셈 연산이란 q 원소로 모듈(modular) 연산하는 것을 의미한다.
디스플레이(140)는 전자 장치(100)가 지원하는 기능을 선택받기 위한 사용자 인터페이스 창을 표시한다. 예를 들어, 디스플레이(140)는 전자 장치(100)가 제공하는 각종 기능을 선택받기 위한 사용자 인터페이스 창을 표시할 수 있다. 이러한 디스플레이(140)는 LCD(liquid crystal display), OLED(Organic Light Emitting Diodes) 등과 같은 모니터일 수 있으며, 후술할 조작 입력 장치(150)의 기능을 동시에 수행할 수 있는 터치 스크린으로 구현될 수도 있다.
디스플레이(140)는 비밀 키 및 공개 키 생성에 필요한 파라미터의 입력을 요청하는 메시지를 표시할 수 있다. 그리고 디스플레이(140)는 암호화 대상이 메시지를 선택하는 메시지를 표시할 수 있다. 한편, 구현시에 암호화 대상은 사용자가 직접 선택할 수도 있고, 자동으로 선택될 수 있다. 즉, 암호화가 필요한 개인 정보 등은 사용자가 직접 메시지를 선택하지 않더라도 자동으로 설정될 수 있다.
디스플레이(140)는 연산 결과를 표시할 수 있다. 예를 들어, 동형 암호문에 대한 출력 방식이 화면 표시인 경우, 디스플레이(140)는 연산 결과를 표시할 수 있다.
조작 입력 장치(150)는 사용자로부터 전자 장치(100)의 기능 선택 및 해당 기능에 대한 제어 명령을 입력받을 수 있다. 예를 들어, 조작 입력 장치(150)는 사용자로부터 비밀 키 및 공개 키 생성에 필요한 파라미터를 입력받을 수 있다. 또한, 조작 입력 장치(150)는 사용자로부터 암호화될 메시지를 설정받을 수 있다.
프로세서(120)는 전자 장치(100)의 전반적인 동작을 제어한다. 예를 들어, 프로세서(120)는 메모리(110)에 저장된 적어도 하나의 인스트럭션을 실행함으로써 전자 장치(100)의 동작을 전반적으로 제어할 수 있다. 이러한 프로세서(120)는 CPU(central processing unit), ASIC(application-specific integrated circuit)과 같은 단일 장치로 구성될 수 있으며, CPU, GPU(Graphics Processing Unit) 등의 복수의 구성으로 구성될 수도 있다.
본 개시에 따른 전자 장치(100)는 도 1과 관련하여 설명한 바와 같은 일반적인 동형 연산 처리를 수행할 수도 있고, 시뮬레이터로의 기능도 수행할 수 있다 이하에서는 일반적인 동형 연산 처리를 수행하는 경우의 동작을 먼저 설명하고, 시뮬레이터로의 기능을 수행하는 경우는 그 이후에 설명한다.
프로세서(120)는 전송하고자 하는 메시지가 입력되면 메모리(110)에 저장할 수 있다. 그리고 프로세서(120)는 메모리(110)에 저장된 각종 설정 값 및 프로그램을 이용하여, 메시지를 동형 암호화할 수 있다. 이 경우, 공개 키가 사용될 수 있다.
프로세서(120)는 암호화를 수행하는데 필요한 공개 키를 자체적으로 생성하여 사용할 수도 있고, 외부 장치로부터 수신하여 사용할 수도 있다. 일 예로, 복호화를 수행하는 제2 서버 장치(300)가 공개 키를 다른 장치들에게 배포할 수 있다.
자체적으로 키를 생성하는 경우, 프로세서(120)는 Ring-LWE 기법을 이용하여 공개 키를 생성할 수 있다. 예를 들면, 프로세서(120)는 먼저 각종 파라미터 및 링을 설정하여, 메모리(110)에 저장할 수 있다. 파라미터의 예로는 평문 메시지 비트의 길이, 공개 키 및 비밀 키의 크기 등이 있을 수 있다. 본 개시에 이용하는 각종 파라미터의 예 및 그 값들에 대해서는 도 4에서 자세히 설명한다.
링은 다음과 같은 수학식 2로 표현될 수 있다.
[수학식 2]
Figure 112021068231647-pat00002
여기서 R은 링, Zq는 계수, f(x)는 n차 다항식이다.
링(Ring)이란 기설정된 계수를 가지는 다항식의 집합으로, 원소들 사이에 덧셈과 곱셈이 정의되어 있으며 덧셈과 곱셈에 대해서 닫혀 있는 집합을 의미한다. 이러한 링은 환으로 지칭될 수 있다.
일 예로, 링은 계수가 Zq인 n차 다항식의 집합을 의미한다. 예를 들어, n이 Φ(N)일 때, N차 사이클로토믹 다항식 (N-th cyclotomic polynomial)을 의미할 수 있다. (f(x))란 f(x)로 생성되는 Zq[x]의 이데알(ideal)을 나타낸다. Euler totient 함수 Φ(N)이란 N과 서로 소이고 N보다 작은 자연수의 개수를 의미한다. ΦN(x)를 N차 사이클로토믹 다항식으로 정의하면, 링은 다음과 같은 수학식 3으로도 표현될 수 있다. 여기서 N은 217이 이용될 수 있다.
[수학식 3]
Figure 112021068231647-pat00003
비밀 키(sk)는 다음과 같이 표현될 수 있다.
한편, 상술한 수학식 3의 링은 평문 공간에서 복소수를 갖는다. 한편, 동형 암호문에 대한 연산 속도를 향상하기 위하여, 상술한 링의 집합 중 평문 공간이 실수인 집합만을 이용할 수도 있다.
이와 같은 링이 설정되면, 프로세서(120)는 링으로부터 비밀 키(sk)를 산출할 수 있다.
[수학식 4]
sk ← (1, s(x)), s(x) ∈ R
여기서, s(x)는 작은 계수로 랜덤하게 생성한 다항식을 의미한다.
그리고 프로세서(120)는 링으로부터 제1 랜덤 다항식(a(x))을 산출할 수 있다. 제1 랜덤 다항식은 다음과 같이 표현될 수 있다.
[수학식 5]
a(x) ← R
또한, 프로세서(120)는 에러를 산출할 수 있다. 예를 들어, 프로세서(120)는 이산 가우시안 분포 또는 그와 통계적 거리가 가까운 분포로부터 에러를 추출할 수 있다. 이러한 에러는 다음과 같이 표현될 수 있다.
[수학식 6]
e(x) ←Dn αq
에러까지 산출되면, 프로세서(120)는 제1 랜덤 다항식 및 비밀 키에 에러를 모듈러 연산하여 제2 랜덤 다항식을 산출할 수 있다. 제2 랜덤 다항식은 다음과 같이 표현될 수 있다.
[수학식 7]
b(x) = -a(x)s(x) + e(x)(mod q)
최종적으로 공개 키(pk)는 제1 랜덤 다항식 및 제2 랜덤 다항식을 포함하는 형태로 다음과 같이 설정된다.
[수학식 8]
pk = (b(x), a(x))
상술한 키 생성 방법은 일 예에 불과하므로, 반드시 이에 한정되는 것은 아니며, 이 밖에 다른 방법으로 공개 키 및 비밀 키를 생성할 수도 있음은 물론이다.
한편, 프로세서(120)는 공개 키가 생성되면, 다른 장치들에 전송되도록 통신 장치(130)를 제어할 수 있다.
그리고 프로세서(120)는 메시지에 대한 동형 암호문을 생성할 수 있다. 예를 들어, 프로세서(120)는 메시지에 대해서 앞서 생성된 공개 키를 적용하여 동형 암호문을 생성할 수 있다.
복호화할 메시지는 외부 소스로부터 수신할 수도 있고, 전자 장치(100)에 직접 구비 또는 연결된 입력 장치로부터 입력될 수도 있다. 예를 들어, 전자 장치(100)가 터치 스크린이나 키 패드를 포함하는 경우, 프로세서(120)는 사용자가 터치 스크린이나 키 패드를 통해 입력하는 데이터를 메모리(110)에 저장한 후, 암호화할 수 있다. 생성된 동형 암호문은 복호화하였을 때 메시지에 스케일링 팩터를 반영한 값에 에러를 더한 결과값으로 복원되는 형태가 될 수 있다. 스케일링 팩터는 사전에 입력되어 설정된 값을 그대로 사용할 수도 있다.
또는, 프로세서(120)는 메시지 및 스케일링 팩터를 승산한 상태에서 바로 공개 키를 이용하여 암호화할 수도 있다. 이 경우, 암호화 과정에서 산출되는 에러가 메시지 및 스케일링 팩터를 승산한 결과값에 가산될 수 있다.
또한, 프로세서(120)는 암호문의 길이를 스케일링 팩터의 크기에 대응되도록 생성할 수 있다.
그리고 프로세서(120)는 동형 암호문이 생성되면 메모리(110)에 저장하거나, 사용자 요청 또는 기설정된 디폴트 명령에 따라 동형 암호문을 다른 장치에 전송하도록 통신 장치(130)를 제어할 수 있다.
한편, 본 개시의 일 실시 예에 따르면, 패킹(packing)이 이루어질 수도 있다. 동형 암호화에서 패킹을 이용하게 되면, 다수의 메시지를 하나의 암호문으로 암호화하는 것이 가능해진다. 이 경우, 전자 장치(100)에서 각 암호문들 간의 연산을 수행하게 되면, 결과적으로 다수의 메시지에 대해 연산이 병렬적으로 처리되므로 연산 부담이 크게 줄어들게 된다.
예를 들어, 프로세서(120)는 메시지가 복수의 메시지 벡터로 이루어지는 경우, 복수의 메시지 벡터를 병렬적으로 암호화할 수 있는 형태의 다항식으로 변환한 후, 그 다항식에 스케일링 팩터를 승산하고 공개 키를 이용하여 동형 암호화할 수도 있다. 이에 따라, 프로세서(120)는 복수의 메시지 벡터를 패킹한 암호문을 생성할 수 있다.
그리고 프로세서(120)는 동형 암호문에 대한 복호가 필요한 경우, 동형 암호문에 비밀 키를 적용하여 다항식 형태의 복호문을 생성하고, 다항식 형태의 복호문을 디코딩하여 메시지를 생성할 수 있다. 이때 생성한 메시지는 앞서 설명한 수학식 1에서 언급한 바와 같이 에러를 포함할 수 있다.
그리고 프로세서(120)는 암호문에 대해 연산을 수행할 수 있다. 예를 들어, 프로세서(120)는 동형 암호문에 대해서 암호화된 상태를 유지한 상태에서 덧셈, 뺄셈, 또는 곱셈 등의 연산을 수행할 수 있다.
한편, 전자 장치(100)는 연산이 완료되면, 연산 결과 데이터로부터 유효 영역의 데이터를 검출할 수 있다. 예를 들어, 전자 장치(100)는 연산 결과 데이터를 라운딩 처리를 수행하여 유효 영역의 데이터를 검출할 수 있다.
여기서, 라운딩 처리란 암호화된 상태에서 메시지의 반올림(round-off)을 진행하는 것을 의미하며, 다르게는 리스케일링(rescaling)이라고 할 수도 있다. 예를 들어, 전자 장치(100)는 암호문 각각의 성분에 스케일링 인수의 역수인 Δ-1을 곱하고 반올림하여, 노이즈 영역을 제거할 수 있다. 노이즈 영역은 스케일링 팩터의 크기에 대응되도록 결정될 수 있다. 결과적으로 노이즈 영역이 제외된 유효 영역의 메시지를 검출할 수 있다. 암호화 상태에서 진행되므로 추가적인 에러가 발생하지만 크기는 충분히 작으므로 무시할 수 있다.
그리고 상술한 라운딩 처리는 상술한 바와 같은 모듈러 곱셈 연산이 이용될 수 있다.
또한, 전자 장치(100)는 연산 결과 암호문 내의 근사 메시지 비중이 임계치를 초과하면, 연산 결과 암호문의 평문 공간을 확장할 수 있다. 예를 들어, 상술한 수학식 1에서 q가 M보다 작다면 M+e(mod q)는 M+e와 다른 값을 가지므로 복호화가 불가능해진다. 따라서, q 값은 항상 M보다 크게 유지되어야 한다. 하지만, 연산이 진행됨에 따라 q 값은 점차 감소하게 된다. 평문 공간의 확장이란 암호문 ct를 더 큰 모듈러스(modulus)를 가지는 암호문으로 변화시키는 것을 의미한다. 평문 공간을 확장하는 동작은 다르게는 재부팅(rebooting)이라 할 수도 있다. 재부팅을 수행함에 따라, 암호문은 다시 연산이 가능한 상태가 될 수 있다.
한편, 프로세서(120)는 상술한 바와 같은 동형 암호문에 대한 연산을 동형 암호문 상태에서 수행할 수 있을 뿐만 아니라, 시뮬레이션 방식으로도 수행할 수 있다. 이하에서는 시뮬레이션 방식으로 수행하는 경우의 프로세서(120)의 동작을 수행한다.
프로세서(120)는 동형 암호문에 대한 동형 연산 처리 명령을 입력받으면, 해당 연산 처리 명령을 평문 상태에서 수행할 수 있다. 예를 들어, 해당 연산 처리 명령이 두개의 동형 암호문에 대한 동형 덧셈 명령이면, 프로세서(120)는 두개의 동형 암호문 각각에 대응되는 평문을 이용하여 덧셈 연산을 수행할 수 있다.
이때, 해당 동형 암호문에 대한 평문이 메모리(110)에 저장되어 있지 않은 경우, 프로세서(120)는 동형 암호문을 복호화하여 평문을 생성하고, 생성된 평문을 이용하여 연산을 수행할 수 있다.
그리고 프로세서(120)는 해당 동형 연산에 필요한 연산량을 산출할 수 있다. 예를 들어, 요청된 연산 처리가 동형 덧셈 2회, 동형 곱셈 1회로 구성된 경우, 동형 암호문에 대한 덧셈 연산에 필요한 연산량과 동형 곱셈에 필요한 연산량을 합산하여 총 연산량을 산출할 수 있다.
이때, 프로세서(120)는 연산 명령에 따른 동형 연산 과정에서 재부팅의 필요 여부를 결정하고, 재부팅이 필요한 것으로 결정되면 재부팅에 필요한 연산량을 고려하여 연산 명령에 대응되는 연산량을 예측할 수 있다.
예를 들어, 재부팅은 많은 시간이 필요한 연산이나, 동형 암호문은 연산을 일정 횟수이상 수행하면 내부의 에러가 증가하여 더이상 연산이 불가능하게 된다. 따라서, 프로세서(120)는 요청된 연산 처리 과정에서의 에러 크기를 예측하고, 예측된 에러 크기가 재부팅이 필요한 상황이면 재부팅이 필요한 것으로 결정할 수 있다. 그리고 재부팅이 필요한 것으로 결정되면 상술한 연산량 계산시에 재부팅에 필요한 연산량을 반영하여 최종 연산량을 산출할 수 있다.
한편, 이상에서는 에러의 크기를 예측하여 재부팅 연산의 필요 여부를 판단하는 것으로 설명하였지만, 에러를 많이 증가시키는 동형 곱과 같은 연산이 포함되어 있는지, 이러한 동형 곱과 같은 연산이 몇 회 수행되는지로 재부팅 연산의 필요 여부 및 재부팅 연산의 필요 횟수를 산출할 수도 있다.
그리고 프로세서(120)는 현재 전자 장치는 리소스 정보를 이용하여 앞서 산출된 연산량을 수행하기 위하여 필요한 처리 시간을 산출할 수 있다.
그리고 프로세서(120)는 연산이 완료되면, 연산 명령에 대응되는 방식으로 연산 결과를 출력할 수 있다. 예를 들어, 연산 명령에 대응되는 출력 방식이 디스플레이면, 프로세서(120)는 연산 결과가 표시되도록 디스플레이(140)를 제어할 수 있다. 그리고 연산 명령에 대응되는 출력 방식이 외부 장치로의 전송이면, 프로세서(120)는 연산 결과가 외부 장치로 전송되도록 통신 장치(130)를 제어할 수 있다. 또한, 연산 명령에 대응되는 출력 방식이 다른 응용 프로그램으로의 출력이면, 프로세서(120)는 연산 결과를 다른 응용 프로그램에 입력할 수 있다.
또한, 프로세서(120)는 연산 명령에 대응되는 출력 포맷으로 연산 결과를 변경하여 출력할 수 있다. 예를 들어, 연산 명령에 대응되는 출력 포맷이 동형 암호인 경우, 프로세서(120)는 메시지 상태에서의 연산 결과를 앞서 설명한 바와 같은 알고리즘을 이용하여 암호화하고, 암호화된 연산 결과를 출력할 수 있다. 또한, 프로세서(120)는 해당 연산 결과를 받는 응용 프로그램 또는 다른 장치에서 요구하는 파일 포맷 또는 데이터 구조로 변환하는 작업을 수행할 수 있다. 이와 같은 동작을 통하여 전자 장치(100)는 다양한 플랫폼 상에서 동작할 수 있다.
도 3은 두개의 전자 장치 중 하나의 전자 장치가 시뮬레이터로 동작하는 경우를 설명하기 위한 도면이다.
도 3을 참조하면, 제1 전자 장치(100-1)는 시뮬레이터로 동작하는 장치이고, 제2 전자 장치(100-1)는 일반 동형 암호화 동작을 수행하는 장치이다.
이하에서는, 제1 전자 장치(100-1)가 두개의 동형 암호문에 대한 동형 곱 연산을 수행하고, 그 결과를 제2 전자 장치(100-2)에 제공하여야 하는 경우를 가정하여 설명한다.
시뮬레이터를 이용하지 않는 경우, 제1 전자 장치(100-1)는 두개의 동형 암호문에 대한 동형 곱을 연산하고, 그 결과를 제2 전자 장치(100-2)에 제공할 수 있다.
그러나 두 장치 간에 플랫폼이 상이하여, 동형 연산 과정 자체보다 통신 프로토콜 방식 등 상에 개발이 필요한 경우라면, 통신 프로토콜의 수정에 따른 테스트 과정에 많은 시간이 소요될 수 밖에 없다.
그러나 제1 전자 장치(100-1)를 시뮬레이터로서 동작하면, 신속한 연산이 가능하기 때문에, 보다 손쉬운 개발이 가능하게 된다.
도 4는 본 개시의 일 실시 예에 따른 시뮬레이션 모듈의 구조를 도시한 도면이다.
도 4를 참조하면, 시뮬레이션 모듈(400)은 동형 암호문에 대한 시뮬레이션 연산을 수행하는 모듈(410), 동형 오브젝트에 대한 시뮬레이션 연산을 수행하는 모듈(420)을 포함할 수 있다.
동형 암호문에 대한 시뮬레이션 연산을 수행하는 모듈(410)은 앞서 설명한 바와 같이 동형 암호문에 대한 연산을 동형 암호문 상태에서 수행하는 것이 아니라, 해당 동형 암호문에 대응되는 평문을 이용하여 연산을 수행하는 목업 모듈이다. 이러한 목업 모듈은 평문 상태에서의 연산뿐만 아니라, 해당 연산을 실제 동형 암호문 상태에서 수행하는 경우에 필요한 연산량 및 처리 시간 등을 산출할 수 있다.
또한, 목업 모듈은 다양한 플랫폼 상에서 동작 가능한 형태를 가질 수 있으며, 다양한 플랫폼에서 원하는 입출력 형태로의 파일 포맷 또는 데이터 구조를 변환할 수 있는 기능을 포함할 수 있다.
도 5는 본 개시의 일 실시 예에 따른 시뮬레이션 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 먼저 동형 암호문에 대한 연산 명령을 입력받는다(S510). 구체적으로, 복수의 동형 암호문에 대한 동형 덧셈, 복수의 동형 암호문에 대한 동형 곱셈, 하나의 동형 암호문에 대한 로테이션, 하나의 동형 암호문에 대한 재부팅 등과 같은 동형 암호 시스템에서 지원하는 다양한 연산 명령을 입력받을 수 있다.
동형 암호문에 대응되는 평문과 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출한다(S520). 구체적으로, 동형 암호문 상태에서의 연산은 많은 연산량 및 처리 시간이 소요된다는 점에서, 동형 암호문 상태가 아닌 해당 동형 암호문에 대응되는 평문 상태에서의 요청된 연산을 수행할 수 있다. 예를 들어, 제1 동형 암호문과 제2 동형 암호문에 대한 덧셈 명령을 입력받은 경우, 제1 동형 암호문, 제2 동형 암호문 각각에 대응되는 제1 평문과 제2 평문을 이용하여 덧셈 연산을 수행할 수 있다. 이때, 상술한 연산과 함께 실제 동형 암호문 상태에서의 해당 연산 명령을 수행하는 경우에 필요한 연산량 및/또는 연산 시간을 예측할 수 있다.
산출된 연산 결과를 연산 명령에 대응되는 방식으로 출력한다(S530). 동형 암호 시스템에서는 다양한 연산뿐만 아니라, 다양한 출력 방식을 지원할 수 있다. 단순히 연산 결과를 표시하는 것뿐만 아니라, 다른 외부 장치로의 연산 결과를 보낸다거나 하나의 장치 내의 다른 응용 프로그램의 입력값을 전달하는 것 등과 같은 다양한 방식이 있을 수 있다. 따라서, 해당 연산 명령에 대응되는 출력 방식으로 앞서 수행된 연산 결과를 제공할 수 있다. 한편, 다른 장치에서 해당 출력 결과를 동형 암호문으로 입력받아야 하는 경우, 해당 출력 결과를 동형 암호문으로 암호화하고, 암호화된 출력 결과를 출력할 수도 있다.
한편, 상술한 다양한 실시 예에 따른 시뮬레이션 방법은 각 단계들을 수행하기 위한 프로그램 코드 형태로 구현되어, 기록 매체에 저장되고 배포될 수도 있다. 이 경우, 기록 매체가 탑재된 장치는 상술한 암호화 또는 암호문 처리, 시뮬레이션 등의 동작들을 수행할 수 있다.
이러한 기록 매체는, ROM, RAM, 메모리 칩, 메모리 카드, 외장형 하드, 하드, CD, DVD, 자기 디스크 또는 자기 테이프 등과 같은 다양한 유형의 컴퓨터 판독 가능 매체가 될 수 있다.
이상 첨부 도면을 참고하여 본 개시에 대해서 설명하였지만 본 개시의 권리범위는 후술하는 특허청구범위에 의해 결정되며 전술한 실시 예 및/또는 도면에 제한되는 것으로 해석되어서는 안 된다. 그리고 특허청구범위에 기재된 개시의, 당업자에게 자명한 개량, 변경 및 수정도 본 개시의 권리범위에 포함된다는 점이 명백하게 이해되어야 한다.
1000: 네트워크 시스템 100: 전자 장치
200: 제1 서버 장치 300: 제2 서버 장치
110: 메모리 120: 프로세서
130 : 통신 장치 140: 디스플레이
150: 조작 입력 장치

Claims (14)

  1. 전자 장치에 있어서,
    적어도 하나의 인스트럭션(instruction)을 저장하는 메모리; 및
    상기 적어도 하나의 인스트럭션을 실행하는 프로세서;를 포함하고,
    상기 프로세서는,
    상기 적어도 하나의 인스트럭션을 실행함으로써, 동형 암호문에 대한 연산 명령을 입력받으면, 상기 동형 암호문에 대응되는 평문과 상기 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출하고, 상기 동형 암호문에 대한 상기 연산 명령에 대응되는 연산량을 예측하고, 상기 산출된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력하고, 상기 예측된 연산량을 출력하고,
    상기 프로세서는,
    상기 연산 명령에 따른 동형 연산 과정에서 재부팅의 필요 여부를 결정하고, 재부팅이 필요한 것으로 결정되면 재부팅에 필요한 연산량을 고려하여 상기 연산 명령에 대응되는 연산량을 예측하는 전자 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 메모리는,
    상기 전자 장치의 연산 능력 정보를 저장하고,
    상기 프로세서는,
    상기 연산 능력 정보 및 상기 예측된 연산량을 이용하여 상기 연산 명령의 수행에 필요한 시간을 산출하는 전자 장치.
  5. 제1항에 있어서,
    상기 프로세서는,
    상기 연산 결과를 동형 암호화 방식으로 암호화하고, 상기 동형 암호화 방식으로 암호화된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력하는 전자 장치.
  6. 제1항에 있어서,
    상기 연산 명령은,
    복수의 동형 암호문에 대한 동형 덧셈, 복수의 동형 암호문에 대한 동형 곱셈, 하나의 동형 암호문에 대한 로테이션, 하나의 동형 암호문에 대한 재부팅 중 적어도 하나를 포함하는 전자 장치.
  7. 제1항에 있어서,
    디스플레이;를 더 포함하고,
    상기 프로세서는,
    상기 연산 명령에 대응되는 출력 방식이 디스플레이면, 상기 연산 결과가 표시되도록 상기 디스플레이를 제어하는 전자 장치.
  8. 제1항에 있어서,
    통신 장치;를 더 포함하고,
    상기 프로세서는,
    상기 연산 명령에 대응되는 출력 방식이 외부 장치로의 전송이면, 상기 연산 결과가 상기 외부 장치로 전송되도록 상기 통신 장치를 제어하는 전자 장치.
  9. 제1항에 있어서,
    상기 프로세서는,
    상기 연산 명령에 대응되는 출력 방식이 다른 응용 프로그램으로의 출력이면, 상기 연산 결과를 상기 다른 응용 프로그램에 입력하는 전자 장치.
  10. 전자 장치에서의 암호문에 대한 시뮬레이션 방법에 있어서,
    동형 암호문에 대한 연산 명령을 입력받는 단계;
    상기 동형 암호문에 대응되는 평문과 상기 연산 명령에 대응되는 평문 연산을 이용하여 연산 결과를 산출하는 단계;
    상기 동형 암호문에 대한 상기 연산 명령에 대응되는 연산량을 예측하는 단계;
    상기 예측된 연산량을 출력하는 단계; 및
    상기 산출된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력하는 단계;를 포함하고,
    상기 연산량을 예측하는 단계는,
    상기 연산 명령에 따른 동형 연산 과정에서 재부팅의 필요 여부를 결정하고, 재부팅이 필요한 것으로 결정되면 재부팅에 필요한 연산량을 고려하여 상기 연산 명령에 대응되는 연산량을 예측하는 시뮬레이션 방법.
  11. 삭제
  12. 삭제
  13. 제10항에 있어서,
    기저장된 상기 전자 장치의 연산 능력 정보와 상기 예측된 연산량을 이용하여 상기 연산 명령의 수행에 필요한 시간을 산출하여 출력하는 단계;를 더 포함하는 시뮬레이션 방법.
  14. 제10항에 있어서,
    상기 연산 결과를 동형 암호화 방식으로 암호화하는 단계;를 더 포함하고,
    상기 출력하는 단계는,
    상기 동형 암호화 방식으로 암호화된 연산 결과를 상기 연산 명령에 대응되는 방식으로 출력하는 시뮬레이션 방법.





KR1020210076736A 2020-06-15 2021-06-14 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법 KR102475273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/785,235 US11750367B2 (en) 2020-06-15 2021-06-15 Simulation device and method for homomorphic cryptosystem
PCT/KR2021/007512 WO2021256841A1 (ko) 2020-06-15 2021-06-15 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200072575 2020-06-15
KR1020200072575 2020-06-15

Publications (2)

Publication Number Publication Date
KR20210155369A KR20210155369A (ko) 2021-12-22
KR102475273B1 true KR102475273B1 (ko) 2022-12-08

Family

ID=79164401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210076736A KR102475273B1 (ko) 2020-06-15 2021-06-14 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법

Country Status (3)

Country Link
US (1) US11750367B2 (ko)
KR (1) KR102475273B1 (ko)
WO (1) WO2021256841A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220121552A1 (en) * 2020-10-19 2022-04-21 Duality Technologies, Inc. Efficiently debugging a program in homomorphically encrypted space

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190229887A1 (en) 2016-06-30 2019-07-25 Nokia Technologies Oy Secure data processing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523061B1 (ko) 2003-12-23 2005-10-24 한국전자통신연구원 고속 데이터 스크램블링 장치 및 그 방법
KR102251697B1 (ko) * 2014-04-23 2021-05-14 삼성전자주식회사 암호화 장치, 암호화 방법 및 컴퓨터 판독가능 기록매체
WO2016141860A1 (en) 2015-03-09 2016-09-15 Jintai Ding Hybrid fully homomorphic encryption (f.h.e.) systems
US9830470B2 (en) * 2015-10-09 2017-11-28 Sap Se Encrypting data for analytical web applications
US9846785B2 (en) * 2015-11-25 2017-12-19 International Business Machines Corporation Efficient two party oblivious transfer using a leveled fully homomorphic encryption
EP3203679A1 (en) * 2016-02-04 2017-08-09 ABB Schweiz AG Machine learning based on homomorphic encryption
US20180294951A1 (en) * 2017-04-07 2018-10-11 X-Logos, LLC Methods and systems for enhanced data-centric scalar multiplicative homomorphic encryption systems using geometric algebra
KR102213819B1 (ko) 2018-11-09 2021-02-09 고려대학교 산학협력단 동형암호 기법으로 암호화된 데이터의 로그 연산 서버 및 방법
JP6962578B2 (ja) * 2019-05-21 2021-11-05 株式会社アクセル 暗号処理システム、暗号処理装置、暗号処理プログラム、及び暗号処理方法
KR20210083974A (ko) * 2019-12-27 2021-07-07 삼성에스디에스 주식회사 근사 함수를 이용한 연산 장치 및 방법
US11277257B2 (en) * 2020-03-23 2022-03-15 Samsung Sds Co., Ltd. Method and apparatus for performing operation using encrypted data
KR20210135075A (ko) * 2020-05-04 2021-11-12 삼성전자주식회사 동형 암복호화 장치, 상기 장치를 포함하는 시스템, 및 동형 암복호화의 수행 방법
KR102361327B1 (ko) * 2020-05-29 2022-02-10 서울대학교산학협력단 쉘 정렬을 이용하여 동형 암호문에 대한 정렬을 수행하는 전자 장치 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190229887A1 (en) 2016-06-30 2019-07-25 Nokia Technologies Oy Secure data processing

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Iram Ahmad 외 1명, Homomorphic Encryption Method Applied to Cloud Computing, International Journal of Information, Computation Technology, Vol.4, No.15 (2014.)*
인용발명4 : LG CNS, 4세대 암호, 완전동형암호란?, https://blog.lgcns.com/2045 (2019.07.16.)*

Also Published As

Publication number Publication date
US11750367B2 (en) 2023-09-05
KR20210155369A (ko) 2021-12-22
WO2021256841A1 (ko) 2021-12-23
US20230008949A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
JP6964688B2 (ja) 暗号文に対する近似演算を行う装置及び方法
US11115183B2 (en) Terminal device performing homomorphic encryption, server device processing ciphertext and methods thereof
KR102040106B1 (ko) 실수 평문에 대한 동형 암호화 방법
KR101965628B1 (ko) 동형 암호화를 수행하는 단말 장치와 그 암호문을 처리하는 서버 장치 및 그 방법들
KR102297536B1 (ko) 암호문에 대한 비다항식 연산을 수행하는 장치 및 방법
KR102349855B1 (ko) 공간 복잡도를 고려한 동형 암호화 또는 복호화 방법
KR102393942B1 (ko) 비밀 키에 대한 정족수 설계를 수행하는 장치 및 방법
KR20200087061A (ko) 근사 암호화된 암호문에 대한 재부팅 연산을 수행하는 장치 및 방법
JP7170878B2 (ja) 暗号文に対する非多項式演算を行う装置及び方法
US20220092150A1 (en) Calculation verification for approximate calculation
KR102475273B1 (ko) 동형 암호 시스템에 대한 시뮬레이션 장치 및 방법
KR102304992B1 (ko) 동형 암호문에 대한 비다항식 연산을 수행하는 장치 및 방법
KR102382952B1 (ko) 근사 계산에 대한 계산 검증
KR102160294B1 (ko) 비밀 키에 대한 정족수 설계를 수행하는 장치 및 방법
KR102393941B1 (ko) 근사 암호화된 암호문에 대한 인코딩 또는 디코딩
KR102452181B1 (ko) 근사 암호화된 암호문에 대한 정렬 장치 및 방법
US20240039695A1 (en) Electronic apparatus for generating homomorphic encrypted message and method therefor
KR20220134487A (ko) 동형 암호문을 처리하는 전자 장치 및 그 방법
KR20230162524A (ko) 동형 암호문에 대한 재부팅 연산을 수행하는 장치 및 방법
KR20220121221A (ko) 동형 암호문의 변환 장치 및 방법
KR20230049052A (ko) 격자전자서명의 비밀 키 생성 방법 및 이를 이용한 장치
KR20240000079A (ko) 동형 암호문을 처리하는 장치 및 방법
KR20230149708A (ko) 동형 암호문에 대한 재부팅 연산을 수행하는 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right