KR102469199B1 - Printed circuit board and electronic component package having the same - Google Patents

Printed circuit board and electronic component package having the same Download PDF

Info

Publication number
KR102469199B1
KR102469199B1 KR1020150174180A KR20150174180A KR102469199B1 KR 102469199 B1 KR102469199 B1 KR 102469199B1 KR 1020150174180 A KR1020150174180 A KR 1020150174180A KR 20150174180 A KR20150174180 A KR 20150174180A KR 102469199 B1 KR102469199 B1 KR 102469199B1
Authority
KR
South Korea
Prior art keywords
insulating layer
cavity
circuit board
printed circuit
circuit pattern
Prior art date
Application number
KR1020150174180A
Other languages
Korean (ko)
Other versions
KR20170067472A (en
Inventor
김예정
이재언
최재훈
백용호
김상근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150174180A priority Critical patent/KR102469199B1/en
Publication of KR20170067472A publication Critical patent/KR20170067472A/en
Application granted granted Critical
Publication of KR102469199B1 publication Critical patent/KR102469199B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 제1 절연층에 형성된 제1 회로패턴, 제1 절연층의 일면에 적층되고 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층, 제1 절연층의 일면에 적층되며 일측이 제1 절연층과 제2 절연층 사이에 개재되고 타측이 캐비티를 통하여 노출되는 중간 절연층 및 중간 절연층 상에 형성된 금속패턴을 포함한다.A printed circuit board according to an embodiment of the present invention includes a first insulating layer, a first circuit pattern formed on the first insulating layer, and a cavity laminated on one surface of the first insulating layer and exposing a portion of the first insulating layer. ) is formed on the second insulating layer, an intermediate insulating layer laminated on one surface of the first insulating layer, one side interposed between the first insulating layer and the second insulating layer and the other side exposed through the cavity, and a metal formed on the intermediate insulating layer contains the pattern.

Description

인쇄회로기판 및 이를 구비한 전자소자 패키지{Printed circuit board and electronic component package having the same}Printed circuit board and electronic component package having the same {Printed circuit board and electronic component package having the same}

본 발명은 인쇄회로기판 및 이를 구비한 전자소자 패키지에 관한 것이다.The present invention relates to a printed circuit board and an electronic device package having the same.

휴대폰을 비롯한 IT 분야의 전자기기들이 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.As electronic devices in the IT field, including mobile phones, are becoming light, thin and compact, technology for inserting electronic components such as ICs, active elements or passive elements into boards is required in response to the technological demands. This built-in technology is being developed.

기판 내에 다양한 부품을 삽입하기 위하여 깊은 캐비티(Cavity)를 형성하고 이에 따라 캐비티 가공 깊이를 정밀하게 조절하는 기술이 요구되고 있다.In order to insert various parts into a board, a technique for forming a deep cavity and precisely adjusting the processing depth of the cavity accordingly is required.

미국 등록특허 제7886433호US Patent No. 7886433

본 발명은 캐비티 형성과정에서 캐비티 가공 깊이를 정밀하게 조절할 수 있는 인쇄회로기판 및 이를 구비한 전자소자 패키지를 제공하는 것이다.An object of the present invention is to provide a printed circuit board capable of precisely adjusting a cavity processing depth in a cavity formation process and an electronic device package having the same.

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 상기 제1 절연층에 형성된 제1 회로패턴, 상기 제1 절연층의 일면에 적층되고 상기 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층, 상기 제1 절연층의 일면에 적층되며, 일측이 상기 제1 절연층과 상기 제2 절연층 사이에 개재되고 타측이 상기 캐비티를 통하여 노출되는 중간 절연층 및 상기 중간 절연층 상에 형성된 금속패턴을 포함한다.A printed circuit board according to an embodiment of the present invention includes a first insulating layer, a first circuit pattern formed on the first insulating layer, and laminated on one surface of the first insulating layer and exposing a portion of the first insulating layer. A second insulating layer in which a cavity is formed, an intermediate insulating layer laminated on one surface of the first insulating layer, one side interposed between the first insulating layer and the second insulating layer, and the other side exposed through the cavity. and a metal pattern formed on the intermediate insulating layer.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면.1 is a view showing a printed circuit board according to an embodiment of the present invention.
2 to 10 are diagrams for explaining a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of a printed circuit board and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Redundant descriptions will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are only identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are not limited by terms such as first and second. not.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층(10), 제1 회로패턴(20), 제2 절연층(30), 중간 절연층(50) 및 금속패턴(60)을 포함한다.1 is a diagram showing a printed circuit board according to an embodiment of the present invention. Referring to FIG. 1 , a printed circuit board according to an embodiment of the present invention includes a first insulating layer 10, a first circuit pattern 20, a second insulating layer 30, an intermediate insulating layer 50, and A metal pattern 60 is included.

제1 절연층(10)은 후술할 제1 회로패턴(20)을 전기적으로 절연시킨다. 제1 절연층(10)은 수지재일 수 있다. 제1 절연층(10)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.The first insulating layer 10 electrically insulates the first circuit pattern 20 to be described later. The first insulating layer 10 may be a resin material. The first insulating layer 10 may include a thermosetting resin such as epoxy resin or a thermoplastic resin such as polyimide (PI), and may be formed of a prepreg (PPG) or a build-up film.

제1 회로패턴(20)은 제1 절연층(10)에 형성된다. 제1 회로패턴(20)은 구리 등의 금속으로 형성되며, 제1 절연층(10)의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 제1 회로패턴(20)은 후술할 제2 절연층(30)이 적층될 제1 절연층(10)의 일면에 형성될 수 있다. 제1 회로패턴(20)은 후술할 캐비티에 실장되는 전자소자(5)와 접속이 되도록, 캐비티(C) 내부에 배치된 접속패드(25)를 포함할 수 있다.The first circuit pattern 20 is formed on the first insulating layer 10 . The first circuit pattern 20 is formed of a metal such as copper, and may be formed on one surface, the other surface, or inside the first insulating layer 10 . For example, the first circuit pattern 20 may be formed on one surface of the first insulating layer 10 on which the second insulating layer 30 to be described later is stacked. The first circuit pattern 20 may include a connection pad 25 disposed inside the cavity C to be connected to an electronic device 5 mounted in the cavity, which will be described later.

제2 절연층(30)은 캐비티(C)를 형성할 수 있도록 제1 절연층(10)의 일면에 적층된다. 제2 절연층(30)에는 제2 절연층(30)을 관통하는 구조의 캐비티(Cavity, C)가 형성되고, 캐비티(C)를 통하여 제1 절연층(10)의 일면이 노출될 수 있다. 제2 절연층(30)은 제1 절연층(10)과 유사하거나 같은 재질로 이루어질 수 있다.The second insulating layer 30 is laminated on one surface of the first insulating layer 10 to form the cavity (C). A cavity (C) having a structure passing through the second insulating layer 30 is formed in the second insulating layer 30, and one surface of the first insulating layer 10 may be exposed through the cavity C. . The second insulating layer 30 may be made of a material similar to or the same as that of the first insulating layer 10 .

중간 절연층(50)은 캐비티의 내벽 아래에 배치되어 후술하는 금속패턴(60)을 위에 안착시킨다. 예를 들면, 중간 절연층(50)의 한 쪽이 제1 절연층(10)과 제2 절연층(30) 사이에 개재되고, 다른 쪽이 캐비티의 내부로 연장되어 캐비티(C)를 통하여 노출될 수 있다. 후술할 금속패턴(60)은 중간 절연층(50)과 제2 절연층(30) 사이에 개재되어 중간 절연층(50) 상에 금속패턴(60)이안착된 구조가 형성될 수 있다. 중간 절연층(50)은 박막의 절연성 재질로 형성될 수 있다. 예를 들면, 솔더 레지스트를 제1 절연층(10)에서 캐비티의 경계가 될 영역에 도포하여 솔더 레지스트층을 형성하고 이를 중간 절연층(50)으로 이용할 수도 있다. The intermediate insulating layer 50 is disposed under the inner wall of the cavity to seat a metal pattern 60 to be described later thereon. For example, one side of the intermediate insulating layer 50 is interposed between the first insulating layer 10 and the second insulating layer 30, and the other side extends into the cavity and is exposed through the cavity C. It can be. The metal pattern 60 to be described later may be interposed between the intermediate insulating layer 50 and the second insulating layer 30 to form a structure in which the metal pattern 60 is seated on the intermediate insulating layer 50 . The middle insulating layer 50 may be formed of a thin insulating material. For example, a solder resist layer may be formed by applying a solder resist layer to a region to be a boundary of a cavity in the first insulating layer 10 and used as the intermediate insulating layer 50 .

또한, 캐비티(C)에 배치되는 전자소자(5)가 제1 회로패턴(20)과 전기적으로 접속될 수 있도록, 중간 절연층(50)은 적어도 하나의 접속패드(25)를 노출시킬 수 있다. 예를 들면, 중간 절연층(50)은 캐비티 내벽(35) 주위에만 형성되고, 캐비티(C)의 가운데 부분에는 중간 절연층(50)이 형성되지 않을 수 있다. 그리고, 캐비티(C)의 가운데 부분에는 접속패드(25)가 배치되어 전자소자(5)와 연결될 수 있다.In addition, the intermediate insulating layer 50 may expose at least one connection pad 25 so that the electronic device 5 disposed in the cavity C can be electrically connected to the first circuit pattern 20 . . For example, the intermediate insulating layer 50 may be formed only around the inner wall 35 of the cavity, and the intermediate insulating layer 50 may not be formed in a central portion of the cavity C. In addition, a connection pad 25 may be disposed in the center of the cavity C to be connected to the electronic device 5 .

금속패턴(60)은 캐비티 가공 시에 가공을 멈추는 기준점이 되는 역할을 한다. 금속패턴(60)은 임시적으로 캐비티 내벽(35)에서 돌출되는 구조로 형성되고, 캐비티 가공 후에는 캐비티 내벽(35)을 기준으로 절단될 수 있다. 금속패턴(60)은 캐비티 내벽(35)에서 돌출되는 구조로 중간 절연층(50) 상에 형성되어서, 캐비티 가공이 캐비티의 바닥 영역을 손상하기 이전에 가공을 멈추게 할 수 있다. 도 8을 참조하여 예를 들면, 레이저 가공을 통하여 제2 절연층(30)에 캐비티를 형성할 수 있고, 금속패턴(60)은 레이저 스토퍼 역할을 할 수 있다. 캐비티 내벽(35)의 아래 쪽에 돌출된 구조로 형성된 금속패턴(60)에 도달한 레이저는 금속패턴(60)을 관통하지 못하므로 더 이상 아래로 레이저 가공은 진행되지 않는다. 따라서, 캐비티 가공 시에 금속패턴(60)을 이용하여 정밀한 캐비티 가공의 깊이 조절이 가능하다. The metal pattern 60 serves as a reference point for stopping processing during cavity processing. The metal pattern 60 is formed to temporarily protrude from the inner wall 35 of the cavity, and may be cut based on the inner wall 35 of the cavity after processing the cavity. The metal pattern 60 is formed on the intermediate insulating layer 50 in a structure protruding from the inner wall 35 of the cavity, so that processing of the cavity can be stopped before damaging the bottom region of the cavity. Referring to FIG. 8 , for example, a cavity may be formed in the second insulating layer 30 through laser processing, and the metal pattern 60 may serve as a laser stopper. Since the laser reaching the metal pattern 60 formed as a protruding structure on the lower side of the inner wall 35 of the cavity does not penetrate the metal pattern 60, laser processing does not proceed further downward. Therefore, it is possible to precisely control the depth of cavity processing using the metal pattern 60 during cavity processing.

금속패턴(60)은 제1 절연층(10)의 일면에 형성된 제1 회로패턴(20)을 침범하지 않도록, 중간 절연층(50)에 의해 제1 회로패턴(20)과 분리될 수 있다. 예를 들면, 캐비티 영역의 경계에 제1 회로패턴(20)의 일부가 형성된 경우, 중간 절연층(50)으로 제1 회로패턴(20)을 커버한 후에 중간 절연층(50) 상에 금속패턴(60)을 형성할 수 있다. 구체적으로, 도 1에 나타난 바와 같이, 중간 절연층(50)은 캐비티의 내부와 캐비티 내벽(35)에 인접하여 배치된 제1 회로패턴(20)을 커버할 수 있다. 금속패턴(60)은 중간 절연층(50)에 의하여 제1 회로패턴(20)과 상하 공간적으로 분리되므로 금속패턴(60)의 형성으로 인한 제1 회로패턴(20)의 설계가 제약되는 문제를 방지할 수 있다. 또한, 제2 절연층(30)의 내부 또는 외부면에 제2 회로패턴(40)이 형성되는 경우에는 금속패턴(60)은 제1 회로패턴(20)과 제2 회로패턴(40) 사이에 배치되어서, 제1 회로패턴(20)뿐만 아니라 제2 회로패턴(40)에도 영향을 미치지 않도록 할 수 있다. 다시 말해, 복수의 회로층이 있을 때, 회로층 사이 공간에 금속패턴(60)을 형성하여 회로층들과의 중첩을 피할 수 있다.The metal pattern 60 may be separated from the first circuit pattern 20 by the intermediate insulating layer 50 so as not to invade the first circuit pattern 20 formed on one surface of the first insulating layer 10 . For example, when a part of the first circuit pattern 20 is formed on the boundary of the cavity region, the first circuit pattern 20 is covered with the intermediate insulating layer 50, and then the metal pattern is formed on the intermediate insulating layer 50. (60) can be formed. Specifically, as shown in FIG. 1 , the intermediate insulating layer 50 may cover the inside of the cavity and the first circuit pattern 20 disposed adjacent to the inner wall 35 of the cavity. Since the metal pattern 60 is vertically and spatially separated from the first circuit pattern 20 by the intermediate insulating layer 50, the design of the first circuit pattern 20 due to the formation of the metal pattern 60 is limited. It can be prevented. In addition, when the second circuit pattern 40 is formed on the inner or outer surface of the second insulating layer 30, the metal pattern 60 is interposed between the first circuit pattern 20 and the second circuit pattern 40. By being disposed, not only the first circuit pattern 20 but also the second circuit pattern 40 may not be affected. In other words, when there are a plurality of circuit layers, overlapping with the circuit layers can be avoided by forming the metal pattern 60 in the space between the circuit layers.

금속패턴(60)은 도금 등의 과정을 통하여 형성될 수 있으며, 금속패턴(60)은 중간 절연층(50)에 의해 제1 절연층(10)에 형성된 제1 회로패턴(20)과 전기적으로 절연될 수 있다. 금속패턴(60)은 임시적으로 형성된 후에 캐비티 가공 후에 캐비티 내벽(35)을 기준으로 절단될 수 있다. 다시 말해, 캐비티의 내벽에서 돌출된 금속패턴(60)은 에칭 등의 방법으로 캐비티 내벽(35)을 경계로 제거되어 캐비티 공간을 최대화할 수 있다. The metal pattern 60 may be formed through a process such as plating, and the metal pattern 60 is electrically connected to the first circuit pattern 20 formed on the first insulating layer 10 by the intermediate insulating layer 50. can be insulated. The metal pattern 60 may be temporarily formed and then cut based on the inner wall 35 of the cavity after machining the cavity. In other words, the metal pattern 60 protruding from the inner wall of the cavity can be removed with the inner wall 35 of the cavity as a boundary by a method such as etching to maximize the cavity space.

한편, 본 발명의 일 실시예에 따른 인쇄회로기판에는 반도체와 같은 전자소자(5)가 실장되어 전자소자 패키지를 구성할 수 있다. 캐비티 내부에 실장된 전자소자(5)는 캐비티 내부에 형성된 접속패드(25)와 연결되어 인쇄회로기판의 회로와 연결될 수 있다.Meanwhile, an electronic device 5 such as a semiconductor may be mounted on a printed circuit board according to an embodiment of the present invention to form an electronic device package. The electronic device 5 mounted inside the cavity may be connected to the circuit of the printed circuit board by being connected to the connection pad 25 formed inside the cavity.

도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.2 to 10 are diagrams for explaining a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 2를 참조하면, 제1 회로패턴(20) 및 제1 절연층(10)을 구비한 베이스 기판이 준비할 수 있다. 이 때, 캐리어 기판(100)을 부착하여 추후 공정에서 베이스 기판을 지지할 수 있다.Referring to FIG. 2 , a base substrate having a first circuit pattern 20 and a first insulating layer 10 may be prepared. At this time, the carrier substrate 100 may be attached to support the base substrate in a later process.

도 3 및 도 4에 나타난 바와 같이, 준비된 베이스 기판에 캐비티 영역의 경계를 맞추어 솔더 레지스트를 도포하여 중간 절연층(50)을 형성하고, 중간 절연층(50) 위에 가공의 멈춤 기준이 될 금속패턴(60)을 도금 등의 공정으로 형성할 수 있다. As shown in FIGS. 3 and 4, a solder resist is applied to the prepared base substrate along the boundary of the cavity region to form an intermediate insulating layer 50, and a metal pattern to be a criterion for stopping processing on the intermediate insulating layer 50 (60) can be formed by a process such as plating.

도 5를 참조하면, 캐비티의 바닥에는 접착력이 낮은 물질로 채우거나 접착력이 낮은 테이프를 부착하여 이형층(110)을 형성할 수 있다. 이형층(110)은 금속패턴(60)의 상면 높이 또는 그 보다 높게 형성될 수 있다. Referring to FIG. 5 , the release layer 110 may be formed by filling the bottom of the cavity with a material having low adhesive strength or by attaching a tape having low adhesive strength. The release layer 110 may be formed at or higher than the top surface of the metal pattern 60 .

도 6 및 도 7을 참조하면, 중간 절연층(50), 금속패턴(60) 및 이형층(110)이 적층된 베이스 기판에 제2 절연층(30) 및 제2 회로패턴(40)을 형성할 수 있다. 그리고, 임시로 부착한 캐리어 기판(100)은 제거하고 외부 회로패턴을 보호하는 솔더 레지스트층을 추가로 형성할 수 있다.6 and 7, a second insulating layer 30 and a second circuit pattern 40 are formed on a base substrate on which an intermediate insulating layer 50, a metal pattern 60, and a release layer 110 are stacked. can do. Then, the temporarily attached carrier substrate 100 may be removed, and a solder resist layer protecting an external circuit pattern may be additionally formed.

도 8을 참조하면, 레이저 가공을 통하여 캐비티 영역을 절개할 수 있다. 이 때, 금속패턴 (60)은 레이저 가공을 멈추는 위치를 결정하는 역할을 한다. 레이저는 금속재질의 금속패턴(60)을절단하지 못하고 가공은 금속패턴(60)이 위치한 지점에서 멈추게 된다. Referring to FIG. 8 , the cavity region may be cut through laser processing. At this time, the metal pattern 60 serves to determine the position where laser processing stops. The laser cannot cut the metal pattern 60 made of metal, and the processing stops at the position where the metal pattern 60 is located.

도 9 및 도 10을 참조하면, 절개된 캐비티 영역은 금속패턴(60)의 상면 높이까지 캐비티(C)의 바닥에 채워진 이형층(110)에 의해 쉽게 분리될 수 있다. 남은 이형층(110)은 접착력이 약하여 쉽게 분리될 수 있다. Referring to FIGS. 9 and 10 , the incised cavity region may be easily separated by the release layer 110 filled in the bottom of the cavity C to the height of the upper surface of the metal pattern 60 . The remaining release layer 110 may be easily separated due to weak adhesion.

다음으로, 캐비티 내벽(35)에서 돌출되어 잔존하는 금속패턴(60)은 선택적으로 제거될 수 있다. 전자소자가 중첩되지 않을 경우 남겨 놓을 수도 있으며, 캐비티의 최대 공간을 확보하기 위하여 에칭 등의 다양한 가공법으로 돌출된 부분이 제거될 수 있다.Next, the metal pattern 60 remaining protruding from the inner wall 35 of the cavity may be selectively removed. If the electronic device does not overlap, it may be left, and the protruding part may be removed by various processing methods such as etching to secure the maximum space of the cavity.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Although one embodiment of the present invention has been described above, those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

5: 전자소자
10: 제1 절연층
20: 제1 회로패턴
25: 접속패드
30: 제2 절연층
35: 캐비티 내벽
40: 제2 회로패턴
50: 중간 절연층
60: 금속패턴5: electronic device
10: first insulating layer
20: first circuit pattern
25: connection pad
30: second insulating layer
35: cavity inner wall
40: second circuit pattern
50: middle insulating layer
60: metal pattern

Claims (12)

제1 절연층;
상기 제1 절연층에 형성된 제1 회로패턴;
상기 제1 절연층의 일면에 적층되고, 상기 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층;
상기 제1 절연층의 일면에 적층되며, 일측이 상기 제1 절연층과 상기 제2 절연층 사이에 개재되고 타측이 상기 캐비티를 통하여 노출되는 중간 절연층; 및
상기 중간 절연층 상에 형성되며, 상기 중간 절연층과 상기 제2 절연층 사이에 개재되어 적어도 일부가 상기 제2 절연층에 매립되는 금속패턴을 포함하는 인쇄회로기판.
a first insulating layer;
a first circuit pattern formed on the first insulating layer;
a second insulating layer laminated on one surface of the first insulating layer and having a cavity exposing a portion of the first insulating layer;
an intermediate insulating layer laminated on one surface of the first insulating layer, one side interposed between the first insulating layer and the second insulating layer and the other side exposed through the cavity; and
A printed circuit board comprising a metal pattern formed on the intermediate insulating layer, interposed between the intermediate insulating layer and the second insulating layer, and at least partially buried in the second insulating layer.
 제1항에 있어서,
상기 금속패턴은 상기 제1 회로패턴과 전기적으로 절연된 인쇄회로기판.
According to claim 1,
The metal pattern is electrically insulated from the first circuit pattern printed circuit board.
 삭제delete 제1항에 있어서,
상기 제1 회로패턴은 상기 제1 절연층의 일면에 형성되고,
상기 중간 절연층은 상기 제1 회로패턴을 커버하는 인쇄회로기판.
According to claim 1,
The first circuit pattern is formed on one surface of the first insulating layer,
The intermediate insulating layer covers the first circuit pattern printed circuit board.
 제4항에 있어서,
상기 중간 절연층은 상기 캐비티의 내부 및 상기 캐비티 내벽에 인접하여 배치된 상기 제1 회로패턴을 커버하는 인쇄회로기판.
According to claim 4,
The intermediate insulating layer covers the inside of the cavity and the first circuit pattern disposed adjacent to the inner wall of the cavity.
 제1항에 있어서,
상기 금속패턴은 상기 캐비티의 내벽을 기준으로 절단된 인쇄회로기판.
According to claim 1,
The metal pattern is a printed circuit board cut based on the inner wall of the cavity.
 제1항에 있어서,
상기 제2 절연층에 형성된 제2 회로패턴을 더 포함하고,
상기 금속패턴은 상기 제1 회로패턴과 상기 제2 회로패턴 사이에 배치된 인쇄회로기판.
According to claim 1,
Further comprising a second circuit pattern formed on the second insulating layer,
The metal pattern is disposed between the first circuit pattern and the second circuit pattern printed circuit board.
 제1항에 있어서,
상기 중간 절연층은 절연성 재질의 박막인 인쇄회로기판.
According to claim 1,
The intermediate insulating layer is a printed circuit board that is a thin film of an insulating material.
 제8항에 있어서,
상기 중간 절연층은 솔더 레지스트층을 포함하는 인쇄회로기판.
According to claim 8,
The intermediate insulating layer is a printed circuit board comprising a solder resist layer.
 제1항에 있어서,
상기 제1 회로패턴은 상기 캐비티 내부에 배치된 접속패드를 포함하는 인쇄회로기판.
According to claim 1,
The first circuit pattern includes a connection pad disposed inside the cavity.
 제10항에 있어서,
상기 중간 절연층은 적어도 하나의 상기 접속패드를 노출시키는 인쇄회로기판.
According to claim 10,
The intermediate insulating layer exposes at least one of the connection pads.
 제1항, 제2항 및 제4항 내지 제11항 중 어느 한 항에 따른 인쇄회로기판; 및
상기 캐비티 내부에 실장되는 전자소자를 포함하는 전자소자 패키지.A printed circuit board according to any one of claims 1, 2 and 4 to 11; and
An electronic device package including an electronic device mounted in the cavity.
KR1020150174180A 2015-12-08 2015-12-08 Printed circuit board and electronic component package having the same KR102469199B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150174180A KR102469199B1 (en) 2015-12-08 2015-12-08 Printed circuit board and electronic component package having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150174180A KR102469199B1 (en) 2015-12-08 2015-12-08 Printed circuit board and electronic component package having the same

Publications (2)

Publication Number Publication Date
KR20170067472A KR20170067472A (en) 2017-06-16
KR102469199B1 true KR102469199B1 (en) 2022-11-21

Family

ID=59278818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150174180A KR102469199B1 (en) 2015-12-08 2015-12-08 Printed circuit board and electronic component package having the same

Country Status (1)

Country Link
KR (1) KR102469199B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210000105A (en) * 2019-06-24 2021-01-04 엘지이노텍 주식회사 Printed circuit board, package board and manufacturing method thereof
KR20230080184A (en) * 2021-11-29 2023-06-07 엘지이노텍 주식회사 Circuit board and package substrate having the same
WO2023113386A1 (en) * 2021-12-13 2023-06-22 엘지이노텍 주식회사 Circuit board
KR20230096740A (en) * 2021-12-23 2023-06-30 엘지이노텍 주식회사 Circuit board and semiconductor package comprising the same
KR20230105265A (en) * 2022-01-03 2023-07-11 엘지이노텍 주식회사 Circuit board and semiconductor package comprising the same
KR20240026780A (en) 2022-08-22 2024-02-29 주식회사 엘지에너지솔루션 PCB Comprising Laser Blocking Portion and Battery Cell Assembly Comprising the Same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510037B1 (en) * 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836651B1 (en) 2007-01-16 2008-06-10 삼성전기주식회사 Chip embedded pcb and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510037B1 (en) * 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same

Also Published As

Publication number Publication date
KR20170067472A (en) 2017-06-16

Similar Documents

Publication Publication Date Title
KR102469199B1 (en) Printed circuit board and electronic component package having the same
JP5989814B2 (en) Embedded substrate, printed circuit board, and manufacturing method thereof
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
KR102333091B1 (en) Printed circuit board and method of manufacturing the same
KR102194718B1 (en) Embedded board and method of manufacturing the same
KR102503892B1 (en) Package on package typed semiconducotor packages and methods for fabricating the same
JP2010219121A (en) Semiconductor device and electronic device
US20150016082A1 (en) Printed circuit board and method of manufacturing the same
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR20160103394A (en) Semiconductor package
KR102356811B1 (en) Printed circuit board, package and method of manufacturing the same
KR102253472B1 (en) Printed Circuit Board and Method of the Same
KR20170067481A (en) Printed circuit board, eletronic device package the same and method for manufacturing for printed circuit board
KR102582421B1 (en) Printed circuit board, eletronic device package having the same
KR20160125719A (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160004157A (en) Chip embedded substrate and method of manufacturing the same
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US10068838B2 (en) Glass fiber reinforced package substrate
CN107946285B (en) Electronic package and manufacturing method thereof
KR20160095520A (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR102281460B1 (en) Embedded board and method of manufacturing the same
US9627224B2 (en) Semiconductor device with sloped sidewall and related methods
KR102544561B1 (en) Printed circuit board
US9041229B1 (en) Merged fiducial for semiconductor chip packages
JP2012190871A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant