KR102468756B1

KR102468756B1 - 게이트 구동 회로, 터치표시장치 및 표시패널

Info

Publication number: KR102468756B1
Application number: KR1020170177390A
Authority: KR
Inventors: 오우람
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-21
Filing date: 2017-12-21
Publication date: 2022-11-18
Also published as: KR20190075640A

Abstract

본 발명의 실시예들은 게이트 구동 회로, 터치표시장치 및 표시패널에 관한 것으로서, 더욱 상세하게는, 출력 버퍼회로들이 공유하는 공유 시프트레지스터를 갖는 공유 구조를 갖거나 디스플레이 구동이 중단된 영역에 해당하는 게이트 라인의 전압 상태를 제어해줄 수 있는 테일 트랜지스터를 갖는 게이트 구동 회로와, 이를 포함하는 터치표시장치 및 표시패널에 관한 것이다.
본 발명의 실시예들에 의하면, 네로우 베젤 구현에 도움을 줄 수 있을 뿐만 아니라, 디스플레이 구동과 터치 구동을 시분할하여 수행하는 경우 터치 구동에 의해 디스플레이 구동이 중단되더라도 영상 품질이 저하되지 않도록 해주고 터치 감도도 향상시킬 수 있다.

Description

게이트 구동 회로, 터치표시장치 및 표시패널{GATE DRIVING CIRCUIT, TOUCH DISPLAY DEVICE AND DISPLAY PANEL}

본 발명은 게이트 구동 회로, 터치표시장치 및 표시패널에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 터치 디스플레이 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치, 플라즈마 표시장치, 유기발광표시장치 등과 같은 여러 가지 표시장치가 활용되고 있다.

이러한 표시장치는 데이터 라인들과 게이트 라인들이 배치된 표시패널을 포함하고, 데이터 라인들을 구동하는 데이터 구동 회로와, 게이트 라인들을 구동하는 게이트 구동 회로들 등을 구현하는 많은 집적회로들을 포함할 수 있다.

이와 같이, 표시장치는 많은 집적회로들을 필요로 하기 때문에, 집적회로 개수가 많아질 뿐만 아니라, 집적회로들을 표시패널에 본딩하기 위하여 표시패널의 베젤 영역이 커질 수밖에 없는 문제점이 있어왔다.

한편, 이러한 표시장치 중, 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력방식을 제공하는 터치표시장치가 있다.

이러한 터치표시장치는 영상 표시 기능 및 터치 감지 기능을 모두 제공해야 하기 때문에, 프레임 시간 등의 구동 시간을 디스플레이 구동 기간과 터치 구동 기간으로 시분할하고, 디스플레이 구동 기간에서 디스플레이 구동을 수행하고, 디스플레이 구동 기간 이후에 진행되는 터치 구동 기간에서 터치 구동 및 터치 감지를 수행한다.

종래의 터치표시장치는, 전술한 시분할 구동 방식을 구동하는 경우, 터치 구동에 의해 디스플레이 구동이 중단되기 때문에, 디스플레이 구동 상태가 영향을 받게 되어, 영상 품질이 저하되는 문제점이 발생하고 있다.

이러한 배경에서, 본 발명의 실시예들의 목적은, 네로우 베젤 구현을 가능하게 하는 게이트 구동 구조를 갖는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공하는 데 있다.

또한, 본 발명의 실시예들의 다른 목적은, 디스플레이 품질 및 터치 감도 품질을 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공하는 데 있다.

또한, 본 발명의 실시예들의 또 다른 목적은, 디스플레이 구동과 터치 구동을 시분할하여 수행하는 경우, 터치 구동에 의해 디스플레이 구동이 중단되더라도 영상 품질이 저하되지 않도록 해주고 터치 감도도 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공하는 데 있다.

또한, 본 발명의 실시예들의 또 다른 목적은, 하나의 디스플레이 프레임 화면을 디스플레이 하는 도중에 터치를 센싱하기 위한 터치 구동을 수행하더라도, 터치 구동에 의한 디스플레이 구동 중단에 따른 영상 품질 저하를 방지해줄 수 있고 터치 감도도 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공하는 데 있다.

일 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 터치전극이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동 회로와, 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 다수의 터치전극을 구동하는 터치 구동 회로를 포함하는 터치표시장치를 제공할 수 있다.

이러한 터치표시장치에서, 게이트 구동 회로는, 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로와, 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함할 수 있다.

이러한 게이트 구동 회로에서, 다수의 출력 버퍼회로 각각은, 풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 출력노드를 통해 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함할 수 있다.

다수의 테일 트랜지스터 각각은, 테일 제어신호에 따라 턴-온 되어, 풀업 트랜지스터의 클럭노드와 풀다운 트랜지스터의 기저노드를 전기적으로 연결해줄 수 있다.

게이트 구동 회로는, 표시패널의 넌-액티브 영역에 내장되어 배치되며 다수의 게이트 라인과 대응되는 다수의 GIP (Gate In Panel) 회로를 포함활 수 있다.

게이트 구동 회로는, 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 더 포함할 수 있다.

다수의 출력 버퍼회로 중 서로 인접한 제1 출력 버퍼회로와 제2 출력 버퍼회로는 하나의 공유 시프트 레지스터를 공유할 수 있다.

공유 시프트 레지스터는, 제1 출력 버퍼회로에 포함된 풀업 트랜지스터의 풀업 게이트 노드와 제2 출력 버퍼회로에 포함된 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고, 제1 출력 버퍼회로에 포함된 풀다운 트랜지스터의 풀다운 게이트 노드와 제2 출력 버퍼회로에 포함된 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어할 수 있다.

하나의 디스플레이 프레임 기간은, 제1 디스플레이 구동 기간, 제1 터치 구동 기간, 제2 디스플레이 구동 기간 및 제2 터치 구동 기간을 포함할 수 있다.

터치 구동 회로는, 제1, 제2 디스플레이 구동 기간 동안 DC 전압 형태의 공통 전압을 다수의 터치전극에 공급하고, 제1, 제2 터치 구동 기간 동안 변조 신호 형태인 터치 구동 신호를 다수의 터치전극 중 하나 이상에 공급할 수 있다.

제1, 제2 터치 구동 기간 동안, 테일 트랜지스터는 턴-온 되고, 클럭노드는 기저노드와 대응되는 전압 상태를 가질 수 있다.

터치표시장치는, 제1, 제2 터치 구동 기간 동안, 터치 구동 신호와 대응되는 로드 프리 구동 신호를 다수의 게이트 라인의 전체 또는 일부로 공급하는 게이트 로드 프리 구동 회로를 더 포함할 수 있다.

로드 프리 구동 신호는, 테일 트랜지스터에 의해 연결된 기저노드와 클럭노드에 인가된 기저전압을 기준으로 전압 레벨이 가변되고 터치 구동 신호와 동일한 위상을 갖는 변조 신호일 수 있다.

다른 측면에서, 본 발명의 실시예들은, 서로 교차하는 방향으로 배치된 다수의 데이터 라인과 다수의 게이트 라인과, 다수의 터치전극과, 다수의 터치전극과 대응되어 전기적으로 연결된 다수의 터치라인과, 넌-액티브 영역에 배치된 복수의 클럭신호 배선을 포함하는 표시패널을 제공할 수 있다.

이러한 표시패널은, 넌-액티브 영역에 배치되며, 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로를 포함할 수 있다.

또한, 표시패널은, 넌-액티브 영역에 배치되며, 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함할 수 있다.

다수의 출력 버퍼회로 각각은, 풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 출력노드를 통해 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함할 수 있다.

표시패널은, 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 더 포함할 수 있다.

제1, 제2 터치 구동 기간 동안, 터치 구동 신호와 대응되는 로드 프리 구동 신호가 다수의 게이트 라인의 전체 또는 일부로 공급되고, 로드 프리 구동 신호는, 테일 트랜지스터에 의해 연결된 기저노드와 클럭노드에 인가된 기저전압을 기준으로 전압 레벨이 가변 되고 터치 구동 신호와 동일한 위상을 갖는 변조 신호일 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 터치전극이 배치된 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동회로와, 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 다수의 터치전극을 구동하는 터치 구동 회로를 포함하는 터치표시장치를 제공할 수 있다.

게이트 구동 회로는, 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로와, 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 포함할 수 있다.

게이트 구동 회로는, 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 더 포함할 수 있다.

또 다른 측면에서, 본 발명의 실시예들은, 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로를 포함하는 게이트 구동 회로를 포함할 수 있다.

이러한 게이트 구동 회로는, 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 포함할 수 있다.

또한, 게이트 구동 회로는, 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함할 수 있다.

다수의 출력 버퍼회로 각각은, 풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 상기 출력노드를 통해 상기 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함할 수 있다.

이러한 시프트 레지스터는, 제1 출력 버퍼회로에 포함된 풀업 트랜지스터의 풀업 게이트 노드와 제2 출력 버퍼회로에 포함된 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고, 제1 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드와 제2 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어할 수 있다.

이상에서 전술한 본 발명의 실시예들에 의하면, 네로우 베젤 구현을 가능하게 하는 게이트 구동 구조를 갖는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 품질 및 터치 감도 품질을 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 구동과 터치 구동을 시분할하여 수행하는 경우, 터치 구동에 의해 디스플레이 구동이 중단되더라도 영상 품질이 저하되지 않도록 해주고 터치 감도도 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 하나의 디스플레이 프레임 화면을 디스플레이 하는 도중에 터치를 센싱하기 위한 터치 구동을 수행하더라도, 터치 구동에 의한 디스플레이 구동 중단에 따른 영상 품질 저하를 방지해줄 수 있고 터치 감도도 향상시킬 수 있는 게이트 구동 회로, 터치표시장치 및 표시패널을 제공할 수 있다.

도 1은 본 발명의 실시예들에 따른 터치표시장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 터치표시장치의 디스플레이 파트를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 터치표시장치에서, 게이트 구동 회로가 GIP 타입으로 구현된 경우, 다수의 GIP 회로가 배치된 표시패널을 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 터치표시장치에서, GIP 회로의 개략적인 블록도이다.
도 5는 본 발명의 실시예들에 따른 터치표시장치의 터치 센싱 파트를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 터치표시장치의 구동 타이밍을 나타낸 도면이다.
도 7 및 도 8은 본 발명의 실시예들에 따른 터치표시장치가 디스플레이 구동과 터치 구동을 시분할 구동 방식으로 수행하는 경우, 구동 타이밍과 디스플레이 영역의 대응 관계를 설명하기 위한 도면들이다.
도 9는 본 발명의 실시예들에 따른 공유 GIP 구조를 갖는 GIP 회로를 간략하게 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 공유 GIP 구조로 된 게이트 구동 회로가 배치된 표시패널을 나타낸 도면이다.
도 11 및 도 12는 본 발명의 실시예들에 따른 공유 GIP 구조에 따른 게이트 구동 타이밍을 설명하기 위한 도면들로서, 터치 구동 전후의 디스플레이 구동 영역에 대하여, 공유 GIP 구조를 갖는 게이트 구동 회로의 게이트 구동 타이밍을 설명하기 위한 도면들이다.
도 13 및 도 14는 본 발명의 실시예들에 따른 공유 GIP 구조에 따른 게이트 구동 시 발생할 수 있는 현상을 설명하기 위한 도면들이다.
도 15는 본 발명의 실시예들에 따른 다른 공유 GIP 구조를 갖는 게이트 구동 회로가 배치된 표시패널을 나타낸 도면이다.
도 16 및 도 17은 본 발명의 실시예들에 따른 다른 공유 GIP 구조를 갖는 게이트 구동 회로의 게이트 구동 시 발생할 수 있는 현상을 설명하기 위한 도면들이다.
도 18은 본 발명의 실시예들에 따른 터치표시장치의 게이트 로드 프리 구동 회로를 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 터치표시장치에서, 터치구동기간 동안 터치전극과 게이트 라인에 인가되는 터치 구동 신호와 로드 프리 구동신호를 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 발명의 실시예들에 따른 터치표시장치(10)를 개략적으로 나타낸 도면이다.

본 발명의 실시예들에 따른 터치표시장치(10)는, 영상을 표시하는 영상 표시 기능을 제공할 뿐만 아니라, 손가락 및 펜(20) 등에 의한 터치 센싱 기능도 제공할 수 있다.

여기서, '펜(20)'은 신호 송수신 기능을 갖거나 터치표시장치(10)와 연동 동작을 수행할 수 있거나 자체 전원을 포함하는 터치 도구인 액티브 펜(Active Pen)과, 신호 송수신 기능 및 자체 전원 등이 없는 터치 도구인 패시브 펜(Passive Pen) 등을 포함할 수 있다. 펜(20)은 스타일러스(Stylus), 스타일러스 펜(Stylus Pen) 또는 액티브 스타일러스 펜(Active Stylus Pen) 등이라고도 할 수 있다.

여기서, 터치 도구는 손가락뿐만 아니라 손가락을 대신하여 화면을 터치할 수 있는 모든 물체를 의미하며, 터치 오브젝트 또는 터치 포인터라고도 할 수 있다.

아래에서, '손가락'은 손가락, 패시브 펜 등의 수동적인 터치 도구를 포함하는 것으로 간주할 수 있다.

본 발명의 실시예들에 따른 터치표시장치(10)는, 일 예로, 텔레비전(TV), 모니터 등일 수도 있고, 태블릿, 스마트 폰 등의 모바일 디바이스일 수 있다.

본 발명의 실시예들에 따른 터치표시장치(10)는 영상 표시 기능을 제공하기 위한 디스플레이 파트(Display Part)와 터치 센싱을 위한 터치 센싱 파트(Touch Sensing Part)를 포함할 수 있다.

아래에서는, 도 2 내지 도 5를 참조하여, 터치표시장치(10)의 디스플레이 파트(Display Part)와 터치 센싱 파트(Touch Sensing Part)에 대한 구조를 간략하게 설명한다.

도 2는 본 발명의 실시예들에 따른 터치표시장치(10)의 디스플레이 파트를 나타낸 도면이다.

도 2를 참조하면, 본 발명의 실시예들에 따른 터치표시장치(10)의 디스플레이 파트(Display Part)는 표시패널(110), 데이터 구동 회로(120), 게이트 구동 회로(130) 및 디스플레이 컨트롤러(140) 등을 포함할 수 있다.

표시패널(110)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)이 서로 교차하는 방향으로 배치되고, 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의되는(구획되는) 다수의 서브픽셀(SP)이 배열되어 있다.

데이터 구동 회로(120)는 다수의 데이터 라인(DL)로 데이터 전압을 공급하여 다수의 데이터 라인(DL)을 구동한다.

게이트 구동 회로(130)는 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급하여 다수의 게이트 라인(GL)을 구동한다.

디스플레이 컨트롤러(140)는 데이터 구동 회로(120) 및 게이트 구동 회로(130)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동 회로(120) 및 게이트 구동 회로(130)의 동작을 제어한다.

이러한 디스플레이 컨트롤러(140)는, 각 디스플레이 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

이러한 디스플레이 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어 장치일 수 있다.

이러한 디스플레이 컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(120)와 함께 집적 회로로 구현될 수도 있다.

한편, 데이터 구동 회로(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 소스 드라이버 집적회로는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있으며, 경우에 따라서, 아날로그 디지털 컨버터(Analog to Digital Converter) 등을 더 포함할 수 있다.

데이터 구동 회로(120)는, 표시패널(110)의 일측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다.

데이터 구동 회로(120)는, 일 예로, TCP (Tape Carrier Package) 타입, COG (Chip On Glass) 타입, 또는 COF (Chip On Film) 타입 등으로 구현될 수 있다.

게이트 구동 회로(130)는, 적어도 하나의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함하여 구현될 수 있다.

각 게이트 드라이버 집적회로는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.

게이트 구동 회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다.

데이터 구동 회로(120)는, 일 예로, TCP (Tape Carrier Package) 타입, COG (Chip On Glass) 타입, COF (Chip On Film) 타입, 또는 GIP (Gate In Panel) 타입 등으로 구현될 수 있다.

한편, 표시패널(110)은 액정표시패널, 유기발광표시패널 및 플라즈마 표시패널 등의 다양한 타입의 표시패널일 수 있다.

도 3은 본 발명의 실시예들에 따른 터치표시장치(10)에서, 게이트 구동 회로(130)가 GIP (Gate In Panel, 이하, GIP라고 함) 타입으로 구현된 경우, 다수의 GIP 회로(GIPC(1)~GIPC(2n), n은 자연수)가 배치된 표시패널(110)을 나타낸 도면이다.

표시패널(110)의 영상 표시 영역에 해당하는 액티브 영역(A/A: Active Area)에는 2n개의 게이트 라인(GL(1)~GL(2n), n은 자연수)이 배치될 수 있다.

게이트 구동 회로(130)는, 표시패널(110)에 내장되어 배치되는 GIP 타입일 수 있다.

이에, 게이트 구동 회로(130)는, 표시패널(110)의 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역(Non-active Area)에 내장되어 배치되며, 2n개의 게이트 라인(GL(1)~GL(2n))과 서로 대응되는 2n개의 GIP 회로(GIPC: GIP Circuit)를 포함할 수 있다.

따라서, 2n개의 GIP 회로(GIPC)는 2n개의 게이트 라인(GL(1)~GL(2n))으로 게이트 신호(스캔 신호)를 출력할 수 있다.

전술한 바와 같이, 게이트 구동 회로(130)를 GIP 타입으로 구현함으로써, 게이트 구동 기능을 갖는 별도의 집적회로를 제작하고, 이를 표시패널(110)에 본딩할 필요가 없다. 따라서, 집적회로 수를 줄여주고 집적회로를 표시패널(110)에 연결하는 공정을 생략할 수 있다. 또한, 표시패널(110)에서의 IC 본딩 영역을 줄일 수 있다.

2n개의 GIP 회로(GIPC)는 서로를 구별해주고, 2n개의 게이트 라인(GL(1)~GL(2n))과의 대응관계를 식별해주기 위하여, GIPC(1), GIPC(2), … GIPC(2n)로 기재할 수 있다.

도 3에서는, 2n개의 GIP 회로(GIPC(1)~GIPC(2n)는 액티브 영역(A/A)의 양측에 나누어져 배치되는 경우를 예시한 것이다.

예를 들어, 2n개의 GIP 회로(GIPC(1)~GIPC(2n) 중 홀수 번째 GIP 회로(GIPC(1), GIPC(3), … , GIPC(2n-1))는 홀수 번째 게이트 라인(GL(1), GL(3), … , GL(2n-1))을 구동할 수 있다. 2n개의 GIP 회로(GIPC(1)~GIPC(2n) 중 짝수 번째 GIP 회로(GIPC(2), GIPC(4), … , GIPC(2n))는 짝수 번째 게이트 라인(GL(2), GL(4), … , GL(2n))을 구동할 수 있다.

도 3의 예시와 다르게, 2n개의 GIP 회로(GIPC(1)~GIPC(2n)가 액티브 영역(A/A)의 한 측에만 배치될 수도 있다. 다만, 아래에서는, 설명의 편의를 위하여, 2n개의 GIP 회로(GIPC(1)~GIPC(2n)가 액티브 영역(A/A)의 양측에 배치되는 것을 예로 들어 설명한다.

표시패널(110)의 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역에는, 게이트 신호 생성 및 출력에 필요한 2가지 이상의 클럭신호를 게이트 구동 회로(130)로 전달하기 위한 복수의 클럭신호 배선(CL)이 배치될 수 있다.

2가지 이상의 클럭신호는 위상이 서로 다를 수 있다.

2n개의 GIP 회로(GIPC(1)~GIPC(2n)가 액티브 영역(A/A)의 양측에 배치되는 경우, 클럭신호 배선(CL)의 개수는, 클럭신호의 종류의 개수의 2배일 수 있다.

2n개의 GIP 회로(GIPC(1)~GIPC(2n)가 액티브 영역(A/A)의 한측에 배치되는 경우, 클럭신호 배선(CL)의 개수는, 클럭신호의 종류의 개수와 동일할 수 있다.

도 4는 본 발명의 실시예들에 따른 터치표시장치(10)에서, GIP 회로(GIPC: GIP Circuit)의 개략적인 블록도로서, 도 3의 2n개의 GIP 회로(GIPC(1)~GIPC(2n) 각각에 대한 블록도이다.

도 4를 참조하면, 하나의 GIP 회로(GIPC)는 시프트 레지스터(SR: Shift Register)와 출력 버퍼회로(OBC: Output Buffer Circuit)를 포함할 수 있다.

출력 버퍼회로(OBC)는 게이트 구동 상태에 중요한 2가지 노드(Q, QB)가 존재하며, 풀업 트랜지스터 및 풀다운 트랜지스터를 포함할 수 있다. 여기서, 풀업 트랜지스터의 게이트 노드가 Q노드에 해당하고, 풀다운 트랜지스터의 게이트 노드가 QB 노드에 해당할 수 있다.

시프트 레지스터(SR)는 시프트 로직(Shift Logic) 회로라고도 할 수 있으며, 클럭신호에 동기 되어 스캔 신호를 생성하는데 사용될 수 있다.

시프트 레지스터(SR)는 출력 버퍼회로(OBC)가 스캔 신호를 출력할 수 있도록, 출력 버퍼회로(OBC)의 Q노드와 QB노드를 제어할 수 있으며, 이를 위해, 다수의 트랜지스터들을 포함할 수 있다.

시프트 레지스터(SR)는 게이트 신호(스캔 신호)를 발생시키기 시작하여 클럭신호에 따라 시프트 레지시터(SR)의 출력이 차례로 턴-온 된다. 즉, 클럭신호를 이용하여 시프트 레지스터(SR)의 출력상태의 시간을 제어하면 순차적으로 게이트 라인(GL)의 온/오프를 결정하는 로직 상태를 출력 버퍼회로(OBC)로 보낼 수 있다.

이러한 시프트 레지스터(SR)에 따라, 출력 버퍼회로(OBC)의 Q노드와 QB노드 각각의 전압 상태가 달라질 수 있다. 이에 따라, 출력 버퍼회로(OBC)는, 해당 게이트 라인(GL)을 턴-온 시키기 위한 전압(예: 하이 레벨 전압 또는 로우 레벨 전압에 해당하며, 일 예로, 하이 레벨 전압(VGH)을 갖는 클럭신호일 수 있음)을 해당 게이트 라인(GL)으로 출력하거나, 해당 게이트 라인(GL)을 턴-오프 시키기 위한 전압(예: 로우 레벨 전압 또는 하이 레벨 전압에 해당하며, 일 예로, 로우 레벨 전압(VGL)을 갖는 기저전압(VSS)일 수 있음)을 해당 게이트 라인(GL)으로 출력할 수 있다.

한편, 하나의 GIP 회로(GIPC)는 시프트 레지스터(SR: Shift Register)와 출력 버퍼회로(OBC: Output Buffer Circuit) 이외에, 레벨 시프터(Level Shifter)를 더 포함할 수도 있다.

도 5는 본 발명의 실시예들에 따른 터치표시장치(10)의 터치 센싱 파트를 나타낸 도면이다.

터치표시장치(10)는 캐패시턴스 기반의 터치 센싱 기법을 통해 손가락 및/또는 펜(20)에 의한 터치 유무 또는 터치 위치를 센싱할 수 있다.

터치표시장치(10)는 터치패널(TSP)과 이를 구동하기 위한 터치회로(500)을 포함할 수 있다.

터치패널(TSP)에는 다수의 터치전극(TE)과 이와 대응되어 연결된 다수의 터치라인(TL)이 배치될 수 있다.

터치표시장치(10)는 셀프 캐패시턴스(Self-capacitance)에 기반하여 터치를 센싱할 수도 있고, 뮤추얼 캐피시턴스(Mutual-capacitance)에 기반하여 터치를 센싱할 수도 있다.

다만, 아래에서는, 설명의 편의를 위하여, 터치표시장치(10)는 셀프 캐패시턴스(Self-capacitance)에 기반하여 터치를 센싱하는 경우를 가정하여 설명한다. 따라서, 터치패널(TSP)은 셀프 캐패시턴스 기반의 터치 센싱에 적합한 터치전극 구조를 가질 수 있다.

예를 들어, 터치회로(500)는, 터치패널(TSP)에 배치된 각 터치전극(TE)마다 형성된 캐패시턴스 또는 그 변화를 측정하여 터치입력을 센싱하는 셀프 캐패시턴스(Self-capacitance) 기반의 터치 센싱 기능을 제공할 수 있다.

셀프 캐패시턴스 기반의 터치 센싱을 위해, 터치패널(TSP)에는 다수의 터치전극(TE)이 배치되는데, 다수의 터치전극들(TE) 각각은 터치 구동 신호가 인가되고 터치 센싱 신호가 센싱 될 수 있다.

터치회로(500)는 터치패널(TSP)에 배치된 다수의 터치전극(TE)의 전체 또는 일부를 구동하여 센싱하기 위한 터치 구동 회로(150)과, 터치 구동 회로(150)의 센싱 결과에 따른 센싱 데이터를 이용하여 터치 유무 및/또는 터치 좌표를 결정하는 터치 컨트롤러(160)를 포함할 수 있다.

터치 구동 회로(150)와 터치 컨트롤러(160)는 별도로 구현될 수도 있고 통합되어 구현될 수도 있다.

다수의 터치전극들(TE) 각각은 하나 이상의 터치라인(SL)을 통해 터치회로(500)의 터치 구동 회로(150)와 전기적으로 연결될 수 있다.

하나의 터치전극(TE)의 형상은 예시일 뿐 다양하게 설계될 수 있다.

또한, 하나의 터치전극(TE)이 형성되는 영역의 크기는 하나의 서브픽셀이 형성되는 영역의 크기와 대응될 수도 있다.

또는, 하나의 터치전극(TE)이 형성되는 영역의 크기는 하나의 서브픽셀이 형성되는 영역의 크기보다 클 수 있다. 이 경우, 하나의 터치전극(TE)은 둘 이상의 데이터 라인들 및 둘 이상의 게이트 라인들과 중첩될 수 있다.

예를 들어, 하나의 터치전극(TE)이 형성되는 영역의 크기는 수 개 내지 수십 개의 서브픽셀 영역의 크기와 대응될 수 있다.

한편, 터치패널(TSP)은 표시패널(110)과 별도로 제작되어 표시패널(110)에 결합되는 외장형(애드-온(Add-On) 타입이라고도 함)이거나, 표시패널(110)에 내장되는 내장형(예: 인-셀(In-Cell) 타입, 온-셀(On-Cell) 타입 등)일 수도 있다.

터치패널(TSP)이 표시패널(110)에 내장된 경우, 표시패널(110)의 제작 시, 터치전극들(TE)이 디스플레이 구동과 관련된 다른 전극이나 신호 배선들과 함께 형성될 수 있다.

아래에서는, 설명의 편의를 위하여, 터치패널(TSP)이 표시패널(110)에 내장된 경우를 예로 들어 설명한다.

전술한 바와 같이, 터치회로(300)는, 터치패널(TSP)로 터치 구동 신호를 공급하고 터치패널(TSP)로부터 터치 센싱 신호를 검출(수신)하기 위한 하나 이상의 터치구동회로(150)와, 터치구동회로(150)의 터치 센싱 신호 검출 결과를 이용하여 터치 입력의 유무 및/또는 위치 등을 알아내는 터치 컨트롤러(160) 등을 포함할 수 있다.

터치회로(300)에 포함된 하나 이상의 터치구동회로(150) 각각은 하나의 집적회로(IC)로 구현될 수 있다.

한편, 터치회로(300)에 포함된 하나 이상의 터치구동회로(150)는, 데이터 구동 회로(120)를 구현한 하나 이상의 소스 드라이버 집적회로와 함께, 통합된 하나 이상의 통합 집적회로로 통합되어 구현될 수도 있다.

즉, 터치표시장치(10)는 하나 이상의 통합 집적회로를 포함할 수 있는데, 각 통합 집적회로는 터치구동회로(150)와 소스 드라이버 집적회로를 포함할 수 있다.

이와 같이, 터치 구동을 위한 터치구동회로(150)와 데이터 구동을 위한 소스 드라이버 집적회로의 통합 구현은, 터치패널(TSP)이 표시패널(110)에 내장되는 내장형이고, 터치전극들(TE)과 연결된 터치라인들(SL)이 데이터 라인들(DL)과 평행하게 배치된 경우에, 터치 구동 및 데이터 구동을 효과적으로 수행할 수 있다.

한편, 터치패널(TSP)이 표시패널(110)에 내장되는 내장형인 경우, 각 터치전극(TE)은 다양하게 만들어질 수 있다.

터치표시장치(100)가 액정표시장치 등의 타입으로 구현된 경우, 영상 표시를 위한 디스플레이 구동 기간 동안 공통전압이 인가되는 공통전극들을 여러 개로 블록화 하고, 이를 터치전극들(TE)로 활용할 수 있다. 예를 들어, 터치전극(TE)은, 터치 센싱을 위한 터치 구동 기간 동안 터치 구동 신호가 인가되거나 터치 센싱 신호가 검출되고, 영상 표시를 위한 디스플레이 구동 기간 동안 공통 전압이 인가될 수 있다.

이 경우, 디스플레이 구동 기간 동안, 터치전극들(TE)은 터치회로(300)의 내부에서 모두 전기적으로 연결되고, 공통 전압을 공통으로 인가 받을 수 있다.

터치 구동 기간 동안, 터치회로(300)의 내부에서 터치전극들(TE) 중 일부 또는 전체가 선택되고, 선택된 하나 이상의 터치전극들(TE)은 터치회로(300)의 터치구동회로(150)로부터 터치 구동 신호가 인가되거나, 터치회로(300)의 터치구동회로(150)에 의해 터치 센싱 신호가 검출될 수 있다.

또한, 각 터치전극(TE)은 중첩되는 다수의 서브픽셀 내 픽셀 전극과 전계를 형성하기 위하여 다수의 슬릿(홀(Hole)이라고도 함)이 존재할 수 있다.

한편, 터치표시장치(10)가 유기발광표시장치로 구현된 경우, 다수의 터치전극(TE) 및 다수의 터치라인(SL)은, 표시패널(110)에서 전면 배치되며 공통전압이 인가되는 공통전극(예: 캐소드 전극 등) 상에 배치된 봉지 층(Encapsulation Layer) 상에 위치할 수 있다.

여기서, 표시패널(110)에 전면에 배치된 공통전극은, 일 예로, 각 서브픽셀(SP) 내 유기발광다이오드(OLED: Organic Light Emitting Diode)의 애노드 전극(픽셀 전극에 해당함)과 캐소드 전극 중 캐소드 전극일 수 있고, 공통 전압은 캐소드 전압일 수 있다.

이 경우, 다수의 터치전극들(TE) 각각은 오픈 영역(개구부)이 없는 전극 형태일 수 있다. 이때, 다수의 터치전극들(TE) 각각은 서브픽셀들(SP)에서의 발광을 위해 투명전극일 수 있다.

또는, 다수의 터치전극들(TE) 각각은 여러 개의 오픈 영역(개구부)이 있는 메쉬 타입의 전극일 수 있다. 이때, 다수의 터치전극들(TE) 각각에서 각 오픈 영역은 서브픽셀(SP)의 발광 영역(예: 애노드 전극의 일부가 위치한 영역)에 대응될 수 있다.

한편, 터치 구동 기간(터치 센싱 기간) 동안, 터치 구동 신호가 터치전극들(TE) 및 터치라인들(SL)에 공급될 때, 표시패널(110)에 공급되는 터치 구동 신호가 공급되는 터치전극들(TE) 및 터치라인들(SL)과, 터치 센싱과는 관련이 없을 수 있는 다른 전극 및 신호들에도 터치 구동 신호와 동일하거나 대응되는 신호가 인가될 수 있다.

여기서, 터치 구동 신호와 동일하거나 대응되는 신호는 로드 프리 구동 신호라도 한다. 이러한 로드 프리 구동(LFD: Load Free Driving, 이하, LFD라고도 함) 신호는, 터치 센싱 대상이 되는 터치전극(TE)과 다른 종류의 전극 또는 그 주변의 터치전극 사이에 형성된 기생 캐패시턴스를 제거하기 위한 구동 신호이다.

예를 들어, 터치표시장치(10)는 데이터 라인과 터치전극 간의 기생 캐패시턴스 저감을 위하여 데이터 로드 프리 구동을 수행할 수 있다. 이 경우, 터치 구동 기간 동안, 모든 데이터 라인(DL) 또는 일부의 데이터 라인(DL)으로 터치 구동 신호와 동일하거나 대응되는 로드 프리 구동 신호가 인가될 수 있다.

다른 예를 들어, 터치표시장치(10)는 게이트 라인과 터치전극 간의 기생 캐패시턴스 저감을 위하여 게이트 로드 프리 구동을 수행할 수 있다. 이 경우, 터치 구동 기간 동안, 모든 게이트 라인(GL) 또는 일부의 게이트 라인(GL)으로 터치 구동 신호와 동일하거나 대응되는 로드 프리 구동 신호가 인가될 수 있다.

또 다른 예를 들어, 터치표시장치(10)는 센싱 대상이 되는 터치전극과 그 주변의 터치전극 간의 기생 캐패시턴스 저감을 위하여 터치전극 로드 프리 구동을 수행할 수 있다. 이 경우, 터치 구동 기간 동안, 모든 터치전극들(TE)로 터치 구동 신호와 동일하거나 대응되는 로드 프리 구동 신호가 인가될 수 있다.

한편, 실시 예들에서, 터치 구동 신호는 터치패널(TSP), 표시패널(110), 또는 터치패널(TSP)을 내장하는 표시패널(110)에 인가되는 모든 신호를 의미할 수 있으며, LFD 신호라고도 한다.

한편, 집적회로의 구현 및 배치 위치와 관련하여, 일 예로, 터치표시장치(10)에서, 터치구동회로(150)와 소스 드라이버 집적회로(SDIC)를 표시패널(110)과 전기적으로 연결해주기 위하여, 통합 집적회로는 필름 상에 실장되고, 필름의 일단이 터치패널(TSP)과 연결되고, 필름의 타단이 인쇄회로기판에 연결될 수 있다. 이 경우, 통합 집적회로는 칩 온 필름(COF: Chip On Film) 타입이라고 할 수 있다.

통합 집적회로가 실장된 필름과 연결된 인쇄회로기판 상에는 실장 된 터치 컨트롤러(160)가 실장될 수 있다.

한편, 통합 집적회로는 터치패널(TSP) 상에 본딩되는 칩 온 글라스(COG: Chip On Glass) 타입으로도 구현될 수도 있다.

한편, 터치회로(300)의 하나 이상의 터치구동회로(150)와 터치 컨트롤러(160)는 1개의 부품으로 통합되어 구현될 수도 있다.

도 6은 본 발명의 실시예들에 따른 터치표시장치(10)의 구동 타이밍을 나타낸 도면이다. 도 7 및 도 8은 본 발명의 실시예들에 따른 터치표시장치(10)가 디스플레이 구동과 터치 구동을 시분할 구동 방식으로 수행하는 경우, 구동 타이밍과 디스플레이 영역의 대응 관계를 설명하기 위한 도면들이다.

도 6을 참조하면, 본 발명의 실시예들에 따른 터치표시장치(10)는, 영상 표시를 위한 '디스플레이 구동'과, 손가락 및/또는 펜(20)에 의한 터치를 센싱하기 위한 '터치 구동'을 시분할하여 수행할 수 있다.

터치표시장치(10)에서는, 디스플레이 구동 기간(D)과 터치 구동 기간(T)이 교번되면서 할당된다.

디스플레이 구동 기간(D) 동안에는 디스플레이 구동이 진행되어 영상 표시가 되며, 터치 구동 기간(T) 동안에는 터치 구동이 진행되어 손가락 터치가 센싱되거나 펜 터치가 센싱될 수 있다.

이러한 시분할 구동 방식의 경우, 터치 구동 기간(T)은 디스플레이 구동이 수행되지 않는 블랭크(Blank) 기간일 수 있다.

한편, 터치표시장치(10)는 하이 레벨과 로우 레벨로 스윙 되는 동기화 신호(TSYNC)를 발생시키고, 동기화 신호(TSYNC)를 이용하여, 디스플레이 구동 기간(D)과 터치 구동 기간(T)을 식별하거나 제어할 수 있다. 즉, 동기화 신호(TSYNC)는 터치 구동 기간(T)을 정의하는 구동 타이밍 제어 신호이다.

예를 들어, 동기화 신호(TSYNC)의 하이 레벨 구간 (또는 로우 레벨 구간)은 디스플레이 구동 기간(D)을 지시하고, 동기화 신호(TSYNC)의 로우 레벨 구간 (또는 하이 레벨 구간)은 터치 구동 기간(T)을 지시할 수 있다.

터치전극(TE)이 디스플레이 구동에 필요한 공통전극의 역할도 하는 경우, 디스플레이 구동 기간(D) 동안에는 다수의 터치전극(TE)으로 공통전압(VCOM)이 인가되고, 터치 구동 기간(T) 동안에는 다수의 터치전극(TE)의 전체 또는 일부로 터치구동신호(TDS)가 인가될 수 있다.

도 6과 도 7을 참조하여 예를 들어 다시 설명하면, 하나의 디스플레이 프레임 기간은, 제1 디스플레이 구동 기간(D1), 제1 터치 구동 기간(T1), 제2 디스플레이 구동 기간(D2) 및 제2 터치 구동 기간(T2)을 포함할 수 있다.

터치 구동 회로(150)는, 제1, 제2 디스플레이 구동 기간(D1, D2) 동안, DC 전압 형태의 공통 전압(VCOM)을 다수의 터치전극(TE)에 공급하고, 제1, 제2 터치 구동 기간(T1, T2) 동안, 변조 신호 형태인 터치 구동 신호(TDS)를 다수의 터치전극(TE) 중 하나 이상에 공급할 수 있다.

이러한 경우, 터치 센서에 해당하는 터치전극(TE)과 디스플레이 구동에 필요한 공통 전극을 별도로 표시패널(110)에 형성하지 않아도 되기 때문에, 패널 제작 공정이 쉬어지고 패널 두께를 얇게 해줄 수 있다.

한편, 하나의 디스플레이 프레임 기간은, 1개의 디스플레이 구동 기간과 1개의 터치 구동 기간을 포함할 수 있다. 이 경우, 하나의 디스플레이 프레임 화면이 표시된 이후, 터치 구동이 진행될 수 있다.

이와 다르게, 도 7 및 도 8에 도시된 바와 같이, 하나의 디스플레이 프레임 기간은 2개 이상의 디스플레이 구동 기간(T1, T2, …)과 2개 이상의 터치 구동 기간(T1, T2, …)을 포함할 수 있다.

예를 들어, 도 7에 도시된 바와 같이, 하나의 디스플레이 프레임 기간은 2개의 디스플레이 구동 기간(D1, D2)과 2개의 터치 구동 기간(T1, T2)을 포함할 수 있다.

이 경우, 하나의 디스플레이 프레임 화면이 2개의 화면 영역(DA1, DA2)으로 나누어져서 표시되고, 그 사이마다 터치 구동이 진행될 수 있다. 즉, D1 기간 동안의 디스플레이 구동에 의해 DA1 영역이 표시되고, 이후 T1 기간 동안 터치 구동이 진행되고, D2 기간 동안의 디스플레이 구동에 의해 DA2 영역이 표시되며, 이후 T2 기간 동안 터치 구동이 진행될 수 있다.

예를 들어, 도 8에 도시된 바와 같이, 하나의 디스플레이 프레임 기간은 8개의 디스플레이 구동 기간(D1~D8)과 8개의 터치 구동 기간(T1~T8)을 포함할 수 있다.

이 경우, 하나의 디스플레이 프레임 화면이 8개의 화면 영역(DA1~DA8)으로 나누어져서 표시되고, 그 사이마다 터치 구동이 진행될 수 있다. 즉, D1 기간 동안의 디스플레이 구동에 의해 DA1 영역이 표시되고, 이후 T1 기간 동안 터치 구동이 진행되고, D2 기간 동안의 디스플레이 구동에 의해 DA2 영역이 표시되며, 이후 T2 기간 동안 터치 구동이 진행되는 방식으로 모든 화면영역(DA1~DA8)에서 디스플레이와 터치센싱이 수행될 수 있다.

한편, 도 8의 예시를 참조하면, 하나의 디스플레이 프레임 기간 내에 포함된 8개의 터치 구동 기간(T1~T8) 동안, 화면 전 영역에서의 터치를 센싱할 수 있다. 이 경우, 화면 전 영역에서 터치를 센싱하는 속도인 터치 프레임 레이트(Touch Frame Rate)와 화면 전 영역을 디스플레이 하는 속도인 디스플레이 프레임 레이트(Display Frame Rate)는 동일할 수 있다.

도 8의 예시를 참조하면, 하나의 디스플레이 프레임 기간 내에 포함된 8개의 터치 구동 기간(T1~T8) 동안, 화면 전 영역에서의 터치를 2차례 이상 센싱할 수도 있다. 이 경우, 화면 전 영역에서 터치를 센싱하는 속도인 터치 프레임 레이트(Touch Frame Rate)는, 화면 전 영역을 디스플레이 하는 속도인 디스플레이 프레임 레이트(Display Frame Rate)보다 빠를 수 있다. 이 경우, 신속한 터치 센싱 기능을 제공할 수 있다.

한편, 도 4를 참조하여 전술한 바와 같이, 각 GIP 회로(GIPC)는 출력 버퍼회로(OBC)와 이와 대응되는 시프트 레지스터(SR)를 포함한다. 여기서, 시프트 레지시터(SR)는 클럭신호에 동기 되어 스캔 신호를 생성하는데 사용되며, 출력 버퍼회로(OBC)가 스캔 신호를 출력할 수 있도록 출력 버퍼회로(OBC)의 Q노드와 QB노드를 제어할 수 있다.

이와 같이, 각 GIP 회로(GIPC)마다 시프트 레지시터(SR)를 포함하게 되면, 표시패널(110)의 넌-액티브 영역의 크기를 줄이기가 어렵다. 즉, 각 GIP 회로(GIPC)마다 포함되는 시프트 레지시터(SR)는 네로우 베젤(Narrow Bezel)을 구현하기 위한 장애가 될 수 있다.

이에, 네로우 베젤의 구현에 도움을 주기 위하여, 본 발명의 실시예들에 따른 터치표시장치(100) 및 그 표시패널(110)은 공유 GIP 구조(Shared GIP Structure)를 갖는 게이트 구동 회로(130)를 포함할 수 있다. 이러한 공유 GIP 구조를 갖는 게이트 구동 회로(130)를 간단하게 나타내면 도 9와 같다.

도 9는 본 발명의 실시예들에 따른 공유 GIP 구조를 갖는 GIP 회로(GIPC)를 간략하게 나타낸 도면이다.

발명의 실시예들에 따른 터치표시장치(100) 및 그 표시패널(110)에 배치된 게이트 구동 회로(130)에 포함된 각 GIP 회로(GIPC)는 공유 GIP 구조로 설계될 수 있다.

공유 GIP 구조는 2개의 출력 버퍼회로(OBC1, OBC2)가 1개의 공통 시프트 레지스터(CSR: Common Shift Register)를 공유하는 구조이다.

다시 말해, 제1 출력 버퍼회로(OBC1)와 공통 시프트 레지스터(CSR)가 하나의 GIP 회로(GIPC)를 구성하고, 제2 출력 버퍼회로(OBC2)와 공통 시프트 레지스터(CSR)가 다른 하나의 GIP 회로(GIPC)를 구성한다.

도 10은 본 발명의 실시예들에 따른 공유 GIP 구조를 갖는 게이트 구동 회로(130)가 배치된 표시패널(110)을 나타낸 도면이다.

도 10은 표시패널(110)에 액티브 영역(A/A)의 외곽 영역인 넌-액티브 영역에서 게이트 구동 회로(130)가 배치되는 영역을 도시한 도면이다.

도 10의 예시에서는, 4개의 게이트 라인을 구동하며 4개의 게이트 라인으로 게이트 출력신호(G1, G2, G3, G4)를 출력하는 4개의 GIP 회로(GIPC)와, 4개의 클럭신호(CLK1, CLK2, CLK3, CLK4)를 전달하는 4개의 클럭신호 배선(CL)이 넌-액티브 영역에 배치되어 있다.

도 10을 참조하면, 게이트 구동 회로(130)는, 4개의 게이트 라인에 대응되는 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)를 포함할 수 있다.

4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)는 4개의 GIP 회로(GIPC)에 대응된다.

공유 GIP 구조에 따르면, 게이트 구동 회로(130)는, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)를 제어하는 2개의 공유 시프트 레지스터(CSR1, CSR2)를 더 포함할 수 있다.

4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4) 중 서로 인접한 제1 출력 버퍼회로(OBC1)와 제2 출력 버퍼회로(OBC2)는 제1 공유 시프트 레지스터(CSR1)를 공유한다.

이와 마찬가지로, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4) 중 서로 인접한 제3 출력 버퍼회로(OBC3)와 제4 출력 버퍼회로(OBC4)는 제2 공유 시프트 레지스터(CSR2)를 공유한다.

전술한 바에 따르면, 도 10의 예시도에는, 제1 출력 버퍼회로(OBC1)와 제1 공유 시프트 레지스터(CSR1)를 포함하는 제1 GIP 회로와, 제2 출력 버퍼회로(OBC1)와 제1 공유 시프트 레지스터(CSR1)를 포함하는 제2 GIP 회로와, 제3 출력 버퍼회로(OBC3)와 제2 공유 시프트 레지스터(CSR2)를 포함하는 제3 GIP 회로와, 제4 출력 버퍼회로(OBC4)와 제2 공유 시프트 레지스터(CSR2)를 포함하는 제4 GIP 회로가 넌-액티브 영역에 배치된 것으로 볼 수 있다.

도 10을 참조하면, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4) 각각은, 풀업 트랜지스터(Tu1~Tu4)와 풀다운 트랜지스터(Td1~Td4)를 포함한다.

풀업 트랜지스터(Tu1~Tu4)와 풀다운 트랜지스터(Td1~Td4)는 해당 게이트 라인과 전기적으로 연결되는 출력노드에서 연결되며, 출력노드를 통해 해당 게이트 라인으로 해당 출력신호(G1~G4 중 하나)를 출력한다.

풀업 트랜지스터(Tu1~Tu4)는, 풀업 게이트 노드(Q)에 인가된 풀업 게이트 신호에 응답하여 클럭노드(Nc)에 인가된 클럭신호(CLK1~CLK4 중 하나)를 출력신호(G1~G4 중 하나)로서 출력노드를 통해 해당 게이트 라인으로 출력한다.

풀다운 트랜지스터(Td1~Td4)는, 풀다운 게이트 노드(QB)에 인가된 풀다운 게이트 신호에 응답하여 기저노드(Nb)에 인가되는 기저전압(VSS)을 출력신호(G1~G4 중 하나)로서 출력노드를 통해 해당 게이트 라인으로 출력한다.

공유 GIP 구조에 따르면, 제1 공유 시프트 레지스터(CSR1)는, 제1 출력 버퍼회로(OBC1)에 포함된 풀업 트랜지스터(Tu1)의 풀업 게이트 노드(Q)와 제2 출력 버퍼회로(OBC2)에 포함된 풀업 트랜지스터(Tu2)의 풀업 게이트 노드(Q)를 동시에 제어할 수 있다. 또한, 공유 GIP 구조에 따르면, 제1 공유 시프트 레지스터(CSR1)는, 제1 출력 버퍼회로(OBC1)에 포함된 풀다운 트랜지스터(Td1)의 풀다운 게이트 노드(QB)와 제2 출력 버퍼회로(OBC2)에 포함된 풀다운 트랜지스터(Td2)의 풀다운 게이트 노드(QB)를 동시에 제어할 수 있다.

이와 마찬가지로, 제2 공유 시프트 레지스터(CSR2)는, 제3 출력 버퍼회로(OBC3)에 포함된 풀업 트랜지스터(Tu3)의 풀업 게이트 노드(Q)와 제4 출력 버퍼회로(OBC4)에 포함된 풀업 트랜지스터(Tu4)의 풀업 게이트 노드(Q)를 동시에 제어할 수 있다. 또한, 제2 공유 시프트 레지스터(CSR2)는, 제3 출력 버퍼회로(OBC3)에 포함된 풀다운 트랜지스터(Td3)의 풀다운 게이트 노드(QB)와 제4 출력 버퍼회로(OBC4)에 포함된 풀다운 트랜지스터(Td4)의 풀다운 게이트 노드(QB)를 동시에 제어할 수 있다.

전술한 바와 같이, 공유 GIP 구조에 따르면, 베젤 영역(넌-액티브 영역)의 크기를 더욱더 줄일 수 있게 되어, 네로우 베젤(Narrow Bezel)의 구현이 쉬어질 수 있다.

한편, 게이트 구동 회로(130)는, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 테일 트랜지스터(TT1~TT4)를 포함할 수 있다.

4개의 테일 트랜지스터(TT1~TT4) 각각은 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 포함된 풀다운 트랜지스터(Td1~Td2)의 출력노드와 기저노드(Nb) 사이에 전기적으로 연결될 수 있다.

4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 테일 트랜지스터(TT1~TT4)는, 테일 제어신호(VSWT)에 의해 동시에 턴-온 또는 턴-오프 될 수 있다.

4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 테일 트랜지스터(TT1~TT4)는 터치 구동 기간(T)에 턴-온 되어, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 포함된 풀다운 트랜지스터(Td1~Td2)의 출력노드와 기저노드(Nb)를 전기적으로 연결해주어, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 게이트 라인에 기저전압(VSS)이 인가될 수 있다.

전술한 테일 트랜지스터(TT1~TT4)를 이용하는 경우, 터치패널(TSP)이 표시패널(110)에 내장된 경우에 터치 구동 기간(T) 동안 발생할 수 있는 게이트 신호의 노이즈에 의한 악 영향을 줄여줄 수 있다.

더 구체적으로, 게이트 신호의 노이즈에 해당하는 리플(ripple)이 터치전극(TE)에 영향을 주어, 터치 구동 및 터치 센싱 처리 시 오 동작이 발생할 수 있는데, 테일 트랜지스터(TT1~TT4)는 터치 구동 기간 동안 발생하는 게이트 신호의 리플을 빠른 시간 내에 방전시켜 공통전극 역할을 하는 터치전극(TE)에 대한 게이트 신호의 리플에 의한 영향을 저감시킬 수 있다.

도 11 및 도 12는 본 발명의 실시예들에 따른 공유 GIP 구조를 갖는 게이트 구동 회로(130)의 게이트 구동 타이밍을 설명하기 위한 도면들로서, 터치 구동 전후의 디스플레이 구동 영역에 대하여, 공유 GIP 구조를 갖는 게이트 구동 회로(130)의 게이트 구동 타이밍을 설명하기 위한 도면들이다. 도 13 및 도 14는 본 발명의 실시예들에 따른 공유 GIP 구조를 갖는 게이트 구동 회로(130)의 게이트 구동 시 발생할 수 있는 현상을 설명하기 위한 도면들이다.

단, 액티브 영역(A/A)의 양측에 게이트 구동 회로(130)가 배치되어 홀수/짝수(Odd/Even) 게이트 구동을 하는 경우를 가정하며, 홀수 번째 게이트 구동을 위한 4개의 클럭신호(CLK1_L, CLK2_L, CLK3_L, CLK4_L)와, 짝수 번째 게이트 구동을 위한 4개의 클럭신호(CLK1_R, CLK2_R, CLK3_R, CLK4_R)가 사용되는 경우를 가정한다.

도 11은 74~80 번째 게이트 라인(GL(74)~GL(80))에 배치된 영역을 포함하는 디스플레이 영역에 대한 제1 디스플레이 구동이 진행되고, 이후, 터치 구동이 진행되며, 이후, 81~94 번째 게이트 라인(GL(81)~GL(94))에 배치된 영역을 포함하는 디스플레이 영역에 대한 제2 디스플레이 구동이 진행되는 경우를 가정하여, 74~94 번째 게이트 라인(GL(74)~GL(94))에 대한 게이트 구동 타이밍을 나타낸 것으로서, 74~94 번째 게이트 라인(GL(74)~GL(94))에 대응되는 GIP 회로들 각각에 대응되는 트랜지스터(Tu, Td, TT)의 상태를 표시한 것이다.

도 12는 도 11과 같은 게이트 구동 타이밍에 따라, 71~90 번째 게이트 라인(GL(71)~GL(90))에 대응되는 GIP 회로들 각각에 입력되는 클럭신호들과, 73~87 번째 게이트 라인(GL(73)~GL(87))에 대응되는 GIP 회로들 각각에서의 Q노드 상태와, 테일 트랜지스터(TT)를 제어하기 위한 테일 제어신호(VSWT)의 타이밍을 나타낸 도면이다.

도 12에서, G71, G72, G73, … , G90은 71~90 번째 게이트 라인(GL(71)~GL(90))의 구동과 관련된다.

도 12를 참조하면, 제1 디스플레이 구동이 진행되는 디스플레이 구동 기간(D) 이후의 터치 구동 기간(T) 동안, 테일 제어신호(VSWT)는 하이 레벨(또는 로우 레벨)로 변경됨으로써, 테일 트랜지스터(TT)에 의해 각 출력 버퍼회로(OBC)에 포함된 풀다운 트랜지스터(Td)의 출력노드가 기저노드(Nb)에 전기적으로 연결된다.

도 9 및 도 10에 공유 GIP 구조 기술 적용에 따른 게이트 라인 구동 상태를 설명하면 다음과 같다.

8개의 게이트 라인에 대응되는 출력 버퍼회로(OBC)의 풀업 트랜지스터(Tu)는 온 상태이다. 따라서, 8개의 게이트 라인으로 클럭신호가 인가된다.

클럭신호가 인가되는 8개의 게이트 라인을 제외한 나머지 게이트 라인들에 대응되는 출력 버퍼회로(OBC)의 풀다운 트랜지스터(Pd)은 온 상태이다. 나머지 게이트 라인들으로 기저전압(VSS)이 인가된다.

테일 제어신호(VSWT)로 제어되는 테일 트랜지스터(TT)에 의해 모든 게이트 라인에 기저전압(VSS)가 인가될 수 있다.

일반적인 GIP에서는 4개의 게이트 라인만이 클럭신호가 인가되어 영향이 크지 않았으나, 공유 GIP 구조 적용에 따르면, 공유 시프트 레지스터(CSR)의 Q 노드가 하이 레벨인 게이트 라인이 두 배로 증가하게 된다.

이에 따라, 터치 구동에 의해 디스플레이 구동이 홀딩 된 영역의 터치전극(TE)의 캐패시턴스를 센싱할 때(클럭신호가 게이트 라인으로 인가될 때) 해당 터치전극(TE)에 발생하는 로드(Load)와, 디스플레이 구동이 홀딩 된 영역이 아닌 영역의 터치전극(TE)의 캐패시턴스를 센싱할 때(VSS신호가 Gate Line으로 인가될 때) 해당 터치전극(TE)에 발생하는 로드(Load)는 상이하다.

여기서, 터치 구동에 의해 디스플레이 구동이 홀딩 된 영역은, 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))에 대응되는 영역일 수 있다. 위에서 언급한 로드(Load)는 캐패시턴스 성분과 저항 성분에 의해 결정되는 전기적인 특성으로서 터치 센싱의 정확도를 떨어뜨리는 요인이 된다.

터치 구동에 의해 디스플레이 구동이 홀딩 된 영역이 아닌 영역은, 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))이 아닌 나머지 게이트 라인들(GL 그룹1)에 대응되는 영역일 수 있다.

다시 말해, 터치 구동에 의해 디스플레이 구동이 홀딩 된 영역에 해당하는 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))의 구동과 관련하여, 해당 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))과 대응되는 8개의 GIP 회로들에서, Q노드들(Q77/79, Q78/80, Q81/83, Q82/84)의 전압 상태는 로우 레벨 전압 상태(게이트 구동 완료 상태)으로 떨어지지 않고 하이 레벨 전압 상태(게이트 구동이 미 완료된 상태)를 유지하고 있다.

전술한 바에 따르면, 터치 구동에 의한 디스플레이 구동 홀딩에 따른 영역 별 터치전극(TE)의 로드 차이는 터치 센싱과 관련한 신호에 대한 지터(Touch Jitter) 를 발생시킬 수 있다.

한편, 터치 구동 기간(T) 동안, 게이트 라인들로 터치 구동 신호(TDS)와 동일하거나 대응되는 로드 프리 구동 신호가 인가될 수 있다.

도 13에 도시된 바와 같이, 디스플레이 구동이 홀딩된 영역과 관련된 GL 그룹2의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)는 정상적인 변조 신호 파형을 가지지 못한다.

따라서, 도 13에 도시된 바와 같이, GL 그룹1의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)와, GL 그룹2의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)가 차이가 발생할 수 있다.

전술한 바에 따라, 도 14에 도시된 바와 같이, 디스플레이 구동이 홀딩 된 영역에서는 비정상적인 표시 상태의 블록(1400)이 보이는 현상이 발생할 수 있다.

또한, 이상에서의 공유 GIP 구조의 경우, 네로우 베젤 구현을 위해 테일 트랜지스터(TT)의 크기를 작게 설계하는 경우, 플로팅 노드인 클럭노드(Nc)와 기저노드(Nb) 간의 저항이 커지면서, 신호 차이가 더 크게 발생할 수 있다.

전술한 현상들을 개선시키면서, 네로우 베젤 디자인 구현을 가능하게 하는 다른 공유 GIP 구조를 갖는 게이트 구동 회로(130)를 설명한다. 다만, 이상에서 설명한 공유 GIP 구조를 갖는 게이트 구동 회로(130)와 그 게이트 구동 방법과 동일한 내용은 생략할 수 있다.

도 15는 본 발명의 실시예들에 따른 다른 공유 GIP 구조를 갖는 게이트 구동 회로(130)가 배치된 표시패널(110)을 나타낸 도면이다. 도 16 및 도 17은 본 발명의 실시예들에 따른 다른 공유 GIP 구조를 갖는 게이트 구동 회로(130)의 게이트 구동 시 발생할 수 있는 현상을 설명하기 위한 도면들이다.

도 15의 다른 GIP 구조에 따른 게이트 구동 타이밍은 기본적으로 도 11 및 도 12와 동일하다. 따라서, 동일한 게이트 구동 타이밍에 대한 설명은 생략한다.

도 15를 참조하면, 다른 공유 GIP 구조에 따르면, 도 10과 비교할 때, 다수의 테일 트랜지스터(TT) 각각의 연결 구조가 다르다.

도 15를 참조하면, 4개의 테일 트랜지스터(TT1~TT4) 각각은 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 포함된 풀업 트랜지스터(Tu1~Tu4)의 클럭노드(Nc)와 풀다운 트랜지스터(Td1~Td4)의 기저노드(Nb)를 전기적으로 연결해준다.

도 15를 참조하면, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 테일 트랜지스터(TT1~TT4)는, 테일 제어신호(VSWT)에 의해 동시에 턴-온 또는 턴-오프 될 수 있다.

4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 대응되는 4개의 테일 트랜지스터(TT1~TT4)는 터치 구동 기간(T)에 턴-온 되어, 4개의 출력 버퍼회로(OBC1, OBC2, OBC3, OBC4)에 포함된 풀업 트랜지스터(Tu1~Tu4)의 클럭노드(Nc)와 풀다운 트랜지스터(Td1~Td4)의 기저노드(Nb)를 전기적으로 연결해주어, 풀업 트랜지스터(Tu1~Tu4)의 클럭노드(Nc)를 풀다운 트랜지스터(Td1~Td4)의 기저노드(Nb)에 인가된 기저전압(VSS)으로 유지시켜줄 수 있다.

즉, 각 터치 구동 기간(T) 동안, 테일 트랜지스터(TT1~TT4)는 턴-온 되고, 클럭노드(Nc)는 기저노드(Nb)와 대응되는 전압 상태(VSS)를 가질 수 있다.

따라서, 도 16에 도시된 바와 같이, 디스플레이 구동이 홀딩된 영역과 관련된 GL 그룹2의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)는 로우 레벨 전압이 안정적으로 유지되어 정상적인 변조 신호 파형을 가지게 된다.

따라서, 도 16에 도시된 바와 같이, GL 그룹1의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)와, GL 그룹2의 영역에 대응되는 게이트 라인과 터치전극(TE)에 인가되는 LFD 신호(TDS 포함하는 개념의 신호)가 차이가 발생하지 않는다.

도 17을 참조하면, 다른 GIP 구조를 적용하면, 디스플레이 구동이 홀딩 된 영역에서 비정상적인 표시 상태의 블록(1400)이 보이는 현상이 방지될 수 있다(도 14와 비교).

다시 말해, 도 12의 게이트 구동 타이밍을 도 15의 다른 GIP 구조 적용에 따라 해석해보면, 터치 구동에 의해 디스플레이 구동이 홀딩 된 영역에 해당하는 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))의 구동과 관련하여, 해당 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))과 대응되는 8개의 GIP 회로들에서, Q노드들(Q77/79, Q78/80, Q81/83, Q82/84)의 전압 상태는 로우 레벨 전압 상태(게이트 구동 완료 상태)으로 떨어지지 않고 하이 레벨 전압 상태(게이트 구동이 미 완료된 상태)를 유지하고 있다. 하지만, 8개의 GIP 회로들과 대응되는 8개의 테일 트랜지스터(TT)에 의해, 해당 8개의 게이트 라인(GL 그룹2: GL(77), GL(78), GL(79), GL(80), GL(81), GL(82), GL(83), GL(84))은 기저전압(VSS)으로 안정화될 수 있다.

도 18은 본 발명의 실시예들에 따른 터치표시장치(10)의 게이트 로드 프리 구동 회로를 나타낸 도면이고, 도 19는 본 발명의 실시예들에 따른 터치표시장치(10)에서, 터치구동기간 동안 터치전극과 게이트 라인에 인가되는 터치 구동 신호와 로드 프리 구동 신호를 나타낸 도면이다.

본 발명의 실시예들에 따른 터치표시장치(10)의 게이트 로드 프리 구동 회로는, 게이트 로우 레벨 전압(VGL)을 공급하기 위한 VGL 차지 펌프(1810)와 VGL 전압 레귤레이터(1820)를 포함할 수 있다.

게이트 로드 프리 구동 회로는, LFD 신호를 공급하는 LFD 신호 공급부(1800)를 더 포함할 수 있다.

LFD 신호 공급부(1800)는 FPC(Flexible Printed Circuit)에 배치된 캐패시터 회로(Cmod)를 통해 게이트 로드 프리 구동 신호(Gate LFD)를 출력할 수 있다. 여기서, 게이트 로드 프리 구동 신호(Gate LFD)는 게이트 로우 레벨 전압(VGL)에서 스윙되는 전압 신호(VGL_LFD)이다.

게이트 로드 프리 구동 회로는, 표시패널(110)에서의 게이트 라인들과 전기적으로 연결되는 멀티플렉서 회로(MUX1, MUX2)를 포함할 수 있다.

멀티플렉서 회로(MUX1, MUX2)는 디스플레이 구동 홀딩 된 영역에 대응되는 GL 그룹2의 게이트 라인들과 연결되는 제1 멀티플렉서 회로(MUX1)와, 디스플레이 구동 홀딩 된 영역이 아닌 영역에 대응되는 GL 그룹1의 게이트 라인들과 연결되는 제2 멀티플렉서 회로(MUX2)을 포함할 수 있다.

제1, 제2 멀티플렉서 회로(MUX1, MUX2)는 3가지 입력(VGH 입력, VGL 입력 및 기타 다른 옵션 입력)을 가질 수 있다.

게이트 로드 프리 구동 회로는, VGL 전압 레귤레이터(1820)에서 출력된 DC 전압인 게이트 로우 레벨 전압(VGL)이 멀티플렉서 회로(MUX1, MUX2)에 인가되는 것을 제어하거나, LFD 신호 공급부(1800)에서 공급된 변조 신호 형태인 게이트 로드 프리 구동 신호(VGL_LFD)가 멀티플렉서 회로(MUX1, MUX2)에 인가되는 것을 제어하는 스위치(SW)를 더 포함할 수 있다.

디스플레이 구동 기간(D) 동안, 스위치(SW)는 온(ON) 되고, 멀티플렉서 회로(MUX1, MUX2)는 DC 전압인 게이트 로우 레벨 전압(VGL)을 입력 받고, 게이트 로우 레벨 전압(VGL) 및 게이트 하이 레벨 전압(VGH) 중 하나를 선택하여 게이트 신호를 출력할 수 있다.

터치 구동 기간(T) 동안, 스위치(SW)는 오프(OFF) 되고, 멀티플렉서 회로(MUX1, MUX2)는 신호 공급부(1800)에서 공급된 변조 신호 형태인 게이트 로드 프리 구동 신호(VGL_LFD)를 입력받아서 게이트 라인으로 공급할 수 있다.

한편, GL 그룹1의 게이트 라인들에는 기저노드(Nb)의 기저전압(VSS)이 인가되고, GL 그룹2의 게이트 라인들에는 클럭노드(Nc)의 전압이 인가될 수 있다.

전술한 다른 공유 GIP 구조를 적용하면, GL 그룹2의 게이트 라인들에는 클럭노드(Nc)가 기저노드(Nb)와 연결되어 기저전압(VSS)을 가지게 된다. 따라서, GL 그룹2의 게이트 라인들에도 기저전압(VSS)이 인가될 수 있다. 기저전압(VSS)은 게이트 로우 레벨 전압(VGL)와 대응된다.

따라서, GL 그룹1의 게이트 라인들에서 형성된 기생 캐패시턴스(Cgate)와 GL 그룹2의 게이트 라인들에서 형성된 기생 캐패시턴스(Cgate)는 차이가 줄어들거나 제거될 수 있다.

여기서, LFD 신호는 터치 센싱 대상이 되는 터치전극(TE)에 인가되는 터치 구동 신호(TDS)와, 데이터라인, 게이트라인 및 다른 터치전극(터치 센싱 대상이 되는 터치전극(TE)과 다른 터치전극)에 인가되며 터치 구동 신호(TDS)와 동일하거나 대응되는 신호를 포함하는 개념의 신호일 수 있다.

전술한 바와 같이, 터치표시장치(10)는, 터치 구동 기간(T) 동안, 터치 구동 신호(TDS)와 대응되는 로드 프리 구동 신호(Gate LFD, LFD_VGL)를 다수의 게이트 라인의 전체 또는 일부로 공급하는 게이트 로드 프리 구동 회로를 더 포함할 수 있다.

로드 프리 구동 신호(Gate LFD, LFD_VGL)는, 테일 트랜지스터(TT)에 의해 연결된 기저노드(Nb)와 클럭노드(Nc)에 인가된 기저전압(VSS)을 기준으로 전압 레벨이 가변되고, 터치전극(TE)에 인가되는 터치 구동 신호(TDS)의 진폭과 동일한 진폭만큼 스윙 될 수 있다. 일 예로, 로드 프리 구동 신호(Gate LFD, LFD_VGL)와 터치 구동 신호(TDS)는 동일한 주파수, 진폭 및 위상 등을 가질 수 있다.

전술한 게이트 로드 프리 구동 회로에 의하면, 터치 구동 시, 게이트 라인들에 의한 터치 감도 저하를 방지할 수 있다.

이상에서 전술한 본 발명의 실시예들에 의하면, 네로우 베젤 구현을 가능하게 하는 게이트 구동 구조를 갖는 게이트 구동 회로(130), 터치표시장치(10) 및 표시패널(110)을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 품질 및 터치 감도 품질을 향상시킬 수 있는 게이트 구동 회로(130), 터치표시장치(10) 및 표시패널(110)을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 디스플레이 구동과 터치 구동을 시분할하여 수행하는 경우, 터치 구동에 의해 디스플레이 구동이 중단되더라도 영상 품질이 저하되지 않도록 해주고 터치 감도도 향상시킬 수 있는 게이트 구동 회로(130), 터치표시장치(10) 및 표시패널(110)을 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 하나의 디스플레이 프레임 화면을 디스플레이 하는 도중에 터치를 센싱하기 위한 터치 구동을 수행하더라도, 터치 구동에 의한 디스플레이 구동 중단에 따른 영상 품질 저하를 방지해줄 수 있고 터치 감도도 향상시킬 수 있는 게이트 구동 회로(130), 터치표시장치(10) 및 표시패널(110)을 제공할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 터치표시장치 110: 표시패널
120: 데이터 구동 회로 130: 게이트 구동 회로
140: 디스플레이 컨트롤러 150: 터치 구동 회로
160: 터치 컨트롤러

Claims

다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 터치전극이 배치된 표시패널;
상기 다수의 데이터 라인을 구동하는 데이터 구동회로;
상기 다수의 게이트 라인을 구동하는 게이트 구동 회로; 및
상기 다수의 터치전극을 구동하는 터치 구동 회로를 포함하고,
상기 게이트 구동 회로는,
상기 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로; 및
상기 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함하고,
상기 다수의 출력 버퍼회로 각각은,
풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 상기 출력노드를 통해 상기 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함하고,
상기 다수의 테일 트랜지스터 각각의 드레인 또는 소스 노드는 상기 클럭노드와 전기적으로 연결되며,
하나의 디스플레이 프레임 기간은,
제1 디스플레이 구동 기간, 제1 터치 구동 기간, 제2 디스플레이 구동 기간 및 제2 터치 구동 기간을 포함하고,
상기 다수의 테일 트랜지스터 각각은,
상기 제1 터치 구동 기간 및 상기 제2 터치 구동 기간 동안, 상기 테일 트랜지스터의 게이트 노드에 인가되는 테일 제어신호에 따라 턴-온 되어, 상기 풀업 트랜지스터의 상기 클럭노드와 상기 풀다운 트랜지스터의 상기 기저노드를 전기적으로 연결해주는 터치표시장치.
제1항에 있어서,
상기 게이트 구동 회로는,
상기 표시패널의 넌-액티브 영역에 내장되어 배치되며 상기 다수의 게이트 라인과 대응되는 다수의 GIP (Gate In Panel) 회로를 포함하는 터치표시장치.
제1항에 있어서,
화면 전 영역에서 터치를 센싱하는 속도인 터치 프레임 레이트는,
화면 전 영역을 디스플레이 하는 속도인 디스플레이 프레임 레이트보다 빠른 터치표시장치.
제1항에 있어서,
상기 게이트 구동 회로는,
상기 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 더 포함하고,
상기 다수의 출력 버퍼회로 중 서로 인접한 제1 출력 버퍼회로와 제2 출력 버퍼회로는 하나의 공유 시프트 레지스터를 공유하고,
상기 공유 시프트 레지스터는,
상기 제1 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고,
상기 제1 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어하는 터치표시장치.
제1항에 있어서,
상기 터치 구동 회로는,
상기 제1, 제2 디스플레이 구동 기간 동안, DC 전압 형태의 공통 전압을 상기 다수의 터치전극에 공급하고,
상기 제1, 제2 터치 구동 기간 동안, 변조 신호 형태인 터치 구동 신호를 상기 다수의 터치전극 중 하나 이상에 공급하는 터치표시장치.
제5항에 있어서,
상기 제1, 제2 터치 구동 기간 동안,
상기 테일 트랜지스터는 턴-온 되고, 상기 클럭노드는 상기 기저노드와 대응되는 전압 상태를 갖는 터치표시장치.
제6항에 있어서,
상기 제1, 제2 터치 구동 기간 동안, 상기 터치 구동 신호와 대응되는 로드 프리 구동 신호를 상기 다수의 게이트 라인의 전체 또는 일부로 공급하는 게이트 로드 프리 구동 회로를 더 포함하고,
상기 로드 프리 구동 신호는,
상기 테일 트랜지스터에 의해 연결된 상기 기저노드와 상기 클럭노드에 인가된 기저전압을 기준으로 전압 레벨이 가변되고 상기 터치 구동 신호와 동일한 위상을 갖는 변조 신호인 터치표시장치.
서로 교차하는 방향으로 배치된 다수의 데이터 라인과 다수의 게이트 라인;
다수의 터치전극과, 상기 다수의 터치전극에 대응되어 전기적으로 연결된 다수의 터치라인;
넌-액티브 영역에 배치된 복수의 클럭신호 배선;
상기 넌-액티브 영역에 배치되며, 상기 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로; 및
상기 넌-액티브 영역에 배치되며, 상기 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함하고,
상기 다수의 출력 버퍼회로 각각은,
풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 상기 출력노드를 통해 상기 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함하고,
상기 다수의 테일 트랜지스터 각각의 드레인 또는 소스 노드는 상기 클럭노드와 전기적으로 연결되며,
하나의 디스플레이 프레임 기간은,
제1 디스플레이 구동 기간, 제1 터치 구동 기간, 제2 디스플레이 구동 기간 및 제2 터치 구동 기간을 포함하고,
상기 다수의 테일 트랜지스터 각각은,
상기 제1 터치 구동 기간 및 상기 제2 터치 구동 기간 동안, 상기 테일 트랜지스터의 게이트 노드에 인가되는 테일 제어신호에 따라 턴-온 되어, 상기 풀업 트랜지스터의 상기 클럭노드와 상기 풀다운 트랜지스터의 상기 기저노드를 전기적으로 연결해주는 표시패널.
제8항에 있어서,
상기 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 더 포함하고,
상기 다수의 출력 버퍼회로 중 서로 인접한 제1 출력 버퍼회로와 제2 출력 버퍼회로는 하나의 공유 시프트 레지스터를 공유하고,
상기 공유 시프트 레지스터는,
상기 제1 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고,
상기 제1 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어하는 표시패널.
제8항에 있어서,
상기 제1, 제2 디스플레이 구동 기간 동안, DC 전압 형태의 공통 전압이 상기 다수의 터치전극에 공급되고,
상기 제1, 제2 터치 구동 기간 동안, 변조 신호 형태인 터치 구동 신호가 상기 다수의 터치전극 중 하나 이상에 공급되는 표시패널.
제10항에 있어서,
상기 제1, 제2 터치 구동 기간 동안,
상기 테일 트랜지스터는 턴-온 되고, 상기 클럭노드는 상기 기저노드와 대응되는 전압 상태를 갖는 표시패널.
제11항에 있어서,
상기 제1, 제2 터치 구동 기간 동안, 상기 터치 구동 신호와 대응되는 로드 프리 구동 신호가 상기 다수의 게이트 라인의 전체 또는 일부로 공급되고,
상기 로드 프리 구동 신호는,
상기 테일 트랜지스터에 의해 연결된 상기 기저노드와 상기 클럭노드에 인가된 기저전압을 기준으로 전압 레벨이 가변 되고 상기 터치 구동 신호와 동일한 위상을 갖는 변조 신호인 표시패널.
다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 터치전극이 배치된 표시패널;
상기 다수의 데이터 라인을 구동하는 데이터 구동회로;
상기 다수의 게이트 라인을 구동하는 게이트 구동 회로; 및
상기 다수의 터치전극을 구동하는 터치 구동 회로를 포함하고,
상기 게이트 구동 회로는,
상기 다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로; 및
상기 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터를 포함하고,
상기 다수의 출력 버퍼회로 각각은,
풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 상기 출력노드를 통해 상기 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함하고,
상기 다수의 출력 버퍼회로 중 서로 인접한 제1 출력 버퍼회로와 제2 출력 버퍼회로는 하나의 공유 시프트 레지스터를 공유하고,
상기 공유 시프트 레지스터는,
상기 제1 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고,
상기 제1 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어하며,
상기 게이트 구동 회로는,
상기 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 더 포함하고,
상기 다수의 테일 트랜지스터 각각의 드레인 또는 소스 노드는 상기 클럭노드와 전기적으로 연결되며,
하나의 디스플레이 프레임 기간은,
제1 디스플레이 구동 기간, 제1 터치 구동 기간, 제2 디스플레이 구동 기간 및 제2 터치 구동 기간을 포함하고,
상기 다수의 테일 트랜지스터 각각은,
상기 제1 터치 구동 기간 및 상기 제2 터치 구동 기간 동안, 상기 테일 트랜지스터의 게이트 노드에 인가되는 테일 제어신호에 따라 턴-온 되어, 상기 풀업 트랜지스터의 상기 클럭노드와 상기 풀다운 트랜지스터의 상기 기저노드를 전기적으로 연결해주는 터치표시장치.
삭제
다수의 게이트 라인에 대응되는 다수의 출력 버퍼회로;
상기 다수의 출력 버퍼회로를 제어하는 다수의 공유 시프트 레지스터; 및
상기 다수의 출력 버퍼회로에 대응되는 다수의 테일 트랜지스터를 포함하고, 상기 다수의 출력 버퍼회로 각각은,
풀업 게이트 노드에 인가된 풀업 게이트 신호에 응답하여 클럭노드에 인가된 클럭신호를 출력노드를 통해 게이트 라인으로 출력하는 풀업 트랜지스터와, 풀다운 게이트 노드에 인가된 풀다운 게이트 신호에 응답하여 기저노드에 인가되는 기저전압을 상기 출력노드를 통해 상기 게이트 라인으로 출력하는 풀다운 트랜지스터를 포함하고,
상기 다수의 출력 버퍼회로 중 서로 인접한 제1 출력 버퍼회로와 제2 출력 버퍼회로는 하나의 공유 시프트 레지스터를 공유하고,
상기 공유 시프트 레지스터는,
상기 제1 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀업 트랜지스터의 풀업 게이트 노드를 동시에 제어하고, 상기 제1 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드와 상기 제2 출력 버퍼회로에 포함된 상기 풀다운 트랜지스터의 풀다운 게이트 노드를 동시에 제어하며,
상기 다수의 테일 트랜지스터 각각의 드레인 또는 소스 노드는 상기 클럭노드와 전기적으로 연결되며,
하나의 디스플레이 프레임 기간은,
제1 디스플레이 구동 기간, 제1 터치 구동 기간, 제2 디스플레이 구동 기간 및 제2 터치 구동 기간을 포함하고,
상기 다수의 테일 트랜지스터 각각은,
상기 제1 터치 구동 기간 및 상기 제2 터치 구동 기간 동안, 상기 테일 트랜지스터의 게이트 노드에 인가되는 테일 제어신호에 따라 턴-온 되어, 상기 풀업 트랜지스터의 상기 클럭노드와 상기 풀다운 트랜지스터의 상기 기저노드를 전기적으로 연결해주는 게이트 구동 회로.