KR102467218B1

KR102467218B1 - Display device and method for fabricating the same

Info

Publication number: KR102467218B1
Application number: KR1020150191691A
Authority: KR
Inventors: 유충근
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2022-11-14
Also published as: KR20170080309A

Abstract

본 발명은 상부 발광형 유기전계 발광 디스플레이부가 구비된 하부기판과, 반사형 액정 디스플레이부가 구비된 상부기판 및, 상기 하부기판과 상부기판 사이에 구비된 액정층을 포함하는 표시장치를 제공한다.The present invention provides a display device including a lower substrate including a top emission type organic light emitting display unit, an upper substrate including a reflection type liquid crystal display unit, and a liquid crystal layer provided between the lower substrate and the upper substrate.

Description

Display device and manufacturing method thereof

본 발명은 표시장치에 관한 것으로, 특히 반사형 액정디스플레이부를 구비한 상부기판과 상부 발광형 유기전계 발광 디스플레이부를 구비한 하부기판을 합착하여 반사 모드를 추가로 구현함으로써 야외에서도 시인성을 확보할 수 있는 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a display device, and more particularly, by bonding an upper substrate having a reflection type liquid crystal display unit and a lower substrate having a top emission type organic light emitting display unit to additionally implement a reflection mode, thereby securing visibility even outdoors. It relates to a display device and a manufacturing method thereof.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자 (Organic Electroluminescent Device, 이하 "OLED"라 칭함)는 높은 휘도와 낮은 동작 전압 특성을 지니며, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비 (contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하다.Organic Electroluminescent Device (hereinafter referred to as "OLED"), one of the Flat Panel Displays (FPDs), has characteristics of high luminance and low operating voltage, and is a self-luminous type that emits light by itself, so The contrast ratio is large and it is possible to implement an ultra-thin display.

그리고, 유기전계 발광소자는 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.In addition, since the organic light emitting device has a response time of several microseconds (μs), it is easy to make a moving image sphere, there is no limit on the viewing angle, it is stable even at low temperatures, and it is driven by a low voltage of 5 to 15 V DC, so the manufacturing and design of the driving circuit is easy

유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션 (encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.The manufacturing process of the organic light emitting device is very simple because it can be said that deposition and encapsulation equipment are all.

이러한 특성들을 지닌 유기전계 발광소자는 크게 패시브 매트릭스 타입과 액티브 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.Organic light emitting devices with these characteristics are largely divided into passive matrix type and active matrix type. Since the scan lines are sequentially driven according to time in order to drive , instantaneous luminance equal to the average luminance multiplied by the number of lines must be obtained to represent the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)가 각 화소영역 별로 위치하고, 이러한 스위칭 박막 트랜지스터와 연결되며 구동 박막 트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역 별로 형성되고 있다.However, in the active matrix method, thin film transistors (TFTs), which are switching elements that turn on/off pixel areas, are located in each pixel area, are connected to these switching thin film transistors, and drive thin film transistors. It is connected to the power wiring and the organic light emitting diode, and is formed for each pixel area.

상기 구동 박막 트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 유기전계 발광 다이오드를 이룬다.The first electrode connected to the driving thin film transistor is turned on/off in units of pixel areas, and the second electrode facing the first electrode serves as a common electrode, so that the organic interposed between these two electrodes Together with the light emitting layer, it forms an organic light emitting diode.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면 동안 계속해서 구동한다. In the active matrix method having this feature, the voltage applied to the pixel area is charged in the storage capacitor (Cst), so that power is applied until the next frame signal is applied, regardless of the number of scan lines. Run continuously during the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Therefore, even when a low current is applied, the same luminance is exhibited, and thus has advantages of low power consumption, high definition, and large size, and thus, active matrix type organic light emitting devices are mainly used recently.

그리고, 이와 같은 기존의 유기전계 발광소자(OLED)는 원형 편광판(Circular polarizer)을 사용하여 외부 광 반사를 줄이기는 하지만 외부 광이 매우 강한 곳에서는 원형 편광판을 사용하더라도 애노드 전극(anode electrode)에서의 반사가 심하게 발생하여 명암비(contrast ratio) 확보가 매우 어렵고 이로 인한 시인성 문제가 발생한다.In addition, such a conventional organic light emitting device (OLED) uses a circular polarizer to reduce external light reflection, but in a place where external light is very strong, even if a circular polarizer is used, the anode electrode Since reflection occurs severely, it is very difficult to secure a contrast ratio, and thus visibility problems occur.

더욱이, 기존의 유기전계 발광소자는 밝은 날인 경우에, 외부 광이 약 10000 룩스(lux) 이상이 되며, 이에 대해 약 1%만 원형 편광판(circular polarizer)를 거쳐 반사가 일어나더라도 1000 nit 수준의 반사 휘도가 발생하여 외광 대비 선명도 (ACR: Ambient Contrast Ratio)가 크게 저하된다.Moreover, in the case of a conventional organic light emitting device, external light is about 10000 lux or more on a bright day, and even if only about 1% of this is reflected through a circular polarizer, the reflection is at the level of 1000 nit. Ambient Contrast Ratio (ACR) is greatly reduced due to luminance.

이와 같이, 기존의 유기전계 발광소자는 강한 외부 광이 있는 환경에서는 외부 광이 반사되는 빛 대비 휘도가 낮기 때문에 명암비를 확보하기 어렵다.As described above, it is difficult to secure a contrast ratio in the conventional organic light emitting device because the luminance compared to the light reflected from the external light is low in an environment with strong external light.

본 발명은 목적은 반사형 액정디스플레이부를 구비한 상부기판과 상부 발광형 유기전계 발광 디스플레이부를 구비한 하부기판을 합착하여 반사 모드를 추가로 구현함으로써 야외에서도 시인성을 확보할 수 있는 표시장치 및 그 제조방법을 제공하는 것이다.An object of the present invention is a display device capable of securing visibility even outdoors by bonding an upper substrate having a reflection type liquid crystal display unit and a lower substrate having a top emission type organic light emitting display unit to additionally implement a reflection mode, and manufacturing the same is to provide a way

전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 상부 발광형 유기전계 발광 디스플레이부가 구비된 하부기판과, 반사형 액정 디스플레이부가 구비된 상부기판과, 상기 하부기판과 상부기판 사이에 구비된 액정층을 포함하는 표시장치를 제공할 수 있다.In order to solve the above problems, in one aspect, the present invention provides a lower substrate provided with a top emission type organic light emitting display unit, an upper substrate provided with a reflective liquid crystal display unit, and provided between the lower substrate and the upper substrate A display device including a liquid crystal layer may be provided.

이러한 본 발명에 따른 표시장치에 있어서, 상기 상부기판과 하부기판에는 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역이 각각 정의될 수 있다.In the display device according to the present invention, a reflective display pixel area and an emissive display pixel area may be respectively defined on the upper substrate and the lower substrate.

이러한 본 발명에 따른 표시장치에 있어서, 상기 하부기판의 반사형 디스플레이 화소영역에 반사패턴이 구비될 수 있다.In the display device according to the present invention, a reflective pattern may be provided in the reflective display pixel region of the lower substrate.

이러한 본 발명에 따른 표시장치에 있어서, 상기 상부기판의 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역에는 칼라필터층이 각각 구비될 수 있다.In the display device according to the present invention, a color filter layer may be provided in each of the reflective display pixel area and the emission type display pixel area of the upper substrate.

이러한 본 발명에 따른 표시장치에 있어서, 상기 상부기판의 발광형 디스플레이 화소영역에 구비된 칼라필터층과 대응되는 상기 하부기판에는 유기전계 발광 다이오드가 구비될 수 있다.In the display device according to the present invention, organic light emitting diodes may be provided on the lower substrate corresponding to the color filter layer provided in the light emitting display pixel area of the upper substrate.

이러한 본 발명에 따른 표시장치에 있어서, 상기 상부기판의 반사형 디스플레이 화소영역에 구비된 칼라필터층은 상기 하부기판에 구비된 반사패턴과 대응될 수 있다.In the display device according to the present invention, the color filter layer provided in the reflective display pixel area of the upper substrate may correspond to the reflective pattern provided on the lower substrate.

이러한 본 발명에 따른 표시장치에 있어서, 상기 반사패턴은 상기 하부기판의 반사형 디스플레이 화소영역에 위치하는 평탄화막의 표면에 구비된 다수의 돌기패턴 표면에 형성될 수 있다.In the display device according to the present invention, the reflective pattern may be formed on a surface of a plurality of protrusion patterns provided on a surface of a flattening film located in a reflective display pixel region of the lower substrate.

전술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 하부기판상에 상부 발광형 유기전계 발광 디스플레이부를 형성하는 단계와, 상부기판상에 반사형 액정 디스플레이부를 형성하는 단계와, 상기 하부기판과 상부기판 사이에 액정층을 형성하는 단계를 포함하는 표시장치 제조방법을 제공할 수 있다.In order to solve the above problems, in another aspect, the present invention comprises the steps of forming a top emission type organic light emitting display unit on a lower substrate, forming a reflection type liquid crystal display unit on an upper substrate, and the lower substrate and A method of manufacturing a display device including forming a liquid crystal layer between upper substrates may be provided.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 하부기판의 반사형 디스플레이 화소영역에 반사패턴을 형성하는 단계를 더 포함할 수 있다.The manufacturing method of the display device according to the present invention may further include forming a reflective pattern in the reflective display pixel region of the lower substrate.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 상부기판과 하부기판에 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역을 각각 정의할 수 있다.In the display device manufacturing method according to the present invention, a reflective display pixel area and a light emitting display pixel area may be respectively defined on the upper substrate and the lower substrate.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 상부기판의 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역에 칼라필터층을 형성하는 단계를 포함할 수 있다.In the display device manufacturing method according to the present invention, a step of forming a color filter layer may be included in the reflective display pixel region and the emissive display pixel region of the upper substrate.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 상부기판의 발광형 디스플레이 화소영역에 구비된 칼라필터층과 대응되는 상기 하부기판에 유기전계 발광 다이오드를 형성하는 단계를 포함할 수 있다.In the display device manufacturing method according to the present invention, the step of forming organic light emitting diodes on the lower substrate corresponding to the color filter layer provided in the light emitting display pixel area of the upper substrate may be included.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 상부기판의 반사형 디스플레이 화소영역에 구비된 칼라필터층은 상기 하부기판에 구비된 반사패턴과 대응될 수 있다.In the display device manufacturing method according to the present invention, the color filter layer provided in the reflective display pixel area of the upper substrate may correspond to the reflective pattern provided on the lower substrate.

이러한 본 발명에 따른 표시장치 제조방법에 있어서, 상기 반사패턴은 상기 하부기판의 반사형 디스플레이 화소영역에 위치하는 평탄화막의 표면에 구비된 다수의 돌기패턴 표면에 형성될 수 있다.In the display device manufacturing method according to the present invention, the reflective pattern may be formed on a surface of a plurality of protrusion patterns provided on a surface of a flattening film located in a reflective display pixel region of the lower substrate.

본 발명에 따른 표시장치 및 그 제조방법은 상부 발광형 유기전계 발광 디스플레이가 구비된 하부기판과 반사형 액정 디스플레이가 구비된 상부기판을 합착함으로써 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역을 동시에 확보할 수 있다.A display device and method for manufacturing the same according to the present invention secures a reflective display pixel area and a light emitting display pixel area at the same time by bonding a lower substrate with a top emission type organic light emitting display and an upper substrate with a reflection type liquid crystal display. can do.

그리고, 본 발명은 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역을 동시에 확보함으로 인해 반사모드의 구현이 가능하기 때문에 강한 외부 광이 존재하는 곳에서도 정상적인 명암비(Contrast Ratio)를 확보할 수 있다.In addition, since the present invention can implement a reflective mode by simultaneously securing a reflective display pixel area and an emissive display pixel area, a normal contrast ratio can be secured even where there is strong external light.

따라서, 본 발명은 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역을 동시에 확보함으로써 야외에서 시인성이 확보되는 우수한 화질의 디스플레이 제조가 가능하며, 소비 전력도 저감시킬 수 있다.Accordingly, the present invention can manufacture a display of excellent quality that secures outdoor visibility by simultaneously securing a reflective display pixel area and an emissive display pixel area, and can also reduce power consumption.

도 1은 본 발명의 일 실시 예에 따른 표시장치의 단위 화소를 구성하는 컬러필터층의 배치 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 표시장치의 단면도이다.
도 3a 내지 3i는 본 발명의 일 실시 예에 따른 표시장치의 제조방법에 있어서 상부 발광형 유기전계 발광 디스플레이 기판의 제조공정 단면도들이다.
도 4a 내지 4e는 본 발명의 일 실시 예에 따른 표시장치의 제조방법에 있어서 반사형 액정 디스플레이 기판의 제조공정 단면도들이다.
도 5는 본 발명의 일 실시 예에 따른 상부 발광형 유기전계 발광 디스플레이 기판과 반사형 액정 디스플레이 기판을 합착한 상태의 표시장치의 결합 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 표시장치의 단위 화소를 구성하는 컬러필터층의 배치 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다.1 is a plan view of a color filter layer constituting a unit pixel of a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 and is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
3A to 3I are cross-sectional views of a manufacturing process of a top emission type organic light emitting display substrate in a manufacturing method of a display device according to an embodiment of the present invention.
4A to 4E are cross-sectional views of a manufacturing process of a reflective liquid crystal display substrate in a manufacturing method of a display device according to an embodiment of the present invention.
5 is a cross-sectional view of a display device in which a top emission type organic light emitting display substrate and a reflection type liquid crystal display substrate are bonded together according to an embodiment of the present invention.
6 is a plan view of a color filter layer constituting a unit pixel of a display device according to another embodiment of the present invention.
FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. 6 and is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 표시장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a display device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 표시장치의 한 화소를 구성하는 컬러필터층의 배치 평면도이다.1 is a plan view of a color filter layer constituting one pixel of a display device according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 표시장치는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)을 포함한다.As shown in FIG. 1 , a display device according to an exemplary embodiment of the present invention includes a reflective display pixel area A and an emissive display pixel area B.

그리고, 상기 반사형 디스플레이 화소영역(A)에는 반사형 컬러필터층(170a)이 구비되고, 상기 발광형 디스플레이 화소영역(B)에는 발광형 컬러필터층(170)이 구비된다. 이때, 상기 발광형 컬러필터층(170)은 제1 적색(R) 컬러필터(171), 제1 녹색(G) 컬러필터(173) 및 제1 청색(B) 컬러필터(175)를 포함한다.A reflective color filter layer 170a is provided in the reflective display pixel region A, and an emission color filter layer 170 is provided in the light emitting display pixel region B. At this time, the emission type color filter layer 170 includes a first red (R) color filter 171 , a first green (G) color filter 173 and a first blue (B) color filter 175 .

그리고, 상기 반사형 컬러필터층(170a)은 제2 적색(R) 컬러필터(171a), 제2 녹색(G) 컬러필터(173a) 및 제2 청색(B) 컬러필터(175a)를 포함한다. The reflective color filter layer 170a includes a second red (R) color filter 171a, a second green (G) color filter 173a, and a second blue (B) color filter 175a.

도 2에 도시된 바와 같이, 본 발명에 따른 표시장치는 상부 발광형 유기전계 발광 디스플레이부가 구비된 하부기판(101)과, 반사형 액정 디스플레이부가 구비된 상부기판(151) 및, 이들 하부기판(101)과 상부기판(151) 사이에 구비된 액정층 (190)을 포함하여 구성된다. As shown in FIG. 2, the display device according to the present invention includes a lower substrate 101 equipped with a top emission type organic light emitting display unit, an upper substrate 151 equipped with a reflection type liquid crystal display unit, and these lower substrates ( 101) and the liquid crystal layer 190 provided between the upper substrate 151.

여기서, 상기 상부 발광형 유기전계 발광 디스플레이부는 구동 박막 트랜지스터(T1)와 유기 발광소자(130)가 형성된 하부기판(101)이 보호필름(133)에 의해 인캡슐레이션화(encapsulation)되어 있다.Here, the top emission type organic light emitting display unit has a lower substrate 101 on which the driving thin film transistor T1 and the organic light emitting element 130 are formed are encapsulated by a protective film 133 .

본 발명에 따른 표시장치의 상부 발광형 유기전계 발광 디스플레이부에 대해 도 2를 참조하여 구체적으로 설명하면 다음과 같다.The top emission type organic light emitting display unit of the display device according to the present invention will be described in detail with reference to FIG. 2 .

도 2에 도시된 바와 같이, 절연 특성을 지닌 투명한 하부기판(101)에는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의된다.As shown in FIG. 2 , a reflective display pixel area A and a light emitting display pixel area B are defined on a transparent lower substrate 101 having insulating properties.

그리고, 도면에는 도시하지 않았지만, 상기 하부기판(101) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 하부기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.And, although not shown in the drawings, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the lower substrate 101 . At this time, the reason why the buffer layer (not shown) is formed under the semiconductor layer 103 formed in the subsequent process is to release alkali ions from the inside of the lower substrate 101 when the semiconductor layer 103 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 103 due to the

상기 발광형 디스플레이 화소영역(B)에 대응하는 하부기판(101)의 상기 버퍼층(미도시) 상부의 각 서브 화소(SP)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역(103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)이 형성되어 있다.Each sub-pixel (SP) on the buffer layer (not shown) of the lower substrate 101 corresponding to the light emitting display pixel region (B) corresponds to the driving area (not shown) and the switching area (not shown). Each is made of pure polysilicon, the central portion of which is a semiconductor layer composed of a first region 103a constituting a channel and second regions 103b and 103c doped with high-concentration impurities on both sides of the first region 103a ( 103) is formed.

상기 반도체층(103)을 포함한 버퍼층 상에는 게이트 절연막(105)이 형성되어 있으며, 상기 게이트 절연막(105) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)이 형성되어 있다. 이때, 상기 게이트 절연막(105)은 상기 반사형 디스플레이 화소영역(A)에 위치하는 하부기판(101)에도 형성된다.A gate insulating film 105 is formed on the buffer layer including the semiconductor layer 103, and above the gate insulating film 105 in the driving region (not shown) and the switching region (not shown), each of the semiconductor layers 103 A gate electrode 107 is formed corresponding to the first region 103a of ). At this time, the gate insulating layer 105 is also formed on the lower substrate 101 located in the reflective display pixel region (A).

그리고, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.A gate wiring (not shown) is formed above the gate insulating film 105 and is connected to the gate electrode 107 formed in the switching region (not shown) and extends in one direction. At this time, the gate electrode 107 and the gate wiring (not shown) are a first metal material having a low resistance characteristic, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawings, it is shown as an example that the gate electrode 107 and the gate wiring (not shown) have a single layer structure.

한편, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)이 형성되어 있다. 이때, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)에는 상기 각 반도체층(103)의 제1 영역 (103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film made of an insulating material, for example, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, on the entire surface of the display area of the substrate including the gate electrode 107 and the gate wiring (not shown). 109) is formed. At this time, in the interlayer insulating film 109 and the gate insulating film 105 thereunder, semiconductors exposing each of the second regions 103b and 103c located on both sides of the first region 103a of each semiconductor layer 103 Layer contact holes (not shown) are provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 서브 화소(SP)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(105) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown) intersects the gate line (not shown), defines the sub-pixel SP, and includes a second metal material, for example, aluminum ( Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), titanium (Ti), or data wiring made of two or more materials (not shown) time) and power wiring (not shown) are formed spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 105 .

그리고, 상기 층간 절연막(109) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(113a) 및 드레인 전극(113b)이 형성되어 있다. 예를 들어, 상기 구동영역에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 떨어져 형성된 상기 소스전극(113a) 및 드레인 전극(113b)은 구동 박막 트랜지스터(T1)를 이룬다. Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 109, the second regions 103b and 103c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 113a and a drain electrode 113b are formed in contact with each other and made of the same second metal material as the data wire (not shown). For example, the source electrode 113a and the drain electrode ( 113b) constitutes a driving thin film transistor T1.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(113a) 및 드레인 전극(113b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 113a, and the drain electrode 113b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(T1)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(T1)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터(T1)의 게이트 전극(107)과 전기적으로 연결되어 있다.At this time, although not shown in the drawings, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor T1 is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor T1, the gate line (not shown), and the data line 113 . That is, the gate wiring (not shown) and the data wiring (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively, and the switching thin film transistor ( A drain electrode (not shown) of the driving thin film transistor T1 is electrically connected to the gate electrode 107 of the driving thin film transistor T1.

한편, 상기 발광형 디스플레이 화소영역(B)의 하부기판(101)에 형성되는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, the driving thin film transistor (T1) and the switching thin film transistor (not shown) formed on the lower substrate 101 of the light emitting display pixel region (B) have a polysilicon semiconductor layer 103, and are of the top gate type ( Top gate type) is shown as an example, but the driving switching thin film transistor T1 and the switching thin film transistor (not shown) may be composed of a bottom gate type having a semiconductor layer of amorphous silicon. self-explanatory

상기 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)가 바텀 게이트(Bottom gate) 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어진다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor T1 and the switching thin film transistor (not shown) are configured in a bottom gate type, the stacked structure is spaced apart from the gate electrode/gate insulating film/active layer of pure amorphous silicon and contains amorphous impurity. It consists of a semiconductor layer made of an ohmic contact layer of silicon and/or a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

한편, 상기 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)를 포함한 하부기판(101) 전면에는 평탄화막(115)이 형성되어 있다. 상기 평탄화막 (115)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Meanwhile, a planarization film 115 is formed on the entire surface of the lower substrate 101 including the driving thin film transistor T1 and the switching thin film transistor (not shown). As the planarization layer 115, an inorganic insulating material or an organic insulating material is selected and used. Silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is used as the inorganic insulating material, and photosensitive acrylic, photosensitive poly-imide, and photosensitive novolac are used as the organic insulating material. etc. are used.

그리고, 상기 평탄화막(115) 중 상기 발광형 디스플레이 화소영역(B)에 위치하는 평탄화막(115)에는 상기 드레인 전극(113b)을 노출시키는 드레인 콘택홀(117)이 형성되어 있으며, 상기 반사형 디스플레이 화소영역(A)에 위치하는 평탄화막 (115)의 표면에는 다수의 돌기패턴(119)이 형성되어 있다. 이때, 상기 돌기패턴들 (119)은 서로 이격되어 있으면서, 일정 높이만큼 돌출된 볼록한(convex) 형태로 구성되어 있다. A drain contact hole 117 exposing the drain electrode 113b is formed in the planarization layer 115 positioned in the light emitting display pixel region B among the planarization layers 115, and the reflective type A plurality of protrusion patterns 119 are formed on the surface of the flattening film 115 located in the display pixel region A. At this time, the protruding patterns 119 are configured in a convex shape protruding by a certain height while being spaced apart from each other.

상기 평탄화막(115) 위로는 상기 드레인 콘택홀(117)을 통해 상기 구동 박막 트랜지스터(T1)의 드레인 전극(113b)과 접촉되며 각 서브 화소(SP) 별로 분리된 형태를 가지는 반사특성의 애노드 전극(anode electrode)(121)이 형성되어 있으며, 상기 반사형 디스플레이 화소영역(A)의 돌기패턴(119) 상에는 반사패턴(123)이 형성되어 있다. 이때, 상기 애노드 전극(121)으로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 애노드 전극 (121)으로는 상기 적층 구조 이외에, 알루미늄(Al), 알루미늄 합금(AlNd), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 구성할 수도 있다. Above the planarization layer 115, an anode electrode having a reflective characteristic is in contact with the drain electrode 113b of the driving thin film transistor T1 through the drain contact hole 117 and is separated for each sub-pixel SP. An (anode electrode) 121 is formed, and a reflective pattern 123 is formed on the projection pattern 119 of the reflective display pixel region (A). At this time, as the anode electrode 121, a three-layer stacked structure of ITO/Ag alloy/ITO or a stacked structure of other metal materials may be used. On the other hand, as the anode electrode 121, in addition to the stacked structure, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), It may be composed of any one or two or more materials of titanium (Ti).

그리고, 각 서브 화소(SP)의 경계부에 대응하는 상기 평탄화막(115) 상에는 화소 정의막(123)이 형성되어 있다. 이때, 상기 화소 정의막(125)은 감광성(photo sensitivity)을 갖는 포토레지스트(photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시 (Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지(Resin)를 사용할 수 있다.A pixel defining layer 123 is formed on the planarization layer 115 corresponding to the boundary of each sub-pixel SP. At this time, the pixel defining layer 125 is a pigment dispersed photo resist dispersing a pigment such as carbon black in a photo resist having photo sensitivity, a dye dispersed photo resist It can be formed with resist or dyed photoresist. Resin such as acrylic, epoxy, poly-imide, and novolac may be used as the photoresist having such photosensitivity.

이때, 상기 화소 정의막(125)의 두께는 화소 정의막 패터닝 및 엠보싱 (Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도(uniformity) 등에 영향을 주며, 화소 정의막에 투과율이 패널의 반사율, 화소 정의막 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 화소 정의막(125)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. At this time, the thickness of the pixel-defining film 125 affects the pixel-defining film patterning and embossing characteristics, the thickness uniformity of the organic light emitting device (OLED) in the pixel, and the like, and the transmittance of the pixel-defining film is It greatly affects the reflectance of the pixel and the patterning characteristics of the pixel defining film itself. Accordingly, it is preferable that the thickness of the pixel defining layer 125 is in the range of 0.5 to 2.0 μm, or the transmittance is in the range of 10% to 0.1%.

그리고, 상기 화소 정의막(125)은 각 서브 화소(SP)을 둘러싸는 형태로 상기 애노드 전극(121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(미도시) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. In addition, the pixel-defining layer 125 is formed to overlap the edge of the anode electrode 121 in a form surrounding each sub-pixel SP, and has a lattice having a plurality of openings in the display area (not shown) as a whole. is taking shape

상기 화소 정의막(125)으로 둘러싸인 각 서브 화소(SP) 내의 상기 애노드 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광층(127)이 형성되어 있다. 상기 유기 발광층(127)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층(electron transporting layer) 및 전자 주입층(electron injection layer)의 다중 층으로 구성될 수도 있다.An organic emission layer 127 emitting red, green, and blue light is formed on the anode electrode 121 in each sub-pixel SP surrounded by the pixel defining layer 125 . The organic light emitting layer 127 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawings, a hole injection layer, a hole transporting layer, and a light emitting material layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

상기 유기 발광층(127)과 상기 화소 정의막(125)을 포함하는 상기 발광형 디스플레이이 화소영역(B)의 하부기판(101) 전면에는 캐소드 전극(129)이 형성되어 있다. 이때, 상기 캐소드 전극(129)으로는 MgAg 또는 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.A cathode electrode 129 is formed on the entire surface of the lower substrate 101 of the pixel region B of the light emitting display including the organic light emitting layer 127 and the pixel defining layer 125 . At this time, as the cathode electrode 129, MgAg or metal materials having translucent properties are selected and used.

이렇게 하여, 상기 애노드 전극(121)과 캐소드 전극(129) 및 이들 두 전극 (121, 129) 사이에 개재된 유기 발광층(127)은 유기전계 발광 다이오드(130)를 이룬다. In this way, the anode electrode 121 and the cathode electrode 129 and the organic light emitting layer 127 interposed between these two electrodes 121 and 129 form the organic light emitting diode 130 .

따라서, 상기 유기전계 발광 다이오드(130)는 선택된 색 신호에 따라 상기 애노드 전극(121)과 캐소드 전극(129)으로 소정의 전압이 인가되면, 애노드 전극 (121)으로부터 주입된 정공과 캐소드 전극(129)으로부터 제공된 전자가 유기발광층 (127)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 캐소드 전극(129)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자는 임의의 화상을 구현하게 된다.Therefore, when a predetermined voltage is applied to the anode electrode 121 and the cathode electrode 129 according to the selected color signal, the organic light emitting diode 130 generates holes injected from the anode electrode 121 and the cathode electrode 129. ) are transported to the organic light emitting layer 127 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light. At this time, since the emitted light goes out through the transparent cathode electrode 129, the organic light emitting device implements an arbitrary image.

한편, 상기 캐소드 전극(129)을 포함한 하부기판(101) 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(미도시)이 형성되어 있다. 이때, 상기 캐소드 전극(129) 만으로는 상기 유기발광층(126)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 캐소드 전극(129) 위로 상기 제1 패시베이션막(미도시)을 형성함으로써 상기 유기발광층 (127)으로의 수분 침투를 억제할 수 있다.Meanwhile, a first passivation film (not shown) made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is formed on the entire surface of the lower substrate 101 including the cathode electrode 129, have. At this time, since moisture permeation into the organic light emitting layer 126 cannot be completely suppressed with only the cathode electrode 129, by forming the first passivation film (not shown) on the cathode electrode 129, the organic light emitting layer ( 127) to inhibit moisture permeation.

그리고, 상기 제1 패시베이션막(미도시) 상의 표시영역(AA)에는 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(미도시)이 형성되어 있다. 이때, 상기 유기막을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethy- lene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer (not shown) made of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer (not shown). At this time, as the polymer thin film constituting the organic film, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. may be used. can

도면에는 도시하지 않았지만, 상기 유기막을 포함한 하부기판 전면에는 상기 유기막을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막 (미도시)이 추가로 형성되어 있다.Although not shown in the drawing, the front surface of the lower substrate including the organic film is made of an insulating material, for example, inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) to block moisture from permeating through the organic film. A second passivation film (not shown) is additionally formed.

그리고, 상기 제2 패시베이션막(미도시)을 포함한 기판 전면에는 상기 유기발광 다이오드(130)의 인캡슐레이션을 위해 보호 필름(133)이 대향하여 위치하게 되는데, 상기 하부기판(101)과 보호 필름(133) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(131)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (133)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 사용할 수 있다.In addition, a protective film 133 is positioned to face the entire surface of the substrate including the second passivation film (not shown) for encapsulation of the organic light emitting diode 130, and the lower substrate 101 and the protective film Between the surfaces 133, an adhesive 131 made of any one of a frit, an organic insulating material, and a polymeric material, which is transparent and has adhesive properties, completely adheres to the substrate 101 and the barrier film 133 without an air layer. It is tightly interposed. At this time, in the present invention, PSA (Press Sensitive Adhesive) may be used as the adhesive (not shown).

도면에는 도시하지 않았지만, 상기 보호필름(133) 상에는 하부 배향막(미도시)이 형성될 수도 있다. 이때, 상기 보호필름(133) 상에 별도의 하부 배향막을 형성하지 않고, 상기 보호필름(133)을 폴리머(polymer)로 대체하여 배향막으로 사용할 수도 있다.Although not shown in the drawings, a lower alignment layer (not shown) may be formed on the protective film 133 . At this time, without forming a separate lower alignment layer on the protective film 133, the protective film 133 may be replaced with a polymer and used as an alignment layer.

한편, 도 2에 도시된 바와 같이, 본 발명에 따른 표시장치의 발광형 유기전계 디스플레이부가 형성된 하부기판(101) 상에 이격되어 합착되는 상부기판(151)에는 반사형 액정 디스플레이부가 형성된다. 이때, 상기 상부기판(101)에는 상기 하부기판(101)에 대응하도록 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의되어 있다.Meanwhile, as shown in FIG. 2 , a reflection type liquid crystal display unit is formed on the upper substrate 151 spaced apart from and bonded to the lower substrate 101 on which the light emitting organic field display unit of the display device according to the present invention is formed. At this time, a reflective display pixel area A and an emission type display pixel area B are defined on the upper substrate 101 to correspond to the lower substrate 101 .

그리고, 도면에는 도시하지 않았지만, 상기 상부기판(151) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(153) 하부에 형성하는 이유는 상기 반도체층(153)의 결정화시에 상기 상부기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.And, although not shown in the drawings, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the upper substrate 151 . At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 153 formed in the subsequent process is to release alkali ions from the inside of the upper substrate 101 when the semiconductor layer 153 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 103 due to the

상기 반사형 디스플레이 화소영역(A)에 대응하는 상부기판(151)의 상기 버퍼층(미도시) 상부의 각 서브 화소(SP)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(153a)과, 이 채널영역(153a)의 양 측면으로 고농도의 불순물이 도핑된 소스영역 및 드레인 영역(153b, 153c)으로 구성된 반도체층(153)이 형성되어 있다.Each sub-pixel (SP) on the buffer layer (not shown) of the upper substrate 151 corresponding to the reflective display pixel area (A) corresponds to the driving area (not shown) and the switching area (not shown). Each semiconductor is made of pure polysilicon, and its central portion is composed of a channel region 153a constituting a channel, and source and drain regions 153b and 153c doped with high-concentration impurities on both sides of the channel region 153a. Layer 153 is formed.

상기 반도체층(153)을 포함한 버퍼층 상에는 게이트 절연막(155)이 형성되어 있으며, 상기 게이트 절연막(155) 위로는 상기 반도체층(153)의 채널 영역(153a)에 대응하여 게이트 전극(157)이 형성되어 있다. 이때, 상기 게이트 절연막(155)은 상기 발광형 디스플레이 화소영역(B)에 위치하는 상부기판(101)에도 형성된다.A gate insulating film 155 is formed on the buffer layer including the semiconductor layer 153, and a gate electrode 157 is formed on the gate insulating film 155 to correspond to the channel region 153a of the semiconductor layer 153. has been At this time, the gate insulating film 155 is also formed on the upper substrate 101 located in the light emitting display pixel region (B).

그리고, 상기 게이트 절연막(155) 위로는 상기 게이트 전극(157)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(157)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(157)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.A gate wiring (not shown) is formed above the gate insulating layer 155 and is connected to the gate electrode 157 and extends in one direction. At this time, the gate electrode 157 and the gate wiring (not shown) are formed of a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawing, it is shown as an example that the gate electrode 157 and the gate wiring (not shown) have a single layer structure.

한편, 상기 게이트 전극(157)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(159)이 형성되어 있다. 이때, 상기 층간 절연막(159)과 그 하부의 게이트 절연막(155)에는 상기 반도체층(153)의 채널 영역 (153a) 양 측면에 위치한 상기 소스영역 및 드레인 영역(153b, 153c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film made of an insulating material, for example, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, on the entire surface of the display area of the substrate including the gate electrode 157 and the gate wiring (not shown). 159) is formed. In this case, the interlayer insulating film 159 and the lower gate insulating film 155 expose the source and drain regions 153b and 153c located on both sides of the channel region 153a of the semiconductor layer 153, respectively. Layer contact holes (not shown) are provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(159) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 서브 화소(SP)을 정의하며 소스/드레인용 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(155) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating film 159 including the semiconductor layer contact hole (not shown) intersects the gate wiring (not shown), defines the sub-pixel SP, and uses a source/drain metal material, for example, Data wiring made of any one or two or more materials among aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti) (not shown) and a power supply wiring (not shown) spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 155 .

그리고, 상기 층간 절연막(159)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 소스영역 및 드레인 영역(153b, 153c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(163a) 및 드레인 전극(163b)이 형성되어 있다. 예를 들어, 상기 반도체층(153)과 게이트 절연막 (155) 및 게이트 전극(157)과 층간 절연막(159)과 서로 떨어져 형성된 상기 소스전극(163a) 및 드레인 전극(163b)은 박막 트랜지스터(T2)를 이룬다. In addition, the interlayer insulating film 159 is spaced apart from each other and contacts the source and drain regions 153b and 153c exposed through the semiconductor layer contact hole (not shown), respectively, and the same metal as the data line (not shown). A source electrode 163a and a drain electrode 163b made of a material are formed. For example, the semiconductor layer 153, the gate insulating film 155, the gate electrode 157, and the interlayer insulating film 159 and the source electrode 163a and the drain electrode 163b formed apart from each other form the thin film transistor T2. make up

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(163a) 및 드레인 전극(163b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 163a, and the drain electrode 163b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure. have.

그리고, 상기 반사형 디스플레이 화소영역(A)의 상부기판(101)에 형성되는 박막 트랜지스터(T)는 폴리실리콘의 반도체층(153)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T2)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.In addition, as an example, the thin film transistor T formed on the upper substrate 101 of the reflective display pixel region A has a semiconductor layer 153 of polysilicon and is composed of a top gate type. Although shown, it is obvious that the thin film transistor T2 may be configured as a bottom gate type having a semiconductor layer of amorphous silicon.

상기 박막 트랜지스터(T2)가 바텀 게이트(bottom gate) 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층 과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어진다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the thin film transistor T2 is configured as a bottom gate type, the stack structure is a gate electrode/gate insulating film/active layer of pure amorphous silicon spaced apart from each other and a semiconductor layer made of an ohmic contact layer of impurity amorphous silicon. and/ It consists of a source electrode and a drain electrode spaced apart from each other. In this case, the gate line is formed to be connected to the gate electrode of the thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the thin film transistor is formed.

한편, 상기 박막 트랜지스터(T2)를 포함한 상부기판(101) 전면에는 패시베이션막(165)이 형성되어 있다. 상기 패시베이션막(165)으로는 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)이 사용된다.Meanwhile, a passivation film 165 is formed on the entire surface of the upper substrate 101 including the thin film transistor T2. As the passivation layer 165 , silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, is used.

그리고, 상기 패시베이션막(165) 상에는 상기 상부기판(151)의 각 화소영역 (P)을 한정하는 블랙 매트릭스(167)가 형성되어 있다. A black matrix 167 defining each pixel area P of the upper substrate 151 is formed on the passivation film 165 .

상기 블랙 매트릭스(167)에 의해 정의되는 각 서브 화소(SP) 중 발광형 디스플레이 화소영역(B)에 위치하는 화소영역에는 제1 적색(R) 칼라필터(171), 제1 녹색(G) 칼라필터(173) 및 제1 청색(B) 칼라필터(175)가 형성되어 있다. 이때, 상기 제1 적색(R) 칼라필터(171), 제1 녹색(G) 칼라필터(173) 및 제1 청색(B) 칼라필터 (175)는 발광형 칼라필터층(170)을 이룬다. Among the sub-pixels SP defined by the black matrix 167, a first red (R) color filter 171 and a first green (G) color A filter 173 and a first blue (B) color filter 175 are formed. At this time, the first red (R) color filter 171 , the first green (G) color filter 173 , and the first blue (B) color filter 175 form the emission type color filter layer 170 .

그리고, 상기 블랙 매트릭스(167)에 의해 정의되는 각 서브 화소(SP) 중 반사형 디스플레이 화소영역(A)에 위치하는 화소영역에는 제2 적색(R) 칼라필터 (171a), 제2 녹색(G) 칼라필터(173a) 및 제2 청색(B) 칼라필터(175a)가 형성되어 있다. 이때, 상기 제2 적색(R) 칼라필터(171a), 제2 녹색(G) 칼라필터(173a) 및 제1 청색 (B) 칼라필터(175a)는 반사형 칼라필터층(170a)을 이룬다. And, among the sub-pixels SP defined by the black matrix 167, a second red (R) color filter 171a and a second green (G) ) color filter 173a and a second blue (B) color filter 175a are formed. In this case, the second red (R) color filter 171a, the second green (G) color filter 173a, and the first blue (B) color filter 175a form the reflective color filter layer 170a.

상기 발광형 칼라필터층(170) 및 반사형 칼라필터층(170a)을 포함한 상기 상부기판(151) 전면에는 오버코트층(181)이 형성되어 있다. 그리고, 상기 오버코트층 (181)에는 상기 반사형 디스플레이 화소영역(A)에 구비된 박막 트랜지스터(T)의 드레인 전극(163b)을 노출시키는 드레인 콘택홀(183)이 형성되어 있다.An overcoat layer 181 is formed on the entire surface of the upper substrate 151 including the emission type color filter layer 170 and the reflection type color filter layer 170a. In addition, a drain contact hole 183 exposing the drain electrode 163b of the thin film transistor T provided in the reflective display pixel region A is formed in the overcoat layer 181 .

그리고, 상기 반사형 디스플레이 화소영역(A)의 오버코트층(181) 상에는 상기 드레인 콘택홀(183)을 통해 상기 드레인 전극(163b)과 전기적으로 접속되는 화소전극(185)이 형성되어 있다.A pixel electrode 185 electrically connected to the drain electrode 163b through the drain contact hole 183 is formed on the overcoat layer 181 of the reflective display pixel region A.

상기 화소전극(185)을 포함한 오버코트층(181) 상에는 상부 배향막(미도시)이 형성되어 있다.An upper alignment layer (not shown) is formed on the overcoat layer 181 including the pixel electrode 185 .

그리고, 서로 합착되는 상부기판(151)과 하부기판(101) 사이에는 액정층 (190)이 형성되어 본 발명의 일 실시 예에 따른 표시장치가 구성된다.In addition, a liquid crystal layer 190 is formed between the upper substrate 151 and the lower substrate 101 bonded to each other to form a display device according to an embodiment of the present invention.

따라서, 본 발명의 일 실시 예에 따른 표시장치에서, 반사형 디스플레이 화소영역(A)에서는 외부 광이 하부기판(101)에 구비된 반사패턴(123)을 통해 반사되는 반사모드가 구현되며, 상기 발광형 디스플레이 화소영역(B)에서는 발광모드가 구현된다.Therefore, in the display device according to an embodiment of the present invention, a reflection mode in which external light is reflected through the reflection pattern 123 provided on the lower substrate 101 is implemented in the reflective display pixel region A. A light emitting mode is implemented in the light emitting display pixel area B.

한편, 본 발명의 일 실시 예에 따른 표시장치의 제조방법에 대해 첨부된 도면을 참조하여 설명한다.Meanwhile, a method of manufacturing a display device according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명의 일 실시 예에 따른 표시장치의 상부 발광형 유기전계 디스플레이부 제조방법에 대해 도 3a 내지 3i를 참조하여 설명하면 다음과 같다.First, a method of manufacturing a top emission type organic electric field display unit of a display device according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3I.

도 3a 내지 3i는 본 발명의 일 실시 예에 따른 표시장치의 제조방법에 있어서 상부 발광형 유기전계 발광 디스플레이 기판의 제조공정 단면도들이다.3A to 3I are cross-sectional views of a manufacturing process of a top emission type organic light emitting display substrate in a manufacturing method of a display device according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 먼저 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의된 투명한 하부기판(101)을 준비한다. As shown in FIG. 3A , first, a transparent lower substrate 101 in which a reflective display pixel area A and an emissive display pixel area B are defined is prepared.

그런 다음, 도면에는 도시하지 않았지만, 상기 하부기판(101) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 하부기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.Then, although not shown in the drawings, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the lower substrate 101 . At this time, the reason why the buffer layer (not shown) is formed under the semiconductor layer 103 formed in the subsequent process is to release alkali ions from the inside of the lower substrate 101 when the semiconductor layer 103 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 103 due to the

이어, 도면에는 도시하지 않았지만, 상기 버퍼층(미도시) 상에 순수 폴리실리콘으로 이루어지는 순수 폴리실리콘층(미도시)을 형성한다.Subsequently, although not shown in the drawings, a pure polysilicon layer (not shown) made of pure polysilicon is formed on the buffer layer (not shown).

그런 다음, 상기 순수 폴리실리콘층(미도시) 상에 게이트 절연막(105)을 형성한다. Then, a gate insulating film 105 is formed on the pure polysilicon layer (not shown).

이어, 상기 게이트 절연막(105) 상에 게이트 금속층(미도시)을 형성한 후 패터닝하여 게이트 전극(107)과, 이 게이트 전극(107)에 연결되며 일 방향으로 연장하며 게이트 배선(미도시)을 형성한다. 이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.Subsequently, a gate metal layer (not shown) is formed on the gate insulating film 105 and then patterned to form a gate electrode 107, connected to the gate electrode 107, extending in one direction, and gate wiring (not shown). form At this time, the gate electrode 107 and the gate wiring (not shown) are a first metal material having a low resistance characteristic, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawings, it is shown as an example that the gate electrode 107 and the gate wiring (not shown) have a single layer structure.

그런 다음, 상기 게이트 전극(107)을 마스크로 상기 순수 폴리실리콘층(미도시)에 고농도 불순물을 도핑하여 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역(103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)을 형성한다.Then, the pure polysilicon layer (not shown) is doped with high-concentration impurities using the gate electrode 107 as a mask, so that the central portion forms a channel and the first region 103a and both sides of the first region 103a are doped with high-concentration impurities. A semiconductor layer 103 composed of second regions 103b and 103c doped with impurities of .

이어, 도 3b에 도시된 바와 같이, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)을 형성한다. Subsequently, as shown in FIG. 3B, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride, is formed on the entire surface of the display area of the substrate including the gate electrode 107 and the gate wiring (not shown). An interlayer insulating film 109 made of (SiNx) is formed.

그런 다음, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 선택적으로 패터닝하여 상기 각 반도체층(103)의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각 각을 노출시키는 반도체층 콘택홀(미도시)을 형성한다.Then, the interlayer insulating film 109 and the gate insulating film 105 therebelow are selectively patterned to form the second regions 103b and 103c located on both sides of the first region 103a of each semiconductor layer 103. Semiconductor layer contact holes (not shown) exposing each are formed.

이어, 도 3c에 도시된 바와 같이, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에 소스/드레인용 금속층(미도시)을 형성한다. 이때, 상기 금속층(미도시)으로는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 이용한다.Subsequently, as shown in FIG. 3C , a source/drain metal layer (not shown) is formed on the interlayer insulating layer 109 including the semiconductor layer contact hole (not shown). At this time, the metal layer (not shown) includes aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti). Use any one or two or more materials.

그런 다음, 상기 금속층(미도시)을 선택적으로 패터닝하여, 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(113a) 및 드레인 전극(113b)을 형성한다. 이때, 상기 구동영역에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 떨어져 형성된 상기 소스전극(113a) 및 드레인 전극(113b)은 구동 박막 트랜지스터(T1)를 이룬다. Then, by selectively patterning the metal layer (not shown), the second regions are spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) in each driving region (not shown) and switching region (not shown). A source electrode 113a and a drain electrode 113b are formed in contact with 103b and 103c and made of the same metal material as the data wire (not shown). At this time, the semiconductor layer 103, the gate insulating film 105, the gate electrode 107, and the interlayer insulating film 109 sequentially stacked in the driving region and the source electrode 113a and the drain electrode 113b formed apart from each other forms a driving thin film transistor T1.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(T1)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(T1)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결된다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터(T1)의 게이트 전극(107)과 전기적으로 연결된다.At this time, although not shown in the drawings, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor T1 is also formed in the switching region (not shown). At this time, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor T1, the gate line (not shown), and the data line 113. That is, the gate wiring (not shown) and the data wiring (not shown) are respectively connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), and the switching thin film transistor (not shown) The drain electrode (not shown) of the case) is electrically connected to the gate electrode 107 of the driving thin film transistor T1.

그리고, 상기 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)가 바텀 게이트(Bottom gate) 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어진다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.In addition, when the driving thin film transistor T1 and the switching thin film transistor (not shown) are configured in a bottom gate type, the stack structure is spaced apart from the gate electrode/gate insulating film/active layer of pure amorphous silicon, It consists of a semiconductor layer made of an ohmic contact layer of impurity amorphous silicon and/or a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

이어, 도 3d에 도시된 바와 같이, 상기 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)를 포함한 하부기판(101) 전면에 평탄화막(115)을 형성한다. 상기 평탄화막(115)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly- Imide), 감광성 노볼락(Novolac) 등이 사용된다. Subsequently, as shown in FIG. 3D , a planarization layer 115 is formed on the entire surface of the lower substrate 101 including the driving thin film transistor T1 and the switching thin film transistor (not shown). As the planarization layer 115, an inorganic insulating material or an organic insulating material is selected and used. Silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is used as the inorganic insulating material, and photosensitive acrylic, photosensitive poly-imide, and photosensitive novolac are used as the organic insulating material. etc. are used.

그런 다음, 상기 평탄화막(115) 상측에 회절 특성을 지닌 하프톤 마스크 (Half-Ton mask)(116)를 배치한다. 이때, 상기 하프톤 마스크(116)는 광차단부 (116a)와 반투과부(116b) 및 투과부(116c)를 포함한다. 특히, 상기 반투과부(116b)는 하부기판(101)의 반사형 디스플레이 화소영역(A)에 위치하는 평탄화막(115)에 대응하여 배치되어 있으며, 상기 투과부(116c)는 상기 발광형 디스플레이 화소영역 (B)의 드레인 전극(113b) 일부와 대응하여 배치된다.Then, a half-ton mask 116 having diffraction characteristics is disposed on the planarization layer 115 . In this case, the halftone mask 116 includes a light blocking portion 116a, a semi-transmissive portion 116b, and a transmissive portion 116c. In particular, the transflective portion 116b is disposed to correspond to the flattening film 115 located in the reflective display pixel area A of the lower substrate 101, and the transmissive portion 116c is the light emitting display pixel area. It is disposed corresponding to a part of the drain electrode 113b of (B).

이어, 도 3e에 도시된 바와 같이, 상기 하프톤 마스크(116)를 통해 상기 평탄화막(115)에 노광 공정을 진행하고, 이어 현상 공정을 통해 노광된 평탄화막 (115) 부분을 제거함으로써 상기 발광형 디스플레이 화소영역(B)에는 상기 드레인 전극(113b)을 노출시키는 드레인 콘택홀(117)을 형성하고, 상기 반사형 디스플레이 영역(A)의 평탄화막(115)에는 다수의 돌기패턴(119)을 형성한다. 이때, 상기 돌기패턴들(119)은 서로 이격되어 있으면서, 일정 높이만큼 돌출된 볼록한(convex) 형태로 이루어져 있다. Subsequently, as shown in FIG. 3E, an exposure process is performed on the planarization film 115 through the halftone mask 116, and then a portion of the planarization film 115 exposed through a development process is removed to emit light. A drain contact hole 117 exposing the drain electrode 113b is formed in the type display pixel region (B), and a plurality of protrusion patterns 119 are formed in the planarization layer 115 of the reflective display region (A). form At this time, the protruding patterns 119 are spaced apart from each other and have a convex shape protruding by a certain height.

그런 다음, 도 3f에 도시된 바와 같이, 상기 드레인 콘택홀(117)과 돌기패턴 (119)이 형성된 평탄화막(115) 상부에 캐소드 전극 형성용 금속층(미도시)을 형성한 후 선택적으로 패터닝하여 상기 드레인 콘택홀(117)을 통해 상기 드레인 전극 (113b)과 전기적으로 접속하는 애노드 전극(121)을 형성하고, 상기 돌기패턴들 (119) 표면에는 반사패턴(123)을 형성한다.Then, as shown in FIG. 3F, a metal layer (not shown) for forming a cathode electrode is formed on the planarization film 115 on which the drain contact hole 117 and the protrusion pattern 119 are formed, and then selectively patterned. An anode electrode 121 electrically connected to the drain electrode 113b through the drain contact hole 117 is formed, and a reflective pattern 123 is formed on the surface of the protruding patterns 119 .

이때, 상기 애노드 전극(121)으로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 애노드 전극 (121)으로는 상기 적층 구조 이외에, 알루미늄(Al), 알루미늄 합금(AlNd), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 구성할 수도 있다. At this time, as the anode electrode 121, a three-layer stacked structure of ITO/Ag alloy/ITO or a stacked structure of other metal materials may be used. On the other hand, as the anode electrode 121, in addition to the stacked structure, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), It may be composed of any one or two or more materials of titanium (Ti).

이어, 도면에는 도시하지 않았지만, 상기 화소전극(121) 및 반사패턴(123)을 포함한 평탄화막(115) 전면에 화소 정의막용 감광성 물질층(미도시)을 형성한다.Subsequently, although not shown in the drawing, a photosensitive material layer (not shown) for a pixel defining layer is formed on the entire surface of the planarization layer 115 including the pixel electrode 121 and the reflective pattern 123 .

그런 다음, 도 3f에 도시된 바와 같이, 상기 감광성 물질층(미도시)을 선택적으로 패터닝하여, 각 서브 화소(SP)의 경계부에 대응하는 상기 평탄화막(115) 상에 화소 정의막(123)을 형성한다. 이때, 상기 화소 정의막(125)은 감광성(photo sensitivity)을 갖는 포토레지스트(photo resist)에 카본 블랙 (Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시 (Epoxy), 폴리이미드 (Poly- Imide), 노블락(Novolac) 등에 수지(Resin)를 사용할 수 있다.Then, as shown in FIG. 3F, the photosensitive material layer (not shown) is selectively patterned to form a pixel defining layer 123 on the planarization layer 115 corresponding to the boundary of each sub-pixel SP. form At this time, the pixel defining layer 125 is a pigment dispersed photoresist dispersing a pigment such as carbon black in a photoresist having photo sensitivity, a dye dispersed photoresist It can be formed with resist or dyed photoresist. Resin such as acrylic, epoxy, poly-imide, and novolac may be used as the photoresist having such photosensitivity.

그리고, 상기 화소 정의막(125)은 각 서브 화소(SP)을 둘러싸는 형태로 상기 애노드 전극(121)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. The pixel-defining layer 125 is formed to overlap the edge of the anode electrode 121 in a form surrounding each sub-pixel SP, and has a lattice shape having a plurality of openings in the display area AA as a whole. is making up

이어, 도 3h에 도시된 바와 같이, 상기 화소 정의막(125)으로 둘러싸인 각 서브 화소(SP) 내의 상기 애노드 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광층(127)을 형성한다. 상기 유기 발광층(127)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층(electron transporting layer) 및 전자 주입층(electron injection layer)의 다중 층으로 구성될 수도 있다.Subsequently, as shown in FIG. 3H, an organic emission layer 127 emitting red, green, and blue light is formed on the anode electrode 121 in each sub-pixel SP surrounded by the pixel defining layer 125. do. The organic light emitting layer 127 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawings, a hole injection layer, a hole transporting layer, and a light emitting material layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

상기 유기 발광층(127)과 상기 화소 정의막(125)을 포함하는 상기 발광형 디스플레이이 화소영역(B)의 하부기판(101) 전면에 캐소드 전극(129)을 형성한다. 이때, 상기 캐소드 전극(129)으로는 MgAg 또는 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.A cathode electrode 129 is formed on the entire surface of the lower substrate 101 in the pixel region B of the light emitting display including the organic light emitting layer 127 and the pixel defining layer 125 . At this time, as the cathode electrode 129, MgAg or metal materials having translucent properties are selected and used.

따라서, 상기 유기전계 발광 다이오드(130)는 선택된 색 신호에 따라 상기 애노드 전극(121)과 캐소드 전극(129)으로 소정의 전압이 인가되면, 애노드 전극 (121)으로부터 주입된 정공과 캐소드 전극(127)으로부터 제공된 전자가 유기발광층 (127)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 캐소드 전극(129)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the anode electrode 121 and the cathode electrode 129 according to the selected color signal, the organic light emitting diode 130 generates holes injected from the anode electrode 121 and the cathode electrode 127 ) are transported to the organic light emitting layer 127 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light. At this time, since the emitted light goes out through the transparent cathode electrode 129, the organic light emitting device implements an arbitrary image.

그런 다음, 도 3i에 도시된 바와 같이, 상기 캐소드 전극(129)을 포함한 하부기판(101) 전면에 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(미도시)을 형성한다. 이때, 상기 캐소드 전극(129) 만으로는 상기 유기발광층(126)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 캐소드 전극(129) 위로 상기 제1 패시베이션막(미도시)을 형성함으로써 상기 유기발광층 (127)으로의 수분 침투를 억제할 수 있다.Then, as shown in FIG. 3I, a first layer made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the entire surface of the lower substrate 101 including the cathode electrode 129. A passivation film (not shown) is formed. At this time, since moisture permeation into the organic light emitting layer 126 cannot be completely suppressed with only the cathode electrode 129, by forming the first passivation film (not shown) on the cathode electrode 129, the organic light emitting layer ( 127) to inhibit moisture permeation.

그런 다음, 상기 제1 패시베이션막(미도시) 상의 표시영역(AA)에는 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(미도시)을 형성할 수 있다. 이때, 상기 유기막을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethy- lene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. Then, an organic layer (not shown) made of a polymer organic material such as a polymer may be formed in the display area AA on the first passivation layer (not shown). At this time, as the polymer thin film constituting the organic film, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. may be used. can

이어, 도면에는 도시하지 않았지만, 상기 유기막을 포함한 하부기판 전면에는 상기 유기막을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 패시베이션막(미도시)을 추가로 형성할 수 있다.Subsequently, although not shown in the drawing, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is formed on the entire surface of the lower substrate including the organic film to block moisture from permeating through the organic film. A second passivation film (not shown) made of may be additionally formed.

그런 다음, 상기 제2 패시베이션막(미도시)을 포함한 기판 전면에 상기 유기발광 다이오드(130)의 인캡슐레이션을 위해 보호 필름(133)이 대향하여 위치하게 되는데, 상기 하부기판(101)과 보호 필름(133) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(131)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (133)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 사용할 수 있다.Then, a protective film 133 is positioned to face the entire surface of the substrate including the second passivation film (not shown) to encapsulate the organic light emitting diode 130, and to protect the lower substrate 101 Between the films 133, an adhesive 131 made of any one of a transparent frit, an organic insulating material, and a polymer material having adhesive properties is applied to the substrate 101 and the barrier film 133 without an air layer. It is completely tightly interposed. At this time, in the present invention, PSA (Press Sensitive Adhesive) may be used as the adhesive (not shown).

이어, 도면에는 도시하지 않았지만, 상기 보호필름(133) 상에 하부 배향막(미도시)이 형성할 수도 있다. 이때, 상기 보호필름(133) 상에 별도의 하부 배향막을 형성하지 않고, 상기 보호필름(133)을 폴리머(polymer)로 대체하여 배향막으로 사용할 수도 있다.Subsequently, although not shown in the drawing, a lower alignment layer (not shown) may be formed on the protective film 133 . At this time, without forming a separate lower alignment layer on the protective film 133, the protective film 133 may be replaced with a polymer and used as an alignment layer.

이렇게 하여, 본 발명의 일 실시 예에 따른 하부기판(101)의 발광형 디스플레이 화소영역 (B)에 상부 발광형 유기전계 디스플레이부를 제조하는 공정을 완료한다.In this way, the process of manufacturing the top emission type organic electric field display unit in the light emission type display pixel region (B) of the lower substrate 101 according to an embodiment of the present invention is completed.

한편, 본 발명의 일 실시 예에 따른 표시장치의 반사형 액정 디스플레이부 제조방법에 대해 도 4a 내지 4e를 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing a reflection type liquid crystal display unit of a display device according to an embodiment of the present invention will be described with reference to FIGS. 4A to 4E.

도 4a 내지 4e는 본 발명의 일 실시 예에 따른 표시장치의 제조방법에 있어서 반사형 액정 디스플레이 기판의 제조공정 단면도들이다. 4A to 4E are cross-sectional views of a manufacturing process of a reflective liquid crystal display substrate in a manufacturing method of a display device according to an embodiment of the present invention.

도 4a에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 표시장치의 발광형 유기전계 디스플레이부가 제조된 하부기판(101) 상에 이격되어 합착되는 상부기판 (151)을 준비한다. 이때, 상기 상부기판(151)에는 상기 하부기판(101)과 마찬가지로 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의되어 있다.As shown in FIG. 4A , an upper substrate 151 spaced apart from and bonded to the lower substrate 101 in which the light emitting organic field display unit of the display device according to an embodiment of the present invention is manufactured is prepared. At this time, the upper substrate 151 has a reflective display pixel area A and an emission type display pixel area B defined as in the lower substrate 101 .

이어, 도면에는 도시하지 않았지만, 상기 상부기판(151) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)을 형성한다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(153) 하부에 형성하는 이유는 상기 반도체층(153)의 결정화시에 상기 상부기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.Subsequently, although not shown in the drawings, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is formed on the upper substrate 151 . At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 153 formed in the subsequent process is to release alkali ions from the inside of the upper substrate 101 when the semiconductor layer 153 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 103 due to the

그런 다음, 도면에는 도시하지 않았지만, 상기 상부기판(151) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(153) 하부에 형성하는 이유는 상기 반도체층(153)의 결정화시에 상기 상부기판(151)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(153)의 특성 저하를 방지하기 위함이다.Then, although not shown in the drawings, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the upper substrate 151 . At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 153 formed in a subsequent process is due to the release of alkali ions from the inside of the upper substrate 151 when the semiconductor layer 153 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 153 due to the

그런 다음, 상기 순수 폴리실리콘층(미도시) 상에 게이트 절연막(155)을 형성한다. Then, a gate insulating layer 155 is formed on the pure polysilicon layer (not shown).

이어, 상기 게이트 절연막(155) 상에 게이트 금속층(미도시)을 형성한 후 패터닝하여 게이트 전극(157)과, 이 게이트 전극(157)에 연결되며 일 방향으로 연장하며 게이트 배선(미도시)을 형성한다. 이때, 상기 게이트 전극(157)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(157)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.Subsequently, a gate metal layer (not shown) is formed on the gate insulating film 155 and then patterned to form a gate electrode 157, connected to the gate electrode 157, extending in one direction, and gate wiring (not shown). form At this time, the gate electrode 157 and the gate wiring (not shown) are formed of a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawing, it is shown as an example that the gate electrode 157 and the gate wiring (not shown) have a single layer structure.

그런 다음, 상기 게이트 전극(157)을 마스크로 상기 순수 폴리실리콘층(미도시)에 고농도 불순물을 도핑하여 중앙부는 채널을 이루는 채널영역(153a) 그리고 상기 채널영역(153a) 양 측면으로 고농도의 불순물이 도핑된 소스영역 및 드레인 영역(153b, 153c)으로 구성된 반도체층(153)을 형성한다.Then, the pure polysilicon layer (not shown) is doped with high-concentration impurities using the gate electrode 157 as a mask, and the channel region 153a constituting a channel in the center and high-concentration impurities are formed on both sides of the channel region 153a. A semiconductor layer 153 composed of the doped source and drain regions 153b and 153c is formed.

이어, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(159)을 형성한다. Then, an interlayer insulating film made of an insulating material, for example, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, on the entire surface of the display area of the substrate including the gate electrode 107 and the gate wiring (not shown). 159) form.

그런 다음, 상기 층간 절연막(159)과 그 하부의 게이트 절연막(155)을 선택적으로 패터닝하여 상기 각 반도체층(153)의 채널영역(153a) 양 측면에 위치한 상기 소스영역 및 드레인 영역(153b, 153c) 각 각을 노출시키는 반도체층 콘택홀(미도시)을 형성한다.Then, the interlayer insulating film 159 and the gate insulating film 155 therebelow are selectively patterned to form the source and drain regions 153b and 153c located on both sides of the channel region 153a of each semiconductor layer 153. ) to form semiconductor layer contact holes (not shown) exposing each.

이어, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(159) 상부에 소스/드레인용 금속층(미도시)을 형성한다. 이때, 상기 금속층(미도시)으로는 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질을 이용한다.Next, a source/drain metal layer (not shown) is formed on the interlayer insulating layer 159 including the semiconductor layer contact hole (not shown). At this time, the metal layer (not shown) includes aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti). Use any one or two or more materials.

그런 다음, 상기 금속층(미도시)을 선택적으로 패터닝하여, 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 소스영역 및 드레인 영역(153b, 153c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(163a) 및 드레인 전극(163b)을 형성한다. 이때, 상기 반도체층(153)과 게이트 절연막(155) 및 게이트 전극(157)과 층간 절연막(159)과 서로 떨어져 형성된 상기 소스전극(163a) 및 드레인 전극(163b)은 박막 트랜지스터(T2)를 이룬다. Then, the metal layer (not shown) is selectively patterned to contact the source and drain regions 153b and 153c that are spaced apart from each other and exposed through the semiconductor layer contact hole (not shown), respectively, and the data wiring ( A source electrode 163a and a drain electrode 163b made of the same metal material as (not shown) are formed. At this time, the semiconductor layer 153, the gate insulating film 155, the gate electrode 157, the interlayer insulating film 159, and the source electrode 163a and the drain electrode 163b formed apart form the thin film transistor T2. .

그리고, 상기 반사형 디스플레이 화소영역(A)의 상부기판(151)에 형성되는 박막 트랜지스터(T2)는 폴리실리콘의 반도체층(153)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T2)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.In addition, the thin film transistor T2 formed on the upper substrate 151 of the reflective display pixel region A has a polysilicon semiconductor layer 153 and is composed of a top gate type, for example. Although shown, it is obvious that the thin film transistor T2 may be configured as a bottom gate type having a semiconductor layer of amorphous silicon.

상기 박막 트랜지스터(T2)가 바텀 게이트(Bottom gate) 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어진다. When the thin film transistor T2 is configured as a bottom gate type, the stacked structure includes a semiconductor layer formed of a gate electrode/gate insulating film/pure amorphous silicon layer spaced apart from each other and an ohmic contact layer of impurity amorphous silicon and/or It consists of a source electrode and a drain electrode spaced apart from each other.

이어, 도 4b에 도시된 바와 같이, 상기 박막 트랜지스터(T2)를 포함한 상부기판(151) 전면에 패시베이션막(165)을 형성한다. 이때, 상기 패시베이션막(165)으로는 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)을 사용할 수 있다.Subsequently, as shown in FIG. 4B, a passivation film 165 is formed on the entire surface of the upper substrate 151 including the thin film transistor T2. In this case, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, may be used as the passivation layer 165 .

그런 다음, 상기 패시베이션막(165) 상에 상기 상부기판(151)의 각 화소영역 (P)을 한정하는 블랙 매트릭스(167)를 형성한다. Then, a black matrix 167 defining each pixel area P of the upper substrate 151 is formed on the passivation film 165 .

이어, 도 4c에 도시된 바와 같이, 상기 블랙 매트릭스(167)에 의해 정의되는 각 서브 화소(SP) 중 발광형 디스플레이 화소영역(B)에 위치하는 화소영역에 제1 적색(R) 칼라필터(171), 제1 녹색 (G) 칼라필터(173) 및 제1 청색(B) 칼라필터(175)를 순차적으로 형성하고, 상기 블랙 매트릭스(167)에 의해 정의되는 각 화소영역 (P) 중 반사형 디스플레이 화소영역(A)에 위치하는 화소영역에 제2 적색(R) 칼라필터(171a), 제2 녹색(G) 칼라필터(미도시, 도 1의 173a 참조) 및 제2 청색(B) 칼라필터(미도시, 도 1의 175a 참조)를 순차적으로 형성한다.Subsequently, as shown in FIG. 4C , a first red (R) color filter ( 171), a first green (G) color filter 173 and a first blue (B) color filter 175 are sequentially formed, and reflection in each pixel area (P) defined by the black matrix 167 A second red (R) color filter 171a, a second green (G) color filter (not shown, see 173a in FIG. 1) and a second blue (B) Color filters (not shown, see 175a in FIG. 1) are sequentially formed.

이때, 상기 제1 적색(R) 칼라필터(171), 제1 녹색(G) 칼라필터(173) 및 제1 청색(B) 칼라필터(175)는 발광형 칼라필터층(170)을 이루며, 상기 제2 적색(R) 칼라필터(171a), 제2 녹색(G) 칼라필터(173a) 및 제2 청색(B) 칼라필터(175a)는 반사형 칼라필터층(170a)을 이룬다. At this time, the first red (R) color filter 171, the first green (G) color filter 173, and the first blue (B) color filter 175 form the emission type color filter layer 170, The second red (R) color filter 171a, the second green (G) color filter 173a, and the second blue (B) color filter 175a form the reflective color filter layer 170a.

그런 다음, 도 4d에 도시된 바와 같이, 상기 발광형 칼라필터층(170) 및 반사형 칼라필터층(170a)을 포함한 상기 상부기판(151) 전면에 오버코트층(181)을 형성한다. Then, as shown in FIG. 4D , an overcoat layer 181 is formed on the entire surface of the upper substrate 151 including the light emitting color filter layer 170 and the reflective color filter layer 170a.

이어, 도 4e에 도시된 바와 같이, 상기 오버코트층(181)에 상기 반사형 디스플레이 화소영역(A)에 구비된 박막 트랜지스터(T)의 드레인 전극(163b)을 노출시키는 드레인 콘택홀(183)을 형성한다. Subsequently, as shown in FIG. 4E, a drain contact hole 183 exposing the drain electrode 163b of the thin film transistor T provided in the reflective display pixel region A is formed in the overcoat layer 181. form

그런 다음, 상기 반사형 디스플레이 화소영역(A)의 오버코트층(181) 상에 상기 드레인 콘택홀(183)을 통해 상기 드레인 전극(163b)과 전기적으로 접속되는 화소전극(185)을 형성한다. Then, a pixel electrode 185 electrically connected to the drain electrode 163b through the drain contact hole 183 is formed on the overcoat layer 181 of the reflective display pixel region A.

이어, 도면에는 도시하지 않았지만, 상기 화소전극(185)을 포함한 오버코트층(181) 상에 상부 배향막(미도시)을 형성한다. 이때, 상기 상부 배향막(미도시)은 러빙 공정 또는 UV 배향 공정을 통해 형성할 수 있다.Subsequently, although not shown in the drawing, an upper alignment layer (not shown) is formed on the overcoat layer 181 including the pixel electrode 185 . In this case, the upper alignment layer (not shown) may be formed through a rubbing process or a UV alignment process.

도 5는 본 발명의 일 실시 예에 따른 상부 발광형 유기전계 발광 디스플레이 기판과 반사형 액정 디스플레이 기판을 합착한 상태의 표시장치의 결합 단면도이다. 5 is a cross-sectional view of a display device in which a top emission type organic light emitting display substrate and a reflection type liquid crystal display substrate are bonded together according to an embodiment of the present invention.

도 5에 도시된 바와 같이, 상기 반사형 액정 디스플레이부가 형성된 상부기판(151)과 상부 발광형 유기전계 디스플레이부가 형성된 하부기판(101)을 대향하여 배치시킨 후 이들 기판 사이에 액정층(190)을 형성함으로써, 본 발명의 일 실시 예에 따른 반사형 디스플레이부를 구비한 표시장치 제조공정을 완료한다. As shown in FIG. 5, the upper substrate 151 on which the reflection type liquid crystal display unit is formed and the lower substrate 101 on which the top emission type organic electric field display unit is formed are disposed to face each other, and then a liquid crystal layer 190 is formed between these substrates. By forming, the manufacturing process of the display device having the reflective display unit according to an embodiment of the present invention is completed.

이와 같이, 본 발명은 상부 발광형 유기전계 발광 디스플레이가 구비된 하부기판과 반사형 액정 디스플레이가 구비된 상부기판을 합착함으로써 반사형 디스플레이 화소영역과 발광형 디스플레이 화소영역을 동시에 확보할 수 있다.As described above, according to the present invention, a reflection type display pixel area and a light emission type display pixel area can be simultaneously secured by bonding a lower substrate including a top emission type organic light emitting display and an upper substrate including a reflection type liquid crystal display.

또 한편, 본 발명의 다른 실시 예에 따른 표시장치에 대해 도 6 및 7을 참조하여 설명하면 다음과 같다. 여기서, 본 발명의 다른 실시 예에 따른 표시장치 제조방법은 본 발명의 일 실시 예에 따른 표시장치 제조방법과 동일하므로 이에 대한 설명은 생략하기로 한다.Meanwhile, a display device according to another embodiment of the present invention will be described with reference to FIGS. 6 and 7 . Here, a display device manufacturing method according to another embodiment of the present invention is the same as the display device manufacturing method according to an embodiment of the present invention, and thus a description thereof will be omitted.

도 6은 본 발명의 다른 실시 예에 따른 표시장치의 단위 화소를 구성하는 컬러필터층의 배치 평면도이다.6 is a plan view of a color filter layer constituting a unit pixel of a display device according to another embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 표시장치의 한 화소(P)를 이루는 각 서브 화소(SP)는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)을 포함한다. 특히, 화소 각각은 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함한다. 이때, 상기 적색 서브 화소에는 적색(R) 컬러필터층 (271)이 구비되며, 상기 녹색 서브 화소에는 과, 녹색(G) 컬러필터층(273)이 구비되며, 청색 서브 화소는 청색(B) 컬러필터층(275)이 구비된다.As shown in FIG. 6 , each sub-pixel SP constituting one pixel P of a display device according to another embodiment of the present invention comprises a reflective display pixel area A and a light emission display pixel area B. includes In particular, each pixel includes a red sub-pixel, a green sub-pixel and a blue sub-pixel. At this time, the red (R) color filter layer 271 is provided in the red sub-pixel, and the green (G) color filter layer 273 is provided in the green sub-pixel, and the blue (B) color filter layer is provided in the blue sub-pixel (275) is provided.

그리고, 상기 적색(R) 컬러필터층(271)은 발광형 디스플레이 화소영역(B)에 위치하는 제1 적색(R) 컬러필터(271a)와 반사형 디스플레이 화소영역(A)에 위치하는 제2 적색(R) 컬러필터(271b)로 구성된다.In addition, the red (R) color filter layer 271 includes a first red (R) color filter 271a located in the emission type display pixel region (B) and a second red (R) color filter 271a located in the reflective display pixel region (A). (R) It is composed of a color filter 271b.

상기 녹색(G) 컬러필터층(273)는 발광형 디스플레이 화소영역(B)에 위치하는 제1 녹색(G) 컬러필터(273a)와, 반사형 디스플레이 화소영역(A)에 위치하는 제2 녹색(G) 컬러필터(273b)로 구성된다.The green (G) color filter layer 273 includes a first green (G) color filter 273a located in the light emitting display pixel region (B) and a second green color filter (273a) located in the reflective display pixel region (A). G) It is composed of a color filter (273b).

그리고, 상기 청색(B) 컬러필터층(275)은 발광형 디스플레이 화소영역(B)에 위치하는 제1 청색(B) 컬러필터(275a)와 반사형 디스플레이 화소영역(A)에 위치하는 제2 청색(B) 컬러필터(275b)로 구성된다.In addition, the blue (B) color filter layer 275 includes a first blue (B) color filter 275a located in the emission type display pixel region (B) and a second blue color filter 275a located in the reflective display pixel region (A). (B) It is composed of a color filter 275b.

이와 같이, 본 발명의 다른 실시 예에 따른 표시장치를 구성하는 각 서브 화소(P)는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)으로 분할되어 있다. As described above, each sub-pixel P constituting the display device according to another embodiment of the present invention is divided into a reflective display pixel area A and an emission type display pixel area B.

그리고, 각 서브 화소(SP)에 구비된 적색(R) 컬러필터층(271)과, 녹색(G) 컬러필터층 (273) 및, 청색(B) 컬러필터층(275) 각각은 반사형 디스플레이 화소영역 (A)과 발광형 디스플레이 화소영역(B)으로 분할되어 있다. In addition, each of the red (R) color filter layer 271, the green (G) color filter layer 273, and the blue (B) color filter layer 275 provided in each sub-pixel (SP) is a reflective display pixel area ( It is divided into A) and a light emitting display pixel area (B).

도 7은 도 6의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명의 다른 실시 예에 따른 표시장치의 단면도이다.FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. 6 and is a cross-sectional view of a display device according to another exemplary embodiment of the present invention.

본 발명의 다른 실시 예에 따른 표시장치는, 도 7에 도시된 바와 같이, 상부 발광형 유기전계 발광 디스플레이부가 구비된 하부기판(201)과, 반사형 액정 디스플레이부가 구비된 상부기판(251) 및, 이들 하부기판(201)과 상부기판(251) 사이에 구비된 액정층(290)을 포함하여 구성된다. As shown in FIG. 7 , a display device according to another embodiment of the present invention includes a lower substrate 201 equipped with a top emission type organic light emitting display unit, an upper substrate 251 equipped with a reflection type liquid crystal display unit, and , It is configured to include a liquid crystal layer 290 provided between the lower substrate 201 and the upper substrate 251.

여기서, 화소(P)를 구성하는 서브 화소(SP), 예를 들어 적색 서브 화소, 청색 서브 화소 및 청색 서브 화소 각각에 위치하는 하부기판(201) 및 상부기판(251)에는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의된다.Here, the lower substrate 201 and the upper substrate 251 located in the sub-pixels SP constituting the pixel P, for example, the red sub-pixel, the blue sub-pixel, and the blue sub-pixel, respectively, have a reflective display pixel region. (A) and the light emitting display pixel area (B) are defined.

그리고, 상기 각 서브 화소(SP)의 발광형 디스플레이 화소영역(B)에 위치하는 하부기판(201) 상에는 상부 발광형 유기전계 발광 디스플레이부가 형성되고, 반사형 디스플레이 화소영역(A)에 위치하는 상부기판(251) 상에는 반사형 액정 디스플레이부가 형성된다.In addition, a top emission type organic light emitting display unit is formed on the lower substrate 201 positioned in the light emitting display pixel area B of each sub-pixel SP, and an upper portion positioned in the reflective display pixel area A. A reflection type liquid crystal display unit is formed on the substrate 251 .

상기 상부 발광형 유기전계 발광 디스플레이부는 구동 박막 트랜지스터(T1)와 유기 발광소자(230)가 형성된 하부기판(201)이 보호필름(233)에 의해 인캡슐레이션화(encapsulation)되어 있다. In the top emission type organic light emitting display unit, a lower substrate 201 on which a driving thin film transistor T1 and an organic light emitting element 230 are formed is encapsulated by a protective film 233 .

본 발명의 다른 실시 예에 따른 표시장치의 상부 발광형 유기전계 발광 디스플레이부에 대해 도 7을 참조하여 구체적으로 설명하면 다음과 같다.A top emission type organic light emitting display unit of a display device according to another exemplary embodiment of the present invention will be described in detail with reference to FIG. 7 .

도 7에 도시된 바와 같이, 절연 특성을 지닌 투명한 하부기판(201)에는 반사형 디스플레이 화소영역(A)과 발광형 디스플레이 화소영역(B)이 정의된다.As shown in FIG. 7 , a reflective display pixel area A and a light emitting display pixel area B are defined on a transparent lower substrate 201 having insulating properties.

그리고, 도면에는 도시하지 않았지만, 상기 하부기판(201) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(203) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 하부기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.And, although not shown in the drawing, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the lower substrate 201 . At this time, the reason why the buffer layer (not shown) is formed under the semiconductor layer 203 formed in the subsequent process is to release alkali ions from the inside of the lower substrate 201 when the semiconductor layer 203 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 203 due to

상기 발광형 디스플레이 화소영역(B)에 대응하는 하부기판(201)의 상기 버퍼층(미도시) 상부의 각 서브 화소(SP)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(203a) 그리고 상기 제1 영역(203a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(203b, 203c)으로 구성된 반도체층(203)이 형성되어 있다.Each sub-pixel (SP) above the buffer layer (not shown) of the lower substrate 201 corresponding to the light emitting display pixel region (B) corresponds to the driving area (not shown) and the switching area (not shown). Each is made of pure polysilicon, the central portion of which is a semiconductor layer composed of a first region 203a constituting a channel and second regions 203b and 203c doped with high-concentration impurities on both sides of the first region 203a ( 203) is formed.

상기 반도체층(203)을 포함한 버퍼층 상에는 게이트 절연막(205)이 형성되어 있으며, 상기 게이트 절연막(205) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(203)의 제1 영역(203a)에 대응하여 게이트 전극 (207)이 형성되어 있다. 이때, 상기 게이트 절연막(205)은 상기 반사형 디스플레이 화소영역(A)에 위치하는 하부기판(201)에도 형성된다.A gate insulating film 205 is formed on the buffer layer including the semiconductor layer 203, and above the gate insulating film 205 in the driving region (not shown) and the switching region (not shown), each of the semiconductor layers 203 A gate electrode 207 is formed corresponding to the first region 203a of ). At this time, the gate insulating film 205 is also formed on the lower substrate 201 located in the reflective display pixel region (A).

그리고, 상기 게이트 절연막(205) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(207)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.A gate wiring (not shown) is formed above the gate insulating layer 205 and is connected to the gate electrode 207 formed in the switching region (not shown) and extends in one direction. At this time, the gate electrode 207 and the gate wiring (not shown) are a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawing, it is shown as an example that the gate electrode 207 and the gate wiring (not shown) have a single layer structure.

한편, 상기 게이트 전극(207)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(209)이 형성되어 있다. 이때, 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205)에는 상기 각 반도체층(203)의 제1 영역 (203a) 양 측면에 위치한 상기 제2 영역(203b, 203c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film made of an insulating material, for example, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, on the entire surface of the display area of the substrate including the gate electrode 207 and the gate wiring (not shown). 209) is formed. At this time, in the interlayer insulating film 209 and the gate insulating film 205 thereunder, semiconductors exposing each of the second regions 203b and 203c located on both sides of the first region 203a of each semiconductor layer 203 Layer contact holes (not shown) are provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(209) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 서브 화소(SP)를 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(205) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper part of the interlayer insulating film 209 including the semiconductor layer contact hole (not shown) intersects the gate wiring (not shown), defines the sub-pixel SP, and uses a second metal material, for example, aluminum ( Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), titanium (Ti), or data wiring made of two or more materials (not shown) time) and power wiring (not shown) are formed spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 205 .

그리고, 상기 층간 절연막(209) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(203b, 203c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(213a) 및 드레인 전극(213b)이 형성되어 있다. 예를 들어, 상기 구동영역에 순차적으로 적층된 상기 반도체층(203)과 게이트 절연막(205) 및 게이트 전극(207)과 층간 절연막(209)과 서로 떨어져 형성된 상기 소스전극(213a) 및 드레인 전극(213b)은 구동 박막 트랜지스터(T1)를 이룬다. Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 209, the second regions 203b and 203c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 213a and a drain electrode 213b are formed in contact with each other and made of the same second metal material as the data line (not shown). For example, the source electrode 213a and the drain electrode ( 213b) constitutes a driving thin film transistor T1.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(23a) 및 드레인 전극(213b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 23a, and the drain electrode 213b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure. have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(T1)와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(T1)와 상기 게이트 배선(미도시) 및 데이터 배선(213)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터(T1)의 게이트 전극(107)과 전기적으로 연결되어 있다.At this time, although not shown in the drawings, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor T1 is also formed in the switching region (not shown). In this case, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor T1, the gate line (not shown), and the data line 213. That is, the gate wiring (not shown) and the data wiring (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively, and the switching thin film transistor ( A drain electrode (not shown) of the driving thin film transistor T1 is electrically connected to the gate electrode 107 of the driving thin film transistor T1.

한편, 상기 발광형 디스플레이 화소영역(B)의 하부기판(201)에 형성되는 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 반도체층(203)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, the driving thin film transistor T1 and the switching thin film transistor (not shown) formed on the lower substrate 201 of the light emitting display pixel region B have a polysilicon semiconductor layer 203, and are of the top gate type ( Top gate type) is shown as an example, but the driving switching thin film transistor T1 and the switching thin film transistor (not shown) may be composed of a bottom gate type having a semiconductor layer of amorphous silicon. self-explanatory

한편, 상기 구동 박막 트랜지스터(T1) 및 스위칭 박막 트랜지스터(미도시)를 포함한 하부기판(201) 전면에는 평탄화막(215)이 형성되어 있다. 상기 평탄화막 (215)으로는 무기절연물질 또는 유기절연물질 중에서 선택하여 사용한다. 상기 무기절연물질로는 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)이 사용되며, 상기 유기절연물질로는 감광성 아크릴(Acryl), 감광성 폴리 이미드(Poly-Imide), 감광성 노볼락 (Novolac) 등이 사용된다. Meanwhile, a planarization layer 215 is formed on the entire surface of the lower substrate 201 including the driving thin film transistor T1 and the switching thin film transistor (not shown). As the planarization layer 215, an inorganic insulating material or an organic insulating material is selected and used. Silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is used as the inorganic insulating material, and photosensitive acrylic, photosensitive poly-imide, and photosensitive novolac are used as the organic insulating material. etc. are used.

그리고, 상기 평탄화막(215) 중 상기 발광형 디스플레이 화소영역(B)에 위치하는 평탄화막(215)에는 상기 드레인 전극(213b)을 노출시키는 드레인 콘택홀(217)이 형성되어 있으며, 상기 반사형 디스플레이 화소영역(A)에 위치하는 평탄화막 (215)의 표면에는 다수의 돌기패턴(219)이 형성되어 있다. 이때, 상기 돌기패턴들 (219)은 일정 높이만큼 돌출된 볼록한(convex) 형태로 구성되어 있다. A drain contact hole 217 exposing the drain electrode 213b is formed in the planarization layer 215 located in the light emitting display pixel region (B) among the planarization layers 215, and the reflective type A plurality of protrusion patterns 219 are formed on the surface of the flattening film 215 positioned in the display pixel region A. At this time, the protruding patterns 219 are configured in a convex shape protruding by a certain height.

상기 평탄화막(215) 위로는 상기 드레인 콘택홀(217)을 통해 상기 구동 박막 트랜지스터(T1)의 드레인 전극(213b)과 접촉되며 각 서브 화소(SP) 별로 분리된 형태를 가지는 반사특성의 애노드 전극(anode electrode)(221)이 형성되어 있으며, 상기 반사형 디스플레이 화소영역(A)의 돌기패턴(219) 상에는 반사패턴(223)이 형성되어 있다. 이때, 상기 애노드 전극(221)으로는 ITO/Ag 합금/ITO의 3층 적층 구조 또는 기타 다른 금속물질들의 적층 구조를 사용할 수 있다. 한편, 상기 애노드 전극(221)으로는 상기 적층 구조 이외에, 알루미늄(Al), 알루미늄 합금(AlNd), 구리 (Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로 구성할 수도 있다. Above the planarization layer 215, an anode electrode having a reflective characteristic is in contact with the drain electrode 213b of the driving thin film transistor T1 through the drain contact hole 217 and is separated for each sub-pixel SP. An anode electrode 221 is formed, and a reflective pattern 223 is formed on the protrusion pattern 219 of the reflective display pixel region A. At this time, as the anode electrode 221, a three-layer stacked structure of ITO/Ag alloy/ITO or a stacked structure of other metal materials may be used. On the other hand, as the anode electrode 221, in addition to the laminated structure, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), It may be composed of any one or two or more materials of titanium (Ti).

그리고, 각 서브 화소(SP)의 경계부에 대응하는 상기 평탄화막(215) 상에는 화소 정의막(225)이 형성되어 있다. 이때, 상기 화소 정의막(225)은 감광성(photo sensitivity)을 갖는 포토레지스트(photo resist)에 카본 블랙(Carbon Black) 등의 안료를 분산하는 안료 분산 포토 레지스트(Pigment Dispersed Photo Resist), 염료 분산 포토 레지스트 또는 염색 포토 레지스트로 형성할 수 있다. 이러한 감광성을 갖는 포토 레지스트는, 아크릴 (Acryl), 에폭시 (Epoxy), 폴리이미드(Poly-Imide), 노블락(Novolac) 등에 수지(Resin)를 사용할 수 있다.A pixel defining layer 225 is formed on the planarization layer 215 corresponding to the boundary of each sub-pixel SP. At this time, the pixel defining layer 225 is a pigment dispersed photo resist that disperses a pigment such as carbon black in a photo resist having photo sensitivity, a dye dispersed photo resist It can be formed with resist or dyed photoresist. Resin such as acrylic, epoxy, poly-imide, and novolac may be used as the photoresist having such photosensitivity.

이때, 상기 화소 정의막(225)의 두께는 화소 정의막 패터닝 및 엠보싱 (Emboss) 특성, 화소내의 유기전계 발광소자(OLED)의 두께 균일도(uniformity) 등에 영향을 주며, 화소 정의막에 투과율이 패널의 반사율, 화소 정의막 자체의 패터닝 특성에 영향을 많이 준다. 따라서, 상기 화소 정의막(225)의 두께는 0.5 ∼ 2.0 μm의 범위, 또는 투과율이 10% ∼ 0.1 % 의 범위 내에서 형성되는 것이 바람직하다. At this time, the thickness of the pixel-defining film 225 affects the patterning and embossing characteristics of the pixel-defining film, the uniformity of the thickness of the organic light emitting device (OLED) in the pixel, and the like, and the transmittance of the pixel-defining film affects the panel. It greatly affects the reflectance of the pixel definition layer and the patterning characteristics of the pixel defining layer itself. Accordingly, it is preferable that the thickness of the pixel defining layer 225 is in the range of 0.5 to 2.0 μm, or the transmittance is in the range of 10% to 0.1%.

그리고, 상기 화소 정의막(225)은 각 서브 화소(SP)을 둘러싸는 형태로 상기 애노드 전극(221)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(미도시) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. In addition, the pixel-defining layer 225 is formed to overlap the edge of the anode electrode 221 in a form surrounding each sub-pixel SP, and has a lattice having a plurality of openings in the display area (not shown) as a whole. is taking shape

상기 화소 정의막(225)으로 둘러싸인 각 서브 화소(SP) 내의 상기 애노드 전극(121) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광층(227)이 형성되어 있다. 상기 유기 발광층(227)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층 (hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층(electron transporting layer) 및 전자 주입층(electron injection layer)의 다중 층으로 구성될 수도 있다.An organic emission layer 227 emitting red, green, and blue light is formed on the anode electrode 121 in each sub-pixel SP surrounded by the pixel defining layer 225 . The organic light emitting layer 227 may be composed of a single layer made of an organic light emitting material, or although not shown in the figure, a hole injection layer, a hole transporting layer, and a light emitting material layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

상기 유기 발광층(227)과 상기 화소 정의막(225)을 포함하는 상기 발광형 디스플레이이 화소영역(B)의 하부기판(201) 전면에는 캐소드 전극(229)이 형성되어 있다. 이때, 상기 캐소드 전극(229)으로는 MgAg 또는 반투과 특성을 갖는 금속물질들 중에서 어느 하나를 선택하여 사용한다.A cathode electrode 229 is formed on the entire surface of the lower substrate 201 of the pixel region B of the light emitting display including the organic light emitting layer 227 and the pixel defining layer 225 . At this time, as the cathode electrode 229, MgAg or metal materials having translucent properties are selected and used.

이렇게 하여, 상기 애노드 전극(221)과 캐소드 전극(229) 및 이들 두 전극 (221, 229) 사이에 개재된 유기 발광층(227)은 유기전계 발광 다이오드(230)를 이룬다. In this way, the anode electrode 221 and the cathode electrode 229 and the organic light emitting layer 227 interposed between these two electrodes 221 and 229 form the organic light emitting diode 230 .

따라서, 상기 유기전계 발광 다이오드(230)는 선택된 색 신호에 따라 상기 애노드 전극(221)과 캐소드 전극(229)으로 소정의 전압이 인가되면, 애노드 전극 (221)으로부터 주입된 정공과 캐소드 전극(229)으로부터 제공된 전자가 유기발광층 (227)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 캐소드 전극(229)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the anode electrode 221 and the cathode electrode 229 according to the selected color signal, the organic light emitting diode 230 generates holes injected from the anode electrode 221 and the cathode electrode 229. ) are transported to the organic light emitting layer 227 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light. At this time, since the emitted light passes through the transparent cathode electrode 229 and goes out, the organic light emitting device implements an arbitrary image.

한편, 상기 캐소드 전극(229)을 포함한 하부기판(201) 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 패시베이션막(미도시)이 형성되어 있다. 이때, 상기 캐소드 전극(129) 만으로는 상기 유기발광층(226)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 캐소드 전극(229) 위로 상기 제1 패시베이션막(미도시)을 형성함으로써 상기 유기발광층 (227)으로의 수분 침투를 억제할 수 있다.Meanwhile, a first passivation film (not shown) made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx) is formed on the entire surface of the lower substrate 201 including the cathode electrode 229, have. At this time, since moisture permeation into the organic light emitting layer 226 cannot be completely suppressed with only the cathode electrode 129, the first passivation film (not shown) is formed on the cathode electrode 229 to form the organic light emitting layer ( 227) to inhibit moisture permeation.

그리고, 상기 제2 패시베이션막(미도시)을 포함한 기판 전면에는 상기 유기발광 다이오드(230)의 인캡슐레이션을 위해 보호 필름(233)이 대향하여 위치하게 되는데, 상기 하부기판(201)과 보호 필름(233) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(231)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (233)과 완전 밀착되어 개재되어 있다. 이때, 본 발명에서는 상기 점착제(미도시)로는 PSA(Press Sensitive Adhesive)를 사용할 수 있다.In addition, a protective film 233 is positioned to face the entire surface of the substrate including the second passivation film (not shown) for encapsulation of the organic light emitting diode 230, and the lower substrate 201 and the protective film Between the surfaces 233, an adhesive 231 made of any one of a frit, an organic insulating material, and a polymeric material that is transparent and has adhesive properties completely adheres to the substrate 101 and the barrier film 233 without an air layer. It is tightly interposed. At this time, in the present invention, PSA (Press Sensitive Adhesive) may be used as the adhesive (not shown).

도면에는 도시하지 않았지만, 상기 보호필름(233) 상에는 하부 배향막(미도시)이 형성될 수도 있다. 이때, 상기 보호필름(233) 상에 별도의 하부 배향막을 형성하지 않고, 상기 보호필름(233)을 폴리머(polymer)로 대체하여 배향막으로 사용할 수도 있다.Although not shown in the drawing, a lower alignment layer (not shown) may be formed on the protective film 233 . At this time, without forming a separate lower alignment layer on the protective film 233, the protective film 233 may be replaced with a polymer and used as an alignment layer.

한편, 도 7에 도시된 바와 같이, 본 발명에 따른 표시장치의 발광형 유기전계 디스플레이부가 형성된 하부기판(201) 상에 이격되어 합착되는 상부기판(251)에는 반사형 액정 디스플레이부가 형성된다. 이때, 상기 상부기판(201)에 정의된 한 화소(P)를 이루는 각 서브 화소(SP)에는 상기 하부기판(201)에 대응하도록 반사형 디스플레이 화소영역 (A)과 발광형 디스플레이 화소영역(B)이 각각 정의되어 있다.Meanwhile, as shown in FIG. 7 , a reflective liquid crystal display unit is formed on the upper substrate 251 spaced apart from and bonded to the lower substrate 201 on which the light emitting organic field display unit of the display device according to the present invention is formed. At this time, in each sub-pixel (SP) constituting one pixel (P) defined on the upper substrate 201, a reflective display pixel area (A) and a light emitting display pixel area (B) correspond to the lower substrate 201. ) are defined respectively.

그리고, 도면에는 도시하지 않았지만, 상기 상부기판(251) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. 이때, 상기 버퍼층(미도시)을 후속 공정에서 형성되는 반도체층(253) 하부에 형성하는 이유는 상기 반도체층(253)의 결정화시에 상기 상부기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.And, although not shown in the drawing, a buffer layer (not shown) made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO ₂ ) or silicon nitride (SiNx), is formed on the upper substrate 251 . At this time, the reason why the buffer layer (not shown) is formed below the semiconductor layer 253 formed in a subsequent process is that alkali ions emitted from the inside of the upper substrate 201 are released when the semiconductor layer 253 is crystallized. This is to prevent deterioration of the characteristics of the semiconductor layer 203 due to

상기 반사형 디스플레이 화소영역(A)에 대응하는 상부기판(251)의 상기 버퍼층(미도시) 상부의 각 서브 화소(SP)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(253a)과, 이 채널영역(253a)의 양 측면으로 고농도의 불순물이 도핑된 소스영역 및 드레인 영역(253b, 253c)으로 구성된 반도체층(253)이 형성되어 있다.In each sub-pixel (SP) above the buffer layer (not shown) of the upper substrate 251 corresponding to the reflective display pixel area (A), corresponding to the driving area (not shown) and the switching area (not shown) Each semiconductor is made of pure polysilicon, and its central portion is composed of a channel region 253a constituting a channel, and source and drain regions 253b and 253c doped with high-concentration impurities on both sides of the channel region 253a. A layer 253 is formed.

상기 반도체층(253)을 포함한 버퍼층 상에는 게이트 절연막(255)이 형성되어 있으며, 상기 게이트 절연막(255) 위로는 상기 반도체층(253)의 채널 영역(253a)에 대응하여 게이트 전극(257)이 형성되어 있다. 이때, 상기 게이트 절연막(255)은 상기 발광형 디스플레이 화소영역(B)에 위치하는 상부기판(201)에도 형성된다.A gate insulating film 255 is formed on the buffer layer including the semiconductor layer 253, and a gate electrode 257 is formed on the gate insulating film 255 to correspond to the channel region 253a of the semiconductor layer 253. has been At this time, the gate insulating layer 255 is also formed on the upper substrate 201 located in the light emitting display pixel region (B).

그리고, 상기 게이트 절연막(255) 위로는 상기 게이트 전극(257)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(257)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(257)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.A gate wiring (not shown) is formed above the gate insulating layer 255 and is connected to the gate electrode 257 and extends in one direction. At this time, the gate electrode 257 and the gate wiring (not shown) are a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawing, it is shown as an example that the gate electrode 257 and the gate wiring (not shown) have a single layer structure.

한편, 상기 게이트 전극(257)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(259)이 형성되어 있다. 이때, 상기 층간 절연막(259)과 그 하부의 게이트 절연막(255)에는 상기 반도체층(253)의 채널 영역 (253a) 양 측면에 위치한 상기 소스영역 및 드레인 영역(253b, 253c) 각각을 노출시키는 반도체층 콘택홀(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film made of an insulating material, for example, silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, on the entire surface of the display area of the substrate including the gate electrode 257 and the gate wiring (not shown) ( 259) is formed. At this time, the interlayer insulating film 259 and the lower gate insulating film 255 expose the source and drain regions 253b and 253c located on both sides of the channel region 253a of the semiconductor layer 253, respectively. Layer contact holes (not shown) are provided.

상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(259) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 서브 화소(SP)을 정의하며 소스/드레인용 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(255) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.An upper portion of the interlayer insulating layer 259 including the semiconductor layer contact hole (not shown) intersects the gate wiring (not shown), defines the sub-pixel SP, and uses a source/drain metal material, for example, Data wiring made of any one or two or more materials among aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti) (not shown) and a power supply wiring (not shown) spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 255 .

그리고, 상기 층간 절연막(259)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 소스영역 및 드레인 영역(253b, 253c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(263a) 및 드레인 전극(263b)이 형성되어 있다. 예를 들어, 상기 반도체층(253)과 게이트 절연막 (255) 및 게이트 전극(257)과 층간 절연막(259)과 서로 떨어져 형성된 상기 소스전극(263a) 및 드레인 전극(263b)은 박막 트랜지스터(T2)를 이룬다. In addition, the interlayer insulating film 259 is spaced apart from each other and contacts the source and drain regions 253b and 253c exposed through the semiconductor layer contact hole (not shown), respectively, and the same metal as the data line (not shown). A source electrode 263a and a drain electrode 263b made of a material are formed. For example, the semiconductor layer 253, the gate insulating film 255, the gate electrode 257, and the interlayer insulating film 259 and the source electrode 263a and the drain electrode 263b formed apart from each other form the thin film transistor T2. make up

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(263a) 및 드레인 전극(263b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data line (not shown), the source electrode 263a, and the drain electrode 263b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure. have.

그리고, 상기 반사형 디스플레이 화소영역(A)의 상부기판(201)에 형성되는 박막 트랜지스터(T2)는 폴리실리콘의 반도체층(253)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T2)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.In addition, the thin film transistor T2 formed on the upper substrate 201 of the reflective display pixel region A has a polysilicon semiconductor layer 253 and is composed of a top gate type, for example. Although shown, it is obvious that the thin film transistor T2 may be configured as a bottom gate type having a semiconductor layer of amorphous silicon.

상기 박막 트랜지스터(T2)가 바텀 게이트(bottom gate) 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층 과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어진다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the thin film transistor T2 is configured as a bottom gate type, the stack structure is a gate electrode/gate insulating film/active layer of pure amorphous silicon spaced apart from each other and a semiconductor layer made of an ohmic contact layer of impurity amorphous silicon. and/ It consists of a source electrode and a drain electrode spaced apart from each other. At this time, the gate line is formed to be connected to the gate electrode of the thin film transistor on the layer where the gate electrode is formed, and the data line is formed to be connected to the source electrode on the layer where the source electrode of the thin film transistor is formed.

한편, 상기 박막 트랜지스터(T2)를 포함한 상부기판(201) 전면에는 패시베이션막(265)이 형성되어 있다. 상기 패시베이션막(265)으로는 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)이 사용된다.Meanwhile, a passivation film 265 is formed on the entire surface of the upper substrate 201 including the thin film transistor T2. As the passivation layer 265 , silicon oxide (SiO ₂ ) or silicon nitride (SiNx), which is an inorganic insulating material, is used.

그리고, 상기 패시베이션막(265) 상에는 상기 상부기판(251)의 각 서브 화소 (SP)을 한정하는 블랙 매트릭스(267)가 형성되어 있다. A black matrix 267 defining each sub-pixel (SP) of the upper substrate 251 is formed on the passivation layer 265 .

상기 블랙 매트릭스(267)에 의해 정의되는 각 서브 화소(SP) 중 발광형 디스플레이 화소영역(B)에 위치하는 화소영역에는 제1 적색(R) 칼라필터(271a), 제1 녹색(G) 칼라필터(273a) 및 제1 청색(B) 칼라필터(175a)가 형성되어 있다. Among the sub-pixels SP defined by the black matrix 267, a first red (R) color filter 271a and a first green (G) color filter 271a are provided in the pixel area located in the light emitting display pixel area B. A filter 273a and a first blue (B) color filter 175a are formed.

그리고, 상기 블랙 매트릭스(267)에 의해 정의되는 각 서브 화소(SP) 중 반사형 디스플레이 화소영역(A)에 위치하는 화소영역에는 제2 적색(R) 칼라필터 (171b), 제2 녹색(G) 칼라필터(173b) 및 제2 청색(B) 칼라필터(175b)가 형성되어 있다. And, among the sub-pixels (SP) defined by the black matrix 267, a second red (R) color filter (171b) and a second green (G ) color filter 173b and a second blue (B) color filter 175b are formed.

따라서, 상기 제1 적색(R) 칼라필터(271a) 및 제2 적색(R) 칼라필터(271b)는 적색(R) 컬러필터층(271)을 이루며, 상기 제1 녹색(G) 칼라필터(273a) 및 제2 녹색 (G) 칼라필터(273b)는 녹색(G) 컬러필터층(273)을 이루고, 상기 제1 청색(B) 칼라필터(275a) 및 제2 청색(B) 칼라필터(275b)는 청색(B) 컬러필터층(275)을 이룬다.Therefore, the first red (R) color filter 271a and the second red (R) color filter 271b form the red (R) color filter layer 271, and the first green (G) color filter 273a ) and the second green (G) color filter 273b form the green (G) color filter layer 273, and the first blue (B) color filter 275a and the second blue (B) color filter 275b forms the blue (B) color filter layer 275.

상기 적색(R) 컬러필터층(271), 녹색(G) 컬러필터층(273) 및 청색(B) 컬러필터층(275)을 상기 상부기판(251) 전면에는 오버코트층(281)이 형성되어 있다. 그리고, 상기 오버코트층(281)에는 상기 반사형 디스플레이 화소영역(A)에 구비된 박막 트랜지스터(T2)의 드레인 전극(263b)을 노출시키는 드레인 콘택홀(미도시)이 형성되어 있다.An overcoat layer 281 is formed on the entire surface of the upper substrate 251 to include the red (R) color filter layer 271 , the green (G) color filter layer 273 , and the blue (B) color filter layer 275 . In addition, a drain contact hole (not shown) exposing the drain electrode 263b of the thin film transistor T2 provided in the reflective display pixel region A is formed in the overcoat layer 281 .

그리고, 상기 반사형 디스플레이 화소영역(A)의 오버코트층(281) 상에는 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(263b)과 전기적으로 접속되는 화소전극(285)이 형성되어 있다.A pixel electrode 285 electrically connected to the drain electrode 263b through the drain contact hole (not shown) is formed on the overcoat layer 281 of the reflective display pixel region A.

상기 화소전극(285)을 포함한 오버코트층(281) 상에는 상부 배향막(미도시)이 형성되어 있다.An upper alignment layer (not shown) is formed on the overcoat layer 281 including the pixel electrode 285 .

그리고, 서로 합착되는 상부기판(251)과 하부기판(201) 사이에는 액정층 (190)이 형성되어 본 발명의 일 실시 예에 따른 표시장치가 구성된다.In addition, a liquid crystal layer 190 is formed between the upper substrate 251 and the lower substrate 201 bonded to each other to form a display device according to an embodiment of the present invention.

따라서, 본 발명의 다른 실시 예에 따른 표시장치에서, 각 서브 화소(SP)에 있는 반사형 디스플레이 화소영역(A)에서는 외부 광이 하부기판(201)에 구비된 반사패턴(223)을 통해 반사되는 반사모드가 구현되며, 상기 발광형 디스플레이 화소영역(B)에서는 발광모드가 구현된다.Therefore, in the display device according to another embodiment of the present invention, external light is reflected through the reflective pattern 223 provided on the lower substrate 201 in the reflective display pixel area A in each sub-pixel SP. A reflection mode is implemented, and a light emission mode is implemented in the light emitting display pixel region (B).

이상 도면을 참조하여 실시 예들을 설명하였으나 본 발명은 이에 제한되지 않는다.Although embodiments have been described with reference to the drawings, the present invention is not limited thereto.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

119: 돌기패턴 121: 애노드 전극
123: 반사패턴 125: 화소 정의막
127: 유기 발광층 129: 캐소드 전극
170: 발광형 칼라필터층 170a: 반사형 칼라필터층
171: 제1 적색 칼라필터 171a: 제2 적색 칼라필터
173: 제1 녹색 칼라필터 173a: 제2 녹색 칼라필터
175: 제1 청색 칼라필터 175a: 제2 청색 칼라필터
A: 반사형 디스플레이 화소영역 B: 발광형 디스플레이 화소영역119: projection pattern 121: anode electrode
123: reflective pattern 125: pixel defining layer
127: organic light emitting layer 129: cathode electrode
170: Emissive color filter layer 170a: Reflective color filter layer
171: first red color filter 171a: second red color filter
173: first green color filter 173a: second green color filter
175: first blue color filter 175a: second blue color filter
A: reflective display pixel area B: emissive display pixel area

Claims

a lower substrate provided with a top emission type organic light emitting display unit provided with a thin film transistor and an organic light emitting device to output and display an image;
An upper substrate equipped with a reflective liquid crystal display unit; and
It includes; a liquid crystal layer provided between the lower substrate and the upper substrate,
An image formed by the reflective liquid crystal display unit and the liquid crystal layer is reflected on the lower substrate and outputted.

The display device of claim 1 , wherein a reflective display pixel area and a light emitting display pixel area are defined on the upper substrate and the lower substrate, respectively.

The display device of claim 2 , wherein a reflective pattern is provided in a reflective display pixel area of the lower substrate.

The display device of claim 2 , wherein color filter layers are respectively provided in the reflective display pixel area and the emission display pixel area of the upper substrate.

The display device according to claim 4, wherein an organic light emitting diode is provided on the lower substrate corresponding to a color filter layer provided in a pixel area of the light emitting display of the upper substrate.

The display device of claim 4 , wherein the color filter layer provided in the reflective display pixel area of the upper substrate corresponds to the reflective pattern provided on the lower substrate.

The display device of claim 3 , wherein the reflective pattern is formed on a surface of a plurality of protrusion patterns provided on a surface of a flattening film located in a reflective display pixel area of the lower substrate.

The display device according to claim 2, wherein the reflective display pixel area and the emission type display pixel area are defined in each sub-pixel constituting one pixel.

The method of claim 8 , wherein the sub-pixel includes a red sub-pixel, a green sub-pixel, and a blue sub-pixel,
A red (R) color filter layer, a green (G) color filter layer, and a blue (B) color filter layer are formed on the red sub-pixel, the green sub-pixel, and the blue sub-pixel, respectively.

10. The method of claim 9, wherein the red (R) color filter layer includes a first red (R) color filter located in the emission type display pixel region (B) and a second red (R) color filter located in the reflective display pixel region (A). ) It is composed of a color filter, and the green (G) color filter layer includes a first green (G) color filter located in the emissive display pixel region (B) and a second green (G) located in the reflective display pixel region (A). G) It is composed of color filters, and the blue (B) color filter layer includes a first blue (B) color filter positioned in the emission type display pixel area (B) and a second blue (B) color filter positioned in the reflective display pixel area (A). (B) Display device composed of color filters.

Forming a top emission type organic light emitting display unit provided with a thin film transistor and an organic light emitting element on a lower substrate to output and display an image;
Forming a reflection type liquid crystal display unit on an upper substrate; and
Forming a liquid crystal layer between the lower substrate and the upper substrate,
An image formed by the reflection type liquid crystal display unit and the liquid crystal layer is reflected on the lower substrate and outputted.

12. The method of claim 11, wherein a reflective display pixel area and an emissive display pixel area are defined on the upper substrate and the lower substrate, respectively.

12. The method of claim 11, further comprising forming a reflective pattern in a reflective display pixel region of the lower substrate.

12. The method of claim 11, further comprising forming a color filter layer in the reflective display pixel area and the emission type display pixel area of the upper substrate.

15. The method of claim 14, further comprising forming an organic light emitting diode on the lower substrate corresponding to a color filter layer provided in a pixel area of the light emitting display of the upper substrate.

15. The method of claim 14, wherein the color filter layer provided in the reflective display pixel area of the upper substrate corresponds to the reflective pattern provided on the lower substrate.

17. The method of claim 16, wherein the reflective pattern is formed on a surface of a plurality of protrusion patterns provided on a surface of a flattening film located in a reflective display pixel area of the lower substrate.

13. The method of claim 12, wherein the reflective display pixel area and the emission type display pixel area are defined in each sub-pixel constituting one pixel.

19. The method of claim 18, wherein the sub-pixel includes a red sub-pixel, a green sub-pixel, and a blue sub-pixel,
A red (R) color filter layer, a green (G) color filter layer, and a blue (B) color filter layer are formed on the red sub-pixel, the green sub-pixel, and the blue sub-pixel, respectively.

20. The method of claim 19, wherein the red (R) color filter layer includes a first red (R) color filter located in the emission type display pixel region (B) and a second red (R) color filter located in the reflection type display pixel region (A). ) composed of color filters,
The green (G) color filter layer is composed of a first green (G) color filter located in the emissive display pixel region (B) and a second green (G) color filter located in the reflective display pixel region (A), ,
The blue (B) color filter layer includes a first blue (B) color filter positioned in the emission type display pixel region (B) and a second blue (B) color filter positioned in the reflective display pixel region (A). Device manufacturing method.

The display device of claim 1 , further comprising a protective film disposed between the lower substrate and the upper substrate.

22. The display device of claim 21, further comprising an adhesive disposed below the protective film to attach the protective film to the lower substrate.