KR102465127B1 - 신호 처리 장치 - Google Patents

신호 처리 장치 Download PDF

Info

Publication number
KR102465127B1
KR102465127B1 KR1020180105208A KR20180105208A KR102465127B1 KR 102465127 B1 KR102465127 B1 KR 102465127B1 KR 1020180105208 A KR1020180105208 A KR 1020180105208A KR 20180105208 A KR20180105208 A KR 20180105208A KR 102465127 B1 KR102465127 B1 KR 102465127B1
Authority
KR
South Korea
Prior art keywords
impedance
signal
transistor
resistor
terminal
Prior art date
Application number
KR1020180105208A
Other languages
English (en)
Other versions
KR20200027193A (ko
Inventor
이종원
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020180105208A priority Critical patent/KR102465127B1/ko
Publication of KR20200027193A publication Critical patent/KR20200027193A/ko
Application granted granted Critical
Publication of KR102465127B1 publication Critical patent/KR102465127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/002—Damping circuit arrangements for transducers, e.g. motional feedback circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 신호 처리 장치에 관한 것이다.
본 발명의 일 실시 예에 따른 신호 처리 장치는, 제1 임피던스 제어신호와, 제2 임피던스 제어신호와 및 디지털 사운드 신호를 출력하고, 제1 출력모드 및 제2 출력모드에 따라 서로 다른 제1 임피던스 제어신호 및 제2 임피던스 제어신호를 출력하는 제어부와, 제1 임피던스 제어신호에 의해 디지털 사운드 신호의 제1 임피던스를 조정하는 제1 임피던스 조정부와, 제2 임피던스 제어신호에 의해 제1 임피던스 조정부에서 출력되는 디지털 사운드 신호의 제2 임피던스를 조정하는 제2 임피던스 조정부와, 제2 임피던스 조정부와 연결되고, 안테나를 통하여 라디오 신호를 수신하는 RF 수신부와, 제2 임피던스 조정부로부터 출력되는 디지털 사운드 신호를 아날로그 사운드 신호로 변환하는 컨버터와, RF 수신부가 수신한 라디오 신호 또는 컨버터가 변환한 아날로그 사운드 신호를 증폭하여 스피커로 출력하는 증폭기를 포함한다.

Description

신호 처리 장치{APPARATUS FOR PROCESSING A SIGNAL}
본 발명은 신호 처리 장치에 관한 것이다.
일반적으로 디지털 신호는 주기를 가지고 있는 신호의 특성상 신호의 품질과 노이즈 발생에 상호 연관성을 가지고 있다. 즉, 디지털 신호의 레벨이 높으면 신호 품질은 향상되나 디지털 노이즈가 증가하며, 디지털 신호의 레벨을 감소시킬 경우 디지털 노이즈는 감소되나 신호 품질에 열화가 발생하여 외부 노이즈에 취약하게 된다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
국내 등록특허공보 제10-1288939호
본 발명은 전술한 문제점 및/또는 한계를 해결하기 위해 안출된 것으로, 일 측면에 따른 본 발명의 목적은 장치의 동작 상황 별 디지털 라인의 임피던스 변경을 통해 디지털 신호의 품질과 디지털 노이즈를 능동적으로 개선하는데 일 목적이 있다.
본 발명의 일 실시 예에 따른 신호 처리 장치는, 제1 임피던스 제어신호와, 제2 임피던스 제어신호와 및 디지털 사운드 신호를 출력하고, 제1 출력모드 및 제2 출력모드에 따라 서로 다른 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 출력하는 제어부; 상기 제1 임피던스 제어신호에 의해 상기 디지털 사운드 신호의 제1 임피던스를 조정하는 제1 임피던스 조정부; 상기 제2 임피던스 제어신호에 의해 상기 제1 임피던스 조정부에서 출력되는 디지털 사운드 신호의 제2 임피던스를 조정하는 제2 임피던스 조정부; 상기 제2 임피던스 조정부와 연결되고, 안테나를 통하여 라디오 신호를 수신하는 RF 수신부; 상기 제2 임피던스 조정부로부터 출력되는 디지털 사운드 신호를 아날로그 사운드 신호로 변환하는 컨버터; 및 상기 RF 수신부가 수신한 상기 라디오 신호 또는 상기 컨버터가 변환한 상기 아날로그 사운드 신호를 증폭하여 스피커로 출력하는 증폭기;를 포함할 수 있다.
상기 제어부는, 상기 제1 출력모드에서 상기 RF 수신부 및 상기 증폭기 각각으로부터 신호 품질 신호를 수신하여 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 조정할 수 있다.
상기 제어부는, 상기 제2 출력모드에서 상기 컨버터부 및 상기 증폭기 각각으로부터 신호 품질 신호를 수신하여 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 조정할 수 있다.
상기 제어부는, 제1 단자를 통하여 상기 디지털 사운드를 출력하고, 제2 단자 및 제3 단자를 통하여 상기 제1 임피던스 제어신호를 출력하고, 제4 단자 및 제5 단자를 통하여 상기 제2 임피던스 제어신호를 출력할 수 있다.
상기 제1 임피던스 조정부는, 일 단이 상기 제1 단자에 연결되고, 타 단이 상기 제1 임피던스 조정부의 출력단에 연결된 제1 저항; 베이스가 상기 제2 단자에 연결되고, 에미터가 상기 제1 단자에 연결된 제1 트랜지스터; 일 단이 상기 제1 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제1 저항의 타 단에 연결된 제2 저항; 베이스가 상기 제3 단자에 연결되고, 에미터가 상기 제1 단자에 연결된 제2 트랜지스터; 및 일 단이 상기 제2 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제1 저항의 타 단에 연결된 제3 저항;을 포함할 수 있다.
상기 제2 임피던스 조정부는, 일 단이 상기 제1 저항의 타 단에 연결되고, 타 단이 상기 RF 수신부 및 상기 컨버터에 연결된 제4 저항; 베이스가 상기 제4 단자에 연결되고, 에미터가 상기 제4 저항의 일 단에 연결된 제3 트랜지스터; 일 단이 상기 제3 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제4 저항의 타 단에 연결된 제5 저항; 베이스가 상기 제5 단자에 연결되고, 에미터가 상기 제4 저항의 일 단에 연결된 제4 트랜지스터; 및 일 단이 상기 제4 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제4 저항의 타 단에 연결된 제6 저항;을 포함할 수 있다.
상기 제어부는, 상기 제1 출력모드에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 하나 이상을 턴 오프시켜 상기 제1 임피던스를 증가시킬 수 있다.
상기 제어부는, 상기 제2 출력모드에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 하나 이상을 턴 온시켜 상기 제1 임피던스를 감소시킬 수 있다.
이 외에도, 본 발명을 구현하기 위한 다른 방법, 다른 시스템 및 상기 방법을 실행하기 위한 컴퓨터 프로그램이 더 제공될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
실시 예들에 따르면, 장치의 동작 상황 별 디지털 라인의 임피던스 변경을 통해 디지털 신호의 품질과 디지털 노이즈를 능동적으로 개선할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 신호 처리 장치를 개략적으로 설명하기 위하여 도시한 도면이다.
도 2는 도 1의 신호 처리 장치 중 제1 출력모드로서의 신호 출력 장치를 개략적으로 설명하기 위하여 도시한 도면이다.
도 3은 도 1의 신호 처리 장치 중 제2 출력모드로서의 신호 출력 장치를 개략적으로 설명하기 위하여 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 설명되는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 아래에서 제시되는 실시 예들로 한정되는 것이 아니라, 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 아래에 제시되는 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이하, 본 발명에 따른 실시 예들을 첨부된 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 신호 처리 장치를 개략적으로 설명하기 위하여 도시한 도면이고, 도 2는 도 1의 신호 처리 장치 중 제1 출력모드로서의 신호 출력 장치를 개략적으로 설명하기 위하여 도시한 도면이고, 도 3은 도 1의 신호 처리 장치 중 제2 출력모드로서의 신호 출력 장치를 개략적으로 설명하기 위하여 도시한 도면이다. 도 1 내지 도 3을 참조하면, 신호 처리 장치는, CPU((central processing unit, 100), 제1 임피던스 조정부(200), 제2 임피던스 조정부(300), RF(radio frequency) 수신부(400), DSP(digital signal processor, 500), AMP(amplifier, 600) 및 스피커(700)를 포함할 수 있다.
CPU(100)는 제어부로서, 제1 및 제2 임피던스 제어신호 및 디지털 사운드 신호를 출력할 수 있다. 본 실시 예에서 CPU(100)는 장치의 출력 모드에 따라 서로 다른 제1 임피던스 제어신호 및 제2 임피던스 제어신호를 출력할 수 있다. CPU(100)는 제1 단자 내지 제5 단자를 구비하고, 제1 단자를 통하여 디지털 사운드 신호를 출력하고, 제2 단자 및 제3 단자를 통하여 제1 임피던스 제어신호를 출력하고, 제4 단자 및 제5 단자를 통하여 제2 임피던스 제어신호를 출력할 수 있다.
제1 임피던스 조정부(200)는 CPU(100)에서 출력되는 제1 임피던스 제어신호에 의해 디지털 사운드 신호의 제1 임피던스를 조정할 수 있다. 도 2 및 도 3을 참조하면, 제1 임피던스 조정부(200)는 제1 저항(R1), 제2 저항(R2), 제3 저항(R3), 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)를 포함할 수 있다.
제1 저항(R1)의 일 단은 CPU(100)의 제1 단자에 연결되고, 타 단은 제1 임피던스 조정부(200)의 출련단에 연결될 수 있다. 제1 트랜지스터(Q1)의 베이스는 CPU(100)의 제2 단자에 연결되고, 에미터는 제1 저항(R1)의 일 단에 연결되고, 콜렉터는 제2 저항(R2)의 일 단에 연결될 수 있다. 제2 저항(R2)의 일 단은 제1 트랜지스터(Q1)의 콜렉터에 연결되고, 타 단은 제1 저항(R1)의 타 단에 연결될 수 있다. 제2 트랜지스터(Q2)의 베이스는 CPU(100)의 제2 단자에 연결되고, 에미터는 제1 저항(R1)의 일 단에 연결되고, 콜렉터는 제3 저항(R3)의 일 단에 연결될 수 있다. 제3 저항(R3)의 일 단은 제2 트랜지스터(Q2)의 콜렉터에 연결되고 타 단은 제1 저항(R1)의 타 단에 연결될 수 있다.
이와 같은 구성으로, 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)의 온/오프에 따라 제1 임피던스가 증가되거나 감소될 수 있다. 제1 임피던스가 증가되는 경우 제1 임피던스 조정부(200)로부터 출력되는 디지털 사운드 신호의 출력 레벨은 높아지고, 제1 임피던스가 감소되는 경우 제1 임피던스 조정부(200)에 출력되는 디지털 사운드 신호의 출력 레벨은 낮아질 수 있다.
CPU(100)의 제2 단자 및 제3 단자에서 출력되는 제1 임피던스 제어신호에 의해 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2) 둘 다 오프되는 경우, 제1 임피던스가 증가할 수 있다. 그리고 CPU(100)의 제2 단자 및 제3 단자에서 출력되는 제1 임피던스 제어신호에 의해 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2) 둘 다 온되는 경우, 제1 임피던스가 감소할 수 있다. CPU(100)의 제2 단자 및 제3 단자에서 출력되는 제1 임피던스 제어신호에 의해 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2) 중 어느 하나만 온되는 경우, 제1 임피던스가 중간레벨일 수 있다.
제2 임피던스 조정부(300)는 CPU(100)에서 출력되는 제2 임피던스 제어신호에 의해 제1 임피던스 조정부(200)에서 출력되는 디지털 신호의 임피던스를 조정할 수 있다. 도 2 및 도 3을 참조하면, 제2 임피던스 조정부(300)는 제4 저항(R4), 제5 저항(R5), 제6 저항(R6), 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4)를 포함할 수 있다.
제4 저항(R1)의 일 단은 제1 임피던스 조정부(200)의 출력단 즉, 제1 저항(R1)의 타 단에 연결되고, 타 단은 RF 수신부(400)의 입력단 및 DSP(500) 입력단에 연결될 수 있다. 제3 트랜지스터(Q3)의 베이스는 CPU(100)의 제4 단자에 연결되고, 에미터는 제4 저항(R4)의 일 단에 연결되고, 콜렉터는 제5 저항(R5)의 일 단에 연결될 수 있다. 제5 저항(R5)의 일 단은 제3 트랜지스터(Q3)의 콜렉터에 연결되고, 타 단은 제4 저항(R4)의 타 단에 연결될 수 있다. 제4 트랜지스터(Q4)의 베이스는 CPU(100)의 제5 단자에 연결되고, 에미터는 제4 저항(R4)의 일 단에 연결되고, 콜렉터는 제6 저항(R6)의 일 단에 연결될 수 있다. 제6 저항(R6)의 일 단은 제4 트랜지스터(Q4)의 콜렉터에 연결되고 타 단은 제4 저항(R4)의 타 단에 연결될 수 있다.
이와 같은 구성으로, 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4)의 온/오프에 따라 제2 임피던스가 증가되거나 감소될 수 있다. 제2 임피던스가 증가되는 경우 제2 임피던스 조정부(300)로부터 출력되는 디지털 사운드 신호의 출력 레벨은 높아지고, 제2 임피던스가 감소되는 경우 제2 임피던스 조정부(300)로부터 출력되는 디지털 사운드 신호의 출력 레벨은 낮아질 수 있다.
CPU(100)의 제3 단자 및 제4 단자에서 출력되는 제2 임피던스 제어신호에 의해 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4) 둘 다 오프되는 경우, 제2 임피던스가 증가할 수 있다. 그리고 CPU(100)의 제3 단자 및 제4 단자에서 출력되는 제2 임피던스 제어신호에 의해 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4) 둘 다 온되는 경우, 제2 임피던스가 감소할 수 있다. CPU(100)의 제3 단자 및 제4 단자에서 출력되는 제2 임피던스 제어신호에 의해 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4) 중 어느 하나만 온되는 경우, 제2 임피던스가 중간레벨일 수 있다.
RF 수신부(400)는 제2 임피던스 조정부(300)와 연결되고 안테나를 통해 라디오 신호를 수신할 수 있다. 본 실시 예에서 RF 수신부(400)는 품질 판단 기준 신호가 저장되어 있어, 수신한 라디오 신호 및 품질 판단 기준 신호를 비교하여, 신호 품질 비교 결과를 CPU(100)로 피드백할 수 있다. 일 실시 예로, RF 수신부(400)는 Usable sensitivity, 왜곡, 신호대 잡음 비 등의 신호 품질 분석 방법을 이용하여 신호의 품질을 판단할 수 있다.
DSP(500)는 컨버터로서, 제2 임피던스 조정부(300)로부터 출력되는 디지털 사운드 신호를 아날로그 신호로 변환할 수 있다. 본 실시 예에서 DSP(500)는 RF 수신부(400)와는 다른 품질 판단 기준 신호가 저장되어 있어, 변환한 아날로그 사운드 신호 및 품질 판단 기준 신호를 비교하여, 신호 품질 비교 결과를 CPU(100)로 피드백할 수 있다. 일 실시 예로, DSP(500)는 왜곡, 신호대 잡음 비 등의 신호 품질 분석 방법을 이용하여 신호의 품질을 판단할 수 있다.
AMP(600)는 증폭기로서, RF 수신부(400)가 수신한 라디오 신호 또는 DSP(500)가 변환한 아날로그 사운드 신호를 증폭할 수 있다. 본 실시 예에서 AMP(600)는 증폭한 라디오 신호 또는 증폭한 아날로그 신호의 미출력, 음끊김 여부를 판단하여 CPU(100)로 피드백할 수 있다.
발생 시에 Usable sensitivity, 왜곡, 신호대 잡음 비 등의 신호 품질 분석 방법을 이용하여 신호의 품질을 판단할 수 있다.
스피커(700)는 AMP(600)에서 출력되는 증폭된 라디오 신호 또는 증폭된 아날로그 신호를 출력할 수 있다.
본 실시 예에서 디지털 사운드 신호를 전달하는 경로(path)로 I2S(inter IC sound) 라인을 사용할 수 있으며, 각 출력 모드별 용도에 맞게 사용할 수 있다. 예를 들어 동일한 I2S 라인이어도 제1 출력 모드로 동작시 RF 수신부(400)에서 CPU(100)로 신호를 전달하고, 제2 출력 모드로 동작시 CPU(100)에서 DSP(500)로 신호를 전달하는 용도로 사용되며, 제3 출력 모드(예를 들어, 블루투스 모드)로 동작 시 미사용되는 포트로 설계자의 목적에 따라 다양하게 설정 가능하다.
특히, 본 실시 예에서 출력 모드는 제1 출력 모드 및 제2 출력 모드를 포함할 수 있다. 제1 출력 모드는 라디오 모드로서, 사용자의 선택에 의해 출력 모드가 제1 출력 모드가 되면 CPU(100)의 제어 하에 RF 수신부(400)가 수신한 라디오 신호가 AMP(600)를 통해 스피커(700)로 출력될 수 있다. 이때 CPU(100) 및 RF 수신부(400) 사이에 통신되는 디지털 신호의 노이즈가 RF 수신부(400)에 영향을 주게 되어, 신호 품질이 저하되어 RF 수신부(400), AMP(600) 및 스피커(700)를 통해 사운드 신호가 출력되지 않거나, 끊겨서 출력되거나, 노이즈가 발생할 수 있다.
제2 출력 모드는 USB 모드로서, 사용자가 USB 단자에 USB 메모리(미도시)를 장착하면, USB 메모리에 저장된 디지털 사운드 신호가 CPU(100)의 제어 하에 AMP(600)를 통해 스피커(700)로 출력될 수 있다. 여기서, 낮아진 레벨의 디지털 사운드 신호에 외부 노이즈가 인가되는 경우 신호 품질이 저하되어 DSP(500), AMP(600) 및 스피커(700)를 통해 사운드 신호가 출력되지 않거나, 끊겨서 출력되거나, 노이즈가 발생할 수 있다.
이에 제1 출력 모드에서 CPU(100)는 제1 임피던스 조정부(200)의 제1 임피던스를 증가시키는 제1 임피던스 제어신호를 출력하여 디지털 노이즈를 줄일 수 있다. 여기서 제1 임피던스를 증가시키는 제1 임피던스 제어신호를 출력한다 함은, 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2) 중 하나 이상을 턴 오프시키는 제어신호를 포함할 수 있다. 추가적 실시 예로 제1 임피던스를 증가시키는 제1 임피던스 제어신호를 출력한다 함은, 이전 제1 임피던스 제어신호 대비 제1 임피던스를 더 증가시키는 제1 임피던스 제어신호를 출력하는 것을 포함할 수 있다. 예를 들어, 이전 제1 임피던스 조정부(200)에서 제1 트랜지스터(Q1)가 턴 온 상태이고, 제2 트랜지스터(Q2)가 턴 오프 상태인 경우, 이번 CPU(100)에서 출력되는 제1 임피던스 제어신호는 제1 임피던스를 더 증가시키기 위해 제1 트랜지스터(Q1) 턴 오프하고, 제2 트랜지스터(Q2)를 유지하는 신호를 포함할 수 있다. 제1 출력모드에서 CPU(100)는 제2 임피던스 조정부(300)의 제2 임피던스에 대하여 이전 상태를 유지하도록 제어할 수 있다.
또한 제2 출력 모드에서 CPU(100)는 제2 임피던스 조정부(300)의 제1 임피던스를 감소시키는 제2 임피던스 제어신호를 출력하여 디지털 노이즈 저감 보다는 신호의 품질을 향상시킬 수 있다. 여기서 제1 임피던스를 감소시키는 제1 임피던스 제어신호를 출력한다 함은, 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2) 중 하나 이상을 턴 온시키는 제어신호를 포함할 수 있다. 추가적 실시 예로 제1 임피던스를 감소시키는 제1 임피던스 제어신호를 출력한다 함은, 이전 제1 임피던스 제어신호 대비 제1 임피던스를 더 감소시키는 제1 임피던스 제어신호를 출력하는 것을 포함할 수 있다. 예를 들어, 이전 제1 임피던스 조정부(200)에서 제1 트랜지스터(Q1)가 턴 온 상태이고, 제2 트랜지스터(Q2)가 턴 오프 상태인 경우, 이번 CPU(100)에서 출력되는 제1 임피던스 제어신호는 제1 임피던스를 더 감소시키기 위해 제1 트랜지스터(Q1)의 동작을 유지하고, 제2 트랜지스터(Q2)를 턴 온시키는 신호를 포함할 수 있다. 제1 출력모드에서 CPU(100)는 제2 임피던스 조정부(300)의 제2 임피던스에 대하여 이전 상태를 유지하도록 제어할 수 있다.
선택적 실시 예로 제1 출력모드에서 CPU(100)는 RF 수신부(400) 및 AMP(600) 중 하나 이상으로부터 수신한 신호 품질 비교 결과를 기준값과 비교하여 신호의 품질이 좋고 나쁨을 판단할 수 있다. CPU(100)의 판단 결과 신호의 품질이 나쁘다고 판단한 경우, 제1 임피던스 조정부(200) 및 제2 임피던스 조정부(300)를 통해 디지털 사운드 신호의 제1 임피던스 및 제2 임피던스 중 하나 이상을 증가시켜, 디지털 신호의 레벨을 낮춰주어 노이즈 영향을 줄일 수 있다. 여기서 제1 임피던스 및 제2 임피던스 중 하나 이상을 증가시킨다 함은, 제1 트랜지스터(Q1) 내지 제4 트랜지스터(Q4) 중 하나 이상을 턴 오프하는 임피던스 제어신호를 포함할 수 있다.
추가적 실시 예로 제1 임피던스 및 제2 임피던스 중 하나 이상을 증가시킨다 함은, 이전 제1 및 제2 임피던스 제어신호 대비 제1 및 제2 임피던스를 더 증가시키는 제1 및 제2 임피던스 제어신호 중 하나 이상을 출력하는 것을 포함할 수 있다. 예를 들어, 이전 제1 임피던스 조정부(200)에서 제1 트랜지스터(Q1)가 턴 온 상태이고, 제2 트랜지스터(Q2)가 턴 오프 상태이며, 이전 제2 임피던스 조정부(300)에서 제3 트랜지스터(Q3)가 턴 온 상태이고, 제4 트랜지스터(Q4)가 턴 오프 상태인 경우, 이번 CPU(100)에서 출력되는 제1 및 제2 임피던스 제어신호 중 하나 이상은 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3) 중 하나 이상을 턴 오프하는 신호를 포함할 수 있다.
CPU(100)는 RF 수신부(400) 및 AMP(600) 중 하나 이상으로부터 신호 품질 비교 결과를 지속적으로 수신하여 신호의 품질이 좋아질 때까지 제1 및 제2 임피던스 제어신호를 가변적으로 출력할 수 있다. 예를 들어, 제1 트랜지스터(Q1) 내지 제4 트랜지스터(Q4)를 모두 턴 오프 시켰음에도 불구하고 신호의 품질이 회복되지 않은 경우, CPU(100)는 이전에 가장 좋은 신호 품질을 수신했던 경우의 제1 및 제2 임피던스 제어신호 즉, 최적화된 제1 및 제2 임피던스 제어신호의 출력을 유지할 수 있다.
선택적 실시 예로 제2 출력모드에서 CPU(100)는 DSP(500) 및 AMP(600) 중 하나 이상으로부터 수신한 신호 품질 비교 결과를 기준값과 비교하여 신호의 품질이 좋고 나쁨을 판단할 수 있다. CPU(100)의 판단 결과 신호의 품질이 나쁘다고 판단한 경우, 제1 임피던스 조정부(200) 및 제2 임피던스 조정부(300)를 통해 디지털 사운드 신호의 제1 임피던스 및 제2 임피던스 중 하나 이상을 감소시켜, 디지털 오디오 신호의 품질을 키울 수 있다. 여기서 제1 임피던스 및 제2 임피던스 중 하나 이상을 감소시킨다 함은, 제1 트랜지스터(Q1) 내지 제4 트랜지스터(Q4) 중 하나 이상을 턴 온하는 임피던스 제어신호를 포함할 수 있다.
추가적 실시 예로 제1 임피던스 및 제2 임피던스 중 하나 이상을 감소시킨다 함은, 이전 제1 및 제2 임피던스 제어신호 대비 제1 및 제2 임피던스를 더 감소시키는 제1 및 제2 임피던스 제어신호 중 하나 이상을 출력하는 것을 포함할 수 있다. 예를 들어, 이전 제1 임피던스 조정부(200)에서 제1 트랜지스터(Q1)가 턴 온 상태이고, 제2 트랜지스터(Q2)가 턴 오프 상태이며, 이전 제2 임피던스 조정부(300)에서 제3 트랜지스터(Q3)가 턴 온 상태이고, 제4 트랜지스터(Q4)가 턴 오프 상태인 경우, 이번 CPU(100)에서 출력되는 제1 및 제2 임피던스 제어신호 중 하나 이상은 제2 트랜지스터(Q2) 및 제4 트랜지스터(Q4) 중 하나 이상을 턴 온 하는 신호를 포함할 수 있다.
CPU(100)는 DSP(500) 및 AMP(600) 중 하나 이상으로부터 신호 품질 비교 결과를 지속적으로 수신하여 신호의 품질이 좋아질 때까지 제1 및 제2 임피던스 제어신호를 가변적으로 출력할 수 있다. 예를 들어, 제1 트랜지스터(Q1) 내지 제4 트랜지스터(Q4)를 모두 턴 온 시켰음에도 불구하고 신호의 품질이 회복되지 않은 경우, CPU(100)는 이전에 가장 좋은 신호 품질을 수신했던 경우의 제1 및 제2 임피던스 제어신호 즉, 최적화된 제1 및 제2 임피던스 제어신호의 출력을 유지할 수 있다.
이상 설명된 본 발명에 따른 실시 예는 컴퓨터 상에서 다양한 구성요소를 통하여 실행될 수 있는 컴퓨터 프로그램의 형태로 구현될 수 있으며, 이와 같은 컴퓨터 프로그램은 컴퓨터로 판독 가능한 매체에 기록될 수 있다. 이때, 매체는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등과 같은, 프로그램 명령어를 저장하고 실행하도록 특별히 구성된 하드웨어 장치를 포함할 수 있다.
한편, 상기 컴퓨터 프로그램은 본 발명을 위하여 특별히 설계되고 구성된 것이거나 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수 있다. 컴퓨터 프로그램의 예에는, 컴파일러에 의하여 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용하여 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함될 수 있다.
본 발명의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다.
본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다고 할 것이다.
100: CPU
200: 제1 임피던스 조정부
300: 제2 임피던스 조정부
400: RF 수신부
500: DSP
600: AMP
700: 스피커

Claims (8)

  1. 제1 임피던스 제어신호와, 제2 임피던스 제어신호와 및 디지털 사운드 신호를 출력하고, 제1 출력모드 및 제2 출력모드에 따라 서로 다른 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 출력하는 제어부;
    상기 제1 임피던스 제어신호에 의해 상기 디지털 사운드 신호의 제1 임피던스를 조정하는 제1 임피던스 조정부;
    상기 제2 임피던스 제어신호에 의해 상기 제1 임피던스 조정부에서 출력되는 디지털 사운드 신호의 제2 임피던스를 조정하는 제2 임피던스 조정부;
    상기 제2 임피던스 조정부와 연결되고, 안테나를 통하여 라디오 신호를 수신하는 RF 수신부;
    상기 제2 임피던스 조정부로부터 출력되는 디지털 사운드 신호를 아날로그 사운드 신호로 변환하는 컨버터; 및
    상기 RF 수신부가 수신한 상기 라디오 신호 또는 상기 컨버터가 변환한 상기 아날로그 사운드 신호를 증폭하여 스피커로 출력하는 증폭기;를 포함하는, 신호 처리 장치.
  2. 제 1항에 있어서, 상기 제어부는,
    상기 제1 출력모드에서 상기 RF 수신부 및 상기 증폭기 각각으로부터 신호 품질 신호를 수신하여 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 조정하는, 신호 처리 장치.
  3. 제 1항에 있어서, 상기 제어부는,
    상기 제2 출력모드에서 상기 컨버터 및 상기 증폭기 각각으로부터 신호 품질 신호를 수신하여 상기 제1 임피던스 제어신호 및 상기 제2 임피던스 제어신호를 조정하는, 신호 처리 장치.
  4. 제 1항에 있어서, 상기 제어부는,
    제1 단자를 통하여 상기 디지털 사운드를 출력하고, 제2 단자 및 제3 단자를 통하여 상기 제1 임피던스 제어신호를 출력하고, 제4 단자 및 제5 단자를 통하여 상기 제2 임피던스 제어신호를 출력하는, 신호 처리 장치.
  5. 제 4항에 있어서, 상기 제1 임피던스 조정부는,
    일 단이 상기 제1 단자에 연결되고, 타 단이 상기 제1 임피던스 조정부의 출력단에 연결된 제1 저항;
    베이스가 상기 제2 단자에 연결되고, 에미터가 상기 제1 단자에 연결된 제1 트랜지스터;
    일 단이 상기 제1 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제1 저항의 타 단에 연결된 제2 저항;
    베이스가 상기 제3 단자에 연결되고, 에미터가 상기 제1 단자에 연결된 제2 트랜지스터; 및
    일 단이 상기 제2 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제1 저항의 타 단에 연결된 제3 저항;을 포함하는, 신호 처리 장치.
  6. 제 5항에 있어서, 상기 제2 임피던스 조정부는,
    일 단이 상기 제1 저항의 타 단에 연결되고, 타 단이 상기 RF 수신부 및 상기 컨버터에 연결된 제4 저항;
    베이스가 상기 제4 단자에 연결되고, 에미터가 상기 제4 저항의 일 단에 연결된 제3 트랜지스터;
    일 단이 상기 제3 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제4 저항의 타 단에 연결된 제5 저항;
    베이스가 상기 제5 단자에 연결되고, 에미터가 상기 제4 저항의 일 단에 연결된 제4 트랜지스터; 및
    일 단이 상기 제4 트랜지스터의 콜렉터에 연결되고, 타 단이 상기 제4 저항의 타 단에 연결된 제6 저항;을 포함하는, 신호 처리 장치.
  7. 제 6항에 있어서, 상기 제어부는,
    상기 제1 출력모드에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 하나 이상을 턴 오프시켜 상기 제1 임피던스를 증가시키는, 신호 처리 장치.
  8. 제 6항에 있어서, 상기 제어부는,
    상기 제2 출력모드에서 상기 제1 트랜지스터 및 상기 제2 트랜지스터 중 하나 이상을 턴 온시켜 상기 제1 임피던스를 감소시키는, 신호 처리 장치.
KR1020180105208A 2018-09-04 2018-09-04 신호 처리 장치 KR102465127B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180105208A KR102465127B1 (ko) 2018-09-04 2018-09-04 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180105208A KR102465127B1 (ko) 2018-09-04 2018-09-04 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR20200027193A KR20200027193A (ko) 2020-03-12
KR102465127B1 true KR102465127B1 (ko) 2022-11-09

Family

ID=69803219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180105208A KR102465127B1 (ko) 2018-09-04 2018-09-04 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR102465127B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115192A (ja) 2004-10-14 2006-04-27 Seiko Epson Corp 音声出力装置
KR100992853B1 (ko) 2006-03-06 2010-11-09 삼성전자주식회사 방송신호처리장치 및 그 제어방법
KR101691150B1 (ko) 2016-07-29 2017-01-09 (주)청화테크 Fm 및 dmb 신호 중계 장치 및 그 방법
JP6316658B2 (ja) 2014-05-28 2018-04-25 株式会社オーディオテクニカ Ｍｆｂスピーカ装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288939B1 (ko) 2006-08-24 2013-07-24 삼성전자주식회사 휴대 전화기의 잡음 제거 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006115192A (ja) 2004-10-14 2006-04-27 Seiko Epson Corp 音声出力装置
KR100992853B1 (ko) 2006-03-06 2010-11-09 삼성전자주식회사 방송신호처리장치 및 그 제어방법
JP6316658B2 (ja) 2014-05-28 2018-04-25 株式会社オーディオテクニカ Ｍｆｂスピーカ装置
KR101691150B1 (ko) 2016-07-29 2017-01-09 (주)청화테크 Fm 및 dmb 신호 중계 장치 및 그 방법

Also Published As

Publication number Publication date
KR20200027193A (ko) 2020-03-12

Similar Documents

Publication Publication Date Title
EP3145213B1 (en) Pick-up device and method
US7668517B2 (en) Radio frequency signal receiver with adequate automatic gain control
US10749484B2 (en) Load box and sound quality improving method
WO2020248769A1 (zh) 一种音频功率放大器及其增益控制电路和控制方法
US20150124977A1 (en) Headset in-use detector
JP2011135178A (ja) 音響装置、音響システム及び音声信号制御方法
US20200296534A1 (en) Sound playback device and output sound adjusting method thereof
KR102465127B1 (ko) 신호 처리 장치
JPWO2006117894A1 (ja) 自動利得制御装置
US10938363B2 (en) Audio circuit
US20200012477A1 (en) Audio device, audio system, and volume value control method
CN102857182A (zh) 一种多媒体设备增益控制装置
JP2021005776A (ja) 受信装置及び受信処理プログラム
US9025793B2 (en) Audio signal processing circuit
JP2010258967A (ja) 電子機器および電子機器の制御方法並びに電気音響変換器
JP2018163304A (ja) 信号処理装置およびアクティブノイズキャンセルシステム
US9514765B2 (en) Method for reducing noise and computer program thereof and electronic device
JP2006115192A (ja) 音声出力装置
US20130028445A1 (en) Method for processing audio signal and audio signal output apparatus adopting the same
US8914281B2 (en) Method and apparatus for processing audio signal in a mobile communication terminal
US8934996B2 (en) Transmission apparatus and transmission method
US11164569B2 (en) Sound signal processing apparatus
US20120218038A1 (en) Automatic gain control device having frequency response unit included therein and related automatic gain control method thereof
US20240171908A1 (en) Electronic device with speaker protection mechanism
KR20080001365A (ko) 오디오 출력 조절 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right