KR102464553B1

KR102464553B1 - 더블 밸런스드 선형 믹서를 갖는 rf 검출기 및 이에 대응하는 동작 방법

Info

Publication number: KR102464553B1
Application number: KR1020197023762A
Authority: KR
Inventors: 에른스트 보엘 행크스; 존 피즈
Original assignee: 램 리써치 코포레이션
Priority date: 2017-01-13
Filing date: 2017-11-07
Publication date: 2022-11-07
Also published as: US9805919B1; TW201841204A; CN110192264B; KR20190098770A; CN110192264A; WO2018132164A1

Abstract

RF 검출기가 제공되며 그리고 LO 및 RF 경로들, 믹서 및 필터를 포함한다. LO 경로는 제 1 버퍼 및 사인-대-구형 파 컨버터를 포함한다. 제 1 버퍼는 RF 검출기에 의해 수신된 RF 입력 신호에 기초한 제 1 RF 신호를 수신한다. RF 입력 신호는 기판 프로세싱 시스템 내에서 검출된다. 사인-대-구형 파 컨버터는 제 1 RF 신호의 사인 파를 구형 파로 변환하고 그리고 구형 파를 가진 LO 신호를 출력한다. RF 경로는 제 2 RF 신호를 수신하는 제 2 버퍼를 포함하며 그리고 RF 출력 신호를 출력한다. 제 2 RF 신호는 RF 입력 신호에 기초한다. 믹서는 LO 및 RF 출력 신호들에 기초하여 IF 신호를 생성한다. 필터는 제 2 RF 신호를 나타내는 DC 신호를 생성하도록 IF 신호를 필터링한다.

Description

더블 밸런스드 선형 믹서를 갖는 RF 검출기 및 이에 대응하는 동작 방법

관련 출원들의 교차-참조

본 출원은 2017년 1월 13일자로 출원된 미국 실용신안 출원 제 15/405,913 호의 우선권을 주장하며, 그리고 상기 출원의 전체 내용들은 본 명세서에서 참조로서 인용된다.

본 개시는 RF 검출기들과 관련된다.

본 명세서에 제공되는 배경기술 기술은 본 개시의 본 맥락을 일반적으로 나타내기 위한 목적을 위한 것이다. 본 명세서의 배경기술 섹션에서 기술되는 범위 내에서의 본 발명자들의 성과, 및 출원 시의 선행 기술로서 자격이 없을 수도 있는 기술의 양태들은, 본 개시에 대한 선행 기술로서 명시적으로 또는 암시적으로 받아들여지지 않는다.

이온화된 가스, 또는 플라즈마는 보통 반도체 디바이스들의 제작 및 프로세싱 동안 이용된다. 예를 들어, 플라즈마는 반도체 웨이퍼와 같은 기판으로부터 재료를 에칭하거나 제거하고, 그리고 재료를 기판 위에 스퍼터링 (sputter) 하거나 증착하는데 사용될 수도 있다. 제조 또는 제작 프로세스들에서 사용되는 플라즈마를 생성하는 것은 전형적으로 프로세싱 챔버 내로 프로세스 가스들은 도입함으로써 시작될 수 있다. 기판은 프로세싱 챔버 내에서 정전 척 또는 페데스탈과 같은 기판 지지부 상에 배치된다.

프로세싱 챔버는 TCP (transformer coupled plasma) 코일을 포함할 수도 있다. 전력 공급부에 의해 공급되는, 무선 주파수 (RF) 신호는, TCP 코일로 공급된다. 세라믹과 같은 재료로 구성되는, 유전체 윈도우는, 프로세싱 챔버의 상부 표면으로 통합된다. 유전체 윈도우는 RF 신호로 하여금 TCP 코일로부터 프로세싱 챔버의 내부로 전달되게 한다. RF 신호는 플라즈마를 생성하도록 프로세싱 챔버 내의 가스 분자들을 여기시킨다.

바이어스 RF 전력 소스는 기판 지지부로 바이어싱 RF 신호를 공급한다. 바이어싱 RF 신호는 대전된 입자들이 기판에 스트라이킹하도록 하게 하는 에너지를 상승시키기 위해 직류 (DC) 바이어스 및/또는 DC 시스 전위 (sheath potential) 를 상승시키는데 이용될 수 있다. 바이어싱 RF 신호에서의 변화는 프로세스 특성들에 영향을 주는 기판에서 DC 바이어스 및/또는 DC 시스 전위 내의 대응하는 변화들을 만든다.

픽업 디바이스는 기판 지지부에 부착될 수도 있고 그리고 기판 지지부에서 RF 입력 신호를 검출하는데 사용된다. RF 검출기는 픽업 디바이스에 연결되고 그리고 RF 입력 신호를 검출한다. 바이어싱 RF 신호는 예를 들어 기판에서의 DC 바이어스 및/또는 DC 시스 전위의 변동을 최소화하도록, 검출된 RF 입력 신호에 기초하여 조정될 수도 있다.

RF 검출기는 로컬 오실레이터 경로, RF 경로, 믹서 및 필터를 포함한다. 로컬 오실레이터 경로는 제 1 버퍼 및 사인-대-구형 파 컨버터 (sine-to-square wave converter) 를 포함한다. 제 1 버퍼는 제 1 RF 신호를 수신하며, 제 1 RF 신호는 RF 검출기에 의해 수신한 RF 입력 신호에 기초하며, 그리고 RF 입력 신호는 기판 프로세싱 시스템 내의 RF 검출기에 의해 검출된다. 사인-대-구형 파 컨버터는 제 1 RF 신호의 사인 파를 구형 파로 변환하고 그리고 구형 파를 가진 로컬 오실레이터 신호를 출력한다. RF 경로는 제 2 버퍼를 포함하며, 제 2 버퍼는 제 2 RF 신호를 수신하고 그리고 RF 출력 신호를 출력하고, 그리고 제 2 RF 신호는 RF 입력 신호에 기초한다. 믹서는 로컬 오실레이터 신호 및 RF 출력 신호에 기초하여 중간 주파수 신호를 생성한다. 필터는 DC 신호를 생성하도록 중간 주파수 신호를 필터링하고, DC 신호는 제 2 RF 신호를 나타낸다.

다른 특징들에서, RF 검출기를 동작시키는 방법이 제공된다. RF 검출기는 로컬 오실레이터 경로, RF 경로, 믹서, 및 필터를 포함하며, 로컬 오실레이터 경로는 제 1 버퍼 및 사인-대-구형 파 컨버터를 포함하고, RF 경로는 제 2 버퍼를 포함한다. 방법은 기판 프로세싱 시스템 내에서 RF 입력 신호를 검출하는 단계; 제 1 버퍼에서 제 1 RF 신호를 수신하는 단계로서, 제 1 RF 신호는 RF 입력 신호에 기초하는, 제 1 버퍼에서 제 1 RF 신호를 수신하는 단계; 그리고 사인-대-구형 파 컨버터를 통해 제 1 RF 신호의 사인 파를 구형파로 변환하고 그리고 구형 파를 가진 로컬 오실레이터 신호를 출력하는 단계를 포함한다. 방법은 제 2 버퍼에서 제 2 RF 신호를 수신하고 RF 출력 신호를 출력하는 단계로서, 제 2 RF 신호는 RF 입력 신호에 기초하는, 제 2 버퍼에서 제 2 RF 신호를 수신하고 RF 출력 신호를 출력하는 단계; 로컬 오실레이터 신호 및 RF 출력 신호에 기초하여 믹서를 통해 중간 주파수 신호를 생성하는 단계; 및 DC 신호를 생성하도록 필터를 통해 중간 주파수 신호를 필터링하는 단계로서, DC 신호는 제 2 RF 신호를 나타내는, DC 신호를 생성하도록 필터를 통해 중간 주파수 신호를 필터링하는 단계를 포함한다.

다른 특징들에서, RF 검출기가 제공되고 그리고 RF 검출기는 버퍼, 제 1 필터, 증폭기, 로컬 오실레이터, RF 경로, 더블 밸런스드 믹서 (double balanced mixer) 및 제 2 필터를 포함한다. 버퍼는 제 1 RF 신호를 수신하고, 제 1 RF 신호는 RF 검출기에서 의해 수신한 RF 입력 신호에 기초하여 생성된다. RF 입력 신호는 기판 프로세싱 시스템 내의 RF 검출기에 의해 검출된다. 제 1 필터는 버퍼의 출력을 필터링한다. 증폭기는 필터의 출력에 기초하여, 제 2 RF 신호 및 제 3 RF 신호를 포함하는 차동 출력을 생성한다. 로컬 오실레이터 경로는 제 2 RF 신호의 사인 파를 구형 파로 변환하고 그리고 구형 파를 갖는 로컬 오실레이터 신호를 출력하는 사인-대-구형 파 컨버터를 포함한다. RF 경로는 지연 회로를 포함하며, 지연 회로는 제 3 RF 신호를 수신하고 그리고 RF 출력 신호를 출력한다. 더블 밸런스드 믹서 또는 선형 믹서는 로컬 오실레이터 신호 및 RF 출력 신호에 기초하여 중간 주파수 신호를 생성한다. 제 2 필터는 DC 신호를 생성하도록 중간 주파수 신호를 필터링하고, DC 신호는 제 2 RF 신호를 나타낸다.

본 개시의 적용의 다른 범위들은 상세한 설명, 청구항 및 도면들로부터 분명해질 것이다. 상세한 설명 및 특정 예들은 단지 설명의 목적들을 위해 의도된 것이며, 개시의 범위를 제한하도록 의도된 것이 아니다.

본 개시는 상세한 설명 및 첨부된 도면들로부터 더욱 완전히 이해될 것이다.
도 1은 본 개시에 따른 로컬 오실레이터 (LO) 및 RF 경로들 및 더블 밸런스드 믹서 (DBM) 를 포함하는 RF (radio frequency) RMS (root mean square) 검출 회로를 통합한 플라즈마 프로세싱 시스템의 일 예의 기능적 블록도다.
도 2는 본 개시에 따른 전류 부스트 회로를 포함하는 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 3은 본 개시에 따른 LO 및 RF 경로들에 대한 각각의 디바이더들을 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 4는 본 개시에 따른 LO 및 RF 경로들 내의 최소 개수의 회로 디바이스들를 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 5는 본 개시에 따른 LO 경로에서의 피드백 이득 제어에 따라 가변하는 이득 증폭기를 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 6은 본 개시에 따른 LO 경로에서의 사인-대-구형 파 컨버터로부터 다운스트림에 차동-대-단일 종단 변환 디바이스 (differential-to-single ended conversion device) 를 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 7은 본 개시에 따른 LO 경로에서의 사인-대-구형 파 컨버터의 다운스트림에 지연 회로를 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 8은 본 개시에 따른 LO 경로에서의 사인-대-구형 파 컨버터의 다운스트림에 드라이버를 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 9는 본 개시에 따른 DBM을 예시하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 10은 본 개시에 따른 수신된 LO 및 RF 출력 신호들에 기초하여 중간 주파수 (IF) 신호를 제공하기 위한 선형 멀티플라이어를 예시하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 11은 본 개시에 따른 레그 브리지 링 당 두 개의 다이오드와 함께 또 다른 DBM을 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 12는 본 개시에 따른 필드 이펙트 트랜지스터들 (FETs) 과 함께 또 다른 DBM을 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 13은 본 개시에 따른 다이오드 어레이와 함께 또 다른 DBM을 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 14는 본 개시에 따른 사인-대-구형 파 컨버터로부터 업스트림에 증폭기들 및 클램프 다이오드들을 포함하는 또 다른 RF RMS 검출 회로의 일 예의 기능적 블록도다.
도 15는 본 개시의 일 실시예에 따른 전류 부스트 회로의 일 예의 개략도다.
도 16은 본 개시에 따른 RF RMS 검출 회로를 동작시키는 방법을 예시한다.
도 17은 진폭 검출을 위한 RF RMS 검출 회로들 및 위상 검출을 위한 RF RMS 검출 회로를 포함하는 RF RMS 검출 시스템의 일 예의 기능적 블록도다.
도면들에서, 참조 번호들은 유사 및/또는 동일한 구성요소들을 식별하도록 재사용될 수도 있다.

고전압 및 고전류 무선 주파수 (RF) 측정값들은 프로세싱 챔버 내의 다양한 지점들에서 얻어질 수도 있다. 일 예로, RF 측정값들은 기판 지지부 내의 RF 전극들을 통해 얻어질 수도 있다. RF 측정값들은 진단 목적들 및/또는 폐-루프 피드백 제어를 위해 이용될 수도 있다. RF 측정값들을 얻기 위해 이용될 수도 있는 RF 검출기들의 예시들은 전압-전류 (VI) 프로브 및 전압 제어 인터페이스 (VCI) 프로브이다. RF 검출기들은 도구들에, RF 매칭 회로들 및 RF 생성기들 내에서, 그리고 프로세싱 시스템 회로들의 일부로서 이용될 수도 있다.

RF 검출기들은 전기통신, 방위, 및 다른 전자 산업의 애플리케이션들에서 이용된다. RF 검출기들은 전형적으로 특정한 동적 범위들, 정확성 레벨들, 과도 응답들 등을 위해 구성된다. 높은 동적 범위를 갖도록 설계된 RF 검출기들은 종종 심각한 오차들을 나타낸다. 대수 (비선형) RF 검출기들, 예를 들어, 10,000:1 (80dB) 의 동적 범위를 가질 수도 있으며, 수신된 RF 전압이, 예를 들어, 10,000 볼트와 1 볼트 사이에서 가변할 수도 있다는 것을 의미한다. 그러나, 대수 RF 검출기들은 동적 범위에 대해 대략 5 내지 10% 로만 정확할 수도 있다. 특정한 고전압 및 고전류 애플리캐이션들에서, ±1 % 이상의 정확성 (또는 ±1 %의 선형 오차) 가 요구된다. 높은 동적 범위를 유지하는 동안 이 향상된 정확성가 요구된다. 이러한 정확성 및 범위 요건들은 플라즈마 에칭 분위기들에서 적용할 수 있다.

RF 검출기들의 요건들은 제 1 차 요건들 및 제 2 차 요건들로 분리될 수 있다. 제 1 차 요건들은 설계 및 아키텍처에 의해 결정되는 주요 성능 요건들이며, 전형적으로 관심있는 첫번째 (또는 주요한) 성능 지표들이다. 제 2 차 요건들은 관련성이 적은 다른 관련 요건들을 나타내지만, 대응하는 RF 검출기의 설계에 기초하여 충족될 수도 있다.

제 1 차 요건들의 예시들은 동적 범위, 정확성 및 선형성을 포함한다. 동적 범위는 RF 검출기의 측정 범위 (예를 들어, 1 내지 10 V RF 검출기, 1 내지 10,1000 V RF 검출기 등) 를 나타낸다. 동적 범위는 가장 큰 공통 인자에 기초하여 단순화된 형태로 표현될 수도 있다. 예를 들어, 10:1 (또는 20dB) 동적 범위는 1 내지 10 V, 2 내지 20 V, 10 내지 100 V 등의 동적 범위와 동등하다. 단순화된 비를 갖는 동적 범위는 종종 SFDR (spurious-free radio frequency dynamic range) 로 지칭된다. RF 검출기의 동적 범위는 상한 (high-end) 및 하한 (low-end) 를 포함한다. 잘 설계된 RF 검출기는 회로 기능 및 시스템 및/또는 부품 잡음 한계에 의해 제한되는 하한를 갖는다. RF 검출기의 상한는 선형 오차에 의해 제한될 수도 있고, 선형 오차는 선형 오차가 미리 결정된 문턱값을 초과하는 경우 스퍼들 (spurs) 또는 비선형성을 유입할 수 있다. 기존의 1 % 고전압 RF 검출기들은 40:1 (32dB) 의 동적 범위를 가진다. 적어도 본 명세서에 개시된 일부 실시예들은, 예를 들어, 1 % 정확성를 유지하면서, 1500:1 (63dB) 이상의 동적 범위를 제공한다.

“정확성”의 제 1 차 요건은 RF 검출기의 동적 범위에 대한 RF 검출기의 오차 량을 말한다. 근본적으로, 오프셋 및 이득은 쉽게 보정 (calibrated) 및/또는 조정 (adjusted) 될 수도 있기 때문에, 선형 RF 검출기에서 “정확성”는 “선형성”과 유사하다. 예시적인 정확성 레벨은 +/-1 % 오차이다. 본 명세서 개시된 실시예들 중 적어도 일부는 +/-1 % 이상의 정확성 레벨을 제공한다. 선형성은 실제 RF 값들의 변화들과 검출된 RF 값들에서 대응하는 변화들 사이의 차이들의 측정한 것이다. 선형성은 (i) 실제 RF 값들과 검출된 RF 값들을 플롯팅함으로써 제공되는 커브와, (ii) 선형 선 (linear line) 사이의 차이들을 지칭할 수도 있다.

제 2 차 요건들의 예시들은 주파수 대역폭, 과도 응답, 온도 안정성, 유닛 내 반복성, 및 유닛-대-유닛 반복성에 대한 신호 평탄도 (signal flatness) 이다. 주파수 대역폭에 걸친 신호 평탄도는 예를 들어, RF 생성기의 동작 주파수들의 범위에 대한 미리 결정된 문턱값 미만의 출력 전압 변화를 갖는 것을 말한다. RF 생성기는 상이하고 그리고/또는 큰 튜닝 범위들을 가질 수도 있고 그리고 제조된 RF 검출기들은 이러한 상이한 튜닝 범위들에 대해 적절하게 설계될 필요가 있다. 이는 RF 검출기의 출력 전압 (또는 전류) 내에서의 변화가 RF 입력 신호 내에서의 전압 (또는 전류) 의 변화 때문이며, RF 입력 신호의 주파수에서의 변화 때문이 아닌 것을 확실하게 한다. 주파수 때문에 RF 검출기의 출력이 변했다면, 오차의 다른 소스가 효과적으로 유입된다. 과도 응답은 RF 검출기가 RF 입력 신호에서의 변화에 대응하여 얼마나 빠르게 변하는지를 말한다. RF 검출기의 과도 응답은 일발적으로 RF 펄싱 (RF Pulsing) 에 반응할 정도로 충분히 빠를 필요가 있다.

본 명세서에 개시된 실시예들은 낮은 오차로 RF 진폭 측정값들에 대한 높은-동적 범위 및 높은-선형성을 달성하는 RF RMS 검출기 회로들을 포함한다. RF RMS 검출기 회로들은 아날로그 프론트 엔드들을 통해 RF-대-DC 변환들을 수행한다. 발생되는 DC 신호들은 이때 백 엔드를 통해 검출 및/또는 모니터링될 수도 있다. 발생되는 DC 신호들은 RF 입력 신호들의 RMS 전압들을 나타낸다. RMS-대-피크 변환들은 정현파 신호들을 가정하여 수학적으로 수행될 수도 있다.

도 1은 플라즈마 프로세싱 챔버 (12) 및 TCP (transformer coupled plasma) 코일 (14) 을 포함하는 플라즈마 프로세싱 시스템 (10) 을 도시한다. TCP 코일 (14) 은 플라즈마 프로세싱 챔버 (12) 의 외부 그리고 상부에 배치된다. 제 1 전력 소스 (16) 는 제 1 RF 소스 신호를 제공한다. 제 1 매칭 (match) 네트워크 (18) 는 제 1 전력 소스 (16) 와 TCP 코일 (14) 사이에 포함된다. 플라즈마 프로세싱 챔버 (12) 는, TCP 코일 (14) 에 인접하여 위치되고 그리고 플라즈마 생성 목적들을 위해 플라즈마 프로세싱 챔버 (12) 안으로 제 1 RF 소스 신호의 효율적인 전달을 허용하는 세라믹 윈도우 (19) 를 포함한다.

플라즈마 프로세싱 시스템 (10) 은 플라즈마 프로세싱 챔버 (12) 의 하단에 위치하는 정전 척, 페데스탈 또는 다른 적절한 기판 지지부와 같은 기판 지지부 (20) 를 더 포함한다. 기판 지지부 (20) 는 플라즈마 (또는 기판) 프로세싱 시스템 (10) 에서 프로세싱되는 기판 (22) 를 지지한다. 기판 지지부 (20) 가 정전 척이라면, 기판 지지부 (20) 는 서로 전기적으로 절연된 전기적으로 도전성인 부분들 (24, 26) 을 포함한다. 기판 지지부 (20) 는 절연체 (28) 에 의해 둘러싸이고 그리고 기판 (22) 에 용량 결합된다. 도전성인 부분들 (24, 26) 양단에 DC 전압을 인가함으로써, 도전성인 부분들 (24, 26) 과 기판 (22) 사이에 정전 결합이 생성된다. 정전 결합은 기판 지지부 (20) 에 대고 기판 (22) 을 끌어당긴다.

플라즈마 프로세싱 시스템 (10) 은 제 2 매칭 네트워크 (32) 에 연결된 바이어스 RF 전력 소스 (30) 를 더 포함한다. 제 2 매칭 네트워크 (32) 는 바이어스 RF 전력 소스 (30) 와 기판 지지부 (20) 사이에 연결된다. 제 2 매칭 네트워크 (32) 는 바이어스 RF 전력 소스 (30) 의 임피던스 (예를 들어, 50 Ω) 와 제 2 매칭 네트워크 (32) 에서 본 플라즈마 프로세싱 챔버 (12) 내의 플라즈마 (34) 및 기판 지지부 (20) 의 임피던스와 매칭시킨다.

플라즈마 프로세싱 시스템 (10) 은 RF 검출기의 예시적인 구현예로서 제공된다. 본 명세서에 개시되는 RF 검출기들은 도 1에 도시된 것과 다른 위치들에서 전압들/전류 레벨들을 검출하는데 이용될 수도 있고 그리고 다른 프로세싱 시스템들에서 이용될 수도 있다.

플라즈마 프로세싱 시스템은 VCI (voltage control interface) (40) 를 더 포함한다. VCI (40) 는 픽업 디바이스 (예를 들어, 전극) (42), RF 검출기 (44), 제어기 (46) 및 RF 검출기 (44) 와 제어기 (46) 사이의 임의의 회로를 포함할 수도 있다. 픽업 디바이스 (42) 는 기판 지지부 (20) 내로 연장된다. 이러한 픽업 디바이스 (42) 는 와이어 (48) 를 통해 RF 검출기 (44) 로 연결되며 그리고 RF 입력 신호 (RF_IN) 을 생성하기 위해 이용된다. RF 검출기 (44) 는 RF 입력 신호 (RF_IN) 에서 전압들 및/또는 전류 레벨들을 검출하도록 구성된다. 단일 픽업 디바이스 (42), 단일 와이어 (48) 및 단일 RF 검출기 (44) 가 도시되지만, 임의의 수의 픽업 디바이스들, 와이어들, RF 검출기들이 포함될 수도 있다.

RF 검출기 (44) 는 바이어스 RF 전력 소스 (30) 에 의해 생성된 바이어싱 RF 신호 (또는 제 2 RF 소스 신호) 를 조정하기 위해 모니터링 및/또는 이용될 수도 있는 출력 신호들을 생성한다. RF 검출기 (44) 의 동작은 모니터링, 수동으로 제어 및/또는 제어기 (46) 을 통해 제어될 수도 있다. 제어기 (46) 는 RF 검출기 (44) 의 출력 전압들/전류 레벨들을 나타낸다. 디스플레이 (50) 상에 디스플레이할 수도 있다. 제어기 (46) 로부터 분리되어 도시되지만, 디스플레이 (50) 는 제어기 (46) 내에 포함될 수도 있다. 제어기 (46) 는 입력 디바이스 (52) 로부터 입력 신호들을 수신하고, 입력 신호들에 기초하여 RF 검출기 (44) 의 동작을 제어할 수도 있다. 제어기 (46) 로부터 분리되어 도시되지만, 입력 디바이스 (52) 는 제어기 (46) 내에 포함될 수도 있다. 제어기 (46) 는 출력 신호들에 기초하여 RF 검출기 (44) 의 동작을 제어할 수도 있다. RF 검출기 (44) 의 예시들 및 동작은 도 2 내지 도 16과 관련하여 이하 상세하게 기술된다.

동작 시, 이온화 가능한 가스는 가스 유입구 (56) 를 통해 플라즈마 프로세싱 챔버 (12) 내로 흐르고, 가스 유출구 (58) 를 통해 플라즈마 프로세싱 챔버 (12) 를 나간다. 제 1 RF 신호는 RF 전력 소스 (16) 에 의해 생성되고 그리고 TCP 코일 (14) 로 전달된다. 제 1 RF 신호는 TCP 코일 (14) 로부터 윈도우 (19) 를 통해 그리고 플라즈마 프로세싱 챔버 (12) 로 방사된다. 이는 플라즈마 프로세싱 챔버 (12) 내의 가스가 이온화되고 그리고 플라즈마 (34) 를 형성하게 한다. 플라즈마 (34) 는 플라즈마 프로세싱 챔버 (12) 의 벽들을 따라서 시스 (sheath) (60) 를 생성한다. 플라즈마 (34) 는 전자들 및 양으로 대전된 이온들을 포함한다. 양으로 대전된 이온들보다 훨씬 보다 가벼운 전자들은 보다 쉽게 이동하는 경향이 있고, 플라즈마 프로세싱 챔버 (12) 의 내측 표면들에서 DC 시스 전위들 및 DC 바이어스 전압들을 생성한다. 기판 (22) 에서의 DC 시스 전위 및 평균 DC 바이어스 전압은 양으로 대전된 이온들이 기판 (22) 을 부딪치도록 하게 하는 에너지에 영향을 미친다. 이 에너지는 에칭 또는 증착이 발생하는 레이트들과 같은 프로세싱 특성들에 영향을 미친다.

제어기 (46) 는 기판 (22) 에서 DC 시스 전위 및/또는 DC 바이어스 량을 변화시키도록 RF 전력 소스 (30) 에 의해 생성된 바이어스 RF 신호를 조정할 수도 있다. 제어기 (46) 는 채널들의 출력들에 기초하여 유도된 대표적인 값 및/또는 RF 검출기 (44) 의 채널들의 출력들을 하나 이상의 설정점 값들과 비교할 수도 있다. 설정점 값들은 미리 결정될 수도 있고 그리고 제어기 (46) 의 메모리 (62) 내에 저장될 수도 있다. 바이어스 RF 신호는 (i) RF 검출기 (44) 의 출력들 및/또는 대표적인 값과 (ii) 하나 이상의 설정점 값 사이의 차이에 기초하여 조정될 수도 있다. 바이어스 RF 신호는 제 2 매칭 네트워크 (32) 를 통해 지나간다. 이어서 (매칭된 신호로 지칭되는) 제 2 매칭 네트워크 (32) 에 의해 제공되는 출력은 기판 지지부 (20) 를 통과한다. 바이어스 RF 신호는 절연체 (28) 을 통해 기판 (22) 를 통과한다.

도 2는 디바이더 네트워크 (102), LO (local oscillator) 경로 (104), RF 경로 (106), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출기 회로 (100) 를 도시한다. LO 경로 (104) 는 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114), 및 전류 부스트 회로 (116) 를 포함할 수도 있다. RF 경로 (106) 는 제 2 버퍼 (118) 및 지연 회로 (120) 를 포함할 수도 있다.

디바이더 네트워크 (102) 는 하나 이상의 디바이더들을 포함할 수도 있고 입력 신호 (RF_IN) 을 수신할 수도 있다. 디바이더들 각각은 2 이상의 레지스터들, 커패시터들, 코일들, 및/또는 다른 디바이더 회로 엘리먼트들을 포함할 수도 있다. 일 예로서, 한 쌍의 레지스터는 직렬로 연결될 수도 있다. RF 입력 신호 (RF_IN) 는 레지스터들에 걸쳐 제공될 수도 있고 그리고 보다 낮은 RF 전압이 레지스터들 사이의 단자에서 검출될 수도 있다. 유사하게, 한 쌍의 커패시터들은 직렬로 연결될 수도 있고 그리고 RF 입력 신호 (RF_IN) 를 수신하고 커패시터들 사이의 단자에서 보다 낮은 RF 전압을 제공할 수도 있다.

고전압 및 고전류 RF 검출기들은 종종 RF 입력 신호 (RF_IN) 를 수신하고 RF 입력 신호 (RF_IN) 를 디바이더의 다운스트림의 전자 회로들에 의해 처리되도록 큰 전압/전류 신호로부터 작은 전압/전류 신호로 분할하는 하나 이상의 디바이더들을 포함한다. 디바이더들은 레지스터, 커패시터, 및/또는 코일 기반일 수도 있다. 예를 들어, 1000:1 디바이더는 1000 V를 1 V로 변환할 수도 있다. 디바이더 비 (ratio) 는 RF 센서의 동적 범위를 말하지 않는다. 디바이더들은 대응하는 RF 검출기의 스케일링을 설정한다. 예를 들어, 1500:1 동적 입력 범위를 갖는 RF 센서는 이용되는 디바이더(들)에 따라 1 내지 1500 V, 2 내지 30000 V, 10 내지 15000 V의 전압 입력 범위를 가질 수 있다. RF 검출기의 정확성 및 동적 범위는 전형적으로 디바이더들에 연관되지 않고 디바이더로부터 다운스트림의 전자 회로들과 연관된다.

디바이더 네트워크 (102) 는 LO 및 RF 경로들 (102, 104) 에 대한 상이한 진폭들을 갖는 RF 신호들을 얻기 위해 하나 이상의 디바이더들을 포함할 수도 있다. 일 예로서, 디바이더 네트워크 (102) 는 RF 경로 (106) 로의 제 2 RF 신호 출력보다 큰 진폭을 가진 LO 경로 (104) 로 제 1 RF 신호를 출력할 수도 있다.

버퍼들 (112, 118) 은 아날로그 증폭기 버퍼들일 수도 있고 그리고 각각의 연산 증폭기들을 포함할 수도 있고 그리고 디바이더 네트워크 (102) 의 출력들을 버퍼링할 수도 있다. 제 1 버퍼 (112) 는 제 2 버퍼 (118) 와 동일한 지연을 가질 수도 있다. 사인-대-구형 파 컨버터 (114) 는 제 1 버퍼 (112) 로부터 수신된 사인 파를 구형 파로 변환한다. 사인-대-구형 파 컨버터 (114) 는, 예를 들어 리미터 또는 고속 (high-speed) 비교기를 포함할 수도 있고, 예를 들어 리미터 또는 고속 비교기로서 구현될 수도 있다. 일 예로서, 고속 비교기는 수신된 RF 신호를 기준 문턱값과 비교할 수도 있다. RF 신호의 진폭이 기준 문턱값을 초과하는 경우 고속 비교기의 출력은 하이 (HIGH) 로 전환될 수도 있다. RF 신호가 기준 문턱값보다 낮은 경우 출력은 로우 (LOW) 로 전환될 수도 있다.

전류 부스트 회로 (116) 는 사인-대-구형 파 컨버터 (114) 의 구형 파 신호 출력의 전류 레벨을 상승시킨다. 이는 구형 파 신호의 강도를 상승시킨다. 전류 부스트 회로 (116) 는 LVDS (low voltage differential signaling) -대-TTL (transistor-to-transistor) 컨버터로서 구현될 수도 있다. 전류 부스트 회로 (116) 의 출력은 DBM (108) 로 제공되는 로컬 오실레이터 신호 (LO) 이다. 전류 부스트 회로 (116) 의 예는 도 15에 도시된다.

지연 회로 (120) 는 제 2 버퍼 (118) 의 출력을 지연시킨다. 지연 회로의 출력은 RF 출력 신호 (RF_out) 이다. 지연 회로 (120) 의 지연은 사인-대-구형 파 컨버터 (114) 및 전류 부스트 회로 (116) 에 의해 초래된 지연들의 합과 동일하다. 이는 신호들 (LO, RF_out) 에 의해 나타나는 버퍼들 (112, 118) 의 출력들이 DBM에서 동시에 수신된다는 것을 확실하게 한다. 다시 말하면, 신호들 (LO, RF_out) 은 서로 위상이 동일하다. 다른 실시예에서, 신호들 (LO, RF_out) 은 180 ˚ 위상이 벗어난다.

DBM (108) 은 넓은 동적 범위 및 선형성을 제공한다. DBM (108) 의 예시들은 도 9 및 도 11 내지 도 13에 도시된다. DBM (108) 에 대한 대안으로서, 선형 곱셈기가 도 10에 도시된 것과 같이 이용될 수도 있다. 도 9 및 도 11 내지 도 13에 도시된 것과 같은 DBM (108) 은 포화된 모드에서 동작된다. 포화된 모드는 신호 RF_out보다 강하게 (보다 높은 전류 레벨로) 신호 LO를 구동할 때 발생한다. DBM (108) 은 위상 검출기로 이용되지 않는다. DBM (108) 은 신호 RF_out를 나타내는 DC 출력을 생성하도록 이용된다. DBM (108) 은 저역 통과 필터 (110) 에 의해 필터링되는 중간 주파수 신호 (IF) 를 출력한다. 신호 IF는 신호 RF_out의 반-파장 정류 버전 (version) 이다. 저역 통과 필터 (110) 는 고-차 (high-order) 주파수 성분들을 제거하고 그리고 DC 출력 신호 DC_out를 제공하도록 신호 IF 를 필터링한다. RF RMS 검출기 (100) 의 출력의 RF 펄스 성능은 저역 통과 필터 (110) 의 동작에 기초한다. 다이오드 동작 지점들을 안정화하기 위해 증폭기에 대한 대기가 없기 때문에 RF RMS 검출기 (100) 의 RF 펄스 성능은 연산 증폭기들 및 다이오드들을 포함하는 아날로그-기반의 RF 검출기보다 향상된다. 일 실시예에서, 하나 이상의 저역 통과 필터들 (158, 162) 은 선택적 RF 주파수 동작을 위해 대역 통과 필터들로 대체된다.

RF 다이오드들은 종래의 고전압 RF VI 프로브들의 동적 범위들을 제한하는 이슈와 유사한 작은 진폭 신호들을 갖는 비선형을 나타낸다. 진폭들이 너무 작은 경우, RF 다이오드들은 완전하게 턴오프된다. 진폭이 증가함에 따라, RF 다이오드들은 도통 (conduct) 되기 시작하고 비선형 영역으로 들어가지만, 이상적인 스위치들로 동작하지 않는다. 일부 RF 검출기들은 동작의 이러한 비선형 영역에서의 이점을 가지지만, 전압 진폭이 아닌 전력이 실제로 측정되고 있기 때문에, 중요한 수학적 처리가 요구되며 그리고 비-선형 대 선형 변환을 처리하는데 2 차적인 어려움들이 발생할 수 있다. 큰 진폭 신호들에 대해, RF 다이오드들은 완전히 온 (ON) 되고 그리고 선형 RF 검출기들로 동작한다.

(예를 들어, 쇼트키 다이오드 링에 의해 제공되는 것과 같은) 다이오드 브리지 링이 두 개의 브랜치들 (branches) 사이에서 비선형성들을 밸런싱하기 때문에, 다이오드 브리지 링은 RF 다이오드들에서 비선형성을 보정한다. DBM (108) 은 이하 상세하게 기술될 바와 같이, 다이오드 브리지 링을 포함할 수도 있다.

본 명세서에 개시되는 DMB들 각각은 3 개의 단자들; 신호 LO를 수신하는 제 1 입력 단자, 신호 RF_out를 수신하는 제 2 입력 단자, 및 신호 IF를 출력하는 출력 단자를 포함한다. V_LO, ω_LO, 및 Φ_LO가 신호 LO의 전압, 주파수 및 위상이고, V_RF, ω_RF, Φ_LO가 신호 RF의 전압, 주파수 및 위상이고, V_IF가 신호 IF의 전압인 경우, DBM이 포화된 LO 경로 (즉, V_LO>>V_RF) 를 가질 때, 신호 IF는 수학식 1에 의해 나타내어질 수도 있다.

이론적으로, RF 진폭의 선형 측정은 다음의 규칙들: 1) 구형파를 사용하여 신호 LO를 구동시킴으로써 V_LO를 일정한 진폭에 맞추는 것, 2) (ω_LO-ω_RF)t 항 (term) 이 제거 (cancel) 되도록 V_LO를 ω_RF 와 동일한 주파수의 구형파로 만드는 것, 3) ΔΦ=(Φ_LO-Φ_RF) 를 가능한 작게 (예를 들어, 0°로), 가능한 180°에 근접하게, 또는 가능한 180°의 정수 배에 근접하게 유지하는 것을 이용하여 얻어질 수도 있다. 이러한 규칙들의 적용으로, 수학식 1은 수학식 2으로 간소화될 수도 있다.

저역 통과 필터 또는 대역 통과 필터와 같은 필터를 지나면, 수학식 2는 수학식 3으로 간소화될 수도 있다.

따라서 일정한 진폭 V_LO에 의해, V_RF의 진폭의 선형 측정이 달성된다. 보다 높은 차수 항들은 선형성에 최소의 영향을 준다. 예를 들어, 선형성에 대한 보다 높은 차수 항들의 영향은 1500:1 이하의 동적 범위에서 무시 가능하다.

포화된 LO 경로는 DBM이 신호들 RF와 LO 사이의 위상 차의 함수로 출력 전압 변동을 나타내는 위상 검출기로서 동작하게 한다. 이는 신호들 RF와 LO 사이의 위상 차가 RF 검출기 정확성을 떨어뜨리는 출력 전압 오류를 발생시킨다는 것을 의미한다. 위에 기술된 방정식들이 cos(ΔΦ)에 좌우되기 때문에, 0°, 180°, 또는 180°의 배수와 동일한 ΔΦ를 가짐으로써 위상 면역 (immunity) 이 향상된다. 위상 편이 (shift) 가 오로지 정적 (static) 이득 오차이어야 하지만 (따라서, 쉽게 보정됨), 이차적인 편차 (drift) 가 더 많은 오차를 초래할 수 있다. 따라서, 본 명세서에서 기술되는 RF RMS 검출기들은 ΔΦ가 0°, 180°, 또는 180°의 정수 배와 같거나 미리 결정된 범위 이내이도록 구성 및 동작된다. 지연 회로들, 증폭기들, 드라이버들, 사인-대-구형 파 컨버터들 및 다른 회로 엘리먼트들은 ΔΦ가 0°, 180°, 또는 180°의 정수 배와 동일하도록 제공된다.

상한 (high-end) 동적 범위는 DBM (108) 의 LO와 RF 포트들의 사이의 구동-강도, (drive-strength), 컴포넌트 최대 (component maximum), 비선형 스퍼들 (nonlinear spurs), 및 크로스토크 (crosstalk) 를 포함하는 DBM (108) 의 입력들에 기초할 수도 있다. 신호 RF_OUT이 너무 크다면, LO 구형 파는 DBM (108) 을 포화 모드 내로 넣도록 충분히 강하지 않다. 추가로, 사인-대-구형 파 컨버터들 (예를 들어, 리미터들) 은 사인-대-구형 파 컨버터들의 구동 전류가 증가함에 따라 성능에서 저하될 수도 있다. LO 경로에 전류 이득을 제공하는 것은 추가적인 LO 구동 강도를 제공함으로써 상한 범위에 유리하다. LO 경로에서의 전류 이득은 또한 하한 (low-end) 리미터 잡음을 최소화하고 그리고 하한 범위를 잠재적으로 증가시킨다. LO 구형 파의 강도를 향상시키기 위해, 전류 부스트 회로 (116) 가 포함된다. 전류 부스트 회로 (116) 는 LVDS-대-TTL 드라이버, 고속 아날로그 비교기들, 디지털 드라이버들 및/또는 전류 부스팅 논리 칩들 (current boosting logic chips) 로서 구현될 수도 있다. 상한 동적 범위는 도 11에 도시된 것과 같은 브리지 링의 추가적인 다이오드들 레그들과 함께 더블-밸런스드 믹서를 통해 제공될 수도 있다. 이는 LO 구동 강도를 더 요구할 수도 있으나, 보다 높은 입력 신호 범위에서 동작한다.

DBM (108) 은 도 9 및 도 11 내지 도 13에 도시된 바와 같이 구현될 수도 있거나 도 10에 도시된 바와 같은 선형 믹서, 및/또는 다른 LO/RF-대-IF 변환 회로들로 대체될 수도 있다. LO/RF-대-IF 변환 회로들은 다양한 전력 레벨들의 더블 밸런스드 믹서들, 믹서들의 레그들에서 추가적인 다이오드들을 가진 믹서들, 선형 곱셈기들, FET 믹서들, 트랜지스터 어레이들, 및 아날로그/FET 스위치들을 포함할 수도 있다.

도 3은 LO 경로 (152), RF 경로 (154), DBM (108) 및 LO 및 RO 경로들에 대한 각각의 디바이더들을 포함하는 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (150) 를 도시한다. LO 경로 (152) 는 제1 디바이더 (156), 제 1 버퍼 (112), 제 1 필터 (158), 사인-대-구형 파 컨버터 (114) 및 전류 부스트 회로 (116) 를 포함할 수도 있다. RF 경로 (154) 는 제 2 디바이더 (160), 제 2 버퍼 (118), 제 2 필터 (162), 및 지연 회로 (120) 를 포함할 수도 있다. 디바이더들 (156, 160) 은 레지스터, 커패시터 및/또는 코일에 기초될 수도 있다.

디바이더들 (156, 160) 은 경로들 (152, 154) 에 대해 각각 설정된 다바이더 비 (ratio) 들을 가진다. 예를 들어, 제 1 디바이더 (156) 는 2 개의 디바이더에 의한 분할일 수도 있고 그리고 제 2 디바이더 (160) 는 4 개의 디바이더에 의한 분할일 수도 있다. 이는 사인-대-구형 파 컨버터 (114) 를 포함하는 LO 경로 (152) 의 동적 범위를 극대화하고 그리고 사인-대-구형 파 컨버터 (114) 의 다운스트림에서 추가된 증폭 량을 최소화한다. 제 2 디바이더 (160) 는 제 1 디바이더 (156) 와 동일한 지연을 가진다.

필터들 (158, 162) 은 주파수 필터들일 수도 있고 그리고 추적할 주파수를 선택하는데 이용될 수도 있다. 필터들 (158, 160) 은 잡음/오차 소스들을 최소화하도록 모니터링되지 않는 다른 고조파 성분을 감쇠시킬 수도 있다. 일 예로서, 필터들 (158, 162) 은 대역 통과 필터들일 수도 있고 그리고 모니터링할 주파수들의 협 대역을 선택하는데 이용될 수도 있다. 도 3에 도시되지는 않지만, 필터들 (158, 162) 의 출력들은 필터들 (158, 162) 에 대한 회로 부하 (loading) 을 최소화하도록 버퍼링될 수도 있다. 예를 들어, 버퍼는 제 1 필터 (158) 와 사인-대-구형 파 컨버터 (114) 사이에 연결될 수도 있다. 또 다른 버퍼는 제 2 필터 (162) 와 지연 회로 (120) 사이의 연결될 수도 있다. 제 2 필터 (162) 는 제 1 필터 (158) 과 동일한 지연을 가진다. 필터들 (158, 162) 은 위상 오차들을 최소화하기 위해 LO 경로와 RO 경로 사이의 균형 및 대칭을 제공하도록 선택된다.

저역 통과 필터 (110) 에 의해 필터링 되면 RF RMS 검출기 회로 (150) 의 출력은 RF RMS 전압의 DC 표시이다. 아날로그-대-디지털 컨버터 (ADC) 가 추가될 수도 있고 평균 및/또는 디지털 신호 프로세싱이 해상도 (resolution) 를 향상시키도록 수행될 수도 있다. 일 예로서, ADC (164) 가 도시된다.

도 4는 디바이더 (202), 버퍼 (204), 필터 (206), 단일 종단 입력 및 차동 출력을 가진 증폭기 (208) 를 포함하는 RF RMS 검출 회로 (200) 를 도시한다. 차동 출력은 LO 경로 (210) 및 RF 경로 (212) 로 제공된다. LO 경로 (210) 는 사인-대-구형 파 컨버터 (114) 를 포함한다. RF 경로 (212) 는 지연 회로 (120) 를 포함한다. 디바이더 (202) 는 도 2의 디바이더들 (156, 160) 중 하나와 유사하게 구성될 수도 있다. 버퍼 (204) 는 도 2의 버퍼들 (112, 118) 중 하나와 유사하게 구성될 수도 있다. 필터 (206) 는 도 2의 필터들 (158, 160) 중 하나와 유사하게 구성될 수도 있다. 지연 회로 (120) 는 사인-대-구형 파 컨버터 (114) 와 동일한 지연을 가질 수 있다. RF RMS 검출 회로 (200) 의 구성은 LO 경로 (210) 및 RF 경로 (212) 내의 회로 디바이스들의 숫자를 최소화한다. 이는 LO 경로 (210) 와 RF 경로 (212) 사이의 지연에서의 잠재적인 차의 량을 최소화한다.

증폭기 (208) 는 LO 및 RF 경로들 (210, 212) 을 통해 제공되는 상이한 부하들을 구동시키는 단일-종단-대-차동 증폭기이다. 신호 경로를 LO 및 RF 경로들로 나누기 위해 디바이더들 또는 단일-종단-대-차동 증폭기를 사용하는 것 대신에 변압기가 이용될 수도 있다. 일 예로서, 변압기의 제 1 차 권선은 버퍼링, 필터링 및/또는 증폭된 RF 신호를 수신할 수도 있다. 변압기의 하나 이상의 제 2 차 권선들은 LO 신호 및 RF 신호를 출력할 수도 있다.

하한 동적 범위는 신호 충실도 (fidelity), 회로 잡음, 또는 외부 시스템 잡음에 기초할 수도 있다. 외부 시스템 잡음은 적절한 필터링으로 감소될 수도 있다. 이러한 필터링은 필터 (206) 에 의해 제공되는 필터링과 같은 RF/LO 분할 전에 제공될 수도 있다. DBM 선형성으로부터의 한계들에 도달할 때까지 보다 낮은-잡음 (Lower-noise) 컴포넌트들은 하한를 확장시킴으로써 보다 높은 동적 범위로 이끈다.

도 5는 LO 경로 (252), RF 경로 (254), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (250) 를 도시한다. LO 경로 (252) 는 제 1 디바이더 (156), 제 1 버퍼 (112), 가변 이득 증폭기 (256), 사인-대-구형 파 컨버터 (258), 피드백 증폭기 (260), 및 드라이버 (262) 를 포함한다. RF 경로 (254) 는 제 2 디바이더 (160), 제 2 버퍼 (118), 및 지연 회로 (264) 를 포함한다.

사인-대-구형 파 컨버터 (258) 는 도 1 내지 도 4의 사인-대-구형 파 컨버터와 유사하게 동작될 수도 있다. 사인-대-구형 파 컨버터 (258) 는 사인-대-구형 파 컨버터 (258) 에서 가변 이득 증폭기 (256) 로부터 수신된 신호의 신호 강도를 나타내는 RSSI (received signal strength indicator) 출력을 포함한다. RSSI 신호는 피드백 증폭기 (260) 로 피드백된다. 피드백 증폭기 (260) 는 RSSI 신호와 기준 전압 V_ref를 비교하고 그리고 피드백 이득 신호를 생성한다. 가변 이득 증폭기 (256) 의 이득은 피드백 이득 신호에 기초하여 조정된다. 가변 이득 증폭기 (256) 는 제 1 버퍼 (112) 의 출력을 증폭 또는 감쇠시킨다. 이는 LO 경로 (252) 에 피드백 이득 제어를 제공한다. 드라이버 (262) 는 도 2의 전류 부스트 회로 (116)의 일 예이다. 드라이버 (262) 는 전류 부스트 회로 (116) 로 대체될 수도 있다. 드라이버 (262) 는 전류 및/또는 전압 증폭기일 수도 있고 그리고 사인-대-구형 파 컨버터 (258) 의 구형 파 출력을 강하게 하도록 제공된다. 드라이버 (262) 는 DBM의 구동 면에서 도움을 준다. 사인-대-구형 파 컨버터 (258) 의 출력이 저-레벨의 전류를 가지고 그리고 전류의 레벨을 드라이버 (262) 로 부스팅함으로써, 사인-대-구형파 컨버터 (258) 의 성능은 잡음 커플링을 보다 적게 나타내도록 향상될 수도 있다.

지연 회로 (264) 는 가변 이득 증폭기 (256), 사인-대-구형 파 컨버터 (258) 및 드라이버 (262) 의 지연들의 합과 동일할 수도 있는 지연을 가진다. 이는 신호들 (LO, RF_OUT) 에 의해 나타나는 버퍼들 (112, 118) 의 출력들은, 동시에 DBM (108) 에서 수신된다는 것을 보장한다.

RF RMS 검출기의 사인-대-구형 파 컨버터의 입력 동적 범위가 주로 하한에서 동적 범위 성능의 제한 요소이면, 이득은 동적 범위 성능을 증가시키도록 LO 경로에서 도입될 수 있다. 예를 들어, 가변-이득 증폭기는 사인-대-구형 파 컨버터의 추적의 동적 범위를 확장시키도록 LO 경로에서 도 5에 도시된 바와 같이 포함될 수도 있다. 이득-제어는 사인-대-구형 파 컨버터 (예를 들어, 리미터) 의 RF RSSI 출력을 통하여 폐-루프 제어에 의해 제공된다. 가변-이득 증폭기의 비선형성들은 대응하는 DBM에 대해 보정된다. 가변-이득 증폭기에 의해 유도된 추가적인 위상 편이는 LO 및/또는 RF 경로들 내의 하나 이상의 지연 회로들에 의해 설명된다.

동적 범위 성능들을 향상시키기 위한 또 다른 접근법은 상이한 이득들을 가진 LO 및 RF 경로들에 대한 개별 디바이더들을 포함하는 것이다. RF 경로에서 제공되는 것보다 높은 이득이 LO 경로에서 제공될 수도 있다. 이는 상한 동적 범위를 제공하기 위해 수행될 수도 있다. 높은-이득은 도 14에 도시된 바와 같은 최대 사인-대-구형 파 추적을 위해 대응하는 전압을 클램핑하도록 다이오드들을 포함하는 LO 경로에서 제공될 수도 있다. 클램프 다이오드들은 빠른 회복을 나타낸다. LO 경로에서의 선형성은 이는 DBM에 대한 적용 전에 구형으로 만들어지기 (made square) 때문에 상당한 중요성 (significant importance) 이 없다. RF 경로 선형성은 LO 경로에서의 선형성보다 더 중요하다. 디바이더들은 다-단계 (multi-stage) 레지스터 및/또는 커패시터 기반의 디바이더들일 수도 있다. 증폭기들은 상이한 이득들을 제공하도록 LO 경로 및 RF 경로에 포함될 수도 있다.

사인-대-구형 파 컨버터는 고-이득 개방-루프 증폭기와 유사하게 동작될 수도 있기 때문에, 안정성이 보정될 수도 있고 그리고 RSSI 센서를 사용함으로써 잡음이 최소화될 수도 있다. RSSI 센서는 사인-대-구형 파 컨버터 내로 통합될 수도 있다. 일 예로서, RSSI 센서 (266) 가 도시되고 그리고 RSSI 신호를 생성하도록 이용된다. RF RMS 검출기의 동적 범위의 하한에 있을 때 근처 또는 아래에 있을 때, RF 입력 신호는 0V의 일정한 출력을 제공하기에 너무 작을 수도 있다. 이는 RF RMS 검출기에 대한 최소 동작 범위를 선택함에 의해, 그리고, 동적 범위의 하한에서, 근처 또는 아래에서 사인-대-구형파 컨버터를 셧 오프하는 것; 제어 루프를 사용하여 사인-대-구형 파 컨버터의 구동 전류를 감소시키는 것; 또는 RF RMS 검출기가 0V를 디지털 방식으로 보고하도록 하는 것에 의해 수정될 수도 있다.

도 6은 디바이더 네트워크 (102), LO 경로 (302), RF 경로 (304), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (300) 를 도시한다. LO 경로 (302) 는 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (306) 및 차동-대-단일 종단 변환 디바이스 (308) 를 포함한다. RF 경로 (304) 는 제 2 버퍼 (118) 및 지연 회로 (310) 를 포함한다. 차동-대-단일 종단 변환 디바이스 (308) 는 사인-대-구형 파 컨버터 (306) 로부터 다운스트림에 위치된다. 사인-대-구형 파 컨버터 (306) 는 단일 종단 입력 및 차동 출력을 가진다. 차동 출력은 차동-대-단일 종단 변환 디바이스 (308) 를 통해 단일 종단 출력으로 변환된다. 지연 회로 (310) 는 사인-대-구형파 컨버터 (306) 및 차동-대-단일 종단 변환 디바이스 (308) 의 조합과 동일한 지연 량을 가진다. DBM (108) 은 차동-대-단일 종단 변환 디바이스 (308) 및 지연 회로 (310) 으로부터 신호들 LO 및 RF_OUT을 수신한다.

사인-대-구형 파 컨버터 (306) 는 제 1 출력 포트 상에 구형 파 및 제 2 출력 포트 상에 구형 파의 역을 출력한다. 두 개의 구형 파는 차동-대-단일 종단 변환 디바이스 (308) 에서 수신된 차동 출력을 제공한다. 차동-대-단일 종단 변환 디바이스 (308) 는 사인-대-구형 파 컨버터 (306) 에 의해 출력된 구형 파들보다 큰 피크 진폭들을 가질 수도 있는 단일 구형 파를 출력한다. 차동-대-단일 종단 변환 디바이스 (308) 는 신호 LO를 제공하도록 차동 출력 신호의 전류 레벨을 상승시키고 그리고 낮은 출력 임피던스를 가진다. 차동-대-단일 종단 변환 디바이스 (308) 는 LVDS-대-TTL 컨버터, 아날로그 증폭기, 디지털 논리 다바이스들, 및/또는 변압기를 포함할 수도 있다. 일 예로서, 변압기는 제 1 차 권선 및 제 2 차 권선을 포함할 수도 있다. 제 1 차 권선은 차동 신호를 수신할 수도 있다. 제 2 차 권선의 제 1 종단은 신호 LO 를 출력할 수도 있고 그리고 제 2 차 권선의 제 2 종단은 접지 기준 단자에 연결될 수도 있다. 일 예로서, 디지털 로직 디바이스들은 버퍼, 인버터, AND 게이트 및/또는 OR 게이트를 포함할 수도 있다.

도 7은 디바이더 네트워크 (102), LO 경로 (352), RF 경로 (354), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (350) 를 도시한다. LO 경로 (352) 는 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114) 및 지연 회로 (356) 를 포함한다. RF 경로 (354) 는 제 2 버퍼 (118) 를 포함한다. 지연 회로 (356) 는 지연 회로 (356) 의 출력이 제 2 버퍼 (118) 의 출력에 대해 180°가 되도록 사인-대-구형 파 컨버터 (114) 의 출력을 지연시키고 그리고 아날로그 또는 디지털 지연 회로일 수도 있다. 다른 예들에서, 지연 회로 (356) 는 사인-대-구형 파 컨버터 (114) 의 출력을 제 2 버퍼 (118) 의 출력과 180° 의 정수 배 만큼 위상이 벗어나도록 지연시킬 수도 있다. 이러한 예들에서, 지연 회로는 RF 경로 대신에 LO 경로에 제공된다. 다른 실시예들에서, 지연 회로는 신호 LO가 신호 RF_OUT과 동-위상이도록, 신호 RF_OUT와 180° 위상이 벗어나도록, 또는 신호 RF_OUT와 180°의 정수 배 위상이 벗어나도록 LO 경로 및 RF 경로 모두에 제공된다.

도 7은 RF 경로보다는 LO 경로에서의 지연 회로를 도시한다. 지연 회로들은 LO 경로 및 RO 경로에 제공될 수도 있고 그리고 전송 선로 또는 하나 이상의 이산 지연 엘리먼트들로 구현될 수도 있다. 지연 회로들은 ΔΦ = 0 또는 ΔΦ = 180° (또는 이것들의 임의의 정수 배) 를 초래한다. 신호 LO 는 본질적으로 구형 파이기 때문에, 지연이 LO 경로에 도입될 수도 있다. 이는 RF 경로와 LO 경로 사이의 위상 차이를 재-조정 (re-align) 하도록 위상 편이가 튜닝 가능하게 및/또는 보정가능하게 한다.

도 8은 네트워크 디바이더 (102), LO 경로 (402), RF 경로 (404), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (400) 를 도시한다. LO 경로 (402) 는 제 1 버퍼 (112), 드라이버 (406) 를 포함하는 사인-대-구형 파 컨버터 (114) 를 포함할 수도 있다. 드라이버 (406) 는 사인-대-구형 파 컨버터 (114) 에서 (out of) LO 신호의 전류 레벨을 상승시킬 수도 있다. RF 경로 (404) 는 제 2 버퍼 (118) 를 포함할 수도 있다. 사인-대-구형 파 컨버터 (114) 는 고속 논리 디바이스들 및/또는 아날로그 비교기를 포함할 수도 있다. 일 실시예에서, 사인-대-구형 파 컨버터는 선형 기술 (Linear Technology) AN-43 32-34 페이지 (전체 내용들은 본 명세서에서 참조로서 인용된다), 짐 윌리엄스 (Jim Williams) 의 “브리지 회로들” 의 도 50에 도시된 것과 같은, 빠르고, 브리지-스위칭되는 동기식 정류기-기반의 AC-대-DC 컨버터 (fast, bridge-switched synchronous rectifier-based AC-to-DC converter) 이다.

다음의 도 9 내지 도 13은 도 2 내지 도 8의 DBM을 대체하기 위해 이용될 수도 있는 상이한 DBM들 및 믹서들의 이용을 도시한다. 도 9는 디바이더 네트워크, LO 경로 (452), RF 경로 (454) 및 DBM (456) 을 포함하는 RF RMS 검출 회로 (450) 의 일부를 도시한다. LO 경로 (452) 는 제 1 버퍼 (112) 및 사인-대-구형 파 컨버터 (114) 를 포함한다. RF 경로 (454) 는 제 2 버퍼 (118) 를 포함하고 그리고 지연 회로 (120) 를 포함할 수도 있다. 지연 회로 (120) 는 사인-대-구형 파 컨버터 (114) 와 동일한 지연을 가질 수도 있다. DBM (456) 은 제 1 변압기 (458), 브리지 링 (460), 및 제 2 변압기 (462) 를 포함한다. DBM (456) 가 위상 검출기로 구성되지만, DBM은 위상 검출기로 동작되지 않고, 오히려 포화된 모드에서 동작되고 그리고 신호 RF_OUT을 모니터링하기 위해 이용된다.

제 1 변압기 (458) 는 사인-대-구형파 컨버터 (114) 의 출력과 브리지 링 (460) (예를 들어, 쇼트키 다이오드 링) 의 출력 사이에 연결된다. 제 1 변압기 (458) 는 사인-대-구형 파 컨버터 (114) 의 출력과 접지 기준 (466) 사이에 연결되는 제 1 차 권선 (464) 을 포함한다. 제 1 변압기 (458) 는 또한 제 2 차 권선들 (468) 을 포함한다. 제 2 차 권선들 (468) 사이의 중앙 탭 (tap) 은 접지 기준 (466) 에 연결된다. 제 2 차 권선들 (468) 은 브리지 링 (460) 의 제 1 단자들의 쌍 사이에 직렬로 연결된다. 제 1 변압기는 제 1 전압 신호를 제 2 전압 신호로 변환한다.

제 2 변압기 (462) 는 제 1 차 권선 (470) 및 제 2 차 권선들 (472) 을 포함한다. 제 1 차 권선 (470) 은 지연 회로 (120) 의 출력과 접지 기준 (466) 사이에 연결된다. 제 2 차 권선들 (472) 은 브리지 링 (460) 의 제 2 단자 쌍들 사이에 직렬로 연결된다. 제 2 변압기는 제 3 전압 신호를 제 4 전압 신호 (또는 신호 IF) 로 변환한다.

도 10은 디바이더 네트워크 (102), 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114), 제 2 버퍼 (118), 및 선형 곱셈기 (502) 를 포함하는 RF RMS 검출 회로 (500) 를 도시한다. 선형 곱셈기 (502) 는 신호들 LO 및 RF_OUT를 수신하고 그리고 신호 IF를 출력한다. RF RMS 회로 (500) 는 지연 회로 (120) 를 포함할 수도 있다.

도 11은 디바이더 네트워크 (102), 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114), 제 2 버퍼 (118) 및 DBM (552) 를 포함하는 RF RMS 검출 회로 (550) 를 도시한다. DBM (552) 는 브리지 링 (554) 의 레그 각각이 한 개의 다이오드 대신에 두 개의 다이오드들 (556) 을 포함하는 것을 제외하고, 도 9의 DBM (456) 과 유사하다. DBM (552) 은 도 9의 변압기들 (458, 462) 과 유사하게 구성된 제 1 변압기 (558) 및 제 2 변압기 (560) 를 포함한다.

도 12는 디바이더 네트워크 (102), 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114), 제 2 버퍼 (118) 및 DBM (602) 를 포함하는 RF RMS 검출 회로 (600) 를 도시한다. DBM (602) 는 제 1 변압기 (604), FET들 (606, 608, 610, 612) 및 변압기 (614) 를 포함한다. FET들 (606, 608) 은 직렬로 연결되고, 그리고 여기서 제 1 변압기 (604) 의 제 2 차 권선들은 FET들 (606, 608) 을 가로질러 연결된다. FET들 (610, 612) 은 직렬로 연결되고, 그리고 여기서 제 2 변압기 (614) 의 제 2 차 권선들은 FET들 (610, 612) 을 가로질러 연결된다. FET들의 제어 단자들은 도 1의 제어기 (46) 에 의해 제어될 수도 있다.

도 13은 디바이더 네트워크 (102), 제 1 버퍼 (112), 사인-대-구형 파 컨버터 (114), 제 2 버퍼 (118) 및 DBM (652) 를 포함하는 RF RMS 검출 회로 (650) 를 도시한다. DBM (652) 는 제 1 변압기 (654), 다이오드 어레이 (656), 및 제 2 변압기 (658) 를 포함한다. 제 1 변압기 (654) 는 제 1 차 권선 (660) 및 제 2 차 권선들 (662, 663) 을 포함한다. 제 2 차 권선들 (662, 663) 은 직렬로 연결된다. 중앙 단자 (665) 는 접지 기준 (667) 에 연결되는 권선들 (662, 663) 의 제 1 종단들에 연결된다. 다이오드 어레이 (656) 는 다이오드들 (664, 666, 668, 670) 의 캐소드들 각각이 다이오드들 (664, 666, 668, 670) 의 애노드들 중 다음의 연속적인 하나와 직렬로 연결되도록, 직렬로 연결된 다이오드들 (664, 666, 668, 670) 을 포함한다. 제 2차 권선들 (663) 의 제 2 종단은 다이오드 (664) 의 캐소드 및 다이오드 (670) 의 애노드로 연결된다.

제 2 변압기 (658) 는 제 1 차 권선 (672) 및 제 2 차 권선들 (674, 676) 을 포함한다. 다이오드 (664) 의 애노드는 제 2 차 권선 (674) 의 제 1 종단에 연결된다. 다이오드 (670) 의 애노드는 제 2 차 권선 (676) 의 제 1 종단에 연결된다. 제 2 차 권선들 (674, 676) 의 제 2 종단들은 신호 IF를 출력하는 출력 단자 (678) 에 연결된다.

도 14는 디바이더 네트워크 (102), LO 경로 (702), RF 경로 (704), DBM (108) 및 저역 통과 필터 (110) 를 포함하는 RF RMS 검출 회로 (700) 를 도시한다. LO 경로 (702) 는 제 1 버퍼 (112), 제 1 증폭기 (705), 제 1 클램프 다이오드들의 쌍 (706, 708), 제 2 증폭기 (710), 제 2 클램프 다이오드들의 쌍 (711, 712) 및 사인-대-구형파 컨버터 (114) 를 포함한다. 두 개의 증폭기/클램핑 다이오드 세트들이 도시되지만, 임의의 수의 증폭기/클램핑 다이오드 세트들이 포함될 수도 있다.

제 1 다이오드들의 쌍 (706, 708) 은 기준 전압에서 전원 공급 단자 (722) 와 접지 기준 (726) 사이에 직렬로 연결된다. 제 1 증폭기 (705) 의 출력 및 제 2 증폭기 (710) 의 입력은 다이오드 (706) 의 애노드 및 다이오드 (708) 의 캐소드와 연결된다. 제 2 다이오드들의 쌍 (711, 712) 은 전압 공급 단자 (722) 와 접지 기준 (726) 사이에 직렬로 연결된다. 증폭기 (705) 는 제 1 버퍼 (112) 의 출력을 증폭시킬 수도 있다. 제 2 증폭기 (710) 는 제 1 증폭기 (705) 의 출력을 증폭시킨다. 제 2 증폭기 (710) 의 출력은 사인-대-구형 파 컨버터 (114) 의 입력으로 제공된다.

RF 경로 (704) 는 제 2 버퍼 (118) 및 지연 회로 (720) 를 포함한다. 지연 회로 (720) 는 증폭기들 (705, 710) 및 사인-대-구형 파 컨버터 (114) 의 지연들의 합과 동일한 지연을 가질 수도 있다.

도 15는 차동 입력으로 사인-대-구형 파 컨버터 (114) 의 출력을 수신하는 전류 부스트 회로 (750) 를 도시한다. 전류 부스트 회로 (750) 는 상이한 입력들 (752, 754), 커패시터들 (756, 758, 759), 증폭기들 (760, 762, 764, 766), 및 레지스터들 (768, 770, 772, 774, 776, 778, 780) 을 포함한다. 차동 입력 단자들 (752, 754) 은 커패시터들 (756, 758) 의 각각의 입력들에 연결된다. 커패시터 (756) 의 출력은 증폭기들 (760, 762, 764, 766) 의 반전 입력들에 연결된다. 커패시터 (758) 의 출력은 증폭기들 (760, 762, 764, 766) 의 비반전 입력들에 연결된다. 커패시터 (759) 의 입력은 증폭기들 (760, 762, 764, 766) 의 출력들에 연결된다. 커패시터 (759) 의 출력은 부스팅된 전류의 레벨을 갖는 신호 LO를 출력한다. 레지스터 (776) 는 전압 공급 단자 (782) 와 단자 (752) 사이에 연결된다. 레지스터 (778) 는 전압 공급 단자 (782) 와 단자 (754) 사이에 연결된다. 레지스터 (780) 는 커패시터들 (756, 758) 의 출력들 사이에 연결된다.

도 16은 RF RMS 검출 회로 (예를 들어, 본 명세서에 개시된 RF RMS 검출 회로들 중 어느 하나) 를 동작시키는 방법을 도시한다. 다음의 동작들은 반복적으로 수행될 수도 있다. 방법은 800 에서 시작될 수도 있다. 다음의 동작들 (802, 804, 806, 808, 812, 814, 816, 818) 은 별개의 동작들로 기술되지만, 동작들 (802, 804, 806, 808) 각각은 동작들 (A, B, C, D) 를 제공하도록 각각 동작들 (812, 814, 816, 818) 과 조합될 수도 있다. 수신된 RF 입력 신호는 동작 A를 수행하기 전에 LO 및 RF 경로들로 나눠질 수도 있다. 동작 A 전에 LO 및 RF 경로들로 나눠지는 수신된 RF 입력 신호의 예들은 도 3 및 도 5에 도시된다. 수신된 RF 입력 신호에 기초하여 생성된 다른 RF 신호들은 동작들 (A, B, C, D) 중 어느 하나를 수행하기 전 또는 후에 LO 및 RF 경로들로 나눠질 수도 있다. 동작 A 후 및 동작 B 전에 나눠지는 RF 신호들의 예들은 도 2 및 도 6 내지 도 14에 도시된다. 동작 D 후에 RF 신호를 LO 및 RF 경로들로 나누는 것의 예는 도 4에 도시된다.

LO 경로들은 RF 입력 신호의 진폭과 독립된 일정한 진폭의 구형 파를 생성한다. 구형 파들은 큰 진폭을 가질 수도 있다. LO 경로들로부터 출력된 신호들 LO는 대응하는 RF 경로들로부터 출력된 신호들 RF과 동일한 위상일 수도 있다. 구형 파들 (또는 구형 파들의 신호들 LO) 은 대응하는 DBM들 또는 선형 믹서들의 LO 입력 포트들을 구동시킨다. 상기 기술된 바와 같이, 리미터 또는 다른 컨버터가 사인-대-구형 파 변환을 수행하는데 이용될 수도 있다. 리미터는 비선형 고-이득 증폭기와 유사하다. 진폭 비선형성은 DBM 또는 선형 믹서의 이용 때문에 무관하다. 리미터는 넓은 동적 범위 및 낮은 위상 편이를 제공한다.

DBM들 또는 선형 믹서들의 RF 입력 포트들로 제공되는 신호들 RF_OUT은 관심있는 RF 입력 신호들을 나타낸다. 따라서, 신호들 RF_OUT은 RF 입력 신호들과 함께 진폭이 달라진다. LO 경로들은 사인-대-구형 파 컨버터 및/또는 LO 경로들에서의 다른 컴포넌트들의 이용때문에 위상이 지연될 수도 있다. 신호들 RF_OUT은 또한 대응하는 LO 경로들의 지연들을 명목상 매칭시키도록 지연된다. 일 예로서, 지연 회로 또는 전송 선로는 대응하는 LO 경로의 지연을 명목적으로 매칭하기 위해 신호 RF_OUT을 지연시키도록 RF 경로에 포함될 수도 있다.

802에서, RF 입력 신호가 제 1 디바이더에서 수신된다. RF 입력 신호는 예를 들어, 1000 V신호를 1 V 신호로 변환하는 제 1 디바이더에서 수신된 고전압 신호이다. 단일 디바이더 또는 다 단계 (multiple staged) 디바이더가 이용될 수도 있다.

804에서, 제 1 디바이더의 출력은 제 1 버퍼를 통해 버퍼링된다. 제 1 버퍼는 제 1 디바이더 및/또는 제 2 디바이더로부터 다운스트림의 RF RMS 검출기 회로 (본 명세서에서 센서 회로로 지칭되는) 의 일부의 임피던스가 제 1 디바이더 및/또는 제 2 디바이더에 부정적으로 영향을 미치지 않도록, RF RMS 검출기 회로의 입력 임퍼던스를 설정하는데 도움을 준다. 제 1 디바이더 및/또는 제 2 디바이더는 센서 회로와 예를 들어, RF 소스 사이의 센서 인터페이스로 언급될 수도 있다. 제 1 버퍼는 또한 센서 회로를 다른 종류들의 센서 인터페이스들에 대해 관용적이도록 (agnostic) 하는데 도움을 준다.

806에서, 제 1 버퍼의 출력은 제 1 필터를 통해 필터링될 수도 있다. 주파수 필터는 잡음/오차들에 기여할 수 있는 다른 고조파 성분을 감쇠시킬 뿐만 아니라 센서가 어떤 주파수를 추적할지 선택하도록 도입될 수 있다. 대역 통과 필터는 예를 들어 동작의 협 대역 주파수를 선택하는데 이용될 수도 있다. 이러한 필터의 출력은 제 1 필터에 회로 부하를 최소화하도록 버퍼링될 수도 있다.

808에서, 제 1 필터의 출력은 제 1 증폭기를 통해 증폭될 수도 있다. 810에서, 제 1 증폭기로부터 사인 파는 사인-대-구형 파 컨버터를 통해 구형 파로 변환될 수도 있다. 811에서, 구형 파 신호 (또는 로컬 오실레이터 신호) 의 전류 레벨은 신호 LO를 제공하도록 전류 부스트 회로를 통해 상승될 수도 있다.

812에서, RF 입력 신호는 제 2 디바이더에서 수신된다. 단일 디바이더 또는 다 단계 디바이더가 이용될 수도 있다. 814에서, 제 2 디바이더의 출력은 제 1 버퍼를 통해 버퍼링된다. 제 2 버퍼는 제 1 및 제 2 디바이더들로부터 다운스트림의 RF RMS 검출기 회로의 일부의 임피던스가 제 2 디바이더에 부정적 영향을 미치지 않도록, RF RMS 검출기 회로의 입력 임피던스를 설정하는데 도움이 된다. 제 2 버퍼는 또한 센서 회로가 다른 종류의 센서 인터페이스들에 대해 관용적이도록 하는데 도움을 준다.

816에서, 제 2 버퍼의 출력은 제 2 필터를 통해 필터링될 수도 있다. 주파수 필터는 잡음/오차들에 기여할 수 있는 다른 고조파 성분을 감쇠시킬 뿐만 아니라 센서가 어떤 주파수를 추적할지 선택하도록 도입될 수 있다. 대역 통과 필터는 예를 들어 동작의 협 대역 주파수를 선택하는데 이용될 수도 있다. 이러한 필터의 출력은 제 2 필터에 회로 부하를 최소화하도록 버퍼링될 수도 있다.

818에서, 제 2 필터의 출력은 신호 RF_OUT을 제공하도록 제 2 증폭기를 통해 증폭될 수도 있다. 820에서, 제 2 증폭기의 출력 (또는 신호 RF_OUT) 은 지연 회로를 통해 지연될 수도 있다. 822에서, DBM 또는 선형 믹서는 상기 기술된 바와 같이, 신호 LO 및 신호 RF에 기초하여 신호 IF 를 생성한다.

824에서, 신호 IF는 제 3 필터 (예를 들어, 저역 통과 필터) 를 통해 필터링될 수도 있다. 이는 고-차 주파수 성분들을 감소시킨다. 제 3 필터의 출력은 예를 들어 제어기 (46) 에 의해 검출될 수도 있다. 제어기 (46) 는 제 3 필터의 출력에 기초하여 프로세싱 시스템 (10) 및 전압 소스들 (16, 30) 을 동작시킬 수도 있다. 방법은 826에서 종료될 수도 있다.

상기-기술된 동작들은 예시적인 예시들 (illustrative examples) 로 여겨지고; 동작들은 애플리케이션에 따라 순차적으로, 동기적으로, 동시에, 연속적으로, 중첩적으로 (during overlapping time periods), 또는 상이한 순서로 수행될 수도 있다. 또한, 임의의 동작들은 구현 및/또는 이벤트들의 순서에 따라 수행되지 않을 수도 있거나 또는 생략될 수도 있다.

이제 도 3 및 도 17을 참조하면, 진폭 검출을 위한 두 개의 RF RMS 검출 회로 (또는 RF 검출기들) (902, 904) 및 위상 검출을 위한 RF RMS 검출 회로 (또는 RF 검출기) (906) 를 포함하는 RF RMS 검출 시스템 (900) 을 도시한다. RF RMS 검출 회로들 (902, 904) 각각은 도 2 내지 도 14의 RF RMS 검출 회로들 중 어느 하나로서 구현될 수도 있다. RF RMS 검출 회로들 (902, 904) 은 RF RMS 검출 회로들 (902, 904) 의 DBM들로 제공된 RF 신호들의 전압 진폭들 및/또는 RF 소스들 (RF1, RF2) 의 전압 진폭들을 나타내는 신호들 (DC_OUT1, DC_OUT2) 각각을 출력할 수도 있다. RF 소스들 (RF1, RF2) 은 예를 들어, 도 1의 기판 지지부 (20) 내의 RF 픽업들 (또는 전극들) 에 의해 검출된 RF 신호들을 나타낸다. 임의의 수의 RF 픽업들 (또는 전극들) 이 기판 지지부 (20) 내의 포함될 수도 있고 그리고 각각의 RF 픽업들은 대응하는 RF RMS 검출 회로를 가질 수도 있다. RF RMS 검출 회로들 (902, 904) 는 상기 기술된 바와 같이 포화된 모드에서 동작된다.

RF RMS 검출 회로 (906) 는 RF 소스들 (RF1, RF2) 의 RF 신호들 사이의 위상 차이를 검출하는데 이용될 수도 있다. 단일 RF RMS 검출 회로 (906) 가 도시되지만, RF RMS 검출 회로가 RF 소스들의 쌍 각각에 제공될 수도 있다. RF RMS 검출 회로 (906) 의 출력 (DC_OUT3) 은 cosΔΦ을 나타내며, 여기서 ΔΦ=(ΔΦ_RF2-ΔΦ_RF1), Φ_RF1는 RF 소스 RF1의 제 1 RF 신호의 위상이며, 그리고 Φ_RF2는 RF 소스 RF2의 제 2 RF 신호의 위상이다. RF RMS 검출 회로 (906) 는 포화 모드에서 동작되지 않는다.

RF RMS 검출 회로 (906) 는 RF 경로 (908), LO 경로 (910), 및 LO 및 RO 경로들에 대한 각각의 디바이더들을 포함하는 도 3의 DBM (108) 및 저역 통과 필터 (110) 를 포함한다. RF 경로 (908) 는 제 1 RF 소스 (RF1) 로부터 제 1 RF 신호를 수신하는 제 1 디바이더 (911) 를 포함할 수도 있다. 제 1 디바이더 (911) 의 출력은 제 1 사인-대-구형 파 컨버터 (912) 로 제공된다. LO 경로 (910) 는 제 2 RF 소스 (RF2) 로부터 제 2 RF 신호를 수신하는 제 2 디바이더 (914) 를 포함할 수도 있다. 제 2 디바이더 (914) 의 출력은 제 2 사인-대-구형 파 컨버터 (916) 로 제공된다. 디바이더들 (911, 914) 은 도 3의 디바이더들 (156, 160) 과 유사할 수도 있다. 사인-대-구형 파 컨버터들 (912, 916) 은 도 3의 사인-대-구형 파 컨버터 (114) 와 유사할 수도 있고 그리고 리미터들로 구현될 수도 있다.

도 17의 예에서, 경로들 (908, 910) 모두 LO 경로들로 효과적으로 처리된다. 경로들 (908, 910) 의 구형 신호 출력들은 DBM (108) 로 제공된다. DBM (108) 은 포화 모드에서 동작되지 않으며 그리고 따라서 위상 검출기로서 동작한다. 이는 cosΔΦ에 기초하여 경로들 (908, 910) 로부터의 신호들 (RF, LO) 사이의 위상 차이의 측정을 산출한다.

RF RMS 검출 시스템 (900) 은 및 RF 소스들 (RF1, RF2) 의 RF 신호들 사이의 진폭들 및 위상 차이 모두의 정확한 측정을 가능하게 한다. 출력들 (DC_OUT1, DC_OUT2, DC_OUT3) 은 예를 들어, 도 1의 제어기 (46) 로 제공될 수도 있다. 제어기 (46) 는 DC_OUT1, DC_OUT2, DC_OUT3에 기초하여 전력 계산들을 수행할 수도 있고 그리고 계산된 전력 값들에 기초하여 소스들 (16, 30) 의 출력들을 조정할 수도 있다. 일 예로서, 전력 P 는 수학식 4에 의해 나타내질 수도 있고, 여기서 전류 I 및 전압 V는 출력들 (DC_OUT1, DC_OUT2) 에 기초하여 각각 결정될 수도 있고, cosΔΦ는 출력 DC_OUT3에 기초하여 결정될 수도 있다.

본 명세서에 개시된 RF RMS 검출기들의 DC 출력들은 RF RMS 검출기들의 센서 회로들에 의해 수신된 신호들 및/또는 수신된 RF 입력 신호들과 선형 관계를 가진다. 이는 RF RMS 검출기들로 하여금 예를 들어, 도 1의 제어기 (46) 를 통해 쉽게 보정되게 한다. 일 예로서, 2 이상의 RF 입력 전압들은 RF RMS 검출기들로 제공될 수도 있고 그리고 RF RMS 검출기들의 대응하는 DC 출력들이 검출될 수도 있다. 이러한 정보에 기초하여, 선형 관계의 기울기 m 및 오프셋 b (예를 들어, y=mx+b, 여기서 x는 RF 입력 전압이고 그리고 y는 DC 출력 전압) 은 조정될 수도 있다. 기울기 및 오프셋은 예를 들어, 제어기 (46) 를 통해 RF RMS 검출기들의 출력들에서 아날로그 영역에서 또는 디지털 방식으로 조정될 수도 있다.

RF RMS 검출기 회로들의 보정은: 선형성 및 정확성의 트레이드-오프에서 동적 범위를 최대화하도록 동적 범위 한계들 (하이 및 로우) (high and low) 의 에지들에서의 지점들과 같이, 멀리 떨어져 이격된 두개의 보정 지점들을 선택하는 것; 동적 범위의 트레이드-오프에서 우수한 선형성 및 정확성을 위해 작은 윈도우에서 두개의 인접한 보정 지점들을 선택하는 것; 동적 범위 및 정확성 둘 사이의 밸런스드 (balanced) 트레이드-오프를 제공하도록 다양한 이득 및 오프셋 보정 값들을 선택함으로써 조각-별 (piece-wise) 선형 보정을 수행하는 것; 및/또는 향상된 정확성을 위해 다른 보다 복잡한 소프트웨어-기반의 보정 방법들을 수행하는 것을 포함할 수도 있다. 최소 보정 및/또는 무 보정이 이용되는 회로 컴포넌트들의 성능에 따라 필요할 수도 있다.

본 명세서에 개시된 DBM들은 온도 및 주파수에 대해 선형 DC 출력 성능을 제공한다. 개시된 버퍼들은 고속 교류 전류 (AC) 성능 및 저-잡음을 위해 예를 들어, 400 MHz 증폭기를 포함할 수도 있다. 증폭기가 AC 커플링되기 때문에, DC 오프셋 편차는 문제되지 않는다. RSSI 피드백 제어를 포함하는 사인-대-구형 파 컨버터들은 낮은-위상-편이 및 높은-상승/하강 시간을 나타내는 출력들을 가질 수도 있다. 본 명세서에 개시된 전류 부스트 회로들/드라이버들은 높은-구동 강도 및 낮은-입력 스윙을 나타낼 수도 있다. 개시된 RF RMS 검출기들은 낮은-오차 및 높은-반복성과 함께 높은-동적 범위 (예를 들어, 1500:1), 높은-선형성을 나타낸다.

전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 개시, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 개시의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 개시의 진정한 범위는 이렇게 제한되지 않아야 한다. 방법 내의 하나 이상의 단계들이 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다. 또한, 실시예들 각각이 특정한 피처들을 갖는 것으로 상기에 기술되었지만, 본 개시의 임의의 실시예에 대하여 기술된 임의의 하나 이상의 이들 피처들은, 조합이 명시적으로 기술되지 않아도, 임의의 다른 실시예들의 피처들로 및/또는 임의의 다른 실시예들의 피처들과 조합하여 구현될 수 있다. 즉, 기술된 실시예들은 상호 배타적이지 않고, 하나 이상의 실시예들의 또 다른 실시예들과의 치환들이 본 개시의 범위 내에 남는다.

엘리먼트들 간 (예를 들어, 모듈들, 회로 엘리먼트들, 반도체 층들, 등 간) 의 공간적 및 기능적 관계들은, "연결된 (connected)", "인게이지된 (engaged)", "커플링된 (coupled)", "인접한 (adjacent)", "옆에 (next to)", "~의 상단에 (on top of)", "위에 (above)", "아래에 (below)", 및 "배치된 (disposed)"을 포함하는, 다양한 용어들을 사용하여 기술된다. "직접적 (direct)"인 것으로 명시적으로 기술되지 않는 한, 제 1 엘리먼트와 제 2 엘리먼트 간의 관계가 상기 개시에서 기술될 때, 이 관계는 제 1 엘리먼트와 제 2 엘리먼트 사이에 다른 중개하는 엘리먼트가 존재하지 않는 직접적인 관계일 수 있지만, 또한 제 1 엘리먼트와 제 2 엘리먼트 사이에 (공간적으로 또는 기능적으로) 하나 이상의 중개하는 엘리먼트들이 존재하는 간접적인 관계일 수 있다. 본 명세서에서 논의된 바와 같이, 구 A, B, 및 C 중 적어도 하나는 비배타적인 논리 OR를 사용하여, 논리적으로 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 하고, "적어도 하나의 A, 적어도 하나의 B, 및 적어도 하나의 C"를 의미하도록 해석되지 않아야 한다.

일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, RF (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.

일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.

제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.

비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.

상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.

Claims

로컬 오실레이터 경로 (local oscillator path) 로서,
제 1 무선 주파수 (RF) 신호를 수신하기 위한 제 1 버퍼로서, 상기 제 1 RF 신호는 RF 검출기에 의해 수신한 RF 입력 신호에 기초하며, 그리고 상기 RF 입력 신호는 기판 프로세싱 시스템 내의 상기 RF 검출기에 의해 검출되는, 상기 제 1 버퍼; 및
상기 제 1 RF 신호의 사인 파를 구형 파로 변환하고 그리고 상기 구형 파를 갖는 로컬 오실레이터 신호를 출력하기 위한 사인-대-구형 파 컨버터 (sine-to-square wave converter) 를 포함하는, 상기 로컬 오실레이터 경로;
제 2 버퍼를 포함하는 RF 경로 (radio frequency path) 로서, 상기 제 2 버퍼는 제 2 RF 신호를 수신하고 RF 출력 신호를 출력하며, 상기 제 2 RF 신호는 상기 RF 입력 신호에 기초하는, 상기 RF 경로;
상기 로컬 오실레이터 신호 및 상기 RF 출력 신호에 기초하여 중간 주파수 신호를 생성하기 위한 믹서; 및
제 1 직류 (DC) 신호를 생성하기 위해 상기 중간 주파수 신호를 필터링하는 필터로서, 상기 제 1 DC 신호는 상기 제 2 RF 신호를 나타내는, 상기 필터를 포함하는, RF 검출기.
제 1 항에 있어서,
상기 RF 입력 신호에 기초하여, 상기 제 1 RF 신호 및 상기 제 2 RF 신호를 출력하기 위한 디바이더 네트워크를 더 포함하는, RF 검출기.
제 2 항에 있어서,
상기 디바이더 네트워크는,
상기 RF 입력 신호에 기초하여 상기 제 1 RF 신호를 출력하기 위한 제 1 디바이더; 및
상기 RF 입력 신호에 기초하여 상기 제 2 RF 신호를 출력하기 위한 제 2 디바이더를 포함하는, RF 검출기.
제 2 항에 있어서,
상기 디바이더 네트워크는, 상기 제 2 RF 신호와 상이한 진폭을 갖도록 상기 제 1 RF 신호를 생성하는, RF 검출기.
제 1 항에 있어서,
상기 RF 입력 신호, 상기 제 1 RF 신호 및 상기 제 2 RF 신호는 가변하는 (varying) 진폭들을 갖는, RF 검출기.
제 1 항에 있어서,
상기 믹서는, 더블 밸런스드 믹서 (double balanced mixer) 인, RF 검출기.
제 6 항에 있어서,
상기 더블 밸런스드 믹서는, 포화된 모드에서 동작하는 위상 검출기로 구성되며, 그리고
상기 포화된 모드 동안, 상기 로컬 오실레이터 신호는 상기 RF 출력 신호의 전류 레벨보다 높은 전류 레벨로 상기 로컬 오실레이터 경로를 통해 구동되는, RF 검출기.
제 6 항에 있어서,
상기 더블 밸런스드 믹서는 다이오드 브리지 링을 포함하는, RF 검출기.
제 8 항에 있어서,
상기 다이오드 브리지 링은 복수의 레그들을 포함하며, 그리고
상기 복수의 레그들 각각은 두 개의 다이오드들을 포함하는, RF 검출기.
제 6 항에 있어서,
상기 더블 밸런스드 믹서는 다이오드 어레이를 포함하는, RF 검출기.
제 6 항에 있어서,
상기 더블 밸런스드 믹서는 트랜지스터 링을 포함하는, RF 검출기.
제 1 항에 있어서,
상기 사인-대-구형 파 컨버터는 가변하는 진폭을 가진 상기 제 1 RF 신호를 상기 로컬 오실레이터 신호로 변환하고, 그리고
상기 로컬 오실레이터 신호는 일정한 (fixed) 진폭을 갖는, RF 검출기.
제 1 항에 있어서,
상기 제 1 RF 신호를 증폭시키거나 또는 감쇠시키기 위한 증폭기; 및
수신된 신호 강도 신호를 기준 전압과 비교하기 위한 비교기를 더 포함하고,
상기 사인-대-구형 파 컨버터는 리미터 (limiter) 로 구현되고,
상기 리미터는 수신된 신호 강도 센서 (received signal strength sensor) 및 출력 포트를 포함하고,
상기 수신된 신호 강도 센서는 상기 증폭기의 출력의 신호 강도를 검출하고,
상기 출력 포트는 상기 수신된 신호 강도 센서의 출력에 기초하여 상기 수신된 신호 강도 신호를 출력하고, 그리고,
상기 비교기의 출력은 상기 증폭기로 피드백되는, RF 검출기.
제 1 항에 있어서,
상기 로컬 오실레이터 경로는 전류 부스트 회로를 더 포함하고, 그리고
상기 전류 부스트 회로는 상기 로컬 오실레이터 신호의 전류 레벨을 증가시키는, RF 검출기.
제 14 항에 있어서,
상기 전류 부스트 회로는 드라이버 또는 복수의 증폭기들을 포함하는, RF 검출기.
제 14 항에 있어서,
상기 전류 부스트 회로는, 저 전압 차동 시그널링-대-트랜지스터-대-트랜지스터 논리 컨버터 (low voltage differential signaling-to-transistor-to-transistor logic converter) 를 포함하는, RF 검출기.
제 14 항에 있어서,
상기 전류 부스트 회로는 변압기를 포함하는, RF 검출기.
제 1 항에 있어서,
상기 필터는 저역 통과 필터 또는 대역 통과 필터인, RF 검출기.
제 1 항에 있어서,
상기 RF 경로는 상기 RF 출력 신호를 지연시키기 위한 지연 회로를 더 포함하는, RF 검출기.
제 1 항에 있어서,
상기 로컬 오실레이터 경로는 상기 로컬 오실레이터 신호를 지연시키기 위한 지연 회로를 포함하는, RF 검출기.
제 1 항에 있어서,
상기 로컬 오실레이터 경로는 제 2 필터를 포함하고,
상기 제 2 필터는 상기 제 1 RF 신호를 필터링하고, 상기 필터링된 제 1 RF 신호를 상기 사인-대-구형 파 컨버터로 제공하고,
상기 RF 경로는 제 3 필터를 포함하고, 그리고
상기 제 3 필터는 상기 제 2 RF 신호를 필터링하고, 상기 필터링된 제 2 RF 신호를 상기 믹서로 제공하는, RF 검출기.
제 1 항에 있어서,
상기 RF 출력 신호는, 상기 로컬 오실레이터 신호와 위상이 같거나 (in-phase), 또는 상기 로컬 오실레이터 신호와 180 ˚의 정수 배 위상이 벗어나는 (out-of-phase), RF 검출기.
제 1 항에 있어서,
차동-대-단일 종단 변환 디바이스 (differential-to-single ended conversion device) 를 더 포함하며,
상기 로컬 오실레이터 신호는 차동 신호이고,
상기 차동-대-단일 종단 변환 디바이스는 상기 차동 신호를 제 2 로컬 오실레이터 신호로 변환하고, 그리고
상기 믹서는 상기 제 2 로컬 오실레이터 신호에 기초하여 상기 중간 주파수 신호를 생성하는, RF 검출기.
제 1 항에 있어서,
상기 로컬 오실레이터 경로는 하나 이상의 증폭기/클램핑 다이오드 세트들을 더 포함하며, 그리고,
상기 하나 이상의 증폭기/클램핑 다이오드 세트들은,
상기 제 1 RF 신호를 증폭하도록 구성되는 증폭기,
상기 증폭기의 출력에 연결되는 제 1 다이오드, 및
상기 증폭기의 출력에 연결되고 상기 제 1 다이오드와 직렬로 연결되는 제 2 다이오드로서, 상기 제 1 다이오드 및 상기 제 2 다이오드는 기준 전압 단자와 접지 기준 단자 사이에 연결되는, 상기 제 2 다이오드를 포함하는, RF 검출기.
제 1 항에 기재된 상기 RF 검출기로서, 상기 제 1 DC 신호는 상기 제 2 RF 신호의 전압 진폭을 나타내는, 상기 RF 검출기;
제 2 믹서를 포함하는 제 2 RF 검출기로서, 상기 제 2 믹서는 제 3 RF 신호를 수신하고 그리고 제 2 중간 주파수 신호를 생성하며, 그리고 상기 제 2 RF 검출기는 상기 제 2 중간 주파수 신호에 기초하여 상기 제 3 RF 신호의 전압 진폭을 나타내는 제 2 DC 신호를 생성하는, 상기 제 2 RF 검출기; 및
제 3 믹서를 포함하는 제 3 RF 검출기로서, 상기 제 3 믹서는 제 3 중간 주파수 신호를 생성하고, 그리고 상기 제 3 RF 검출기는 상기 제 2 RF 신호와 상기 제 3 RF 신호 사이의 위상을 나타내는 제 3 DC 신호를 생성하는, 상기 제 3 RF 검출기를 포함하는, RF 검출 시스템.
기판 지지부;
RF 생성기;
상기 기판 지지부 또는 상기 RF 생성기에 배치되는 전극; 및
제 1 항에 기재된 RF 검출기로서, 상기 RF 검출기는 상기 전극을 통해 상기 RF 입력 신호를 검출하는, 상기 RF 검출기를 포함하는, 기판 프로세싱 시스템.
RF 검출기를 동작시키는 방법에 있어서, 상기 RF 검출기는 로컬 오실레이터 경로, RF 경로, 믹서, 및 필터를 포함하고, 상기 로컬 오실레이터 경로는 제 1 버퍼 및 사인-대-구형 파 컨버터를 포함하며, 그리고 상기 RF 경로는 제 2 버퍼를 포함하고, 상기 방법은,
기판 프로세싱 시스템 내에서 RF 입력 신호를 검출하는 단계;
상기 제 1 버퍼에서 제 1 RF 신호를 수신하는 단계로서, 상기 제 1 RF 신호는 상기 RF 입력 신호에 기초하는, 상기 제 1 RF 신호를 수신하는 단계;
상기 제 1 RF 신호의 사인 파를 상기 사인-대-구형 파 컨버터를 통해 구형 파로 변환하고, 상기 구형 파를 갖는 로컬 오실레이터 신호를 출력하는 단계;
상기 제 2 버퍼에서 제 2 RF 신호를 수신하고, RF 출력 신호를 출력하는 단계로서, 상기 제 2 RF 신호는 상기 RF 입력 신호에 기초하는, 상기 제 2 RF 신호를 수신하고, RF 출력 신호를 출력하는 단계;
상기 로컬 오실레이터 신호 및 상기 RF 출력 신호에 기초하여 상기 믹서를 통해 중간 주파수 신호를 생성하는 단계; 및
DC 신호를 생성하도록 상기 필터를 통해 상기 중간 주파수 신호를 필터링하는 단계로서, 상기 DC 신호는 상기 제 2 RF 신호를 나타내는, 상기 중간 주파수 신호를 필터링하는 단계를 포함하는, 방법.
제 1 RF 신호를 수신하기 위한 버퍼로서, 상기 제 1 RF 신호는 RF 검출기에 의해 수신한 RF 입력 신호에 기초하여 생성되고, 그리고 상기 RF 입력 신호는 기판 프로세싱 시스템 내의 상기 RF 검출기에 의해 검출되는, 상기 버퍼;
상기 버퍼의 출력을 필터링하기 위한 제 1 필터;
상기 필터의 출력에 기초하여, 제 2 RF 신호 및 제 3 RF 신호를 포함하는 차동 출력을 생성하기 위한 증폭기;
상기 제 2 RF 신호의 사인 파를 구형 파로 변환하고 그리고 상기 구형 파를 갖는 로컬 오실레이터 신호를 출력하는 사인-대-구형 파 컨버터를 포함하는 로컬 오실레이터 경로;
지연 회로를 포함하는 RF 경로로서, 상기 지연 회로는 상기 제 3 RF 신호를 수신하고 그리고 RF 출력 신호를 출력하는, 상기 RF 경로;
상기 로컬 오실레이터 신호 및 상기 RF 출력 신호에 기초하여 중간 주파수 신호를 생성하기 위한, 더블 밸런스드 믹서 또는 선형 믹서; 및
DC 신호를 생성하도록 상기 중간 주파수 신호를 필터링하기 위한 제 2 필터로서, 상기 DC 신호는 상기 제 2 RF 신호를 나타내는, 상기 제 2 필터를 포함하는, RF 검출기.
제 28 항에 있어서,
상기 RF 입력 신호를 수신하기 위한 디바이더를 더 포함하며,
상기 버퍼는 상기 디바이더의 출력을 수신하기 위한, RF 검출기.