KR102463022B1 - Manufacturing method of nano-rod LED - Google Patents

Manufacturing method of nano-rod LED Download PDF

Info

Publication number
KR102463022B1
KR102463022B1 KR1020210073965A KR20210073965A KR102463022B1 KR 102463022 B1 KR102463022 B1 KR 102463022B1 KR 1020210073965 A KR1020210073965 A KR 1020210073965A KR 20210073965 A KR20210073965 A KR 20210073965A KR 102463022 B1 KR102463022 B1 KR 102463022B1
Authority
KR
South Korea
Prior art keywords
forming
layer
semiconductor
semiconductor layer
mask
Prior art date
Application number
KR1020210073965A
Other languages
Korean (ko)
Inventor
이동선
곽희민
김정운
백재영
김래영
이제성
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020210073965A priority Critical patent/KR102463022B1/en
Application granted granted Critical
Publication of KR102463022B1 publication Critical patent/KR102463022B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Abstract

An embodiment of the present invention provides a method for manufacturing a nano-rod LED. In the method for manufacturing a nano-rod LED, first, a first semiconductor layer having first conductivity is formed on a substrate. Thereafter, a mask capable of etching the first semiconductor layer into a plurality of rods is formed on the first semiconductor layer. The first semiconductor layer is etched using the mask to form a plurality of first semiconductor rods. Next, a support portion is formed between the plurality of first semiconductor rods at a set height from the bottom surface, exposed by the etching, to a portion between an upper end and a lower end of the first semiconductor rods. An active layer for generating light by a recombination of electrons and holes is formed on the surface of each of the first semiconductor rods exposed from the support portion. A second semiconductor layer having second conductivity is formed on the active layer. Therefore, the method can secure a sufficient electrode contact area and light emitting area.

Description

나노로드 LED의 제조방법{Manufacturing method of nano-rod LED}Manufacturing method of nano-rod LED {Manufacturing method of nano-rod LED}

본 발명은 나노로드 LED의 제조방법에 관한 것으로, 더욱 상세하게는 충분한 전극 접촉면적 및 발광면적을 확보하는 나노로드 LED의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a nanorod LED, and more particularly, to a method of manufacturing a nanorod LED that secures sufficient electrode contact area and light emitting area.

현재 TV등의 디스플레이 장치에서 LED를 백라이트로 사용하는 LED 디스플레이가 활발히 개발되고 있다. 이러한 LED 디스플레이는 종래의 LCD 디스플레이에 비하여 전력 소모가 적어지고, 응답속도가 빨라지며, 모니터의 두께가 얇아지고, 고화질을 달성할 수 있는 장점이 있다. Currently, LED displays using LEDs as backlights in display devices such as TVs are being actively developed. This LED display has advantages in that power consumption is reduced, response speed is increased, the thickness of the monitor is reduced, and high quality can be achieved compared to the conventional LCD display.

그런데 기존의 LCD TV에 사용되는 냉음극형광등 (cold cathode fluorescent lamp, CCFL) 백라이트를 대신해 백색 또는 삼원색 LED 소자를 백라이트로 채용한 TV의 경우, 진정한 의미의 LED TV로 볼 수는 없다.However, in the case of a TV using white or three primary color LEDs as a backlight instead of the cold cathode fluorescent lamp (CCFL) backlight used in the existing LCD TV, it cannot be viewed as a true LED TV.

진정한 의미의 풀칼라 LED디스플레이를 구현하기 위해서는 적, 녹, 청 3원색 LED소자를 한 개의 화소(pixel)에 구비해야 하며, 현재는 대면적 기판에 적, 녹, 청 3원색 LED소자를 화소별로 배치한 LED 풀칼라 디스플레이가 활발히 개발되고 있다. In order to realize a true full-color LED display, red, green, and blue three primary color LED elements must be provided in one pixel. Arranged LED full-color displays are being actively developed.

이러한 LED 디스플레이 개발에 있어서, 서브마이크로미터 LED(sub-micrometer LED, SML)를 백라이트로 사용하는 방법이 연구되고 있다. 예를 들어, 이러한 서브마이크론급 LED(SML), 또는 나노로드 LED는 길이가 10μm 이하이며, 직경이 1μm 이하인 발광 다이오드로서, SML 양단에 전계를 인가하게 되면 활성층에서 전자-전공 쌍이 결합하면서 발광한다. 서브마이크론급 LED 디스플레이 시장은 산업의 규모 측면에서도 조명시장의 100배가 넘는 칩 수요가 발생될 것으로 전망된다.In the development of such an LED display, a method of using a sub-micrometer LED (SML) as a backlight is being studied. For example, such a submicron-level LED (SML), or nanorod LED, is a light emitting diode with a length of 10 μm or less and a diameter of 1 μm or less. . The sub-micron level LED display market is expected to generate more than 100 times the demand for chips from the lighting market in terms of the size of the industry.

이러한 SML 제작, 정렬 및 어레이화 기술은 진입장벽이 매우 높고 소재부터 장비까지 새로운 산업생태계를 조성할 수 있는 핵심기술로 주목받고 있다. 고효율·저전류 구동, 고밀도 매트릭스 구현성, 탁월한 안정성 및 디자인 유연성 등의 특성을 보유한 SML 기술을 점유할 경우, 다양한 디스플레이 시장에서 기술적 우위 선점이 가능하다. 또한, AR/MR과 같은 초고해상도 및 고휘도를 요구하는 디스플레이, 플렉시블 디스플레이, 고속변조 양방향 통신 디스플레이 등 고부가가치 디스플레이에서 SML 광원이 적합하다.These SML manufacturing, alignment and arraying technologies have very high entry barriers and are attracting attention as core technologies that can create a new industrial ecosystem from materials to equipment. Occupying SML technology with characteristics such as high-efficiency and low-current driving, high-density matrix realization, excellent stability and design flexibility, it is possible to gain a technological edge in various display markets. In addition, the SML light source is suitable for high value-added displays such as displays that require ultra-high resolution and high brightness such as AR/MR, flexible displays, and high-speed modulation interactive communication displays.

도 1은 QNED 디스플레이를 설명하기 위한 도면이다. 1 is a diagram for explaining a QNED display.

이러한 SML의 일 예로, 퀀텀닷 나노 발광다이오드(Quantum Dot Nano Light Emitting Diode: QNED)가 주목받고 있다. QNED는 GaN 나노로드 LED를 청색 발광원으로 이용하고 퀀텀닷을 녹색과 적색을 발광하는 광변환 소재로 적용하는 자발광 디스플레이로서, OLED와 비교하여 장수명과 고휘도, 저전력소비, 번인 제거 등의 장점을 가진다.As an example of such SML, a quantum dot nano light emitting diode (QNED) is attracting attention. QNED is a self-luminous display that uses GaN nanorod LED as a blue light emitting source and quantum dots as a light conversion material that emits green and red light. have

도 2는 고품질 SML을 이용한 수평정렬, 수직정렬 및 유체자가정렬 기반 대면적 디스플레이의 모식도이다.2 is a schematic diagram of a large-area display based on horizontal alignment, vertical alignment, and fluid self-alignment using high-quality SML.

이와 같은 기술개발 추세에 따라 GaN 기반 서브마이크론 크기의 청색발광 LED (SML)를 정렬·조립하여 화소로 적용하는 대면적 LED 디스플레이 미세광원 기술의 개발이 요청되고 있다(도 2 참조). 이를 위해서는 청색발광 LED 에피 웨이퍼를 이용해 건식식각 방법으로 고균일 SML (직경 1㎛ 이하, 길이 10㎛ 이하) 광원을 제작하고, SML를 모듈 기판으로 대량으로 이송·정렬하여, 추가적인 어레이 공정 진행 후 디스플레이 발광화소 모듈을 제작하는 기술의 개발이 요청된다.According to this technology development trend, the development of a large-area LED display micro-light source technology that aligns and assembles GaN-based sub-micron-sized blue light-emitting LEDs (SML) and applies them as pixels is being requested (see FIG. 2). To do this, a high-uniform SML (diameter 1㎛ or less, length 10㎛ or less) light source is produced by dry etching using a blue light emitting LED epitaxial wafer, and the SML is transferred and arranged in large quantities to a module substrate, followed by an additional array process for display. The development of a technology for manufacturing a light emitting pixel module is required.

그런데, 서브마이크론 LED(SML)의 배열의 하나의 방법으로서, 디스플레이 기판 상에 음극과 양극 패턴을 형성하고, 전기 영동 등을 통해 SML과 같은 나노로드 발광체(나노로드 LED)를 배치시키는 방식이 있다.However, as one method of arranging sub-micron LEDs (SML), there is a method of forming a cathode and anode patterns on a display substrate, and disposing a nanorod light emitting body (nanorod LED) such as SML through electrophoresis. .

이때 발광체인 나노로드 LED들은 양극 및 음극과 접촉되어야 한다. 그러나 종래의 바텀업(Bottom-up) 방식인 선택 성장 방법으로 만들어지는 core shell 구조(도3의 300)의 나노로드 LED는 내부의 n-GaN이 충분히 노출되지 않는 문제가 있다. 이 때문에 기존의 나노로드 LED는 소자 형성 이후에 별도의 추가공정으로 n-GaN을 노출시키는 공정이 수행되어야 한다. 그러나 이러한 추가공정은 어렵고, 효율이 저하되는 문제점이 있다. 또한, 탑다운(Top-down) 방식으로 제작한 기존의 나노로드 LED의 경우 p-GaN 노출 면적이 좁아 양극 접촉이 매우 어려우며 발광면적 또한 충분하지 못하다는 문제점도 있다.At this time, the light emitting nanorod LEDs must be in contact with the anode and cathode. However, the nanorod LED having a core shell structure (300 in FIG. 3 ) made by the selective growth method, which is a conventional bottom-up method, has a problem in that the inner n-GaN is not sufficiently exposed. For this reason, in the conventional nanorod LED, a process of exposing n-GaN as a separate additional process must be performed after device formation. However, this additional process is difficult, and there is a problem in that the efficiency is lowered. In addition, in the case of the conventional nanorod LED manufactured by the top-down method, the p-GaN exposed area is narrow, so it is very difficult to contact the anode, and the light emitting area is also insufficient.

본 발명이 이루고자 하는 기술적 과제는 충분한 전극 접촉면적 및 발광면적을 확보하는 나노로드 LED의 제조방법에 관한 것이다.The technical problem to be achieved by the present invention relates to a method of manufacturing a nanorod LED that secures a sufficient electrode contact area and light emitting area.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 나노로드 LED의 제조방법을 제공한다. 나노로드 LED의 제조방법에서, 먼저 기판 상에 제1 도전성을 가지는 제1 반도체층을 형성한다. 이후, 상기 제1 반도체층을 복수의 로드(rod) 형태로 식각할 수 있는 마스크를 상기 제1 반도체층 상에 형성한다. 상기 마스크를 이용하여 상기 제1 반도체층을 식각하여 복수의 제1 반도체 로드를 형성한다. 다음으로, 상기 식각에 의해 노출된 바닥면으로부터, 상기 제1 반도체 로드의 상단과 하단 사이의 설정된 높이까지, 상기 복수의 제1 반도체 로드의 사이에 지지부를 형성한다. 상기 지지부로부터 노출된 각 상기 제1 반도체 로드의 표면에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 형성한다. 상기 활성층 상에 제2 도전성을 가지는 제2 반도체층을 형성한다.In order to achieve the above technical problem, an embodiment of the present invention provides a method of manufacturing a nanorod LED. In the method of manufacturing a nanorod LED, first, a first semiconductor layer having a first conductivity is formed on a substrate. Thereafter, a mask capable of etching the first semiconductor layer in the form of a plurality of rods is formed on the first semiconductor layer. The first semiconductor layer is etched using the mask to form a plurality of first semiconductor rods. Next, a support portion is formed between the plurality of first semiconductor rods from the bottom surface exposed by the etching to a set height between the upper end and the lower end of the first semiconductor rod. An active layer for generating light by recombination of electrons and holes is formed on a surface of each of the first semiconductor rods exposed from the support part. A second semiconductor layer having a second conductivity is formed on the active layer.

본 발명의 실시예에서, 상기 지지부의 상기 설정된 높이를 선택하여, 발광면적 및 전극 접촉면적을 조절할 수 있다.In an embodiment of the present invention, the light emitting area and the electrode contact area can be adjusted by selecting the set height of the support part.

본 발명의 실시예에서, 상기 제2 반도체층을 형성하는 단계 이후, 상기 지지부를 제거하는 단계를 더 포함할 수 있다.In an embodiment of the present invention, after forming the second semiconductor layer, the method may further include removing the support part.

본 발명의 실시예에서, 상기 제2 반도체층을 형성하는 단계 이후, 상기 기판과 상기 제1 반도체층을 분리하는 단계를 더 포함할 수 있다.In an embodiment of the present invention, after forming the second semiconductor layer, the method may further include separating the substrate and the first semiconductor layer.

본 발명의 실시예에서, 상기 마스크를 형성하는 단계는, 상기 제1 반도체층 상에 절연체층을 형성하는 단계; 상기 절연체층 상에 금속막을 형성하는 단계; 상기 복수의 제1 반도체 로드에 각각 대응하도록 상기 금속막 상에 도트 패턴을 형성하는 단계; 및 상기 도트 패턴에 대응하는 부분을 제외한 상기 금속막 및 상기 절연체층을 식각하여 로드 형태로 로드 마스크를 형성하는 단계를 포함할 수 있다.In an embodiment of the present invention, the forming of the mask may include: forming an insulator layer on the first semiconductor layer; forming a metal film on the insulator layer; forming a dot pattern on the metal layer to respectively correspond to the plurality of first semiconductor rods; and etching the metal layer and the insulator layer except for a portion corresponding to the dot pattern to form a rod mask in a rod shape.

본 발명의 실시예에서, 상기 도트 패턴을 형성하는 단계는, 상기 금속막 상에 자가조립 방법을 이용하여 폴리스티렌 또는 실리카로 된 볼(ball)층을 형성하는 단계; 및 상기 볼층에 콜로이드 리소그래피(Colloidal lithography) 또는 반응성 이온 식각(Reactive ion etching)을 적용하여 도트를 형성하는 볼의 직경 또는 사이즈와 각 도트 사이 간격을 조절하는 단계를 포함할 수 있다.In an embodiment of the present invention, the forming of the dot pattern may include: forming a polystyrene or silica ball layer on the metal film using a self-assembly method; and applying colloidal lithography or reactive ion etching to the ball layer to adjust the diameter or size of balls forming dots and the distance between each dot.

본 발명의 실시예에서, 상기 도트 패턴을 형성하는 단계에서, 상기 도트 패턴은 포토리소그래피(Photolithography) 방법, 이빔리소그래피(E-beam lithography) 방법 및 나노임프린트(nanoimprint) 방법 중 적어도 하나에 의해 형성될 수 있다.In an embodiment of the present invention, in the step of forming the dot pattern, the dot pattern may be formed by at least one of a photolithography method, an E-beam lithography method, and a nanoimprint method. can

본 발명의 실시예에서, 상기 로드 마스크를 형성하는 단계는, 상기 도트 패턴을 마스크로 상기 금속막을 식각하여 상기 도트 패턴에 대응하는 금속 패턴을 형성하는 단계; 상기 금속 패턴을 마스크로 상기 절연체층을 식각하여 상기 절연체층으로 된 로드 형태의 로드 마스크를 형성하는 단계; 및 상기 로드 마스크의 상단에 상기 금속 패턴을 제거하는 단계를 포함할 수 있다.In an embodiment of the present invention, the forming of the load mask may include: forming a metal pattern corresponding to the dot pattern by etching the metal layer using the dot pattern as a mask; etching the insulator layer using the metal pattern as a mask to form a rod-shaped rod mask including the insulator layer; and removing the metal pattern from an upper end of the load mask.

본 발명의 실시예에 있어서, 상기 절연체층은 SiO2로 형성되며, 상기 지지부는 SoG (Spin on Glass)를 딥코팅 또는 스핀코팅 하여 상기 복수의 제1 반도체 로드의 사이에 형성될 수 있다.In an embodiment of the present invention, the insulator layer is formed of SiO 2 , and the support part may be formed between the plurality of first semiconductor rods by dip-coating or spin-coating SoG (Spin on Glass).

본 발명의 실시예에 있어서, 상기 제1 반도체층을 형성하는 단계는, Si 또는 사파이어인 상기 기판 상에 n-type으로 도핑된 GaN층을 포함하는 복수의 반도체층을 형성하는 단계를 포함하고, 상기 활성층을 형성하는 단계는, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 3족 질화물 반도체를 이용하여, 상기 마스크가 제거된 상기 제1 반도체 로드의 상면 및 측면에 다중양자우물구조를 형성하는 단계를 포함하며, 상기 제2 반도체층을 형성하는 단계는, p-type으로 도핑된 GaN층을 포함하는 복수의 반도체층을 상기 활성층의 표면에 형성하는 단계를 포함할 수 있다.In an embodiment of the present invention, the forming of the first semiconductor layer comprises forming a plurality of semiconductor layers including a GaN layer doped with n-type on the substrate which is Si or sapphire, The forming of the active layer includes a group III nitride semiconductor of Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). forming a multi-quantum well structure on the upper surface and side surfaces of the first semiconductor rod from which the mask is removed using It may include forming a plurality of semiconductor layers comprising a on the surface of the active layer.

본 발명의 실시예에 따른 나노로드 LED의 제조방법에 의해 제조된 나노로드 LED 또는 SML은 로드의 하부가 제조시부터 제1 반도체층(예: n형 반도체층)이 선택한 만큼 노출되도록 제조된다. 따라서 별도의 추가공정이 필요 없다. 또한, 로드의 상단 및 측면에 활성층 및 제2 반도체층(예: p형 반도체층)이 형성되므로, 발광면적이 현저히 크게 된다.The nanorod LED or SML manufactured by the manufacturing method of the nanorod LED according to the embodiment of the present invention is manufactured so that the lower portion of the rod is exposed as much as the first semiconductor layer (eg, the n-type semiconductor layer) is selected from the time of manufacture. Therefore, a separate additional process is not required. In addition, since the active layer and the second semiconductor layer (eg, a p-type semiconductor layer) are formed on the top and side surfaces of the rod, the light emitting area is remarkably large.

이와 같은 장점을 가지는 나노로드 LED 또는 SML은 충분한 전극 접촉면적을 가지고, 증가된 발광면적을 가진다. 이로 인해 디스플레이 기판에 형성된 화소 또는 n-pad 및 p-pad에 정렬이 더 용이하고, 전기적 접촉을 보다 확실히 하며, 고성능의 대면적 LED 디스플레이의 광원으로서 채택될 수 있다.A nanorod LED or SML having such an advantage has a sufficient electrode contact area and an increased light emitting area. Due to this, it is easier to align pixels or n-pads and p-pads formed on the display substrate, make electrical contact more secure, and can be adopted as a light source of a high-performance, large-area LED display.

도 1은 QNED 디스플레이를 설명하기 위한 도면이다.
도 2는 고품질 SML을 이용한 수평정렬, 수직정렬 및 유체자가정렬 기반 대면적 디스플레이의 모식도이다.
도 3은 기존의 나노로드 LED와 본 발명의 일 실시예에 따른 나노로드 LED를 비교하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 나노로드 LED의 제조방법을 설명하기 위한 도면이다.
도 5는 기판 상에 제1 반도체층 및 마스크를 형성하는 공정을 설명하기 위한 도면이다.
도 6은 마스크를 이용하여 제1 반도체층을 식각하여 제1 반도체 로드를 형성하는 공정을 설명하기 위한 도면이다.
도 7은 지지부, 활성층 및 제2 반도체층을 형성하는 공정을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 나노로드 LED 제조방법에 의해 제조된 나노로드 LED를 설명하기 위한 도면이다.
도 9은 전극에 배열된 나노로드 LED를 설명하기 위한 도면이다.1 is a diagram for explaining a QNED display.
2 is a schematic diagram of a large-area display based on horizontal alignment, vertical alignment, and fluid self-alignment using high-quality SML.
3 is a diagram for comparing a conventional nanorod LED and a nanorod LED according to an embodiment of the present invention.
4 is a view for explaining a method of manufacturing a nanorod LED according to an embodiment of the present invention.
5 is a view for explaining a process of forming a first semiconductor layer and a mask on a substrate.
6 is a view for explaining a process of forming a first semiconductor rod by etching the first semiconductor layer using a mask.
7 is a view for explaining a process of forming a support portion, an active layer, and a second semiconductor layer.
8 is a view for explaining a nanorod LED manufactured by the method for manufacturing a nanorod LED according to an embodiment of the present invention.
9 is a view for explaining a nanorod LED arranged on an electrode.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention. In describing each figure, like reference numerals have been used for like elements.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 기존의 나노로드 LED와 본 발명의 일 실시예에 따른 나노로드 LED를 비교하기 위한 도면이다.3 is a diagram for comparing a conventional nanorod LED and a nanorod LED according to an embodiment of the present invention.

도 3의 좌측은 통상적인 바텀업(Bottom-up) 방식으로 제조된 SML(Sub-micrometer) LED (이하, 제1 비교예 LED, 300) 일 예를 나타내고, 도 3의 가운데는 통상적인 탑다운(Top down) 방식으로 제조된 SML(이하, 제2 비교예 LED, 400)의 일 예를 나타낸다. 도 3의 우측은 본 발명의 일 실시예에 따른 나노로드 LED의 제조방법에 따라 제조된 나노로드 LED(100) 또는 SML의 일 예를 나타낸다.The left side of FIG. 3 shows an example of an SML (Sub-micrometer) LED (hereinafter, the first comparative example LED, 300) manufactured by a conventional bottom-up method, and the center of FIG. 3 is a typical top-down An example of the SML (hereinafter, the second comparative example LED, 400) manufactured by the (Top down) method is shown. The right side of FIG. 3 shows an example of the nanorod LED 100 or SML manufactured according to the manufacturing method of the nanorod LED according to an embodiment of the present invention.

도 3을 참조하면, 제1 비교예 LED(400) 경우, n-pad와 접촉을 위해서는 소자의 형성이후에 n-GaN을 노출시키는 식각공정이 별도로 추가되어야 한다. 그런데, 이미 SML로서 초소형의 소자가 형성된 이후 일부만을 다시 제거하는 공정은 쉽지 않고 제조 효율이 떨어진다. 또한, 제2 비교예의 LED(300)의 경우, 수평으로 적층시켜 활성층을 형성하므로, 발광면적이 충분하지 못한 문제점이 있다.Referring to FIG. 3 , in the case of the LED 400 of Comparative Example 1, an etching process for exposing n-GaN must be separately added after formation of the device in order to contact the n-pad. However, it is not easy to remove only a part of the micro device after it has already been formed as an SML, and the manufacturing efficiency is low. In addition, in the case of the LED 300 of Comparative Example 2, since the active layer is formed by stacking it horizontally, there is a problem in that the light emitting area is not sufficient.

반면, 도 3의 우측에 도시된 본원의 나노로드 LED의 제조방법에 의해 제조된 나노로드 LED(100) 또는 SML은 로드의 하부가 제조시부터 제1 반도체층이 선택한만큼 노출되도록 제조된다. 따라서 별도의 추가공정이 필요 없다. 또한, 로드의 상단 및 측면에 활성층 및 제2 반도체층이 형성되므로, 발광면적이 제2 비교예에 비해 현저히 크게 된다.On the other hand, the nanorod LED 100 or SML manufactured by the method of manufacturing the nanorod LED of the present application shown on the right side of FIG. 3 is manufactured such that the lower portion of the rod is exposed as much as the first semiconductor layer is selected from the time of manufacture. Therefore, a separate additional process is not required. In addition, since the active layer and the second semiconductor layer are formed on the top and side surfaces of the rod, the light emitting area is significantly larger than that of Comparative Example 2.

이와 같은 장점을 가지는 나노로드 LED(100) 또는 SML 은 충분한 전극 접촉면적을 가지고, 증가된 발광면적을 가진다. 이로 인해 디스플레이 기판에 형성된 화소 또는 전극에 정렬이 더 용이하고, 전기적 접촉을 보다 확실히 하며, 고성능의 대면적 LED 디스플레이의 광원으로서 채택될 수 있다.The nanorod LED 100 or SML having such an advantage has a sufficient electrode contact area and an increased light emitting area. Due to this, alignment to the pixel or electrode formed on the display substrate is easier, the electrical contact is more secure, and it can be adopted as a light source of a high-performance large-area LED display.

이하, 이러한 나노로드 LED 또는 SML의 제조방법을 설명한다.Hereinafter, a method for manufacturing such a nanorod LED or SML will be described.

도 4는 본 발명의 일 실시예에 따른 나노로드 LED의 제조방법을 설명하기 위한 도면이다.4 is a view for explaining a method of manufacturing a nanorod LED according to an embodiment of the present invention.

나노로드 LED의 제조방법에 있어서, 먼저, 기판 상에 제1 도전성을 가지는 제1 반도체층을 형성한다(S10). 제1 반도체층은 복수의 반도체층을 포함할 수 있다. In the method of manufacturing a nanorod LED, first, a first semiconductor layer having a first conductivity is formed on a substrate (S10). The first semiconductor layer may include a plurality of semiconductor layers.

이후, 제1 반도체층을 복수의 로드(rod) 형태로 식각할 수 있는 마스크를 제1 반도체층 상에 형성한다(S20).Thereafter, a mask capable of etching the first semiconductor layer in the form of a plurality of rods is formed on the first semiconductor layer (S20).

다음으로, 마스크를 이용하여 제1 반도체층을 식각하여 복수의 제1 반도체 로드를 형성한다(S30).Next, the first semiconductor layer is etched using a mask to form a plurality of first semiconductor rods (S30).

이후, 식각에 의해 노출된 바닥면으로부터, 제1 반도체 로드의 상단과 하단 사이의 설정된 높이까지, 복수의 제1 반도체 로드의 사이에 지지부를 형성한다(S40).Thereafter, a support portion is formed between the plurality of first semiconductor rods from the bottom surface exposed by the etching to a set height between the upper end and the lower end of the first semiconductor rod (S40).

이때, 지지부의 설정된 높이를 선택하여, 발광면적 및 전극 접촉면적을 조절할 수 있다.At this time, by selecting a set height of the support part, the light emitting area and the electrode contact area can be adjusted.

이후, 지지부로부터 노출된 각 제1 반도체 로드의 표면에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 형성한다(S50).Thereafter, an active layer for generating light by recombination of electrons and holes is formed on the surface of each of the first semiconductor rods exposed from the support ( S50 ).

계속해서, 활성층 상에 제2 도전성을 가지는 제2 반도체층을 형성한다(S60).Subsequently, a second semiconductor layer having second conductivity is formed on the active layer ( S60 ).

제2 반도체층을 형성하는 공정 이후, 지지부를 제거하는 공정이 더 수행될 수 있다(S70).After the process of forming the second semiconductor layer, a process of removing the support part may be further performed ( S70 ).

또한, 제2 반도체층을 형성하는 단계 이후, 예를 들어, 지지부를 제거한 후 기판과 제1 반도체층을 분리하는 공정이 더 수행될 수 있다(S80).In addition, after the step of forming the second semiconductor layer, for example, after removing the support portion, a process of separating the substrate and the first semiconductor layer may be further performed ( S80 ).

이러한 본원의 나노로드 LED의 제조방법에 의하면, 복수의 제1 반도체 로드의 사이에 설정된 높이로 지지부가 채워진 후에 활성층 및 제2 반도체층을 형성한다. 따라서, 지지부를 제거하면, 나노로드 LED의 제조 중에 제1 반도체층의 노출 공정이 포함되고, 상기 설정높이를 조절할 수 있다. 따라서, 전극 접촉면적을 충분히 확보할 수 있고, 발광면적을 증가시킬 수 있다. 이에 따라 디스플레이의 기판의 화소에 형성될 수 있는 전극과 나노로드 LED의 전기적 접촉 내지 정렬이 용이해지고 효율성이 현저히 향상될 수 있다.According to the manufacturing method of the nanorod LED of the present application, the active layer and the second semiconductor layer are formed after the support portion is filled to a height set between the plurality of first semiconductor rods. Therefore, when the support part is removed, the process of exposing the first semiconductor layer is included during the manufacture of the nanorod LED, and the set height can be adjusted. Accordingly, the electrode contact area can be sufficiently secured and the light emitting area can be increased. Accordingly, electrical contact or alignment between the electrode and the nanorod LED that may be formed in the pixel of the substrate of the display may be facilitated, and efficiency may be significantly improved.

이하, 각 공정을 더욱 상세히 설명한다.Hereinafter, each process will be described in more detail.

도 5는 기판 상에 제1 반도체층 및 마스크를 형성하는 공정을 설명하기 위한 도면이다.5 is a view for explaining a process of forming a first semiconductor layer and a mask on a substrate.

나노로드 LED(100)의 제조방법에 있어서, 먼저, 기판(110) 상에 제1 도전성을 가지는 제1 반도체층(120)을 형성한다(S10).In the method of manufacturing the nanorod LED 100 , first, a first semiconductor layer 120 having a first conductivity is formed on a substrate 110 ( S10 ).

예를 들어, 기판(110)은 사파이어(Sapphire) 기판 또는 실리콘(Silicon) 기판이 사용될 수 있다.For example, the substrate 110 may be a sapphire substrate or a silicon substrate.

제1 반도체층(120)은 복수의 반도체층을 포함할 수 있다. 일 예로 다음과 같이 제1 반도체층(120)이 형성될 수 있다.The first semiconductor layer 120 may include a plurality of semiconductor layers. For example, the first semiconductor layer 120 may be formed as follows.

MOCVD방법으로 상기 기판(110) 상에 n-type으로 도핑된 Ⅲ-V 화합물 반도체층을 형성한다. 예를 들어, 1-5um 두께의 n-type으로 도핑된 GaN층 또는 AlGaInN층을 기판(110)에 성장시킨다.An n-type doped III-V compound semiconductor layer is formed on the substrate 110 by MOCVD. For example, an n-type doped GaN layer or AlGaInN layer having a thickness of 1-5 μm is grown on the substrate 110 .

Ⅲ-V 화합물 반도체층의 형성시, n-type으로 도핑된 GaN층 또는 AlGaInN층을 형성하기 위해서 SiH4을 사용할 수 있다. n-GaN은 1-3μm/h의 성장 속도로 성장시킬 수 있다.When forming the III-V compound semiconductor layer, SiH 4 may be used to form an n-type doped GaN layer or an AlGaInN layer. n-GaN can be grown at a growth rate of 1-3 μm/h.

특정 기판의 경우 기판과의 격자 상수 차이를 줄여주기 위해서 도핑이 되지 않은 층이 먼저 형성될 수 있다. 이 경우, 도핑이 되지 않은 층은 GaN 혹은 AlxGayIn1-x-yN (0≤x≤1,0≤y≤1,0≤x+y≤1)일 수 있다.In the case of a specific substrate, an undoped layer may be formed first in order to reduce the difference in lattice constant with the substrate. In this case, the undoped layer may be GaN or Al x Ga y In 1-xy N (0≤x≤1,0≤y≤1,0≤x+y≤1).

도 6은 마스크를 이용하여 제1 반도체층(120)을 식각하여 제1 반도체 로드를 형성하는 공정을 설명하기 위한 도면이다.6 is a view for explaining a process of forming a first semiconductor rod by etching the first semiconductor layer 120 using a mask.

도 5 및 도 6을 참조하면, 제1 반도체층(120)을 형성한 이후, 제1 반도체층(120)을 복수의 로드(rod) 형태로 식각할 수 있는 마스크를 제1 반도체층(120) 상에 형성한다(S20).5 and 6 , after forming the first semiconductor layer 120 , a mask capable of etching the first semiconductor layer 120 in the form of a plurality of rods is used as the first semiconductor layer 120 . It is formed on the top (S20).

일 예로, 제1 반도체층(120) 상에 절연체층(130)을 형성하고, 절연체층(130) 상에 금속막(140)을 형성한 후(도 5의 상측 그림 참조), 형성될 복수의 제1 반도체 로드에 각각 대응하도록 금속막(140) 상에 도트 패턴(151)을 형성하며(도 5의 하측 그림 참조), 도트 패턴(151)에 대응하는 부분을 제외한 금속막(140) 및 절연체층(130)을 식각하여 로드 마스크(131)를 형성할 수 있다(도 6의 가운데 그림 참조).For example, after the insulator layer 130 is formed on the first semiconductor layer 120 and the metal film 140 is formed on the insulator layer 130 (refer to the upper figure of FIG. 5 ), a plurality of to be formed A dot pattern 151 is formed on the metal film 140 to correspond to each of the first semiconductor rods (refer to the lower figure of FIG. 5 ), and the metal film 140 and the insulator except for a portion corresponding to the dot pattern 151 . The load mask 131 may be formed by etching the layer 130 (refer to the middle figure of FIG. 6 ).

예를 들어, n-type으로 도핑된 GaN 혹은 AlGaInN 위에 SiO2(절연체)를 증착하여 절연체층(130)을 형성할 수 있다. n-GaN의 두께가 1 μm ~ 5 μm이고, SiO2 두께가 1 μm ~ 2 μm가 되도록 PECVD 방법을 활용하여 1~2 nm/sec 속도로 증착할 수 있다. SiO2는 PECVD를 사용하여 주로 증착 하지만, 이빔(E-beam)증착법, 마그네트론 스퍼터(Magnetron sputter) 방법 등을 사용할 수도 있다. PECVD를 통해 SiO2를 증착할 경우 SiH4, N2O, N2의 기체가 사용될 수 있다.For example, the insulator layer 130 may be formed by depositing SiO 2 (insulator) on GaN or AlGaInN doped with n-type. The thickness of n-GaN is 1 μm to 5 μm and the SiO 2 thickness can be 1 μm to 2 μm, so that the PECVD method can be used to deposit at a rate of 1 to 2 nm/sec. Although SiO 2 is mainly deposited using PECVD, an E-beam deposition method, a magnetron sputter method, or the like may be used. When SiO 2 is deposited through PECVD, gases of SiH 4 , N 2 O, and N 2 may be used.

E-beam evaporator를 사용하여 Cr을 100 ~ 500 nm 두께로 증착하여 금속막(140)(금속 마스크)을 형성할 수 있다.A metal film 140 (metal mask) may be formed by depositing Cr to a thickness of 100 to 500 nm using an E-beam evaporator.

금속막(140) 상에 도트 패턴(151)을 형성하는 공정은 일 예로, 금속막(140) 상에 자가조립 방법을 이용하여 폴리스티렌(polystyrene) 또는 실리카(Silica)로 된 볼층(ball layer)(150)을 형성하고, 볼층(150)에 콜로이드 리소그래피(Colloidal lithography)를 적용하여 도트를 형성하는 볼의 직경 또는 사이즈와 각 도트 사이 간격을 조절하여 도트 패턴(151)을 형성할 수 있다.The process of forming the dot pattern 151 on the metal film 140 is, for example, a ball layer made of polystyrene or silica using a self-assembly method on the metal film 140 ( 150 ), and by applying colloidal lithography to the ball layer 150 , the dot pattern 151 may be formed by adjusting the diameter or size of the balls forming dots and the spacing between the dots.

이와 다른 예로서, 도트 패턴은 포토리소그래피(Photolithography) 방법, 이빔리소그래피(E-beam lithography) 방법 및 나노임프린트(nanoimprint) 방법 중 적어도 하나에 의해 형성될 수도 있다.As another example, the dot pattern may be formed by at least one of a photolithography method, an E-beam lithography method, and a nanoimprint method.

예를 들어, 폴리스티렌 볼 또는 실리카 볼을 사용하여 도트 패턴(151)을 형성하는 공정의 경우, 0.2~2 μm 폴리스티렌 볼 또는 실리카 볼을 딥코팅(dip coating), CCSA, Langmuir Blodgett 등의 방법을 통해 금속막(140) 위에 코팅한다. 이렇게 형성된 볼층(150)은 일정한 간격을 가지며 단일층의 볼어레이(ball array)를 형성할 수 있다(도 5의 가운데 그림 참조).For example, in the case of a process of forming the dot pattern 151 using polystyrene balls or silica balls, 0.2 to 2 μm polystyrene balls or silica balls are applied through dip coating, CCSA, Langmuir Blodgett, etc. It is coated on the metal film 140 . The ball layer 150 thus formed has a constant interval and can form a single-layered ball array (see the middle figure of FIG. 5 ).

이후, 볼층(150)에 콜로이드 리소그래피(Colloidal lithography)를 적용하여 도트를 형성하는 볼의 직경 또는 사이즈와 각 볼 사이 간격을 조절할 수 있다(도 5의 하측 그림 참조). 콜로이드 리소그래피를 통해 서브마이크론 또는 나노사이즈의 도트 패턴(151)을 형성할 수 있다. 이와 다르게, 도트 패턴은 포토리소그래피(Photolithography) 공정이나 이빔리소그래피(E-beam lithography), 나노임프린트(nanoimprint) 방법으로 형성될 수도 있다.Thereafter, by applying colloidal lithography to the ball layer 150 , the diameter or size of the balls forming the dots and the spacing between the balls may be adjusted (see the lower figure of FIG. 5 ). A sub-micron or nano-sized dot pattern 151 may be formed through colloidal lithography. Alternatively, the dot pattern may be formed by a photolithography process, E-beam lithography, or a nanoimprint method.

상기와 같이 볼층(150)을 형성한 후, 콜로이드 리소그래피를 통해 형성된 각 도트는 반구(혹은 원) 형상을 가질 수 있고, 그 직경은 0.4 μm ~ 1 μm범위의 나노사이즈를 가질 수 있다. 다만 도트 패턴(151)을 이루는 각 도트 간의 간격 및 크기는 형성 방법에 따라 달라 질 수 있다. 세부적으로는 반응성 이온 식각(Reactive ion etching, RIE)를 통해 도트의 크기를 조절할 수도 있다. 이때 사용되는 가스는 O2 나 Ar 일 수 있으며, 에싱(ashing)을 통해 크기를 조절하고 금속막(140) 표면과의 접착력을 높일 수 있다. After forming the ball layer 150 as described above, each dot formed through colloidal lithography may have a hemispherical (or circle) shape, and a diameter thereof may have a nanosize in the range of 0.4 μm to 1 μm. However, the spacing and size between each dot constituting the dot pattern 151 may vary depending on the formation method. In detail, the size of the dot may be adjusted through reactive ion etching (RIE). In this case, the gas used may be O 2 or Ar, and the size may be adjusted through ashing and adhesion with the surface of the metal film 140 may be increased.

전술한 바와 같이, 도트 패턴(151)을 형성한 이후, 도트 패턴(151)에 대응하는 부분을 제외한 금속막(140)을 제거할 수 있다(도 6의 상측 그림 참조).As described above, after the dot pattern 151 is formed, the metal layer 140 excluding the portion corresponding to the dot pattern 151 may be removed (refer to the upper figure of FIG. 6 ).

예를 들어, CR-7과 같은 Cr 에천트(etchant)를 이용한 습식식각(wet etching) 방법으로 금속막(140)을 에칭하여 도트 패턴(151)에 대응하는 금속 패턴(141)을 형성할 수 있다(도 6의 상측 그림 참조). 이 과정에 의해 도트 패턴(151)이 제거될 수 있다.For example, the metal layer 140 may be etched by a wet etching method using a Cr etchant such as CR-7 to form a metal pattern 141 corresponding to the dot pattern 151 . There is (see the upper figure in Fig. 6). The dot pattern 151 may be removed by this process.

주로 Cr 에천트를 사용하는 습식식각 방법으로 금속막(140)을 에칭할 수 있으며, RIE, ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching)를 통한 건식식각 방법도 가능하다.The metal layer 140 may be etched by a wet etching method mainly using a Cr etchant, and a dry etching method through RIE or ICP-RIE (Inductively Coupled Plasma - Reactive Ion Etching) is also possible.

계속해서, 금속 패턴(141)을 마스크로 절연체층(130)을 에칭한다. 예를 들어 RIE와 같은 건식식각을 통해서 선택적으로 절연체층(130)을 예를 들어 1-2 μm 깊이로 에칭하여, 로드 마스크(131)(고종횡비의 로드 형태의 SiO2 마스크)를 형성할 수 있다(도 6의 가운데 그림 참조). 이때 CF4, Ar 등의 기체를 사용하여 절연체층(130)을 에칭할 수 있으며, 요구되는 고종횡비 및 형태 따라서는 습식식각 공정이 사용될 수도 있다.Subsequently, the insulator layer 130 is etched using the metal pattern 141 as a mask. For example, by selectively etching the insulator layer 130 to a depth of 1-2 μm through dry etching such as RIE, the rod mask 131 (a SiO 2 mask in the form of a rod having a high aspect ratio) may be formed. There is (see the middle figure in FIG. 6). In this case, the insulator layer 130 may be etched using a gas such as CF 4 or Ar, and a wet etching process may be used depending on the required high aspect ratio and shape.

이후, 로드 마스크(131)를 형성할 때 사용된 금속 패턴(141)을 Cr 에천트를 이용하여 제거할 수 있다(도 6의 가운데 그림 참조). CR-7과 같은 Cr 에천트를 사용하여 습식식각을 통해 금속 패턴을 제거할 수 있다. 습식식각 방법뿐만 아니라 ICP-RIE와 같은 건식식각 방법을 사용할 수도 있다.Thereafter, the metal pattern 141 used to form the rod mask 131 may be removed using a Cr etchant (see the middle figure of FIG. 6 ). The metal pattern can be removed by wet etching using a Cr etchant such as CR-7. In addition to the wet etching method, a dry etching method such as ICP-RIE may be used.

다음으로, 로드 마스크(131)를 마스크로 제1 반도체층(120)을 식각하여 복수의 제1 반도체 로드(121)를 형성한다(S30). Next, the first semiconductor layer 120 is etched using the load mask 131 as a mask to form a plurality of first semiconductor rods 121 ( S30 ).

예를 들어, ICP-RIE와 같은 건식식각 공정과 KOH등의 에천트를 활용한 습식식각 공정을 통해서 고종횡비를 가지는 n-type 도핑된 Ⅲ-V 화합물 반도체 로드를 형성할 수 있다(도 6의 하측 그림 참조).For example, it is possible to form an n-type doped III-V compound semiconductor rod having a high aspect ratio through a dry etching process such as ICP-RIE and a wet etching process using an etchant such as KOH (FIG. 6). See lower figure).

앞선 과정에서 형성된 절연체 마스크(SiO2 mask, 즉 로드 마스크(131))를 통해 직경 1 μm 이하, 높이 0.1-5 μm를 가지는 제1 반도체 로드(121)를 형성할 수 있다. 나노로드의 형태는 로드 마스크(131)의 두께와 형태에 따라서 달라질 수 있다.The first semiconductor rod 121 having a diameter of 1 μm or less and a height of 0.1-5 μm may be formed through the insulator mask (SiO 2 mask, that is, the rod mask 131 ) formed in the previous process. The shape of the nanorods may vary depending on the thickness and shape of the rod mask 131 .

GaN 혹은 AlGaInN를 에칭하기 위해서 ICP-RIE와 같은 건식식각 공정과 KOH 등의 Ⅲ-V 화합물 에천트를 사용할 수 있다. ICP-RIE의 경우 GaN과 AlGaInN을 식각하기 위해서 Cl2, Ar, BCl3 등을 에칭 기체로 사용할 수 있다. 습식식각의 경우 KOH, NaOH와 같은 물질을 사용할 수 있다. 형성된 제1 반도체 로드(121)의 종횡비(aspect ratio)는 5-10를 가질 수 있으나, 전술한 바와 같이 로드 마스크(131)의 사이즈에 따라서 달라질 수 있다.In order to etch GaN or AlGaInN, a dry etching process such as ICP-RIE and a III-V compound etchant such as KOH may be used. In the case of ICP-RIE, in order to etch GaN and AlGaInN, Cl 2 , Ar, BCl 3 or the like may be used as an etching gas. In the case of wet etching, a material such as KOH or NaOH may be used. The formed first semiconductor rod 121 may have an aspect ratio of 5-10, but may vary depending on the size of the rod mask 131 as described above.

도 7은 지지부, 활성층 및 제2 반도체층을 형성하는 공정을 설명하기 위한 도면이다. 도 8은 본 발명의 일 실시예에 따른 나노로드 LED 제조방법에 의해 제조된 나노로드 LED를 설명하기 위한 도면이다.7 is a view for explaining a process of forming a support portion, an active layer, and a second semiconductor layer. 8 is a view for explaining a nanorod LED manufactured by the method for manufacturing a nanorod LED according to an embodiment of the present invention.

이후, 로드 마스크(131)를 제거한다(도 7의 위에서 첫번째 그림 참조). 주로 불산, Buffer Oxide etchant 등과 같은 SiO2 etchant를 이용한 습식식각으로 SiO2로 된 로드 마스크(131)를 에칭할 수 있다. RIE, ICP-RIE를 통한 건식식각 방법도 가능하다.Thereafter, the rod mask 131 is removed (refer to the first figure from the top of FIG. 7 ). The load mask 131 made of SiO 2 may be etched mainly by wet etching using a SiO 2 etchant such as hydrofluoric acid or a buffer oxide etchant. Dry etching method through RIE or ICP-RIE is also possible.

이때, 제1 반도체 로드(121)는 제1 반도체층(120)의 식각에 의해 형성되며, 제1 반도체층(120)이 모두 식각되어 기판(110)이 노출되지는 않고 일부 두께만큼 제1 반도체층(120)이 남을 수 있다.In this case, the first semiconductor rod 121 is formed by etching the first semiconductor layer 120 , and the first semiconductor layer 120 is all etched so that the substrate 110 is not exposed and the first semiconductor by a partial thickness. Layer 120 may remain.

이후, 식각에 의해 노출된 바닥면(예: 제1 반도체 로드(121) 형성시 식각에 의해 노출된 제1 반도체층(120)의 면)으로부터, 제1 반도체 로드(121)의 상단과 하단 사이의 설정된 높이까지, 복수의 제1 반도체 로드(121)의 사이에 지지부(160)를 형성할 수 있다(S40)(도 7의 위에서 두번째 그림 참조).Thereafter, from the bottom surface exposed by etching (eg, the surface of the first semiconductor layer 120 exposed by etching when forming the first semiconductor rod 121 ), between the top and bottom of the first semiconductor rod 121 . Up to a set height of , the support 160 may be formed between the plurality of first semiconductor rods 121 ( S40 ) (refer to the second figure from the top of FIG. 7 ).

예를 들어, 제1 반도체층(120)의 n-doping 영역을 선택적으로 드러내기 위해서 제1 반도체 로드(121)하단에 산화물을 코팅할 수 있다. 지지부(160)로서 SiO2와 같은 산화물 마스크를 코팅하기 위해서 딥코팅(dip coating) 및 스핀코팅(spin coating)의 방법이 사용될 수 있다. 코팅 물질로는 SoG (Spin on Glass) 등의 물질이 사용될 수 있다. E-beam evaporator, magnetron sputter등을 이용하여 지지부(160)를 형성할 수 있다.For example, an oxide may be coated on the lower portion of the first semiconductor rod 121 to selectively expose the n-doping region of the first semiconductor layer 120 . In order to coat the oxide mask such as SiO 2 as the support 160 , dip coating and spin coating methods may be used. As the coating material, a material such as SoG (Spin on Glass) may be used. The support part 160 may be formed using an E-beam evaporator, a magnetron sputter, or the like.

코팅된 산화물 마스크, 즉 지지부(160)의 두께를 정밀하게 제어하기 위해서 건식식각이 사용될 수 있다. 필요에 따라서 공정 과정 중 불필요하게 형성된 상단부의 물질을 제거하기 위해서 HF등의 wet etchant를 포함한 습식식각 공정이나 RIE를 통한 건식식각 공정이 사용될 수 있다.Dry etching may be used to precisely control the thickness of the coated oxide mask, that is, the support 160 . If necessary, a wet etching process including a wet etchant such as HF or a dry etching process through RIE may be used in order to remove the material on the upper part that is unnecessary during the process.

지지부(160)는 0.1~3 μm의 두께(바닥면으로부터 설정높이까지의 거리)를 가질 수 있다. 이 지지부(160)의 두께는 앞서 형성된 제1 반도체 로드(121)의 두께와 형태에 따라서 달라질 수 있으며, 특히 n-contact에 유리하도록 길이를 자유롭게 선택할 수 있다.The support 160 may have a thickness (distance from the floor to the set height) of 0.1 to 3 μm. The thickness of the support portion 160 may vary depending on the thickness and shape of the first semiconductor rod 121 previously formed, and in particular, the length may be freely selected to be advantageous for the n-contact.

이후, 지지부(160)로부터 노출된 각 제1 반도체 로드(121)의 표면에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 형성한다(S50).Thereafter, an active layer for generating light by recombination of electrons and holes is formed on the surface of each of the first semiconductor rods 121 exposed from the support 160 ( S50 ).

예를 들어, 제1 반도체 로드(121)의 표면, 즉 상면 및 측면에 Ⅲ-V족 화합물 반도체(InGaN 혹은 AlGaInN)의 활성층(170)을 증착할 수 있다(도 8 참조). 활성층(170)은 다중양자우물구조(Multi Quantum well)를 가질 수 있다.For example, the active layer 170 of the group III-V compound semiconductor (InGaN or AlGaInN) may be deposited on the surface of the first semiconductor rod 121 , that is, on the top and side surfaces (see FIG. 8 ). The active layer 170 may have a multi-quantum well structure.

활성층(170) 형성에 있어서, MOCVD를 사용할 경우 성장 속도는 약 0.3-1 μm/h를 가질 수 있으며, 성장 온도는 900-1200도가 될 수 있다. Ⅲ-V의 비율은 10 ~ 2000까지 달라질 수 있으며, 이러한 비율은 목표 발광 파장 및 코어 형태에 따라서 달라 질 수 있다. p-type 도핑층의 경우 Mg, n-type도핑층의 경우 Si이 도펀트로 사용될 수 있다.In forming the active layer 170, when MOCVD is used, the growth rate may be about 0.3-1 μm/h, and the growth temperature may be 900-1200 degrees. The ratio of III-V may vary from 10 to 2000, and this ratio may vary depending on the target emission wavelength and the shape of the core. Mg for the p-type doped layer and Si for the n-type doped layer may be used as dopants.

계속해서, 활성층(170) 상에 제2 도전성을 가지는 제2 반도체층(180)을 형성한다(S60). 제2 반도체층(180)은 p-type으로 도핑된 Ⅲ-V족 화합물 반도체(InGaN 혹은 AlGaInN)으로 형성될 수 있다. 이와 같은 활성층(170) 및 제2 반도체층(180)을 증착하기 위해서 MOCVD 혹은 HVPE 방법을 사용할 수 있다.Subsequently, a second semiconductor layer 180 having a second conductivity is formed on the active layer 170 ( S60 ). The second semiconductor layer 180 may be formed of a group III-V compound semiconductor (InGaN or AlGaInN) doped with p-type. MOCVD or HVPE may be used to deposit the active layer 170 and the second semiconductor layer 180 .

활성층(170)은 제1 반도체 로드(121)의 상면 및 측면에 3차원적으로 성장될 수 있다. 마찬가지로 제2 반도체층(180)은 활성층(170)의 상면 및 측면에 3차원적으로 성장될 수 있다. 제2 반도체층(180)의 측면의 폭(D1)는 0.3~1 μm를 가질 수 있으며, 나노로드 LED의 길이(L1)은 4~5 μm일 수 있다(도 8 참조). 이러한 수치는 앞서 성장된 제1 반도체 로드(121) 형태에 따라서 달라질 수 있다.The active layer 170 may be three-dimensionally grown on the top and side surfaces of the first semiconductor rod 121 . Similarly, the second semiconductor layer 180 may be three-dimensionally grown on the top and side surfaces of the active layer 170 . The width D1 of the side surface of the second semiconductor layer 180 may be 0.3 to 1 μm, and the length L1 of the nanorod LED may be 4 to 5 μm (see FIG. 8 ). These values may vary depending on the shape of the previously grown first semiconductor rod 121 .

제2 반도체층(180)을 형성하는 공정 이후, 지지부(160)를 제거하는 공정이 더 수행될 수 있다(S70). 지지부(160)는 습식식각을 통해서 제거할 수 있다(도 7의 위에서 4번째 그림, 도 8 참조). 예를 들어, 불산, Buffer Oxide etchant 등과 같은 SiO2 etchant를 통해 습식식각 방법을 이용할 수 있다. 다만 이러한 etchant는 지지부(160)로 사용된 산화물의 종류에 따라 달라질 수 있다.After the process of forming the second semiconductor layer 180 , a process of removing the support part 160 may be further performed ( S70 ). The support 160 may be removed through wet etching (see the fourth figure from the top of FIG. 7 , FIG. 8 ). For example, a wet etching method may be used using a SiO 2 etchant such as hydrofluoric acid or a buffer oxide etchant. However, such an etchant may vary depending on the type of oxide used as the support 160 .

또한, 제2 반도체층(180)을 형성하는 단계 이후, 예를 들어, 지지부(160)를 제거한 후 기판(110)과 제1 반도체층(120)을 분리하는 공정이 더 수행될 수 있다(S80).In addition, after the step of forming the second semiconductor layer 180 , for example, after removing the support 160 , a process of separating the substrate 110 and the first semiconductor layer 120 may be further performed ( S80 ). ).

예를 들어, 불산(HF) 이용하여 지지부(160)인 SoG 물질을 제거한 후 초음파(ultrasonic)를 이용하여 나노로드 LED와 기판(110)을 분리할 수 있다.For example, after removing the SoG material serving as the support 160 using hydrofluoric acid (HF), the nanorod LED and the substrate 110 may be separated using ultrasonic waves.

또는 이와 다르게, 실리콘 기판(110) 상에 나노로드 LED를 형성한 경우, 불산 이용하여 기판(110)을 제거할 수 있다.Alternatively, when the nanorod LED is formed on the silicon substrate 110 , the substrate 110 may be removed using hydrofluoric acid.

또 다른 방법으로는, 레이저 리프트오프(Laser lift-off) 방식을 통해 버퍼층(buffer GaN layer)에 레이저를 조사하여 기판(110)과 나노로드 LED를 분리할 수 있다.As another method, the substrate 110 and the nanorod LED may be separated by irradiating a laser to the buffer GaN layer through a laser lift-off method.

도 9는 전극에 배열된 나노로드 LED를 설명하기 위한 도면이다.9 is a view for explaining a nanorod LED arranged on an electrode.

도 3 및 도 9를 참조하면, 제1 비교예의 LED(400)는 n-pad와 접촉을 위해 별도로 n-GaN을 노출시키는 공정이 추가되어야 하고, 제2 비교예의 LED(300)는 발광면적이 상대적으로 매우 작은 것을 알 수 있다. 반면, 본원의 나노로드 LED 제조방법에 의해 제조된 나노로드 LED(100)는 지지부(160)의 두께(또는 높이)를 조절하고, 지지부(160)를 제조공정 중에 제거함으로써, 별도의 추가공정 없이 전기적 접촉을 위한 n-GaN이 노출되며, 로드 형태의 표면에 활성층(170)을 형성하므로 발광면적이 충분히 확보될 수 있다.3 and 9, the LED 400 of Comparative Example 1 needs to be separately exposed to n-GaN for contact with the n-pad, and the LED 300 of Comparative Example 2 has a light emitting area. It can be seen that it is relatively small. On the other hand, the nanorod LED 100 manufactured by the nanorod LED manufacturing method of the present application adjusts the thickness (or height) of the support 160 and removes the support 160 during the manufacturing process, without a separate additional process. The n-GaN for electrical contact is exposed, and since the active layer 170 is formed on the rod-shaped surface, a light emitting area can be sufficiently secured.

한편, 제1 반도체층과 제2 반도체층의 형성 순서를 바꾸어서, 기판 상에 제2 반도체층, 절연체층, 금속막, 로드 마스크 형성, 제2 반도체 로드 형성, 지지부 형성, 활성층 형성, 제1 반도체층 형성, 지지부 제거 순서로 제조하는 방법도 본원 발명에 포함될 수 있다.Meanwhile, by changing the order of formation of the first semiconductor layer and the second semiconductor layer, the second semiconductor layer, the insulator layer, the metal film, the rod mask formation, the second semiconductor rod formation, the support portion formation, the active layer formation, and the first semiconductor layer are formed on the substrate. A method of manufacturing in the order of layer formation and support removal may also be included in the present invention.

이러한 나노로드 LED는 각 화소마다 전극이 형성된 대면적 디스플레이의 기판에 정렬시켜 확실한 전기적 접촉을 달성하기가 보다 용이하고, 발광면적이 증가하여 대면적 디스플레이에 적합하게 사용될 수 있다.These nanorod LEDs are arranged on the substrate of a large-area display in which electrodes are formed for each pixel, so that it is easier to achieve reliable electrical contact, and the light-emitting area is increased, so that it can be suitably used for a large-area display.

100 : 나노로드 LED 110 : 기판
120 : 제1 반도체층 121 : 제1 반도체 로드
130 : 절연체층 131 : 로드 마스크
140 : 금속막 141 : 금속 패턴
150 : 볼층 151 : 도트 패턴
160 : 지지부 170 : 활성층
180 : 제2 반도체층100: nanorod LED 110: substrate
120: first semiconductor layer 121: first semiconductor rod
130: insulator layer 131: load mask
140: metal film 141: metal pattern
150: ball layer 151: dot pattern
160: support 170: active layer
180: second semiconductor layer

Claims (10)

나노 로드 LED의 제조방법에 있어서,
기판 상에 제1 도전성을 가지는 제1 반도체층을 형성하는 단계;
상기 제1 반도체층을 복수의 로드(rod) 형태로 식각할 수 있는 마스크를 상기 제1 반도체층 상에 형성하는 단계;
상기 마스크를 이용하여 상기 제1 반도체층을 식각하여 복수의 제1 반도체 로드를 형성하는 단계;
상기 식각에 의해 노출된 바닥면으로부터, 상기 제1 반도체 로드의 상단과 하단 사이의 설정된 높이까지, 상기 복수의 제1 반도체 로드의 사이에 지지부를 형성하는 단계;
상기 지지부로부터 노출된 각 상기 제1 반도체 로드의 표면에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 형성하는 단계; 및
상기 활성층 상에 제2 도전성을 가지는 제2 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.In the manufacturing method of a nano-rod LED,
forming a first semiconductor layer having a first conductivity on a substrate;
forming a mask capable of etching the first semiconductor layer in the form of a plurality of rods on the first semiconductor layer;
forming a plurality of first semiconductor rods by etching the first semiconductor layer using the mask;
forming a support portion between the plurality of first semiconductor rods from the bottom surface exposed by the etching to a set height between the upper end and the lower end of the first semiconductor rod;
forming an active layer for generating light by recombination of electrons and holes on a surface of each of the first semiconductor rods exposed from the support; and
and forming a second semiconductor layer having a second conductivity on the active layer. 청구항 1에 있어서,
상기 지지부의 상기 설정된 높이를 선택하여, 발광면적 및 전극 접촉면적을 조절하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.The method according to claim 1,
A method of manufacturing a nanorod LED, characterized in that by selecting the set height of the support portion, the light emitting area and the electrode contact area are adjusted. 청구항 1에 있어서,
상기 제2 반도체층을 형성하는 단계 이후, 상기 지지부를 제거하는 단계를 더 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.The method according to claim 1,
After forming the second semiconductor layer, the method of manufacturing a nanorod LED, characterized in that it further comprises the step of removing the support. 청구항 1에 있어서,
상기 제2 반도체층을 형성하는 단계 이후, 상기 기판과 상기 제1 반도체층을 분리하는 단계를 더 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.The method according to claim 1,
After forming the second semiconductor layer, the method of manufacturing a nanorod LED, characterized in that it further comprises the step of separating the substrate and the first semiconductor layer. 청구항 1에 있어서,
상기 마스크를 형성하는 단계는,
상기 제1 반도체층 상에 절연체층을 형성하는 단계;
상기 절연체층 상에 금속막을 형성하는 단계;
상기 복수의 제1 반도체 로드에 각각 대응하도록 상기 금속막 상에 도트 패턴을 형성하는 단계; 및
상기 도트 패턴에 대응하는 부분을 제외한 상기 금속막 및 상기 절연체층을 식각하여 로드 형태로 로드 마스크를 형성하는 단계를 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.The method according to claim 1,
Forming the mask comprises:
forming an insulator layer on the first semiconductor layer;
forming a metal film on the insulator layer;
forming a dot pattern on the metal layer to respectively correspond to the plurality of first semiconductor rods; and
and forming a rod mask in a rod shape by etching the metal film and the insulator layer except for a portion corresponding to the dot pattern. 청구항 5에 있어서,
상기 도트 패턴을 형성하는 단계는,
상기 금속막 상에 자가조립 방법을 이용하여 폴리스티렌 또는 실리카로된 볼(ball)층을 형성하는 단계; 및
상기 볼층에 콜로이드 리소그래피(Colloidal lithography) 또는 반응성 이온 식각(Reactive ion etching)를 적용하여 도트를 형성하는 볼의 직경 또는 사이즈와 각 도트 사이 간격을 조절하는 단계를 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.6. The method of claim 5,
The step of forming the dot pattern,
forming a ball layer made of polystyrene or silica on the metal film using a self-assembly method; and
Controlling the diameter or size of balls forming dots and the spacing between each dot by applying colloidal lithography or reactive ion etching to the ball layer, characterized in that it comprises the steps of: manufacturing method. 청구항 5에 있어서,
상기 도트 패턴을 형성하는 단계에서, 상기 도트 패턴은 포토리소그래피(Photolithography) 방법, 이빔리소그래피(E-beam lithography) 방법 및 나노임프린트(nanoimprint) 방법 중 적어도 하나에 의해 형성되는 것을 특징으로 하는, 나노 로드 LED의 제조방법.6. The method of claim 5,
In the step of forming the dot pattern, the dot pattern is formed by at least one of a photolithography method, an E-beam lithography method, and a nanoimprint method, characterized in that the nanorods are formed. LED manufacturing method. 청구항 5에 있어서,
상기 로드 마스크를 형성하는 단계는,
상기 도트 패턴을 마스크로 상기 금속막을 식각하여 상기 도트 패턴에 대응하는 금속 패턴을 형성하는 단계;
상기 금속 패턴을 마스크로 상기 절연체층을 식각하여 상기 절연체층으로 된 로드 형태의 로드 마스크를 형성하는 단계; 및
상기 로드 마스크의 상단에 상기 금속 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는, 나노 로드 LED의 제조방법.6. The method of claim 5,
Forming the load mask comprises:
forming a metal pattern corresponding to the dot pattern by etching the metal layer using the dot pattern as a mask;
etching the insulator layer using the metal pattern as a mask to form a rod-shaped rod mask including the insulator layer; and
Method of manufacturing a nano-rod LED, characterized in that it comprises the step of removing the metal pattern on the top of the rod mask. 청구항 5에 있어서,
상기 절연체층은 SiO2로 형성되며,
상기 지지부는 SoG (Spin on Glass)를 딥코팅 또는 스핀코팅 하여 상기 복수의 제1 반도체 로드의 사이에 형성되는 것을 특징으로 하는, 나노로드 LED의 제조방법.6. The method of claim 5,
The insulator layer is formed of SiO 2 ,
The method of manufacturing a nanorod LED, characterized in that the support portion is formed between the plurality of first semiconductor rods by dip coating or spin coating SoG (Spin on Glass). 청구항 1에 있어서,
상기 제1 반도체층을 형성하는 단계는, Si 또는 사파이어인 상기 기판 상에 n-type으로 도핑된 GaN층을 포함하는 복수의 반도체층을 형성하는 단계를 포함하고,
상기 활성층을 형성하는 단계는, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 3족 질화물 반도체를 이용하여, 상기 마스크가 제거된 상기 제1 반도체 로드의 상면 및 측면에 다중양자우물구조를 형성하는 단계를 포함하며,
상기 제2 반도체층을 형성하는 단계는, p-type으로 도핑된 GaN층을 포함하는 복수의 반도체층을 상기 활성층의 표면에 형성하는 단계를 포함하는 것을 특징으로 하는, 나노로드 LED의 제조방법.The method according to claim 1,
The forming of the first semiconductor layer includes forming a plurality of semiconductor layers including a GaN layer doped with n-type on the substrate which is Si or sapphire,
The step of forming the active layer is a group III nitride semiconductor of Al(x)Ga(y)In(1-xy)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and forming a multi-quantum well structure on the upper surface and the side surface of the first semiconductor rod from which the mask is removed,
The forming of the second semiconductor layer comprises forming a plurality of semiconductor layers including a GaN layer doped with p-type on the surface of the active layer, the method of manufacturing a nanorod LED.
KR1020210073965A 2021-06-08 2021-06-08 Manufacturing method of nano-rod LED KR102463022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210073965A KR102463022B1 (en) 2021-06-08 2021-06-08 Manufacturing method of nano-rod LED

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210073965A KR102463022B1 (en) 2021-06-08 2021-06-08 Manufacturing method of nano-rod LED

Publications (1)

Publication Number Publication Date
KR102463022B1 true KR102463022B1 (en) 2022-11-03

Family

ID=84041085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210073965A KR102463022B1 (en) 2021-06-08 2021-06-08 Manufacturing method of nano-rod LED

Country Status (1)

Country Link
KR (1) KR102463022B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073757A (en) * 2008-12-23 2010-07-01 삼성전자주식회사 Light emitting device using micro-rod and method of manufacturing the light emitting device
KR20120028104A (en) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 Group iii nitride nanorod light emitting device and manufacturing method for the same
KR20120122159A (en) * 2011-04-28 2012-11-07 국민대학교산학협력단 Micro LED device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073757A (en) * 2008-12-23 2010-07-01 삼성전자주식회사 Light emitting device using micro-rod and method of manufacturing the light emitting device
KR20120028104A (en) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 Group iii nitride nanorod light emitting device and manufacturing method for the same
KR20120122159A (en) * 2011-04-28 2012-11-07 국민대학교산학협력단 Micro LED device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8785905B1 (en) Amber light-emitting diode comprising a group III-nitride nanowire active region
US8384111B2 (en) Method for forming sapphire substrate and semiconductor device
EP2704215B1 (en) Ultra small led and method for manufacturing same
JP5270088B2 (en) Vertical light emitting device and manufacturing method thereof
JP5306779B2 (en) Light emitting device and manufacturing method thereof
CN102064245A (en) Method for manufacturing light-emitting diode
JP2022541558A (en) LED array
JP2024026392A (en) LED array
TW202137544A (en) High resolution monolithic rgb arrays
KR20120083829A (en) Etching-type fresonance energy transfer light emitting diodes
US11005004B2 (en) Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
US11094855B2 (en) Strain-inducing nanostructures for spectral red-shifting of light emitting devices
TW202240933A (en) Micro light emitting element, growth substrate, and image display element
KR102463022B1 (en) Manufacturing method of nano-rod LED
US11688833B2 (en) Strain-inducing nanostructures for spectral red-shifting of light emitting devices
US20230290806A1 (en) Led device and method of manufacture
US20220262848A1 (en) Led arrays
CN102420281B (en) Photoelectric element and manufacturing method thereof
KR101166132B1 (en) Light Emitting Diode with the secrificial materials and Its manufacturing method
KR101136521B1 (en) Light emitting diode and manufacturing method thereof
KR102370021B1 (en) Method of manufacturing nano-structured semiconductor light emitting device
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
US11521954B2 (en) LED assembly having vertically aligned vertical type micro LED
KR20140036396A (en) Light emitting diode comprising porous transparent electrode and method of fabricating the same
CN114072895A (en) Light emitting device, template of light emitting device and preparation method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant