KR101136521B1 - Light emitting diode and manufacturing method thereof - Google Patents

Light emitting diode and manufacturing method thereof Download PDF

Info

Publication number
KR101136521B1
KR101136521B1 KR1020090115158A KR20090115158A KR101136521B1 KR 101136521 B1 KR101136521 B1 KR 101136521B1 KR 1020090115158 A KR1020090115158 A KR 1020090115158A KR 20090115158 A KR20090115158 A KR 20090115158A KR 101136521 B1 KR101136521 B1 KR 101136521B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
upper semiconductor
light emitting
emitting diode
Prior art date
Application number
KR1020090115158A
Other languages
Korean (ko)
Other versions
KR20110058388A (en
Inventor
우덕하
김선호
이석
변영태
전영민
김재헌
정미
김신근
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020090115158A priority Critical patent/KR101136521B1/en
Publication of KR20110058388A publication Critical patent/KR20110058388A/en
Application granted granted Critical
Publication of KR101136521B1 publication Critical patent/KR101136521B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode and manufacturing method thereof are provided to form an uneven structure on an upper semiconductor layer to reduce the total reflection in a light emitting diode, thereby increasing the light emitting efficiency of the light emitting diode. CONSTITUTION: A first conductive lower semiconductor layer(120), an active layer(130), and a second conductive upper semiconductor layer(140) are formed on a substrate(110). A porous alumina layer(210) including a hole is formed on the upper semiconductor layer. Parts of the upper semiconductor layer, the active layer, and the lower semiconductor layer are etched to form an etching unit(260). The etching process is performed using an alumina layer as a mask.

Description

발광 다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF

본 발명은 일반적으로 반도체 발광 소자에 관한 것이고, 보다 구체적으로는 고효율 및 고휘도의 반도체 발광 다이오드 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to semiconductor light emitting devices, and more particularly, to high efficiency and high brightness semiconductor light emitting diodes and a method of manufacturing the same.

발광 다이오드(light-emitting diode: LED)는 전압을 가했을 때 발광하는 반도체 소자로서, 비교적 낮은 소비 전력으로 원하는 빛 에너지를 얻을 수 있는 특징을 가지는바 조명 장치, 디스플레이 장치 등 여러 전자 분야에 이용된다. 발광 다이오드를 통해 얻어지는 빛 에너지의 크기는 발광 다이오드의 발광 효율 및 휘도 특성에 따라 결정된다. 발광 다이오드가 향상된 특성(즉, 고효율 및 고휘도)을 가지기 위해서는, 발광 다이오드의 외부 양자 효율(external quantum efficiency)이 높아야 한다. 외부 양자 효율은 내부 양자 효율(internal quantum efficiency)과 광 추출 효율(light extraction efficiency)의 곱으로 정해지는 값이므로, 발광 다이오드의 특성을 향상시키기 위해서는 내부 양자 효율 및 광 추출 효율이 증가해야 한다.A light-emitting diode (LED) is a semiconductor device that emits light when a voltage is applied, and has a feature of obtaining desired light energy with relatively low power consumption, and is used in various electronic fields such as lighting devices and display devices. The amount of light energy obtained through the light emitting diode is determined by the luminous efficiency and luminance characteristics of the light emitting diode. In order for a light emitting diode to have improved characteristics (ie, high efficiency and high brightness), the external quantum efficiency of the light emitting diode must be high. Since the external quantum efficiency is determined by the product of the internal quantum efficiency and the light extraction efficiency, the internal quantum efficiency and the light extraction efficiency must be increased to improve the characteristics of the light emitting diode.

발광 다이오드의 내부 양자 효율을 높이기 위한 방안으로 일반적인 벌크 구 조가 아닌 양자샘 구조를 사용하는 기술이 알려져 있다.  그러나, 양질의 양자점을 가지는 발광 다이오드는 그 제작에 어려움이 있다. As a method for increasing the internal quantum efficiency of a light emitting diode, a technique using a quantum fountain structure rather than a general bulk structure is known. However, there is a difficulty in manufacturing a light emitting diode having a good quantum dot.

한편, 발광 다이오드의 광 추출 효율을 높이기 위한 방안으로는, 소자 구조를 피라미드 또는 역피라미드 형태로 만드는 기술, 표면에 요철을 형성하는 기술(surface roughening), 기판에 요철을 형성하는 기술(patterned sapphire substrate: PSS) 등이 알려져 있다. 소자 구조를 피라미드 또는 역피라미드 형태로 만드는 기술은 빛의 입사각을 줄여 내부 전반사가 일어나는 빛의 양을 줄이고 임계각 이내의 입사각을 갖는 빛의 양을 늘림으로써 광 추출 효율을 증가시킨다. 그러나, 소자의 면적이 커지면 광 추출 효율의 증가가 더뎌지므로, 소자의 크기가 작은 경우에만 효과적으로 사용된다. 표면에 요철을 형성하는 기술로는 박막 성장 시 온도를 낮게 하거나, 광학적 리소그래피 또는 홀로그래픽 리소그래피 법을 통해 표면에 패턴을 형성하고 식각을 통해 소자의 표면에 요철을 형성하는 방법이 이용된다. 그러나, 온도를 낮게 하는 경우에는 낮은 온도에서 성장된 박막 특성이 바람직하지 않은 문제점이 있고, 광학적 리소그래피의 경우 줄일 수 있는 요철 크기에 한계가 있다는 문제점이 있으며, 홀로그래픽 리소그래피의 경우 요철이 형성되는 면적을 크게 하기 어렵다는 문제점이 있다. 마지막으로, 기판에 요철을 형성하는 기술은 광학적 리소그래피와 식각을 통해 기판 위에 렌즈 형태의 반구면을 형성하고 박막을 성장시킴으로써 기판과 박막 사이에서 반사되는 빛의 반사각을 변경하여 광추출 효율을 향상시키는 것이다. 그러나 이러한 방법은 기판을 준비하고 박막을 성장하는 과정에서 양질의 박막을 성장하기 어렵다는 문제가 있다.On the other hand, to improve the light extraction efficiency of the light emitting diode, a technique for making the device structure in the form of pyramid or inverted pyramid, a surface roughening technique (surface roughening), a pattern forming irregularities on the substrate (patterned sapphire substrate) : PSS) and the like are known. The technique of making the device structure in the form of pyramids or inverted pyramids increases the light extraction efficiency by reducing the incident angle of light, reducing the amount of light in which total internal reflection occurs and increasing the amount of light having an incident angle within the critical angle. However, as the area of the device becomes larger, the increase in light extraction efficiency is slower, and therefore, it is effectively used only when the size of the device is small. As a technique for forming irregularities on the surface, a method of lowering the temperature during thin film growth, or forming a pattern on the surface through optical lithography or holographic lithography and forming irregularities on the surface of the device through etching is used. However, when the temperature is lowered, there is a problem that the thin film grown at a low temperature is not preferable, and there is a problem in that the size of the unevenness that can be reduced in the case of optical lithography, and the area in which the unevenness is formed in the holographic lithography There is a problem that is difficult to enlarge. Lastly, the technique of forming irregularities on the substrate improves light extraction efficiency by changing the angle of reflection of light reflected between the substrate and the thin film by forming a hemispherical surface in the form of a lens on the substrate through optical lithography and etching. will be. However, this method has a problem that it is difficult to grow a high quality thin film in the process of preparing a substrate and growing a thin film.

본 발명은 고효율 및 고휘도를 가지는 발광 다이오드의 제조 방법을 제공하기 위한 것이다.The present invention is to provide a method of manufacturing a light emitting diode having high efficiency and high brightness.

본 발명의 일 특징에 의하면, 발광 다이오드 제조 방법으로서, 기판을 준비하는 단계; 상기 기판 위에 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 적층하는 단계; 상기 상부 반도체 층 위에 나노미터 크기의 구조를 형성하는 단계; 및 상기 나노미터 크기의 구조를 마스크로 이용하여 상기 적층된 복수의 층의 적어도 일부를 식각하는 단계를 포함하는 발광 다이오드 제조 방법이 제공된다.According to one aspect of the invention, there is provided a light emitting diode manufacturing method comprising the steps of: preparing a substrate; Stacking a plurality of layers including a lower semiconductor layer of a first conductivity type, an active layer, and an upper semiconductor layer of a second conductivity type on the substrate; Forming a nanometer-sized structure on the upper semiconductor layer; And etching at least a portion of the stacked plurality of layers by using the nanometer-sized structure as a mask.

본 발명의 일 실시예에 의하면, 상기 상부 반도체 층 위에 나노미터 크기의 구조를 형성하는 단계는, 상기 상부 반도체 층 위에 알루미늄 층을 증착하는 단계; 및 상기 알루미늄 층에 양극 산화 공정을 가하여 나노미터 크기의 구멍을 갖는 다공성 알루미나 층을 형성하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the forming of the nanometer-sized structure on the upper semiconductor layer may include depositing an aluminum layer on the upper semiconductor layer; And applying an anodizing process to the aluminum layer to form a porous alumina layer having a nanometer sized hole.

추가적으로, 상기 상부 반도체 층 위에 나노미터 크기의 구조를 형성하는 단계는, 상기 다공성 알루미나 층의 상기 나노미터 크기의 구멍에 금속을 증착하는 단계 및 상기 다공성 알루미나 층을 제거함으로써 상기 상부 반도체 층 위에 나노미터 크기의 금속 디스크를 형성하는 단계를 더 포함할 수 있다.Additionally, forming a nanometer-sized structure over the upper semiconductor layer comprises depositing a metal into the nanometer-sized holes in the porous alumina layer and removing the porous alumina layer to nanometer over the upper semiconductor layer. The method may further include forming a metal disk of the size.

본 발명의 다른 일 실시예에 의하면, 상기 나노미터 크기의 구조를 마스크로 이용하여 상기 적층된 복수의 층의 적어도 일부를 식각하는 단계는, 상기 상부 반도체 층의 일부를 식각하는 단계를 포함할 수 있다.According to another embodiment of the present invention, etching at least a portion of the stacked plurality of layers by using the nanometer-sized structure as a mask may include etching a portion of the upper semiconductor layer. have.

본 발명의 선택적인 실시예에 의하면, 상기 나노미터 크기의 구조를 마스크로 이용하여 상기 적층된 복수의 층의 일부를 식각하는 단계는, 상기 상부 반도체 층, 상기 활성층 및 상기 하부 반도체 층의 일부를 식각하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present disclosure, etching the portion of the stacked plurality of layers by using the nanometer-sized structure as a mask may include forming a portion of the upper semiconductor layer, the active layer, and the lower semiconductor layer. Etching may be included.

본 발명에 따른 발광 다이오드 제조 방법은 상기 마스크를 제거하는 단계를 더 포함할 수 있다.The method of manufacturing a light emitting diode according to the present invention may further include removing the mask.

본 발명의 다른 일 특징에 의하면, 기판, 및 기판 위에 적층된, 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 포함하고, 상기 적층된 복수의 층의 적어도 일부는 나노미터 크기의 구조로 식각된 부분을 포함하는, 발광 다이오드가 제공된다.According to another aspect of the invention, a plurality of layers comprising a substrate and a plurality of layers comprising a lower semiconductor layer of a first conductivity type, an active layer and an upper semiconductor layer of a second conductivity type stacked on the substrate, At least a portion of the layer of is provided with a light emitting diode comprising a portion etched into the structure of the nanometer size.

본 발명의 실시예들에 따르면, 고효율 및 고휘도를 가지는 발광 다이오드가 제공될 수 있다.According to embodiments of the present invention, a light emitting diode having high efficiency and high brightness may be provided.

첨부 도면을 참조하여 본 발명의 실시예에 관해 상세히 설명한다. 이하에서는, 본 발명의 요지를 불필요하게 흐릴 우려가 있다고 판단되는 경우 이미 공지된 기능 및 구성에 관한 구체적인 설명을 생략한다. 또한, 이하에서 설명하는 내용은 본 발명의 일 실시예에 관한 것일 뿐 본 발명이 이로써 제한되는 것은 아님을 알아 야 한다.Embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following, when it is determined that there is a risk of unnecessarily obscuring the gist of the present invention, a detailed description of already known functions and configurations will be omitted. In addition, it should be understood that the following description relates to one embodiment of the present invention, but the present invention is not limited thereto.

도 1a-1e는 본 발명의 일 실시예에 따라 발광 다이오드(100)가 제조되는 공정을 설명하기 위한 도면이다. 도 1a를 참조하면, 기판(110) 위에 하부 반도체 층(120), 활성층(130), 상부 반도체 층(140)이 순차적으로 적층된다. 일 실시예에서, 기판(110)은 GaN, SiC를 표면에 형성한 실리콘 기판, 단결정의 SiC기판, 사파이어 기판, GaN 기판 등일 수 있다. 활성층(130)은 전자(electron) 및 정공(hole)인 캐리어가 재결합되는 영역으로서, InGaN, AlGaN, GaN, AlInGaN 등을 포함하여 이루어진다. 활성층(130)은 양자 우물층(well layer)과 장벽층(barrier layer)이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 화학식 InxAlyGa1 -x- yN (0≤x, 0≤y, x+y≤1)으로 표현되는 III족, 또는 V족 화합물 반도체 층일 수 있다. 장벽층과 우물층은 실리콘(Si) 또는 마그네슘(Mg) 등을 도핑하여 형성될 수 있다. 활성층(130)의 양자 우물층을 구성하고 있는 물질의 종류에 따라 발광다이오드 소자에서 방출되는 빛의 발광 파장이 결정된다.1A-1E illustrate a process of manufacturing a light emitting diode 100 according to an exemplary embodiment of the present invention. Referring to FIG. 1A, the lower semiconductor layer 120, the active layer 130, and the upper semiconductor layer 140 are sequentially stacked on the substrate 110. In an embodiment, the substrate 110 may be a silicon substrate having GaN, SiC formed on a surface thereof, a single crystal SiC substrate, a sapphire substrate, a GaN substrate, or the like. The active layer 130 is an area in which carriers, which are electrons and holes, are recombined and include InGaN, AlGaN, GaN, AlInGaN, and the like. The active layer 130 may be a multilayer film in which quantum well layers and barrier layers are repeatedly formed. The barrier layer and the well layer may be a Group III or Group V compound semiconductor layer, which is represented by the formula In x Al y Ga 1 -x- y N (0≤x, 0≤y, x + y≤1). The barrier layer and the well layer may be formed by doping silicon (Si) or magnesium (Mg). The emission wavelength of light emitted from the light emitting diode device is determined according to the type of material constituting the quantum well layer of the active layer 130.

하부 반도체 층(120)과 상부 반도체 층(140)은 서로 반대되는 도전형을 갖는다.  하부 반도체 층(120)이 n형일 경우 상부 반도체 층(140)은 p형이고, 하부 반도체 층(120)이 p형일 경우 상부 반도체 층(140)은 n형이다. 일 실시예에서, n형 반도체 층은 질화물계 반도체(III-V족 반도체)를 포함하고, N형 InxAlyGa1 -x- yN (0≤x, 0≤y, x+y≤1)으로 형성될 수 있다. p형 반도체 층은 질화물계 반도체(III-V족 반도체)를 포함하고, p형 InxAlyGa1 -x- yN (0≤x, 0≤y, x+y≤1)으로 형성될 수 있 다.The lower semiconductor layer 120 and the upper semiconductor layer 140 have opposite conductivity types. When the lower semiconductor layer 120 is n-type, the upper semiconductor layer 140 is p-type, and when the lower semiconductor layer 120 is p-type, the upper semiconductor layer 140 is n-type. In one embodiment, the n-type semiconductor layer comprises a nitride based semiconductor (Group III-V semiconductor), and the N-type In x Al y Ga 1 -x- y N (0 ≦ x, 0 ≦ y, x + y ≦ 1). The p-type semiconductor layer includes a nitride based semiconductor (Group III-V semiconductor), and the p-type In x Al y Ga 1- x- y N (0 ≦ x, 0 ≦ y, x + y ≦ 1).

이어서, 도 1b를 참조하면, 상부 반도체 층(140) 위에 알루미늄 층(200)이 증착된다. 알루미늄 층(200)을 증착하기 위해 열증착법(thermal evaporation), 전자빔증착법(e-beam evaporation), 스퍼터링(sputtering) 등을 포함하는 공지의 증착법이 이용될 수 있다.  증착된 알루미늄 층(200)에 대해서 양극 산화 공정(anodization)이 수행된다. 양극 산화 공정은 금속(예를 들어, 알루미늄)을 전기화학적으로 산화시켜 금속산화물(예를 들어, 알루미나)로 만드는 기술로서, 이를 통해 나노미터 크기의 나노 구조가 형성될 수 있다. 일 실시예에서, 양극 산화 공정 중에 알루미늄 층(200)은 산성 용액에 침적된다. 산성 용액은 인산(phosphoric acid), 옥살산(oxalic acid), 황산(sulfuric acid) 용액 등을 포함한다. 산성 용액에 침적된 알루미늄 층(200)은 전기 화학적 반응에 의해 산화됨에 따라 그 표면으로부터 상부 반도체 층(140) 쪽으로 홀을 형성한다. 일 실시예에서 양극 산화 공정은 수회에 걸쳐 반복 수행될 수 있다.Subsequently, referring to FIG. 1B, an aluminum layer 200 is deposited over the upper semiconductor layer 140. Known deposition methods, including thermal evaporation, e-beam evaporation, sputtering, and the like, can be used to deposit the aluminum layer 200. Anodization is performed on the deposited aluminum layer 200. The anodic oxidation process is a technique of electrochemically oxidizing a metal (eg, aluminum) to a metal oxide (eg, alumina), through which nanometer-sized nanostructures can be formed. In one embodiment, the aluminum layer 200 is deposited in an acidic solution during the anodic oxidation process. Acidic solutions include phosphoric acid, oxalic acid, sulfuric acid solutions, and the like. The aluminum layer 200 deposited in the acidic solution forms a hole from the surface toward the upper semiconductor layer 140 as it is oxidized by an electrochemical reaction. In one embodiment, the anodic oxidation process may be repeated several times.

도 1c는 본 발명의 일 실시예에 따라 양극 산화 공정이 수행된 이후 발광 다이오드(100)의 단면도를 도시한다. 도시된 바와 같이, 발광 다이오드(100)에는 알루미나 층(Al2O3)(210) 및 홀(220)이 형성된다.  일 실시예에서, 홀(220)은 수 내지 수백 나노미터의 직경을 가질 수 있다. 일 실시예에서, 홀(220)의 직경은 500nm이하일 수 있다. 홀(220)의 크기는 양극 산화 처리 과정 중 인가되는 전압, 사용된 산성 용액의 종류 및 적용 시간에 따라 달라질 수 있다. 가령, 알루미늄 층(200) 을 산성 용액에 침적시킨 시간이 길어질수록 홀(220)의 크기는 커질 것이다.1C illustrates a cross-sectional view of a light emitting diode 100 after an anodization process is performed in accordance with one embodiment of the present invention. As illustrated, an alumina layer (Al 2 O 3 ) 210 and a hole 220 are formed in the light emitting diode 100. In one embodiment, the hole 220 may have a diameter of several hundreds of nanometers. In one embodiment, the diameter of the hole 220 may be 500 nm or less. The size of the hole 220 may vary depending on the voltage applied during the anodic oxidation process, the type of acidic solution used, and the application time. For example, the longer the time for which the aluminum layer 200 is immersed in the acidic solution, the larger the size of the hole 220 will be.

도 1d는 본 발명의 일 실시예에 따라 상부 반도체 층의 일부에 식각 공정을 수행한 이후에 얻어지는 발광 다이오드(100)의 단면도이다. 식각 공정은, 홀(220)이 형성된 알루미나 층(210)을 섀도우마스크로 하여, 상부 반도체 층(140)의 표면을 소정 깊이로 식각함으로써 진행된다. 일 실시예에 따라, 건식 식각(dry etching) 또는 습식 식각(wet etching)이 수행될 수 있다. 식각 공정이 진행됨에 따라, 상부 반도체 층(140)에는 홀(220)과 대응하는 크기를 가지는 홀(230)이 형성된다. 도 1e에 도시된 바와 같이, 전기적 접촉 저항을 줄이기 위해 알루미나 층(210)은 선택적으로 제거될 수 있다. 이로써, 본 실시예에 따라 제조된 발광 다이오드(100)는 상부 반도체 층(140)이 요철 구조를 가진다. 요철 구조는 발광 다이오드 내부에서의 전반사를 감소시켜 활성층으로부터 표면에 도달한 빛이 효과적으로 외부로 빠져나올 수 있도록 함으로써, 발광 다이오드의 발광 효율, 휘도 특성을 향상시킨다.1D is a cross-sectional view of a light emitting diode 100 obtained after performing an etching process on a portion of an upper semiconductor layer in accordance with an embodiment of the present invention. The etching process is performed by etching the surface of the upper semiconductor layer 140 to a predetermined depth by using the alumina layer 210 having the holes 220 as a shadow mask. According to one embodiment, dry etching or wet etching may be performed. As the etching process proceeds, a hole 230 having a size corresponding to that of the hole 220 is formed in the upper semiconductor layer 140. As shown in FIG. 1E, the alumina layer 210 may be selectively removed to reduce electrical contact resistance. Thus, in the light emitting diode 100 manufactured according to the present embodiment, the upper semiconductor layer 140 has an uneven structure. The uneven structure reduces the total reflection inside the light emitting diode so that the light reaching the surface from the active layer can effectively escape to the outside, thereby improving the luminous efficiency and luminance characteristics of the light emitting diode.

도 2a-2d는 본 발명의 다른 일 실시예에 따라 발광 다이오드(200)가 제조되는 공정을 설명하기 위한 도면이다. 2A and 2D are views for explaining a process of manufacturing the light emitting diodes 200 according to another embodiment of the present invention.

도 2a를 참조하면, 기판(110), 하부 반도체 층(120), 활성층(130), 상부 반도체 층(140)이 적층되고, 상부 반도체 층(140) 위에 홀(220)이 형성된 다공성 알루미나 층(210)이 준비된다. 도 2b에서는, 알루미나 층(210)에 형성된 홀(220)에 금속 물질을 채워 넣음으로써 상부 반도체 층(140) 위에 금속 디스크(240)가 형성된다. 금속 디스크(240)는 홀(220)에 대응하는 크기를 가지며, 일 실시예에서, 금 속 디스크(240)의 직경은 수 내지 수백 나노미터일 수 있다. 홀(220)에 금속 물질을 채워 넣기 위해, 화학 기상 증착(chemical vapor deposition: CVD), 진공 증착(evaporation), 스퍼터링 등의 공지의 증착 방법이 이용될 수 있다. 일 실시예에서, 금속 물질은 Al, Cu, Mg 등을 포함하고, 식각 과정에서 식각되지 않는다. 도 2c에서는, 금속 디스크(240)를 마스크로 하여 식각 공정이 수행된다. 식각 공정을 통해, 상부 반도체 층(140)의 일부가 식각되고, 상부 반도체 층(140)에는 금속 마스크(240)에 대응하는 크기의 돌출부(250)가 형성된다. 이후, 도 2d를 참고로 하면, 빛의 방출 효율을 높이기 위해 금속 디스크(240)가 제거된다. 이와 같이, 본 실시예에에 따라 제조된 발광 다이오드(200) 역시 상부 반도체 층(140)이 요철 구조를 가진다. 따라서, 상부 반도체 층(140)의 요철 구조에 따라 발광 다이오드의 특성이 향상된다.Referring to FIG. 2A, a porous alumina layer in which a substrate 110, a lower semiconductor layer 120, an active layer 130, and an upper semiconductor layer 140 are stacked and a hole 220 is formed on the upper semiconductor layer 140 ( 210 is ready. In FIG. 2B, the metal disk 240 is formed on the upper semiconductor layer 140 by filling a metal material into the hole 220 formed in the alumina layer 210. The metal disk 240 has a size corresponding to the hole 220, and in one embodiment, the diameter of the metal disk 240 may be several to several hundred nanometers. In order to fill the hole 220 with a metal material, a known deposition method such as chemical vapor deposition (CVD), evaporation, and sputtering may be used. In one embodiment, the metal material includes Al, Cu, Mg, and the like, and is not etched during the etching process. In FIG. 2C, an etching process is performed using the metal disk 240 as a mask. A portion of the upper semiconductor layer 140 is etched through the etching process, and a protrusion 250 having a size corresponding to the metal mask 240 is formed in the upper semiconductor layer 140. Thereafter, referring to FIG. 2D, the metal disk 240 is removed to increase light emission efficiency. As such, the upper semiconductor layer 140 also has a concave-convex structure in the light emitting diode 200 manufactured according to the present embodiment. Therefore, the characteristics of the light emitting diode are improved according to the uneven structure of the upper semiconductor layer 140.

도 3a-3b는 본 발명의 다른 실시예에 따라 발광 다이오드(300)가 제조되는 공정을 설명하기 위한 도면이다. 3A and 3B are diagrams for describing a process of manufacturing the light emitting diode 300 according to another embodiment of the present invention.

도 3a를 참조하면, 기판(110), 하부 반도체 층(120), 활성층(130), 상부 반도체 층(140)이 적층되고, 상부 반도체 층(140) 위에 홀(220)이 형성된 다공성의 알루미나 층(210)이 준비된다. 도 3b에 도시된 바와 같이, 본 실시예에서는 상부 반도체 층(140), 활성층(130) 및 하부 반도체 층(120) 각각의 일부가 식각되어, 식각부(260)가 형성된다. 상기 식각 과정은 알루미나 층(210)을 마스크로 이용해 수행된다. 일 실시예에서, 상기 식각부(260)는 수 내지 수백 나노미터의 크기를 가 진다. 도시되지 않았지만, 이후 식각부(260)는 SiO2, SiC, SiN 등을 포함하는 절연 물질로 채워질 수 있다. Referring to FIG. 3A, a porous alumina layer in which a substrate 110, a lower semiconductor layer 120, an active layer 130, and an upper semiconductor layer 140 are stacked and a hole 220 is formed on the upper semiconductor layer 140 is provided. 210 is prepared. As shown in FIG. 3B, a portion of each of the upper semiconductor layer 140, the active layer 130, and the lower semiconductor layer 120 is etched to form an etched portion 260. The etching process is performed using the alumina layer 210 as a mask. In one embodiment, the etch 260 has a size of several to several hundred nanometers. Although not shown, the etching unit 260 may be filled with an insulating material including SiO 2 , SiC, SiN, and the like.

본 실시예에 따라 제조된 발광 다이오드(300)에서 남아 있는 활성층(130)은 나노미터 크기의 홀(260)에 둘러싸인 형태가 되며, 이 경우 활성층(130)의 에너지 구조는 양자 효과로 인해 양자샘이 아닌 양자점의 특성을 지니게 된다. 따라서, 발광 다이오드(300)의 내부 양자 효율이 증대된다. 또한, 남아있는 하부 반도체 층(120), 활성층(130) 및 상부 반도체 층(140)은 수 내지 수백 나노미터 간격으로 소정의 패턴을 형성하므로, 이를 통과하는 전하는 구속 효과에 의해 충돌없이 투과하는 탄도 전송(ballistic transport)을 하게 된다.  따라서, 발열 감소, 전력 소모 감소 등의 효과를 가져올 수 있다. 또한, 활성층(130)에서 방출되는 빛의 파장은 활성층(130)을 둘러싼 식각부(260)의 직경보다 크기 때문에, 빛의 구속이 용이하지 않고 오히려 방출이 용이하게 되어 발광 효율이 향상될 수 있다. 즉, 본 실시예에 따라 제조된 발광 다이오드(300)는 전하의 양자 구속 효과, 나노미터 크기의 패턴 형성에 의한 전하의 탄도 전송 효과, 나노미터 크기의 구조에 의한 빛의 불구속 효과 등에 의하여 빛의 방출 효율이 향상된다. The active layer 130 remaining in the light emitting diode 300 manufactured according to the present embodiment is surrounded by a hole 260 having a nanometer size, and in this case, the energy structure of the active layer 130 is a quantum fountain due to the quantum effect. It has the characteristics of quantum dots. Therefore, the internal quantum efficiency of the light emitting diode 300 is increased. In addition, since the remaining lower semiconductor layer 120, the active layer 130, and the upper semiconductor layer 140 form a predetermined pattern at intervals of several hundreds of nanometers, charges passing therethrough transmit a collision without collision due to a restraining effect. Ballistic transport. Therefore, it is possible to bring about effects such as heat generation reduction and power consumption reduction. In addition, since the wavelength of the light emitted from the active layer 130 is larger than the diameter of the etched portion 260 surrounding the active layer 130, light is not easily constrained and rather easy to emit, thereby improving luminous efficiency. . That is, the light emitting diode 300 manufactured according to the present embodiment has the effect of light due to the quantum confinement effect of the charge, the ballistic transfer effect of the charge by the formation of the nanometer-sized pattern, the disturbance effect of the light by the nanometer-sized structure, etc. Emission efficiency is improved.

도 4a-4d는 본 발명의 다른 일 실시예에 따라 발광 다이오드(400)가 제조되는 공정을 설명하기 위한 도면이다. 4A and 4D are views for explaining a process of manufacturing the light emitting diode 400 according to another embodiment of the present invention.

도 4a를 참조하면, 기판(110), 하부 반도체 층(120), 활성층(130), 상부 반도체 층(140)이 적층되고, 상부 반도체 층(140) 위에 홀(220)이 형성된 다공성 알 루미나 층(210)이 준비된다. 이어서, 도 4b에 도시된 바와 같이, 알루미나 층(210)에 형성된 홀(220)에 금속 물질을 채워 넣어, 금속 디스크(240)를 형성한다. 금속 디스크 형성 방법 및 금속 디스크를 구성하는 물질은 이미 설명한 바와 같다. 도 4c에서는 알루미나 층(210)이 제거된다. 이후 도 4d에서는, 금속 디스크(240)를 마스크로 하여 상부 반도체층(140), 활성층(130) 및 하부 반도체층(120) 각각의 일부가 식각되어, 기둥부(270)가 형성된다. 일 실시예에서 기둥부(270)는 수 내지 수백 나노미터의 크기를 가진다. Referring to FIG. 4A, a porous alumina layer in which a substrate 110, a lower semiconductor layer 120, an active layer 130, and an upper semiconductor layer 140 are stacked and a hole 220 is formed on the upper semiconductor layer 140 is illustrated. 210 is prepared. Subsequently, as shown in FIG. 4B, a metal material is filled in the hole 220 formed in the alumina layer 210 to form the metal disk 240. The metal disk forming method and the materials constituting the metal disk have already been described. In FIG. 4C, the alumina layer 210 is removed. Subsequently, in FIG. 4D, a portion of each of the upper semiconductor layer 140, the active layer 130, and the lower semiconductor layer 120 is etched using the metal disk 240 as a mask to form the pillar part 270. In one embodiment pillar portion 270 has a size of several to several hundred nanometers.

본 실시예에서, 남아있는 활성층(130)은 나노미터 크기의 기둥부(270)를 형성하기 때문에, 활성층(130)의 에너지 구조는 양자 효과로 인해 양자점의 특성을 가진다. 또한, 남아있는 하부 반도체 층(120), 활성층(130) 및 상부 반도체 층(140)은 나노미터 크기의 패턴을 형성하므로 발열 감소, 전력 소모 감소 등의 효과를 가져올 수 있다. 또한, 활성층(130)에서 방출되는 빛의 파장이 기둥부(270)의 직경보다 크기 때문에, 빛은 쉽게 구속되지 않고 그 방출이 용이하게 되어 발광 효율이 향상될 수 있다. In the present embodiment, since the remaining active layer 130 forms a nanometer-sized pillar portion 270, the energy structure of the active layer 130 has the characteristics of quantum dots due to the quantum effect. In addition, since the remaining lower semiconductor layer 120, the active layer 130, and the upper semiconductor layer 140 form nanometer-sized patterns, effects such as heat generation and power consumption may be reduced. In addition, since the wavelength of the light emitted from the active layer 130 is larger than the diameter of the pillar portion 270, the light is not easily constrained and the emission is easy, so that the luminous efficiency may be improved.

본 발명의 다양한 기능 및 특징이 다양한 실시예로 설명되었지만, 이는 본 발명을 한정하는 것이 아니다. 오히려, 당업자는 본 발명의 사상 및 범위를 벗어나지 않는 내에서 다양하게 변형, 재구성 및 대체될 수 있다고 이해할 것이다. 따라서, 본 발명의 사상 및 범위에 속하는 모든 변형 및 변경을 이하의 특허청구범위에 의해 모두 포괄하고자 한다.Although various functions and features of the present invention have been described in various embodiments, it is not intended to limit the present invention. Rather, one skilled in the art will understand that various modifications, reconfigurations and substitutions can be made without departing from the spirit and scope of the invention. Accordingly, all modifications and changes that fall within the spirit and scope of the present invention are intended to be covered by the following claims.

도 1a-1e는 본 발명의 일 실시예에 따라 발광 다이오드가 제조되는 공정을 설명하기 위한 도면.1A-1E illustrate a process of manufacturing a light emitting diode according to an embodiment of the present invention.

도 2a-2d는 본 발명의 다른 일 실시예에 따라 발광 다이오드가 제조되는 공정을 설명하기 위한 도면. 2A-2D illustrate a process of manufacturing a light emitting diode according to another embodiment of the present invention.

도 3a-3b는 본 발명의 다른 일 실시예에 따라 발광 다이오드가 제조되는 공정을 설명하기 위한 도면. 3A and 3B are views for explaining a process of manufacturing a light emitting diode according to another embodiment of the present invention.

도 4a-4d는 본 발명의 다른 일 실시예에 따라 발광 다이오드가 제조되는 공정을 설명하기 위한 도면. 4A-4D illustrate a process of manufacturing a light emitting diode according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

110: 기판 110: substrate

120: 하부 반도체 층 120: lower semiconductor layer

130: 활성층 130: active layer

140: 상부 반도체 층 140: upper semiconductor layer

200: 알루미늄 층 200: aluminum layer

210: 알루미나 층 210: alumina layer

220: 홀 220: hall

230: 홀230: hall

240: 금속 디스크 240: metal disk

250: 돌출부250: protrusion

260: 식각부260: etching portion

270: 기둥부270: pillar

Claims (11)

발광 다이오드 제조 방법으로서, As a light emitting diode manufacturing method, 기판을 준비하는 단계; Preparing a substrate; 상기 기판 위에 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 적층하는 단계; Stacking a plurality of layers including a lower semiconductor layer of a first conductivity type, an active layer, and an upper semiconductor layer of a second conductivity type on the substrate; 상기 상부 반도체층 위에 알루미늄 층을 증착하는 단계; Depositing an aluminum layer over the upper semiconductor layer; 상기 알루미늄 층에 양극 산화 공정을 가하여 나노미터 크기의 홀을 갖는 다공성 알루미나 층을 형성하는 단계; 및 Applying an anodization process to the aluminum layer to form a porous alumina layer having holes of nanometer size; And 상기 다공성 알루미나 층을 마스크로 이용하여, 상기 상부 반도체 층의 일부를 식각하여 식각부를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.Using the porous alumina layer as a mask, etching a portion of the upper semiconductor layer to form an etched portion. 발광 다이오드 제조 방법으로서, As a light emitting diode manufacturing method, 기판을 준비하는 단계; Preparing a substrate; 상기 기판 위에 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 적층하는 단계; Stacking a plurality of layers including a lower semiconductor layer of a first conductivity type, an active layer, and an upper semiconductor layer of a second conductivity type on the substrate; 상기 상부 반도체 층 위에 알루미늄 층을 증착하는 단계; Depositing an aluminum layer over the upper semiconductor layer; 상기 알루미늄 층에 양극 산화 공정을 가하여 나노미터 크기의 홀을 갖는 다공성 알루미나 층을 형성하는 단계; 및 Applying an anodization process to the aluminum layer to form a porous alumina layer having holes of nanometer size; And 상기 다공성 알루미나 층을 마스크로 이용하여, 상기 상부 반도체 층, 상기 활성층 및 상기 하부 반도체 층의 일부를 식각하여 식각부를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법. And etching a portion of the upper semiconductor layer, the active layer, and the lower semiconductor layer by using the porous alumina layer as a mask to form an etched portion. 제2항에 있어서, 3. The method of claim 2, 상기 식각부에 절연 물질을 채우는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법. The method of manufacturing a light emitting diode further comprising the step of filling the etching material with an insulating material. 발광 다이오드 제조 방법으로서, As a light emitting diode manufacturing method, 기판을 준비하는 단계; Preparing a substrate; 상기 기판 위에 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 적층하는 단계; Stacking a plurality of layers including a lower semiconductor layer of a first conductivity type, an active layer, and an upper semiconductor layer of a second conductivity type on the substrate; 상기 상부 반도체 층 위에 알루미늄 층을 증착하는 단계; Depositing an aluminum layer over the upper semiconductor layer; 상기 알루미늄 층에 양극 산화 공정을 가하여 나노미터 크기의 홀을 갖는 다공성 알루미나 층을 형성하는 단계; Applying an anodization process to the aluminum layer to form a porous alumina layer having holes of nanometer size; 상기 다공성 알루미나 층에 형성된 상기 나노미터 크기의 홀에 금속을 증착하는 단계; Depositing a metal in the nanometer sized hole formed in the porous alumina layer; 상기 다공성 알루미나 층을 제거하여, 상기 상부 반도체 층 위에 나노미터 크기의 금속 디스크를 형성하는 단계; 및 Removing the porous alumina layer to form a nanometer sized metal disk on the upper semiconductor layer; And 상기 나노미터 크기의 금속 디스크를 마스크로 이용하여, 상기 상부 반도체 층의 일부를 식각하여 식각부를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법. Using the nanometer-sized metal disk as a mask to etch a portion of the upper semiconductor layer to form an etched portion. 발광 다이오드 제조 방법으로서, As a light emitting diode manufacturing method, 기판을 준비하는 단계; Preparing a substrate; 상기 기판 위에 제1 도전형의 하부 반도체 층, 활성층 및 제2 도전형의 상부 반도체 층을 포함하는 복수의 층을 적층하는 단계; Stacking a plurality of layers including a lower semiconductor layer of a first conductivity type, an active layer, and an upper semiconductor layer of a second conductivity type on the substrate; 상기 상부 반도체 층 위에 알루미늄 층을 증착하는 단계; Depositing an aluminum layer over the upper semiconductor layer; 상기 알루미늄 층에 양극 산화 공정을 가하여 나노미터 크기의 홀을 갖는 다공성 알루미나 층을 형성하는 단계; Applying an anodization process to the aluminum layer to form a porous alumina layer having holes of nanometer size; 상기 다공성 알루미나 층에 형성된 상기 나노미터 크기의 홀에 금속을 증착하는 단계; Depositing a metal in the nanometer sized hole formed in the porous alumina layer; 상기 다공성 알루미나 층을 제거하여, 상기 상부 반도체 층 위에 나노미터 크기의 금속 디스크를 형성하는 단계; 및 Removing the porous alumina layer to form a nanometer sized metal disk on the upper semiconductor layer; And 상기 나노미터 크기의 금속 디스크를 마스크로 이용하여, 상기 상부 반도체 층, 상기 활성층 및 상기 하부 반도체 층의 일부를 식각하여 식각부를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법. And etching a portion of the upper semiconductor layer, the active layer, and the lower semiconductor layer using the nanometer-sized metal disk as a mask to form an etched portion. 제5항에 있어서, The method of claim 5, 상기 식각부에 절연 물질을 채우는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 제조 방법.The method of manufacturing a light emitting diode further comprising the step of filling the etching material with an insulating material. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020090115158A 2009-11-26 2009-11-26 Light emitting diode and manufacturing method thereof KR101136521B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090115158A KR101136521B1 (en) 2009-11-26 2009-11-26 Light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115158A KR101136521B1 (en) 2009-11-26 2009-11-26 Light emitting diode and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025427A Division KR20120031994A (en) 2012-03-13 2012-03-13 Light emitting diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110058388A KR20110058388A (en) 2011-06-01
KR101136521B1 true KR101136521B1 (en) 2012-04-17

Family

ID=44393897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115158A KR101136521B1 (en) 2009-11-26 2009-11-26 Light emitting diode and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101136521B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312661B1 (en) * 2011-01-12 2013-09-27 국립대학법인 울산과학기술대학교 산학협력단 Nanostructure based light emitting diode and method of manufacturing the same
KR101554032B1 (en) 2013-01-29 2015-09-18 삼성전자주식회사 Nano sturucture semiconductor light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070029223A (en) * 2007-01-31 2007-03-13 전북대학교산학협력단 The compound semiconductor optoelectronic devices of cavity-resonant quantum structures with photonic crystal reflectors
KR20080003486A (en) * 2006-07-03 2008-01-08 삼성전기주식회사 Polarized semiconductor light emitting device
KR20080015190A (en) * 2006-08-14 2008-02-19 삼성전기주식회사 Forming method for surface unevenness and manufacturing method for nitride semiconductor light emitting device using thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080003486A (en) * 2006-07-03 2008-01-08 삼성전기주식회사 Polarized semiconductor light emitting device
KR20080015190A (en) * 2006-08-14 2008-02-19 삼성전기주식회사 Forming method for surface unevenness and manufacturing method for nitride semiconductor light emitting device using thereof
KR20070029223A (en) * 2007-01-31 2007-03-13 전북대학교산학협력단 The compound semiconductor optoelectronic devices of cavity-resonant quantum structures with photonic crystal reflectors

Also Published As

Publication number Publication date
KR20110058388A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP4970782B2 (en) Light emitting device including concavo-convex structure and manufacturing method thereof
KR101258583B1 (en) Nano lod light emitting device and method of manufacturing the same
KR100682872B1 (en) Manufacturing method of semiconductor device having high efficiency
TWI521734B (en) A III-V nitride semiconductor epitaxial wafer, a device including the epitaxial wafer, and a method for preparing the same
KR101316120B1 (en) Fabrication method of light emitting device having scattering center using anodic aluminum oxide and light emitting device thereby
KR102501822B1 (en) Optoelectronic devices with light emitting diodes
KR101258582B1 (en) Nano rod light emitting device
JP2007221142A (en) Semiconductor light-emitting device, and method of manufacturing same
KR20120058137A (en) Nano rod light emitting device and method of manufacturing the same
TW201234421A (en) Method for fabricating a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component
KR20130025856A (en) Nano rod light emitting device
EP2560216B1 (en) Light emitting diode and manufacturing method thereof, light emitting device
KR101457202B1 (en) Light emitting diode having the transparent electrode layer with nano rods or nano holes and method of fabricating the same
US8945958B2 (en) Methods for manufacturing light emitting diode and light emitting device
KR101136521B1 (en) Light emitting diode and manufacturing method thereof
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
CN110838538A (en) Light-emitting diode element and preparation method thereof
KR101272707B1 (en) Light emitting diode having nano wire electrode pad and method of fabricating the light emitting diode thereby
JP2023536360A (en) LED device and method for manufacturing LED device
TWI443864B (en) Fabrication of crystalline structure
KR101166132B1 (en) Light Emitting Diode with the secrificial materials and Its manufacturing method
KR20120031994A (en) Light emitting diode and manufacturing method thereof
KR20140036396A (en) Light emitting diode comprising porous transparent electrode and method of fabricating the same
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
TW201225338A (en) Method for manufacturing light-emitting semiconductor chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee