KR102460422B1 - Power semiconductor chip and power semiconductor system - Google Patents
Power semiconductor chip and power semiconductor system Download PDFInfo
- Publication number
- KR102460422B1 KR102460422B1 KR1020200173326A KR20200173326A KR102460422B1 KR 102460422 B1 KR102460422 B1 KR 102460422B1 KR 1020200173326 A KR1020200173326 A KR 1020200173326A KR 20200173326 A KR20200173326 A KR 20200173326A KR 102460422 B1 KR102460422 B1 KR 102460422B1
- Authority
- KR
- South Korea
- Prior art keywords
- power semiconductor
- semiconductor chip
- gate
- gate terminal
- sensing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 238000000034 method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 69
- 239000012535 impurity Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- -1 region Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
본 발명의 일 관점에 의한 전력 반도체 칩은, 메인 셀 영역 및 온도 센서 영역을 포함하는 반도체층과, 상기 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들과, 상기 온도 센서 영역에 형성된 복수의 온도 센서 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 게이트 전극에 연결된 게이트 단자와, 상기 온도 센서 트랜지스터들의 게이트 전극에 연결된 센싱 게이트 단자와, 외부로부터 상기 게이트 단자에 인가되는 게이트 전압이 배분되어 상기 센싱 게이트 단자에 인가되도록, 상기 게이트 단자와 상기 센싱 게이트 단자 사이에 접속된 제 1 배분 저항과, 상기 복수의 온도 센서 트랜지스터들의 출력에 연결된 온도 센싱 단자를 포함한다.A power semiconductor chip according to an aspect of the present invention includes a semiconductor layer including a main cell region and a temperature sensor region, a plurality of power semiconductor transistors formed in the main cell region, and a plurality of temperature sensors formed in the temperature sensor region Transistors, a gate terminal connected to the gate electrode of the plurality of power semiconductor transistors, a sensing gate terminal connected to the gate electrode of the temperature sensor transistors, and a gate voltage applied to the gate terminal from the outside are distributed to the sensing gate terminal a first distribution resistor connected between the gate terminal and the sensing gate terminal, and a temperature sensing terminal connected to outputs of the plurality of temperature sensor transistors.
Description
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 전달을 스위칭하기 위한 전력 반도체 칩 및 전력 반도체 시스템에 관한 것이다.BACKGROUND OF THE
전력 반도체 소자와 이를 이용한 전력 반도체 칩은 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(Power MOSFET) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다. A power semiconductor device and a power semiconductor chip using the same are semiconductor devices operating in a high voltage and high current environment. For example, the power semiconductor device may include an insulated gate bipolar transistor (IGBT), a power MOSFET, and the like. Such a power semiconductor device is basically required to withstand high voltage, and recently, a high-speed switching operation is additionally required.
전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 인버터 시스템에 이용되고 있다. 인버터 시스템에서 전력 반도체 소자의 반복적인 스위칭을 통해서 배터리의 직류 신호를 교류 신호로 바꾸어 모터를 구동할 수 있다. The power semiconductor device is used in a field requiring high power switching, for example, an inverter system. In the inverter system, the DC signal of the battery is converted into an AC signal through repeated switching of the power semiconductor element to drive the motor.
전력 반도체 소자로 구성된 전력 반도체 칩은 내부 온도를 모니터링하기 위하여 다이오드 구조의 온도 센서를 두고 있다. 이러한 온도 센서는 전력 반도체 소자의 정션의 온도를 직접 측정하지 않고 다이오드 구조를 통해서 일정한 오차를 갖고 간접적으로 측정하고 있다. 따라서, 이러한 오차를 최소화하기 위해서, 칩 중앙에 온도 센서를 배치하기 때문에, 셀 영역의 손실이 발생한다.A power semiconductor chip composed of a power semiconductor device has a diode-structured temperature sensor to monitor an internal temperature. Such a temperature sensor does not directly measure the temperature of the junction of the power semiconductor device, but indirectly measures it with a certain error through the diode structure. Therefore, in order to minimize this error, since the temperature sensor is disposed in the center of the chip, a cell area loss occurs.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 셀 영역의 손실을 줄이면서 직접적인 정션 저항의 온도 센싱이 가능한 전력 반도체 칩 및 이를 이용한 전력 반도체 시스템을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a power semiconductor chip capable of directly sensing the temperature of a junction resistance while reducing a loss of a cell region and a power semiconductor system using the same.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.However, these problems are exemplary, and the scope of the present invention is not limited thereto.
상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 전력 반도체 칩은, 메인 셀 영역 및 온도 센서 영역을 포함하는 반도체층과, 상기 메인 셀 영역에 형성된 복수의 전력 반도체 트랜지스터들과, 상기 온도 센서 영역에 형성된 복수의 온도 센서 트랜지스터들과, 상기 복수의 전력 반도체 트랜지스터들의 게이트 전극에 연결된 게이트 단자와, 상기 온도 센서 트랜지스터들의 게이트 전극에 연결된 센싱 게이트 단자와, 외부로부터 상기 게이트 단자에 인가되는 게이트 전압이 배분되어 상기 센싱 게이트 단자에 인가되도록, 상기 게이트 단자와 상기 센싱 게이트 단자 사이에 접속된 제 1 배분 저항과, 상기 복수의 온도 센서 트랜지스터들의 출력에 연결된 온도 센싱 단자를 포함한다.A power semiconductor chip according to an aspect of the present invention for solving the above problems, a semiconductor layer including a main cell region and a temperature sensor region, a plurality of power semiconductor transistors formed in the main cell region, and the temperature sensor region A plurality of temperature sensor transistors formed in the , a gate terminal connected to the gate electrode of the plurality of power semiconductor transistors, a sensing gate terminal connected to the gate electrode of the temperature sensor transistors, and a gate voltage applied to the gate terminal from the outside and a first distribution resistor connected between the gate terminal and the sensing gate terminal to be distributed and applied to the sensing gate terminal, and a temperature sensing terminal connected to outputs of the plurality of temperature sensor transistors.
상기 전력 반도체 칩에 있어서, 상기 제 1 배분 저항은 상기 반도체층 내부 또는 상기 반도체층 상에 형성되는 폴리실리콘층을 포함할 수 있다.In the power semiconductor chip, the first distribution resistor may include a polysilicon layer formed inside or on the semiconductor layer.
상기 전력 반도체 칩에 있어서, 상기 센싱 게이트 단자는 상기 전력 반도체 칩의 외부의 제 2 배분 저항에 연결되고, 상기 게이트 전압이 상기 제 1 배분 저항과 상기 제 2 배분 저항의 분배비에 따라서 배분되어 상기 게이트 전압보다 낮은 전압이 상기 센싱 게이트 단자에 인가될 수 있다.In the power semiconductor chip, the sensing gate terminal is connected to a second distribution resistor external to the power semiconductor chip, the gate voltage is distributed according to a distribution ratio of the first distribution resistor and the second distribution resistor to the gate A voltage lower than the voltage may be applied to the sensing gate terminal.
상기 전력 반도체 칩에 있어서, 상기 게이트 전압이 상기 게이트 단자에 인가되는 경우, 상기 제 1 배분 저항 또는 상기 제 2 배분 저항은 상기 복수의 온도 센서 트랜지스터들이 상기 전력 반도체 칩이 설정 온도 이하인 경우 턴-오프 되고 상기 전력 반도체 칩이 설정 온도 이상으로 올라가는 경우에 턴-온 되도록 설정될 수 있다.In the power semiconductor chip, when the gate voltage is applied to the gate terminal, the first distribution resistor or the second distribution resistor is turned off when the plurality of temperature sensor transistors are below a set temperature of the power semiconductor chip. and may be set to be turned on when the power semiconductor chip rises above a set temperature.
상기 전력 반도체 칩에 있어서, 상기 반도체층에 형성된 복수의 전류 센서 트랜지스터들을 더 포함하고, 상기 게이트 단자는 상기 복수의 전류 센서 트랜지스터들의 게이트 전극에 더 연결될 수 있다.The power semiconductor chip may further include a plurality of current sensor transistors formed on the semiconductor layer, and the gate terminal may be further connected to gate electrodes of the plurality of current sensor transistors.
본 발명의 다른 관점에 따른 전력 반도체 시스템은, 전술한 전력 반도체 칩과, 상기 전력 반도체 칩의 상기 센싱 게이트 단자에 연결된 상기 전력 반도체 칩 외부의 제 2 배분 저항을 포함하고, 상기 게이트 전압이 상기 제 1 배분 저항과 상기 제 2 배분 저항의 분배비에 따라서 배분되어 상기 게이트 전압보다 낮은 전압이 상기 센싱 게이트 단자에 인가될 수 있다.The power semiconductor system according to another aspect of the present invention includes the above-described power semiconductor chip and a second distribution resistor external to the power semiconductor chip connected to the sensing gate terminal of the power semiconductor chip, wherein the gate voltage is the first A voltage lower than the gate voltage may be applied to the sensing gate terminal by being distributed according to a distribution ratio of the first division resistance and the second division resistance.
포함할 수 있다.may include
상기 전력 반도체 시스템에 있어서, 상기 제 2 배분 저항의 양단에 병렬 연결된 커패시터를 더 포함할 수 있다.The power semiconductor system may further include a capacitor connected in parallel to both ends of the second distribution resistor.
상기 전력 반도체 시스템에 있어서, 상기 전력 반도체 칩의 상기 온도 센싱 단자에 연결된 상기 전력 반도체 칩 외부의 온도 센싱 저항을 더 포함할 수 있다.The power semiconductor system may further include a temperature sensing resistor external to the power semiconductor chip connected to the temperature sensing terminal of the power semiconductor chip.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 전력 반도체 칩 및 전력 반도체 시스템에 의하면, 셀 영역의 손실을 줄이면서 직접적인 정션 저항의 온도 센싱이 가능할 수 있다. 물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.According to the power semiconductor chip and the power semiconductor system according to the embodiment of the present invention made as described above, it is possible to directly sense the temperature of the junction resistor while reducing the loss of the cell region. Of course, these effects are exemplary, and the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 칩을 보여주는 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 칩을 보여주는 개략적인 회로도이다.
도 3은 본 발명의 일 실시예에 따른 전력 반도체 시스템을 보여주는 개략적인 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전력 반도체 칩에서 전력 반도체 소자를 보여주는 부분 단면도이다.
도 5는 본 발명의 일 실시예에 따른 전력 반도체 칩에서 온도 센서 트랜지스터들의 온도에 따른 문턱 전압의 변화를 보여주는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 전력 반도체 칩 및 전력 반도체 시스템의 동작 특성을 보여주는 타이밍 챠트이다.1 is a schematic plan view showing a power semiconductor chip according to an embodiment of the present invention.
2 is a schematic circuit diagram showing a power semiconductor chip according to an embodiment of the present invention.
3 is a schematic circuit diagram illustrating a power semiconductor system according to an embodiment of the present invention.
4 is a partial cross-sectional view illustrating a power semiconductor device in a power semiconductor chip according to an embodiment of the present invention.
5 is a graph showing changes in threshold voltages according to temperatures of temperature sensor transistors in a power semiconductor chip according to an embodiment of the present invention.
6 is a timing chart showing operating characteristics of a power semiconductor chip and a power semiconductor system according to an embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in a variety of different forms. It is provided to fully inform In addition, in the drawings for convenience of description, the size of at least some of the components may be exaggerated or reduced. In the drawings, like reference numerals refer to like elements.
다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다. 동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.Unless defined otherwise, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. In the drawings, the sizes of layers and regions are exaggerated for illustration purposes, and are therefore provided to illustrate general structures of the present invention. Like reference numerals denote like elements. When referring to one component, such as a layer, region, or substrate, being on another component, it will be understood that other intervening components may also be present, either directly on top of the other component or in between. On the other hand, it is understood that no intervening constructs exist when referring to one construct being “directly on” of another construct.
도 1은 본 발명의 일 실시예에 따른 전력 반도체 칩(50)을 보여주는 개략적인 평면도이고, 도 2는 본 발명의 일 실시예에 따른 전력 반도체 칩(50) 보여주는 개략적인 회로도이다.1 is a schematic plan view showing a
도 1 및 도 2를 같이 참조하면, 전력 반도체 칩(50)은 반도체층(105), 복수의 전력 반도체 트랜지스터들(power semiconductor transistors, PT), 복수의 전류 센서 트랜지스터들(ST) 및/또는 복수의 온도 센서 트랜지스터들(TT)을 포함할 수 있다.1 and 2 , the
전력 반도체 칩(50)은 메인 셀 영역(MC), 전류 센서 영역(SA) 및/또는 온도 센서 영역(TC)을 포함하는 반도체층(105)을 이용하여 형성될 수 있다. 이러한 전력 반도체 칩(50)은 웨이퍼 다이(die) 또는 패키징 구조를 포함할 수 있다.The
메인 셀 영역(MC)에는 복수의 전력 반도체 트랜지스터들(power semiconductor transistors, PT)이 형성될 수 있다. 센서 영역(SA)에는 전력 반도체 트랜지스터들(PT)의 전류를 모니터링하기 위해 복수의 전류 센서 트랜지스터들(ST)이 형성될 수 있다. 온도 센서 영역(TC)에는 반도체 칩(50)의 온도를 센싱하기 위한 복수의 온도 센서 트랜지스터들(TT)이 형성될 수 있다.A plurality of power semiconductor transistors (PT) may be formed in the main cell region MC. A plurality of current sensor transistors ST may be formed in the sensor area SA to monitor currents of the power semiconductor transistors PT. A plurality of temperature sensor transistors TT for sensing the temperature of the
예를 들어, 전력 반도체 트랜지스터들(PT), 전류 센서 트랜지스터들(ST) 및/또는 온도 센서 트랜지스터들(TT)은 실질적으로 동일한 구조를 가질 수 있으며, 예컨대 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 또는 전력 모스펫(power MOSFET) 구조를 가질 수 있다. For example, the power semiconductor transistors PT, the current sensor transistors ST, and/or the temperature sensor transistors TT may have substantially the same structure, for example, an Insulated Gate Bipolar Transistor, IGBT) or a power MOSFET structure.
IGBT는 게이트 전극, 에미터 전극(emitter electrode) 및 컬렉터 전극(collector electrode)을 포함할 수 있다. 전력 모스펫은 게이트 전극, 소오스 전극 및 드레인 전극을 포함할 수 있다. IGBT에 있어서, 컬렉터 전극 및 에미터 전극은 전력 모스펫의 드레인 전극 및 소오스 전극에 각각 대응될 수 있다.The IGBT may include a gate electrode, an emitter electrode, and a collector electrode. The power MOSFET may include a gate electrode, a source electrode, and a drain electrode. In the IGBT, the collector electrode and the emitter electrode may correspond to the drain electrode and the source electrode of the power MOSFET, respectively.
도 2에서는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)이 IGBT인 경우를 예로 설명한다.In FIG. 2 , a case in which the power semiconductor transistors PT and the current sensor transistors ST are IGBTs will be described as an example.
전력 반도체 칩(50)은 외부와 연결을 위한 복수의 단자들을 포함할 수 있다. 예를 들어, 전력 반도체 칩(50)은 전력 반도체 트랜지스터들(PT)의 에미터 전극에 연결되는 에미터 단자(69), 전류를 모니터링하기 위한 전류 센서 트랜지스터들(ST)의 에미터 전극과 연결되는 전류 센서 단자(64), 전력 반도체 트랜지스터들(PT)의 게이트 전극 및 전류 센서 트랜지스터들(ST)의 게이트 전극과 연결되는 게이트 단자(62) 및/또는 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)의 컬렉터 전극과 연결되는 컬렉터 단자(61)를 포함할 수 있다. The
예를 들어, 전류 센서 단자(64)는 전류 센서 영역(SA) 상에 형성될 수 있다. 이 실시예의 변형된 예에서, 전류 센서 영역(SA)은 메인 셀 영역(MC)의 가장자리 일부에 배치될 수도 있다.For example, the
나아가, 전력 반도체 칩(50)은 온도 센서 트랜지스터들(TT)의 게이트 전극에 연결된 센싱 게이트 단자(67), 온도 센서 트랜지스터들(TT)의 출력에 연결된 온도 센싱 단자(68)을 포함할 수 있다. 보다 구체적으로 보면, 온도 센싱 단자(68)는 온도 센서 트랜지스터들(TT)의 에미터 전극에 연결될 수 있다.Furthermore, the
또한, 전력 반도체 칩(50)은 전력 반도체 트랜지스터들(PT)의 켈빈 에미터 전극에 연결되는 켈빈 에미터 단자(66)를 더 포함할 수도 있다.In addition, the
온도 센싱 단자(68)는 온도 센서 영역(TC) 상에 형성될 수 있다. 이에 따라, 온도 센서 영역(TC)을 위해서 메인 셀 영역(MC)의 일부를 할당할 필요가 없기 때문에 메인 셀 영역(MC)의 면적을 넓게 할 수 있다. 따라서, 메인 셀 영역의 손실을 줄일 수 있어서, 전력 반도체 칩(50)의 집적도가 높아질 수 있다.The
도 2에서 컬렉터 단자(61)는 도 1의 반도체층(105)의 후면 상에 형성되고, 도 2에서 에미터 단자(69)는 도 1의 메인 셀 영역(MC) 상에 형성될 수 있다.In FIG. 2 , the
전력 반도체 트랜지스터(PT)는 에미터 단자(69)와 컬렉터 단자(61) 사이에 접속되고, 전류 센서 트랜지스터(ST)는 전류 센서 단자(64)와 컬렉터 단자(61) 사이에 전력 반도체 트랜지스터(PT)와 일부 병렬적으로 접속된다. 전류 센서 트랜지스터(ST)의 게이트 전극과 전력 반도체 트랜지스터(PT)의 게이트 전극은 게이트 단자(62)에 공유로 연결된다.The power semiconductor transistor PT is connected between the
전류 센서 트랜지스터(ST)는 전력 반도체 트랜지스터(PT)와 실질적으로 같은 구조로 형성되며, 다만 소정의 비로 축소되어 형성될 수 있다. 이에 따라, 전류 센서 트랜지스터(ST)의 출력 전류를 모니터링함으로써 전력 반도체 트랜지스터(PT)의 출력 전류를 간접적으로 모니터링할 수 있다.The current sensor transistor ST has a structure substantially the same as that of the power semiconductor transistor PT, but may be reduced by a predetermined ratio. Accordingly, the output current of the power semiconductor transistor PT may be indirectly monitored by monitoring the output current of the current sensor transistor ST.
온도 센서 트랜지스터들(TT)의 게이트 전극 및/또는 센싱 게이트 단자(67)는 제 1 배분 저항(RT)을 통해서 게이트 단자(62)에 연결될 수 있다. 보다 구체적으로 보면, 제 1 배분 저항(RT)은 외부로부터 게이트 단자(62)에 인가되는 게이트 전압이 배분되어 센싱 게이트 단자(67)에 인가되도록, 게이트 단자(62)와 센싱 게이트 단자(67) 사이에 접속될 수 있다. 예를 들어, 제 1 배분 저항(RT)은 반도체층(105) 내부 또는 반도체층(105) 상에 형성되는 폴리실리콘층을 포함할 수 있다.The gate electrode and/or the
나아가, 센싱 게이트 단자(67)는 전력 반도체 칩(50) 외부의 제 2 배분 저항(도 3의 RGT)에 연결될 수 있다. 이에 따라, 게이트 단자(62)에 인가된 게이트 전압이 제 1 배분 저항(RT)과 제 2 배분 저항(RGT)의 분배비에 따라서 배분되어, 센싱 게이트 단자(62)에는 게이트 전압보다 낮은 전압이 인가될 수 있다. 따라서, 게이트 전압이 게이트 단자(62)에 인가되어 전력 반도체 트랜지스터들(PT) 및 전류 센서 트랜지스터들(ST)이 턴-온되는 경우에도, 온도 센서 트랜지스터들(TT)은 설정 온도 이하에서는 턴-온 되지 않고 턴-오프 될 수 있다. Furthermore, the
한편, 도 5에 도시된 바와 같이, 온도 센서 트랜지스터들(TT)은 온도가 올라감에 따라서 그 문턱 전압(Vth)이 낮아질 수 있다. 예를 들어, 상온에서는 문턱 전압(Vth)이 5.6V이었으나, 175oC에서는 3.4V로 낮아질 수 있다. 따라서, 온도 센서 트랜지스터들(TT)은 전력 반도체 칩(50)의 온도가 설정 온도 이상이 되면, 센싱 게이트 단자(67)에 인가되는 전압이 문턱 전압(Vth)보다 낮아지게 되어 턴-온 될 수 있다.Meanwhile, as illustrated in FIG. 5 , the threshold voltage V th of the temperature sensor transistors TT may be decreased as the temperature increases. For example, the threshold voltage (V th ) was 5.6V at room temperature, but may be lowered to 3.4V at 175 o C. Accordingly, when the temperature of the
따라서, 온도 센서 트랜지스터들(TT)의 턴-온 여부를 모니터링하면, 전력 반도체 칩(50)이 설정 온도 이상에 이르렀는지를 알 수 있다. 예를 들어, 온도 센서 트랜지스터들(TT)의 출력 단자, 예컨대 에미터 전극에 연결된 온도 센싱 단자(68)을 통해서 온도 센서 트랜지스터들(TT)의 턴-온 여부를 모니터링할 수 있다. 전력 반도체 칩(50)이 설정 온도 이상이 되면, 전력 반도체 칩(50)은 과열에 의한 손상을 방지하기 위하여 전원 공급이 차단될 수 있다. Accordingly, by monitoring whether the temperature sensor transistors TT are turned on, it may be known whether the
일부 실시예에서, 제 1 배분 저항(RT)과 제 2 배분 저항(RGT)의 분배비는 온도 센서 트랜지스터들(TT)이 턴-온되는 설정 온도를 고려하여 설정될 수 있다. 보다 구체적으로 보면, 제 1 배분 저항(RT)과 제 2 배분 저항(RGT)의 분배비는 전력 반도체 칩(50)이 설정 온도 이하인 경우 온도 센서 트랜지스터들(TT)이 턴-오프 되고 전력 반도체 칩(50)이 설정 온도 이상인 경우 온도 센서 트랜지스터들(TT)이 턴-온 되도록 설정될 수 있다. 예를 들어, 온도 센서 트랜지스터들(TT)이 턴-온되는 설정 온도가 높아지게 하려면, 센싱 게이트 단자(67)에 인가되는 전압이 낮아지도록 분배비를 설정할 수 있다.In some embodiments, a distribution ratio of the first distribution resistor R T and the second distribution resistor R GT may be set in consideration of a set temperature at which the temperature sensor transistors TT are turned on. More specifically, when the distribution ratio of the first distribution resistor R T and the second distribution resistor R GT is below the set temperature of the
전력 반도체 칩(50)에 의하면, 전력 반도체 트랜지스터들(PT), 전류 센서 트랜지스터들(ST) 및 온도 센서 트랜지스터들(TT)은 실질적으로 동일한 정션 구조를 가질 수 있기 때문에, 온도 센서 트랜지스터들(TT)을 통해서 정션 온도를 직접적으로 모니터랑 할 수 있다.According to the
위에서 전력 반도체 칩(50)이 IGBT인 경우에 설명하였지만, 이는 전력 반도체 칩(50)이 전력 모스펫인 경우에도 적용될 수 있다. 다만, 전력 반도체 칩(50)이 전력 모스펫인 경우, 에미터 단자(69)는 전력 반도체 트랜지스터들(PT)의 소오스 전극에 연결되고, 전류 센서 단자(64)는 전류 센서 트랜지스터들(ST)의 소오스 전극에 연결되고, 온도 센싱 단자(68)는 온도 센서 트랜지스터들(TT)의 소오스 전극에 연결될 수 있다 될 수 있다. 나아가, 에미터 단자(69)는 소오스 단자로 불릴 수도 있다.Although it has been described above when the
도 3은 본 발명의 일 실시예에 따른 전력 반도체 시스템(80)을 보여주는 개략적인 회로도이다.3 is a schematic circuit diagram showing a
도 3을 참조하면, 전력 반도체 시스템(80)은 전력 반도체 칩(50)을 포함할 수 있다. 예를 들어, 전력 반도체 시스템(80)은 전력 반도체 칩(50)을 이용하여 고전력을 스위칭하기 위한 시스템일 수 있다.Referring to FIG. 3 , the
전력 반도체 시스템(80)은 전력 반도체 칩(50)의 센싱 게이트 단자(67)에 연결된 전력 반도체 칩(50) 외부의 제 2 배분 저항(RGT)을 포함할 수 있다. 전술한 바와 같이, 제 1 배분 저항(RT)과 제 2 배분 저항(RGT)의 분배비는 온도 센서 트랜지스터들(TT)이 턴-온되는 설정 온도를 고려하여 설정될 수 있다. 나아가, 전력 반도체 칩(50)의 스위칭 속도에 따른 게이트 노이즈를 제거하기 위하여, 제 2 배분 저항(RGT)의 양단에 커패시터(C1)가 연결될 수도 있다.The
전력 반도체 칩(50)은 한번 제조되어 패키징 되면 그 내부 구조를 바꾸기 어렵다는 점에서, 제 1 배분 저항(RT)은 전력 반도체 칩(50)의 제조 시 고정될 수 있다. 따라서, 저항의 분배비를 변경하기 위해서, 전력 반도체 칩(50) 외부의 전력 반도체 시스템(80) 내에 제 2 배분 저항(RGT)이 착탈가능하도록 설치될 수 있다. Since it is difficult to change the internal structure of the
이에 따라, 전력 반도체 시스템(80)의 사양 또는 용도에 따라서, 전력 반도체 칩(50)의 운용 온도를 결정할 수 있고, 이를 반영하여 제 2 배분 저항(RGT)을 통해서 저항 분배비를 변경함으로써 온도 센서 트랜지스터들(TT)이 턴-온 되는 설정 온도를 변경할 수 있다.Accordingly, it is possible to determine the operating temperature of the
예를 들어, 제 2 배분 저항(RGT)이 커질수록 센싱 게이트 단자(67)에 걸리는 전압이 커지고, 그 결과 온도 센서 트랜지스터들(TT)이 턴-온 되는 설정 온도가 낮아질 수 있다. 반대로, 제 2 배분 저항(RGT)이 작아질수록 센싱 게이트 단자(67)에 걸리는 전압이 작아고, 그 결과 온도 센서 트랜지스터들(TT)이 턴-온 되는 설정 온도가 높아질 수 있다. 따라서, 전력 반도체 시스템(80)은 제 2 배분 저항(RGT)의 크기, 즉 저항 분배비를 변경하여, 전력 반도체 칩(50)의 내부 구조를 변경하지 않고서도 전력 반도체 칩(50)을 제어하기 위한 설정 온도를 용이하게 변경할 수 있다.For example, as the second distribution resistor R GT increases, the voltage applied to the
나아가, 전력 반도체 시스템(80)은 전력 반도체 칩(50)의 온도 센싱 단자(68)에 연결된 전력 반도체 칩(50) 외부의 온도 센싱 저항(RTS)을 더 포함할 수 있다. 이에 따라 온도 센싱 저항(RTS)에 걸리는 전압을 측정하여, 온도 센서 트랜지스터들(TT)을 통해서 흐르는 전류를 측정하여, 온도 센서 트랜지스터들(TT)의 턴-온 여부를 모니터링할 수 있다.Furthermore, the
한편, 전력 반도체 칩(50)의 전류 센서 단자(64)에는 전류 센싱 저항(RCS)이 연결될 수 있다. 이에 따라, 전류 센싱 저항(RCS)에 걸리는 전압을 측정하면, 전류 센서 트랜지스터들(ST)에 흐르는 전류를 계산할 수 있고, 이로부터 전력 반도체 트랜지스터들(PT)에 흐르는 전류를 계산할 수 있다.Meanwhile, a current sensing resistor R CS may be connected to the
전력 반도체 시스템(80)은 게이트 단자(62)에 게이트 전압을 인가하여 위하여 게이트 단자(62)에 연결된 게이트 드라이버(gate driver)를 더 포함할 수 있다.The
도 6은 본 발명의 일 실시예에 따른 전력 반도체 칩(50) 및 전력 반도체 시스템(80)의 동작 특성을 보여주는 타이밍 챠트이다.6 is a timing chart showing operating characteristics of the
도 6을 참조하면, 게이트 단자(62)에 게이트 전압(Vg)이 인가됨에 따라서, 센싱 게이트 단자(67)에는 저항 분배에 의해서 감소된 센싱 게이트 전압(Vsg)이 인가될 수 있다.Referring to FIG. 6 , as the gate voltage Vg is applied to the
한편, 전력 반도체 칩(50)의 온도가 상온에서 175oC 이상으로 올라가면, 온도 센서 트랜지스터들(TT)의 문턱 전압(Vth)이 감소되는 것을 알 수 있다.On the other hand, when the temperature of the
예를 들어, 전력 반도체 칩(50)을 보호하기 위한 설정 온도를 175oC로 하면, 온도 센싱 저항(RTS)에서 측정하는 센싱 전압(Vts)의 기준 전압(Vt)을 설정할 수 있다. 이에 따라, 전력 반도체 칩(50)이 설정 온도에 이르면, 전력 반도체 칩(50)의 동작을 차단하고 알람 신호를 보낼 수 있다.For example, if the set temperature for protecting the
따라서, 전력 반도체 칩(50) 또는 전력 반도체 시스템(80)을 이용하면, 메인 셀 영역(MC)에 다이오드 구조를 형성하지 않고서도 전력 반도체 칩(50)의 온도를 모니터링할 수 있어, 전력 반도체 칩(50)의 공간 활용성을 높일 수 있다. 예를 들어, 실리콘 카바이드 소자와 같이 전력 반도체 칩(50)의 크기가 쟉은 경우, 이러한 공간 활용성은 더욱 중요해질 수 있다.Therefore, if the
나아가, 전력 반도체 칩(50) 또는 전력 반도체 시스템(80)에 따르면, 전력 반도체 칩(50)의 내부 구조를 변경하지 않고서도, 전력 반도체 칩(50) 외부의 제 2 배분 저항(RGT)의 크기를 조절하여, 온도 설정을 변경할 수 있다.Furthermore, according to the
한편, 전력 반도체 트랜지스터(PT), 전류 센서 트랜지스터(ST) 및 온도 센서 트랜지스터(TT)는 도 4의 전력 반도체 소자(100)의 구조를 포함할 수 있다. 일부 실시예에서, 전력 반도체 트랜지스터(PT)와 전력 반도체 소자(100)가 동일한 의미로 사용될 수도 있다.Meanwhile, the power semiconductor transistor PT, the current sensor transistor ST, and the temperature sensor transistor TT may include the structure of the
도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자(100)를 보여주는 단면도이다.4 is a cross-sectional view showing the
도 4를 참조하면, 반도체층(105)은 하나 또는 복수의 반도체 물질층을 지칭할 수 있으며, 예를 들어, 반도체 기판의 일부 및/또는 하나 또는 다층의 에피택셜층(epitaxial layer)을 지칭할 수도 있다. 반도체 물질로는 실리콘, 게르마늄, 실리콘-게르마늄, 실리콘 카바이드 등을 포함할 수 있다.Referring to FIG. 4 , the
예를 들어, 반도체층(105)은 드리프트 영역(107) 및 웰 영역(110)을 포함할 수 있다. 나아가, 반도체층(105)은 플로팅 영역(125) 및 에미터 영역(112)을 더 포함할 수 있다. 여기에서 에미터 영역(112)은 소오스 영역으로 불릴 수도 있고, 이하에서 에미터 영역(112)은 소오스 영역을 의미할 수도 있다. For example, the
드리프트 영역(107)은 제 1 도전형을 가질 수 있고, 반도체층(105)의 일부에 제 1 도전형의 불순물을 주입하여 형성될 수 있다. 드리프트 영역(107)은 전하의 수직 이동 경로를 제공할 수 있다. 예를 들어, 드리프트 영역(107)은 제 1 도전형의 불순물을 반도체층(105)에 도핑하여 형성될 수 있다. 다른 예로, 드리프트 영역(107)은 에피택셜층으로 성장될 수 있고, 성장 과정 중에 제 1 도전형의 불순물이 도핑될 수 있다.The
웰 영역(110)은 드리프트 영역(107) 상의 반도체층(105)에 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 웰 영역(110)은 반도체층(105)에 드리프트 영역(107)의 적어도 일부에 접하도록 형성될 수 있다. 일부 실시예에서, 웰 영역(110)은 반도체층(105) 또는 드리프트 영역(107) 내에 제 1 도전형의 반대인 제 2 도전형의 불순물을 도핑하여 형성될 수 있다. 한편, 웰 영역(110)은 바이폴라 정션 트랜지스터 구조에서 베이스 영역으로 불릴 수도 있다.The
에미터 영역(112)은 웰 영역(110)들 상의 반도체층(105)에 각각 형성되고, 제 1 도전형을 가질 수 있다. 예를 들어, 에미터 영역들(112)은 반도체층(105) 또는 웰 영역(110)에 제 1 도전형의 불순물을 도핑하여 형성될 수 있다. 에미터 영역(112)은 드리프트 영역(107)보다 제 1 도전형의 불순물이 보다 고농도로 도핑되어 형성될 수 있다.The
컬렉터 영역(102)은 드리프트 영역(107) 아래에 제공되고, 컬렉터 전극층(150)은 컬렉터 영역(128)에 연결되도록 컬렉터 영역(102) 아래에 제공될 수 있다. 예를 들어, 컬렉터 영역(102)은 제 2 도전형을 가질 수 있다.A
일부 실시예에서, 컬렉터 영역(102) 및/또는 컬렉터 전극층(150)은 반도체 기판의 적어도 일부를 구성할 수 있고, 드리프트 영역(107)은 이러한 반도체 기판, 즉 컬렉터 영역(102) 및/또는 컬렉터 전극층(150) 상에 에피??셜층으로 형성될 수 있다. In some embodiments,
한편, 전력 반도체 소자(100)가 모스펫 구조를 갖는 경우, 컬렉터 영역(102)은 생략될 수 있다. 이 경우, 컬렉터 전극층(150)은 드레인 전극으로 불릴 수 있고, 이러한 드레인 전극이 드리프트 영역(107)과 접하도록 형성될 수 있다.Meanwhile, when the
적어도 하나의 트렌치(116)는 반도체층(105)의 표면으로부터 반도체층(105) 내부로 소정 깊이만큼 리세스되어 형성될 수 있다. 도 4에는 한 쌍의 트렌치들(116)이 도시되었고, 트렌치들(116)의 수는 전력 반도체 소자(100)의 성능에 따라 적절하게 선택될 수 있고 이 실시예의 범위를 제한하지 않는다.The at least one
나아가, 트렌치들(116)은 전계가 집중되는 것을 억제하기 위하여 그 모서리, 예컨대 하단 모서리가 라운딩 처리될 수 있다.Further, the
게이트 절연층(118)은 트렌치들(116)의 적어도 내벽 상에 형성될 수 있다. 예를 들어, 게이트 절연층(118)은 트렌치들(116)의 내부 표면 및 트렌치들(116) 외측의 반도체층(105)의 표면 상에 형성될 수 있다. 게이트 절연층(118)의 두께는 균일하거나 또는 트렌치들(116)의 바닥면 부분의 전계를 낮추기 위하여 트렌치들(116)의 바닥면 상에 형성된 부분이 측벽 상에 형성된 부분보다 두꺼울 수도 있다.The
예를 들어, 게이트 절연층(118)은 실리콘 산화물, 실리콘 카바이드의 산화물, 실리콘 질화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물 등의 절연물을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.For example, the
게이트 전극층(120)은 트렌치들(116)을 매립하도록 게이트 절연층(118) 상에 형성될 수 있다. 게이트 전극층(120)은 반도체층(105) 내로 리세스되게 형성될 수 있고, 이러한 의미에서 리세스 타입 또는 트렌치 타입을 갖는 것으로 이해될 수 있다. The
예를 들어, 게이트 전극층(120)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.For example, the
일부 실시예들에서, 드리프트 영역(107)은 트렌치들(116)의 하부로부터 트렌치들(116)의 일측으로 연결되도록 반도체층(105)에 형성될 수 있다. 웰 영역(110)은 트렌치들(116)의 일측의 드리프트 영역(107) 상의 반도체층(105)에 형성될 수 있다.In some embodiments, the
플로팅 영역(125)은 적어도 하나의 트렌치(116) 타측의 반도체층(105)에 형성되고, 제 2 도전형을 가질 수 있다. 예를 들어, 플로팅 영역(125)은 반도체층(105) 또는 드리프트 영역(107)에 제 2 도전형의 불순물을 주입하여 형성될 수 있다.The floating
나아가, 플로팅 영역(125)은 게이트 전극층(120)의 바닥면에서 전계가 집중되는 것을 완화하기 위하여, 적어도 게이트 전극층(120)의 바닥면을 둘러싸도록 형성될 수 있다.Furthermore, the floating
층간 절연층(130)은 게이트 전극층(120) 상에 형성될 수 있다. 예를 들어, 층간 절연층(130)은 적절한 절연물, 예컨대 산화층, 질화층 또는 이들의 적층 구조를 포함할 수 있다.The interlayer insulating
에미터 전극층(140)은 에미터 영역(112)에 연결되도록 에미터 영역(112) 상에 배치될 수 있다. 예를 들어, 에미터 전극층(140)은 에미터 영역(112)으로부터 부가 전극층(128) 상으로 신장되도록 배치될 수 있다. 보다 구체적으로 보면, 에미터 전극층(140)은 층간 절연층(130)을 관통하여 에미터 영역(112)과 연결되고, 부가 전극층(128) 상의 층간 절연층(130) 상으로 신장될 수 있다. The
예를 들어, 에미터 전극층(140)은 적절한 도전물, 예컨대 폴리실리콘, 금속, 금속 질화물, 금속 실리사이드 등을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다.For example, the
나아가, 에미터 전극층(140)은 웰 영역(110)에 더 연결될 수 있다. 예를 들어, 웰 영역(110)은 일부분에 고농도 도핑 영역을 포함하고, 이러한 고농도 도핑 영역에 에미터 전극층(140)이 연결될 수 있다.Furthermore, the
전력 반도체 소자(100)에 있어서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.In the
위에서, 전력 반도체 소자(100)는 트렌치형 게이트 구조를 갖는 것으로 설명되었으나, 이 실시예의 변형된 예에서, 게이트 전극층(120)이 반도체층(105) 상에 형성되는 평면형 게이트 구조를 갖도록 변형될 수 있다.In the above, the
따라서, 전력 반도체 소자(100)를 이용하여 전력 반도체 칩(50)을 구성할 수 있고, 전력 반도체 트랜지스터들(PT), 온도 센서 트랜지스터들(TT) 및 전류 센서 트랜지스터들(ST)이 반도체층(105)을 이용하여 제조될 수 있다.Accordingly, the
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiment shown in the drawings, which is only exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
61: 컬렉터 단자
62: 게이트 단자
64: 전류 센서 단자
66: 켈빈 에미터 단자
67: 센싱 게이트 단자
68: 온도 센싱 단자
69: 에미터 단자
100: 전력 반도체 소자
105: 반도체층
120: 게이트 전극층
140: 에미터 전극층
PT: 전력 반도체 트랜지스터
ST: 전류 센서 트랜지스터
TT: 온도 센서 트랜지스터61: collector terminal
62: gate terminal
64: current sensor terminal
66: Kelvin emitter terminal
67: sensing gate terminal
68: temperature sensing terminal
69: emitter terminal
100: power semiconductor device
105: semiconductor layer
120: gate electrode layer
140: emitter electrode layer
PT: Power Semiconductor Transistor
ST: Current Sensor Transistor
TT: temperature sensor transistor
Claims (8)
상기 메인 셀 영역에 형성된 전력 반도체 트랜지스터;
상기 전류 센서 영역에 형성된 전류 센서 트랜지스터;
상기 온도 센서 영역에 형성된 온도 센서 트랜지스터;
상기 전력 반도체 트랜지스터의 게이트 전극에 연결된 게이트 단자;
상기 온도 센서 트랜지스터의 게이트 전극에 연결된 센싱 게이트 단자;
상기 전력 반도체 트랜지스터의 출력 전류를 간접적으로 모니터링하기 위해, 상기 전류 센서 트랜지스터의 출력에 연결된 전류 센서 단자;
외부로부터 상기 게이트 단자에 인가되는 게이트 전압이 배분되어 상기 센싱 게이트 단자에 인가되도록, 상기 게이트 단자와 상기 센싱 게이트 단자 사이에 접속된 제 1 배분 저항; 및
상기 온도 센서 트랜지스터의 출력에 연결된 온도 센싱 단자;를 포함하며,
상기 전류 센서 트랜지스터의 게이트 전극과 상기 전력 반도체 트랜지스터의 게이트 전극은 상기 게이트 단자에 공통 연결되는,
전력 반도체 칩.a semiconductor layer including a main cell region, a current sensor region, and a temperature sensor region;
a power semiconductor transistor formed in the main cell region;
a current sensor transistor formed in the current sensor region;
a temperature sensor transistor formed in the temperature sensor region;
a gate terminal connected to the gate electrode of the power semiconductor transistor;
a sensing gate terminal connected to a gate electrode of the temperature sensor transistor;
a current sensor terminal coupled to an output of the current sensor transistor for indirectly monitoring an output current of the power semiconductor transistor;
a first distribution resistor connected between the gate terminal and the sensing gate terminal so that a gate voltage applied to the gate terminal from the outside is distributed and applied to the sensing gate terminal; and
a temperature sensing terminal connected to an output of the temperature sensor transistor;
a gate electrode of the current sensor transistor and a gate electrode of the power semiconductor transistor are commonly connected to the gate terminal;
power semiconductor chip.
상기 제 1 배분 저항은 상기 반도체층 내부 또는 상기 반도체층 상에 형성되는 폴리실리콘층을 포함하는,
전력 반도체 칩.The method of claim 1,
The first distribution resistor comprises a polysilicon layer formed inside the semiconductor layer or on the semiconductor layer,
power semiconductor chip.
상기 센싱 게이트 단자는 상기 전력 반도체 칩의 외부의 제 2 배분 저항에 연결되고,
상기 게이트 전압이 상기 제 1 배분 저항과 상기 제 2 배분 저항의 분배비에 따라서 배분되어 상기 게이트 전압보다 낮은 전압이 상기 센싱 게이트 단자에 인가되는,
전력 반도체 칩.The method of claim 1,
the sensing gate terminal is connected to an external second distribution resistor of the power semiconductor chip;
The gate voltage is distributed according to a distribution ratio of the first distribution resistor and the second distribution resistor so that a voltage lower than the gate voltage is applied to the sensing gate terminal,
power semiconductor chip.
상기 게이트 전압이 상기 게이트 단자에 인가되는 경우,
상기 제 1 배분 저항 또는 상기 제 2 배분 저항은 상기 온도 센서 트랜지스터가 상기 전력 반도체 칩이 설정 온도 이하인 경우 턴-오프 되고 상기 전력 반도체 칩이 설정 온도 이상으로 올라가는 경우에 턴-온 되도록 설정되는,
전력 반도체 칩.4. The method of claim 3,
When the gate voltage is applied to the gate terminal,
The first distribution resistor or the second distribution resistor is set such that the temperature sensor transistor is turned off when the power semiconductor chip is below a set temperature and is turned on when the power semiconductor chip rises above a set temperature,
power semiconductor chip.
상기 전력 반도체 칩의 상기 센싱 게이트 단자에 연결된 상기 전력 반도체 칩 외부의 제 2 배분 저항;을 포함하고,
상기 게이트 전압이 상기 제 1 배분 저항과 상기 제 2 배분 저항의 분배비에 따라서 배분되어 상기 게이트 전압보다 낮은 전압이 상기 센싱 게이트 단자에 인가되는,
전력 반도체 시스템.The power semiconductor chip according to claim 1; and
a second distribution resistor external to the power semiconductor chip connected to the sensing gate terminal of the power semiconductor chip;
The gate voltage is distributed according to a distribution ratio of the first distribution resistor and the second distribution resistor so that a voltage lower than the gate voltage is applied to the sensing gate terminal,
Power semiconductor systems.
상기 제 2 배분 저항의 양단에 병렬 연결된 커패시터를 더 포함하는,
전력 반도체 시스템.7. The method of claim 6,
Further comprising a capacitor connected in parallel to both ends of the second distribution resistor,
Power semiconductor systems.
상기 전력 반도체 칩의 상기 온도 센싱 단자에 연결된 상기 전력 반도체 칩 외부의 온도 센싱 저항을 더 포함하는,
전력 반도체 시스템.
7. The method of claim 6,
Further comprising a temperature sensing resistor outside the power semiconductor chip connected to the temperature sensing terminal of the power semiconductor chip,
Power semiconductor systems.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200173326A KR102460422B1 (en) | 2020-12-11 | 2020-12-11 | Power semiconductor chip and power semiconductor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200173326A KR102460422B1 (en) | 2020-12-11 | 2020-12-11 | Power semiconductor chip and power semiconductor system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220083262A KR20220083262A (en) | 2022-06-20 |
KR102460422B1 true KR102460422B1 (en) | 2022-10-31 |
Family
ID=82257876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200173326A KR102460422B1 (en) | 2020-12-11 | 2020-12-11 | Power semiconductor chip and power semiconductor system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102460422B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042611A (en) | 2011-08-18 | 2013-02-28 | Mitsubishi Electric Corp | Semiconductor power conversion apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190503B2 (en) | 2011-09-28 | 2015-11-17 | Toyota Jidosha Kabushiki Kaisha | IGBT and method of manufacturing the same |
KR101654848B1 (en) * | 2015-01-27 | 2016-09-22 | 주식회사 화진 | electronic device including temperature variable resistance device for preventing over-heating of power metal oxide semiconductor(MOS) device |
KR20160128794A (en) * | 2015-04-29 | 2016-11-08 | 주식회사 화진 | electronic device including thermal protection circuit element for preventing over-heating of power metal oxide semiconductor(MOS) device |
-
2020
- 2020-12-11 KR KR1020200173326A patent/KR102460422B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042611A (en) | 2011-08-18 | 2013-02-28 | Mitsubishi Electric Corp | Semiconductor power conversion apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20220083262A (en) | 2022-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4896196A (en) | Vertical DMOS power transistor with an integral operating condition sensor | |
US20180323294A1 (en) | Semiconductor apparatus | |
US9450019B2 (en) | Power semiconductor device, manufacturing method therefor, and method for operating the power semiconductor device | |
US11296221B2 (en) | Power semiconductor device | |
JP2013201357A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
US20120241814A1 (en) | Power semiconductor device | |
KR102460422B1 (en) | Power semiconductor chip and power semiconductor system | |
JP2019161079A (en) | Silicon carbide semiconductor device and silicon carbide semiconductor circuit device | |
JP2018181955A (en) | Semiconductor device | |
KR102398995B1 (en) | Power semiconductor device | |
KR102187903B1 (en) | Power semiconductor device | |
KR102437048B1 (en) | Power semiconductor device and power semiconductor chip | |
KR102110249B1 (en) | Power semiconductor chip | |
CN112802840A (en) | Silicon carbide MOSFET with over-temperature turn-off function | |
US11569360B2 (en) | Power semiconductor device and power semiconductor chip | |
KR102437047B1 (en) | Power semiconductor device and power semiconductor chip | |
US7759758B2 (en) | Integrated circuit having resistance temperature sensor | |
KR102300623B1 (en) | Power semiconductor device and power semiconductor chip | |
KR102321273B1 (en) | Power semiconductor device and method of fabricating the same | |
KR20220082656A (en) | Power semiconductor device and power semiconductor chip | |
KR102176701B1 (en) | Power semiconductor device | |
KR102176702B1 (en) | Power semiconductor device | |
KR102321272B1 (en) | Power semiconductor device and method of fabricating the same | |
KR20220079262A (en) | Power semiconductor device and power semiconductor chip | |
KR20230128846A (en) | Power semiconductor device and power semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |