KR102457674B1 - 열 cvd 동안 리간드들을 동시-유동시킴으로써 고 종횡비 트렌치들을 충진하는 프로세스 - Google Patents

열 cvd 동안 리간드들을 동시-유동시킴으로써 고 종횡비 트렌치들을 충진하는 프로세스 Download PDF

Info

Publication number
KR102457674B1
KR102457674B1 KR1020177031923A KR20177031923A KR102457674B1 KR 102457674 B1 KR102457674 B1 KR 102457674B1 KR 1020177031923 A KR1020177031923 A KR 1020177031923A KR 20177031923 A KR20177031923 A KR 20177031923A KR 102457674 B1 KR102457674 B1 KR 102457674B1
Authority
KR
South Korea
Prior art keywords
containing precursor
boron
nitrogen
degrees celsius
processing volume
Prior art date
Application number
KR1020177031923A
Other languages
English (en)
Other versions
KR20170135902A (ko
Inventor
프라미트 만나
루이 쳉
켈빈 찬
아비지트 바수 말리크
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170135902A publication Critical patent/KR20170135902A/ko
Application granted granted Critical
Publication of KR102457674B1 publication Critical patent/KR102457674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 개시내용의 구현들을 일반적으로, 고 종횡비 피쳐 정의들에 박막들을 형성하기 위한 방법들에 관한 것이다. 일 구현에서, 프로세스 챔버에서 기판을 프로세싱하는 방법이 제공된다. 방법은, 리간드를 포함하는 붕소-함유 전구체를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계, 리간드를 포함하는 질소-함유 전구체를 내부 프로세싱 볼륨 내로 유동시키는 단계, 및 기판 상의 유전체 층 표면 및 그 아래에 형성되는 고 종횡비 피쳐 정의의 적어도 하나 또는 그 초과의 측벽들 및 최하부 표면 위에 붕소 질화물 층을 증착하기 위해, 내부 프로세싱 볼륨에서 붕소-함유 전구체 및 질소-함유 전구체를 열 분해하는 단계를 포함한다.

Description

열 CVD 동안 리간드들을 동시-유동시킴으로써 고 종횡비 트렌치들을 충진하는 프로세스
[0001] 본 개시내용의 구현들을 일반적으로, 고 종횡비 피쳐 정의(feature definition)들에 박막들을 형성하기 위한 방법들에 관한 것이다.
[0002] 많은 증착 프로세스들은, 현재의 반도체 프로세싱 방식들에서 사용되는 작은 트렌치(trench)들 및 다른 갭(gap) 피쳐들을 충진(fill)하는 데 어려움을 겪는다. 임의의 주어진 기술 노드에서 생성된 개별적인 트렌치들 및 다른 갭 타입 피쳐들은, 현재 기술을 정의하는 임계 치수들보다 현저하게 더 작은 주요 치수들을 갖는다. 따라서, 대략 100 nm 또는 그 미만의 갭들을 발견하는 것은 드문 일이 아니다. 향후 몇 년 안에, 피쳐 사이즈들은 심지어 더 작은 치수들로 줄어들 것이다. 프로세스들이 극도로 컨포멀(conformal)하지 않으면, 갭들은 그들의 목부분(neck)에서 핀치 오프(pinch off)된다. 문제를 악화시키는 것은, 많은 갭들이 비교적 높은 종횡비들(예컨대, 적어도 5:1)을 갖는다는 점이다. 고 종횡비 치수들 및 기하학적 구조들을 발견할 수 있는 상황들의 예들은, 다마신(damascene) 구리 라인 프로세스들, 얕은 트렌치 격리(shallow trench isolation), 및 ILD(interlayer dielectric) 애플리케이션들을 포함한다.
[0003] 이러한 스케일에서, 그러한 트렌치들을, 충진 재료의 보이드(void)들을 회피하면서 신뢰가능한 방식으로 충진하는 것은 특히 난제이다. 현재의 프로세스들은 HDP CVD(High Density Plasma Chemical Vapor Deposition)를 비롯하여 PVD(Physical Vapor Deposition) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 포함하며, 이들 각각은 작은 치수의 고 종횡비 피쳐들을 충진하는 데 있어 몇몇 문제들을 나타낸다. 컨포멀 증착 기법들은, 목부분의 치수가 피쳐의 나머지보다 더 좁은 상황들에 대해서는 부적절할 수 있다. 이는, 증착의 컨포멀 속성이, 피쳐로의 입구가 밀봉(seal off)되기 전에 요각(reentrant) 피쳐들이 완전히 충진되지 않는 "핀치 오프"를 유발하기 때문이다. 또한, 컨포멀 증착은 종종, 수직 벽들이 있는 구조들에서 약한 스폿(spot)들 또는 심(seam)들을 유발한다.
[0004] 따라서, 고 종횡비 치수로 이루어진 피쳐들에서 보이드 없는 충진을 생성하기 위한 개선된 증착 기법들이 필요하다.
[0005] 본 개시내용의 구현들을 일반적으로, 고 종횡비 피쳐 정의들에 박막들을 형성하기 위한 방법들에 관한 것이다. 일 구현에서, 프로세스 챔버에서 기판을 프로세싱하는 방법이 제공된다. 방법은, 리간드(ligand)를 포함하는 붕소-함유 전구체(precursor)를 프로세스 챔버의 내부 프로세싱 볼륨(volume) 내로 유동시키는 단계, 리간드를 포함하는 질소-함유 전구체를 내부 프로세싱 볼륨 내로 유동시키는 단계, 및 기판 상의 유전체 층 표면 및 그 아래에 형성되는 고 종횡비 피쳐 정의의 적어도 하나 또는 그 초과의 측벽들 및 최하부 표면 위에 붕소 질화물 층을 증착하기 위해, 내부 프로세싱 볼륨에서 붕소-함유 전구체 및 질소-함유 전구체를 열 분해(thermally decomposing)하는 단계를 포함한다.
[0006] 다른 구현에서, 프로세스 챔버에서 기판을 프로세싱하는 방법이 제공된다. 방법은, 리간드를 포함하는 유기 금속(metal organic) 함유 전구체 가스를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계, 리간드를 포함하는 전구체 가스를 프로세싱 볼륨 내로 유동시키는 단계, 및 기판 상의 유전체 층 표면 및 그 아래의 피쳐 정의의 적어도 하나 또는 그 초과의 측벽들 및 최하부 표면 위에 금속-함유 층을 증착하기 위해, 내부 프로세싱 볼륨에서 리간드를 포함하는 금속-함유 전구체 가스 및 리간드를 포함하는 전구체 가스를 열 분해하는 단계를 포함한다.
[0007] 또 다른 구현에서, 프로세스 챔버에서 기판을 프로세싱하는 방법이 제공된다. 방법은, 리간드를 포함하는 소스(source)-함유 전구체 가스를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계, 리간드를 포함하는 부가적인 리간드-함유 전구체 가스를 내부 프로세싱 볼륨 내로 유동시키는 단계, 및 기판 상의 유전체 층 표면 및 그 아래에 형성되는 고 종횡비 피쳐 정의의 적어도 하나 또는 그 초과의 측벽들 및 최하부 표면 위에 층 재료를 증착하기 위해, 내부 프로세싱 볼륨에서 소스-함유 전구체 가스 및 리간드-함유 전구체 가스를 열 분해하는 단계를 포함한다.
[0008] 본 개시내용의 상기 인용된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 구현들을 참조하여 이루어질 수 있으며, 이러한 구현들 중 일부가 첨부된 도면들에 예시되어 있다. 하지만, 첨부된 도면들은 본 개시내용의 단지 통상적인 구현들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
[0009] 도 1은 본원에서 설명되는 구현들에 따른, 간략화된 막 증착 방법의 개요를 예시하는 흐름도이다.
[0010] 도 2는 본원에서 설명되는 구현들에 따른, 간략화된 붕소-함유 막 증착 방법의 개요를 예시하는 흐름도이다.
[0011] 도 3은 본원에서 설명되는 구현들에 따른, 간략화된 금속-함유 막 증착 방법의 개요를 예시하는 흐름도이다.
[0012] 도 4는 본원에서 설명되는 구현들의 실시를 위해 사용될 수 있는 장치의 개략적인 예시이다.
[0013] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 구현에 개시된 엘리먼트들은, 특정 언급없이 다른 구현들 상에서 유리하게 사용될 수 있음이 고려된다.
[0014] 하기의 개시내용은, 박막들의 증착을 위한 프로세스들 및 전술한 프로세스들을 실행하기 위한 디바이스들을 설명한다. 본 개시내용의 다양한 구현들의 철저한 이해를 제공하기 위해, 다음의 설명 및 도 1 내지 도 4에서는 특정의 세부사항들이 설명된다. 박막들의 증착과 종종 연관되는 잘-알려진 방법들 및 시스템들을 설명하는 다른 세부사항들은, 다양한 구현들의 설명을 불필요하게 불명료하게 하는 것을 회피하기 위해, 다음의 개시내용에서 설명되지 않는다.
[0015] 본원에서 설명되는 세부사항들, 컴포넌트들, 및 다른 피쳐들 중 다수는, 단지, 특정한 구현들의 예시일 뿐이다. 따라서, 다른 구현들은, 본 개시내용의 사상 또는 범위로부터 벗어나지 않으면서, 다른 세부사항들, 컴포넌트들, 및 피쳐들을 가질 수 있다. 또한, 하기에서 설명되는 세부사항들 중 몇 개는 없이도, 본 개시내용의 추가의 구현들이 실시될 수 있다.
[0016] 고 종횡비 피쳐들을 충진할 수 있는 박막 재료들의 개발은 달성하기 힘든 목표로 남아 있다. 플라즈마 CVD에 의해 증착되는 박막들은 통상적으로, 고 종횡비 피쳐 내부에 보이드 형성을 유발하는 불량한 컨포멀리티(conformality)를 나타낸다. 열 CVD에 의해 증착되는 박막들은 통상적으로, 90%보다 더 높은 컨포멀리티를 나타낸다. 그러나, 열 CVD를 사용하여 고 종횡비 피쳐들을 충진하는 현재의 방법들은 통상적으로 심 형성을 초래한다.
[0017] 본 개시내용의 구현들은, 고 종횡비 피쳐들에 증착되는 박막들의 컨포멀리티 및 갭-충진 능력을, 현재 알려진 플라즈마 CVD 기법들을 사용하여 증착되는 박막들과 비교하여 개선시킨다. 본원에서 설명되는 구현들은, 열 CVD 프로세스를 사용하여, 리간드를 포함하는 단일 소스 전구체를, 리간드를 포함하는 부가적인 전구체와 동시-유동(co-flow)시키는 것을 포함한다. 예를 들어, 컨포멀 붕소-함유 막들은, 디메틸아민 보란, 보라진 및 알킬 보라진들과 같은 전구체들과 함께 열 CVD를 사용하여 증착될 수 있다. 증착 온도는, 섭씨 300도 내지 섭씨 800도(예컨대, 섭씨 300도 내지 섭씨 550도)로 변할 수 있다. 붕소-함유 막들의 컨포멀리티는, 붕소-함유 전구체와 함께, 질소 함유 리간드들, 이를테면 암모니아, 디메틸아민, 및 트리메틸아민을 동시-유동시킴으로써 추가적으로 개선될 수 있다. 이론에 얽매이는 것은 아니지만, 리간드를 포함하는 부가적인 전구체를 동시-유동시키는 것은, 소스 전구체의 분해 레이트를 감소시킴으로써 개선된 컨포멀리티를 초래한다고 믿어진다. 또한, 적절한 소스 전구체 대 리간드 유동 비율(flow ratio)을 선택함으로써, 고 종횡비 피쳐의 최상부에서의 막의 성장을 감소시킴으로써 상향식(bottom up) 갭-충진을 초래하는 것이 가능하다. 본원에서 설명되는 구현들은 금속 증착에 또한 적용가능하다. 예를 들어, 텅스텐 헥사카르보닐(W(CO)6)의 열 분해에 의해 금속성 텅스텐이 증착될 수 있다. 그러나, 단일 소스 텅스텐 헥사카르보닐 전구체를 사용하여 증착된 텅스텐 막은 또한 불량한 컨포멀리티를 겪는다. 프로세스에 대한 일산화탄소의 첨가는 증착되는 텅스텐 막의 컨포멀리티 및 갭-충진 능력을 개선시킨다는 것이 발견되었다.
[0018] 예시적인 애플리케이션들은, 기저(underlying) 막의 응력을 제어하는 데 사용되는 스페이서(spacer) 층들 및 스트레인-유도(strain-inducing) 층들과 같은 "프론트-엔드 오브 라인(front-end of line)" 애플리케이션들 및 배리어 재료들 및 상호연결 형성과 같은 "백-엔드 오브 라인(back-end of line)" 애플리케이션들을 포함한다.
[0019] 도 1은 본원에서 설명되는 구현들에 따른, 막 증착 방법(100)의 개요를 예시하는 흐름도이다. 방법(100)의 프로세스(110)에서, 고 종횡비 피쳐가 내부에 형성된 기판이 프로세스 챔버의 내부 프로세싱 볼륨 내에 포지셔닝된다. 도 4에서 일 예시적인 프로세스 챔버(400)가 도시된다. 일 구현에서, 기판은 반도체 웨이퍼(예컨대, 약 300 mm 또는 그 미만의 직경을 갖는 실리콘 웨이퍼; 약 100 mm, 150 mm, 200 mm, 300 mm, 400 mm의 직경을 갖는 실리콘 웨이퍼 등)이며, 앞선 프로세스들에서 형성된 구조들, 디바이스 컴포넌트들 등을 포함할 수 있다. 예를 들어, 기판은, 적어도 약 5:1 또는 그 초과의 높은 높이 대 폭 종횡비들(베어(bare) 홀의 높이를 홀의 폭으로 나눈 비)(예컨대, 6:1 또는 그 초과, 7:1 또는 그 초과, 8:1 또는 그 초과, 9:1 또는 그 초과, 10:1 또는 그 초과, 11:1 또는 그 초과, 12:1, 또는 심지어 약 10:1 내지 약 15:1의 종횡비)을 갖는 피쳐들을 포함할 수 있다. 예시적인 피쳐 정의들은, 비아(via)들, 트렌치들, 라인들, 접촉 홀들, 관통-홀들, 또는 반도체, 솔라(solar), 또는 다른 전자 디바이스들(이를테면, 고 비율 접촉 플러그들)에서 활용되는 다른 피쳐 정의들을 포함한다.
[0020] 프로세스(120)에서, 리간드를 포함하는 소스-함유 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 일 구현에서, 소스-함유 전구체 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입된다. 일 구현에서, 소스-함유 전구체 가스는 희석(dilution) 가스와 함께 내부 프로세싱 볼륨 내로 유입된다. 예시적인 희석 가스들은, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합을 포함한다. 사용되는 소스-함유 전구체 가스에 의존하여, 희석 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 내부 프로세싱 볼륨 내로 유입될 수 있다.
[0021] 프로세스(130)에서, 리간드를 포함하는 부가적인 리간드-함유 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 부가적인 리간드-함유 전구체 가스의 리간드는, 소스-함유 전구체 가스에 존재하는 리간드와 매칭하거나 실질적으로 매칭하도록 선택된다. 사용되는 부가적인 리간드-함유 전구체 가스에 의존하여, 부가적인 리간드-함유 전구체는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입될 수 있다. 일 구현에서, 부가적인 리간드-함유 전구체 가스는 희석 가스와 함께 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입된다. 다른 것들 중에서도, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들을 비롯한 다른 가스들이 또한 사용될 수 있다. 일 구현에서, 소스-함유 전구체 가스 및 부가적인 리간드-함유 전구체 가스가 챔버 내에 있는 동안, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들 중 적어도 하나가 존재한다(도 1에 도시되지 않음). 대안적으로, 소스-함유 전구체 가스 및 부가적인 리간드-함유 전구체 가스의 유입 이전 또는 이후, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들 중 적어도 하나가 챔버 내로 유입된다.
[0022] 몇몇 구현들에서, 리간드를 포함하는 소스-함유 전구체 가스 및 부가적인 리간드-함유 전구체 가스는, 별개의 가스 인렛(inlet)들을 통해 내부 프로세싱 볼륨 내로 동시에 유동되고, 열 분해에 앞서 프로세스 챔버의 내부 프로세싱 볼륨 내에서 혼합될 수 있다. 몇몇 구현들에서, 리간드를 포함하는 소스-함유 전구체 가스 및 부가적인 리간드-함유 전구체 가스는, 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동되기 전에 혼합될 수 있다. 가스 혼합물은, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 10 sccm 내지 약 1,000 sccm; 약 100 sccm 내지 약 500 sccm)의 유량으로 내부 프로세싱 볼륨 내로 유입될 수 있다.
[0023] 프로세스(140)에서, 고 종횡비 피쳐에 재료의 층을 증착하기 위해, 소스-함유 전구체 가스 및 부가적인 리간드-함유 전구체 가스가 내부 프로세싱 볼륨에서 열 분해된다. 열 분해 프로세스는 플라즈마의 부재 하에 수행된다. 재료의 층의 증착을 위해, 열 증착 프로세스 동안, 챔버의 기판 지지체의 온도는 약 섭씨 100도 내지 약 섭씨 1000도(예컨대, 약 섭씨 300도 내지 약 섭씨 550도)로 셋팅될 수 있고, 챔버의 압력은 약 10 mTorr 내지 약 760 Torr(예컨대, 약 2 Torr 내지 약 10 Torr)일 수 있다. 증착 직후(as-deposited) 재료는 약 2 Å 내지 약 5,000 Å의 두께를 가질 수 있다.
[0024] 증착 직후 재료 층은 다양한 증착-후(post-deposition) 처리 프로세스들에 노출될 수 있다.
[0025] 도 2는 본원에서 설명되는 구현들에 따른, 붕소-함유 막 증착 방법(200)의 개요를 예시하는 흐름도이다. 방법(200)의 프로세스(210)에서, 프로세스(110)와 유사하게, 고 종횡비 피쳐가 내부에 형성된 기판이 프로세스 챔버의 내부 프로세싱 볼륨 내에 포지셔닝된다.
[0026] 프로세스(220)에서, 리간드를 포함하는 붕소-함유 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 프로세스(220)에서, 붕소-함유 전구체는, 보란들, 보라진(B3N3H6), 또는 보라진의 알킬-치환 유도체(derivative)를 포함할 수 있다. 예시적인 보란들은, 암모니아 보란, 디메틸아민 보란(DMAB), 및 트리메틸아민 보란(TMAB)을 포함한다. 예시적인 붕소-함유 전구체들은
Figure 112022065639478-pct00001
,
Figure 112022065639478-pct00002
,
Figure 112022065639478-pct00003
, 및 이들의 조합들로 이루어지는 군으로부터 선택될 수 있으며, 여기서 R은, H 및 1개 내지 5개의 탄소 원자들을 갖는 저급 알킬기들로부터 독립적으로 선택된다.
[0027] 1개 내지 5개의 탄소 원자들을 갖는 적절한 알킬기들의 예들은 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 3차-부틸 및 네오펜틸을 포함한다.
[0028] 일 구현에서, 붕소-함유 전구체는, 보라진, 디메틸아미노 보란, 트리메틸아미노 보란, 트리에틸아미노 보란, 알킬 보라진들, 및 이들의 조합들로 이루어지는 군으로부터 선택되며, 여기서, 알킬은 1개 내지 5개의 탄소 원자들을 함유하는 저급 알킬기이다.
[0029] 붕소-함유 전구체는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 10 sccm 내지 약 1,000 sccm; 약 100 sccm 내지 약 500 sccm)의 유량으로 챔버 내로 유입될 수 있다. 붕소-함유 전구체 가스는 희석 가스와 함께 내부 프로세싱 볼륨 내로 유입될 수 있다. 예시적인 희석 가스들은, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합을 포함한다. 사용되는 붕소-함유 전구체 가스에 의존하여, 희석 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 내부 프로세싱 볼륨 내로 유입될 수 있다.
[0030] 프로세스(230)에서, 리간드를 포함하는 질소-함유 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 리간드를 함유하는 질소-함유 전구체 가스들을 NH3, H2NR, HNR2, NR3, 및 이들의 조합들로 이루어지는 군으로부터 선택될 수 있으며, 여기서, R은 1개 내지 5개의 탄소 원자들을 갖는 저급 알킬기이다. 적절한 질소-함유 전구체 가스들은 하기 화합물들, 즉 메틸아민, 디메틸아민, 트리메틸아민(TMA), 디에틸아민, 트리에틸아민, 및 이들의 조합들 중 하나 또는 그 초과를 포함한다.
[0031] 질소-함유 전구체 가스는, 질소-함유 전구체의 리간드가 붕소-함유 전구체에 존재하는 리간드와 매칭하거나 실질적으로 매칭하도록 선택된다. 예를 들어, 디메틸아민은 디메틸아미노 보란과 사용되고, 트리메틸아민은 트리메틸아미노 보란과 사용된다.
[0032] 사용되는 질소-함유 전구체 가스에 의존하여, 질소-함유 전구체 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입될 수 있다. 질소-함유 전구체 가스는 희석 가스와 함께 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입될 수 있다. 다른 것들 중에서도, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들을 비롯한 다른 가스들이 또한 사용될 수 있다. 일 구현에서, 붕소-함유 전구체 가스가 챔버 내에 있는 동안, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들 중 적어도 하나가 존재한다(도 2에 도시되지 않음). 대안적으로, 붕소-함유 전구체의 유입 이전 또는 이후, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들 중 적어도 하나가 챔버 내로 유입된다.
[0033] 프로세스(240)에서, 고 종횡비 피쳐에 붕소-함유 층을 증착하기 위해, 붕소-함유 전구체 가스 및 질소-함유 전구체 가스가 열 분해된다. 챔버에서 플라즈마의 부재 하에 붕소-함유 막을 증착하기 위해, 증착 동안, 챔버의 기판 지지체의 온도는 약 섭씨 100도 내지 약 섭씨 1000도(예컨대, 약 섭씨 200도 내지 약 섭씨 800도; 약 섭씨 300도 내지 약 섭씨 550도)로 셋팅될 수 있고, 챔버의 압력은 약 10 mTorr 내지 약 760 Torr(예컨대, 약 1 Torr 내지 약 12 Torr; 약 2 Torr 내지 약 10 Torr)일 수 있다. 몇몇 구현들에서, 붕소-함유 전구체는, 질소-함유 전구체와 결합되고, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(이를테면 약 10 sccm 내지 약 1,000 sccm)의 유량으로 프로세스 챔버의 내부 프로세싱 볼륨 내로 동시에 유동될 수 있다. 몇몇 구현들에서, 붕소-함유 전구체 및 질소-함유 전구체는, 별개로 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동될 수 있다. 붕소 질화물 막은 약 2 Å 내지 약 5,000 Å의 두께를 가질 수 있다.
[0034] 증착 직후 붕소-함유 막은 프로세싱-후 처리에 노출될 수 있다.
[0035] 도 3은 본원에서 설명되는 구현들에 따른, 간략화된 금속-함유 막 증착 방법(300)의 간략화된 개요를 예시하는 흐름도이다. 방법(300)의 프로세스(310)에서, 프로세스(110)와 유사하게, 고 종횡비 피쳐가 내부에 형성된 기판이 프로세스 챔버의 내부 프로세싱 볼륨 내에 포지셔닝된다.
[0036] 방법(300)의 프로세스(320)에서, 리간드를 포함하는 유기 금속 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 예시적인 유기 금속 화합물들은, 금속 카르보닐 화합물들, 금속 디알킬아미도 화합물들, 및/또는 금속 시클로펜타디에닐 화합물들을 포함(그러나 이에 제한되지 않음)할 수 있다. 텅스텐을 포함하는 일 예시적인 유기 금속 화합물은 텅스텐 카르보닐 화합물이다. 다른 예시적인 유기 금속 화합물은 코발트 시클로펜타디에닐-함유 화합물이다.
[0037] 본원에서 설명되는 구현들에 대해 사용될 수 있는 적절한 텅스텐 카르보닐 화합물들은, 텅스텐 헥사카르보닐(W(CO)6), 텅스텐 펜타카르보닐 화합물들(RW(CO)5), 및 텅스텐 테트라카르보닐 화합물들(R2W(CO)4)을 포함하며, 여기서, R은, 하나 또는 그 초과의 카르보닐기들을 대체하는 하나 또는 그 초과의 리간드들이다. 다양한 예들에서, 각각의 R은 알킬이소니트릴기(
Figure 112017109019204-pct00004
)일 수 있으며, 여기서, 각각의 R1은, 4개 내지 8개의 탄소 원자들을 갖는 알킬기, 이를테면 n-부틸, 1-에틸프로필, 1,2 디메틸프로필, 이소펜틸, 2-메틸부틸, 1-메틸부틸, n-펜틸, 1,3-디메틸부틸, n-헥실, 1-메틸헥실, 및 n-옥틸이다.
[0038] 본원에서 설명되는 구현들에 대해 사용될 수 있는 적절한 코발트-함유 화합물들은, 비스(시클로펜타디에닐)코발트(II)(Co(C5H5)2), 비스(에틸시클로펜타디에닐)코발트(II)(C14H18Co), 비스(펜타-메틸시클로펜타디에닐)코발트(II)(C20H30Co), 및 이들의 조합들을 포함한다.
[0039] 유기 금속 전구체 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 10 sccm 내지 약 1,000 sccm; 약 100 sccm 내지 약 500 sccm)의 유량으로 챔버 내로 유입될 수 있다. 유기 금속 전구체 가스는 희석 가스와 함께 내부 프로세싱 볼륨 내로 유입될 수 있다. 예시적인 희석 가스들은, 질소(N2), 수소(H2), 아르곤(Ar), 또는 이들의 조합을 포함한다. 사용되는 금속-유기 전구체 가스에 의존하여, 희석 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 내부 프로세싱 볼륨 내로 유입될 수 있다.
[0040] 방법(300)의 프로세스(330)에서, 리간드를 포함하는 비-금속 전구체 가스가 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동된다. 비-금속 전구체 가스의 리간드는, 유기 금속 전구체 가스에 존재하는 리간드와 매칭하거나 실질적으로 매칭하도록 선택된다. 예를 들어, 유기 금속 전구체 가스가 카르보닐 리간드를 포함하는 구현들에서, 비-금속 전구체 가스는 또한 카르보닐 리간드를 포함한다. 유기 금속 전구체 가스가 시클로펜타디에닐 리간드를 포함하는 구현들에서, 비-금속 전구체 가스는 또한 시클로펜타디에닐 리간드를 포함한다. 사용되는 비-금속 전구체 가스에 의존하여, 비-금속 전구체 가스는, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 1,000 sccm 내지 약 10,000 sccm; 약 2,000 sccm 내지 약 7,000 sccm)의 유량으로 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입될 수 있다. 비-금속 전구체 가스는 희석 가스와 함께 프로세스 챔버의 내부 프로세싱 볼륨 내로 유입될 수 있다. 다른 것들 중에서도, 실리콘-함유 화합물들, 탄소-함유 화합물들, 및 인-함유 화합물들을 포함하는 가스들을 비롯한 다른 가스들이 또한 사용될 수 있다. 몇몇 예시들에서, 이들 화합물들은, 유기 금속 전구체 가스 및 비-금속 전구체 가스가 챔버 내에 존재하는 동안 존재할 수 있다(도 3에 도시되지 않음). 대안적으로, 화합물은, 유기 금속 전구체 가스 및 비-금속 전구체 가스의 유입 이전 또는 이후, 챔버 내로 유입될 수 있다.
[0041] 몇몇 구현들에서, 리간드를 포함하는 유기 금속 전구체 가스 및 비-금속 리간드-함유 전구체 가스는, 별개의 가스 인렛들을 통해 내부 프로세싱 볼륨 내로 동시에 유동되고, 열 분해에 앞서 프로세스 챔버의 내부 프로세싱 볼륨 내에서 혼합될 수 있다. 몇몇 구현들에서, 리간드를 포함하는 유기 금속 전구체 가스 및 비-금속 리간드-함유 전구체 가스는, 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동되기 전에 혼합될 수 있다. 가스 혼합물은, 300 mm 기판에 대해 약 5 sccm 내지 약 50,000 sccm(예컨대, 약 10 sccm 내지 약 1,000 sccm; 약 100 sccm 내지 약 500 sccm)의 유량으로 내부 프로세싱 볼륨 내로 유입될 수 있다.
[0042] 프로세스(340)에서, 고 종횡비 피쳐에 금속-함유 층을 증착하기 위해, 유기 금속 전구체 가스 및 비-금속 전구체 가스가 내부 프로세싱 볼륨에서 열 분해된다. 열 분해 프로세스는 플라즈마의 부재 하에 수행된다. 금속-함유 층의 증착을 위해, 열 증착 프로세스 동안, 챔버의 기판 지지체의 온도는 약 섭씨 100도 내지 약 섭씨 1000도(예컨대, 약 섭씨 200도 내지 약 섭씨 800도; 약 섭씨 300도 내지 약 섭씨 550도)로 셋팅될 수 있고, 챔버의 압력은 약 10 mTorr 내지 약 760 Torr(예컨대, 약 2 Torr 내지 약 10 Torr; 약 5 Torr 내지 약 6 Torr)일 수 있다. 증착 직후 재료는 약 2 Å 내지 약 5,000 Å의 두께를 가질 수 있다.
[0043] 증착 직후 재료 층은 다양한 증착-후 처리 프로세스들에 노출될 수 있다.
[0044] 도 4는 본원에서 설명되는 구현들에 따른, 비정질 탄소 층 증착에 대해 사용될 수 있는 기판 프로세싱 시스템(432)의 개략적인 표현이다. 적절한 챔버의 예들은, DxZ™ 프로세스 챔버를 사용할 수 있는 CENTURA® 시스템들, PRECISION 5000® 시스템들, PRODUCER™ 시스템들, 이를테면 PRODUCER SE™ 프로세스 챔버 및 PRODUCER GT™ 프로세스 챔버를 포함하며, 이들 전부는 California 주 Santa Clara의 Applied Materials, Inc.로부터 상업적으로 입수가능하다. 본원에서 설명되는 프로세스들은, 다른 제조자들로부터의 기판 프로세스 시스템들을 포함하는 다른 기판 프로세싱 시스템들 상에서 수행될 수 있음이 고려된다.
[0045] 기판 프로세싱 시스템(432)은, 가스 패널(430) 및 제어기(410)에 커플링되는 프로세스 챔버(400)를 포함한다. 프로세스 챔버(400)는 일반적으로, 내부 프로세싱 볼륨(426)을 정의하는 최상부(424), 측부(401), 및 최하부 벽(422)을 포함한다. 챔버(400)의 내부 프로세싱 볼륨(426)에 지지 페디스털(pedestal)(450)이 제공된다. 지지 페디스털(450)은 스템(stem)(460)에 의해 지지되며, 통상적으로 알루미늄, 세라믹, 및 다른 적절한 재료들로 제조될 수 있다. 지지 페디스털(450)은, 변위 메커니즘(도시되지 않음)을 사용하여 챔버(400) 내부에서 수직 방향으로 이동될 수 있다.
[0046] 지지 페디스털(450)은, 지지 페디스털(450)에 임베딩(embed)되고 그리고 지지 페디스털(450)의 표면(492) 상에 지지되는 기판(490)의 온도를 제어하기에 적절한 가열기 엘리먼트(470)를 포함할 수 있다. 지지 페디스털(450)은, 전력 공급부(406)로부터 가열기 엘리먼트(470)에 전류를 인가함으로써 저항식으로(resistively) 가열될 수 있다. 가열기 엘리먼트(470)는, 니켈-철-크롬 합금(예컨대, INCOLOY®) 시스(sheath) 튜브에 캡슐화된(encapsulated) 니켈-크롬 와이어로 제조될 수 있다. 전력 공급부(406)로부터 공급되는 전류가 제어기(410)에 의해 조절되어, 가열기 엘리먼트(470)에 의해 생성되는 열을 제어함으로써, 막 증착 동안 기판(490) 및 지지 페디스털(450)을 실질적으로 일정한 온도로 유지한다. 공급되는 전류는, 지지 페디스털(450)의 온도를 섭씨 약 100도 내지 섭씨 약 700도로 선택적으로 제어하도록 조정될 수 있다.
[0047] 종래의 방식으로 지지 페디스털(450)의 온도를 모니터링하기 위해, 열전대(thermocouple)와 같은 온도 센서(472)가 지지 페디스털(450)에 임베딩될 수 있다. 측정된 온도는, 제어기(410)에 의해, 기판을 원하는 온도로 유지하기 위해, 가열기 엘리먼트(470)에 공급되는 전력을 제어하는 데 사용된다.
[0048] 챔버(400)의 최하부에 형성되는 포트에 진공 펌프(402)가 커플링된다. 진공 펌프(402)는 프로세스 챔버(400)에서 원하는 가스 압력을 유지하는 데 사용된다. 진공 펌프(402)는 또한, 프로세싱-후 가스들 및 프로세스의 부산물(by-product)들을 챔버(400)로부터 진공배기(evacuate)한다.
[0049] 프로세싱 시스템(432)은, 챔버 압력을 제어하기 위한 부가적인 장비, 예컨대 챔버 압력을 제어하기 위해 프로세스 챔버(400)와 진공 펌프(402) 사이에 포지셔닝되는 밸브들(예컨대, 스로틀 밸브들 및 격리 밸브들)을 더 포함할 수 있다.
[0050] 복수의 애퍼쳐(aperture)들(428)을 갖는 샤워헤드(showerhead)(420)가, 지지 페디스털(450) 위의, 프로세스 챔버(400)의 최상부에 배치된다. 샤워헤드(420)의 애퍼쳐들(428)은 챔버(400) 내로 프로세스 가스들을 유입시키는 데 활용된다. 애퍼쳐(428)는, 상이한 프로세스 요건들을 위한 다양한 프로세스 가스들의 유동을 용이하게 하기 위해, 상이한 사이즈들, 개수, 분포들, 형성, 설계, 및 직경들을 가질 수 있다. 샤워헤드(420)는, 프로세스 동안 다양한 가스들이 내부 프로세싱 볼륨(426)에 공급되는 것을 허용하는 가스 패널(430)에 연결된다. 샤워헤드(420)를 빠져나가는 전구체 가스들은 전구체 가스들을 열 분해하며, 이는, 기판(490)의 표면(491) 상에서 재료의 증착을 초래한다.
[0051] 가스 패널(430)은 또한, 다양한 기화된 액체 전구체들을 제어 및 공급하는 데 사용될 수 있다. 도시되진 않지만, 액체 전구체 공급부로터의 액체 전구체들은, 예컨대 액체 주입 기화기에 의해 기화될 수 있고, 캐리어 가스의 존재 하에 프로세스 챔버(400)로 전달될 수 있다. 캐리어 가스는 통상적으로, 질소와 같은 불활성 가스, 또는 아르곤 또는 헬륨과 같은 희가스(noble gas)이다. 대안적으로, 액체 전구체는 열 및/또는 진공 향상된 기화 프로세스에 의해 앰풀(ampoule)로부터 기화될 수 있다.
[0052] 샤워헤드(420) 및 지지 페데스탈(450)은, 내부 프로세싱 볼륨(426)에, 이격된 전극들의 쌍을 형성할 수 있다. 하나 또는 그 초과의 RF 전력 소스들(440)은, 샤워헤드(420)와 지지 페데스탈(450) 사이에서 플라즈마의 생성을 용이하게 하기 위해, 바이어스 전위를 매칭 네트워크(438)를 통해 샤워헤드(420)에 제공한다. 대안적으로, RF 전력 소스들(440) 및 매칭 네트워크(438)는, 샤워헤드(420) 또는 지지 페데스탈(450)에 커플링될 수 있거나, 또는 샤워헤드(420) 및 지지 페데스탈(450) 둘 모두에 커플링될 수 있거나, 또는 프로세스 챔버(400) 외부에 배치된 안테나(도시되지 않음)에 커플링될 수 있다. 일 구현에서, RF 전력 소스들(440)은, 약 50 kHz 내지 약 13.6 MHz의 주파수로 약 100 와트 내지 약 3,000 와트를 제공할 수 있다. 다른 구현에서, RF 전력 소스들(440)은, 약 50 kHz 내지 약 13.6 MHz의 주파수로 약 500 와트 내지 약 1,800 와트를 제공할 수 있다.
[0053] 제어기(410)는, 프로세스 시퀀스를 제어하고 가스 패널(430)로부터의 가스 유동들을 조절하는 데 활용되는, CPU(central processing unit)(412), 메모리(416), 및 지원 회로(414)를 포함한다. CPU(412)는 산업 현장(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 소프트웨어 루틴(routine)들은 메모리(416), 이를테면, 랜덤 액세스 메모리, 판독 전용 메모리, 플로피, 또는 하드 디스크 드라이브, 또는 다른 형태의 디지털 저장소에 저장될 수 있다. 지원 회로(414)는 통상적으로 CPU(412)에 커플링되고, 캐시, 클록 회로들, 입력/출력 시스템들, 전력 공급부들 등을 포함할 수 있다. 제어기(410)와 프로세싱 시스템(432)의 다양한 다른 컴포넌트들 사이의 양-방향 통신들은 신호 버스들(418)로서 통칭되는 다수의 신호 케이블들을 통해 처리되며, 그 중 일부는 도 4에 예시된다.
[0054] 다른 증착 챔버들이 또한 본 개시내용으로부터 이익을 얻을 수 있으며, 위에 열거된 파라미터들은, 비정질 탄소 층을 형성하는 데 사용되는 특정 증착 챔버에 따라 변할 수 있다. 예를 들어, 다른 증착 챔버들은 더 크거나 더 작은 볼륨을 가질 수 있어서, Applied Materials, Inc.로부터 입수가능한 증착 챔버들에 대해서 언급되는 가스 유량들보다 더 크거나 더 작은 가스 유량들을 요구한다.
[0055] 본원에서 사용되는 바와 같이, 다음의 용어들은, 이들의 사용의 문맥으로부터 달리 언급되거나 명확하지 않는 한, 하기에서 설명되는 의미를 갖는다.
[0056] 본 개시내용, 또는 본 개시내용의 예시적인 양상들 또는 구현(들)의 엘리먼트들을 소개할 때, 단수 표현은 하나 또는 그 초과의 엘리먼트들이 존재한다는 것을 의미하도록 의도된다.
[0057] 용어 "알킬"은 1개 내지 약 15개의 탄소 원자들을 함유하는 선형 또는 브랜치형(branched) 비순환 알킬 라디칼(acyclic alkyl radical)을 포괄한다. 몇몇 구현들에서, 알킬은 C1- 10알킬, C1- 6알킬 또는 C1- 3알킬 라디칼이다. 알킬의 예들은, 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 3차-부틸, 2차-부틸, 펜탄-3-일(즉,
Figure 112017109019204-pct00005
) 등을 포함(그러나 이에 제한되지 않음)한다.
[0058] 용어 "카르보닐"은 단일 산소 원자와 공유되는 4개의 공유 결합들 중 2개를 갖는 탄소 라디칼(예컨대,
Figure 112017109019204-pct00006
)을 나타낸다.
[0059] 용어들 "포함하는", "구비하는", 및 "갖는"은 포괄적이도록 의도되고, 열거된 엘리먼트들 이외의 부가적인 엘리먼트들이 존재할 수 있음을 의미한다.
[0060] 용어 "전구체"는, 표면으로부터 재료를 제거하거나 표면 상에 재료를 증착하기 위해 반응에 참여하는 임의의 프로세스 가스를 지칭하기 위해 사용된다.
[0061] 용어 "기판"은, 위에 형성된 층들이 있는 또는 위에 형성된 층들이 없는 지지 기판을 지칭한다. 지지 기판은, 다양한 도핑 농도들 및 프로파일들의 반도체 또는 절연체일 수 있고, 예를 들어, 집적 회로들의 제조에 사용되는 타입의 반도체 기판일 수 있다.
[0062] 전술한 내용들이 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 구현들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (20)

  1. 기판을 프로세싱하는 방법으로서,
    아미노기를 포함하는 붕소-함유 전구체를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 붕소-함유 전구체가
    Figure 112022065639478-pct00015
    ,
    Figure 112022065639478-pct00016
    , 및 이들의 조합으로부터 선택되는 단계;
    상기 아미노기와 매칭되는 작용기를 포함하는 질소-함유 전구체를 상기 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 질소-함유 전구체가 HNR2, NR3, 및 이들의 조합으로 이루어지는 군으로부터 선택되는 단계; 및
    상기 기판 상의 유전체 층의 표면 및 상기 유전체 층의 표면 아래에 형성되는 고 종횡비 피쳐 정의(feature definition)의 적어도 하나 또는 그 초과의 측벽 및 최하부 표면 위에 붕소 질화물 층을 증착하기 위해, 상기 내부 프로세싱 볼륨에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해(thermally decomposing)하는 단계를 포함하고,
    상기 R이 1개 내지 5개의 탄소 원자를 함유하는 저급 알킬기(lower alkyl group)인 기판을 프로세싱하는 방법.
  2. 제1항에 있어서,
    상기 붕소-함유 전구체가 디메틸아민 보란, 트리메틸아민 보란, 트리에틸아민 보란, 및 이들의 조합으로 이루어진 군으로부터 선택되는, 기판을 프로세싱하는 방법.
  3. 제1항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 200도 내지 약 섭씨 800도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  4. 제3항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 300도 내지 약 섭씨 550도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  5. 제1항에 있어서,
    상기 고 종횡비 피쳐 정의가, 비아(via), 트렌치(trench), 라인, 접촉 홀, 관통-홀, 및 이들의 조합으로부터 선택되는, 기판을 프로세싱하는 방법.
  6. 제5항에 있어서,
    상기 고 종횡비 피쳐 정의가, 적어도 약 5:1 또는 그 초과의, 높이 대 폭 비를 갖는, 기판을 프로세싱하는 방법.
  7. 제1항에 있어서,
    상기 R이 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 3차-부틸 및 네오펜틸의 군으로부터 선택되는, 기판을 프로세싱하는 방법.
  8. 기판을 프로세싱하는 방법으로서,
    붕소-함유 전구체를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 붕소-함유 전구체가
    Figure 112022065639478-pct00017
    인 단계;
    질소-함유 전구체를 상기 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 질소-함유 전구체가 HNR2인 단계; 및
    상기 기판 상의 유전체 층의 표면 및 상기 유전체 층의 표면 아래에 형성되는 고 종횡비 피쳐 정의의 적어도 하나 또는 그 초과의 측벽 및 최하부 표면 위에 붕소 질화물 층을 증착하기 위해, 상기 내부 프로세싱 볼륨에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계를 포함하고,
    상기 R이 1개 내지 5개의 탄소 원자의 저급 알킬기인 기판을 프로세싱하는 방법.
  9. 제8항에 있어서,
    상기 붕소-함유 전구체가 디메틸아민 보란인, 기판을 프로세싱하는 방법.
  10. 제8항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 200도 내지 약 섭씨 800도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  11. 제10항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 300도 내지 약 섭씨 550도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  12. 제8항에 있어서,
    상기 고 종횡비 피쳐 정의가, 비아, 트렌치, 라인, 접촉 홀, 관통-홀, 및 이들의 조합으로부터 선택되는, 기판을 프로세싱하는 방법.
  13. 제12항에 있어서,
    상기 고 종횡비 피쳐 정의가, 적어도 약 5:1 또는 그 초과의, 높이 대 폭 비를 갖는, 기판을 프로세싱하는 방법.
  14. 제8항에 있어서,
    상기 R이 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 3차-부틸 및 네오펜틸의 군으로부터 선택되는, 기판을 프로세싱하는 방법.
  15. 기판을 프로세싱하는 방법으로서,
    붕소-함유 전구체를 프로세스 챔버의 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 붕소-함유 전구체가
    Figure 112022065639478-pct00018
    인 단계;
    질소-함유 전구체를 상기 내부 프로세싱 볼륨 내로 유동시키는 단계로서, 상기 질소-함유 전구체가 NR3인 단계; 및
    상기 기판 상의 유전체 층의 표면 및 상기 유전체 층의 표면 아래에 형성되는 고 종횡비 피쳐 정의의 적어도 하나 또는 그 초과의 측벽 및 최하부 표면 위에 붕소 질화물 층을 증착하기 위해, 상기 내부 프로세싱 볼륨에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계를 포함하고,
    상기 R이 1개 내지 5개의 탄소 원자의 저급 알킬기인 기판을 프로세싱하는 방법.
  16. 제15항에 있어서,
    상기 붕소-함유 전구체가 트리메틸아민 보란 및 트리에틸아민 보란으로부터 선택되는, 기판을 프로세싱하는 방법.
  17. 제15항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 200도 내지 약 섭씨 800도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  18. 제17항에 있어서,
    상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 열 분해하는 단계가 약 섭씨 300도 내지 약 섭씨 550도의 온도에서 상기 붕소-함유 전구체 및 상기 질소-함유 전구체를 가열하는 것을 포함하는, 기판을 프로세싱하는 방법.
  19. 제15항에 있어서,
    상기 고 종횡비 피쳐 정의가, 비아, 트렌치, 라인, 접촉 홀, 관통-홀, 및 이들의 조합으로부터 선택되고, 적어도 약 5:1 또는 그 초과의, 높이 대 폭 비를 갖는, 기판을 프로세싱하는 방법.
  20. 제15항에 있어서,
    상기 R이 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, 3차-부틸 및 네오펜틸의 군으로부터 선택되는, 기판을 프로세싱하는 방법.
KR1020177031923A 2015-04-03 2016-03-29 열 cvd 동안 리간드들을 동시-유동시킴으로써 고 종횡비 트렌치들을 충진하는 프로세스 KR102457674B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562142571P 2015-04-03 2015-04-03
US62/142,571 2015-04-03
PCT/US2016/024723 WO2016160811A1 (en) 2015-04-03 2016-03-29 Process of filling the high aspect ratio trenches by co-flowing ligands during thermal cvd

Publications (2)

Publication Number Publication Date
KR20170135902A KR20170135902A (ko) 2017-12-08
KR102457674B1 true KR102457674B1 (ko) 2022-10-20

Family

ID=57007275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031923A KR102457674B1 (ko) 2015-04-03 2016-03-29 열 cvd 동안 리간드들을 동시-유동시킴으로써 고 종횡비 트렌치들을 충진하는 프로세스

Country Status (5)

Country Link
US (2) US10128150B2 (ko)
JP (1) JP6925976B2 (ko)
KR (1) KR102457674B1 (ko)
CN (1) CN107534013B (ko)
WO (1) WO2016160811A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180274615A1 (en) * 2017-03-27 2018-09-27 Goodrich Corporation Common vacuum header for cvi/cvd furnaces
US11264474B1 (en) * 2020-08-18 2022-03-01 Nanya Technology Corporation Semiconductor device with boron nitride layer and method for fabricating the same
TW202217045A (zh) * 2020-09-10 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積間隙填充流體之方法及相關系統和裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277719A (ja) * 2006-03-29 2007-10-25 Tokyo Electron Ltd 薄膜堆積システム内における基板の周辺端部での一酸化炭素中毒を抑制する方法及び装置
JP2012506149A (ja) * 2008-10-16 2012-03-08 アプライド マテリアルズ インコーポレイテッド 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3375274A (en) 1964-11-20 1968-03-26 Olin Mathieson Alkylene borazine polymers
US6967405B1 (en) * 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US20050095859A1 (en) 2003-11-03 2005-05-05 Applied Materials, Inc. Precursor delivery system with rate control
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7345184B2 (en) * 2005-03-31 2008-03-18 Tokyo Electron Limited Method and system for refurbishing a metal carbonyl precursor
US8084105B2 (en) 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
US8148269B2 (en) 2008-04-04 2012-04-03 Applied Materials, Inc. Boron nitride and boron-nitride derived materials deposition method
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8563090B2 (en) 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
US8865594B2 (en) 2011-03-10 2014-10-21 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8927405B2 (en) * 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277719A (ja) * 2006-03-29 2007-10-25 Tokyo Electron Ltd 薄膜堆積システム内における基板の周辺端部での一酸化炭素中毒を抑制する方法及び装置
JP2012506149A (ja) * 2008-10-16 2012-03-08 アプライド マテリアルズ インコーポレイテッド 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善

Also Published As

Publication number Publication date
JP6925976B2 (ja) 2021-08-25
WO2016160811A1 (en) 2016-10-06
US20190074218A1 (en) 2019-03-07
CN107534013B (zh) 2021-10-26
KR20170135902A (ko) 2017-12-08
US10128150B2 (en) 2018-11-13
CN107534013A (zh) 2018-01-02
JP2018513273A (ja) 2018-05-24
US20160293483A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US10679848B2 (en) Selective atomic layer deposition with post-dose treatment
JP6761028B2 (ja) コンフォーマルな金属又はメタロイド窒化ケイ素膜を堆積するための方法及びその結果として得られる膜
KR101088931B1 (ko) 간헐적 전구체 가스 플로우 프로세스를 이용한 금속 층형성 방법
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
JP5815669B2 (ja) アミノ金属前駆体とハロゲン化金属前駆体との化合を使用する金属窒化物含有膜堆積
CN108735577B (zh) 选择性沉积用于互连的wcn阻挡/粘附层
US7682946B2 (en) Apparatus and process for plasma-enhanced atomic layer deposition
CN110731003A (zh) 含钼的低电阻率的膜
US20110070730A1 (en) Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US20120237693A1 (en) In-situ clean process for metal deposition chambers
US20190074218A1 (en) Process of filling the high aspect ratio trenches by co-flowing ligands during thermal cvd
US20050069641A1 (en) Method for depositing metal layers using sequential flow deposition
US20170084448A1 (en) Low temperature conformal deposition of silicon nitride on high aspect ratio structures
US9633861B2 (en) Cu/barrier interface enhancement
JP6947863B2 (ja) 薄膜の形成方法
US20220254628A1 (en) Method and system for forming boron nitride on a surface of a substrate
KR20240124971A (ko) 피처들 (features) 내 큰 입자 텅스텐 성장
WO2024147902A1 (en) Plasma-enhanced molybdenum deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant