KR102457107B1 - 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법 - Google Patents

구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법 Download PDF

Info

Publication number
KR102457107B1
KR102457107B1 KR1020210010557A KR20210010557A KR102457107B1 KR 102457107 B1 KR102457107 B1 KR 102457107B1 KR 1020210010557 A KR1020210010557 A KR 1020210010557A KR 20210010557 A KR20210010557 A KR 20210010557A KR 102457107 B1 KR102457107 B1 KR 102457107B1
Authority
KR
South Korea
Prior art keywords
panel
electrode
electrode panel
filling material
unit
Prior art date
Application number
KR1020210010557A
Other languages
English (en)
Other versions
KR20220107667A (ko
Inventor
정하철
김영진
황인환
Original Assignee
재단법인 오송첨단의료산업진흥재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 오송첨단의료산업진흥재단 filed Critical 재단법인 오송첨단의료산업진흥재단
Priority to KR1020210010557A priority Critical patent/KR102457107B1/ko
Publication of KR20220107667A publication Critical patent/KR20220107667A/ko
Application granted granted Critical
Publication of KR102457107B1 publication Critical patent/KR102457107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Secondary Cells (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법에서, 상기 패키징 시스템은 패키징의 대상인 전극패널로 충진물질을 제공하여 전극패널을 패키징하며, 하부 스테이지, 측정유닛, 제작부 및 토출유닛을 포함한다. 상기 하부 스테이지는 상기 전극패널이 위치한다. 상기 측정유닛은 상기 하부 스테이지의 상부에서 상기 전극패널의 형상을 측정한다. 상기 제작부는 상기 측정 결과를 바탕으로 상기 전극패널에 매칭되는 어레이패널을 제작한다. 상기 토출유닛은 상기 어레이패널을 상기 전극패널에 결합한 상태에서, 상기 전극패널로 충진물질을 토출한다.

Description

구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법{PACKAGING SYSTEM AND METHOD FOR PACKAGING STRUCTURE USING THE SAME}
본 발명은 패키징 시스템 및 이를 이용한 패키징 방법에 관한 것으로, 더욱 상세하게는 전극이 다양하게 배열되는 전극패널과 같은 3차원 구조물을 효과적으로 패키징하기 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법에 관한 것이다.
3차원 미세 구조체가 형성되는 구조물에 대한 패키징 기술은 대한민국 공개특허 제10-2005-0067667호에서와 같이 3차원 미세 구조체를 내부에 실장 또는 위치시켜 패키징 하는 하우징 구조로부터 개발되어 다양하게 발전되어 왔다.
특히, 최근에는, 생체 내에 삽입되어 전기적 자극 또는 기록을 수행하는 전극 장치가 반도체 공정 기술을 이용하여 제작되고 있는데, 이러한 전극 장치의 경우 생체 내에 삽입된 상태에서 수술이나 움직임 등에 의해 전극이 손상되는 등의 문제가 발생하고 있다.
이러한, 생체 내에 삽입된 전극의 손상을 방지하기 위해, 전극을 고정하기 위한 별도의 장치를 추가하는 기술이 개발되고는 있으나, 수술 시간이 증가하고 별도의 장치가 생체 내로 추가됨에 따라 생체 내의 세포 손상 등이 발생하는 문제가 있다.
이에, 반도체 공정을 추가로 이용하여, 상기 전극을 고정하는 하우징 등을 추가로 형성하는 기술도 개발되고는 있으나, 장기간 생체 내에 삽입되어야 하는 전극 장치에 반도체 공정상의 증착, 에칭, 노광 등의 공정이 적용되는 것은 생체 활동과의 부적합성을 야기하며, 공정 효율이 저하되는 문제가 있다.
특히, 전극 장치의 경우, 개인에 따라 다른 생체 구조 등을 고려하여 다양하게 설계되어야 하는데, 대량 생산을 전제로 한 반도체 공정의 경우, 이러한 다양한 형태의 전극 장치의 적용에는 한계가 있다.
대한민국 공개특허 제10-2005-0067667호
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 전극이 다양하게 배열되는 전극패널과 같은 3차원 구조물을 효과적으로 패키징하여, 생체 활동과의 적합성을 향상시키고, 공정 효율이 향상되며 전극패널의 손상을 최소화할 수 있는 구조물 패키징을 위한 패키징 시스템을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 패키징 시스템을 이용한 구조물 패키징 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 패키징 시스템은 패키징의 대상인 전극패널로 충진물질을 제공하여 전극패널을 패키징하며, 하부 스테이지, 측정유닛, 제작부 및 토출유닛을 포함한다. 상기 하부 스테이지는 상기 전극패널이 위치한다. 상기 측정유닛은 상기 하부 스테이지의 상부에서 상기 전극패널의 형상을 측정한다. 상기 제작부는 상기 측정 결과를 바탕으로 상기 전극패널에 매칭되는 어레이패널을 제작한다. 상기 토출유닛은 상기 어레이패널을 상기 전극패널에 결합한 상태에서, 상기 전극패널로 충진물질을 토출한다.
일 실시예에서, 상기 전극패널은, 바닥면과 측면을 포함하여 내부에 수납공간을 형성하는 챔버부의 상기 수납공간에 수납되어, 상기 하부 스테이지 상에 위치할 수 있다.
일 실시예에서, 상기 챔버부는, 상기 수납공간에 수납된 상기 전극패널의 측부에 측부 공간을 형성하며, 상기 전극패널로 제공되는 충진물질은 상기 측부공간을 통해 상기 전극패널의 측부 또는 상기 전극패널의 하부를 패키징할 수 있다.
일 실시예에서, 상기 전극패널의 하부를 패키징하는 경우, 상기 전극패널은 상기 챔버부의 바닥면으로부터 소정거리 이격되어 수납될 수 있다.
일 실시예에서, 상기 전극패널이 베이스부, 및 상기 베이스부 상에 소정의 배열로 돌출되도록 형성되는 전극부를 포함하는 경우, 상기 어레이패널은 상부 베이스, 및 상기 상부 베이스로부터 상기 전극부들의 사이로 돌출되는 분사유닛을 포함하도록 제작될 수 있다.
일 실시예에서, 상기 어레이패널이 상기 전극패널에 결합하는 경우, 상기 분사유닛들은 상기 전극부들 사이의 충진공간으로 위치할 수 있다.
일 실시예에서, 상기 토출유닛에서 토출되는 상기 충진물질은, 상기 분사유닛들을 통해 상기 충진공간으로 제공될 수 있다.
일 실시예에서, 상기 전극패널의 형상 측정 결과를 바탕으로, 상기 전극패널로 제공되는 충진물질의 양을 연산하는 연산부를 더 포함할 수 있다.
일 실시예에서, 상기 연산부는, 상기 충진물질의 점성을 고려하여, 상기 토출유닛으로부터 토출되는 상기 충진물질의 토출압력을 연산할 수 있다.
일 실시예에서, 상기 하부 스테이지와 상기 측정유닛의 사이에 위치하여, 상기 제작된 어레이패널을 상기 전극패널의 위치로 이송하는 가이드유닛을 더 포함할 수 있다.
일 실시예에서, 상기 가이드유닛은 중앙에 개구부를 포함하며, 상기 개구부를 통해 상기 어레이패널이 상기 전극패널의 상부에 결합될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 패키징 방법에서, 패키징의 대상인 전극패널을 하부 스테이지에 위치시킨다. 상기 하부 스테이지의 상부에서 상기 전극패널의 형상을 측정한다. 상기 측정 결과를 바탕으로 상기 전극패널에 매칭되는 어레이패널을 제작한다. 상기 어레이패널을 상기 전극패널에 결합한다. 상기 전극패널로 충진물질을 토출한다. 상기 충진물질을 건조한다.
일 실시예에서, 상기 측정 결과를 바탕으로 상기 전극패널로 제공되는 충진물질의 양을 연산하는 단계, 및 상기 충진물질의 점성을 고려하여, 상기 토출되는 상기 충진물질의 토출압력을 연산하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 어레이패널을 상기 전극패널에 결합하는 단계에서, 상기 어레이패널은 가이드유닛을 통해 상기 전극패널의 위치로 이송되고, 상기 가이드유닛의 개구부를 통해 상기 어레이패널은 상기 전극패널의 상부에 결합될 수 있다.
일 실시예에서, 상기 전극패널이 베이스부, 및 상기 베이스부 상에 소정의 배열로 돌출되도록 형성되는 전극부를 포함하는 경우, 상기 충진물질을 건조함에 따라, 상기 전극부들 사이의 충진공간은 밀폐되어 상기 전극부의 상면만 외부로 노출될 수 있다.
본 발명의 실시예들에 의하면, 다양한 구조 및 배열을 가지는 3차원 형상의 전극패널을 제작할 수 있으며, 이를 생체 내에 안정적으로 삽입할 수 있어, 손상 없이 높은 내구성으로 전기 자극이나 전기 신호의 획득을 수행할 수 있다.
특히, 측정유닛을 통해 전극패널의 형상을 측정하고, 이를 바탕으로 충진을 수행하기 위한 어레이패널을 제작하므로, 다양한 개별 전극패널의 형상이나 배열에 최적 맞춤이 가능한 어레이패널의 제작이 가능하며, 이를 통해 개별 전극패널에 대한 충진 물질의 효과적인 공급이 가능하다.
또한, 상기 전극패널은 챔버부에 수납되는 것으로, 선택에 따라, 상기 전극패널의 측부 및 하부까지도 충진물질을 이용한 패키징이 가능하여, 사용성을 향상시킬 수 있다.
나아가, 상기 측정된 결과와 충진물질의 점성 등을 고려하여, 토출유닛으로부터 토출되는 충진물질의 토출압력도 연산될 수 있으며, 이에 따라, 다양한 충진물질의 재료적 특성을 고려한 최적의 패키징을 수행할 수 있다.
또한, 가이드유닛에 의해 가이드되며 이송되는 상부 스테이지가 구비되어, 상기 전극패널의 형상 측정시에는 외측에 위치하여 측정시의 간섭을 최소화하고, 상기 어레이패널을 신속하게 이송시켜 상기 전극패널과의 결합을 신속하게 수행할 수 있다.
도 1은 본 발명의 일 실시예에 의한 구조물 패키징을 위한 패키징 시스템을 도시한 사시도이다.
도 2는 도 1의 패키징 시스템을 통해 패키징되는 전극패널의 예를 도시한 사시도이다.
도 3a는 도 1의 패키징 시스템을 통해 도 2의 전극패널을 패키징하기 위해, 챔버부의 내부에 전극패널을 위치시킨 상태를 도시한 사시도이고, 도 3b는 도 3a의 분해 측면도이며, 도 3c는 도 3a의 I-I'선을 따른 단면도이다.
도 4는 도 1의 패키징 시스템을 통해 도 2의 전극패널을 패키징한 상태를 예시한 단면도이다.
도 5는 도 1의 패키징 시스템을 이용한 구조물 패키징 방법을 도시한 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 의한 구조물 패키징을 위한 패키징 시스템을 도시한 사시도이다.
도 1을 참조하면, 본 실시예에 의한 구조물 패키징을 위한 패키징 시스템(10, 이하 패키징 시스템이라 함)은, 베이스프레임 유닛(100), 하부 스테이지(200), 가이드 유닛(300), 상부 스테이지(400), 측정유닛(500), 제어부(600), 연산부(610), 토출유닛(미도시), 제작부(620) 및 챔버부(800, 도 3b 참조)를 포함한다.
상기 패키징 시스템(10)은, 도 2에 도시된 후술되는 전극패널(700)을 패키징하는 것으로, 상기 전극패널(700)의 충진공간(730)에 충진물질을 충진시켜, 실제 전극패널(700)에서 전기 신호를 획득하거나 전기 자극을 수행하기 위해 필요한 부분만 외부로 노출하며, 여타의 구조물들을 안정적으로 패키징함으로써, 생체 내로 위치하는 상기 전극패널과 같은 구조물이 생체 내에서 내구성을 유지하며 손상없이 안정적으로 위치 및 동작하도록 한다.
구체적으로, 상기 베이스프레임 유닛(100)은 저면에 위치하는 플레이트 형상의 고정 플레이트(110), 및 상기 고정 플레이트(110)로부터 상부 방향으로 연장되어 상기 가이드 유닛(300) 및 상기 상부 스테이지(400) 등을 소정 높이에 위치시키는 고정 측부(120)를 포함한다.
이 경우, 상기 고정 측부(120)는 도시된 바와 같이, 4개가 사각 프레임의 모서리에 위치하는 형태로 배열될 수도 있으며, 이러한 배열이나 개수는 제한되지는 않는다.
상기 하부 스테이지(200)는 상기 고정 플레이트(110)의 중앙에 위치하며, 상기 하부 스테이지(200) 상에는 후술되는 상기 챔버부(800) 및 전극패널(700)이 위치하게 된다.
이 경우, 상기 챔버부(800)의 내부로 수납되어 상기 하부 스테이지(200) 상에 위치하는 상기 전극패널(700)에 대하여는 도 3a 내지 도 3c를 참조하여 상술한다.
상기 상부 스테이지(400)는 상기 하부 스테이지(200)의 상부에 위치하는 것으로, 상기 가이드 유닛(300) 상에서 가이딩되며 이송된다.
이 경우, 상기 상부 스테이지(400) 상에는 후술되는 어레이패널(900, 도 3b 참조)이 위치하는 것으로, 상기 상부 스테이지(400)는 상기 가이드 유닛(300) 상에서 가이드되며 상기 어레이패널(900)을 필요한 위치로 이송시킨다.
상기 어레이패널(900)은 후술되는 상기 제작부(620)에 의해 별도로 제작되는 것으로, 상기 상부 스테이지(400)는 상기 별도로 제작된 상기 어레이패널(900)을 이송시켜 상기 어레이패널(900)을 상기 전극패널(700)에 결합시키는 것을 수행하게 된다.
한편, 상기 상부 스테이지(400)는, 상기 측정유닛(500)에 의해 상기 전극패널(700)의 형상이 측정되는 경우, 상기 측정시의 간섭을 야기할 수 있으므로, 상기 측정되는 상태에서는, 상기 하부 스테이지(200)의 상측에 위치하지 않으며 외측으로 이동하여, 상기 하부 스테이지(200)와 상기 측정유닛(500) 사이에서 형상 측정에 영향을 미치지 않도록 한다.
상기 상부 스테이지(400)는, 중앙에 개구부(410)가 형성되는 것으로, 상기 개구부(410)를 통해 상기 어레이패널(900)은 상기 전극패널(700)과 서로 결합될 수 있다.
이상과 같이, 상기 상부 스테이지(400)는 상기 제작부(620)에서 제작되는 상기 어레이패널(900)을 상기 전극패널(700)의 상부로 이송시킨 후, 상기 어레이패널(900)을 상기 개구부(410)를 통해 상기 전극패널(700)과 서로 결합시킨다.
한편, 상기 상부 스테이지(400)의 이송을 위해, 상기 상부 스테이지(400)의 하면에 상기 가이드유닛(300)이 결합된다.
상기 가이드유닛(300)은, 제1 방향(X)을 따라 연장되며, 상기 상부 스테이지(400)를 상기 제1 방향(X)으로 이송시키는 제1 가이드(310), 및 상기 제1 방향(X)에 수직인 제2 방향(Y)을 따라 연장되며, 상기 상부 스테이지(400)를 상기 제2 방향(Y)으로 이송시키는 제2 가이드(320)를 포함한다.
이 경우, 상기 제1 및 제2 가이드들(310, 320)을 따라 이송되는 상기 상부 스테이지(400)의 이송은, 후술되는 상기 제어부(600)를 통해 전체적으로 제어될 수 있다.
한편, 상기 가이드 유닛(300)은 상기 제1 방향(X) 및 상기 제2 방향(Y)으로 상기 상부 스테이지(400)를 이송시키는 제1 및 제2 가이드들(310, 320)을 포함하는 것으로 설명하였으나, 상기 상부 스테이지(400)를 제3 방향(Z)으로 이송시키기 위한 제3 가이드를 더 포함할 수도 있다.
그리하여, 상기 상부 스테이지(400) 상에 위치한 상기 어레이패널(900)을 상기 하부 스테이지(200)에 위치한 상기 전극패널(700) 방향으로 이동시킬 수 있으며 이를 통해 상기 어레이패널(900)과 상기 전극패널(700)의 결합을 유도할 수 있다.
물론, 상기 가이드 유닛(300)이 상기 제3 가이드를 포함하지 않을 수 있으며, 이 경우, 상기 하부 스테이지(200)가 상기 제3 방향(Z)으로 이동되도록 설계됨으로써, 상기 하부 스테이지(200)에 위치한 상기 전극패널(700)이 상기 상부 스테이지(400) 상에 위치한 상기 어레이패널(900) 방향으로 이동될 수 있고, 이를 통해 상기 어레이패널(900)과 상기 전극패널(700)의 결합을 수행할 수 있다.
상기 측정유닛(500)은 상기 하부 스테이지(200) 및 상기 상부 스테이지(400)의 상부에 위치하며, 상기 하부 스테이지(200) 상에 위치하는 상기 전극패널(700)의 형상을 측정한다.
즉, 상기 측정유닛(500)은 하부 방향(Z 방향)으로 돌출되어 상기 하부 스테이지(200)를 향하도록 위치하는 측정부(520)를 포함하며, 상기 측정부(520)를 통해 상기 전극패널(700)의 3차원 구조물의 형상을 측정한다.
이 경우, 상기 측정유닛(500)은, 예를 들어, 카메라 촬상을 이용한 이미지 센싱방법으로 상기 전극패널(700)의 3차원 구조물의 형상을 측정할 수 있으나, 이에 제한되지는 않는다. 또한, 카메라를 이용한 측정의 경우, 3차원 카메라로서 한 쌍의 촬영부들을 통해 형상의 측정이 가능할 수 있다.
상기 측정유닛(500)을 통한 상기 전극패널(700)의 3차원 구조물의 형상을 측정함으로써, 상기 전극패널(700)이 가지는 크기, 전극패널(700)의 내부의 미세 구조체들의 형상, 크기, 배열 등에 대한 정보를 획득할 수 있으며, 이렇게 획득된 정보는 정보 처리를 수행하는 상기 제어부(600)로 제공될 수 있다.
한편, 상기 측정유닛(500)은 상기 상부 스테이지(400)의 상부에 위치하는 것으로, 이러한 상기 측정유닛(500)의 위치를 고정하기 위해, 별도의 고정 프레임(530)이 구비될 수 있으며, 상기 고정 프레임(530)은 예를 들어, 상기 고정 플레이트(110)로부터 연장되어 상기 측정유닛(500)을 고정시킬 수 있다.
이 경우, 상기 고정 프레임(530)의 구조 및 설계는 다양하게 변경될 수 있음은 자명하다.
상기 제어부(600)는 상기 패키징 시스템(10)의 전반적인 구동을 제어할 수 있으며, 이에 따라 상기 하부 스테이지(200)의 제3 방향으로의 위치를 제어하거나, 상기 상부 스테이지(400)의 상기 제1 및 제2 방향들로의 위치를 제어할 수 있으며, 상기 측정유닛(500)의 구동 또는 상기 토출유닛의 구동을 제어할 수 있다.
나아가, 상기 측정유닛(500)에서 측정된 정보를 처리하여, 상기 전극패널(700)의 3차원 구조물의 특징을 도출할 수 있으며, 이렇게 도출된 정보를 상기 제작부(620) 및 상기 연산부(610)로 제공할 수 있다.
상기 연산부(610)는 상기 측정유닛(500)에서 측정되고 상기 제어부(600)를 통해 처리된 상기 전극패널(700)의 3차원 구조체의 특성 정보를 바탕으로, 상기 전극패널(700)로 제공되어야 하는 충진물질(960, 도 4)의 양을 연산할 수 있다.
즉, 상기 전극패널(700)에 대한 측정 결과로, 상기 전극패널(700)이 가지는 크기, 전극패널(700)의 내부의 미세 구조체들의 형상, 크기, 배열 등에 대한 정보를 획득할 수 있으므로, 이를 바탕으로 상기 전극패널(700)에 대한 패키징을 수행하기 위해 필요한 상기 충진물질(960)의 양을 연산할 수 있다.
또한, 상기 연산부(610)에서는, 상기 전극패널(700)의 3차원 구조체의 특성 정보, 및 상기 충진물질(960)의 재료적 특징, 예를 들어 점성을 바탕으로 상기 토출유닛을 통해 상기 충진물질(960)을 토출하는 경우의 토출압력을 연산한다.
예를 들어, 상기 충진물질(960)이 점성이 높은 물질인 경우, 상기 토출압력은 상대적으로 높게 설정되어야 하므로, 상기 연산부(610)는, 기 설정된 해당 패키징 공정을 수행하는 경우의 충진물질의 점성에 대한 정보를 바탕으로, 상기 토출유닛으로부터 토출되는 토출압력을 연산하게 된다.
상기 토출유닛은 도시하지는 않았으나, 상기 상부 스테이지(400) 상에 구비되거나, 또는 상기 측정유닛(500)의 측부에 구비되어, 상기 충진물질을 토출한다.
이 경우, 상기 토출유닛으로부터 토출되는 상기 충진물질의 양과 토출압력은 상기 연산부(610)에서 연산된 결과를 바탕으로 제어되며, 상기 토출되는 충진물질(960)은 상기 어레이패널(900)로 제공된다.
따라서, 도시하지는 않았으나, 상기 토출유닛과 상기 제작되는 어레이패널(900) 사이에는 상기 충진물질(960)이 전달될 수 있는 별도의 배관이나 연결부가 추가로 구비되어야 한다.
상기 제작부(620)는 상기 측정유닛(500)에서 측정되고 상기 제어부(600)를 통해 처리된 상기 전극패널(700)의 3차원 구조체의 특성 정보를 바탕으로, 상기 전극패널(700)에 매칭되는 상기 어레이패널(900)을 제작한다.
즉, 상기 전극패널(700)에 대한 측정 결과로, 상기 전극패널(700)이 가지는 크기, 전극패널(700)의 내부의 미세 구조체들의 형상, 크기, 배열 등에 대한 정보를 획득할 수 있으므로, 이를 바탕으로 상기 전극패널(700)을 효과적으로 패키징하기 위한 어레이패널(900)을 제작한다.
이 경우, 상기 제작부(620)는 상기 측정유닛(500)에서 획득된 정보를 바탕으로 상기 어레이패널(900)에 대한 설계를 수행하고, 설계 데이터를 바탕으로 실제 상기 어레이패널(900)에 대한 제작을 수행한다.
이러한 상기 어레이패널(900)의 제작을 위해, 상기 제작부(620)는, 예를 들어 3차원 프린터(3D Printer)를 포함할 수 있으며, 여타의 3차원 구조체의 제작이 가능한 장치를 포함할 수 있다.
즉, 본 실시예의 경우, 상기 어레이패널(900)은, 다양한 전극패널의 형상이나 구조 등에 매칭되도록 개별 전극패널마다 설계 및 제작되는 것으로, 이러한 개별 제작을 통해, 보다 효과적으로 상기 전극패널을 패키징할 수 있는 대응 어레이패널의 제작이 가능할 수 있다.
나아가, 상기 어레이패널의 경우, 상기 3차원 프린터 등의 제작 장치를 통해 상대적으로 쉽고 빠르게 제작될 수 있다.
이상과 같이, 상기 제작부(620)를 통해 직접 제작된 상기 어레이패널(900)은, 전술한 바와 같이, 상기 상부 스테이지(400) 상에 위치하게 되며, 이 후 상기 가이드유닛(300)의 가이드 제어에 따라 상기 하부 스테이지(200) 상에 위치한 상기 전극패널(700)과 서로 결합이 가능하도록 위치하게 된다.
상기 챔버부(800)는 상기 하부 스테이지(200) 상에 위치할 수 있으며, 상기 전극패널(700)은 상기 챔버부(800)의 내부에 수납된 상태로, 상기 하부 스테이지(200) 상에 위치할 수 있다.
특히, 상기 챔버부(800)의 내부 수납공간 상에 상기 전극패널(700)이 위치함에 따라, 상기 전극패널(700)로 제공되는 상기 충진물질(960)이 외부로 낭비되지 않고 보다 효과적으로 상기 전극패널(700)을 패키징할 수 있으며, 후술하겠으나, 상기 전극패널(700)의 측부 또는 하부까지도 용이하고 효과적인 패키징을 수행할 수 있다.
이하에서는, 상기 전극패널(700), 이에 매칭되도록 제작되는 어레이패널(900), 및 상기 챔버부(800)에 대하여 보다 구체적인 설계의 예를 바탕으로 설명한다.
도 2는 도 1의 패키징 시스템을 통해 패키징되는 전극패널의 예를 도시한 사시도이다.
도 2를 참조하면, 상기 전극패널(700)은, 도시된 바와 같이, 예를 들어, 베이스부(710) 및 상기 베이스부(710) 상에 형성되는 전극부(720)를 포함할 수 있다.
상기 베이스부(710)는 평면상에서 연장되는 소정 두께의 플레이트 형상을 가질 수 있으며, 상기 전극부(720)는 상기 베이스부(710)의 상면으로부터 동일한 크기 및 구조를 가지면서 도출되면서 일정 간격으로 배열될 수 있다.
이 경우, 각각의 전극부(720)는, 예를 들어, 원통형 형상을 가질 수 있다. 또한, 상기 전극부(720)는 전도성을 가지는 금속재를 포함할 수 있다.
이와 달리, 상기 전극부(720)는 PDMS, 패럴린(parylene), 에폭시(epoxy), 폴리이미드(polyimide) 등과 같은 폴리머재, 실리콘 등을 포함할 수도 있다.
이상과 같은 형상을 가지는 전극패널(700)을 본 실시예에 의한 상기 패키징 시스템(10)을 이용하여 패키징하는 경우, 상기 패키징 시스템(10)을 통해 제작되는 어레이패널(900)에 대하여 설명한다.
도 3a는 도 1의 패키징 시스템을 통해 도 2의 전극패널을 패키징하기 위해, 챔버부의 내부에 전극패널을 위치시킨 상태를 도시한 사시도이고, 도 3b는 도 3a의 분해 측면도이며, 도 3c는 도 3a의 I-I'선을 따른 단면도이다.
도 3a 내지 도 3c를 참조하면, 본 실시예에 의한 상기 패키징 시스템(10)을 이용하여 제조되는 상기 어레이패널(900)은 상기 전극패널(700)과 서로 매칭되는 형상 및 구조를 가지게 된다.
앞서 설명한 바와 같이, 상기 측정유닛(500)을 통해 획득되는 상기 하부 스테이지(200) 상에 위치한 상기 전극패널(700)에 대한 측정정보를 바탕으로, 상기 제작부(620)는 상기 전극패널(700)에 매칭되는 어레이패널(900)을 제작한다.
상기 어레이패널(900)은, 궁극적으로 상기 전극패널(700)에 형성되는 전극부들(720) 사이의 충진공간(730)에 충진물질을 충진하기 위한 것으로, 상기 충진공간(730) 상에 개별 분사유닛들이 형성되도록 제작되어야 한다.
이에 도시된 바와 같이, 상기 어레이패널(900)은 상부베이스(910), 및 상기 상부베이스(910) 상에 형성되는 분사유닛들(920)을 포함하도록 제작된다.
이 경우, 상기 상부베이스(910)는 상기 베이스부(710)와 평행하도록 연장되는 플레이트 형상을 가지며, 상기 분사유닛들(920)은 상기 상부베이스(910)로부터 하부방향으로 돌출되며 동일한 간격 및 배열과, 동일한 형상으로 돌출된다.
상기 분사유닛들(920)은, 끝단으로부터 상기 충진물질이 효과적으로 분사되기 위한 구조를 가지는 것으로, 원통형 형상으로 연장되며 끝단은 원뿔형 형상을 가질 수 있다.
한편, 상기 분사유닛들(920)은 상기 충진물질을 상기 충진공간(730)으로 분사하는 것으로, 이를 위해 상기 분사유닛들(920)의 배열위치는 상기 전극부들(720) 사이에 형성되는 상기 충진공간(730)을 향하도록 위치하게 된다.
그리하여, 도 3b에 도시된 바와 같이, 상기 분사유닛들(920)과 상기 전극부들(720)은 서로 교번적으로 배열되며, 상기 분사유닛들(920)과 상기 충진공간들(730)이 서로 일렬로 정렬되도록 배열되어야 한다.
한편, 상기 전극패널(700)은 상기 하부 스테이지(200) 상에 위치하되, 상기 충진물질이 제공되는 경우 상기 전극패널(700)은 상기 챔버부(800)의 내부에 수납된 상태로 위치하게 된다.
물론, 이 경우, 상기 전극패널(700)은 상기 측정유닛(500)에 의한 측정이 수행되는 경우에도 상기 챔버부(800)의 내부에 수납된 상태로 위치할 수 있으며, 이와 달리, 측정이 수행된 이후 상기 챔버부(800)의 내부로 수납될 수도 있다.
이상과 같이, 상기 전극패널(700)이 상기 챔버부(800)의 내부로 수납되어야 하므로, 상기 전극패널(700)에서, 상기 베이스부(710)의 저면에는 별도의 고정판(840)이 위치하며, 상기 전극패널(700)이 상기 고정판(840)에 위치한 상태에서 상기 챔버부(800)의 내부로 수납된다.
상기 챔버부(800)는 바닥면(810), 및 상기 바닥면(810)의 모서리들로부터 상부방향으로 연장되는 측면(820)을 포함하여, 내부에 수납공간(830)을 형성하는데, 상기 챔버부(800)의 상부는 개구되어 상기 전극패널(700) 및 상기 어레이패널(900)이 수납 또는 위치할 수 있게 된다.
또한, 상기 전극패널(700)은 상기 베이스부(710)의 너비가 상기 바닥면(810)의 너비보다 작게 형성되어, 도 3c에 도시된 바와 같이, 상기 전극패널(700)이 상기 수납공간(830)의 내부로 수납되는 경우, 상기 수납공간(830)의 양 측에는(단면도상 양측이며, 상기 전극패널이 사각 프레임 형상이라면 네 모서리의 외측에 해당됨) 측부공간(850)이 형성된다.
한편, 상기 전극패널(700)이 상기 수납공간(830) 상에 수납된 이후, 별도로 제작된 상기 어레이패널(900)도 상기 수납공간(830) 상으로 위치한다. 이 경우, 앞서 설명한 바와 같이, 상기 분사유닛(920)은 상기 충진공간(730)으로 위치하고, 삽입공간(930) 상에 전극부(720)가 위치하도록, 상기 분사유닛(920)과 상기 전극부(720)는 교번적으로 위치하게 된다.
따라서, 상기 어레이패널(900)의 분사유닛들(920)은, 상기 전극패널(700)의 충진공간들(730) 상에 모두 위치하게 된다.
다만, 상기 어레이패널(900)이 상기 챔버부(800)로 위치함에 따라, 상기 챔버부(800)의 상부가 밀폐되어야 하며, 이를 통해 상기 충진물질이 상기 챔버부(800)의 외부로 유출되거나 누설되는 것을 방지할 수 있다. 이에, 상기 어레이패널(900)의 상기 상부 베이스(910)는 상기 챔버부(800)의 바닥면(810)과 실질적으로 동일한 너비로 형성되어야 하며, 이를 통해 상기 챔버부(800)의 개방된 상부는 밀폐될 수 있다.
한편, 상세히 설명하지는 않았으나, 상기 챔버부(800)의 수납공간으로 상기 전극패널(700)이 수납되는 경우, 상기 챔버부(800)와 상기 전극패널(700) 사이의 정렬을 위한 별도의 얼라인(align) 마크 등이 사용될 수 있으며, 마찬가지로 상기 전극패널(700)과 상기 어레이패널(900)의 정렬을 위한 별도의 얼라인 마크가 추가로 사용될 수 있다.
이상과 같이, 상기 챔버부(800)의 수납공간으로 상기 전극패널(700) 및 상기 어레이패널(900)이 수납 또는 위치한 상태에서, 상기 토출유닛을 통해 상기 충진물질(960)이 토출된다.
이 경우, 상기 토출유닛은, 도시하지는 않았으나, 상기 어레이패널(900)과 별도의 배관이나 연결부를 통해 연결되며, 이에 따라 상기 토출유닛을 통해 토출되는 상기 충진물질(960)은 상기 어레이패널(900)로 제공된다.
또한, 상기 어레이패널(900)로 제공되는 상기 충진물질(960)은, 상기 분사유닛(920)을 통해 분사되어, 상기 충진공간(730)에 충진된다.
도 4는 도 1의 패키징 시스템을 통해 도 2의 전극패널을 패키징한 상태를 예시한 단면도이다.
도 4를 참조하면, 상기 분사유닛(920)을 통해 분사되는 상기 충진물질(960)은 상기 전극부들(720) 사이의 공간인 충진공간(730)에 충진되며, 이에 따라, 상기 전극부(720)는 상면만이 외부로 노출된 상태가 된다.
이 경우, 상기 충진물질은 다양한 점성을 가지는 재료가 사용될 수 있으며, 상기 전극부(720)의 재료를 고려하여 선택될 수 있는데, 예를 들어 PDMS, 패럴린(parylene), 에폭시(epoxy), 폴리이미드(polyimide) 등과 같은 폴리머재, 실리콘 등을 포함할 수 있다.
한편, 도시하지는 않았으나, 도 3c에서와 같이, 상기 수납공간(830)에 수납된 상기 전극패널(700)의 양측(즉, 네 모서리 외측일 수 있음)에 측부공간(850)이 형성되는 경우, 상기 충진물질(960)은 상기 측부공간(850)으로도 제공될 수 있으며, 이에 따라 상기 전극패널(700)의 베이스부(710)의 모서리들, 즉 측부들도 상기 충진물질에 의해 충진될 수 있다.
나아가, 도시하지는 않았으나, 상기 수납공간(830)에 수납된 상기 전극패널(700)이, 상기 수납공간(830)의 바닥면(810)과 소정 거리 이격되도록 수납되는 경우라면, 또는 상기 충진과정에서 상기 바닥면(810)으로부터 소정 거리 이격되도록 위치가 변동된다면, 상기 충진물질(960)은 상기 측부공간(850)은 물론, 상기 전극패널(700)의 베이스부(710)의 하부까지도 제공될 수 있으며, 이에 따라 상기 베이스부(710)의 측부들은 물론 하부까지도 상기 충진물질에 의해 충진될 수 있다.
이상과 같이, 상기 충진물질(960)은 상기 충진공간(730)에만 제공되어 충진 및 밀폐를 수행하는 것 외에, 상기 베이스부(710)의 측부 또는 하부까지도 제공되어 충진 및 밀폐를 수행할 수 있다.
도 5는 도 1의 패키징 시스템을 이용한 구조물 패키징 방법을 도시한 흐름도이다.
도 5를 참조하면, 본 실시예에 의한 상기 패키징 시스템(10)을 이용한 구조물 패키징 방법에서는, 우선, 상기 전극패널(700)을 상기 하부 스테이지(200)에 위치시킨다(단계 S10).
이 경우, 상기 전극패널(700)을 단독으로 상기 하부 스테이지(200)에 위치시킬 수도 있으며, 이와 달리, 상기 챔버부(800)의 수납공간으로 상기 전극패널(700)을 수납시킨 상태에서, 상기 하부 스테이지(200)에 위치시킬 수도 있다.
이 후, 상기 측정유닛(500)을 이용하여, 상기 전극패널(700)의 형상을 측정한다(단계 S20).
상기 측정유닛(500)을 통해 상기 전극패널(700)을 효과적으로 측정하기 위해, 상기 상부 스테이지(400)는 상기 하부 스테이지(200) 상부로부터 외측으로 위치를 이동시킨다.
상기 측정유닛(500)은 상기 전극패널(700)의 3차원 구조물의 형상을 측정하는 것으로, 상기 전극패널(700)이 가지는 크기, 전극패널(700)의 내부의 미세 구조체들의 형상, 크기, 배열 등에 대한 정보를 획득하고, 이렇게 획득된 정보는 정보 처리를 수행하는 상기 제어부(600)로 제공될 수 있다.
이 후, 상기 제어부(600)를 통해 처리된 상기 전극패널(700)의 3차원 구조물의 형상에 대한 결과는 상기 제작부(620)로 제공되며, 상기 제작부(620)에서는 이를 바탕으로 상기 전극패널(700)에 매칭되는 어레이패널(900)을 제작한다(단계 S30).
이 때, 상기 제작부(620)에서 제작되는 상기 어레이패널(900)의 형상이나 구조는 상기 전극패널(700)을 고려하여 제작되어야 하며, 구체적인 제작의 예에 대하여도 앞서 설명한 바와 같다.
이 후, 상기 제작된 어레이 패널(900)은 상기 상부 스테이지(400) 상에 위치하여, 상기 상부 스테이지(400)가 상기 하부 스테이지(200)의 상부로 위치함에 따라, 상기 어레이패널(900)도 상기 전극패널(700)의 상부에 위치하게 된다.
그리하여, 상기 상부 스테이지(400)의 개구부(410)를 통해 상기 어레이패널(900)은 상기 전극패널(700) 및 상기 전극패널(700)이 수납된 상기 챔버부(800)에 결합되며(단계 S40), 이 경우, 상기 챔버부(800)와의 결합의 예는 앞서 설명한 바와 같다.
한편, 상기 제어부(600)를 통해 처리된 상기 전극패널(700)의 3차원 구조물의 형상에 대한 결과는 상기 연산부(610)로도 제공되며, 상기 연산부(610)에서는 상기 전극패널(700)의 구조물의 형상에 대한 결과를 고려하여, 충진물질의 토출량 및 토출압력을 연산한다(단계 S50).
이 경우, 상기 충진물질의 토출압력의 연산시에는, 상기 충진물질의 재료적 특성, 예를 들어 점성 등을 추가로 고려하여야 함은 앞서 설명한 바와 같다.
그리하여, 상기 챔버부(800) 상에, 상기 어레이패널(900)이 결합되고, 상기 충진물질(960)의 토출량 및 토출압력이 결정되면, 상기 토출유닛을 통해 상기 충진물질(960)이 토출된다(단계 S60).
이 경우, 상기 토출유닛을 통해 토출되는 상기 충진물질(960)은 상기 어레이패널(900)의 분사유닛(920)을 통해 분사되어, 상기 전극패널(700)의 충진공간(730)으로 제공되며, 이에 따라 상기 충진공간(730)은 상기 충진물질(960)에 의해 충진된다.
나아가, 필요에 따라 상기 충진물질(960)은 상기 전극패널(700)의 측부는 물론 하부까지 제공되어, 충진될 수 있음은 앞서 설명한 바와 같다.
이 후, 상기 충진물질(960)을 건조시켜(단계 S70), 상기 충진물질이 충진된 상기 전극패널(700)의 제작을 완료하게 된다.
본 발명의 실시예들에 의하면, 다양한 구조 및 배열을 가지는 3차원 형상의 전극패널을 제작할 수 있으며, 이를 생체 내에 안정적으로 삽입할 수 있어, 손상 없이 높은 내구성으로 전기 자극이나 전기 신호의 획득을 수행할 수 있다.
특히, 측정유닛을 통해 전극패널의 형상을 측정하고, 이를 바탕으로 충진을 수행하기 위한 어레이패널을 제작하므로, 다양한 개별 전극패널의 형상이나 배열에 최적 맞춤이 가능한 어레이패널의 제작이 가능하며, 이를 통해 개별 전극패널에 대한 충진 물질의 효과적인 공급이 가능하다.
또한, 상기 전극패널은 챔버부에 수납되는 것으로, 선택에 따라, 상기 전극패널의 측부 및 하부까지도 충진물질을 이용한 패키징이 가능하여, 사용성을 향상시킬 수 있다.
나아가, 상기 측정된 결과와 충진물질의 점성 등을 고려하여, 토출유닛으로부터 토출되는 충진물질의 토출압력도 연산될 수 있으며, 이에 따라, 다양한 충진물질의 재료적 특성을 고려한 최적의 패키징을 수행할 수 있다.
또한, 가이드유닛에 의해 가이드되며 이송되는 상부 스테이지가 구비되어, 상기 전극패널의 형상 측정시에는 외측에 위치하여 측정시의 간섭을 최소화하고, 상기 어레이패널을 신속하게 이송시켜 상기 전극패널과의 결합을 신속하게 수행할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 패키징 시스템 100 : 베이스 프레임유닛
200 : 하부 스테이지 300 : 가이드 유닛
400 : 상부 스테이지 500 : 측정유닛
600 : 제어부 610 : 연산부
620 : 제작부 700 : 전극패널
800 : 챔버부 840 : 고정판
900 : 어레이패널 920 : 분사유닛

Claims (15)

  1. 패키징의 대상인 전극패널로 충진물질을 제공하여 전극패널을 패키징하는 패키징 시스템에서,
    상기 전극패널이 위치하는 하부 스테이지;
    상기 하부 스테이지의 상부에서 상기 전극패널의 형상을 측정하는 측정유닛;
    상기 측정 결과를 바탕으로 상기 전극패널에 매칭되는 어레이패널을 제작하는 제작부; 및
    상기 어레이패널을 상기 전극패널에 결합한 상태에서, 상기 전극패널로 충진물질을 토출하는 토출유닛을 포함하는 패키징 시스템.
  2. 제1항에 있어서, 상기 전극패널은,
    바닥면과 측면을 포함하여 내부에 수납공간을 형성하는 챔버부의 상기 수납공간에 수납되어, 상기 하부 스테이지 상에 위치하는 것을 특징으로 하는 패키징 시스템.
  3. 제2항에 있어서,
    상기 챔버부는, 상기 수납공간에 수납된 상기 전극패널의 측부에 측부 공간을 형성하며,
    상기 전극패널로 제공되는 충진물질은 상기 측부공간을 통해 상기 전극패널의 측부 또는 상기 전극패널의 하부를 패키징하는 것을 특징으로 하는 패키징 시스템.
  4. 제3항에 있어서,
    상기 전극패널의 하부를 패키징하는 경우, 상기 전극패널은 상기 챔버부의 바닥면으로부터 소정거리 이격되어 수납되는 것을 특징으로 하는 패키징 시스템.
  5. 제1항에 있어서,
    상기 전극패널이 베이스부, 및 상기 베이스부 상에 소정의 배열로 돌출되도록 형성되는 전극부를 포함하는 경우,
    상기 어레이패널은 상부 베이스, 및 상기 상부 베이스로부터 상기 전극부들의 사이로 돌출되는 분사유닛을 포함하도록 제작되는 것을 특징으로 하는 패키징 시스템.
  6. 제5항에 있어서,
    상기 어레이패널이 상기 전극패널에 결합하는 경우, 상기 분사유닛들은 상기 전극부들 사이의 충진공간으로 위치하는 것을 특징으로 하는 패키징 시스템.
  7. 제6항에 있어서,
    상기 토출유닛에서 토출되는 상기 충진물질은, 상기 분사유닛들을 통해 상기 충진공간으로 제공되는 것을 특징으로 하는 패키징 시스템.
  8. 제1항에 있어서,
    상기 전극패널의 형상 측정 결과를 바탕으로, 상기 전극패널로 제공되는 충진물질의 양을 연산하는 연산부를 더 포함하는 패키징 시스템.
  9. 제8항에 있어서, 상기 연산부는,
    상기 충진물질의 점성을 고려하여, 상기 토출유닛으로부터 토출되는 상기 충진물질의 토출압력을 연산하는 것을 특징으로 하는 패키징 시스템.
  10. 제1항에 있어서,
    상기 하부 스테이지와 상기 측정유닛의 사이에 위치하여, 상기 제작된 어레이패널을 상기 전극패널의 위치로 이송하는 가이드유닛을 더 포함하는 패키징 시스템.
  11. 제10항에 있어서,
    상기 가이드유닛은 중앙에 개구부를 포함하며,
    상기 개구부를 통해 상기 어레이패널이 상기 전극패널의 상부에 결합되는 것을 특징으로 하는 패키징 시스템.
  12. 패키징의 대상인 전극패널을 하부 스테이지에 위치시키는 단계;
    상기 하부 스테이지의 상부에서 상기 전극패널의 형상을 측정하는 단계;
    상기 측정 결과를 바탕으로 상기 전극패널에 매칭되는 어레이패널을 제작하는 단계;
    상기 어레이패널을 상기 전극패널에 결합하는 단계;
    상기 전극패널로 충진물질을 토출하는 단계; 및
    상기 충진물질을 건조하는 단계를 포함하는 패키징 방법.
  13. 제12항에 있어서,
    상기 측정 결과를 바탕으로 상기 전극패널로 제공되는 충진물질의 양을 연산하는 단계; 및
    상기 충진물질의 점성을 고려하여, 상기 토출되는 상기 충진물질의 토출압력을 연산하는 단계를 더 포함하는 패키징 방법.
  14. 제12항에 있어서, 상기 어레이패널을 상기 전극패널에 결합하는 단계에서,
    상기 어레이패널은 가이드유닛을 통해 상기 전극패널의 위치로 이송되고, 상기 가이드유닛의 개구부를 통해 상기 어레이패널은 상기 전극패널의 상부에 결합되는 것을 특징으로 하는 패키징 방법.
  15. 제12항에 있어서,
    상기 전극패널이 베이스부, 및 상기 베이스부 상에 소정의 배열로 돌출되도록 형성되는 전극부를 포함하는 경우,
    상기 충진물질을 건조함에 따라, 상기 전극부들 사이의 충진공간은 밀폐되어 상기 전극부의 상면만 외부로 노출되는 것을 특징으로 하는 패키징 방법.

KR1020210010557A 2021-01-26 2021-01-26 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법 KR102457107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210010557A KR102457107B1 (ko) 2021-01-26 2021-01-26 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210010557A KR102457107B1 (ko) 2021-01-26 2021-01-26 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법

Publications (2)

Publication Number Publication Date
KR20220107667A KR20220107667A (ko) 2022-08-02
KR102457107B1 true KR102457107B1 (ko) 2022-10-20

Family

ID=82845944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210010557A KR102457107B1 (ko) 2021-01-26 2021-01-26 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법

Country Status (1)

Country Link
KR (1) KR102457107B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005131621A (ja) 2003-10-28 2005-05-26 Semiconductor Energy Lab Co Ltd 液滴吐出システム及び組成物吐出条件制御プログラム
JP2007194403A (ja) 2006-01-19 2007-08-02 Sony Corp 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法
JP2012114285A (ja) 2010-11-25 2012-06-14 Apic Yamada Corp 樹脂モールド装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538716B1 (ko) 2003-12-29 2005-12-26 전자부품연구원 마이크로소자의 패키징 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005131621A (ja) 2003-10-28 2005-05-26 Semiconductor Energy Lab Co Ltd 液滴吐出システム及び組成物吐出条件制御プログラム
JP2007194403A (ja) 2006-01-19 2007-08-02 Sony Corp 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法
JP2012114285A (ja) 2010-11-25 2012-06-14 Apic Yamada Corp 樹脂モールド装置

Also Published As

Publication number Publication date
KR20220107667A (ko) 2022-08-02

Similar Documents

Publication Publication Date Title
US10005280B2 (en) Liquid ejecting head and liquid ejecting apparatus
EP1579926B1 (en) Apparatus supplying liquid drops to predetermined positions on a substrate
JP6038048B2 (ja) センサチップを試験する装置を有するセンサチップの製造方法
KR20100035111A (ko) 임프린트 장치 및 물품 제조 방법
KR20060048635A (ko) 기판에 접착제를 도포하기 위한 장치 및 방법
KR102457107B1 (ko) 구조물 패키징을 위한 패키징 시스템 및 이를 이용한 구조물 패키징 방법
KR102276278B1 (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법
KR20120106876A (ko) 실장 방법 및 실장 장치
CN105870038B (zh) 给载体装配无外壳芯片的装配机和方法
US20110292633A1 (en) Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device
KR101617509B1 (ko) 슬릿 노즐, 기판 처리 장치 및 슬릿 노즐의 제조 방법
JP2012200686A (ja) ディスペンス方法及びディスペンス装置
KR100709504B1 (ko) 보호막 도포 장치
JP2008511825A (ja) マイクロ流体システム
US8398211B2 (en) Liquid-ejecting recording head having an element that generates energy and method of producing the same
KR100821029B1 (ko) 수지 토출 노즐, 수지 밀봉 방법 및 전자 부품 조립체
KR20220058152A (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법
JP2020144119A (ja) 圧力センサダイの取付け
KR101972930B1 (ko) 기판 처리 장치
KR20050087565A (ko) 반도체 장치 제조용 언더필 설비
US20230187285A1 (en) Method of manufacturing semiconductor package
US20240217235A1 (en) Liquid ejection head and method of manufacturing liquid ejection head
KR20230169850A (ko) 임프린트 장치, 임프린트 방법 및 물품 제조 방법
WO2019074511A1 (en) PLANARIZING LAYERS ON DATES OF SILICON
JP2024094665A (ja) 液体吐出ヘッドおよび液体吐出ヘッドの製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant