KR102457072B1 - Multi-phase hybrid step-up/step-down dc-dc converter and it opration method - Google Patents

Multi-phase hybrid step-up/step-down dc-dc converter and it opration method Download PDF

Info

Publication number
KR102457072B1
KR102457072B1 KR1020200111015A KR20200111015A KR102457072B1 KR 102457072 B1 KR102457072 B1 KR 102457072B1 KR 1020200111015 A KR1020200111015 A KR 1020200111015A KR 20200111015 A KR20200111015 A KR 20200111015A KR 102457072 B1 KR102457072 B1 KR 102457072B1
Authority
KR
South Korea
Prior art keywords
mode
inductor
current
capacitor
state
Prior art date
Application number
KR1020200111015A
Other languages
Korean (ko)
Other versions
KR20220029104A (en
Inventor
김철우
박인호
맹준영
전진우
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200111015A priority Critical patent/KR102457072B1/en
Publication of KR20220029104A publication Critical patent/KR20220029104A/en
Application granted granted Critical
Publication of KR102457072B1 publication Critical patent/KR102457072B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

본 발명은 다중 위상 하이브리드 승/강압 DC-DC 컨버터 및 그 동작 방법에 관한 것이다. 다중 위상 DC-DC 컨버터는 동작 주파수보다 빠른 클럭 신호가 입력되어, 복수개로 분주된 클럭(clock) 신호를 생성하는 클럭 생성부, 동일 구조를 가진 복수개의 파워 스테이지(power stage)를 상기 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성하는 램프 생성부, 및 상기 파워 스테이지를 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정하는 모드 결정부를 포함한다.The present invention relates to a multi-phase hybrid step-up/step-down DC-DC converter and a method of operating the same. A multi-phase DC-DC converter receives a clock signal faster than an operating frequency, and generates a clock signal divided into a plurality of clock signals, and a plurality of power stages having the same structure as the clock signal. ) to operate according to the signal, a ramp generating unit generating a plurality of divided ramp signals, and a mode determining unit determining a mode for operating the power stage in one of a first mode and a second mode.

Description

다중 위상 하이브리드 승/강압 DC-DC 컨버터 및 그 동작 방법{MULTI-PHASE HYBRID STEP-UP/STEP-DOWN DC-DC CONVERTER AND IT OPRATION METHOD}Multi-phase hybrid step-up/step-down DC-DC converter and its operation method

본 발명은 다중 위상 하이브리드 승/강압 DC-DC 컨버터 및 그 동작 방법에 관한 것이다.The present invention relates to a multi-phase hybrid step-up/step-down DC-DC converter and a method of operating the same.

5G 차량용 전력관리용 회로 설계에 있어서 면적의 최소화가 요구됨에 따라, 단일 입력을 통해 다중 출력 전압을 생성하는 DC-DC 컨버터에 대한 수요가 증가하고 있다. 그러나 소형 인덕터 경우 DC 저항이 수백 mΩ 이상이므로, 기존의 인덕터 기반의 DC-DC 컨버터로는 DC 저항에서 발생하는 높은 conduction loss로 인해 높은 전력 변환 효율을 얻을 수 없다.As the minimization of area is required in the circuit design for 5G vehicle power management, the demand for a DC-DC converter that generates multiple output voltages through a single input is increasing. However, since the DC resistance of a small inductor is several hundred mΩ or more, high power conversion efficiency cannot be achieved with the existing inductor-based DC-DC converter due to the high conduction loss occurring in the DC resistance.

최근 몇 년간, 전력 저장용 장치로써 인덕터와 커패시터를 동시에 사용하는 하이브리드 DC-DC 컨버터 기술에 관한 연구가 활발히 진행되어오고 있으며, 실용성을 인정받아 최신 반도체 시스템에 적용하려는 움직임이 증가하는 추세다. 그러나 여전히 큰 부피의 외부 인덕터를 PCB에 납땜하여 연결해야 한다. 결국, 큰 PCB 면적 및 부품 사용에 따른 제조단가 상승은 불가피하다.In recent years, research on hybrid DC-DC converter technology that uses an inductor and a capacitor simultaneously as a power storage device has been actively conducted. However, it is still necessary to solder a large volume external inductor to the PCB. As a result, an increase in manufacturing cost due to the large PCB area and the use of components is inevitable.

인덕터 사용으로 인한 제조단가 상승을 줄이기 위해 on-chip spiral 인덕터, 패키지 본딩 와이어의 기생 인덕턴스 등 수많은 연구가 진행되어 왔으나, 전력 저장 소자로써의 역할을 수행하기에는 여전히 작은 인덕턴스와 큰 DC 저항으로 인한 높은 전력 손실이 한계점으로 지적됐다.Numerous studies have been conducted, such as on-chip spiral inductors and parasitic inductances of package bonding wires, to reduce the manufacturing cost increase due to the use of inductors, but they are still too small to function as power storage devices. The loss was pointed out as a limitation.

따라서, DC 저항이 높은 본딩 와이어를 이용하여 PCB 면적 및 제조단가 절감 뿐만 아니라 높은 효율로 전력을 전달하는 승, 강압 DC-DC 컨버터에 관한 연구가 필요하다.Therefore, there is a need for research on step-up and step-down DC-DC converters that transmit power with high efficiency as well as reducing PCB area and manufacturing cost by using a bonding wire with high DC resistance.

본 출원은 승압 및 강압이 모두 가능하며, 기존 기술 대비 인덕터 전류 및 커패시터 전류를 동시에 출력단으로 공급하는 다중 위상 DC-DC 컨버터 및 그 동작 방법을 개발하는데 목적이 있다.The present application is capable of both step-up and step-down, and aims to develop a multi-phase DC-DC converter that simultaneously supplies an inductor current and a capacitor current to an output stage compared to the existing technology, and an operating method thereof.

본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터는 동작 주파수보다 빠른 클럭 신호가 입력되어, 복수개로 분주된 클럭(clock) 신호를 생성하는 클럭 생성부, 동일 구조를 가진 복수개의 파워 스테이지(power stage)를 상기 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성하는 램프 생성부, 및 상기 파워 스테이지를 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정하는 모드 결정부를 포함한다.A multi-phase DC-DC converter according to an embodiment of the present invention includes a clock generator that receives a clock signal faster than an operating frequency and generates a plurality of divided clock signals, a plurality of power stages having the same structure ( a ramp generator generating a plurality of divided ramp signals in order to operate the power stage according to the clock signal, and determining a mode for operating the power stage in one of a first mode and a second mode It includes a mode determining unit.

본 발명의 일 실시예에 있어서, 상기 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지하기 위한 전류 감지부를 더 포함한다.In one embodiment of the present invention, the power stage further includes a current sensing unit for detecting a moment when the inductor current of the power stage becomes 0A.

본 발명의 일 실시예에 있어서, 상기 파워 스테이지는, 입력 전압이 인가되는 단자와 제1 노드 사이에 연결된 제1 pMOS, 상기 제1 노드와 제2 노드 사이에 연결된 커패시터, 상기 제1 노드와 제4 노드 사이에 연결된 인덕터, 상기 입력 전압이 인가되는 단자와 제3 노드 사이에 연결된 제2 pMOS, 상기 제2 노드와 상기 제4노드 사이에 연결된 제3 pMOS 및 상기 제3 노드와 접지 사이에 연결된 nMOS를 포함한다.In an embodiment of the present invention, the power stage includes a first pMOS connected between a terminal to which an input voltage is applied and a first node, a capacitor connected between the first node and a second node, and the first node and a second node. An inductor connected between four nodes, a second pMOS connected between the terminal to which the input voltage is applied and a third node, a third pMOS connected between the second node and the fourth node, and a third node connected between the ground and the third node including nMOS.

본 발명의 일 실시예에 있어서, 상기 인덕터는 패키지 본딩 와이어의 기생 인덕터이다.In one embodiment of the present invention, the inductor is a parasitic inductor of a package bonding wire.

본 발명의 일 실시예에 있어서, 상기 제1 모드 및 제2 모드는 상기 파워 스테이지의 동작 순서에 기반하여 결정되고, 제1 모드는 승압모드이고, 제2 모드는 강압모드이다.In one embodiment of the present invention, the first mode and the second mode are determined based on an operation sequence of the power stage, the first mode is a boost mode, and the second mode is a step-down mode.

본 발명의 일 실시예에 있어서, 상기 제1 모드는 상기 커패시터와 상기 인덕터의 전류를 출력단에 전달하고, 상기 제2 모드는 상기 인덕터가 상기 출력단과 연결된다.In an embodiment of the present invention, in the first mode, the currents of the capacitor and the inductor are transferred to an output terminal, and in the second mode, the inductor is connected to the output terminal.

본 발명의 일 실시예에 있어서, 상기 제1 모드 및 제2 모드는 제1 내지 제3 상태를 포함하고, 상기 제1 상태는 인덕터 전류를 충전하는 상태이고, 상기 제2 상태는 상기 인덕터 전류를 방전하는 상태이고, 상기 제3 상태는 모든 스위치를 열고 대기하는 상태이다.In an embodiment of the present invention, the first mode and the second mode include first to third states, the first state is a state of charging the inductor current, and the second state is the state of charging the inductor current. It is a state of discharging, and the third state is a state in which all switches are opened and waiting.

본 발명의 일 실시예에 있어서, 상기 제1 모드의 상기 제1 상태에서, 상기 입력 전압으로부터 전류가 상기 제2 pMOS, 상기 커패시터, 및 상기 인덕터에 흐르고, 상기 커패시터는 방전되고 상기 인덕터는 충전되며, 상기 제1 모드의 상기 제2 상태에서, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 nMOS에 흐르고, 상기 인덕터는 방전되고 상기 커패시터는 충전되며, 상기 제1 모드의 제3 상태에서, 상기 인덕터가 방전되어 상기 제1 내지 제3 pMOS 및 상기 nMOS를 열고 다음 클럭을 기다린다.In one embodiment of the present invention, in the first state of the first mode, a current from the input voltage flows in the second pMOS, the capacitor, and the inductor, the capacitor is discharged and the inductor is charged; , in the second state of the first mode, a current from the input voltage flows through the first pMOS and the inductor, and the capacitor and the nMOS, the inductor is discharged and the capacitor is charged, the first mode In the third state of , the inductor is discharged to open the first to third pMOS and the nMOS and wait for the next clock.

본 발명의 일 실시예에 있어서, 상기 제2 모드의 상기 제1 상태에서, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 제3 pMOS에 흐르고, 상기 제2 모드의 상기 제2 상태에서, 상기 인덕터, 상기 커패시터, 및 상기 nMOS에 전류가 흐르고, 상기 제2 모드의 상기 제3 상태에서, 상기 인덕터와 상기 커패시터의 전류가 모두 방전된다.In one embodiment of the present invention, in the first state of the second mode, a current from the input voltage flows in the first pMOS and the inductor, and the capacitor and the third pMOS, and in the second mode In the second state, current flows in the inductor, the capacitor, and the nMOS, and in the third state of the second mode, the currents in both the inductor and the capacitor are discharged.

본 발명의 일 실시예에 있어서, 상기 복수개로 분주된 클럭(clock) 신호는 상기 복수개로 분주된 램프 신호와 동일한 개수를 가지는 다중 위상 DC-DC 컨버터의 동작 방법.In one embodiment of the present invention, the plurality of divided clock signals have the same number of the divided ramp signals as the multiphase DC-DC converter operating method.

본 발명의 일 실시예에 있어서, 상기 파워 스테이지는 상기 분주된 클럭 신호와 동일한 갯수이다.In one embodiment of the present invention, the number of the power stages is equal to the number of the divided clock signals.

본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 동작 방법에 있어서, 클럭 생성부가 동작 주파수보다 빠른 클럭 신호가 입력되서 복수개로 분주된 클럭(clock) 신호를 생성하는 단계, 램프생성부가 동일 구조를 가진 복수개의 파워 스테이지(power stage)를 상기 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성하는 단계, 및 모드 결정부가 상기 파워 스테이지가 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정하는 단계를 포함한다.In the method of operating a multi-phase DC-DC converter according to an embodiment of the present invention, the clock generator receives a clock signal faster than the operating frequency and generates a plurality of divided clock signals, the ramp generator is the same generating a plurality of divided ramp signals to operate a plurality of power stages having a structure according to the clock signal; and determining a mode to operate in one of them.

본 발명의 일 실시예에 따른 전류 감지부가 상기 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지하는 단계를 더 포함한다.The method further includes detecting, by a current sensing unit, a moment when the inductor current of the power stage becomes 0A.

본 발명의 일 실시예에 있어서, 상기 파워 스테이지는 제1 내지 제3 pMOS, 커패시터, 인덕터 및 nMOS를 포함하고, 상기 모드 결정부는 모드에 기반하여 상기 파워 스테이지의 동작 순서를 결정하는 단계를 포함한다.In one embodiment of the present invention, the power stage includes first to third pMOS, a capacitor, an inductor, and an nMOS, and the mode determining unit determines an operation order of the power stage based on a mode. .

본 발명의 일 실시예에 있어서, 상기 제1 모드는 상기 커패시터와 상기 인덕터의 전류를 출력단에 전달하는 단계를 포함하고, 상기 제2 모드는 상기 인덕터가 상기 출력단과 연결되어, 상기 인덕터의 전류를 상기 출력단에 전달하는 단계를 포함한다.In an embodiment of the present invention, the first mode includes transmitting currents of the capacitor and the inductor to an output terminal, and in the second mode, the inductor is connected to the output terminal to increase the current of the inductor. and transmitting to the output terminal.

본 발명의 일 실시예에 있어서, 상기 제1 모드 및 제2 모드는 제1 내지 제3 상태를 포함하고, 상기 제1 상태는 인덕터 전류를 충전하는 단계이고, 상기 제2 상태는 인덕터 전류를 방전하는 단계이고, 상기 제3 상태는 모든 스위치를 열고 대기하는 단계이다.In an embodiment of the present invention, the first mode and the second mode include first to third states, wherein the first state is charging the inductor current, and the second state is discharging the inductor current. , and the third state is a step of waiting by opening all switches.

본 발명의 일 실시예에 있어서, 상기 제1 모드의 상기 제1 상태는, 상기 입력 전압으로부터 전류가 상기 제2 pMOS, 상기 커패시터, 및 상기 인덕터에 흐르고, 상기 커패시터는 방전되고 상기 인덕터는 충전되는 단계이고, 상기 제1 모드의 상기 제2 상태는, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 nMOS에 흐르고, 상기 인덕터는 방전되고 상기 커패시터는 충전되는 단계이고, 상기 제1 모드의 상기 제3 상태는, 상기 인덕터가 방전되어 상기 제1 내지 제3 pMOS 및 상기 nMOS를 열고 다음 클럭을 기다리는 단계이다.In one embodiment of the present invention, the first state of the first mode is that a current from the input voltage flows in the second pMOS, the capacitor, and the inductor, the capacitor is discharged and the inductor is charged. wherein the second state of the first mode is a step in which a current from the input voltage flows in the first pMOS and the inductor, and the capacitor and the nMOS, the inductor is discharged and the capacitor is charged; The third state of the first mode is a step in which the inductor is discharged to open the first to third pMOS and the nMOS and wait for the next clock.

본 발명의 일 실시예에 있어서, 상기 제2 모드의 상기 제1 상태는, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 제3 pMOS에 흐르는 단계이고, 상기 제2 모드의 상기 제2 상태는, 상기 인덕터, 상기 커패시터, 및 상기 nMOS에 전류가 흐르는 단계이고, 상기 제2 모드의 상기 제3 상태는, 상기 인덕터와 상기 커패시터의 전류가 모두 방전되는 단계이다.In an embodiment of the present invention, the first state of the second mode is a step in which a current from the input voltage flows through the first pMOS and the inductor, and the capacitor and the third pMOS, and the second The second state of the mode is a step in which current flows through the inductor, the capacitor, and the nMOS, and the third state of the second mode is a step in which currents of both the inductor and the capacitor are discharged.

본 발명의 일 실시예에 있어서, 상기 복수개로 분주된 클럭(clock) 신호는 상기 복수개로 분주된 램프 신호와 동일한 개수를 가진다.In one embodiment of the present invention, the number of the clock signals divided into the plurality is the same as the number of the divided ramp signals.

본 발명의 일 실시예에 있어서, 상기 파워 스테이지는 상기 분주된 클럭 신호와 동일한 갯수이다.In one embodiment of the present invention, the number of the power stages is equal to the number of the divided clock signals.

본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터는 별도의 인덕터가 필요없어 제조 단가를 줄일 수 있으며, 인덕터에 적은 전류가 흐름으로써 전력 손실 감소 및 전력 변환 효율을 증가시킬 수 있다.The multi-phase DC-DC converter according to an embodiment of the present invention does not require a separate inductor, so manufacturing cost can be reduced, and a small current flows through the inductor, thereby reducing power loss and increasing power conversion efficiency.

도 1은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 구조도이다.
도 3은 본 발명의 일 실시예에 따른 파워 스테이지(power stage)의 회로도이다.
도 4a 내지 4c는 본 발명의 일 실시예에 따른 승압 모드에서의 동작을 보여주는 도면이다.
도 5a 내지 5c는 본 발명의 일 실시예에 따른 강압 모드에서의 동작을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 회로도이다.
도 7은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 동작을 보여주는 순서도이다.1 is a block diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.
2 is a structural diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.
3 is a circuit diagram of a power stage according to an embodiment of the present invention.
4A to 4C are diagrams illustrating an operation in a boost mode according to an embodiment of the present invention.
5A to 5C are diagrams illustrating an operation in a step-down mode according to an embodiment of the present invention.
6 is a circuit diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.
7 is a flowchart illustrating an operation of a multi-phase DC-DC converter according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 개시를 설명한다. 본 개시는 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.Hereinafter, the present disclosure will be described with reference to the accompanying drawings. As the present disclosure is capable of various changes and may have various embodiments, specific embodiments are illustrated in the drawings and the related detailed description is set forth. However, this is not intended to limit the present disclosure to specific embodiments, and should be understood to include all modifications and/or equivalents or substitutes included in the spirit and scope of the present disclosure. In connection with the description of the drawings, like reference numerals have been used for like components.

본 개시에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terms used in the present disclosure are used only to describe specific embodiments, and are not intended to limit the present disclosure. The singular expression includes the plural expression unless the context clearly dictates otherwise.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 개시에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this disclosure belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present disclosure. does not

도 1은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 블록도이다.1 is a block diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 구조도이다.2 is a structural diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.

도 1 및 도 2 를 참조하면, 다중 위상 DC-DC 컨버터(10)는 클럭 생성부(110), 램프 생성부(130), 전류 감지부, 및 모드 결정부(170)를 포함할 수 있다.1 and 2 , the multi-phase DC-DC converter 10 may include a clock generator 110 , a ramp generator 130 , a current detector, and a mode determiner 170 .

클럭 생성부(110)는 동작 주파수보다 빠른 클럭 신호가 입력되서 복수개로 분주된 클럭(clock) 신호를 생성한다. 클럭 생성부(110)는 한 클럭 주기를 4분주하여 4개의 클럭 신호를 생성한다. 클럭 생성부(110)는 4개의 클럭 신호의 상승 에지에 기반하여 파워 스테이지가 동작될 수 있도록 한다. 일 실시예에 있어서, 클럭 생성부(110)는 한 클럭 주기를 3분주 또는 6분주와 같이, 자연수로 분주할 수 있다.The clock generator 110 receives a clock signal faster than an operating frequency and generates a plurality of divided clock signals. The clock generator 110 generates four clock signals by dividing one clock cycle by four. The clock generator 110 enables the power stage to operate based on the rising edges of the four clock signals. In an embodiment, the clock generator 110 may divide one clock cycle by a natural number, such as division by 3 or division by 6, or the like.

램프 생성부(130)는 동일 구조를 가진 복수개의 파워 스테이지(power stage)를 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성한다. 램프 생성부(130)는 상승 에지(rising edge)에 맞춰서 복수개로 분주된 램프 신호를 생성한다. 일 실시예에 있어서, 복수개로 분주된 램프 신호는 클럭 신호 및 파워 스테이지와 동일한 갯수 일 수 있다. 램프 신호는 타켓 전압과 출력 전압(VOUT) 사이의 차이를 나타내는 전압과 비교됨으로써, 각 파워 스테이지를 위한 펄스-폭 변조(pulse-width modulation) 신호를 생성할 수 있다.The ramp generator 130 generates a divided ramp signal to operate a plurality of power stages having the same structure according to a clock signal. The ramp generator 130 generates a ramp signal divided into a plurality in accordance with a rising edge. In an embodiment, the number of divided ramp signals may be equal to the number of clock signals and power stages. The ramp signal may be compared with a voltage representing a difference between the target voltage and the output voltage V OUT to generate a pulse-width modulation signal for each power stage.

전류 감지부(150)는 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지한다. 전류 감지부(150)는 게이트(gate)신호가 원하는 타이밍보다 빠른지 또는 느린지를 판단하여 단항 부호(thermometer code)를 조절할 수 있다. 조절된 단항 부호는 스위치 제어 로직(210)으로 전달되어 최종 파워 스테이지를 조절하는 제어 신호를 생성한다.The current sensing unit 150 detects a moment when the inductor current of the power stage becomes 0A. The current sensing unit 150 may adjust a thermometer code by determining whether a gate signal is faster or slower than a desired timing. The adjusted unary code is passed to the switch control logic 210 to generate a control signal for adjusting the final power stage.

전류 감지부(150)는 회로 내부의 제어 신호가 증폭 회로(amplifier)의 속도 제한, 레벨 이동, 및 드라이버(driver)를 거치게 되면서 발생하는 전달 지연(propagation delay)에 의해 정확성이 떨어지는 것을 방지할 수 있다.The current sensing unit 150 may prevent the accuracy from being lowered by a propagation delay that occurs while the control signal inside the circuit passes through the speed limit, level shift, and driver of the amplifier circuit. have.

모드 결정부(170)는 파워 스테이지를 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정한다. 일 실시예에 있어서, 제1 모드는 승압 모드이고, 제2 모드는 강압 모드일 수 있다. 제1 모드 및 제2 모드는 파워 스테이즈의 동작 순서에 기반하여 결정될 수 있다.The mode determining unit 170 determines a mode for operating the power stage in one of the first mode and the second mode. In an embodiment, the first mode may be a step-up mode, and the second mode may be a step-down mode. The first mode and the second mode may be determined based on an operation order of the power stage.

다중 위상 DC-DC 컨버터(10)는 패키지 본딩 와이어를 이용한 하이브리드 구조의 승, 강압 DC-DC 컨버터 회로에 관한 것으로써, 별도의 추가 인덕터 없이 커패시터 및 칩과 PCB 패드를 연결하는 본딩 와이어의 기생 인덕턴스를 이용해 전력을 안정적으로 전달하는 것에 그 목적이 있다. 인덕터 전류 및 커패시터 전류를 동시에 출력단으로 공급함으로써 본딩 와이어의 높은 DC 저항에 흐르는 인덕터 전류에 의한 전력 손실을 효과적으로 감소시킬 수 있다.The multi-phase DC-DC converter 10 relates to a step-up and step-down DC-DC converter circuit of a hybrid structure using a package bonding wire. Parasitic inductance of a capacitor and a bonding wire connecting a chip and a PCB pad without a separate additional inductor Its purpose is to stably transmit power using By simultaneously supplying the inductor current and the capacitor current to the output stage, power loss due to the inductor current flowing through the high DC resistance of the bonding wire can be effectively reduced.

도 3은 본 발명의 일 실시예에 따른 파워 스테이지(power stage)의 회로도이다.3 is a circuit diagram of a power stage according to an embodiment of the present invention.

도 3을 참조하면, 파워 스테이지(300)는 3개의 pMOS, 1개의 nMOS(S4)로 구성될 수 있다. 제1 pMOS(S1)는 입력 전압(VIN)이 인가되는 단자와 제1 노드 사이에 연결되어 있다. 제2 pMOS(S2)는 입력 전압(VIN)이 인가되는 단자와 제3 노드(N3) 사이에 연결되어 있다. 제3 pMOS(S3)는 제2 노드(N2)와 제4 노드(N4) 사이에 연결되어 있다. nMOS(S4)는 제3 노드(N3)와 접지사이에 연결되어 있다. 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되어 있고, 인덕터(L1)는 제1 노드(N1)와 제4 노드(N4)에 연결되어 있다. 일 실시예에 있어서, 인덕터(L1)는 패키지 본딩 와이어의 기생 인덕터(L1)일 수 있다.Referring to FIG. 3 , the power stage 300 may include three pMOS and one nMOS (S4). The first pMOS S1 is connected between a terminal to which the input voltage V IN is applied and the first node. The second pMOS S2 is connected between the terminal to which the input voltage V IN is applied and the third node N3 . The third pMOS S3 is connected between the second node N2 and the fourth node N4 . The nMOS S4 is connected between the third node N3 and the ground. The capacitor C1 is connected between the first node N1 and the second node N2 , and the inductor L1 is connected between the first node N1 and the fourth node N4 . In one embodiment, the inductor L1 may be a parasitic inductor L1 of the package bonding wire.

파워 스테이지(300)는 동작 순서에 따라 제1 모드 및 제2 모드 동작이 가능하다. 제1 모드의 경우, 인덕터(L1)가 출력단에 연결됨으로써, 입력 전류보다 더 낮은 출력 전류가 곧 인덕터(L1)의 전류가 된다. 인걱터 전류가 낮아짐으로써, DC 저항에 의한 전력 손실도 줄일 수 있다.The power stage 300 may operate in a first mode and a second mode according to an operation order. In the first mode, since the inductor L1 is connected to the output terminal, an output current lower than the input current becomes the current of the inductor L1. As the insulator current is lowered, the power loss due to the DC resistance can also be reduced.

제2 모드의 경우, 인덕터(L1) 전류와 커패시터(C1) 전류를 동시에 형성하고 출력단으로 전달함으로써, 낮은 인덕터(L1) 전류 레벨에도 불구하고 더 큰 부하 전류를 공급할 수 있다.In the second mode, the inductor L1 current and the capacitor C1 current are simultaneously formed and transmitted to the output terminal, thereby supplying a larger load current despite the low inductor L1 current level.

제1 모드 및 제2 모드는 인덕터(L1)에 흐르는 전류량을 줄임으로써, 전력 손실을 줄이는 것에 목적이 있으나, 제1 모드와 제2 모드에서 인덕터(L1)에 흐르는 전류량을 줄이는 방식에 차이가 있다. 제1 모드 및 제2 모드에 따른 동작 방법은 도 5 및 도 6에서 후술될 것이다.The first mode and the second mode aim to reduce power loss by reducing the amount of current flowing through the inductor L1, but there is a difference in the method of reducing the amount of current flowing through the inductor L1 in the first mode and the second mode. . Operation methods according to the first mode and the second mode will be described later with reference to FIGS. 5 and 6 .

파워 스테이지(300)는 제1 내지 제3 상태에 따른 위상으로 동작하게 된다. 제1 상태는 파워 스테이지(300)가 인덕터(L1) 전류를 충전하는 상태, 제2 상태는 파워 스테이지(300)가 인덕터(L1) 전류를 방전하는 상태, 및 제3 상태는 파워 스테이지(300)가 모든 스위치를 끄고 대기하는 상태일 수 있다.The power stage 300 operates in phases according to the first to third states. The first state is a state in which the power stage 300 charges the inductor L1 current, the second state is a state in which the power stage 300 discharges the inductor L1 current, and the third state is the power stage 300 may be in a standby state with all switches turned off.

도 4a 내지 4c는 본 발명의 일 실시예에 따른 제1 모드에서의 동작을 보여주는 도면이다.4A to 4C are diagrams illustrating an operation in a first mode according to an embodiment of the present invention.

도 4a 내지 4c를 참조하면, 제1 모드는 승압 모드일 수 있다. 제1 모드는 인덕터(L1)의 위치를 변경시켜, 인덕터(L1)와 출력단이 연결되도록 동작할 수 있다. 인덕터(L1)와 출력단이 연결됨으로써, 출력 전류(Iout)가 입력 전류(Iin)보다 작아질 수 있다. 다중 위상 DC-DC 컨버터는 DC-DC 컨버터는 discontinuous conduction mode (DCM)으로 동작할 수 있다.4A to 4C , the first mode may be a boost mode. In the first mode, by changing the position of the inductor L1, the inductor L1 and the output terminal may be connected to each other. By connecting the inductor L1 and the output terminal, the output current I out may be smaller than the input current I in . Multiphase DC-DC converters DC-DC converters can operate in discontinuous conduction mode (DCM).

도 4a는 제1 모드에서의 제1 상태의 동작을 보여주는 회로도이다. 제1 상태는 인덕터(L1) 전류를 충전하는 상태일 수 있다. 제1 상태는, 입력 전압(VIN)으로부터 전류가 제2 pMOS(S2), 커패시터(C1) 및 인덕터(L1)에 흐른다. 따라서, 커패시터(C1)와 인덕터(L1)에 같은 전류가 흐르며, 커패시터(C1) 전압은 방전되고 인덕터(L1)의 전류는 충전될 수 있다. 4A is a circuit diagram showing an operation in a first state in a first mode. The first state may be a state in which the inductor L1 current is charged. In the first state, a current flows from the input voltage V IN to the second pMOS ( S2 ), the capacitor ( C1 ) and the inductor ( L1 ). Accordingly, the same current flows in the capacitor C1 and the inductor L1 , the voltage of the capacitor C1 may be discharged and the current of the inductor L1 may be charged.

도 4b는 제1 모드에서의 제2 상태의 동작을 보여주는 회로도이다. 제2 상태는 인덕터(L1) 전류를 방전하는 상태일 수 있다. 제2 상태는, 입력 전압(VIN)으로부터 전류가 제1 pMOS(S1)와 인덕터(L1), 및 커패시터(C1)와 nMOS(S4)에 흐른다. 따라서, 입력 전압(VIN)으로부터 인덕터(L1)의 전류는 방전되고 커패시터(C1)의 전압은 충전될 수 있다.4B is a circuit diagram showing the operation of the second state in the first mode. The second state may be a state in which the inductor L1 current is discharged. In the second state, a current from the input voltage V IN flows through the first pMOS ( S1 ) and the inductor ( L1 ), and the capacitor ( C1 ) and the nMOS ( S4 ). Accordingly, the current of the inductor L1 may be discharged from the input voltage V IN and the voltage of the capacitor C1 may be charged.

제1 상태 및 제2 상태를 통해, 커패시터(C1) 및 인덕터(L1)의 전하량 균형(charge balance)이 성립되게 된다.Through the first state and the second state, a charge balance of the capacitor C1 and the inductor L1 is established.

도 4c는 제1 모드에서의 제3 상태의동작을 보여주는 회로도이다. 제3 상태는 인덕터(L1)가 방전되어, 제1 내지 제 3pMOS(S1 내지 S3) 및 nMOS(S4)를 열고 다음 클럭을 기다린다. 따라서, 모든 스위치를 열고 대기하는 상태일 수 있다.4C is a circuit diagram showing the operation of the third state in the first mode. In the third state, the inductor L1 is discharged to open the first to third pMOS (S1 to S3) and nMOS (S4) and wait for the next clock. Accordingly, all switches may be opened and in a standby state.

제1 모드는 인덕터(L1)의 위치가 입력단이 아닌 출력단과 연결됨에 따라 인덕터(L1) 전류가 출력 전류가 되게 된다. 그로 인해, 낮은 출력 전류가 인덕터(L1)에 흐르게 되므로 인덕터(L1) DCR에 의한 전력 손실을 줄일 수 있다.In the first mode, as the position of the inductor L1 is connected to the output terminal instead of the input terminal, the inductor L1 current becomes the output current. Accordingly, since a low output current flows through the inductor L1, power loss due to the inductor L1 DCR can be reduced.

도 5a 내지 5c는 본 발명의 일 실시예에 따른 제2 모드에서의 동작을 보여주는 도면이다.5A to 5C are diagrams illustrating an operation in a second mode according to an embodiment of the present invention.

도 5a 내지 5c를 참조하면, 제2 모드는 강압 모드일 수 있다. 제2 모드는 인덕터(L1) 전류와 커패시터(C1) 전류를 동시에 출력단에 전달되도록 동작할 수 있다. 인덕터(L1) 전류와 커패시터(C1) 전류가 동시에 출력단에 전달됨으로써, 인덕터(L1) 전류가 갖는 부담을 줄일 수 있다.5A to 5C , the second mode may be a step-down mode. In the second mode, the inductor L1 current and the capacitor C1 current may be simultaneously transferred to the output terminal. Since the current of the inductor L1 and the current of the capacitor C1 are simultaneously transmitted to the output terminal, the burden of the current of the inductor L1 can be reduced.

도 5a는 제2 모드에서의 제1 상태의 동작을 보여주는 회로도이다. 제1 상태는 입력 전압(VIN)으로부터 전류가 제1 pMOS(S1)와 인덕터(L1), 및 커패시터(C1)와 제3 pMOS(S3)에 흐르며, 인덕터(L1) 전류를 충전하는 상태일 수 있다. 제1 상태는, 입력 전압(VIN)으로부터 전류가 커패시터(C1) 및 인덕터(L1)로 흐르게된다. 일 실시예에 있어서, 커패시터(C1)의 전압이 충전됨가 동시에 커패시터(C1)의 전류가 출력단으로 흐르게 된다. 또한, 인덕터(L1)의 전류가 축적(build-up)된다.5A is a circuit diagram showing an operation in a first state in a second mode. The first state is a state in which a current from the input voltage V IN flows in the first pMOS (S1) and the inductor (L1), and the capacitor (C1) and the third pMOS (S3), and the inductor (L1) charges the current. can In the first state, current flows from the input voltage V IN to the capacitor C1 and the inductor L1 . In one embodiment, the voltage of the capacitor C1 is charged and the current of the capacitor C1 flows to the output terminal at the same time. Also, the current in the inductor L1 is built-up.

따라서, 인덕터(L1)의 전류뿐만 아니라, 커패시터(C1)의 전류까지 출력단으로 흐르기 때문에, 인덕터(L1) 전류의 제곱평균제곱근(RMS) 레벨이 줄어들고, 이로인해 인덕터(L1)의 DC 임피던스(DCR)에 의한 전도 손실(conduction loss)이 줄어들 수 있다.Therefore, not only the current of the inductor L1 but also the current of the capacitor C1 flows to the output terminal, so the root mean square (RMS) level of the current of the inductor L1 is reduced, thereby reducing the DC impedance (DCR) of the inductor L1. ) may reduce conduction loss.

도 5b는 제2 모드에서의 제2 상태의 동작을 보여주는 회로도이다. 제2 상태는 인덕터(L1), 커패시터(C1), 및 nMOS(S4)에 전류가 흐르며, 인덕터(L1) 전류를 방전하는 상태일 수 있다. 제2 상태는, 커패시터(C1) 전류 및 커패시터(C1) 전류와 동일한 인덕터(L1) 전류가 Vss에서 출력 전압(VOUT)으로 흐르게 된다.5B is a circuit diagram showing the operation of the second state in the second mode. The second state may be a state in which current flows through the inductor L1 , the capacitor C1 , and the nMOS S4 , and the inductor L1 current is discharged. In the second state, the capacitor C1 current and the inductor L1 current equal to the capacitor C1 current flow from V ss to the output voltage V OUT .

도 5c는 제2 모드에서의 제3 상태의 동작을 보여주는 회로도이다. 제3 상태는 인덕터(L1)와 커패시터(C1)의 전류가 모두 방전되며, 모든 스위치를 열고 대기하는 상태일 수 있다. 제3 상태는, 커패시터(C1) 전압 및 인덕터(L1) 전류가 모두 방전된 상태이므로 전력 전달을 마치고 모든 스위치를 연다.5C is a circuit diagram showing the operation of the third state in the second mode. In the third state, the currents of the inductor L1 and the capacitor C1 are both discharged, and all switches are opened and may be in a standby state. In the third state, since both the voltage of the capacitor C1 and the current of the inductor L1 are discharged, power transfer is completed and all switches are opened.

제2 모드는 인덕터(L1) 전류 및 커패시터(C1) 전류를 동시에 출력단으로 전달함(dual-current path)으로써, 인덕터(L1) 전류 레벨을 낮출 수 있다.In the second mode, the inductor L1 current and the capacitor C1 current are simultaneously transferred to the output terminal (dual-current path), thereby reducing the inductor L1 current level.

도 6은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 회로도이다.6 is a circuit diagram of a multi-phase DC-DC converter according to an embodiment of the present invention.

도 6을 참조하면, 0°, 90°, 180°, 및 270°의 메인 클럭 신호의 위상을 가지는 DC-DC 컨버터는 각각의 메인 클럭 신호의 위상을 가지는 각각의 파워 스테이지를 포함한다. 일 실시예에 있어서, 4개의 위상을 가지는 DC-DC 컨버터는 4개의 파워 스테이지를 포함할 수 있다. 제1 파워 스테이지 내지 제4 파워 스테이지는 동일한 형태일 수 있다.Referring to FIG. 6 , the DC-DC converter having the phases of the main clock signals of 0°, 90°, 180°, and 270° includes respective power stages each having the phases of the main clock signals. In one embodiment, a DC-DC converter having four phases may include four power stages. The first to fourth power stages may have the same shape.

본 발명의 일 실시예에 있어서, 다중 위상 DC-DC 컨버터가 제2 모드로 동작할 때, 제1 파워 스테이지(300_1)의 전류는 제1 파워 스테이지(300_1)의 인덕터의 전류(IL,A)와 커패시터의 전류(IC,A) 합과 같다. 제2 파워 스테이지(300_2)의 전류는 제2 파워 스테이지(300_2)의 인덕터의 전류(IL,B)와 커패시터의 전류(IC,BA) 합과 같다. 제3 파워 스테이지(300_3)의 전류는 제3 파워 스테이지(300_3)의 인덕터의 전류(IL,C)와 커패시터의 전류(IC,C) 합과 같다. 제4 파워 스테이지(300_4)의 전류는 제4 파워 스테이지(300_4)의 인덕터의 전류(IL,D)와 커패시터의 전류(IC,D) 합과 같다. 따라서, 다중 위상 DC-DC 컨버터의 전류는 제1 내지 제4 파워 스테이지(300_1 내지 300_4)의 전류의 합일 수 있다.In one embodiment of the present invention, when the multi-phase DC-DC converter operates in the second mode, the current of the first power stage 300_1 is the current I L,A of the inductor of the first power stage 300_1. ) and the current of the capacitor (I C,A ) is equal to the sum. The current of the second power stage 300_2 is equal to the sum of the inductor current I L,B and the capacitor current I C,BA of the second power stage 300_2 . The current of the third power stage 300_3 is equal to the sum of the inductor current I L,C and the capacitor current I C,C of the third power stage 300_3 . The current of the fourth power stage 300_4 is equal to the sum of the inductor current I L,D and the capacitor current I C,D of the fourth power stage 300_4 . Accordingly, the current of the multi-phase DC-DC converter may be the sum of the currents of the first to fourth power stages 300_1 to 300_4 .

따라서, 다중 위상 DC-DC 컨버터는 승압 및 강압이 모두 가능하며, 기존 기술 대비 인덕터 전류 및 커패시터 전류를 동시에 출력단으로 공급함으로써 인덕터 전류의 RMS 레벨을 줄이고 이를 통해 본딩 와이어의 큰 DC 저항에 의한 전력 손실을 감소시키고 전력 전달 효율을 증가시킬 수 있다.Therefore, the multi-phase DC-DC converter is capable of both step-up and step-down, and reduces the RMS level of the inductor current by supplying the inductor current and the capacitor current to the output stage at the same time compared to the existing technology, thereby reducing the power loss due to the large DC resistance of the bonding wire. can be reduced and the power transfer efficiency can be increased.

본 발명의 일 실시예에 있어서, 제1 인덕터 내지 제4 인덕터 각각과 출력단을 연결하는 와이어들의 길이가 모두 같도록 작업하기 위하여, PCB 또는 패키지에 플로팅 패드(floating pad)를 두어서 각 노드와 출력단을 연결하는 본딩 와이어(bonding wire)의 길이를 같게 만들고, 등가 인덕턴스(equivalent inductance)를 더 확보할 수 있다.In one embodiment of the present invention, in order to work so that the lengths of the wires connecting each of the first to fourth inductors and the output terminal are the same, a floating pad is placed on the PCB or package to each node and the output terminal. It is possible to make the length of the bonding wire connecting the ?

도 7은 본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터의 동작을 보여주는 순서도이다.7 is a flowchart illustrating an operation of a multi-phase DC-DC converter according to an embodiment of the present invention.

도 7을 참조하면, 다중 위상 DC-DC 컨버터는 클럭 생성부가 복수개로 분주된 클럭 신호를 생성하는 단계(S11), 램프 생성부가 복수개로 분주된 램프 신호를 생성하는 단계(S13), 및 모드 결정부가 제1 모드 및 제2 모드 중 하나의 모드로 결정하는 단계(S15)를 포함한다. 다중 위상 DC-DC 컨버터는 전류 감지부가 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지하는 단계를 더 포함할 수 있다.Referring to FIG. 7 , in the multi-phase DC-DC converter, a clock generator generates a plurality of divided clock signals (S11), a ramp generator generates a plurality of divided ramp signals (S13), and a mode determination The addition includes a step (S15) of determining one of the first mode and the second mode. The multi-phase DC-DC converter may further include detecting, by the current sensing unit, a moment when the inductor current of the power stage becomes 0A.

클럭 신호를 생성하는 단계(S11)는 동작 주파수보다 빠른 클럭 신호가 입력되어, 복수개로 분주된 클럭 신호를 생성한다.In the step of generating the clock signal ( S11 ), a clock signal faster than an operating frequency is input, and a clock signal divided into a plurality is generated.

램프 신호를 생성하는 단계(S13)는 동일 구조를 가진 복수개의 파워 스테이지를 클럭 신호에 맞춰 동작시키기 위해 복수개로 분주된 램프 신호를 생성한다. In the step of generating the ramp signal ( S13 ), a ramp signal divided into a plurality is generated to operate a plurality of power stages having the same structure according to the clock signal.

모드를 결정하는 단계(S15)는 인덕터의 전류를 출력단에 전달하는 단계(S17) 및 커패시터와 인덕터의 전류를 출력단에 전달하는 단계(S19)를 포함할 수 있다. 모드를 결정하는 단계(S15)는 결정된 모드에 기반하여 파워 스테이지의 동작 순서를 결정하는 단계를 더 포함할 수 있다.Determining the mode ( S15 ) may include transmitting the current of the inductor to the output terminal ( S17 ) and transmitting the currents of the capacitor and the inductor to the output terminal ( S19 ). Determining the mode ( S15 ) may further include determining an operation order of the power stage based on the determined mode.

인덕터의 전류를 출력단에 전달하는 단계(S17) 및 커패시터와 인덕터의 전류를 출력단에 전달하는 단계(S19)는 제1 상태인 인덕터를 충전하는 단계, 제2 상태인 인덕터를 방전하는 단계, 및 제3 상태인 모든 스위치를 열고 대기하는 단계를 포함할 수 있다.The step of transferring the current of the inductor to the output terminal (S17) and the step of transferring the current of the capacitor and the inductor to the output terminal (S19) are the steps of charging the inductor in the first state, discharging the inductor in the second state, and This may include the step of opening and waiting for all switches that are in the 3 state.

인덕터의 전류를 출력단에 전달하는 단계(S17)에서의 인덕터를 충전하는 단계는, 입력 전압으로부터 전류가 제2 pMOS, 커패시터, 인덕터에 흐르며, 커패시터는 방전되고 인덕터는 충전되는 단계이다. 인덕터를 방전하는 단계는, 입력 전압으로부터 전류가 제1 pMOS와 인덕터, 및 커패시터와 nMOS로 흐르며, 인덕터는 방전되고 커패시터는 충전되는 단계이다. 모든 스위치를 열고 대기하는 단계는, 제1 내지 제3 pMOS 및 nMOS를 열고 다음 클럭을 기다리는 단계이다.The step of charging the inductor in the step S17 of transferring the current of the inductor to the output terminal is a step in which current flows from the input voltage to the second pMOS, the capacitor, and the inductor, the capacitor is discharged and the inductor is charged. In the discharging of the inductor, a current flows from the input voltage to the first pMOS and the inductor, and the capacitor and the nMOS, and the inductor is discharged and the capacitor is charged. The step of opening all the switches and waiting is a step of opening the first to third pMOS and nMOS and waiting for the next clock.

커패시터와 인덕터의 전류를 출력단에 전달하는 단계(S19)에서의 인덕터를 충전하는 단계는, 입력 전압으로부터 전류가 제1 pMOS와 인덕터, 및 커패시터와 제3 pMOS에 흐르는 단계이다. 인덕터를 방전하는 단계는, 인덕터, zjvolxj, 및 nMOS에 전류가 흐르는 단계이다. 모든 스위치를 열고 대기하는 단계는, 인덕터와 커패시터의 전류가 모두 방전되는 단계이다.The charging of the inductor in the step S19 of transferring the currents of the capacitor and the inductor to the output terminal is a step in which current flows from the input voltage to the first pMOS and the inductor, and the capacitor and the third pMOS. The step of discharging the inductor is a step in which current flows through the inductor, zjvolxj, and nMOS. The step of opening all the switches and waiting is a step in which the currents of the inductor and the capacitor are all discharged.

본 발명의 일 실시예에 따른 다중 위상 DC-DC 컨버터는 별도의 인덕터가 필요없어 제조 단가를 줄일 수 있으며, 인덕터에 적은 전류가 흐름으로써 전력 손실 감소 및 전력 변환 효율을 증가시킬 수 있다.The multi-phase DC-DC converter according to an embodiment of the present invention does not require a separate inductor, so manufacturing cost can be reduced, and a small current flows through the inductor, thereby reducing power loss and increasing power conversion efficiency.

삭제delete

삭제delete

삭제delete

Claims (20)

동작 주파수보다 빠른 클럭 신호가 입력되어, 복수개로 분주된 클럭(clock) 신호를 생성하는 클럭 생성부;
동일 구조를 가진 복수개의 파워 스테이지(power stage)를 상기 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성하는 램프 생성부; 및
상기 파워 스테이지를 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정하는 모드 결정부를 포함하고,
상기 파워 스테이지는,
입력 전압이 인가되는 단자와 제1 노드 사이에 연결된 제1 pMOS;
상기 제1 노드와 제2 노드 사이에 연결된 커패시터;
상기 제1 노드와 제4 노드 사이에 연결된 인덕터;
상기 입력 전압이 인가되는 단자와 제3 노드 사이에 연결된 제2 pMOS;
상기 제2 노드와 상기 제4 노드 사이에 연결된 제3 pMOS; 및
상기 제3 노드와 접지 사이에 연결된 nMOS를 포함하는 다중 위상 DC-DC 컨버터.a clock generator to which a clock signal faster than an operating frequency is input and to generate a plurality of divided clock signals;
a ramp generator generating a plurality of divided ramp signals to operate a plurality of power stages having the same structure according to the clock signal; and
a mode determination unit for determining a mode for operating the power stage in one of a first mode and a second mode;
The power stage is
a first pMOS connected between a terminal to which an input voltage is applied and a first node;
a capacitor connected between the first node and the second node;
an inductor connected between the first node and the fourth node;
a second pMOS connected between the terminal to which the input voltage is applied and a third node;
a third pMOS connected between the second node and the fourth node; and
and an nMOS coupled between the third node and ground. 제1항에 있어서,
상기 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지하기 위한 전류 감지부를 더 포함하는 다중 위상 DC-DC 컨버터.According to claim 1,
The multi-phase DC-DC converter further comprising a current sensing unit for detecting a moment when the inductor current of the power stage becomes 0A. 삭제delete 제1항에 있어서,
상기 인덕터는 패키지 본딩 와이어의 기생 인덕터인 다중 위상 DC-DC 컨버터.According to claim 1,
wherein the inductor is a parasitic inductor of a package bonding wire. 제1항에 있어서,
상기 제1 모드 및 제2 모드는 상기 파워 스테이지의 동작 순서에 기반하여 결정되고,
제1 모드는 승압모드이고, 제2 모드는 강압모드인 다중 위상 DC-DC 컨버터.According to claim 1,
The first mode and the second mode are determined based on an operation sequence of the power stage,
A multi-phase DC-DC converter in which the first mode is a step-up mode and the second mode is a step-down mode. 제5항에 있어서,
상기 제1 모드는 상기 커패시터와 상기 인덕터의 전류를 출력단에 전달하고,
상기 제2 모드는 상기 인덕터가 상기 출력단과 연결되는 다중 위상 DC-DC 컨버터.6. The method of claim 5,
The first mode transfers the current of the capacitor and the inductor to an output terminal,
The second mode is a multi-phase DC-DC converter in which the inductor is connected to the output terminal. 제6항에 있어서,
상기 제1 모드 및 제2 모드는 제1 내지 제3 상태를 포함하고,
상기 제1 상태는 인덕터 전류를 충전하는 상태이고,
상기 제2 상태는 상기 인덕터 전류를 방전하는 상태이고,
상기 제3 상태는 모든 스위치를 열고 대기하는 상태인 다중 위상 DC-DC 컨버터.7. The method of claim 6,
The first mode and the second mode include first to third states,
The first state is a state of charging the inductor current,
The second state is a state of discharging the inductor current,
The third state is a multi-phase DC-DC converter in which all switches are opened and waiting. 제7항에 있어서,
상기 제1 모드의 상기 제1 상태에서, 상기 입력 전압으로부터 전류가 상기 제2 pMOS, 상기 커패시터, 및 상기 인덕터에 흐르고, 상기 커패시터는 방전되고 상기 인덕터는 충전되며,
상기 제1 모드의 상기 제2 상태에서, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 nMOS에 흐르고, 상기 인덕터는 방전되고 상기 커패시터는 충전되며,
상기 제1 모드의 제3 상태에서, 상기 인덕터가 방전되어 상기 제1 내지 제3 pMOS 및 상기 nMOS를 열고 다음 클럭을 기다리는 다중 위상 DC-DC 컨버터.8. The method of claim 7,
in the first state of the first mode, a current from the input voltage flows in the second pMOS, the capacitor, and the inductor, the capacitor is discharged and the inductor is charged;
in the second state of the first mode, a current from the input voltage flows in the first pMOS and the inductor, and the capacitor and the nMOS, the inductor is discharged and the capacitor is charged;
In the third state of the first mode, the inductor is discharged to open the first to third pMOS and the nMOS and wait for a next clock. 제7항에 있어서,
상기 제2 모드의 상기 제1 상태에서, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 제3 pMOS에 흐르고,
상기 제2 모드의 상기 제2 상태에서, 상기 인덕터, 상기 커패시터, 및 상기 nMOS에 전류가 흐르고,
상기 제2 모드의 상기 제3 상태에서, 상기 인덕터와 상기 커패시터의 전류가 모두 방전되는 다중 위상 DC-DC 컨버터.8. The method of claim 7,
in the first state of the second mode, a current from the input voltage flows into the first pMOS and the inductor, and the capacitor and the third pMOS;
In the second state of the second mode, a current flows in the inductor, the capacitor, and the nMOS;
In the third state of the second mode, a multi-phase DC-DC converter in which currents of the inductor and the capacitor are both discharged. 제1항에 있어서,
상기 복수개로 분주된 클럭(clock) 신호는 상기 복수개로 분주된 램프 신호와 동일한 개수를 가지는 다중 위상 DC-DC 컨버터.According to claim 1,
A multi-phase DC-DC converter having the same number of the divided clock signals as the plurality of divided ramp signals. 제10항에 있어서,
상기 파워 스테이지는 상기 분주된 클럭 신호와 동일한 갯수인 다중 위상 DC-DC 컨버터.11. The method of claim 10,
The power stage is a multi-phase DC-DC converter having the same number as the divided clock signal. 다중 위상 DC-DC 컨버터의 동작 방법에 있어서,
클럭 생성부가 동작 주파수보다 빠른 클럭 신호가 입력되서 복수개로 분주된 클럭(clock) 신호를 생성하는 단계;
램프생성부가 동일 구조를 가진 복수개의 파워 스테이지(power stage)를 상기 클럭(clock) 신호에 맞춰 동작시키기 위해, 복수개로 분주된 램프 신호를 생성하는 단계; 및
모드 결정부가 상기 파워 스테이지가 제1 모드 및 제2 모드 중 하나로 동작시키기 위한 모드를 결정하는 단계를 포함하고,
상기 파워 스테이지는 제1 내지 제3 pMOS, 커패시터, 인덕터 및 nMOS를 포함하고,
상기 모드 결정부는 모드에 기반하여 상기 파워 스테이지의 동작 순서를 결정하는 단계를 포함하는 다중 위상 DC-DC 컨버터의 동작 방법.A method of operating a multi-phase DC-DC converter, comprising:
generating, by a clock generator, a clock signal that is faster than an operating frequency and divided into a plurality of clock signals;
generating, by a ramp generator, a plurality of divided ramp signals to operate a plurality of power stages having the same structure according to the clock signal; and
determining, by a mode determining unit, a mode for operating the power stage in one of a first mode and a second mode;
The power stage includes first to third pMOS, a capacitor, an inductor, and an nMOS,
and determining, by the mode determining unit, an operation order of the power stage based on a mode. 제12항에 있어서,
전류 감지부가 상기 파워 스테이지의 인덕터 전류가 0A가 되는 순간을 감지하는 단계를 더 포함하는 다중 위상 DC-DC 컨버터의 동작 방법.13. The method of claim 12,
The method of operating a multi-phase DC-DC converter further comprising the step of detecting, by a current sensing unit, a moment when the inductor current of the power stage becomes 0A. 삭제delete 제12항에 있어서,
상기 제1 모드는 상기 커패시터와 상기 인덕터의 전류를 출력단에 전달하는 단계를 포함하고,
상기 제2 모드는 상기 인덕터가 상기 출력단과 연결되어, 상기 인덕터의 전류를 상기 출력단에 전달하는 단계를 포함하는 다중 위상 DC-DC 컨버터의 동작 방법.13. The method of claim 12,
The first mode includes passing the current of the capacitor and the inductor to an output terminal,
In the second mode, the inductor is connected to the output terminal, and the method of operating a multi-phase DC-DC converter includes transferring a current of the inductor to the output terminal. 제15항에 있어서,
상기 제1 모드 및 제2 모드는 제1 내지 제3 상태를 포함하고,
상기 제1 상태는 인덕터 전류를 충전하는 단계이고,
상기 제2 상태는 인덕터 전류를 방전하는 단계이고,
상기 제3 상태는 모든 스위치를 열고 대기하는 단계인 다중 위상 DC-DC 컨버터의 동작 방법.16. The method of claim 15,
The first mode and the second mode include first to third states,
The first state is a step of charging the inductor current,
The second state is a step of discharging the inductor current,
The third state is a method of operating a multi-phase DC-DC converter in which all switches are opened and waiting. 제16항에 있어서,
상기 제1 모드의 상기 제1 상태는, 입력 전압으로부터 전류가 상기 제2 pMOS, 상기 커패시터, 및 상기 인덕터에 흐르고, 상기 커패시터는 방전되고 상기 인덕터는 충전되는 단계이고,
상기 제1 모드의 상기 제2 상태는, 상기 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 nMOS에 흐르고, 상기 인덕터는 방전되고 상기 커패시터는 충전되는 단계이고,
상기 제1 모드의 상기 제3 상태는, 상기 인덕터가 방전되어 상기 제1 내지 제3 pMOS 및 상기 nMOS를 열고 다음 클럭을 기다리는 단계인 다중 위상 DC-DC 컨버터의 동작 방법.17. The method of claim 16,
wherein the first state of the first mode is a step in which a current from an input voltage flows in the second pMOS, the capacitor, and the inductor, the capacitor is discharged and the inductor is charged;
the second state of the first mode is a step in which a current from the input voltage flows through the first pMOS and the inductor, and the capacitor and the nMOS, the inductor is discharged and the capacitor is charged;
In the third state of the first mode, the inductor is discharged to open the first to third pMOS and the nMOS and wait for a next clock. 제16항에 있어서,
상기 제2 모드의 상기 제1 상태는, 입력 전압으로부터 전류가 상기 제1 pMOS와 상기 인덕터, 및 상기 커패시터와 상기 제3 pMOS에 흐르는 단계이고,
상기 제2 모드의 상기 제2 상태는, 상기 인덕터, 상기 커패시터, 및 상기 nMOS에 전류가 흐르는 단계이고,
상기 제2 모드의 상기 제3 상태는, 상기 인덕터와 상기 커패시터의 전류가 모두 방전되는 단계인 다중 위상 DC-DC 컨버터의 동작 방법.17. The method of claim 16,
the first state of the second mode is a step in which a current from an input voltage flows through the first pMOS and the inductor, and the capacitor and the third pMOS;
The second state of the second mode is a step in which a current flows in the inductor, the capacitor, and the nMOS,
The third state of the second mode is a method of operating a multi-phase DC-DC converter in which both currents of the inductor and the capacitor are discharged. 제12항에 있어서,
상기 복수개로 분주된 클럭(clock) 신호는 상기 복수개로 분주된 램프 신호와 동일한 개수를 가지는 다중 위상 DC-DC 컨버터의 동작 방법.13. The method of claim 12,
The method of operating a multi-phase DC-DC converter, wherein the plurality of frequency-divided clock signals have the same number as the plurality of divided ramp signals. 제19항에 있어서,
상기 파워 스테이지는 상기 분주된 클럭 신호와 동일한 갯수인 다중 위상 DC-DC 컨버터의 동작 방법.


20. The method of claim 19,
The method of operating a multi-phase DC-DC converter, wherein the power stage is the same number as the divided clock signal.
KR1020200111015A 2020-09-01 2020-09-01 Multi-phase hybrid step-up/step-down dc-dc converter and it opration method KR102457072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200111015A KR102457072B1 (en) 2020-09-01 2020-09-01 Multi-phase hybrid step-up/step-down dc-dc converter and it opration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111015A KR102457072B1 (en) 2020-09-01 2020-09-01 Multi-phase hybrid step-up/step-down dc-dc converter and it opration method

Publications (2)

Publication Number Publication Date
KR20220029104A KR20220029104A (en) 2022-03-08
KR102457072B1 true KR102457072B1 (en) 2022-10-21

Family

ID=80813161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111015A KR102457072B1 (en) 2020-09-01 2020-09-01 Multi-phase hybrid step-up/step-down dc-dc converter and it opration method

Country Status (1)

Country Link
KR (1) KR102457072B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831746B1 (en) * 2005-09-16 2008-05-23 인터내쇼널 렉티파이어 코포레이션 Multi-phase converter with improved load step-up transient response
KR102220316B1 (en) * 2014-01-10 2021-02-25 삼성전자주식회사 Dual-mode switching dc-dc converter and method of controlling the same
KR102452492B1 (en) * 2015-05-06 2022-10-07 삼성전자주식회사 Voltage converter and power management device including the same

Also Published As

Publication number Publication date
KR20220029104A (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US9178422B2 (en) Resonance-based single inductor output-driven DC-DC converter and method
US11736010B2 (en) Power converter with capacitive energy transfer and fast dynamic response
US10763748B2 (en) Buck-boost DC-DC converter
US9065334B2 (en) Voltage converter having auxiliary switch implemented therein and related voltage converting method thereof
US11522466B1 (en) Power conversion structure, power conversion method, electronic device including power conversion structure, and chip unit
CN110875686B (en) Electronic converter and method of operating an electronic converter
CN115864826A (en) Flexible power converter architecture with regulation circuit and switching network
US10447161B2 (en) Inverting buck-boost power converter
CN104052275A (en) System and Methods for Two-Stage Buck Boost Converters with Fast Transient Response
US20030090918A1 (en) DC-DC converter with resonant gate drive
US10491105B1 (en) Power converter and dead-time control circuit therefor
KR102457072B1 (en) Multi-phase hybrid step-up/step-down dc-dc converter and it opration method
Abdulslam et al. A battery-connected inductor-first flying capacitor multilevel converter achieving 0.77 W/mm 2 and 97.1% peak efficiency
WO2023274236A1 (en) Voltage conversion circuit and electronic device
Chen et al. A DC-DC buck converter chip with integrated PWM/PFM hybrid-mode control circuit
CN101610030A (en) Power supply change-over device
CN110729887B (en) Power management architecture and boost converter applied to same
Lam et al. 4C 3-Level Hybrid Buck Converter for 12~ 48V-to-1V Point-of-Load Applications
KR102627479B1 (en) Power converting apparatus
CN114285280B (en) Mixed seamless mode transition buck-boost switching power converter
CN113507208B (en) Multiphase series capacitor DC-DC converter and control method
Ding et al. P‐52: A Fibonacci‐Like Charge Pump and its Current Drive Capacity Enhancement for Display Driver ICs
Khan et al. Analytical Comparison of 3-Level 2-Phase and Double-Step-Down Topologies for Integrated High-Ratio DC-DC Converters in BCD and GaN Process
JP2023117632A (en) Step-down power supply circuit
CN117748940A (en) Power converter

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant