KR102456560B1 - Power semiconductor device with improved short-circuit property - Google Patents

Power semiconductor device with improved short-circuit property Download PDF

Info

Publication number
KR102456560B1
KR102456560B1 KR1020200106669A KR20200106669A KR102456560B1 KR 102456560 B1 KR102456560 B1 KR 102456560B1 KR 1020200106669 A KR1020200106669 A KR 1020200106669A KR 20200106669 A KR20200106669 A KR 20200106669A KR 102456560 B1 KR102456560 B1 KR 102456560B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
power semiconductor
short circuit
gate
pass transistor
Prior art date
Application number
KR1020200106669A
Other languages
Korean (ko)
Other versions
KR20220026069A (en
Inventor
오광훈
최준영
김수성
윤종만
Original Assignee
(주) 트리노테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 트리노테크놀로지 filed Critical (주) 트리노테크놀로지
Priority to KR1020200106669A priority Critical patent/KR102456560B1/en
Publication of KR20220026069A publication Critical patent/KR20220026069A/en
Application granted granted Critical
Publication of KR102456560B1 publication Critical patent/KR102456560B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02Details
    • H02H3/025Disconnection after limiting, e.g. when limiting is not sufficient or for facilitating disconnection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/10Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to mechanical injury, e.g. rupture of line, breakage of earth connection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 쇼트서킷 내량이 강화된 전력 반도체 소자에 관한 것이다. 쇼트서킷 내량이 강화된 전력 반도체 소자는, 반도체 기판에 형성되며, 게이트 옥사이드에 의해 절연된 게이트를 가진 전력 반도체 소자, 상기 반도체 기판에 형성되며, 일단이 상기 전력 반도체 소자의 에미터에 연결된 에미터 저항 및 제1 보호 다이오드부, 및 상기 반도체 기판에 형성되고, 드레인 및 게이트가 상기 전력 반도체 소자의 게이트 단자 및 에미터 단자에 전기적으로 연결되며, 소스가 상기 에미터 저항 및 상기 제1 보호 다이오드부의 타단에 전기적으로 연결되어 상기 에미터 저항의 양단 전압에 의해 턴온되는 패스 트랜지스터를 포함할 수 있다.The present invention relates to a power semiconductor device with enhanced short circuit tolerance. A power semiconductor device with enhanced short circuit resistance is formed on a semiconductor substrate, a power semiconductor device having a gate insulated by a gate oxide, is formed on the semiconductor substrate, and an emitter having one end connected to an emitter of the power semiconductor device A resistor and a first protection diode unit are formed on the semiconductor substrate, a drain and a gate are electrically connected to a gate terminal and an emitter terminal of the power semiconductor device, and a source is formed in the emitter resistance and the first protection diode unit. It may include a pass transistor electrically connected to the other end and turned on by a voltage across both ends of the emitter resistor.

Description

쇼트서킷 내량이 강화된 전력 반도체 소자{Power semiconductor device with improved short-circuit property}Power semiconductor device with improved short-circuit property

본 발명은 쇼트서킷 내량이 강화된 전력 반도체 소자에 관한 것이다. The present invention relates to a power semiconductor device with enhanced short circuit tolerance.

본 발명은, 한국산업기술평가관리원의 우수기술연구센터(ATC)사업(과제고유번호: 10076304, 연구과제명: 48V 기반 EV/HEV 대응 100V급 Trench MOSFET 기술 개발)의 결과물이다.The present invention is the result of the Excellent Technology Research Center (ATC) project of the Korea Institute of Industrial Technology Evaluation and Planning (Project Unique Number: 10076304, Research Project Name: 48V-based EV/HEV-compatible 100V Trench MOSFET technology development).

도 1은 쇼트서킷이 발생한 하프 브릿지 회로를 나타낸 회로도이다. 1 is a circuit diagram illustrating a half-bridge circuit in which a short circuit is generated.

도 1의 (a)을 참조하면, 하프 브릿지 회로를 구성하는 하이사이드 IGBT 소자 및 로우사이드 IGBT 소자는, 회로의 오작동으로 인해, 동시에 턴온(쇼트서킷 상태)될 수 있다. 쇼트서킷 상태가 발생하면, 하이사이드 IGBT 소자 및 로우사이드 IGBT 소자의 컬렉터-에미터 전압 VCE는, VCC/2가 된다. 동시에, 상당량의 쇼트서킷 전류 ISC가 하이사이드 IGBT 소자 및 로우사이드 IGBT 소자를 흐르게 된다. 쇼트서킷 전류 ISC는 하이사이드 IGBT 소자 및 로우사이드 IGBT 소자가 견딜 수 있는 최대 전력을 초과하게 만들어서, 소자가 파괴되는 현상을 초래할 수 있다. Referring to FIG. 1A , the high-side IGBT element and the low-side IGBT element constituting the half-bridge circuit may be simultaneously turned on (short circuit state) due to a malfunction of the circuit. When a short circuit condition occurs, the collector-emitter voltage V CE of the high-side IGBT element and the low-side IGBT element becomes V CC /2. At the same time, a significant amount of short circuit current I SC flows through the high-side IGBT device and the low-side IGBT device. The short circuit current I SC can cause the high-side and low-side IGBT devices to exceed the maximum power they can withstand, which can lead to device destruction.

한편, 도 1의 (b)를 참조하면, IGBT 소자는, 부하에서 발생한 쇼트서킷으로 인해, 쇼트서킷 상태가 될 수 있다. 이 경우, IGBT 소자의 컬렉터-에미터 전압 VCE는, VCC가 되며, 상당량의 쇼트서킷 전류 ISC가 IGBT 소자를 흐르게 된다. IGBT 소자의 내량을 넘어서는 전력으로 인해, 소자가 파괴되는 현상이 발생할 수 있다.Meanwhile, referring to FIG. 1B , the IGBT device may be in a short circuit state due to a short circuit generated by a load. In this case, the collector-emitter voltage V CE of the IGBT element becomes V CC , and a significant amount of short circuit current I SC flows through the IGBT element. Due to the power exceeding the withstand capacity of the IGBT device, a phenomenon in which the device is destroyed may occur.

도 2는 쇼트서킷 상태에서 IGBT 소자가 손상되는 메커니즘을 쇼트서킷 시간의 순서로 나타낸 그래프이다.2 is a graph showing a mechanism in which the IGBT element is damaged in the short circuit state in the order of the short circuit time.

도 2를 참조하면, 쇼트서킷 상태에서, IGBT 소자가 고장(fail)나는 메커니즘은, 대표적으로, 고전류-고전압에 의한 고전력 및 열 고장이다. 이를 세분화하면, (1) 전기적 고장 모드(Electrical failure mode), (2) 열 고장 모드(Thermal failure mode), (3) 턴오프 고장 모드(Turn-off failure mode), 및 누설 전류로 유도된 열폭주 모드(Leakage current induced thermal runaway mode)로 구분할 수 있다. Referring to FIG. 2 , a mechanism in which the IGBT element fails in the short circuit state is typically high power and thermal failure due to high current-high voltage. Breaking it down, (1) Electrical failure mode, (2) Thermal failure mode, (3) Turn-off failure mode, and heat induced leakage current It can be classified into a leak current induced thermal runaway mode.

전기적 고장 모드에서, IGBT 소자가 턴온되어 피크 전류 밀도 또는 피크 전력 밀도에 도달할 때의 쇼트서킷 피크 전류가, IGBT 소자의 래치업 전류 레벨을 초과하게 되면, 래치업이 발생하고, IGBT 소자가 즉각적으로 고장난다. In electrical failure mode, when the short circuit peak current when the IGBT device is turned on and reaches its peak current density or peak power density exceeds the latch-up current level of the IGBT device, latch-up occurs and the IGBT device immediately breaks down with

열 고장 모드에서, 쇼트서킷 전류 ISC, 컬렉터-에미터 전압 VCE, 쇼트서킷 시간 tSC과 같은 쇼트서킷 에너지가 임계치 이상이 되면, IGBT 소자의 온도가 임계 온도에 도달한다. 여기서, 임계 온도는, 도핑된 실리콘이 진성(Intrinsic)이 되는 온도이다. 임계 온도에서, 접합의 전위 장벽은 사라지게 되어, IGBT 소자의 차단(Blocking) 특성은 없어지며, 열에 의해 영구적인 손상을 입어서 고장난다. In the thermal failure mode, when the short circuit energy such as the short circuit current I SC , the collector-emitter voltage V CE , and the short circuit time t SC goes above the threshold, the temperature of the IGBT device reaches the threshold temperature. Here, the critical temperature is a temperature at which doped silicon becomes intrinsic. At the critical temperature, the potential barrier of the junction disappears, the blocking characteristic of the IGBT device is lost, and it is permanently damaged by heat and fails.

턴오프 고장 모드에서, 초과 전력 서지에 의한 전압 오버슈트 또는 불균일적인 작동에 의한 고장이 발생한다. 높은 전류 밀도로 도통된 IGBT 소자를 턴오프할 때, 턴오프 전류 밀도가 국부적으로 균일하지 않게 된다. 이로 인해, 전류 밀도가 가장 높은 곳에서 동적 래치(Dynamic latch)가 발생하여 IGBT 소자가 고장난다.In turn-off failure mode, voltage overshoots due to excess power surges or failures due to non-uniform operation occur. When turning off an IGBT device conducted at a high current density, the turn-off current density becomes locally non-uniform. This causes a dynamic latch where the current density is highest, causing the IGBT device to fail.

누설 전류로 유도된 열폭주 모드에서, IGBT 소자는 내부 온도가 상승하여 고장난다. 쇼트서킷 상태에서 턴오프 후 수백 마이크로초 이후에도 IGBT 소자이 고장날 수 있다. 쇼트서킷 상태에서 온도가 상승한 IGBT 소자는, 차단 모드에서 상당량의 누설 전류를 흘리게 된다. 이로 인해 지속적으로 축적된 열이 IGBT 소자의 열 발산 능력을 넘어서면, 결과적으로 IGBT 소자의 내부 온도가 상승하여 IGBT 소자가 고장난다.In the leakage current-induced thermal runaway mode, the IGBT device fails due to an increase in its internal temperature. IGBT devices can fail even hundreds of microseconds after turn-off in a short circuit condition. In the short circuit state, an IGBT element whose temperature rises causes a significant amount of leakage current to flow in the cut-off mode. As a result, if the continuously accumulated heat exceeds the heat dissipation capability of the IGBT device, as a result, the internal temperature of the IGBT device rises and the IGBT device fails.

도 3은 쇼트서킷을 방지하기 위한 관련 기술을 나타낸 회로도이다.3 is a circuit diagram illustrating a related technique for preventing a short circuit.

종래의 쇼트서킷 방지 방식은, IGBT 소자 외부에 쇼트서킷 보호회로를 구성하여, 쇼트서킷 발생을 감지하고, 회로적인 동작에 의해, IGBT 소자에 인가되는 게이트 신호를 차단한다. 도 3의 (a)는, 쇼트서킷이 발생하면, IGBT 소자의 디새추레이션(Desaturation)을 감지하여, 게이트 신호의 출력을 차단하며, (b)는 IGBT 소자의 에미터와 접지 사이에 배치된 션트 저항을 흐르는 컬렉터 전류를 감지하여 게이트 신호의 출력을 차단한다.In the conventional short circuit prevention method, a short circuit protection circuit is configured outside the IGBT device to detect the occurrence of a short circuit, and a gate signal applied to the IGBT device is blocked by circuit operation. 3(a) shows that when a short circuit occurs, desaturation of the IGBT device is sensed to block the output of the gate signal, and (b) is disposed between the emitter of the IGBT device and the ground. The output of the gate signal is blocked by sensing the collector current flowing through the shunt resistor.

상술한 종래의 쇼트서킷 방지 방식은, 쇼트서킷 감지 후 게이트 신호의 출력 차단까지 통상 1 내지 2 마이크로초의 시간이 소요된다. 이 시간동안 IGBT 소자는 쇼트서킷 상태에서도 고장나지 않고 견뎌야 하므로, 상용화된 IGBT 소자는 쇼트서킷 특성을 보증하는 "Short circuit withstand time" 혹은 tSC로 5 내지 10 마이크로초를 보증한다. IGBT 소자가 쇼트서킷 특성을 갖기 위해서는, 쇼트서킷 상태에서 흐르는 전류 ISC를 작게 해야 한다. 이를 위해, 전류 전도 성능(Current conduction capability)를 낮게 설계하는 것이 일반적이다. 따라서, 쇼트서킷 특성을 확보하기 위해서, 전력 반도체의 가장 중요한 특성인 전력 손실, 즉, 트레이드 오프 관계에 있는 도통 손실 대 스위칭 손실이 커지게 되는 결과를 초래한다.In the conventional short circuit prevention method described above, it usually takes 1 to 2 microseconds to block the output of the gate signal after the detection of the short circuit. During this time, since the IGBT device must withstand the short circuit state without failing, the commercialized IGBT device guarantees 5 to 10 microseconds as “Short circuit withstand time” or t SC that guarantees the short circuit characteristics. In order for the IGBT device to have short circuit characteristics, the current I SC flowing in the short circuit state must be reduced. To this end, it is common to design low current conduction capability. Accordingly, in order to secure the short circuit characteristics, power loss, which is the most important characteristic of the power semiconductor, that is, the conduction loss versus the switching loss in a trade-off relationship is increased.

전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.The above-mentioned background art is technical information possessed by the inventor for the derivation of the present invention or acquired in the process of derivation of the present invention, and cannot necessarily be said to be a known technique disclosed to the general public prior to the filing of the present invention.

한국공개특허 제2017-0024005호(스위칭 트랜지스터의 단락 회로 결함을 검출하기 위한 회로 및 방법)Korean Patent Application Laid-Open No. 2017-0024005 (Circuit and method for detecting a short circuit defect of a switching transistor)

본 발명은, 전력 반도체 소자의 전도 특성을 감소시키지 않으면서도 전력 반도체 소자의 쇼트서킷 특성을 향상하기 위한 것이다. An object of the present invention is to improve the short circuit characteristics of a power semiconductor device without reducing the conduction characteristics of the power semiconductor device.

또한, 본 발명은, 쇼트서킷 발생시 자동적으로 게이트 전압을 낮출 수 있는 기능을 전력 반도체 소자에 내장하여, 외부의 쇼트서킷 보호 회로가 활성화될 때까지 충분히 견딜 수 있는 전력 반도체 소자를 제공하기 위한 것이다.Another object of the present invention is to provide a power semiconductor device that has a function of automatically lowering a gate voltage when a short circuit occurs, and can sufficiently withstand until an external short circuit protection circuit is activated.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.Objects other than the present invention will be easily understood through the following description.

본 발명의 일 측면에 따르면, 쇼트서킷 내량이 강화된 전력 반도체 소자가 제공된다. 쇼트서킷 내량이 강화된 전력 반도체 소자는, 반도체 기판에 형성되며, 게이트 옥사이드에 의해 절연된 게이트를 가진 전력 반도체 소자, 상기 반도체 기판에 형성되며, 일단이 상기 전력 반도체 소자의 에미터에 연결된 에미터 저항 및 제1 보호 다이오드부, 및 상기 반도체 기판에 형성되고, 드레인 및 게이트가 상기 전력 반도체 소자의 게이트 단자 및 에미터 단자에 전기적으로 연결되며, 소스가 상기 에미터 저항 및 상기 제1 보호 다이오드부의 타단에 전기적으로 연결되어 상기 에미터 저항의 양단 전압에 의해 턴온되는 패스 트랜지스터를 포함할 수 있다. According to one aspect of the present invention, a power semiconductor device with enhanced short circuit resistance is provided. A power semiconductor device with enhanced short circuit resistance is formed on a semiconductor substrate, a power semiconductor device having a gate insulated by a gate oxide, is formed on the semiconductor substrate, and an emitter having one end connected to an emitter of the power semiconductor device A resistor and a first protection diode unit are formed on the semiconductor substrate, a drain and a gate are electrically connected to a gate terminal and an emitter terminal of the power semiconductor device, and a source is formed in the emitter resistance and the first protection diode unit. It may include a pass transistor electrically connected to the other end and turned on by a voltage across both ends of the emitter resistor.

여기서, 상기 패스 트랜지스터는, 상기 전력 반도체 소자의 게이트가 온일 때 제1 쇼트서킷 전류가 상기 전력 반도체 소자를 흐르면, 상기 전력 반도체 소자의 상기 게이트 단자의 게이트 전압을 낮춰서 상기 전력 반도체 소자의 상기 게이트가 오프될 때까지 상기 전력 반도체 소자가 상기 제1 쇼트서킷 전류보다 작은 제2 쇼트서킷 전류를 유지하도록 할 수 있다.Here, in the pass transistor, when a first short circuit current flows through the power semiconductor device when the gate of the power semiconductor device is on, the gate voltage of the gate terminal of the power semiconductor device is lowered so that the gate of the power semiconductor device is The power semiconductor device may maintain a second short circuit current smaller than the first short circuit current until it is turned off.

일 실시예로, 상기 제1 보호 다이오드부는, 복수의 백투백 다이오드 쌍을 포함할 수 있다.In an embodiment, the first protection diode unit may include a plurality of back-to-back diode pairs.

일 실시예로, 상기 제1 보호 다이오드부의 턴온 전압은 상기 패스 트랜지스터의 문턱전압 이상일 수 있다.In an embodiment, a turn-on voltage of the first protection diode unit may be greater than or equal to a threshold voltage of the pass transistor.

일 실시예로, 상기 패스 트랜지스터는, N채널 모스펫일 수 있다.In an embodiment, the pass transistor may be an N-channel MOSFET.

일 실시예로, 상기 패스 트랜지스터의 문턱전압은 상기 전력 반도체 소자의 문턱전압보다 작을 수 있다.In an embodiment, a threshold voltage of the pass transistor may be smaller than a threshold voltage of the power semiconductor device.

일 실시예로, 상기 패스 트랜지스터의 항복 전압은, 상기 전력 반도체 소자의 최소 게이트 절연 보증 전압 이상일 수 있다.In an embodiment, the breakdown voltage of the pass transistor may be greater than or equal to a minimum gate insulation guarantee voltage of the power semiconductor device.

일 실시예로, 상기 전력 반도체 소자의 상기 게이트 단자와 상기 에미터 단자 사이에 전기적으로 연결된 제2 보호 다이오드부를 더 포함할 수 있다.In an embodiment, the power semiconductor device may further include a second protection diode part electrically connected between the gate terminal and the emitter terminal.

일 실시예로, 게이트 전압 입력단과 상기 게이트 단자 사이에 전기적으로 연결되며, 외부로부터 인가된 게이트 전압을 상기 전력 반도체 소자의 게이트 단자로 전달하는 제1 신호 전달 소자 및 상기 게이트 전압 입력단, 상기 게이트 단자 및 상기 패스 트랜지스터의 상기 드레인 사이에 전기적으로 연결되어 상기 게이트 단자로부터 입력된 변이 전류를 상기 패스 트랜지스터로 전달하는 제2 신호 전달 소자를 더 포함할 수 있다.In an embodiment, a first signal transfer device electrically connected between a gate voltage input terminal and the gate terminal and transferring a gate voltage applied from the outside to a gate terminal of the power semiconductor device, the gate voltage input terminal, and the gate terminal and a second signal transfer device electrically connected between the drain of the pass transistor to transmit a transition current input from the gate terminal to the pass transistor.

일 실시예로, 상기 전력 반도체 소자의 상기 게이트 단자와 상기 패스 다이오드의 소스 사이에 전기적으로 연결된 제3 보호 다이오드부를 더 포함할 수 있다.In one embodiment, the power semiconductor device may further include a third protection diode part electrically connected between the gate terminal and the source of the pass diode.

일 실시예로, 상기 에미터 단자는, 상기 제1 쇼트서킷 전류에서 분기된 쇼트서킷 분기 전류를 출력하는 센스 에미터 단자일 수 있다.In an embodiment, the emitter terminal may be a sense emitter terminal that outputs a short circuit branch current branched from the first short circuit current.

일 실시예로, 상기 전력 반도체 소자는 절연게이트 바이폴라 트랜지스터일 수 있다.In an embodiment, the power semiconductor device may be an insulated gate bipolar transistor.

일 실시예로, 상기 전력 반도체 소자는 모스펫 트랜지스터일 수 있다.In an embodiment, the power semiconductor device may be a MOSFET transistor.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명의 실시예에 따르면, 전력 반도체 소자는, 전도 특성이 저하되지 않으면서도, 향상된 쇼트서킷 특성을 가질 수 있게 된다. According to an embodiment of the present invention, the power semiconductor device may have improved short circuit characteristics without deteriorating the conduction characteristics.

또한, 전력 반도체 소자는, 쇼트서킷 발생시 자동적으로 게이트 전압을 낮출 수 있는 기능을 내장함으로써, 외부의 쇼트서킷 보호 회로가 활성화될 때까지 파괴되지 않고 충분히 견딜 수 있게 된다. In addition, the power semiconductor device has a built-in function for automatically lowering the gate voltage when a short circuit occurs, so that it can withstand sufficiently without being destroyed until an external short circuit protection circuit is activated.

도 1은 쇼트서킷이 발생한 하프 브릿지 회로를 나타낸 회로도.
도 2는 쇼트서킷 상태에서 전력 반도체 소자가 손상되는 메커니즘을 쇼트서킷 시간의 순서로 나타낸 그래프.
도 3은 쇼트서킷을 방지하기 위한 관련 기술을 나타낸 회로도.
도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자와 내장된 쇼트서킷 보호 회로의 연결 관계를 나타낸 회로도이다.
도 5는 본 발명의 일 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자의 동작을 설명하기 위한 회로도.
도 6는 본 발명의 일 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자의 동작을 설명하기 위한 타이밍 차트.
도 7는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도.
도 8는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도.
도 9는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도.
도 10은 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도.
1 is a circuit diagram showing a half-bridge circuit in which a short circuit is generated;
2 is a graph showing a mechanism in which a power semiconductor device is damaged in a short circuit state in order of short circuit time.
3 is a circuit diagram showing a related technique for preventing a short circuit.
4 is a circuit diagram illustrating a connection relationship between a power semiconductor device and a built-in short circuit protection circuit according to an embodiment of the present invention.
5 is a circuit diagram for explaining an operation of a power semiconductor device with enhanced short circuit tolerance according to an embodiment of the present invention.
6 is a timing chart for explaining the operation of a power semiconductor device with enhanced short circuit tolerance according to an embodiment of the present invention.
7 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.
8 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.
9 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.
10 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the present invention, if it is determined that a detailed description of a related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.When an element, such as a layer, region, or substrate, is described as being “on” or extending “onto” another element, the element may be directly on or extending directly over the other element and , or an intermediate intervening element may exist. On the other hand, when an element is referred to as being “directly on” or extending “directly onto” another element, the other intermediate elements are absent. Also, when an element is described as being “connected” or “coupled” to another element, that element may be directly connected or coupled directly to the other element, or intervening elements may be present. have. On the other hand, when one element is described as being "directly connected" or "directly coupled" to another element, there is no other intermediate element present.

"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.“below” or “above” or “upper” or “lower” or “horizontal” or “lateral” or “vertical” Relative terms such as "vertical" may be used herein to describe the relationship of one element, layer or region to another element, layer or region as shown in the figures. It should be understood that these terms are intended to encompass other orientations of the device in addition to the orientation depicted in the drawings.

이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the related drawings.

도 4는 본 발명의 일 실시예에 따른 전력 반도체 소자와 내장된 쇼트서킷 보호 회로의 연결 관계를 나타낸 회로도이다. 4 is a circuit diagram illustrating a connection relationship between a power semiconductor device and a built-in short circuit protection circuit according to an embodiment of the present invention.

도 4를 참조하면, 쇼트서킷 내량이 강화된 전력 반도체 소자는 전력 반도체 소자(100) 및 쇼트서킷 보호 회로(200)를 포함한다. 전력 반도체 소자(100)는, 전류가 소자의 수직 방향으로 흐르는 수직형 소자로, 예를 들어, 절연게이트 바이폴라 트랜지스터, 파워 MOSFET 등일 수 있다. 이하에서는 전력 반도체 소자를 절연게이트 바이폴라 트랜지스터로 가정하여 설명하므로, 파워 MOSFET에 적용될 경우, 에미터는 소스로, 컬렉터는 드레인으로 각각 치환될 수 있다. Referring to FIG. 4 , the power semiconductor device with enhanced short circuit resistance includes the power semiconductor device 100 and the short circuit protection circuit 200 . The power semiconductor device 100 is a vertical device in which current flows in a vertical direction of the device, and may be, for example, an insulated gate bipolar transistor, a power MOSFET, or the like. Hereinafter, the power semiconductor device will be described assuming an insulated gate bipolar transistor, and thus, when applied to a power MOSFET, the emitter may be replaced with a source and the collector with a drain, respectively.

쇼트서킷 보호 회로(200)는 전력 반도체 소자(100)의 게이트 단자와 에미터 단자 사이에 배치된다. 쇼트서킷 보호 회로(200)는, 쇼트서킷 전류 ISC가 전력 반도체 소자(100)를 흐르면, 전력 반도체 소자(100)의 게이트 단자에 걸리는 전위를 낮춰서 전력 반도체 소자(100)를 보호한다. 이를 위해, 쇼트서킷 보호 회로(200)는, 전력 반도체 소자(100)의 게이트 단자와 에미터 단자에 전기적으로 연결된 패스 트랜지스터 M1(210), 패스 트랜지스터 M1(210)의 게이트와 소스 사이에 결합된 에미터 저항(220) 및 제1 보호 다이오드부(230)를 포함할 수 있다.The short circuit protection circuit 200 is disposed between the gate terminal and the emitter terminal of the power semiconductor device 100 . The short circuit protection circuit 200 protects the power semiconductor device 100 by lowering the potential applied to the gate terminal of the power semiconductor device 100 when the short circuit current I SC flows through the power semiconductor device 100 . To this end, the short circuit protection circuit 200 is coupled between the gate and the source of the pass transistor M1 210 electrically connected to the gate terminal and the emitter terminal of the power semiconductor device 100 , and the pass transistor M1 210 . It may include an emitter resistor 220 and a first protection diode unit 230 .

패스 트랜지스터 M1(210)은, N채널 모스펫이다. 패스 트랜지스터 M1(210)의 드레인은, 전력 반도체 소자(100)의 게이트 단자에 전기적으로 연결되고, 게이트는 전력 반도체 소자(100)의 에미터 단자에 전기적으로 연결되며, 소스는, 예를 들어, 접지에 전기적으로 연결된다. The pass transistor M1 210 is an N-channel MOSFET. The drain of the pass transistor M1 210 is electrically connected to the gate terminal of the power semiconductor element 100 , the gate is electrically connected to the emitter terminal of the power semiconductor element 100 , and the source is, for example, electrically connected to ground.

에미터 저항(220) 및 제1 보호 다이오드부(230)의 일단은, 전력 반도체 소자(100)의 에미터 단자에 전기적으로 연결되며, 타단은 패스 트랜지스터 M1(210)의 소스에 전기적으로 연결된다. 에미터 저항(220)의 양단에 걸리는 전압은, 패스 트랜지스터 M1(210)의 게이트에 인가되어 패스 트랜지스터 M1(210)를 턴온시킨다. 제1 보호 다이오드부(230)는, 쇼트서킷 전류 ISC에 의한 매우 큰 전압 강하가 발생하더라도, 패스 트랜지스터 M1(210)의 게이트에 인가되는 전압의 크기를 제한하여 패스 트랜지스터 M1(210)를 보호한다. 제1 보호 다이오드부(230)는, 복수의 백투백 다이오드 쌍을 포함한다.One end of the emitter resistor 220 and the first protection diode unit 230 is electrically connected to the emitter terminal of the power semiconductor device 100 , and the other end is electrically connected to the source of the pass transistor M1 210 . . A voltage across the emitter resistor 220 is applied to the gate of the pass transistor M1 210 to turn on the pass transistor M1 210 . The first protection diode unit 230 protects the pass transistor M1 210 by limiting the magnitude of the voltage applied to the gate of the pass transistor M1 210 even when a very large voltage drop occurs due to the short circuit current I SC . do. The first protection diode unit 230 includes a plurality of back-to-back diode pairs.

패스 트랜지스터 M1(210)은 N형 드리프트층의 상부에 형성된 P형 영역, P형 영역 내에 형성된 P형 웰, P형 웰의 상면으로부터 N형 웰의 내부로 연장되도록 형성된 N+ 소스와 N+ 드레인, 및 N+ 소스와 N+ 드레인 사이에 형성된 게이트를 포함할 수 있다. 한편, 제1 보호 다이오드부(230)는, P형 영역의 상부에 형성된 필드 옥사이드상에 N형 영역 및 P형 영역을 교번하게 배치하여 형성된다. 에미터 저항(220)는, 도시되진 않았으나, 전력 반도체 소자(100), 패스 트랜지스터 M1(210) 및 제1 보호 다이오드부(230)와 동일 반도체 기판 또는 상에 형성될 수 있다.The pass transistor M1 210 has a P-type region formed on the N-type drift layer, a P-type well formed in the P-type region, an N+ source and N+ drain formed to extend from the top surface of the P-type well into the N-type well, and It may include a gate formed between the N+ source and the N+ drain. Meanwhile, the first protection diode unit 230 is formed by alternately disposing N-type regions and P-type regions on a field oxide formed on the P-type region. Although not shown, the emitter resistor 220 may be formed on or on the same semiconductor substrate as the power semiconductor device 100 , the pass transistor M1 210 , and the first protection diode unit 230 .

전력 반도체 장치의 단면 형상을 참조하면, 수직형 전력 반도체 소자(100)와 수평형 패스 트랜지스터 M1(210)이 동일한 반도체 기판 내에 형성됨을 알 수 있다. 전력 반도체 소자(100)는 액티브 영역에 형성되며, 패스 트랜지스터 M1(210), 에미터 저항(220) 및 제1 보호 다이오드부(230)는 액티브 영역의 주변 영역에 형성될 수 있다. Referring to the cross-sectional shape of the power semiconductor device, it can be seen that the vertical power semiconductor device 100 and the horizontal pass transistor M1 210 are formed in the same semiconductor substrate. The power semiconductor device 100 may be formed in the active region, and the pass transistor M1 210 , the emitter resistor 220 , and the first protection diode unit 230 may be formed in a peripheral region of the active region.

도 5는 본 발명의 일 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자의 동작을 설명하기 위한 회로도이며, 도 6는 본 발명의 일 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자의 동작을 설명하기 위한 타이밍 차트이다. 여기서, 전력 반도체 소자(100)는 600V급 IGBT 소자이며, 전력 반도체 소자(100)를 구동하기 위한 게이트 전압 VG는 15V로 VCC는 300V로 가정한다. 5 is a circuit diagram for explaining the operation of a power semiconductor device with enhanced short circuit resistance according to an embodiment of the present invention, and FIG. 6 is a power semiconductor device with enhanced short circuit resistance according to an embodiment of the present invention. This is a timing chart for explaining the operation. Here, it is assumed that the power semiconductor device 100 is a 600V class IGBT device, and a gate voltage V G for driving the power semiconductor device 100 is 15V and V CC is 300V.

도 5 및 6을 함께 참조하면, t1에서, 게이트 전압 VG가 인가되면, 전력 반도체 소자(100)의 게이트가 온되어 전류 IC가 Iopt만큼 흐르기 시작한다. 여기서 Iopt는 전력 반도체 소자(100)가 정상적으로 동작할 때 흐르는 전류이다. 한편, 컬렉터-에미터 전압 VCE는, VCC에서 Vcesat@I_opt로 감소한다. 5 and 6 together, at t 1 , when the gate voltage V G is applied, the gate of the power semiconductor device 100 is turned on and the current I C starts to flow as much as I opt . Here, I opt is a current flowing when the power semiconductor device 100 operates normally. On the other hand, the collector-emitter voltage V CE decreases from V CC to V cesat@I_opt .

정상 상태에서, 에미터 저항(220)의 양단에 걸리는 전압 VRE(에미터 저항의 저항값 * Iopt)는, 패스 트랜지스터 M1(210)의 문턱전압 Vth_M1보다 작게 유지된다. 따라서, 쇼트서킷 전류 ISC가 발생하기 전까지 패스 트랜지스터 M1(210)은 턴 오프된다. 여기서, 패스 트랜지스터 M1(210)의 항복 전압은, 전력 반도체 소자(100)의 게이트 전압 VG보다 충분히 높아야 하며, 최소 게이트 절연 보증 전압 (VGES) 보다 큰 값이어야 한다. In a steady state, the voltage V RE (resistance value of the emitter resistor * I opt ) across the emitter resistor 220 is maintained to be less than the threshold voltage V th_M1 of the pass transistor M1 210 . Accordingly, the pass transistor M1 210 is turned off until the short circuit current I SC is generated. Here, the breakdown voltage of the pass transistor M1 210 must be sufficiently higher than the gate voltage V G of the power semiconductor device 100 , and must be greater than the minimum gate insulation guarantee voltage VGES.

t2에서, 쇼트서킷 상태가 발생하면, 전력 반도체 소자(100)의 게이트가 온 상태에서, 부하에 걸려있던 VCC가 전력 반도체 소자(100)의 컬렉터 단자와 에미터 단자에 걸리게 된다. 이로 인해, 상당히 큰 제1 쇼트서킷 전류 ISC가 전력 반도체 소자(100)를 흐르게 된다. 한편, 도 6의 t2에 예시된 바와 같이, 쇼트서킷 상태가 되면, 순간적인 서지 전류 및 전압이 발생하게 된다. 이로 인해, 에미터 저항(220)의 양단 전압 역시 급격히 증가할 수 있다. 패스 트랜지스터 M1(210)의 문턱전압 Vth_M1보다 큰 턴온 전압을 갖는 제1 보호 다이오드부(230)는, 서지 전류에 의한 에미터 저항(220)의 양단 전압의 급격한 증가로부터, 패스 트랜지스터 M1(210)를 보호한다.At t 2 , when a short circuit state occurs, in the on state of the gate of the power semiconductor device 100 , V CC applied to the load is applied to the collector terminal and the emitter terminal of the power semiconductor device 100 . Due to this, a fairly large first short circuit current I SC flows through the power semiconductor device 100 . On the other hand, as illustrated in t 2 of FIG. 6 , when a short circuit state occurs, an instantaneous surge current and voltage are generated. Due to this, the voltage across the emitter resistor 220 may also rapidly increase. The first protection diode unit 230 having a turn-on voltage greater than the threshold voltage V th_M1 of the pass transistor M1 210 , from a sudden increase in the voltage across the emitter resistor 220 due to the surge current, causes the pass transistor M1 210 to ) to protect

정상 상태에서 패스 트랜지스터 M1(210)의 문턱전압 Vth_M1보다 작게 유지되던 에미터 저항(220)의 양단 전압 VRE는, t2에서 패스 트랜지스터 M1(210)의 문턱전압 Vth_M1보다 커지게 된다(Vth_M1<에미터 저항의 저항값 * ISC). 에미터 저항(220)의 양단 전압 VRE는, 패스 트랜지스터 M1(210)의 게이트-소스 전압 VGS_M1이 되어 일정 delay time 이 지난 이후, t3 에서 패스 트랜지스터 M1(210)가 턴온된다. (t3-t2: 패스 트랜지스터의 턴온 delay time)The voltage V RE across the emitter resistor 220, which was maintained less than the threshold voltage V th_M1 of the pass transistor M1 210 in the normal state, becomes greater than the threshold voltage V th_M1 of the pass transistor M1 210 at t 2 ( V th_M1 <resistance of emitter resistor * I SC ). The voltage V RE across the emitter resistor 220 becomes the gate-source voltage V GS_M1 of the pass transistor M1 210 , and after a predetermined delay time elapses, the pass transistor M1 210 is turned on at t 3 . (t 3 -t 2 : turn-on delay time of pass transistor)

패스 트랜지스터 M1(210)이 턴온되면, 전력 반도체 소자(100)의 충전된 게이트 전압은, 패스 트랜지스터 M1(210)을 통해 방전된다. 이로 인해, 전력 반도체 소자(100)의 게이트로부터 패스 트랜지스터 M1(210)를 통해 흐르는 변이 전류 Id_M1이 발생한다. 이 때, 전력 반도체 소자(100)의 게이트 전압 VG는, 패스 트랜지스터 M1(210)의 드레인-소스 전압 VDS_M1으로 낮아지게 된다. 낮아진 게이트 전압 VG에 의해, 전력 반도체 소자의 컬렉터 전류 IC는 제1 쇼트서킷 전류 ISC보다 작은 제2 쇼트서킷 전류 ISC(>Iopt)가 된다. 패스 트랜지스터 M1(210)에 의한 쇼트서킷 상태에서 방출되는 에너지의 감소는, 외부의 쇼트서킷 보호 회로(도 3 참조)가 활성화되어 전력 반도체 소자(100)의 게이트를 오프시킬 때(즉, 시각 t4)까지, 전력 반도체 소자(100)가 충분히 견딜 수 있는 조건을 제공한다. 즉, 낮아진 게이트 전압 VG에 의하여 컬렉터 전류 IC는 제1 쇼트서킷 전류 ISC보다 작은 제2 쇼트서킷 전류 ISC가 되고, 전류가 줄어든 만큼 tsc(Short Circuit Withstand Time)은 늘어나게 되어, 외부의 보호 회로가 활성화되는 시간 동안 전력 반도체 소자(100)는 고장 없이 견딜 수 있게 된다.When the pass transistor M1 210 is turned on, the charged gate voltage of the power semiconductor device 100 is discharged through the pass transistor M1 210 . Accordingly, a transition current I d_M1 flowing from the gate of the power semiconductor device 100 through the pass transistor M1 210 is generated. At this time, the gate voltage V G of the power semiconductor device 100 is lowered to the drain-source voltage V DS_M1 of the pass transistor M1 210 . Due to the lowered gate voltage V G , the collector current I C of the power semiconductor element becomes the second short circuit current I SC (>I opt ) which is smaller than the first short circuit current I SC . The decrease in energy emitted in the short circuit state by the pass transistor M1 210 is when an external short circuit protection circuit (refer to FIG. 3 ) is activated to turn off the gate of the power semiconductor device 100 (ie, time t) Up to 4 ), the power semiconductor device 100 provides conditions that can be sufficiently tolerated. That is, due to the lowered gate voltage V G , the collector current I C becomes the second short circuit current I SC smaller than the first short circuit current I SC , and tsc (Short Circuit Withstand Time) increases as the current decreases, so that the external During the time during which the protection circuit is activated, the power semiconductor device 100 can withstand without failure.

도 7는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도이다.7 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.

도 7을 참조하면, 쇼트서킷 내량이 강화된 전력 반도체 소자는 전력 반도체 소자(100) 및 전력 반도체 소자(100)의 게이트 단자와 에미터 단자 사이에 배치된 쇼트서킷 보호 회로(201)를 포함한다. 쇼트서킷 보호 회로(201)는, 컬렉터 전류 IC가 제1 쇼트서킷 전류 ISC일 때, 전력 반도체 소자(100)의 게이트 단자에 걸리는 전위를 낮추어 제2 쇼트서킷 전류 ISC가 되도록 하여, 외부에 위치한 쇼트서킷 보호 회로(도 3 참조)에 의해 전력 반도체 소자(100)의 게이트가 오프될 때까지, 전력 반도체 소자(100)를 보호한다. 추가적으로, 쇼트서킷 보호 회로(201)는, 전력 반도체 소자(100)의 게이트를 서지 전압 또는 정전기 등으로부터 보호할 수 있다.Referring to FIG. 7 , a power semiconductor device with enhanced short circuit resistance includes a power semiconductor device 100 and a short circuit protection circuit 201 disposed between a gate terminal and an emitter terminal of the power semiconductor device 100 . . The short circuit protection circuit 201 lowers the potential applied to the gate terminal of the power semiconductor device 100 to become the second short circuit current I SC when the collector current I C is the first short circuit current I SC , The power semiconductor device 100 is protected until the gate of the power semiconductor device 100 is turned off by the short circuit protection circuit (see FIG. 3 ) located in the . Additionally, the short circuit protection circuit 201 may protect the gate of the power semiconductor device 100 from a surge voltage or static electricity.

이를 위해, 쇼트서킷 보호 회로(201)는, 전력 반도체 소자(100)의 게이트 단자와 에미터 단자에 전기적으로 연결된 패스 트랜지스터 M1(210), 패스 트랜지스터 M1(210)의 게이트와 소스 사이에 전기적으로 결합된 에미터 저항(220) 및 제1 보호 다이오드부(230), 및 전력 반도체 소자(100)의 게이트 단자와 에미터 저항의 일단 사이에 전기적으로 결합된 제2 보호 다이오드부(240)를 포함할 수 있다. 제2 보호 다이오드부(240)는, 복수의 백투백 다이오드 쌍을 포함한다.To this end, the short circuit protection circuit 201 is electrically connected between the gate and the source of the pass transistor M1 210 and the pass transistor M1 210 electrically connected to the gate terminal and the emitter terminal of the power semiconductor device 100 . a combined emitter resistor 220 and a first protection diode part 230 , and a second protection diode part 240 electrically coupled between the gate terminal of the power semiconductor device 100 and one end of the emitter resistor can do. The second protection diode unit 240 includes a plurality of back-to-back diode pairs.

제1 보호 다이오드부(230) 및 제2 보호 다이오드부(240)는, 도 4에 예시된 복수의 백투백 다이오드 쌍(이하 다이오드 스트링)에 의해 형성될 수 있다. 상세하게, 전력 반도체 소자(100)의 게이트를 서지 전압 또는 정전기 등으로부터 보호하기 위해, 다이오드 스트링이 요구된다. 다이오드 스트링 중 일부는, 제2 보호 다이오드부(240)로 이용되며, 나머지는 제1 보호 다이오드부(230)로 이용될 수 있다. The first protection diode unit 230 and the second protection diode unit 240 may be formed by a plurality of back-to-back diode pairs (hereinafter, diode strings) illustrated in FIG. 4 . In detail, in order to protect the gate of the power semiconductor device 100 from a surge voltage or static electricity, a diode string is required. A part of the diode string may be used as the second protection diode unit 240 , and the rest may be used as the first protection diode unit 230 .

도 8는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도이다.8 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.

도 8을 참조하면, 쇼트서킷 내량이 강화된 전력 반도체 소자는 전력 반도체 소자(100) 및 전력 반도체 소자(100)의 게이트 단자와 에미터 단자 사이에 배치된 쇼트서킷 보호 회로(202)를 포함한다. 쇼트서킷 보호 회로(202)는, 컬렉터 전류 IC가 제1 쇼트서킷 전류 ISC일 때, 전력 반도체 소자(100)의 게이트 단자에 걸리는 전위를 낮추어 제2 쇼트서킷 전류 ISC가 되도록 하여, 외부에 위치한 쇼트서킷 보호 회로(도 3 참조)에 의해 전력 반도체 소자(100)의 게이트가 오프될 때까지, 전력 반도체 소자(100)를 보호한다. 추가적으로, 쇼트서킷 보호 회로(202)는, 전력 반도체 소자(100)의 게이트를 서지 전압 또는 정전기 등으로부터 보호할 수 있다.Referring to FIG. 8 , a power semiconductor device with enhanced short circuit resistance includes a power semiconductor device 100 and a short circuit protection circuit 202 disposed between a gate terminal and an emitter terminal of the power semiconductor device 100 . . The short circuit protection circuit 202 lowers the potential applied to the gate terminal of the power semiconductor device 100 to become the second short circuit current I SC when the collector current I C is the first short circuit current I SC , The power semiconductor device 100 is protected until the gate of the power semiconductor device 100 is turned off by the short circuit protection circuit (see FIG. 3 ) located in the . Additionally, the short circuit protection circuit 202 may protect the gate of the power semiconductor device 100 from a surge voltage or static electricity.

이를 위해, 쇼트서킷 보호 회로(202)는, 전력 반도체 소자(100)의 게이트 단자와 에미터 단자에 전기적으로 연결된 패스 트랜지스터 M1(210), 패스 트랜지스터 M1(210)의 게이트와 소스 사이에 전기적으로 결합된 에미터 저항(220) 및 제1 보호 다이오드부(230), 및 전력 반도체 소자(100)의 게이트 단자와 에미터 저항(220)의 타단 사이에 전기적으로 결합된 제3 보호 다이오드부(250)를 포함할 수 있다. 제3 보호 다이오드부(250)는, 복수의 백투백 다이오드 쌍을 포함한다. 여기서, 제3 보호 다이오드부(250)의 턴온 전압은, 패스 트랜지스터 M1(210)의 항복전압보다 작을 수 있다.To this end, the short circuit protection circuit 202 is electrically connected between the gate and the source of the pass transistor M1 210 and the pass transistor M1 210 electrically connected to the gate terminal and the emitter terminal of the power semiconductor device 100 . The combined emitter resistor 220 and the first protection diode part 230 , and the third protection diode part 250 electrically coupled between the gate terminal of the power semiconductor device 100 and the other end of the emitter resistor 220 . ) may be included. The third protection diode unit 250 includes a plurality of back-to-back diode pairs. Here, the turn-on voltage of the third protection diode unit 250 may be smaller than the breakdown voltage of the pass transistor M1 210 .

도 9는 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도이다.9 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.

도 9를 참조하면, 쇼트서킷 내량이 강화된 전력 반도체 소자는 전력 반도체 소자(100) 및 전력 반도체 소자(100)의 게이트 단자와 에미터 단자 사이에 배치된 쇼트서킷 보호 회로(203)를 포함한다. 쇼트서킷 보호 회로(203)는, 전력 반도체 소자(100)가 정상 동작시에는 동작하지 않으며, 쇼트서킷 상태에서 전력 반도체 소자(100)의 게이트 방전시에만 동작하는 패스 트랜지스터 M1(210)을 포함한다. 컬렉터 전류 IC가 제1 쇼트서킷 전류 ISC일 때만 동작하여, 전력 반도체 소자(100)의 게이트 단자에 걸리는 전위를 낮추어 제2 쇼트서킷 전류 ISC가 되도록 한다. Referring to FIG. 9 , a power semiconductor device with enhanced short circuit resistance includes a power semiconductor device 100 and a short circuit protection circuit 203 disposed between a gate terminal and an emitter terminal of the power semiconductor device 100 . . The short circuit protection circuit 203 includes a pass transistor M1 210 that does not operate during normal operation of the power semiconductor device 100 and operates only during gate discharge of the power semiconductor device 100 in a short circuit state. . It operates only when the collector current I C is the first short circuit current I SC , so that the potential applied to the gate terminal of the power semiconductor device 100 is lowered to become the second short circuit current I SC .

이를 위해, 쇼트서킷 보호 회로(203)는, 게이트 전압 VG를 전력 반도체 소자(100)의 게이트 단자에 전달하는 제1 신호 전달 소자(260), 전력 반도체 소자(100)의 게이트가 방전하여 출력되는 변이 전류를 상기 패스 트랜지스터 M1(210)으로 전달하는 제2 신호 전달 소자(270), 전력 반도체 소자(100)의 게이트 단자와 에미터 단자에 전기적으로 연결된 패스 트랜지스터 M1(210), 및 패스 트랜지스터 M1(210)의 게이트와 소스 사이에 전기적으로 결합된 에미터 저항(220) 및 제1 보호 다이오드부(230)를 포함할 수 있다. To this end, the short circuit protection circuit 203 discharges the gate of the first signal transmission device 260 and the power semiconductor device 100 that transfers the gate voltage V G to the gate terminal of the power semiconductor device 100 and outputs the discharge. A second signal transfer device 270 for transferring the transition current to the pass transistor M1 210 , a pass transistor M1 210 electrically connected to a gate terminal and an emitter terminal of the power semiconductor device 100 , and a pass transistor An emitter resistor 220 and a first protection diode unit 230 electrically coupled between the gate and the source of the M1 210 may be included.

제1 신호 전달 소자(260)는, 게이트 전압 입력단과 상기 게이트 단자 사이에 직렬로 연결된 제1 신호 전달 다이오드 및 제1 신호 전달 저항로 구성되며, 게이트 전압 입력단을 통해 외부로부터 인가된 게이트 전압 VG를 전력 반도체 소자(100)의 게이트 단자로 전달한다. 제2 신호 전달 소자(270)는, 게이트 전압 입력단과 상기 게이트 단자 사이에 직렬로 연결된 제2 신호 전달 저항 및 제2 신호 전달 다이오드로 구성되며, 패스 트랜지스터 M1(210)의 드레인은 제2 신호 전달 저항과 제2 신호 전달 다이오드의 연결 노드에 전기적으로 연결된다. 전력 반도체 소자(100)의 게이트가 방전하여 생성된 변이 전류 Id_M1은, 제2 신호 전달 다이오드를 통해 패스 트렌지스터 M1(210)의 드레인으로 흐른다.The first signal transfer device 260 includes a first signal transfer diode and a first signal transfer resistor connected in series between a gate voltage input terminal and the gate terminal, and the gate voltage V G applied from the outside through the gate voltage input terminal. is transferred to the gate terminal of the power semiconductor device 100 . The second signal transfer device 270 includes a second signal transfer resistor and a second signal transfer diode connected in series between the gate voltage input terminal and the gate terminal, and the drain of the pass transistor M1 210 transfers the second signal. It is electrically connected to the connection node of the resistor and the second signal transfer diode. The transition current I d_M1 generated by discharging the gate of the power semiconductor device 100 flows to the drain of the pass transistor M1 210 through the second signal transfer diode.

도 10은 본 발명의 또 다른 실시예에 따른 쇼트서킷 내량이 강화된 전력 반도체 소자를 도시한 회로도이다.10 is a circuit diagram illustrating a power semiconductor device with enhanced short circuit tolerance according to another embodiment of the present invention.

도 10을 참조하면, 쇼트서킷 내량이 강화된 전력 반도체 소자는 전력 반도체 소자(100) 및 전력 반도체 소자(100)의 게이트 단자와 에미터 단자 사이에 배치된 쇼트서킷 보호 회로(204)를 포함한다. 쇼트서킷 보호 회로(204)는, 전력 반도체 소자(100)가 정상 동작시에는 동작하지 않으며, 쇼트서킷 상태에서 전력 반도체 소자(100)의 게이트 방전시에만 동작하는 패스 트랜지스터 M1(210)을 포함한다. 추가적으로, 쇼트서킷 보호 회로(204)는, 제2 보호 다이오드부(240)를 더 포함할 수 있다.Referring to FIG. 10 , a power semiconductor device with enhanced short circuit resistance includes a power semiconductor device 100 and a short circuit protection circuit 204 disposed between a gate terminal and an emitter terminal of the power semiconductor device 100 . . The short circuit protection circuit 204 includes a pass transistor M1 210 that does not operate during normal operation of the power semiconductor device 100 and operates only during gate discharge of the power semiconductor device 100 in a short circuit state. . Additionally, the short circuit protection circuit 204 may further include a second protection diode unit 240 .

한편, 쇼트서킷 상태에서 매우 큰 제1 쇼트서킷 전류 ISC를 고려해서 에미터 저항(220)을 충분히 작게 구현할 수 없는 경우가 있을 수 있다. 에미터 저항(220)의 양단 전압이 커지면, 제1 보호 다이오드부(230)가 존재함에도 불구하고, 패스 트랜지스터 M1(210)의 게이트가 손상될 수 있다. 이를 방지하기 위해, 전력 반도체 소자(100)는, 메인 에미터 단자 이외에 센스 에미터 단자를 더 포함할 수 있다. 제1 쇼트서킷 전류 ISC는, 일정 비율로 분기되어 메인 에미터 단자와 센스 에미터 단자로 출력된다. 센스 에미터 단자로 출력되는 전류(이하 쇼트서킷 분기 전류라 함)는 메인 에미터 단자로 출력되는 전류보다 작다. 에미터 저항(220)은, 센스 에미터 단자에 전기적으로 결합되며, 쇼트서킷 분기 전류에 의한 양단 전압은 패스 트랜지스터 M1(210)의 게이트-소스 전압 VGS_M1이 된다. 이로 인해, 패스 트랜지스터 M1(210)에 인가되는 전압이 일정 비율로 감소되어, 패스 트랜지스터 M1(210)의 게이트가 보호될 수 있다.On the other hand, there may be a case in which the emitter resistance 220 cannot be implemented sufficiently small in consideration of the very large first short circuit current I SC in the short circuit state. When the voltage across the emitter resistor 220 increases, the gate of the pass transistor M1 210 may be damaged despite the presence of the first protection diode unit 230 . To prevent this, the power semiconductor device 100 may further include a sense emitter terminal in addition to the main emitter terminal. The first short circuit current I SC is branched at a predetermined ratio and output to the main emitter terminal and the sense emitter terminal. The current output to the sense emitter terminal (hereinafter referred to as short circuit branch current) is smaller than the current output to the main emitter terminal. The emitter resistor 220 is electrically coupled to the sense emitter terminal, and the voltage across both ends by the short circuit branch current becomes the gate-source voltage V GS_M1 of the pass transistor M1 210 . As a result, the voltage applied to the pass transistor M1 210 may be reduced at a predetermined rate, so that the gate of the pass transistor M1 210 may be protected.

이제까지, 전력 반도체 소자(100)는, 절연게이트 바이폴라 트랜지스터(IGBT)인 경우를 예로 들어 도시하였으나, N 채널형 모스펫, P 채널형 모스펫 등 여러 형태의 전력 반도체 소자에 본 발명의 기술적 사상이 동일 또는 유사하게 적용 및 확장될 수 있음은 당연하다.Up to now, the power semiconductor device 100 has been illustrated using an insulated gate bipolar transistor (IGBT) as an example, but the technical idea of the present invention is the same for various types of power semiconductor devices such as an N-channel MOSFET and a P-channel MOSFET It goes without saying that similar applications and extensions are possible.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the embodiments of the present invention, those of ordinary skill in the art can variously modify the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. and may be changed.

100 : 전력 반도체 소자
200, 201, 202, 203, 204 : 쇼트서킷 보호 회로
210 : 패스 트랜지스터
220 : 에미터 저항
230 : 제1 보호 다이오드부
240: 제2 보호 다이오드부
250: 제3 보호 다이오드부
260: 제1 신호 전달 소자
270: 제2 신호 전달 소자
100: power semiconductor device
200, 201, 202, 203, 204: short circuit protection circuit
210: pass transistor
220: emitter resistance
230: first protection diode unit
240: second protection diode unit
250: third protection diode unit
260: first signal transmission element
270: second signal transmission element

Claims (12)

반도체 기판에 형성되며, 게이트 옥사이드에 의해 절연된 게이트를 가진 전력 반도체 소자;
상기 반도체 기판에 형성되며, 일단이 상기 전력 반도체 소자의 에미터에 연결된 에미터 저항 및 제1 보호 다이오드부;
상기 반도체 기판에 형성되고, 드레인 및 게이트가 상기 전력 반도체 소자의 게이트 단자 및 에미터 단자에 전기적으로 연결되며, 소스가 상기 에미터 저항 및 상기 제1 보호 다이오드부의 타단에 전기적으로 연결되어 상기 에미터 저항의 양단 전압에 의해 턴온되는 패스 트랜지스터;
게이트 전압 입력단과 상기 게이트 단자 사이에 전기적으로 연결되며, 외부로부터 인가된 게이트 전압을 상기 전력 반도체 소자의 게이트 단자로 전달하는 제1 신호 전달 소자; 및
상기 게이트 전압 입력단, 상기 게이트 단자 및 상기 패스 트랜지스터의 상기 드레인 사이에 전기적으로 연결되어 상기 게이트 단자로부터 입력된 변이 전류를 상기 패스 트랜지스터로 전달하는 제2 신호 전달 소자를 포함하되,
상기 패스 트랜지스터는, 상기 전력 반도체 소자의 게이트가 온일 때 제1 쇼트서킷 전류가 상기 전력 반도체 소자를 흐르면, 상기 전력 반도체 소자의 상기 게이트 단자의 게이트 전압을 낮춰서 상기 전력 반도체 소자의 상기 게이트가 오프될 때까지 상기 전력 반도체 소자가 상기 제1 쇼트서킷 전류보다 작은 제2 쇼트서킷 전류를 유지하도록 하는, 쇼트서킷 내량이 강화된 전력 반도체 소자.
a power semiconductor device formed on a semiconductor substrate and having a gate insulated by a gate oxide;
an emitter resistor and a first protection diode part formed on the semiconductor substrate and having one end connected to an emitter of the power semiconductor device;
It is formed on the semiconductor substrate, a drain and a gate are electrically connected to a gate terminal and an emitter terminal of the power semiconductor device, and a source is electrically connected to the emitter resistor and the other end of the first protection diode part, so that the emitter a pass transistor turned on by the voltage across the resistor;
a first signal transmission device electrically connected between a gate voltage input terminal and the gate terminal and transmitting a gate voltage applied from the outside to a gate terminal of the power semiconductor device; and
a second signal transfer device electrically connected between the gate voltage input terminal, the gate terminal, and the drain of the pass transistor to transfer the transition current input from the gate terminal to the pass transistor;
In the pass transistor, when a first short circuit current flows through the power semiconductor device when the gate of the power semiconductor device is on, the gate voltage of the gate terminal of the power semiconductor device is lowered so that the gate of the power semiconductor device is turned off Until the power semiconductor device maintains a second short circuit current smaller than the first short circuit current, a power semiconductor device with enhanced short circuit tolerance.
제1항에 있어서,
상기 제1 보호 다이오드부는, 복수의 백투백 다이오드 쌍을 포함하는, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
The first protection diode unit, including a plurality of back-to-back diode pairs, short circuit resistance is enhanced power semiconductor device.
제2항에 있어서,
상기 제1 보호 다이오드부의 턴온 전압은 상기 패스 트랜지스터의 문턱전압 이상인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
3. The method of claim 2,
A turn-on voltage of the first protection diode unit is equal to or greater than a threshold voltage of the pass transistor, and short circuit resistance is enhanced.
제1항에 있어서,
상기 패스 트랜지스터는, N채널 모스펫인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
The pass transistor is an N-channel MOSFET, a power semiconductor device with enhanced short circuit resistance.
제4항에 있어서,
상기 패스 트랜지스터의 문턱전압은 상기 전력 반도체 소자의 문턱전압보다 작은, 쇼트서킷 내량이 강화된 전력 반도체 소자.
5. The method of claim 4,
The threshold voltage of the pass transistor is smaller than the threshold voltage of the power semiconductor device, short circuit resistance is enhanced power semiconductor device.
제4항에 있어서,
상기 패스 트랜지스터의 항복 전압은, 상기 전력 반도체 소자의 최소 게이트 절연 보증 전압 이상인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
5. The method of claim 4,
The breakdown voltage of the pass transistor is greater than or equal to the minimum gate insulation guaranteed voltage of the power semiconductor device, the short circuit resistance is enhanced power semiconductor device.
제1항에 있어서,
상기 전력 반도체 소자의 상기 게이트 단자와 상기 에미터 단자 사이에 전기적으로 연결된 제2 보호 다이오드부를 더 포함하는, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
Further comprising a second protection diode part electrically connected between the gate terminal and the emitter terminal of the power semiconductor device, short circuit resistance is enhanced power semiconductor device.
삭제delete 제1항에 있어서,
상기 전력 반도체 소자의 상기 게이트 단자와 상기 패스 트랜지스터의 소스 사이에 전기적으로 연결된 제3 보호 다이오드부를 더 포함하는, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
A power semiconductor device with enhanced short circuit tolerance further comprising a third protection diode part electrically connected between the gate terminal of the power semiconductor device and the source of the pass transistor.
제1항에 있어서,
상기 에미터 단자는, 상기 제1 쇼트서킷 전류에서 분기된 쇼트서킷 분기 전류를 출력하는 센스 에미터 단자인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
The emitter terminal is a sense emitter terminal for outputting a short circuit branch current branched from the first short circuit current, a power semiconductor device with enhanced short circuit resistance.
제1항에 있어서,
상기 전력 반도체 소자는 절연게이트 바이폴라 트랜지스터인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
The power semiconductor device is an insulated gate bipolar transistor, a power semiconductor device with enhanced short circuit resistance.
제1항에 있어서,
상기 전력 반도체 소자는 모스펫 트랜지스터인, 쇼트서킷 내량이 강화된 전력 반도체 소자.
According to claim 1,
The power semiconductor device is a MOSFET transistor, a power semiconductor device with enhanced short circuit resistance.
KR1020200106669A 2020-08-25 2020-08-25 Power semiconductor device with improved short-circuit property KR102456560B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200106669A KR102456560B1 (en) 2020-08-25 2020-08-25 Power semiconductor device with improved short-circuit property

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200106669A KR102456560B1 (en) 2020-08-25 2020-08-25 Power semiconductor device with improved short-circuit property

Publications (2)

Publication Number Publication Date
KR20220026069A KR20220026069A (en) 2022-03-04
KR102456560B1 true KR102456560B1 (en) 2022-10-19

Family

ID=80813613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200106669A KR102456560B1 (en) 2020-08-25 2020-08-25 Power semiconductor device with improved short-circuit property

Country Status (1)

Country Link
KR (1) KR102456560B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995092B (en) * 2023-09-28 2023-12-05 上海功成半导体科技有限公司 IGBT device and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101570483B1 (en) * 2014-07-30 2015-11-20 파워큐브세미(주) Power semiconductor device having diode element device for transient voltage protection and method of manufacture thereof
JP5940211B2 (en) * 2013-03-08 2016-06-29 三菱電機株式会社 Semiconductor device
KR101986711B1 (en) * 2017-12-12 2019-09-30 (주) 트리노테크놀로지 ESD protected power semiconductor device
JP2020036530A (en) * 2016-05-20 2020-03-05 株式会社デンソー Drive control apparatus of switching element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658276B2 (en) 2014-06-23 2017-05-23 Microchip Technology Inc. Circuit and method for detecting short circuit failure of a switching transistor
KR102050907B1 (en) * 2017-08-07 2019-12-02 중앙대학교 산학협력단 Fault current limiter and fault current limiting method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5940211B2 (en) * 2013-03-08 2016-06-29 三菱電機株式会社 Semiconductor device
KR101570483B1 (en) * 2014-07-30 2015-11-20 파워큐브세미(주) Power semiconductor device having diode element device for transient voltage protection and method of manufacture thereof
JP2020036530A (en) * 2016-05-20 2020-03-05 株式会社デンソー Drive control apparatus of switching element
KR101986711B1 (en) * 2017-12-12 2019-09-30 (주) 트리노테크놀로지 ESD protected power semiconductor device

Also Published As

Publication number Publication date
KR20220026069A (en) 2022-03-04

Similar Documents

Publication Publication Date Title
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
JP4651044B2 (en) Circuit apparatus and method for protecting integrated semiconductor circuits
US6765771B2 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US5780905A (en) Asymmetrical, bidirectional triggering ESD structure
US5565790A (en) ESD protection circuit with field transistor clamp and resistor in the gate circuit of a clamp triggering FET
US10263419B2 (en) Transient voltage protection circuits, devices, and methods
US6181186B1 (en) Power transistor with over-current protection controller
US20120307407A1 (en) Semiconductor device
CN100468734C (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
CN107070438B (en) Semiconductor device with a plurality of semiconductor chips
US8022505B2 (en) Semiconductor device structure and integrated circuit therefor
US5005061A (en) Avalanche stress protected semiconductor device having variable input impedance
US20230152830A1 (en) Device design for short-circuit protection of transistors
EP1137068B1 (en) Power semiconductor device having a protection circuit
US20230138437A1 (en) Electrostatic discharge protection circuit
KR102456560B1 (en) Power semiconductor device with improved short-circuit property
US9385115B2 (en) Electrostatic discharge protection device
JP2009543324A (en) Electrostatic discharge protection device and method therefor
US5563525A (en) ESD protection device with FET circuit
JP3075007B2 (en) Switching device and control device for double gate type semiconductor device
US4893212A (en) Protection of power integrated circuits against load voltage surges
US6891206B2 (en) Lateral thyristor structure for protection against electrostatic discharge
JP4457620B2 (en) ESD protection circuit
US8861151B2 (en) Overvoltage protection circuit and semiconductor integrated circuit
JP2010073834A (en) Electrostatic protective circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right