本発明は、静電気保護回路に係り、特に、サイリスタ構造に形成された第１接合型のバイポーラトランジスタ及び第２接合型のバイポーラトランジスタを用いて、静電気放電による被保護回路の破壊を防止するうえで好適な静電気保護回路に関する。
The present invention relates to an electrostatic protection circuit, and more particularly, to prevent destruction of a protected circuit due to electrostatic discharge by using a first junction type bipolar transistor and a second junction type bipolar transistor formed in a thyristor structure. The present invention relates to a suitable electrostatic protection circuit.
従来、静電気放電による被保護回路の破壊を防止する静電気保護回路が知られている（例えば、特許文献１参照）。特許文献１記載の保護回路は、サイリスタ構造に形成されたｐｎｐバイポーラトランジスタ及びｎｐｎバイポーラトランジスタを備えている。ｐｎｐバイポーラトランジスタ及びｎｐｎバイポーラトランジスタは、それぞれベース端子とコレクタ端子とが接続された構造を有している。また、ｎｐｎバイポーラトランジスタのエミッタ端子とグラウンド端子との間には、ＭＯＳトランジスタが介在されている。このＭＯＳトランジスタは、被保護回路に接続する外部端子とグラウンド端子との間に印加される電圧に応じて、ｎｐｎバイポーラトランジスタのエミッタ端子とグラウンド端子との間を導通・遮断する。
Conventionally, an electrostatic protection circuit that prevents destruction of a protected circuit due to electrostatic discharge is known (see, for example, Patent Document 1). The protection circuit described in Patent Document 1 includes a pnp bipolar transistor and an npn bipolar transistor formed in a thyristor structure. Each of the pnp bipolar transistor and the npn bipolar transistor has a structure in which a base terminal and a collector terminal are connected. A MOS transistor is interposed between the emitter terminal and the ground terminal of the npn bipolar transistor. This MOS transistor conducts and cuts off between the emitter terminal and the ground terminal of the npn bipolar transistor according to the voltage applied between the external terminal connected to the protected circuit and the ground terminal.
上記した保護回路において、外部端子とグラウンド端子との間に過電圧が印加されると、ＭＯＳトランジスタがオンしてサイリスタがラッチアップする。この場合、外部端子とグラウンド端子との間のインピーダンスが低くなって電流が増加することで、静電気エネルギが吸収されるので、保護回路としての機能が果たされ、被保護回路が静電気による過電圧破壊から保護される。また、この保護回路において、外部端子とグラウンド端子との間の印加電圧が低下すると、ＭＯＳトランジスタがオフしてサイリスタの動作が停止される。従って、サイリスタが動作し続けるラッチアップ状態が過剰に継続されるのを防止することが可能である。
特開２００５−１０１３８６号公報
In the protection circuit described above, when an overvoltage is applied between the external terminal and the ground terminal, the MOS transistor is turned on and the thyristor is latched up. In this case, since the impedance between the external terminal and the ground terminal decreases and the current increases, electrostatic energy is absorbed, so that the function as a protection circuit is achieved and the protected circuit is destroyed by overvoltage due to static electricity. Protected from. Further, in this protection circuit, when the applied voltage between the external terminal and the ground terminal decreases, the MOS transistor is turned off and the operation of the thyristor is stopped. Therefore, it is possible to prevent the latch-up state in which the thyristor continues to operate from being excessively continued.
JP 2005-101386 A
しかしながら、ＭＯＳトランジスタは、オン抵抗を有する。このため、上記の保護回路は、ｎｐｎバイポーラトランジスタのエミッタ端子とグラウンド端子との間に抵抗を付加した回路と等価になるので、この抵抗の存在に起因して外部端子からグラウンド端子への放電能力が低下する事態が生じてしまう。
However, the MOS transistor has an on-resistance. For this reason, the above protection circuit is equivalent to a circuit in which a resistor is added between the emitter terminal and the ground terminal of the npn bipolar transistor. Therefore, the discharge capability from the external terminal to the ground terminal due to the presence of this resistor. Will happen.
本発明は、上述の点に鑑みてなされたものであり、静電気電流の高い放電能力を維持しつつ過剰なラッチアップ動作の継続を防止することが可能な静電気保護回路を提供することを目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide an electrostatic protection circuit capable of preventing excessive continuation of the latch-up operation while maintaining a high discharge capability of electrostatic current. To do.
上記の目的は、静電気放電による被保護回路の破壊を防止する静電気保護回路であって、サイリスタ構造に形成された第１接合型のバイポーラトランジスタ及び第２接合型のバイポーラトランジスタと、前記第１接合型のバイポーラトランジスタのコレクタ端子と前記第２接合型のバイポーラトランジスタのベース端子との間に介挿された、被保護回路へ印加される電圧が所定電圧以上である場合に導通し、一方、被保護回路へ印加される電圧が前記所定電圧未満である場合に遮断するスイッチ素子と、を備える静電気保護回路により達成される。
An object of the present invention is to provide an electrostatic protection circuit for preventing destruction of a protected circuit due to electrostatic discharge, the first junction type bipolar transistor and the second junction type bipolar transistor formed in a thyristor structure, and the first junction type. When the voltage applied to the protected circuit, which is interposed between the collector terminal of the bipolar transistor of the type and the base terminal of the bipolar transistor of the second junction type is equal to or higher than the predetermined voltage, And a switching element that cuts off when a voltage applied to the protection circuit is less than the predetermined voltage.
この態様の発明において、被保護回路へ印加される電圧が所定電圧以上である場合は、スイッチ素子が導通するので、両バイポーラトランジスタからなるサイリスタが動作する。この場合には、静電気による高電圧が被保護回路に印加しても、その静電気電流がサイリスタを通じて放電されるので、被保護回路が静電気による過電圧破壊から保護される。また、その静電気電流の放電により印加電圧が低下した場合は、スイッチ素子が遮断するので、サイリスタの動作が停止する。このため、過剰にサイリスタのラッチアップ動作が継続するのは防止される。かかる静電気保護回路の構造は、バイポーラトランジスタのエミッタ端子と保護回路の両端のグラウンド端子や外部端子との間に、サイリスタの動作を制御するスイッチ素子による抵抗成分を持たない。このため、サイリスタによる放電能力は高く維持される。従って、本発明によれば、静電気電流の高い放電能力を維持しつつ過剰なラッチアップ動作の継続を防止することができる。
In the invention of this aspect, when the voltage applied to the circuit to be protected is equal to or higher than a predetermined voltage, the switch element becomes conductive, so that the thyristor including both bipolar transistors operates. In this case, even if a high voltage due to static electricity is applied to the protected circuit, the static current is discharged through the thyristor, so that the protected circuit is protected from overvoltage breakdown due to static electricity. In addition, when the applied voltage decreases due to the discharge of the electrostatic current, the switch element is cut off, so that the operation of the thyristor is stopped. For this reason, excessive thyristor latch-up operation is prevented from continuing. Such a structure of the electrostatic protection circuit does not have a resistance component due to the switch element that controls the operation of the thyristor between the emitter terminal of the bipolar transistor and the ground terminal or the external terminal at both ends of the protection circuit. For this reason, the discharge capability by the thyristor is kept high. Therefore, according to the present invention, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
尚、上記した静電気保護回路において、前記所定電圧は、被保護回路の通常動作時に生ずる電圧よりも高くかつ被保護回路が破壊される電圧の下限値よりも低い電圧であることとすればよい。
In the electrostatic protection circuit described above, the predetermined voltage may be higher than the voltage generated during normal operation of the protected circuit and lower than the lower limit value of the voltage at which the protected circuit is destroyed.
また、上記した静電気保護回路において、前記スイッチ素子は、ＭＯＳトランジスタであることとしてもよい。
In the electrostatic protection circuit described above, the switch element may be a MOS transistor.
更に、上記した静電気保護回路において、前記スイッチ素子は、被保護回路の通常動作時に両端に生ずる電圧よりも高いツェナー電圧を有するツェナーダイオードであることとしてもよい。
Further, in the electrostatic protection circuit described above, the switch element may be a Zener diode having a Zener voltage higher than a voltage generated at both ends during normal operation of the protected circuit.
本発明によれば、静電気電流の高い放電能力を維持しつつ過剰なラッチアップ動作の継続を防止することができる。
According to the present invention, it is possible to prevent an excessive latch-up operation from continuing while maintaining a discharge capability with a high electrostatic current.
以下、図面を用いて、本発明の具体的な実施の形態について説明する。
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
図１は、本発明の第１実施例である静電気保護回路１０の構成図を示す。また、図２は、本実施例の静電気保護回路１０の有する制御回路の詳細構成図を示す。本実施例の静電気保護回路１０は、保護対象である素子や回路などの被保護回路（内部回路）１２を、静電気放電による破壊から保護するための回路である。
FIG. 1 shows a configuration diagram of an electrostatic protection circuit 10 according to a first embodiment of the present invention. FIG. 2 is a detailed configuration diagram of a control circuit included in the electrostatic protection circuit 10 of the present embodiment. The electrostatic protection circuit 10 of this embodiment is a circuit for protecting a protected circuit (internal circuit) 12 such as an element or a circuit to be protected from destruction due to electrostatic discharge.
本実施例において、被保護回路１２は、電源端子とグラウンド端子との間に印加される電圧に動作可能であり、電極を引き出すための外部端子１４及びグラウンド端子１６に接続されている。静電気保護回路１０は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧（保護動作を始めるべき電圧（トリガ電圧）以上の電圧）が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
In the present embodiment, the protected circuit 12 is operable to a voltage applied between a power supply terminal and a ground terminal, and is connected to an external terminal 14 and a ground terminal 16 for extracting an electrode. The electrostatic protection circuit 10 is provided between the external terminal 14 and the ground terminal 16, and has a high potential electrostatic voltage (a protective operation should be started) as a voltage between both terminals 14 and 16 applied to the protected circuit 12. When a voltage (voltage equal to or higher than the voltage (trigger voltage)) is applied, the protected circuit 12 is prevented from being destroyed by the electrostatic discharge.
静電気保護回路１０は、ＳＯＩ（Silicon On Insulator）基板などの半導体基板を用いて形成されている。静電気保護回路１０は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２は、サイリスタ構造に形成されている。
The electrostatic protection circuit 10 is formed using a semiconductor substrate such as an SOI (Silicon On Insulator) substrate. The electrostatic protection circuit 10 includes an npn bipolar transistor 20 and a pnp bipolar transistor 22. The npn bipolar transistor 20 and the pnp bipolar transistor 22 are formed in a thyristor structure.
具体的には、ｐｎｐバイポーラトランジスタ２２のエミッタ端子は、上記の外部端子１４に接続されていると共に、そのベース−エミッタ間には、抵抗２４が接続されている。ｐｎｐバイポーラトランジスタ２２のベース端子は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子に接続されている。ｎｐｎバイポーラトランジスタ２０のエミッタ端子は、上記のグラウンド端子１６に接続されていると共に、そのベース−エミッタ間には、抵抗２６が接続されている。
Specifically, the emitter terminal of the pnp bipolar transistor 22 is connected to the external terminal 14, and a resistor 24 is connected between the base and emitter. The base terminal of the pnp bipolar transistor 22 is connected to the collector terminal of the npn bipolar transistor 20. The emitter terminal of the npn bipolar transistor 20 is connected to the ground terminal 16, and a resistor 26 is connected between its base and emitter.
また、ｐｎｐバイポーラトランジスタ２２のコレクタ端子とｎｐｎバイポーラトランジスタ２０のベース端子との間には、ｎチャネルＭＯＳトランジスタ３０が介挿されている。ｎチャネルＭＯＳトランジスタ３０のドレイン端子は、ｐｎｐバイポーラトランジスタ２２のコレクタ端子に接続されており、そのソース端子は、ｎｐｎバイポーラトランジスタ２０のベース端子に接続されている。
An n-channel MOS transistor 30 is interposed between the collector terminal of the pnp bipolar transistor 22 and the base terminal of the npn bipolar transistor 20. The drain terminal of the n-channel MOS transistor 30 is connected to the collector terminal of the pnp bipolar transistor 22, and its source terminal is connected to the base terminal of the npn bipolar transistor 20.
ｎチャネルＭＯＳトランジスタ３０のゲート端子には、そのｎチャネルＭＯＳトランジスタ３０のオン／オフ制御を行う制御回路３２が接続されている。制御回路３２は、外部端子１４とグラウンド端子１６との間の電圧すなわち被保護回路１２へ印加される電圧に応じて、ｎチャネルＭＯＳトランジスタ３０のオン／オフを制御する。具体的には、外部端子１４とグラウンド端子１６との間の印加電圧を検出し、その検出印加電圧を所定電圧と比較して、その検出印加電圧が所定電圧未満であるときはｎチャネルＭＯＳトランジスタ３０をオフする一方、その検出印加電圧が所定電圧以上であるときはｎチャネルＭＯＳトランジスタ３０をオンする。ｎチャネルＭＯＳトランジスタ３０は、上記の検出印加電圧が所定電圧未満であるときは遮断され、所定電圧以上であるときは導通される。
A control circuit 32 that performs on / off control of the n-channel MOS transistor 30 is connected to the gate terminal of the n-channel MOS transistor 30. The control circuit 32 controls on / off of the n-channel MOS transistor 30 according to the voltage between the external terminal 14 and the ground terminal 16, that is, the voltage applied to the protected circuit 12. Specifically, an applied voltage between the external terminal 14 and the ground terminal 16 is detected, the detected applied voltage is compared with a predetermined voltage, and when the detected applied voltage is less than the predetermined voltage, an n-channel MOS transistor On the other hand, when the detection applied voltage is equal to or higher than a predetermined voltage, the n-channel MOS transistor 30 is turned on. The n-channel MOS transistor 30 is turned off when the detected applied voltage is less than a predetermined voltage, and is turned on when the detected applied voltage is higher than the predetermined voltage.
制御回路３２は、抵抗やツェナーダイオードなどの定電圧素子を用いて構成されている。例えば、図２（Ａ）に示す如く、２つの分圧抵抗３４，３６により構成されて、それら分圧抵抗３４と分圧抵抗３６との接続点がｎチャネルＭＯＳトランジスタ３０のゲート端子に接続された構成を有することとしてもよい。この場合、分圧抵抗３４の他端は外部端子１４に接続されると共に、分圧抵抗３６の他端はグラウンド端子１６に接続される。
The control circuit 32 is configured using a constant voltage element such as a resistor or a Zener diode. For example, as shown in FIG. 2A, the voltage dividing resistor 34 is composed of two voltage dividing resistors 34 and 36, and the connection point between the voltage dividing resistor 34 and the voltage dividing resistor 36 is connected to the gate terminal of the n-channel MOS transistor 30. It is good also as having the structure. In this case, the other end of the voltage dividing resistor 34 is connected to the external terminal 14, and the other end of the voltage dividing resistor 36 is connected to the ground terminal 16.
また、図２（Ｂ）に示す如く、分圧抵抗３４に代えてツェナーダイオード３８を用いることで抵抗３６とツェナーダイオード３８とにより構成されて、それら分圧抵抗３６とツェナーダイオード３８との接続点がｎチャネルＭＯＳトランジスタ３０のゲート端子に接続された構成を有することとしてもよい。この場合には、分圧抵抗３６の他端がグラウンド端子１６に接続されると共に、ツェナーダイオード３８のカソードが外部端子１４に接続される。尚、ツェナーダイオード３８は、後述の通常状態において上記の接続点に生じさせるべき電圧に応じて、予め定められたツェナー電圧を有する複数を直列接続させることとすればよい。
Further, as shown in FIG. 2B, a Zener diode 38 is used in place of the voltage dividing resistor 34 to form a resistor 36 and a Zener diode 38, and a connection point between the voltage dividing resistor 36 and the Zener diode 38. May be connected to the gate terminal of the n-channel MOS transistor 30. In this case, the other end of the voltage dividing resistor 36 is connected to the ground terminal 16, and the cathode of the Zener diode 38 is connected to the external terminal 14. The Zener diodes 38 may be connected in series with a plurality of Zener voltages determined in advance according to the voltage to be generated at the connection point in a normal state to be described later.
次に、本実施例の静電気保護回路１０の動作について説明する。
Next, the operation of the electrostatic protection circuit 10 of this embodiment will be described.
本実施例において、外部端子１４とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。分圧抵抗３４，３６の抵抗分圧比又は分圧抵抗３６とツェナーダイオード３８との抵抗分圧比は、上記の通常状態において分圧される電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して十分に低い電圧となるように設定される。すなわち、ｎチャネルＭＯＳトランジスタ３０のゲート閾値は、上記の通常状態において分圧される電圧に比して十分に高くなるように、かつ、被保護回路１２が破壊される電圧の下限値よりも低くなるように設定される。このため、上記の通常状態では、分圧された電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して十分に低く、ｎチャネルＭＯＳトランジスタ３０のゲート端子には低い電圧しか印加されないので、ｎチャネルＭＯＳトランジスタ３０がオンすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the external terminal 14 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). The resistance voltage dividing ratio between the voltage dividing resistors 34 and 36 or the voltage dividing ratio between the voltage dividing resistor 36 and the Zener diode 38 is sufficient when the voltage divided in the above-described normal state is sufficient as compared with the gate threshold value of the n-channel MOS transistor 30. Is set to a low voltage. That is, the gate threshold value of the n-channel MOS transistor 30 is sufficiently higher than the voltage divided in the normal state and lower than the lower limit value of the voltage at which the protected circuit 12 is destroyed. Is set to be Therefore, in the above normal state, the divided voltage is sufficiently lower than the gate threshold value of the n-channel MOS transistor 30, and only a low voltage is applied to the gate terminal of the n-channel MOS transistor 30, so that the n-channel The MOS transistor 30 is not turned on.
ｎチャネルＭＯＳトランジスタ３０のオフ時は、ｎｐｎバイポーラトランジスタ２０のベース−エミッタ間に電圧が印加されず、ベース電流が流れないので、そのｎｐｎバイポーラトランジスタ２０がオンすることはなく、更に、ｐｎｐバイポーラトランジスタ２２のベース端子の電位が低くならないので、そのｐｎｐバイポーラトランジスタ２２がオンすることはない。従って、この場合、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップすることはない。
When the n-channel MOS transistor 30 is off, no voltage is applied between the base and emitter of the npn bipolar transistor 20, and no base current flows. Therefore, the npn bipolar transistor 20 does not turn on, and the pnp bipolar transistor Since the potential of the base terminal of 22 is not lowered, the pnp bipolar transistor 22 is not turned on. Therefore, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 does not latch up.
次に、かかる通常状態から外部端子１４とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されることで、分圧抵抗３４，３６又は分圧抵抗３６とツェナーダイオード３８とによって分圧される電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して高くなると、ｎチャネルＭＯＳトランジスタ３０がオンする。
Next, by applying a high voltage (that is, a voltage higher than the trigger voltage) due to static electricity between the external terminal 14 and the ground terminal 16 from the normal state, the voltage dividing resistors 34 and 36 or the voltage dividing resistor 36 and the Zener are applied. When the voltage divided by diode 38 becomes higher than the gate threshold value of n-channel MOS transistor 30, n-channel MOS transistor 30 is turned on.
かかる状況でｎチャネルＭＯＳトランジスタ３０がオンすると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｎｐｎバイポーラトランジスタ２０のベース−エミッタ間に電位差が生じ、ベース電流が流れることで、そのｎｐｎバイポーラトランジスタ２０がオンすると共に、ｐｎｐバイポーラトランジスタ２２のベース端子の電位が低くなってベース電流が流れることで、そのｐｎｐバイポーラトランジスタ２２がオンする。従って、この場合には、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップ動作する。
When the n-channel MOS transistor 30 is turned on in such a situation, an avalanche current accompanying a breakdown in the semiconductor layer is a trigger, a potential difference is generated between the base and the emitter of the npn bipolar transistor 20, and the base current flows. While the npn bipolar transistor 20 is turned on, the potential of the base terminal of the pnp bipolar transistor 22 is lowered and the base current flows, whereby the pnp bipolar transistor 22 is turned on. Accordingly, in this case, the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22 performs a latch-up operation.
かかるサイリスタがラッチアップすると、外部端子１４とグラウンド端子１６との間の静電気保護回路１０におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路１０としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When such a thyristor is latched up, the impedance in the electrostatic protection circuit 10 between the external terminal 14 and the ground terminal 16 becomes low, the current flowing between them increases, and the generated static current is discharged through the thyristor. For this reason, since the generated static energy is absorbed, the function as the electrostatic protection circuit 10 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下すると、分圧抵抗３４，３６又は分圧抵抗３６とツェナーダイオード３８とによって分圧された電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して低くなるので、ｎチャネルＭＯＳトランジスタ３０がオフする。ｎチャネルＭＯＳトランジスタ３０がオフすると、ｎｐｎバイポーラトランジスタ２０のベース電流の流通が停止されるので、ｎｐｎバイポーラトランジスタ２０がオフし、また、ｐｎｐバイポーラトランジスタ２２のベース電流の流通が停止されるので、ｐｎｐバイポーラトランジスタ２２がオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Further, as a result of the electrostatic energy being absorbed as described above, when the voltage of the external terminal 14 decreases, the voltage divided by the voltage dividing resistors 34 and 36 or the voltage dividing resistor 36 and the Zener diode 38 is n-channel MOS transistor. Since it is lower than the gate threshold value of 30, the n-channel MOS transistor 30 is turned off. When the n-channel MOS transistor 30 is turned off, the flow of the base current of the npn bipolar transistor 20 is stopped, so that the npn bipolar transistor 20 is turned off, and the flow of the base current of the pnp bipolar transistor 22 is stopped. The bipolar transistor 22 is turned off. Therefore, in this case, the latch-up operation of the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 is released, and the return to the normal state is realized.
このように、本実施例の静電気保護回路１０によれば、静電気が発生した際に上記のサイリスタをラッチアップ動作させることで、被保護回路１２を静電気による過電圧破壊から保護することができると共に、その静電気が無くなった際に上記のサイリスタのラッチアップ動作を停止させることで、過剰にサイリスタのラッチアップ動作が継続するのを防止することができる。
As described above, according to the electrostatic protection circuit 10 of the present embodiment, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity by latching up the thyristor when static electricity occurs. By stopping the latch-up operation of the thyristor when the static electricity disappears, it is possible to prevent the latch-up operation of the thyristor from continuing excessively.
そして、かかる静電気保護回路１０において、サイリスタの動作を制御するｎチャネルＭＯＳトランジスタ３０は、ｎｐｎバイポーラトランジスタ２０のベース端子とｐｎｐバイポーラトランジスタ２２のコレクタ端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、ｐｎｐバイポーラトランジスタ２２のエミッタ端子と外部端子１４との間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路１０の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 10, the n-channel MOS transistor 30 that controls the operation of the thyristor is provided between the base terminal of the npn bipolar transistor 20 and the collector terminal of the pnp bipolar transistor 22. There is no resistance component due to the switch element that controls the operation of the thyristor between the emitter terminal and the ground terminal 16 and between the emitter terminal of the pnp bipolar transistor 22 and the external terminal 14. For this reason, according to the structure of the electrostatic protection circuit 10 of the present embodiment, it is possible to maintain a high electrostatic current discharging capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路１０によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 10 of this embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
尚、上記の第１実施例においては、ｐｎｐバイポーラトランジスタ２２が特許請求の範囲に記載した「第１接合型のバイポーラトランジスタ」に、ｎｐｎバイポーラトランジスタ２０が特許請求の範囲に記載した「第２接合型のバイポーラトランジスタ」に、ｎチャネルＭＯＳトランジスタ３０が特許請求の範囲に記載した「スイッチ素子」に、それぞれ相当している。
In the first embodiment, the pnp bipolar transistor 22 is the “first junction type bipolar transistor” described in the claims, and the npn bipolar transistor 20 is the “second junction” described in the claims. The n-channel MOS transistor 30 corresponds to the “switch element” recited in the claims.
図３は、本発明の第２実施例である静電気保護回路１００の構成図を示す。また、図４は、本実施例の静電気保護回路１００の有する制御回路の詳細構成図を示す。尚、図３及び図４において、上記図１及び図２に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。
FIG. 3 shows a configuration diagram of an electrostatic protection circuit 100 according to the second embodiment of the present invention. FIG. 4 is a detailed configuration diagram of a control circuit included in the electrostatic protection circuit 100 according to the present embodiment. 3 and 4, the same components as those shown in FIGS. 1 and 2 are given the same reference numerals, and the description thereof is omitted or simplified.
本実施例の静電気保護回路１００は、被保護回路１２を静電気放電による破壊から保護するための回路である。すなわち、静電気保護回路１００は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
The electrostatic protection circuit 100 according to the present embodiment is a circuit for protecting the protected circuit 12 from destruction due to electrostatic discharge. That is, the electrostatic protection circuit 100 is provided between the external terminal 14 and the ground terminal 16, and a high-potential electrostatic voltage is applied as a voltage between both terminals 14 and 16 applied to the protected circuit 12. In this case, destruction of the protected circuit 12 due to the electrostatic discharge is prevented.
静電気保護回路１００は、上記の静電気保護回路１０と同様に、半導体基板を用いて形成されており、サイリスタ構造に形成されたｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。静電気保護回路１００において、ｐｎｐバイポーラトランジスタ２２のコレクタ端子とｎｐｎバイポーラトランジスタ２０のベース端子とは、互いに接続されている。
The electrostatic protection circuit 100 is formed by using a semiconductor substrate similarly to the electrostatic protection circuit 10 described above, and includes an npn bipolar transistor 20 and a pnp bipolar transistor 22 formed in a thyristor structure. In the electrostatic protection circuit 100, the collector terminal of the pnp bipolar transistor 22 and the base terminal of the npn bipolar transistor 20 are connected to each other.
また、ｐｎｐバイポーラトランジスタ２２のベース端子とｎｐｎバイポーラトランジスタ２０のコレクタ端子との間には、ｐチャネルＭＯＳトランジスタ１０２が介挿されている。ｐチャネルＭＯＳトランジスタ１０２のソース端子は、ｐｎｐバイポーラトランジスタ２２のベース端子に接続されており、そのドレイン端子は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子に接続されている。
A p-channel MOS transistor 102 is interposed between the base terminal of the pnp bipolar transistor 22 and the collector terminal of the npn bipolar transistor 20. The source terminal of the p-channel MOS transistor 102 is connected to the base terminal of the pnp bipolar transistor 22, and its drain terminal is connected to the collector terminal of the npn bipolar transistor 20.
ｐチャネルＭＯＳトランジスタ１０２のゲート端子には、そのｐチャネルＭＯＳトランジスタ１０２のオン／オフ制御を行う制御回路１０４が接続されている。制御回路１０４は、外部端子１４とグラウンド端子１６との間の電圧すなわち被保護回路１２へ印加される電圧に応じて、ｐチャネルＭＯＳトランジスタ１０２のオン／オフを制御する。具体的には、外部端子１４とグラウンド端子１６との間の印加電圧を検出し、その検出印加電圧を所定電圧と比較して、その検出印加電圧が所定電圧未満であるときはｐチャネルＭＯＳトランジスタ１０２をオフする一方、その検出印加電圧が所定電圧以上であるときはｐチャネルＭＯＳトランジスタ１０２をオンする。ｐチャネルＭＯＳトランジスタ１０２は、上記の検出印加電圧が所定電圧未満であるときは遮断され、所定電圧以上であるときは導通される。
A control circuit 104 that controls on / off of the p-channel MOS transistor 102 is connected to the gate terminal of the p-channel MOS transistor 102. The control circuit 104 controls on / off of the p-channel MOS transistor 102 according to the voltage between the external terminal 14 and the ground terminal 16, that is, the voltage applied to the protected circuit 12. Specifically, an applied voltage between the external terminal 14 and the ground terminal 16 is detected, the detected applied voltage is compared with a predetermined voltage, and when the detected applied voltage is less than the predetermined voltage, a p-channel MOS transistor On the other hand, when the detection applied voltage is equal to or higher than a predetermined voltage, the p-channel MOS transistor 102 is turned on. The p-channel MOS transistor 102 is turned off when the detected applied voltage is less than a predetermined voltage, and is turned on when it is higher than the predetermined voltage.
制御回路１０４は、抵抗やツェナーダイオードなどの定電圧素子を用いて構成されている。例えば、図４（Ａ）に示す如く、２つの分圧抵抗１０６，１０８により構成されて、それら分圧抵抗１０６と分圧抵抗１０８との接続点がｐチャネルＭＯＳトランジスタ１０２のゲート端子に接続された構成を有することとしてもよい。この場合、分圧抵抗１０６の他端は外部端子１４に接続されると共に、分圧抵抗１０８の他端はグラウンド端子１６に接続される。
The control circuit 104 is configured using a constant voltage element such as a resistor or a Zener diode. For example, as shown in FIG. 4A, it is constituted by two voltage dividing resistors 106, 108, and the connection point between these voltage dividing resistors 106 and 108 is connected to the gate terminal of the p-channel MOS transistor 102. It is good also as having the structure. In this case, the other end of the voltage dividing resistor 106 is connected to the external terminal 14, and the other end of the voltage dividing resistor 108 is connected to the ground terminal 16.
また、図４（Ｂ）に示す如く、分圧抵抗１０８に代えてツェナーダイオード１１０を用いることで抵抗１０６とツェナーダイオード１１０とにより構成されて、それら分圧抵抗１０６とツェナーダイオード１１０との接続点がｐチャネルＭＯＳトランジスタ１０２のゲート端子に接続された構成を有することとしてもよい。この場合には、分圧抵抗１０６の他端が外部端子１４に接続されると共に、ツェナーダイオード１１０のアノードがグラウンド端子１６に接続される。尚、ツェナーダイオード１１０は、後述の通常状態において上記の接続点に生じさせるべき電圧に応じて、予め定められたツェナー電圧を有する複数を直列接続させることとすればよい。
Further, as shown in FIG. 4B, a Zener diode 110 is used in place of the voltage dividing resistor 108 to form a resistor 106 and a Zener diode 110, and a connection point between the voltage dividing resistor 106 and the Zener diode 110 is obtained. May be connected to the gate terminal of the p-channel MOS transistor 102. In this case, the other end of the voltage dividing resistor 106 is connected to the external terminal 14, and the anode of the Zener diode 110 is connected to the ground terminal 16. Note that a plurality of Zener diodes 110 having a predetermined Zener voltage may be connected in series according to the voltage to be generated at the connection point in a normal state to be described later.
次に、本実施例の静電気保護回路１００の動作について説明する。
Next, the operation of the electrostatic protection circuit 100 of this embodiment will be described.
本実施例において、外部端子１４とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。分圧抵抗１０６，１０８の抵抗分圧比又は分圧抵抗１０６とツェナーダイオード１１０との抵抗分圧比は、上記の通常状態において分圧される電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して十分に低い電圧となるように設定される。すなわち、ｐチャネルＭＯＳトランジスタ１０２のゲート閾値は、上記の通常状態において分圧される電圧に比して高くなるように、かつ、被保護回路１２が破壊される電圧の下限値よりも低くなるように設定される。このため、上記の通常状態では、分圧された電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して低いので、ｐチャネルＭＯＳトランジスタ１０２がオンすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the external terminal 14 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). The voltage dividing ratio between the voltage dividing resistors 106 and 108 or the voltage dividing ratio between the voltage dividing resistor 106 and the Zener diode 110 is sufficiently higher than the gate threshold of the p-channel MOS transistor 102 when the voltage divided in the above normal state is sufficient. Is set to a low voltage. That is, the gate threshold value of the p-channel MOS transistor 102 is set higher than the voltage divided in the normal state, and lower than the lower limit value of the voltage at which the protected circuit 12 is destroyed. Set to For this reason, in the above normal state, the divided voltage is lower than the gate threshold value of the p-channel MOS transistor 102, and therefore the p-channel MOS transistor 102 is not turned on.
ｐチャネルＭＯＳトランジスタ１０２のオフ時は、ｐｎｐバイポーラトランジスタ２２のベース−エミッタ間に電圧が印加されず、ベース電流が流れないので、そのｐｎｐバイポーラトランジスタ２２がオンすることはなく、更に、ｎｐｎバイポーラトランジスタ２０のベース端子の電位が高くならないので、そのｎｐｎバイポーラトランジスタ２０がオンすることはない。従って、この場合、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップすることはない。
When the p-channel MOS transistor 102 is off, no voltage is applied between the base and emitter of the pnp bipolar transistor 22 and no base current flows, so that the pnp bipolar transistor 22 does not turn on, and further, the npn bipolar transistor Since the potential of the base terminal of 20 does not increase, the npn bipolar transistor 20 does not turn on. Therefore, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 does not latch up.
次に、かかる通常状態から外部端子１４とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されることで、分圧抵抗１０６，１０８又は分圧抵抗１０６とツェナーダイオード１１０とによって分圧される電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して高くなると、ｐチャネルＭＯＳトランジスタ１０２がオンする。
Next, by applying a high voltage (that is, a voltage higher than the trigger voltage) due to static electricity between the external terminal 14 and the ground terminal 16 from the normal state, the voltage dividing resistors 106 and 108 or the voltage dividing resistor 106 and the Zener are applied. When the voltage divided by diode 110 becomes higher than the gate threshold of p-channel MOS transistor 102, p-channel MOS transistor 102 is turned on.
かかる状況でｐチャネルＭＯＳトランジスタ１０２がオンすると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｎｐｎバイポーラトランジスタ２０のベース−エミッタ間に電位差が生じ、ベース電流が流れることで、そのｎｐｎバイポーラトランジスタ２０がオンすると共に、ｐｎｐバイポーラトランジスタ２２のベース端子の電位が低くなってベース電流が流れることで、そのｐｎｐバイポーラトランジスタ２２がオンする。従って、この場合には、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップ動作する。
When the p-channel MOS transistor 102 is turned on in such a situation, an avalanche current accompanying a breakdown in the semiconductor layer becomes a trigger, a potential difference is generated between the base and the emitter of the npn bipolar transistor 20, and the base current flows. While the npn bipolar transistor 20 is turned on, the potential of the base terminal of the pnp bipolar transistor 22 is lowered and the base current flows, whereby the pnp bipolar transistor 22 is turned on. Accordingly, in this case, the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22 performs a latch-up operation.
かかるサイリスタがラッチアップすると、外部端子１４とグラウンド端子１６との間の静電気保護回路１００におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路１００としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When such a thyristor is latched up, the impedance in the electrostatic protection circuit 100 between the external terminal 14 and the ground terminal 16 becomes low, the current flowing therebetween increases, and the generated static current is discharged through the thyristor. For this reason, since the generated static electricity energy is absorbed, the function as the electrostatic protection circuit 100 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下すると、分圧抵抗１０６，１０８又は分圧抵抗１０６とツェナーダイオード１１０とによって分圧された電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して低くなるので、ｐチャネルＭＯＳトランジスタ１０２がオフする。ｐチャネルＭＯＳトランジスタ１０２がオフすると、ｐｎｐバイポーラトランジスタ２２のベース電流の流通が停止されるので、ｐｎｐバイポーラトランジスタ２２がオフし、また、ｎｐｎバイポーラトランジスタ２０のベース電流の流通が停止されるので、ｎｐｎバイポーラトランジスタ２０がオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Further, as a result of the electrostatic energy being absorbed as described above, when the voltage at the external terminal 14 decreases, the voltage divided by the voltage dividing resistors 106 and 108 or the voltage dividing resistor 106 and the Zener diode 110 becomes a p-channel MOS transistor. Since it becomes lower than the gate threshold value of 102, the p-channel MOS transistor 102 is turned off. When the p-channel MOS transistor 102 is turned off, the flow of the base current of the pnp bipolar transistor 22 is stopped, so that the pnp bipolar transistor 22 is turned off, and the flow of the base current of the npn bipolar transistor 20 is stopped. The bipolar transistor 20 is turned off. Therefore, in this case, the latch-up operation of the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 is released, and the return to the normal state is realized.
このように、本実施例の静電気保護回路１００によれば、静電気が発生した際に上記のサイリスタをラッチアップ動作させることで、被保護回路１２を静電気による過電圧破壊から保護することができると共に、その静電気が無くなった際に上記のサイリスタのラッチアップ動作を停止させることで、過剰にサイリスタのラッチアップ動作が継続するのを防止することができる。
As described above, according to the electrostatic protection circuit 100 of this embodiment, when the thyristor is latched up when static electricity is generated, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity. By stopping the latch-up operation of the thyristor when the static electricity disappears, it is possible to prevent the latch-up operation of the thyristor from continuing excessively.
そして、かかる静電気保護回路１００において、サイリスタの動作を制御するｐチャネルＭＯＳトランジスタ１０２は、ｐｎｐバイポーラトランジスタ２２のベース端子とｎｐｎバイポーラトランジスタ２０のコレクタ端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、ｐｎｐバイポーラトランジスタ２２のエミッタ端子と外部端子１４との間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路１００の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 100, the p-channel MOS transistor 102 that controls the operation of the thyristor is provided between the base terminal of the pnp bipolar transistor 22 and the collector terminal of the npn bipolar transistor 20. There is no resistance component due to the switch element that controls the operation of the thyristor between the emitter terminal and the ground terminal 16 and between the emitter terminal of the pnp bipolar transistor 22 and the external terminal 14. For this reason, according to the structure of the electrostatic protection circuit 100 of the present embodiment, it is possible to maintain a high electrostatic current discharge capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路１００によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 100 of the present embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
尚、上記の第２実施例においては、ｎｐｎバイポーラトランジスタ２０が特許請求の範囲に記載した「第１接合型のバイポーラトランジスタ」に、ｐｎｐバイポーラトランジスタ２２が特許請求の範囲に記載した「第２接合型のバイポーラトランジスタ」に、ｐチャネルＭＯＳトランジスタ１０２が特許請求の範囲に記載した「スイッチ素子」に、それぞれ相当している。
In the second embodiment, the npn bipolar transistor 20 is described in the “first junction type bipolar transistor” in the claims, and the pnp bipolar transistor 22 is described in the “second junction” in the claims. The p-channel MOS transistor 102 corresponds to the “switch element” recited in the claims.
上記した第１実施例では、被保護回路１２に接続される外部端子１４として一つの端子が設けられている。これに対して、本実施例においては、被保護回路１２に接続される外部端子１４として複数個（ｎ個）の端子が設けられている。これら複数の外部端子１４−１〜１４−ｎはそれぞれ、被保護回路１２に接続されている。
In the first embodiment described above, one terminal is provided as the external terminal 14 connected to the protected circuit 12. On the other hand, in the present embodiment, a plurality (n) of terminals are provided as the external terminals 14 connected to the protected circuit 12. Each of the plurality of external terminals 14-1 to 14-n is connected to the protected circuit 12.
図５は、本発明の第３実施例である静電気保護回路２００の構成図を示す。尚、図５において、上記図１及び図２に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。
FIG. 5 shows a configuration diagram of an electrostatic protection circuit 200 according to the third embodiment of the present invention. In FIG. 5, the same components as those shown in FIGS. 1 and 2 are given the same reference numerals, and the description thereof is omitted or simplified.
本実施例の静電気保護回路２００は、被保護回路１２を静電気放電による破壊から保護するための回路である。すなわち、静電気保護回路２００は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
The electrostatic protection circuit 200 of the present embodiment is a circuit for protecting the protected circuit 12 from destruction due to electrostatic discharge. That is, the electrostatic protection circuit 200 is provided between the external terminal 14 and the ground terminal 16, and a high-potential electrostatic voltage is applied as a voltage between both terminals 14 and 16 applied to the protected circuit 12. In this case, destruction of the protected circuit 12 due to the electrostatic discharge is prevented.
静電気保護回路２００は、上記の静電気保護回路１０と同様に、半導体基板を用いて形成されている。静電気保護回路２００は、サイリスタ構造に形成されたｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。ｐｎｐバイポーラトランジスタ２２は、外部端子１４の数と同数だけ設けられており、各々２２−１〜２２−ｎが外部端子１４−１〜１４−ｎに対応して接続されたものとなっている。
The electrostatic protection circuit 200 is formed by using a semiconductor substrate, similarly to the electrostatic protection circuit 10 described above. The electrostatic protection circuit 200 includes an npn bipolar transistor 20 and a pnp bipolar transistor 22 formed in a thyristor structure. The pnp bipolar transistors 22 are provided in the same number as the number of the external terminals 14, and 22-1 to 22-n are respectively connected corresponding to the external terminals 14-1 to 14-n.
各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子は、外部端子１４−１〜１４−ｎに接続されていると共に、そのベース−エミッタ間には、抵抗２４−１〜２４−ｎが接続されている。各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子は、ダイオード２０２−１〜２０２−ｎを介して、唯一つ設けられたｎｐｎバイポーラトランジスタ２０のコレクタ端子に接続されている。各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子すなわち外部端子１４−１〜１４−ｎは、ダイオード２０４−１〜２０４−ｎを介して、電源端子２０６に接続されている。
The emitter terminals of the pnp bipolar transistors 22-1 to 22-n are connected to external terminals 14-1 to 14-n, and resistors 24-1 to 24-n are connected between the bases and emitters. Has been. The base terminal of each pnp bipolar transistor 22-1 to 22-n is connected to the collector terminal of one npn bipolar transistor 20 provided through the diodes 202-1 to 202-n. The emitter terminals of the pnp bipolar transistors 22-1 to 22-n, that is, the external terminals 14-1 to 14-n are connected to the power supply terminal 206 via the diodes 204-1 to 204-n.
ダイオード２０２−１〜２０２−ｎは、ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子からｎｐｎバイポーラトランジスタ２０のコレクタ端子へ向けて順方向に接続されている。各ダイオード２０２−１〜２０２−ｎは、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子側からｎｐｎバイポーラトランジスタ２０のコレクタ端子側への電流の流通を許容し、その逆方向の電流の流通を防止する役割を有している。また、ダイオード２０４−１〜２０４−ｎは、外部端子１４−１〜１４−ｎから電源端子２０６へ向けて順方向に接続されている。各ダイオード２０４−１〜２０４−ｎは、各外部端子１４−１〜１４−ｎ側から電源端子２０６側への電流の流通を許容し、その逆方向の電流の流通を防止する役割を有している。
The diodes 202-1 to 202-n are connected in the forward direction from the base terminals of the pnp bipolar transistors 22-1 to 22-n to the collector terminal of the npn bipolar transistor 20. Each diode 202-1 to 202-n allows current to flow from the base terminal side of each of the pnp bipolar transistors 22-1 to 22-n to the collector terminal side of the npn bipolar transistor 20, and the current in the reverse direction is allowed to flow. It has a role to prevent distribution. The diodes 204-1 to 204-n are connected in the forward direction from the external terminals 14-1 to 14-n to the power supply terminal 206. Each of the diodes 204-1 to 204-n has a role of allowing current to flow from the external terminals 14-1 to 14-n to the power supply terminal 206 and preventing current from flowing in the opposite direction. ing.
ｎｐｎバイポーラトランジスタ２０のエミッタ端子は、上記のグラウンド端子１６に接続されていると共に、そのベース−エミッタ間には、抵抗２６が接続されている。また、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのコレクタ端子とｎｐｎバイポーラトランジスタ２０のベース端子との間には、唯一つ設けられるｎチャネルＭＯＳトランジスタ３０が介挿されている。ｎチャネルＭＯＳトランジスタ３０のゲート端子には、制御回路３２が接続されている。制御回路３２は、電源端子２０６とグラウンド端子１６との間の電圧に応じて、ｎチャネルＭＯＳトランジスタ３０のオン／オフを制御する。尚、制御回路３２は、図５において、分圧抵抗３４，３６により構成されているが、図２（Ｂ）に示す如く分圧抵抗３４に代えてツェナーダイオード３８を用いることとしてもよい。
The emitter terminal of the npn bipolar transistor 20 is connected to the ground terminal 16, and a resistor 26 is connected between its base and emitter. Further, only one n-channel MOS transistor 30 is interposed between the collector terminals of the pnp bipolar transistors 22-1 to 22-n and the base terminal of the npn bipolar transistor 20. A control circuit 32 is connected to the gate terminal of the n-channel MOS transistor 30. The control circuit 32 controls on / off of the n-channel MOS transistor 30 according to the voltage between the power supply terminal 206 and the ground terminal 16. Although the control circuit 32 is constituted by the voltage dividing resistors 34 and 36 in FIG. 5, a Zener diode 38 may be used instead of the voltage dividing resistor 34 as shown in FIG.
本実施例の静電気保護回路２００は、複数の外部端子１４−１〜１４−ｎそれぞれに対応した専有部として、その外部端子１４−１〜１４−ｎと同数のｐｎｐバイポーラトランジスタ２２−１〜２２−ｎ及び抵抗２４−１〜２４−ｎを有すると共に、複数の外部端子１４−１〜１４−ｎに対して共通した共有部として、ｎｐｎバイポーラトランジスタ２０、抵抗２６、ｎチャネルＭＯＳトランジスタ３０、及び制御回路３２を有する。
The electrostatic protection circuit 200 of the present embodiment is a dedicated portion corresponding to each of the plurality of external terminals 14-1 to 14-n, and the same number of pnp bipolar transistors 22-1 to 22-22 as the external terminals 14-1 to 14-n. -N and resistors 24-1 to 24-n, and as a common part for the plurality of external terminals 14-1 to 14-n, an npn bipolar transistor 20, a resistor 26, an n-channel MOS transistor 30, and A control circuit 32 is included.
次に、本実施例の静電気保護回路２００の動作について説明する。
Next, the operation of the electrostatic protection circuit 200 of this embodiment will be described.
本実施例において、電源端子２０６とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。このため、上記の通常状態では、分圧された電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して低いので、ｎチャネルＭＯＳトランジスタ３０がオンすることはない。従って、この場合、ｎｐｎバイポーラトランジスタ２０及び各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎからなるサイリスタがラッチアップすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the power supply terminal 206 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). For this reason, in the normal state described above, the divided voltage is lower than the gate threshold value of the n-channel MOS transistor 30, so that the n-channel MOS transistor 30 is not turned on. Accordingly, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistors 22-1 to 22-n does not latch up.
一方、かかる通常状態から電源端子２０６とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されることで、分圧抵抗３４，３６によって分圧される電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して高くなると、ｎチャネルＭＯＳトランジスタ３０がオンする。
On the other hand, when a high voltage due to static electricity (that is, a voltage equal to or higher than the trigger voltage) is applied between the power supply terminal 206 and the ground terminal 16 from such a normal state, the voltage divided by the voltage dividing resistors 34 and 36 is n. When it becomes higher than the gate threshold value of the channel MOS transistor 30, the n-channel MOS transistor 30 is turned on.
かかる状況でｎチャネルＭＯＳトランジスタ３０がオンすると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｎｐｎバイポーラトランジスタ２０がオンして、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子の電位が低くなるので、それらのｐｎｐバイポーラトランジスタ２２−１〜２２−ｎがオンする。従って、この場合には、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎごとにｎｐｎバイポーラトランジスタ２０との間で構成される各サイリスタがラッチアップ動作する。
When the n-channel MOS transistor 30 is turned on in such a situation, the avalanche current accompanying the breakdown in the semiconductor layer is a trigger, and the npn bipolar transistor 20 is turned on, and the bases of the pnp bipolar transistors 22-1 to 22-n are turned on. Since the potential of the terminal is lowered, the pnp bipolar transistors 22-1 to 22-n are turned on. Accordingly, in this case, each thyristor configured between the pnp bipolar transistor 22-1 to 22-n and the npn bipolar transistor 20 performs a latch-up operation.
上記の各サイリスタがラッチアップすると、各外部端子１４−１〜１４−ｎとグラウンド端子１６との間の静電気保護回路２００におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそれらのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路２００としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When each of the thyristors is latched up, the impedance in the electrostatic protection circuit 200 between the external terminals 14-1 to 14-n and the ground terminal 16 is lowered, and the current flowing between the terminals increases to increase the generated static electricity. Current is discharged through those thyristors. For this reason, since the generated static energy is absorbed, the function as the electrostatic protection circuit 200 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下すると、制御回路３２によって分圧された電圧がｎチャネルＭＯＳトランジスタ３０のゲート閾値に比して低くなるので、ｎチャネルＭＯＳトランジスタ３０がオフする。ｎチャネルＭＯＳトランジスタ３０がオフすると、ｎｐｎバイポーラトランジスタ２０がオフし、また、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎがオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２−１〜２２−ｎからなる各サイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Further, as a result of the electrostatic energy being absorbed as described above, when the voltage at the external terminal 14 decreases, the voltage divided by the control circuit 32 becomes lower than the gate threshold value of the n-channel MOS transistor 30, so that n The channel MOS transistor 30 is turned off. When n channel MOS transistor 30 is turned off, npn bipolar transistor 20 is turned off, and pnp bipolar transistors 22-1 to 22-n are turned off. Therefore, in this case, the latch-up operation of each thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistors 22-1 to 22-n is released, and the return to the normal state is realized.
そして、かかる静電気保護回路２００において、サイリスタの動作を制御するｎチャネルＭＯＳトランジスタ３０は、ｎｐｎバイポーラトランジスタ２０のベース端子とｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのコレクタ端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子と外部端子１４−１〜１４−ｎとの間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路２００の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 200, the n-channel MOS transistor 30 that controls the operation of the thyristor is provided between the base terminal of the npn bipolar transistor 20 and the collector terminals of the pnp bipolar transistors 22-1 to 22-n. , Between the emitter terminal of the npn bipolar transistor 20 and the ground terminal 16 and between the emitter terminal of each of the pnp bipolar transistors 22-1 to 22-n and the external terminals 14-1 to 14-n. There is no resistance component due to the switch element that controls the operation. For this reason, according to the structure of the electrostatic protection circuit 200 of the present embodiment, it is possible to maintain a high electrostatic current discharging capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路２００によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 200 of the present embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining a discharge capability with a high electrostatic current.
また、本実施例の静電気保護回路２００においては、被保護回路１２に接続する外部端子１４が複数設けられていても、ｐｎｐバイポーラトランジスタ２２についてはそれらの各外部端子１４に一つずつ対応して複数設けることが必要である一方、ｎｐｎバイポーラトランジスタ２０、ｎチャネルＭＯＳトランジスタ３０、及び制御回路３２についてはそれぞれ唯一つ設けることとすれば十分である。このため、本実施例の静電気保護回路２００によれば、複数の外部端子１４−１〜１４−ｎが被保護回路１２に接続される場合にも、各外部端子１４−１〜１４−ｎに対して兼用した回路素子を用いることで、チップサイズの増大を最小限に抑えることが可能となっている。
Further, in the electrostatic protection circuit 200 of this embodiment, even if a plurality of external terminals 14 connected to the protected circuit 12 are provided, the pnp bipolar transistor 22 corresponds to each of the external terminals 14 one by one. While it is necessary to provide a plurality of npn bipolar transistors 20, n-channel MOS transistors 30, and control circuits 32, it is sufficient to provide one each. Therefore, according to the electrostatic protection circuit 200 of the present embodiment, even when a plurality of external terminals 14-1 to 14-n are connected to the protected circuit 12, the external terminals 14-1 to 14-n are connected to the external terminals 14-1 to 14-n. On the other hand, it is possible to minimize an increase in chip size by using a circuit element that is also used as a circuit.
上記した第２実施例では、被保護回路１２に接続される外部端子１４として一つの端子が設けられている。これに対して、本実施例においては、被保護回路１２に接続される外部端子１４として複数個（ｎ個）の端子が設けられている。これら複数の外部端子１４−１〜１４−ｎはそれぞれ、被保護回路１２に接続されている。
In the second embodiment described above, one terminal is provided as the external terminal 14 connected to the protected circuit 12. On the other hand, in the present embodiment, a plurality (n) of terminals are provided as the external terminals 14 connected to the protected circuit 12. Each of the plurality of external terminals 14-1 to 14-n is connected to the protected circuit 12.
図６は、本発明の第４実施例である静電気保護回路３００の構成図を示す。尚、図６において、上記図３、図４、及び図５に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。
FIG. 6 shows a configuration diagram of an electrostatic protection circuit 300 according to the fourth embodiment of the present invention. In FIG. 6, the same components as those shown in FIGS. 3, 4, and 5 are denoted by the same reference numerals, and the description thereof is omitted or simplified.
本実施例の静電気保護回路３００は、被保護回路１２を静電気放電による破壊から保護するための回路である。すなわち、静電気保護回路３００は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
The electrostatic protection circuit 300 of the present embodiment is a circuit for protecting the protected circuit 12 from destruction due to electrostatic discharge. That is, the electrostatic protection circuit 300 is provided between the external terminal 14 and the ground terminal 16, and a high potential electrostatic voltage is applied as a voltage between both terminals 14 and 16 applied to the protected circuit 12. In this case, destruction of the protected circuit 12 due to the electrostatic discharge is prevented.
静電気保護回路３００は、上記の静電気保護回路１０，１００と同様に、半導体基板を用いて形成されている。静電気保護回路３００は、サイリスタ構造に形成されたｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。ｐｎｐバイポーラトランジスタ２２は、外部端子１４の数と同数だけ設けられており、各々２２−１〜２２−ｎが外部端子１４−１〜１４−ｎに対応して接続されたものとなっている。
The electrostatic protection circuit 300 is formed using a semiconductor substrate, similarly to the electrostatic protection circuits 10 and 100 described above. The electrostatic protection circuit 300 includes an npn bipolar transistor 20 and a pnp bipolar transistor 22 formed in a thyristor structure. The pnp bipolar transistors 22 are provided in the same number as the number of the external terminals 14, and 22-1 to 22-n are respectively connected corresponding to the external terminals 14-1 to 14-n.
各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子は、外部端子１４−１〜１４−ｎに接続されていると共に、そのベース−エミッタ間には、抵抗２４−１〜２４−ｎが接続されている。各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのコレクタ端子は、唯一つ設けられたｎｐｎバイポーラトランジスタ２０のベース端子に接続されている。各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子すなわち外部端子１４−１〜１４−ｎは、ダイオード２０４−１〜２０４−ｎを介して、電源端子２０６に接続されている。
The emitter terminals of the pnp bipolar transistors 22-1 to 22-n are connected to external terminals 14-1 to 14-n, and resistors 24-1 to 24-n are connected between the bases and emitters. Has been. The collector terminal of each pnp bipolar transistor 22-1 to 22-n is connected to the base terminal of one npn bipolar transistor 20 provided. The emitter terminals of the pnp bipolar transistors 22-1 to 22-n, that is, the external terminals 14-1 to 14-n are connected to the power supply terminal 206 via the diodes 204-1 to 204-n.
また、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子とｎｐｎバイポーラトランジスタ２０のコレクタ端子との間には、唯一つ設けられるｐチャネルＭＯＳトランジスタ１０２が介挿されている。ｐチャネルＭＯＳトランジスタ１０２のソース端子は、ダイオード２０２−１〜２０２−ｎを介して、各ｐｎｐバイポーラトランジスタ２２のベース端子に接続されており、そのドレイン端子は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子に接続されている。
A single p-channel MOS transistor 102 is interposed between the base terminals of the pnp bipolar transistors 22-1 to 22-n and the collector terminal of the npn bipolar transistor 20. The source terminal of the p-channel MOS transistor 102 is connected to the base terminal of each pnp bipolar transistor 22 via the diodes 202-1 to 202-n, and the drain terminal thereof is connected to the collector terminal of the npn bipolar transistor 20. Has been.
ｐチャネルＭＯＳトランジスタ１０２のゲート端子には、制御回路１０４が接続されている。制御回路１０４は、電源端子２０６とグラウンド端子１６との間の電圧に応じて、ｐチャネルＭＯＳトランジスタ１０２のオン／オフを制御する。尚、制御回路１０４は、図６において、分圧抵抗１０６，１０８により構成されているが、図４（Ｂ）に示す如く分圧抵抗１０８に代えてツェナーダイオード１１０を用いることとしてもよい。
A control circuit 104 is connected to the gate terminal of the p-channel MOS transistor 102. The control circuit 104 controls on / off of the p-channel MOS transistor 102 according to the voltage between the power supply terminal 206 and the ground terminal 16. Although the control circuit 104 includes the voltage dividing resistors 106 and 108 in FIG. 6, a Zener diode 110 may be used instead of the voltage dividing resistor 108 as shown in FIG.
本実施例の静電気保護回路３００は、複数の外部端子１４−１〜１４−ｎそれぞれに対応した専有部として、その外部端子１４−１〜１４−ｎと同数のｐｎｐバイポーラトランジスタ２２−１〜２２−ｎ及び抵抗２４−１〜２４−ｎを有すると共に、複数の外部端子１４−１〜１４−ｎに対して共通した共有部として、ｎｐｎバイポーラトランジスタ２０、抵抗２６、ｐチャネルＭＯＳトランジスタ１０２、及び制御回路１０４を有する。
The electrostatic protection circuit 300 according to the present embodiment is a dedicated portion corresponding to each of the plurality of external terminals 14-1 to 14-n, and has the same number of pnp bipolar transistors 22-1 to 22 as the external terminals 14-1 to 14-n. -N and resistors 24-1 to 24-n, and as a common part for the plurality of external terminals 14-1 to 14-n, an npn bipolar transistor 20, a resistor 26, a p-channel MOS transistor 102, and A control circuit 104 is included.
次に、本実施例の静電気保護回路３００の動作について説明する。
Next, the operation of the electrostatic protection circuit 300 of this example will be described.
本実施例において、電源端子２０６とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。このため、上記の通常状態では、分圧された電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して低いので、ｐチャネルＭＯＳトランジスタ１０２がオンすることはない。従って、この場合、ｎｐｎバイポーラトランジスタ２０及び各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎからなるサイリスタがラッチアップすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the power supply terminal 206 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). For this reason, in the above normal state, the divided voltage is lower than the gate threshold value of the p-channel MOS transistor 102, and therefore the p-channel MOS transistor 102 is not turned on. Accordingly, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistors 22-1 to 22-n does not latch up.
一方、かかる通常状態から電源端子２０６とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されることで、分圧抵抗３４，３６によって分圧される電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して高くなると、ｐチャネルＭＯＳトランジスタ１０２がオンする。
On the other hand, when a high voltage due to static electricity (that is, a voltage higher than or equal to the trigger voltage) is applied between the power supply terminal 206 and the ground terminal 16 from such a normal state, the voltage divided by the voltage dividing resistors 34 and 36 becomes p. When it becomes higher than the gate threshold value of channel MOS transistor 102, p-channel MOS transistor 102 is turned on.
かかる状況でｐチャネルＭＯＳトランジスタ１０２がオンすると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｎｐｎバイポーラトランジスタ２０がオンして、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子の電位が低くなるので、それらのｐｎｐバイポーラトランジスタ２２−１〜２２−ｎがオンする。従って、この場合には、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎごとにｎｐｎバイポーラトランジスタ２０との間で構成される各サイリスタがラッチアップ動作する。
When the p-channel MOS transistor 102 is turned on in such a situation, the avalanche current accompanying the breakdown in the semiconductor layer is a trigger, and the npn bipolar transistor 20 is turned on, and the bases of the pnp bipolar transistors 22-1 to 22-n are turned on. Since the potential of the terminal is lowered, the pnp bipolar transistors 22-1 to 22-n are turned on. Accordingly, in this case, each thyristor configured between the pnp bipolar transistor 22-1 to 22-n and the npn bipolar transistor 20 performs a latch-up operation.
上記の各サイリスタがラッチアップすると、各外部端子１４−１〜１４−ｎとグラウンド端子１６との間の静電気保護回路３００におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそれらのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路３００としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When each of the thyristors is latched up, the impedance in the electrostatic protection circuit 300 between each of the external terminals 14-1 to 14-n and the ground terminal 16 is lowered, and the current flowing between the terminals increases to increase the generated static electricity. Current is discharged through those thyristors. For this reason, since the generated static energy is absorbed, the function as the electrostatic protection circuit 300 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下すると、制御回路１０４によって分圧された電圧がｐチャネルＭＯＳトランジスタ１０２のゲート閾値に比して低くなるので、ｐチャネルＭＯＳトランジスタ１０２がオフする。ｐチャネルＭＯＳトランジスタ１０２がオフすると、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎがオフし、また、ｎｐｎバイポーラトランジスタ２０がオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２−１〜２２−ｎからなる各サイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Further, as a result of the electrostatic energy being absorbed as described above, when the voltage at the external terminal 14 decreases, the voltage divided by the control circuit 104 becomes lower than the gate threshold value of the p-channel MOS transistor 102. The channel MOS transistor 102 is turned off. When the p-channel MOS transistor 102 is turned off, the pnp bipolar transistors 22-1 to 22-n are turned off, and the npn bipolar transistor 20 is turned off. Therefore, in this case, the latch-up operation of each thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistors 22-1 to 22-n is released, and the return to the normal state is realized.
そして、かかる静電気保護回路３００において、サイリスタの動作を制御するｐチャネルＭＯＳトランジスタ１０２は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子とｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのベース端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、各ｐｎｐバイポーラトランジスタ２２−１〜２２−ｎのエミッタ端子と外部端子１４−１〜１４−ｎとの間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路３００の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 300, the p-channel MOS transistor 102 that controls the operation of the thyristor is provided between the collector terminal of the npn bipolar transistor 20 and the base terminals of the pnp bipolar transistors 22-1 to 22-n. , Between the emitter terminal of the npn bipolar transistor 20 and the ground terminal 16 and between the emitter terminal of each of the pnp bipolar transistors 22-1 to 22-n and the external terminals 14-1 to 14-n. There is no resistance component due to the switch element that controls the operation. For this reason, according to the structure of the electrostatic protection circuit 300 of the present embodiment, it is possible to maintain a high electrostatic current discharge capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路３００によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 300 of the present embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
また、本実施例の静電気保護回路３００においては、被保護回路１２に接続する外部端子１４が複数設けられていても、ｐｎｐバイポーラトランジスタ２２についてはそれらの各外部端子１４に一つずつ対応して複数設けることが必要である一方、ｎｐｎバイポーラトランジスタ２０、ｐチャネルＭＯＳトランジスタ１０２、及び制御回路１０４についてはそれぞれ唯一つ設けることとすれば十分である。このため、本実施例の静電気保護回路３００によれば、複数の外部端子１４−１〜１４−ｎが被保護回路１２に接続される場合にも、各外部端子１４−１〜１４−ｎに対して兼用した回路素子を用いることで、チップサイズの増大を最小限に抑えることが可能となっている。
Further, in the electrostatic protection circuit 300 of this embodiment, even if a plurality of external terminals 14 connected to the protected circuit 12 are provided, the pnp bipolar transistor 22 corresponds to each of the external terminals 14 one by one. While it is necessary to provide a plurality of npn bipolar transistors 20, p-channel MOS transistors 102, and control circuits 104, it is sufficient to provide one each. Therefore, according to the electrostatic protection circuit 300 of the present embodiment, even when a plurality of external terminals 14-1 to 14-n are connected to the protected circuit 12, the external terminals 14-1 to 14-n On the other hand, it is possible to minimize an increase in chip size by using a circuit element that is also used as a circuit.
上記した第１実施例では、サイリスタの動作を制御するスイッチ素子、すなわち、ｐｎｐバイポーラトランジスタ２２のコレクタ端子とｎｐｎバイポーラトランジスタ２０のベース端子との間を導通・遮断するスイッチ素子として、ｎチャネルＭＯＳトランジスタ３０を用いることとしている。これに対して、本実施例においては、かかるスイッチ素子としてツェナーダイオードを用いる。
In the first embodiment described above, an n-channel MOS transistor is used as a switch element that controls the operation of the thyristor, that is, as a switch element that conducts / cuts off between the collector terminal of the pnp bipolar transistor 22 and the base terminal of the npn bipolar transistor 20. 30 is used. On the other hand, in this embodiment, a Zener diode is used as such a switch element.
図７は、本発明の第５実施例である静電気保護回路４００の構成図を示す。尚、図７において、上記図１及び図２に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。
FIG. 7 shows a configuration diagram of an electrostatic protection circuit 400 according to the fifth embodiment of the present invention. In FIG. 7, the same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, and the description thereof is omitted or simplified.
本実施例の静電気保護回路４００は、被保護回路１２を静電気放電による破壊から保護するための回路である。すなわち、静電気保護回路４００は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
The electrostatic protection circuit 400 of the present embodiment is a circuit for protecting the protected circuit 12 from destruction due to electrostatic discharge. That is, the electrostatic protection circuit 400 is provided between the external terminal 14 and the ground terminal 16, and a high potential electrostatic voltage is applied as a voltage between the terminals 14 and 16 applied to the protected circuit 12. In this case, destruction of the protected circuit 12 due to the electrostatic discharge is prevented.
静電気保護回路４００は、上記の静電気保護回路１０と同様に、半導体基板を用いて形成されている。静電気保護回路４００は、サイリスタ構造に形成されたｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。ｎｐｎバイポーラトランジスタ２０のベース端子とｐｎｐバイポーラトランジスタ２２のコレクタ端子との間には、ツェナーダイオード４０２が介挿されている。
The electrostatic protection circuit 400 is formed by using a semiconductor substrate, similarly to the electrostatic protection circuit 10 described above. The electrostatic protection circuit 400 includes an npn bipolar transistor 20 and a pnp bipolar transistor 22 formed in a thyristor structure. A zener diode 402 is interposed between the base terminal of the npn bipolar transistor 20 and the collector terminal of the pnp bipolar transistor 22.
ツェナーダイオード４０２は、アノードがｎｐｎバイポーラトランジスタ２０のベース端子に、カソードがｐｎｐバイポーラトランジスタ２２のコレクタ端子に、それぞれ接続されたものとなっている。ツェナーダイオード４０２は、ｐｎｐバイポーラトランジスタ２２のコレクタ端子とｎｐｎバイポーラトランジスタ２０のベース端子との電位差がツェナー電圧未満であるときは遮断され、ツェナー電圧以上であるときは導通される。
The Zener diode 402 has an anode connected to the base terminal of the npn bipolar transistor 20 and a cathode connected to the collector terminal of the pnp bipolar transistor 22. The Zener diode 402 is cut off when the potential difference between the collector terminal of the pnp bipolar transistor 22 and the base terminal of the npn bipolar transistor 20 is less than the Zener voltage, and is turned on when the potential difference is higher than the Zener voltage.
次に、本実施例の静電気保護回路４００の動作について説明する。
Next, the operation of the electrostatic protection circuit 400 of this embodiment will be described.
本実施例において、外部端子１４とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。この場合は、ツェナーダイオード４０２の両端にツェナー電圧以上の電圧が印加されず、ｎｐｎバイポーラトランジスタ２０のベース電流が流れないので、そのｎｐｎバイポーラトランジスタ２０がオンすることはない。従って、この場合、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the external terminal 14 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). In this case, a voltage higher than the zener voltage is not applied to both ends of the zener diode 402, and the base current of the npn bipolar transistor 20 does not flow, so that the npn bipolar transistor 20 is not turned on. Therefore, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 does not latch up.
一方、かかる通常状態から外部端子１４とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｐｎｐバイポーラトランジスタ２２がオン動作することで、ツェナーダイオード４０２の両端にツェナー電圧以上の電圧が印加されて、ｎｐｎバイポーラトランジスタ２０のベース電流が流れるので、そのｎｐｎバイポーラトランジスタ２０がオンする。ｎｐｎバイポーラトランジスタ２０がオンすると、ｐｎｐバイポーラトランジスタ２２のベース端子の電位が低くなってベース電流が流れることで、そのｐｎｐバイポーラトランジスタ２２がオンする。従って、この場合には、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタが安定してラッチアップ動作を行うこととなる。
On the other hand, when a high voltage due to static electricity (that is, a voltage higher than or equal to the trigger voltage) is applied between the external terminal 14 and the ground terminal 16 from such a normal state, an avalanche current accompanying a breakdown in the semiconductor layer becomes a trigger. When the pnp bipolar transistor 22 is turned on, a voltage equal to or higher than the Zener voltage is applied to both ends of the Zener diode 402, and the base current of the npn bipolar transistor 20 flows, so that the npn bipolar transistor 20 is turned on. When the npn bipolar transistor 20 is turned on, the potential of the base terminal of the pnp bipolar transistor 22 is lowered and the base current flows, whereby the pnp bipolar transistor 22 is turned on. Therefore, in this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 stably performs the latch-up operation.
かかるサイリスタがラッチアップすると、外部端子１４とグラウンド端子１６との間の静電気保護回路４００におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路４００としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When such a thyristor is latched up, the impedance in the electrostatic protection circuit 400 between the external terminal 14 and the ground terminal 16 becomes low, the current flowing therebetween increases, and the generated static current is discharged through the thyristor. For this reason, since the generated static energy is absorbed, the function as the electrostatic protection circuit 400 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下してツェナーダイオード４０２の両端に印加される電圧がツェナー電圧未満になると、ｎｐｎバイポーラトランジスタ２０のベース電流の流通が停止されるので、そのｎｐｎバイポーラトランジスタ２０がオフし、また、ｐｎｐバイポーラトランジスタ２２のベース電流の流通が停止されるので、ｐｎｐバイポーラトランジスタ２２がオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Furthermore, as a result of the electrostatic energy being absorbed as described above, when the voltage at the external terminal 14 decreases and the voltage applied across the Zener diode 402 becomes less than the Zener voltage, the flow of the base current of the npn bipolar transistor 20 is reduced. Since it is stopped, the npn bipolar transistor 20 is turned off, and the flow of the base current of the pnp bipolar transistor 22 is stopped, so that the pnp bipolar transistor 22 is turned off. Therefore, in this case, the latch-up operation of the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 is released, and the return to the normal state is realized.
このように、本実施例の静電気保護回路４００によれば、静電気が発生した際に上記のサイリスタをラッチアップ動作させることで、被保護回路１２を静電気による過電圧破壊から保護することができると共に、その静電気が無くなった際に上記のサイリスタのラッチアップ動作を停止させることで、過剰にサイリスタのラッチアップ動作が継続するのを防止することができる。
As described above, according to the electrostatic protection circuit 400 of the present embodiment, the protected circuit 12 can be protected from the overvoltage breakdown due to static electricity by latching up the thyristor when static electricity is generated. By stopping the latch-up operation of the thyristor when the static electricity disappears, it is possible to prevent the latch-up operation of the thyristor from continuing excessively.
そして、かかる静電気保護回路４００において、サイリスタの動作を制御するツェナーダイオード４０２は、ｎｐｎバイポーラトランジスタ２０のベース端子とｐｎｐバイポーラトランジスタ２２のコレクタ端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、ｐｎｐバイポーラトランジスタ２２のエミッタ端子と外部端子１４との間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路４００の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 400, the Zener diode 402 that controls the operation of the thyristor is provided between the base terminal of the npn bipolar transistor 20 and the collector terminal of the pnp bipolar transistor 22, and therefore the emitter terminal of the npn bipolar transistor 20 There is no resistance component due to the switch element that controls the operation of the thyristor between the ground terminal 16 and the ground terminal 16 and between the emitter terminal of the pnp bipolar transistor 22 and the external terminal 14. For this reason, according to the structure of the electrostatic protection circuit 400 of the present embodiment, it is possible to maintain a high electrostatic current discharge capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路４００によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 400 of the present embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
尚、上記の第５実施例においては、ツェナーダイオード４０２が特許請求の範囲に記載した「スイッチ素子」に相当している。
In the fifth embodiment, the Zener diode 402 corresponds to the “switch element” recited in the claims.
上記した第２実施例では、サイリスタの動作を制御するスイッチ素子、すなわち、ｐｎｐバイポーラトランジスタ２２のベース端子とｎｐｎバイポーラトランジスタ２０のコレクタ端子との間を導通・遮断するスイッチ素子として、ｐチャネルＭＯＳトランジスタ１０２を用いることとしている。これに対して、本実施例においては、かかるスイッチ素子としてツェナーダイオードを用いる。
In the second embodiment described above, a p-channel MOS transistor is used as a switching element that controls the operation of the thyristor, that is, as a switching element that conducts / cuts off between the base terminal of the pnp bipolar transistor 22 and the collector terminal of the npn bipolar transistor 20. 102 is used. On the other hand, in this embodiment, a Zener diode is used as such a switch element.
図８は、本発明の第６実施例である静電気保護回路５００の構成図を示す。尚、図８において、上記図３及び図４に示す構成と同一の構成部分については、同一の符号を付してその説明を省略又は簡略する。
FIG. 8 shows a configuration diagram of an electrostatic protection circuit 500 according to the sixth embodiment of the present invention. In FIG. 8, the same components as those shown in FIGS. 3 and 4 are given the same reference numerals, and the description thereof is omitted or simplified.
本実施例の静電気保護回路５００は、被保護回路１２を静電気放電による破壊から保護するための回路である。すなわち、静電気保護回路５００は、外部端子１４とグラウンド端子１６との間に設けられており、被保護回路１２へ印加される両端子１４，１６間の電圧として高電位の静電気電圧が印加される際に、その静電気放電による被保護回路１２の破壊を防止する。
The electrostatic protection circuit 500 of the present embodiment is a circuit for protecting the protected circuit 12 from destruction due to electrostatic discharge. That is, the electrostatic protection circuit 500 is provided between the external terminal 14 and the ground terminal 16, and a high potential electrostatic voltage is applied as a voltage between both terminals 14 and 16 applied to the protected circuit 12. In this case, destruction of the protected circuit 12 due to the electrostatic discharge is prevented.
静電気保護回路５００は、上記の静電気保護回路１００と同様に、半導体基板を用いて形成されている。静電気保護回路５００は、サイリスタ構造に形成されたｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２を備えている。ｎｐｎバイポーラトランジスタ２０のコレクタ端子とｐｎｐバイポーラトランジスタ２２のベース端子との間には、ツェナーダイオード５０２が介挿されている。
The electrostatic protection circuit 500 is formed by using a semiconductor substrate, similarly to the electrostatic protection circuit 100 described above. The electrostatic protection circuit 500 includes an npn bipolar transistor 20 and a pnp bipolar transistor 22 formed in a thyristor structure. A Zener diode 502 is interposed between the collector terminal of the npn bipolar transistor 20 and the base terminal of the pnp bipolar transistor 22.
ツェナーダイオード５０２は、アノードがｎｐｎバイポーラトランジスタ２０のコレクタ端子に、カソードがｐｎｐバイポーラトランジスタ２２のベース端子に、それぞれ接続されたものとなっている。ツェナーダイオード５０２は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子とｐｎｐバイポーラトランジスタ２２のベース端子との電位差がツェナー電圧未満であるときは遮断され、ツェナー電圧以上であるときは導通される。
The Zener diode 502 has an anode connected to the collector terminal of the npn bipolar transistor 20 and a cathode connected to the base terminal of the pnp bipolar transistor 22. The Zener diode 502 is cut off when the potential difference between the collector terminal of the npn bipolar transistor 20 and the base terminal of the pnp bipolar transistor 22 is less than the Zener voltage, and is turned on when the potential difference is higher than the Zener voltage.
次に、本実施例の静電気保護回路５００の動作について説明する。
Next, the operation of the electrostatic protection circuit 500 of this embodiment will be described.
本実施例において、外部端子１４とグラウンド端子１６との間に静電気による高電圧が印加されていないときは、その間に、被保護回路１２を動作させ得る例えば１０ボルト程度の通常の電源電圧や信号電圧（通常動作電圧）しか印加されない（通常状態）。この場合は、ツェナーダイオード５０２の両端にツェナー電圧以上の電圧が印加されず、ｐｎｐバイポーラトランジスタ２２のベース電流及びｎｐｎバイポーラトランジスタ２０のコレクタ電流が流れないので、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタがラッチアップすることはない。
In this embodiment, when a high voltage due to static electricity is not applied between the external terminal 14 and the ground terminal 16, a normal power supply voltage or signal of about 10 volts, for example, that can operate the protected circuit 12 during that time. Only voltage (normal operating voltage) is applied (normal state). In this case, a voltage higher than the Zener voltage is not applied to both ends of the Zener diode 502, and the base current of the pnp bipolar transistor 22 and the collector current of the npn bipolar transistor 20 do not flow, so that the npn bipolar transistor 20 and the pnp bipolar transistor 22 The thyristor is never latched up.
一方、かかる通常状態から外部端子１４とグラウンド端子１６との間に静電気による高電圧（すなわちトリガ電圧以上の電圧）が印加されると、半導体層でのブレークダウンに伴うアバランシェ電流がトリガとなって、ｐｎｐバイポーラトランジスタ２２及びｎｐｎバイポーラトランジスタ２０がオン動作することで、ツェナーダイオード４０２の両端にツェナー電圧以上の電圧が印加される。この場合には、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタが安定してラッチアップ動作を行うこととなる。
On the other hand, when a high voltage due to static electricity (that is, a voltage higher than or equal to the trigger voltage) is applied between the external terminal 14 and the ground terminal 16 from such a normal state, an avalanche current accompanying a breakdown in the semiconductor layer becomes a trigger. When the pnp bipolar transistor 22 and the npn bipolar transistor 20 are turned on, a voltage equal to or higher than the Zener voltage is applied to both ends of the Zener diode 402. In this case, the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 stably performs the latch-up operation.
かかるサイリスタがラッチアップすると、外部端子１４とグラウンド端子１６との間の静電気保護回路５００におけるインピーダンスが低くなり、その間を流れる電流が増加して、発生した静電気の電流がそのサイリスタを通じて放電される。このため、発生した静電気のエネルギは吸収されることとなるので、静電気保護回路５００としての機能が果たされる。従って、本実施例によれば、静電気が発生しても、被保護回路１２を静電気による過電圧破壊から保護することが可能である。
When such a thyristor is latched up, the impedance in the electrostatic protection circuit 500 between the external terminal 14 and the ground terminal 16 becomes low, the current flowing therebetween increases, and the generated static current is discharged through the thyristor. For this reason, since the generated static energy is absorbed, the function as the electrostatic protection circuit 500 is fulfilled. Therefore, according to this embodiment, even if static electricity occurs, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity.
更に、静電気エネルギが上記の如く吸収された結果として、外部端子１４の電圧が低下してツェナーダイオード５０２の両端に印加される電圧がツェナー電圧未満になると、ｐｎｐバイポーラトランジスタ２２のベース電流の流通が停止されるので、そのｐｎｐバイポーラトランジスタ２２がオフし、また、ｎｐｎバイポーラトランジスタ２０のベース電流の流通が停止されるので、ｎｐｎバイポーラトランジスタ２０がオフする。従って、この場合は、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタのラッチアップ動作が解除され、通常状態への復帰が実現される。
Furthermore, as a result of the electrostatic energy being absorbed as described above, when the voltage applied to the external terminal 14 decreases and the voltage applied across the Zener diode 502 becomes less than the Zener voltage, the flow of the base current of the pnp bipolar transistor 22 is reduced. Since it is stopped, the pnp bipolar transistor 22 is turned off, and since the flow of the base current of the npn bipolar transistor 20 is stopped, the npn bipolar transistor 20 is turned off. Therefore, in this case, the latch-up operation of the thyristor composed of the npn bipolar transistor 20 and the pnp bipolar transistor 22 is released, and the return to the normal state is realized.
このように、本実施例の静電気保護回路５００によれば、静電気が発生した際に上記のサイリスタをラッチアップ動作させることで、被保護回路１２を静電気による過電圧破壊から保護することができると共に、その静電気が無くなった際に上記のサイリスタのラッチアップ動作を停止させることで、過剰にサイリスタのラッチアップ動作が継続するのを防止することができる。
As described above, according to the electrostatic protection circuit 500 of the present embodiment, the protected circuit 12 can be protected from overvoltage breakdown due to static electricity by performing the latch-up operation of the thyristor when static electricity is generated. By stopping the latch-up operation of the thyristor when the static electricity disappears, it is possible to prevent the latch-up operation of the thyristor from continuing excessively.
そして、かかる静電気保護回路５００において、サイリスタの動作を制御するツェナーダイオード５０２は、ｎｐｎバイポーラトランジスタ２０のコレクタ端子とｐｎｐバイポーラトランジスタ２２のベース端子との間に設けられるので、ｎｐｎバイポーラトランジスタ２０のエミッタ端子とグラウンド端子１６との間、及び、ｐｎｐバイポーラトランジスタ２２のエミッタ端子と外部端子１４との間には、サイリスタの動作を制御するスイッチ素子による抵抗成分が存在しない。このため、本実施例の静電気保護回路５００の構造によれば、ｎｐｎバイポーラトランジスタ２０及びｐｎｐバイポーラトランジスタ２２からなるサイリスタによる静電気電流の放電能力を高く維持することができる。
In the electrostatic protection circuit 500, the Zener diode 502 that controls the operation of the thyristor is provided between the collector terminal of the npn bipolar transistor 20 and the base terminal of the pnp bipolar transistor 22, and therefore the emitter terminal of the npn bipolar transistor 20 There is no resistance component due to the switch element that controls the operation of the thyristor between the ground terminal 16 and the ground terminal 16 and between the emitter terminal of the pnp bipolar transistor 22 and the external terminal 14. For this reason, according to the structure of the electrostatic protection circuit 500 of the present embodiment, it is possible to maintain a high electrostatic current discharge capability by the thyristor including the npn bipolar transistor 20 and the pnp bipolar transistor 22.
従って、本実施例の静電気保護回路５００によれば、静電気電流の高い放電能力を維持しつつ、過剰なラッチアップ動作の継続を防止することが可能となっている。
Therefore, according to the electrostatic protection circuit 500 of the present embodiment, it is possible to prevent the excessive latch-up operation from continuing while maintaining the discharge capability with a high electrostatic current.
尚、上記の第６実施例においては、ツェナーダイオード５０２が特許請求の範囲に記載した「スイッチ素子」に相当している。
In the sixth embodiment, the Zener diode 502 corresponds to a “switch element” recited in the claims.
本発明の第１実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 1st Example of this invention.
本実施例の静電気保護回路の有する制御回路の詳細構成図である。It is a detailed block diagram of the control circuit which the electrostatic protection circuit of a present Example has.
本発明の第２実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 2nd Example of this invention.
本実施例の静電気保護回路の有する制御回路の詳細構成図である。It is a detailed block diagram of the control circuit which the electrostatic protection circuit of a present Example has.
本発明の第３実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 3rd Example of this invention.
本発明の第４実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 4th Example of this invention.
本発明の第５実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 5th Example of this invention.
本発明の第６実施例である静電気保護回路の構成図である。It is a block diagram of the electrostatic protection circuit which is 6th Example of this invention.
符号の説明Explanation of symbols
１０，１００，２００，３００，４００，５００ 静電気保護回路
１２ 被保護回路（内部回路）
１４ 外部端子
１６ グラウンド端子
２４，２６ 抵抗
２０ ｎｐｎバイポーラトランジスタ
２２ ｐｎｐバイポーラトランジスタ
３０ ｎチャネルＭＯＳトランジスタ
３２，１０４ 制御回路
１０２ ｐチャネルＭＯＳトランジスタ
４０２，５０２ ツェナーダイオード
10, 100, 200, 300, 400, 500 Static electricity protection circuit 12 Protected circuit (internal circuit)
14 External terminal 16 Ground terminal 24, 26 Resistance 20 npn bipolar transistor 22 pnp bipolar transistor 30 n-channel MOS transistor 32, 104 Control circuit 102 p-channel MOS transistor 402, 502 Zener diode
