KR102454911B1 - 통신 링크 메커니즘을 갖는 컴퓨팅 시스템 - Google Patents

통신 링크 메커니즘을 갖는 컴퓨팅 시스템 Download PDF

Info

Publication number
KR102454911B1
KR102454911B1 KR1020160144656A KR20160144656A KR102454911B1 KR 102454911 B1 KR102454911 B1 KR 102454911B1 KR 1020160144656 A KR1020160144656 A KR 1020160144656A KR 20160144656 A KR20160144656 A KR 20160144656A KR 102454911 B1 KR102454911 B1 KR 102454911B1
Authority
KR
South Korea
Prior art keywords
communication
estimate
communication signal
interval
combination
Prior art date
Application number
KR1020160144656A
Other languages
English (en)
Other versions
KR20170064990A (ko
Inventor
니란잔 엔 라트나카
프라나브 다얄
이해철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170064990A publication Critical patent/KR20170064990A/ko
Application granted granted Critical
Publication of KR102454911B1 publication Critical patent/KR102454911B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2657Carrier synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

컴퓨팅 시스템은: 장치 및 추가 장치 사이에서 통신을 위해 통신 신호를 수신하는 인터-디바이스 인터페이스; 상기 인터-디바이스 인터페이스에 결합된 통신 회로를 포함하고, 상기 통신 회로는 상기 통신 신호에 근거하여 초기 오프셋 추정을 산술하며, 상기 초기 오프셋 추정에 근거하여 동적 후보 세트를 동적으로 생성하고, 상기 장치와 상기 추가 장치 사이에서 통신을 위해 상기 통신 신호에 대한 레벨 오프셋을 결정한다.

Description

통신 링크 메커니즘을 갖는 컴퓨팅 시스템{COMPUTING SYSTEM WITH COMMUNICATION LINK MECHANISM}
본 발명은 컴퓨팅 시스템에 관한 것으로, 보다 구체적으로는 통신 링크 메커니즘을 갖는 시스템에 관한 것이다.
현대 소비자 및 산업용 전자장치, 특히 핸드폰, 네비게이션 시스템, 휴대용 디지털 보조기, 및 컴비네이션 장치와 같은 장치가 모바일 통신을 포함하는 현대 생활을 지지하기 위하여 기능성의 수준이 증가하고 있다. 기존 기술의 연구와 개발이 무수히 많은 다른 방향으로 이루어질 수 있다.
현대 생활에서 정보에 대해 증가되고 있는 수요는 증가하는 데이터 레이트(dtat rates)에서 언제든 사용자가 정보에 접근할 수 있도록 하는 것이다. 그러나, 모바일 통신에서 사용되고 있는 전기 통신 신호들은 통신 정보에 대한 수많은 가능한 포멧으로부터 발생하는 연산의 복잡성 뿐만 아니라, 다양한 형태의 간섭 및 처리 에러를 실질적으로 경험하게 되며, 이는 엑세서블(accessible) 데이터의 품질 및 속도에 영향을 준다.
따라서, 통신 링크 메커니즘을 갖는 컴퓨팅 시스템에 대한 요구가 여전히 남아있다. 산업적 경쟁의 압박이 계속 증가하고 있는 상황에서, 소비자의 기대가 성장하고, 소비 시장에서 의미있는 차별화된 제품에 대한 기회가 감소함에 따라 이러한 이슈는 갈수록 가치화되고 있다. 더욱이, 비용을 절감하고, 효율성과 성능을 개선하며, 경쟁의 압박을 충족시키기 위하여, 이러한 문제에 대한 해답을 찾는데 더 긴급성이 더해진다.
이러한 문제의 해결책은 오랫동안 연구되었으나, 이전의 개발은 어떠한 해결책을 제안하고 있지 않으며, 따라서 이러한 문제에 대한 해결책을 당업자들이 오랫동안 이루지 못하여 왔다.
본 발명의 목적은 통신 링크 메커니즘을 갖는 컴퓨팅 시스템을 제공하는 것이다.
본 발명의 실시예에 따르면 컴퓨팅 시스템이 제공되고, 상기 컴퓨팅 시스템은: 장치와 추가 장치 사이에서 통신을 위한 통신 신호를 수신하는 인터-디바이스 인터페이스; 인터-디바이스 인터페이스에 결합된 통신 회로를 포함하고, 상기 통신 회로는 상기 통신 신호에 근거하여 초기 오프셋 추정을 산출하고; 상기 초기 오프셋 추정에 근거하여 동적 후보 세트를 동적으로 생성하며; 상기 장치와 상기 추가 장치 사이의 통신을 위한 상기 통신 신호에 대한 레벨 오프셋을 결정한다.
특정 실시예들은 상기에 언급된 단계 또는 구성 요소에 추가 또는 대체적으로 다른 단계들 또는 구성 요소들을 구비할 수 있다. 상기 단계들 또는 구성 요소들은 첨부된 도면들을 참조하여, 다음에 기술된 상세한 설명을 읽음으로써 당업자에게 명백해질 것이다.
본 발명에 따르면 통신 링크 메커니즘을 갖는 컴퓨팅 시스템을 제공함으로써, 비용을 감소시키고, 시스템을 단순화하며 성능을 향상 향상시키는 서비스를 지원할 수 있다.
도 1은 일 실시예에 따른 통신 링크 메커니즘을 갖는 컴퓨팅 시스템의 예시도이다.
도 2는 일 실시예에 따른 컴퓨팅 시스템의 다른 예시도이다.
도 3은 일 실시예에 따른 컴퓨팅 시스템을 블록도 형태로 나타낸 예시도이다.
도 4는 일 실시예에 따른 컴퓨팅 시스템을 블록도 형태로 나타낸 다른 예시도이다.
도 5는 일 실시예에 따른 컴퓨팅 시스템에 대한 제어 플로우를 나타낸 예시도이다.
도 6은 일 실시예에 따른 컴퓨팅 시스템의 동작 방법에 대한 플로우 챠트의 예시도이다.
다음 실시예들은 장치들 사이에서 교환되는 통신 신호에서 레벨 오프셋을 보정하거나 감소시키기 위해 동적 후보 세트를 동적으로 생성할 수 있다. 동적 후보 세트는 초기 오프셋 추정에 기초할 수 있다. 또한, 동적 후보 세트는 간격 세트를 통해 처리될 수 있고, 통신 신호의 반복부에 기초할 수 있다. 동적 후보 세트는 레벨 오프셋을 보정 또는 조정하기 위하여 가설 평가 매트릭을 사용하여 평가될 수 있다.
다음 실시예들은 본 발명을 구성하고 사용하기 위하여 당업자가 실시할 수 있도록 충분히 상세하게 기술된다. 다른 실시예들은 본 명세서에 기초함은 명백하며, 그 시스템, 프로세스, 구조적 또는 기계적 변경은 본 발명의 실시예의 범위를 벗어나지 않고 이루어질 수 있다.
다음 설명에서, 많은 특정 세부 사항이 발명의 완전한 이해를 제공하기 위하여 주어진다. 그러나, 발명과 다양한 실시예들은 이들의 특정 세부 사항 없이도 실시될 수 있다는 것은 알 수 있을 것이다. 본 발명의 실시예를 모호하게 하는 것을 피하기 위하여, 몇 가지 잘 알려진 회로, 시스템 구성 및 공정 단계들은 상세하게 기재하지 않는다.
상기 시스템의 실시예를 나타내는 도면들은 반-도식도(semi-diagrammatic)이고, 스케일, 특히 몇몇 치수들은 명확하게 나타나지 않고, 도면에 과장되게 도시되었다. 이와 유사하게, 설명의 편의를 위하여 도면의 그림들은 유사한 방향을 표시하지만, 도면에서의 묘사는 대부분의 경우 임의적이다. 일반적으로, 실시예는 임의의 방향으로 동작할 수 있다.
여기에 언급되는 "블록"이라는 용어는 그 용어가 사용되는 내용에 따라 본 발명의 실시예에서 소프트웨어, 하드웨어 또는 이들의 조합으로서 포함하거나 또는 구현될 수 있다. 예를 들어, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드 및 응용 소프트웨어를 포함한다. 소프트웨어는 또한 함수, 함수의 호출, 코드 블록 또는 이들의 조합을 포함한다. 또한, 예를 들어, 하드웨어는 게이트, 회로, 프로세서, 컴퓨터, 집적회로, 집적회로 코어, 압력 센서, 관성 센서, 마이크로 전자기계 시스템(MEMS), 수동소자, 소프트웨어의 함수를 수행하기 위한 명령을 갖는 물리적 비휘발성 메모리 매체, 이들의 일부, 또는 이들의 조합을 포함한다. 또한, 블록이 아래의 장치 청구항 부분에 쓰여지면, 블록은 장치 청구항의 권리범위 및 목적을 위한 하드웨어 회로를 포함하는 것으로 간주된다.
실시예의 다음 설명에서 서술되거나 도시된 바와 같이, 블록들은 서로 결합될 수 있다. 결합은 결합된 아이템들 사이에 주어진 개입 요소를 갖거나 또는 갖지 않고 각각 직접 또는 간접적으로 이루어질 수 있다. 결합은 물리적 접촉 또는 아이템들 사이의 통신에 의해서 이루어질 수 있다.
여기에 사용되는 "프로세싱"의 용어는 필터링하고, 검출하고, 디코딩하고, 데이터 구조를 조립하며, 데이터 구조를 전송하고, 데이터 구조를 조작하고, 데이터 구조를 판독 및 기록하는 것과 같이 신호 및 대응하는 데이터를 조작하는 것을 포함한다. 데이터 구조는 계산된 또는 생서된 데이터 및 프로그램 데이터와 같이 심볼, 패킷, 블록, 파일, 입력 데이터, 시스템 생성 데이터로서 배열된 정보로 정의될 수 있다.
도 1을 참조하면, 일 실시예에 따른 통신 링크 매커니즘을 갖는 컴퓨팅 시스템(100)의 예시도가 도시된다.
상기 컴퓨팅 시스템(100)은 네트워크(104)에 연결된 사용자 전자 장치와 같은 제1 장치(102)를 포함한다. 상기 제1 장치(102)는 휴대형 또는 모바일 장치, 고정식 장치, 소비자 장치, 호스트 장치 또는 이들의 조합을 포함할 수 있다.
예를 들어, 상기 제1 장치(102)는 모바일폰, 스마트폰, 웨어러블(wearable) 장치, 이식 장치, 랩탑 또는 테블릿 컴퓨터, 챠량, 이들 내의 일부분 또는 이들의 조합을 포함한다. 또한, 예를 들어, 상기 제1 장치(102)는 라우터, 서버, 그 내부에 사물 인터넷(Internet of Things: IoT) 기능 또는 특징을 포함하는 객체(object) 또는 아티클(article), 데스크탑 컴퓨터, 이들 내의 일부분 및 이들의 조합을 포함한다.
또 예를 들면, 상기 제1 장치(102)는 종합적인 장치 내에 구비된 회로 또는 장치를 포함하고, 상기 회로 또는 장치는 저장 장치 또는 시스템 내에서 정보를 처리하는 전문적인 부분 또는 회로일 수 있다. 또한, 일 예로, 상기 제1 장치(102)는 사용자 설비(UE)를 포함한다.
상기 네트워크(104)는 유선 또는 무선 통신 장치들 또는 장치들 사이에서 통신을 수행하기 위해 서로 연결된 수단들의 시스템이다. 예를 들어, 상기 네트워크(104)는 무선 이동통신 네트워크(wireless cellular network)를 위한 전선, 송신기, 수신기, 안테나, 타워, 스테이션, 리피터(repeater), 전화 네트워크, 서버 또는 클라이언트 장치의 조합을 포함한다. 상기 네트워크(104)는 다양한 크기의 영역 네트워크, 무선 이동통신 네트워크 또는 이들의 조합을 위한 라우터, 케이블, 컴퓨터, 서버, 및 클라이언트 장치의 조합을 포함한다. 또한, 일 예로, 상기 네트워크(104)는 통신 버스, 전선, 케이블, 무선 연결, 또는 장치내의 유닛들 사이에서의 이들의 조합을 포함한다.
상기 제1 장치(102)는 상기 네트워크(104)와 또는 상기 네트워크(104)를 통해서 통신할 수 있다. 상기 제1 장치(102)는 상기 제1 장치(102)의 또 다른 예(instance)와 더 통신할 수 있다. 상기 제1 장치(102)는 상기 제1 장치(102)의 또 다른 예와 상기 네트워크(104)를 통하거나 또는 직접적으로 통신할 수 있다.
상기 컴퓨팅 시스템(100)은 상기 제1 장치(102)와 직접 또는 간접적으로 연결하고, 상기 제1 장치(102)와 통신하기 위해 엑세스 노드와 같은 제2 장치(106)를 포함할 수 있다. 상기 네트워크(104)는 상기 제2 장치(106)를 포함할 수 있다. 상기 제2 장치(106)는 상기 제1 장치(102)로부터 무선 또는 유선 통신 신호를 수신할 수 있고, 상기 제1 장치(102)로 신호를 전송할 수 있으며, 신호를 처리하거나, 이들의 조합을 실시할 수 있다. 상기 제2 장치(106)는 상기 제2 장치(106)의 다른 예, 상기 네트워크(104) 내의 구성 요소 또는 이들의 조합 사이에서 신호를 계전(relay)할 수 있다.
상기 제1 장치(102)는 상기 제2 장치(106)를 통해 상기 네트워크(104)에 연결될 수 있다. 상기 제2 장치(106)는 상기 제1 장치(102)와 통신 및 연결 중에 신호를 전송할 수 있고, 신호를 수신할 수 있으며, 또는 이들을 모두 수행할 수 있다.
예를 들어, 상기 제2 장치(106)는 라우터, 서버, 게이트웨이, 모뎀, 기지국, 셀 타워, 무선 라우터, 안테나, 이들 내의 일부분 또는 이들의 조합을 포함할 수 있다. 또한, 일 예로, 상기 제2 장치(106)는 기지국, 엑세트 포인트, 허브, 핫스팟(hotspot), 테더링(tethering) 포인트, P2P 네트워크 구성요소(peer-to-peer network component) 또는 이들의 조합으로써의 역할을 수행하는 사용자 장치 또는 모바일 장치를 포함한다. 또 예를 들면, 상기 제2 장치(106)는 이볼브드(evolved) UTMS(Universal Mobile Telecommunication System) 지상 무선 엑세스(terrestrial radio access)(e-UTRA)를 나타내는 무선 인터페이스(air interface)에서의 구성요소로써 기지국(evolved NodeB: eNodeB)을 포함한다.
또한, 예를 들어, 상기 제2 장치(106)는 모바일 컴퓨팅 장치를 포함하는 상기 제1 장치(102)와 신호를 전송하고 신호를 수신하는 것과 같은 통신을 위해 사용되는 셀 타워, 무선 라우터, 안테나 또는 이들의 조합을 갖거나 이들에 포함된 통신 장치 또는 프로세싱 구성 요소를 포함한다. 또한, 상기 제2 장치(106)는 저장 장치 또는 시스템 내에서 정보를 전문적으로 저장하는 부분 또는 회로를 포함한다.
상기 제2 장치(106)는 통신을 위한 컨텐츠를 나타내는 신호를 무선으로 교환하기 위하여 사용될 수 있으며, 상기 신호는 전화 콜의 목소리 또는 사운드를 포함하거나, 웹 페이지, 텍스트, 사진, 명령, 이들의 상호 결합, 제어 파라미터 또는 이들의 조합을 나타내는 데이터를 포함한다. 또한, 상기 제2 장치(106)는 컨텐츠의 통신을 활성화하기 위하여, 기준 신호, 훈련 신호, 에러 검출 신호, 에러 정정 신호, 헤더 정보, 전송 포맷, 프로토콜 정보, 또는 이들의 조합을 전송할 수 있다.
부호 분할 다중 접속(code division multiple access, CDMA), 직교주파수 분할 다중 접속(orthogonal frequency-division multiple access, OFDMA), 3GPP(third generation partnership project), LTE(long term evolution), 또는 4G(fourth generation) 표준과 같은 통신 방법에 기초하여, 통신 신호는 통신되는 정보에 임베디드된 기준부, 헤더부, 포멧부, 에러 정정 또는 검출부, 또는 이들의 조합을 포함할 수 있다. 상기 기준부, 헤더부, 포멧부, 에러 정정 또는 검출부, 또는 이들의 조합은 기 설정된 비트, 펄스, 웨이브, 심벌, 또는 이들의 조합을 포함할 수 있다. 다양한 부분들이 규칙적인 시간 간격, 주파수, 코드 또는 이들의 조합으로 통신되는 신호에 포함될 수 있다.
상기 통신 시스템(100)은 제1 장치(102), 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합과 같은 장치들 사이에서 통신 신호(108)를 통신 및 교환할 수 있다. 상기 통신 시스템(100)은 상기 네트워크(104)를 통해 상기 통신 신호(108)를 통신 및 교환할 수 있다. 상기 통신 신호(108)는 분리 또는 독립된 장치들 사이에서 교환된 정보를 포함할 수 있고, 전송 신호(110) 및 수신 신호(112)를 포함할 수 있다.
상기 전송 신호(110)는 하나의 장치로부터 다른 장치로 전송되는 정보를 포함할 수 있다. 상기 전송 신호(110)는 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합으로부터 전송될 수 있다. 상기 전송 신호(110)는 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합으로 전송될 수 있다.
상기 전송 신호(110)는 통신 채널을 통과할 수 있다. 상기 통신 채널은 장치들 사이의 물리적 또는 무선 연결, 프로토콜, 라우터 또는 이들의 조합을 포함을 포함하는 신호 교환을 위한 패스 또는 링크를 포함할 수 있다.
상시 수신 신호(112)는 상기 제1 장치(102), 상기 제2 장치(106) 또는 이들의 조합과 같은 장치에서 수신된, 검출된 또는 결정된 정보를 포함한다. 상기 수신 신호(112)는 상기 전송 신호(110)에 대응할 수 있다. 상기 수신 신호(112)는 상기 전송 신호(110)와 다를 수 있다. 상기 수신 신호(112)는 장치에 수신된 상기 전송 신호(110)일 수 있다.
또한, 상기 수신 신호(112)는 장치들 사이에서 전송 중에 변조 또는 변경된 상기 전송 신호(110)를 포함할 수 있다. 상기 수신 신호(112)는 지연, 반사, 굴절, 열화(degradation), 위상 쉬프트, 다른 전송 소스로부터의 신호 간섭, 또는 이들의 조합으로 인한 변조 또는 변경된 상기 전송 신호(110)를 포함할 수 있다. 상기 수신 신호(112)는 전송 장치, 수신 장치, 또는 이들의 조합의 하드웨어 또는 회로 고유의 또는 그로 인한 부정확성 또는 오프셋에 근거한 에러 또는 영향을 더 포함할 수 있다.
예를 들어, 상기 통신 신호(108)는 통신 레벨(114)에 따라 전송 및 수신된다. 상기 통신 레벨(114)은 캐리어 주파수(116) 또는 간격 범위(118)와 같은 장치들 사이의 정보 통신에 활용되는 리소스에 대한 특정 설정 또는 세부사항을 포함할 수 있다. 상기 캐리어 주파수(116)는 통신을 위해 의도된 정보를 변조하기 위해 사용되는 신호파형(waveform)을 포함할 수 있다. 상기 캐리어 주파수(116)는 통신을 위해 의도된 정보보다 더 높은 주파수일 수 있다.
상기 간격 범위(118)는 통신에 활용되는 주파수들 사이의 갭 또는 간격을 포함할 수 있다. 상기 간격 범위(118)는 통신 프로토콜 또는 포멧에 기초할 수 있다. 예를 들어, 상기 간격 범위(118)는 상기 제1 장치(102)와 상기 추가 장치(202) 사이와 같은 장치와 장치간 통신 또는 상기 제1 장치(102)와 상기 제2 장치(106) 사이와 같은 사용자 설비(UE)와 기지국과의 통신에 대해서 15kHz의 채널 간격을 포함한다. 또한, 예를 들어, 상기 간격 범위(118)은 WiFi 통신에 대해서 312.5kHz를 포함한다.
상기 통신 레벨(114)은 송신기 설정(120), 수신기 설정(122), 또는 이들의 조합에 따라 실행될 수 있다. 상기 송신기 설정(120) 및 상기 수신기 설정(122)은 송신 장치, 수신 장치 또는 이들의 조합 내의 회로 또는 유닛의 특성, 특징, 구성 또는 이들의 조합을 포함할 수 있다.
예를 들어, 상기 송신기 설정(120) 및 상기 수신기 설정(122)은 상기 통신 레벨(114)의 의도된 또는 설계된 실행, 즉 상기 캐리어 주파수(116), 상기 간격 범위(118) 또는 이들의 조합을 포함한다. 좀더 구체적인 예에 따르면, 상기 송신기 설정(120) 및 상기 수신기 설정(122)은 장치들 사이에서 정보를 전송 또는 수신하기 위한 캐리어 주파수(116)로 조정되도록 설계된 결정(crystals)을 포함한다.
상기 송신기 설정(120), 상기 수신기 설정(122) 또는 이들의 조합은 상기 통신 레벨(114)의 실제 실행 및 의도된 실행 내에서 에러, 오프셋, 차이 또는 이들의 조합을 포함할 수 있다. 상기 컴퓨팅 시스템(100)은 정보의 통신 도중 실제 실행 및 의도된 실행 내에서 에러, 오프셋, 차이 또는 이들의 조합에 근거한 레벨 오프셋(124)을 경험할 수 있다.
상기 레벨 오프셋(124)은 상기 송신 장치의 통신 레벨(114) 및 상기 수신 장치의 통신 레벨(114) 사이의 차이 또는 간격이다. 상기 레벨 오프셋(124)은 의도된 또는 설계된 실행과 비교하여, 상기 송신기 설정(120), 상기 수신기 설정(122) 또는 이들의 조합의 실제 실행에서의 에러, 오프셋, 차이 또는 이들의 조합에 근거할 수 있다.
예를 들어, 상기 레벨 오프셋(124)은 캐리어 주파수 오프셋(carrier frequency offset, CFO)(126)을 포함한다. 상기 캐리어 주파수 오프셋(126)은 상기 수신 장치와 상기 송신 장치에 대한 캐리어 주파수(116)의 실제 실행에서의 갭, 차이, 간격 또는 이들의 조합이다.
상기 캐리어 주파수 오프셋(126)은 상기 수신기 설정(122), 상기 송신기 설정(120), 이들의 실제 실행과 설계된 또는 의도된 실행 사이의 차이, 또는 이들의 조합에 근거할 수 있다. 좀더 구체적인 예에 따르면, 상기 캐리어 주파수 오프셋(126)은 실제 실행된 전송 주파수 및 상기 송신기 설정(120)과의 차이, 실제 실행된 수신 주파수 및 상기 수신기 설정(122)과의 차이 또는 이들의 조합에 근거한다.
상기 컴퓨팅 시스템(100)은 상기 캐리어 주파수 오프셋(126)을 포함하고, 초기 오프셋 추정(128), 동적 후보 세트(130) 또는 이들의 조합에 근거하여 상기 레벨 오프셋(124)을 처리할 수 있다. 상기 초기 오프셋 추정(128)은 상기 레벨 오프셋(124)의 계산된 근사값 또는 결정값이다. 상기 컴퓨팅 시스템(100)은 사용자 설비 또는 장치, 서버, 엑세스 노드 또는 이들의 조합을 사용하여 초기 오프셋 추정(128)을 산출할 수 있다.
상기 동적 후보 세트(130)는 상기 레벨 오프셋(124)의 가능한 실제 경우의 그룹이다. 상기 동적 후보 세트(130)는 동적으로 또는 통신 시점에서 또는 하나 이상의 장치의 동작 동안에 생성될 수 있다. 상기 동적 후보 세트(130)는 전송 신호(110) 또는 수신 신호(112)를 포함하는 통신 신호(108)와 같은 통신 정보에 응답하여 또는 근거하여 생성될 수 있다. 상기 컴퓨팅 시스템(100)은 기 결정된 또는 기 설정된 상기 레벨 오프셋(124)의 가능한 예의 그룹을 대신하여 상기 동적 후보 세트(130)를 사용할 수 있다.
상기 동적 후보 세트(130)는 상기 레벨 오프셋(124)에 대한 하나 이상의 가설을 포함할 수 있다. 상기 동적 후보 세트(130)는 상기 캐리어 주파수 오프셋(126)에 대한 하나 이상의 CFO 가설 후보를 포함할 수 있다. 상기 동적 후보 세트(130)는 상기 레벨 오프셋(124)을 가정하는 주파수에 대한 하나 이상의 CFO 가설 후보를 포함할 수 있다. 상기 하나 이상의 CFO 가설은 각 시간에 대응하거나 각 시간 가설에 대응할 수 있다.
상기 컴퓨팅 시스템(100)은 가설 평가 매트릭(132)을 더 산출할 수 있다. 상기 가설 평가 매트릭(132)은 동적 후보 세트(130) 또는 그 안의 가설을 평가하기 위해 산출된 결과이다. 상기 가설 평가 매트릭(132)은 상기 레벨 오프셋(124)을 결정하는데 상기 CFO 가설 후보를 평가하기 위한 척도를 포함할 수 있다. 상기 가설 평가 매트릭(132)은 동적 후보 세트(130) 내의 하나 이상의 가설에 대응하는 하나 이상의 값들 또는 척도들을 포함할 수 있다.
상기 컴퓨팅 시스템(100)은 상기 전송 신호(110), 상기 수신 신호(112) 또는 그 일부와 같은 통신 신호(108)에 근거하여, 상기 초기 오프셋 추정(128)을 산출할 수 있고, 상기 동적 후보 세트(130)를 산출할 수 있으며, 상기 가설 평가 매트릭(132)을 산출할 수 있거나, 이들의 조합을 수행할 수 있다. 상기 컴퓨팅 시스템(100)은 상기 오프셋 레벨(124)을 결정하고, 상기 송신기 설정(120) 또는 상기 수신기 설정(122)을 조정하며, 상기 통신 신호(108)를 처리하거나 또는 이들의 조합을 위하여 상기 초기 오프셋 추정(128), 상기 동적 후보 세트(130), 상기 가설 평가 매트릭(132) 또는 이들의 조합을 사용할 수 있다.
도 2를 참조하면, 일 실시예에 따른 상기 컴퓨팅 시스템(100)를 설명하는 다른 실시예가 도시된다. 상기 컴퓨팅 시스템(100)은 추가 장치(202)를 포함한다.
상기 추가 장치(202)는 상기 제1 장치(102), 상기 제2 장치(106) 또는 이들의 조합과 유사하게 클라이언트 장치 또는 서버가 될 수 있다. 예를 들어, 상기 추가 장치(202)는 폰, 스마트폰, 웨어러블(wearable) 장치, 이식 장치, 랩탑 또는 테블릿 컴퓨터, 자동차, 이들 내의 일부분 또는 이들의 조합과 같이 모바일 장치 또는 엔드 유저 장치를 포함한다.
또 예를 들면, 상기 추가 장치(202)는 기지국, 엑세스 포인트, 허브(hub), 핫스팟(hotspot), 테더링 포인트(tethering point), 피어-투-피어(peer-to-peer) 네트워크 구성요소, 또는 이들의 조합으로써 기능하는 사용자 장치 또는 모바일 장치를 포함한다. 더 예를 들면, 상기 추가 장치(202)는 라우터, 서버, 그 안에 사물 인터넷(IoT) 기능 또는 특징을 포함하는 객체 또는 아티클, 데스크탑 컴퓨터, 기지국, 게이트웨이, 셀 타워(cell tower), 안테나, 이들 내의 일부분 또는 이들의 조합을 포함한다.
설명을 위해, 상기 제1 장치(102)와 상기 추가 장치(202)는 엔드 유저 장치로써 묘사될 것이고, 상기 제2 장치(106)는 위에 기술된 바와 같이 기지국 또는 eNodeB로써 묘사될 것이다. 그러나, 상기 제1 장치(102), 상기 제2 장치(106) 및 상기 추가 장치(202) 또는 이들의 조합은 위에 기술된 것과 다를 수 있다는 것을 알 수 있다.
상기 컴퓨팅 시스템(100)은 도 1의 상기 통신 신호(108)를 상기 추가 장치(202)와 교환할 수 있다. 상기 컴퓨팅 시스템(100)은 상기 제1 장치(102), 상기 제2 장치(106) 및 상기 추가 장치(202) 또는 이들의 조합 사이에서 교환되는 상기 통신 신호(108)를 처리할 수 있다. 상기 추가 장치(202)는 도 1에 도시된 상기 전송 신호(110)를 전송하고, 도 1에 도시된 상기 수신 신호(112)를 수신하거나, 또는 이들의 조합을 수행할 수 있다.
상기 추가 장치(202)는 도 1에 도시된 상기 통신 레벨(114)에 근거하거나 또는 그에 따라서 상기 통신 신호(108)를 통신할 수 있다. 상기 추가 장치(202)는 도 1의 상기 송신기 설정(120)에 근거하거나 또는 그에 따라서 전송하고, 도 1에 도시된 수신기 설정(122)에 근거하거나 또는 그에 따라서 수신하거나 또는 그의 조합을 수행할 수 있다.
상기 컴퓨팅 시스템(100)은 사용자 장치 또는 사용자 단말기들 사이에서 상기 통신 신호(108)를 통신할 수 있다. 상기 통신 신호(108)는 직접 링크(204)를 포함하거나 활용할 수 있다. 상기 직접 링크(204)는 서버, 라우터, 게이트 웨이, 엑세스 포인트, 리피터, 또는 이들의 조합과 같은 중간 장치를 사용하지 않고, 사용자 장치들 사이에서 직접적으로 통신 연결하는 것이다.
상기 직접 링크(204)는 통신 채널, 통신 프로토콜, 하드웨어 구성요소 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 직접 링크(204)는 사이드 링크(SideLink, TM), D2D(device-to-device) 연결, 이들의 메커니즘 또는 프로토콜, 또는 이들의 조합을 포함한다. 또한 예를 들어, 상기 집적 링크(204)는 송신기, 수신기, 포트, 커넥터, 또는 와이어, 도 1에 도시된 상기 캐리어 주파수의 특정예, 코딩-디코딩 매커니즘, 심벌 세트 또는 컨스털레이션(constellation) 또는 이들의 조합을 포함한다.
상기 직접 링크(204)는 신호 전달을 위해 상기 제2 장치(106)를 이용하지 않고, 사용자 단말기 또는 모바일 장치의 인스턴스들 사이에서 직접적으로 이동 통신을 제공하기 위한 통신 모드 또는 통신 타입을 포함할 수 있다. 상기 제2 장치(106)는 상기 제2 장치(106)를 통해 통신하지 않고 상기 제1 장치(102)와 상기 추가 장치(202) 사이에서 정보를 직접 교환하기 위하여, 캐리어 주파수 또는 주파수 밴드, MCS(modulation coding scheme), 코딩, 타임 슬롯, 신호, 신호 강도, 통신 표준 또는 통신 프로토콜 또는 이들의 조합을 위한 것과 같은 통신 제어 파라미터를 지정할 수 있다.
상기 직접 링크(204)는 목소리, 텍스트, 이미지, 명령, 또는 사용자 장치들 사이에서 교환되는 데이터의 조합과 같은 이동 통신을 포함할 수 있다. 상기 직접 링크(204)는 부속 장치에 연결되는 것과 다르거나 구별될 수 있고, 비셀룰러(non-cellular) 프로토콜을 사용하는 연결과 다르거나 구별될 수 있다. 예를 들어, 상기 직접 링크(204)는 블루투스 통신, 근거리 통신(near field communication, NFC), 또는 이들의 조합과 다르거나 분리될 수 있다. 더 예를 들면, 상기 직접 링크(204)는 무전기(walkie-talkies), 또는 다양한 신호 방송과 같은 고정 주파수 전용 통신과 구별될 수 있다.
상기 컴퓨팅 시스템(100)은 사용자 단말기 또는 엔드-유저 장치로써 모두 상기 장치(102) 및 상기 추가 장치(202)를 포함할 수 있고, 상기 직접 링크(204)를 통해 서로 직접적으로 상기 통신 신호(108)를 통신할 수 있다. 상기 컴퓨팅 시스템(100)은 상기 제1 장치(102)와 상기 추가 장치(202) 사이에서 상기 통신 신호(108)를 전달하는 상기 제2 장치(106)를 사용하지 않고, 상기 직접 링크(204)를 통해 서로 직접적으로 상기 통신 신호(108)를 통신하는 상기 제1 장치(102) 및 상기 추가 장치(202)를 포함할 수 있다.
상기 컴퓨팅 시스템(100)은 반복부(206)을 포함하는 상기 통신 신호(108)를 더 교환할 수 있다. 상기 반복부(206)는 다수의 다른 시점에 존재하는 동일한 정보를 포함하는 통신 신호(108) 내의 세그먼트이다. 상기 반복부(206)는 패킷 또는 리소스 블록과 같은 통신의 한 단위 내에서 또는 통신의 다른 단위에 걸쳐서 반복되는 정보를 포함할 수 있다.
상기 반복부(206)는 사용자 단말기 또는 엔드-포인트 장치와 기지국, 엑세스 노드, 라우터, 또는 이들의 조합 사이의 상기 통신 신호(108)에 대한 것일 수 있다. 또한, 상기 반복부(206)는 상기 직접 링크(204)를 활용하는 상기 통신 신호(108)에 대한 것일 수 있다. 상기 반복부(206)는 주파수, 시간 또는 이들의 조합과 같은 통신 리소스의 단위들에 걸쳐서 서로 인접하여 반복되는 정보로 바로 또는 연속적으로 반복되는 동일한 정보를 더 포함할 수 있다.
예를 들어, 상기 반복부(206)는 기준부 또는 파일럿 톤(pilot tone)을 포함한다. 더 예를 들면, 상기 반복부(206)는 1차적 동기화(210), 2차적 동기화(212) 또는 이들의 조합과 같은 동기화부(208)를 포함한다.
상기 동기화부(208)는 통신 장치 사이에서 공통 타이밍을 확립하기 위하여 이용되거나 지정된 상기 통신 신호(108) 내의 일부분이다. 상기 동기화부(208)는 심벌의 특정예 또는 특정 정보, 이의 타이밍 또는 기간, 이의 주파수 또는 상대적 위치, 이의 순서 또는 이들의 조합을 포함할 수 있다.
상기 동기화부(208)는 함께 다수의 장치를 동작시키기 위하여 정보, 자극(stimulus), 이들의 패턴, 또는 이들의 순서, 또는 이들의 조합을 포함할 수 있다. 상기 동기화부(208)는 독립적 타이밍, 동작, 프로세스 또는 이들의 조합을 이용하여 독립적으로 동작하는 상기 컴퓨팅 시스템(100) 내의 장치들 사이에서 타이밍, 동작, 프로세스, 사이클, 클럭 또는 이들의 조합을 정렬하거나 일치시킬 수 있다. 예를 들어, 상기 동기화부(208)는 통신 리소스에 걸쳐서 연속적으로 반복되거나 또는 바로 반복되는 특정 심벌을 포함한다.
좀더 구체적으로 예를 들면, 상기 동기화부(208)는 1차적 동기화 신호(PSS) 또는 1차적 사이드 링크 동기화 신호(PSSS)와 같은 1차적 동기화(210), 2차적 동기화 신호(SSS) 또는 2차적 사이드 링크 동기화 신호(SSSS)와 같은 2차적 동기화(212), 또는 이들의 조합을 포함한다. 상기 1차적 동기화(210)는 상기 2차적 동기화(212)와 관계하여, 타이밍의 전, 후, 또는 일치하여 발생하거나, 주파수의 위, 아래 또는 일치하여 발생하거나, 상대 위상 오프셋을 사용하여 발생하거나, 이들의 조합으로 발생할 수 있다.
상기 동기화부(208)는 특정 또는 기 설정된 내용, 포맷, 타이밍, 순서, 패턴, 구조, 특성, 물리적 특징, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 동기화부(208)는 하나 이상의 특정된, 기 설정된, 알려진 또는 지정된 심벌을 포함한다. 상기 동기화부(208)는 상기 컴퓨팅 시스템(100), 통신 프로토콜 또는 표준, 또는 이들의 조합에 의해 기 설정된 상기 심벌의 특정예 또는 특정값, 셀 식별, 심벌 위치, 변조 성상(constellation) 또는 방식, 또는 이들의 조합에 근거할 수 있다.
더 구체적인 예에 따르면, 상기 동기화부(208)는 슬롯, 타임, 주파수, 위상 또는 이들의 조합에 대한 것과 같이 별도의 전송 경우에 또는 기회에 전송되는 심벌의 동일 인스턴스(instance)를 포함한다. 또한, 더 구체적인 예에 따르면, 상기 동기화부(208)는 전송 경우에 또는 전송 기회에서 서로 인접하고, 서로 연속적(back-to-back)이며, 서로 경계를 공유하거나 또는 이들의 조합에 있고, 슬롯, 타임, 주파수, 위상 또는 이들의 조합을 포함하는 알려진 동기화 심벌을 포함한다.
상기 통신 신호(108)는 기준부(214)를 더 포함할 수 있다. 상기 기준부(214)는 기준 심벌, 파일럿 톤, 복조 기준 신호(DMRS), 또는 이들의 조합을 포함할 수 있다. 상기 컴퓨팅 시스템(100)은 도 1에 도시된 상기 초기 오프셋 추정(128)을 계산하기 위하여 상기 동기화부(208) 또는 상기 기준부(214)와 같은 상기 통신 신호(108)의 상기 반복부(206)를 사용할 수 있다.
상기 컴퓨팅 시스템(100)은 도 1에 도시된 동적 후보 세트(130)를 동적으로 생성하기 위하여 상기 초기 오프셋 추정(218)을 사용할 수 있다. 상기 컴퓨팅 시스템(100)은 도 1에 도시된 상기 레벨 오프셋(124)의 실제 예를 결정 또는 추정하기 위하여 상기 동적 후보 세트(130)를 사용할 수 있고, 장치들 사이의 통신을 위해 그에 맞춰 조정할 수 있다. 상기 초기 오프셋 추정(128), 상기 동적 후보 세트(130), 및 이들의 프로세스에 대해서 아래 구체적으로 서술하기로 한다.
상기 컴퓨팅 시스템(100)은 오프셋 산출 메커니즘을 포함할 수 있다. 상기 오프셋 산출 메커니즘은 상기 통신 신호(108)를 교환하기 위하여 상기 레벨 오프셋(124)을 산출 또는 처리하도록 고안된 방법, 프로세스, 회로 또는 이들의 조합을 포함할 수 있다. 상기 오프셋 산출 메커니즘은 상기 초기 오프셋 추정(128)을 산출하고, 상기 동적 후보 세트(130)를 동적으로 생성하며, 이들을 처리하거나 또는 이들의 조합을 수행할 수 있다. 상기 오프셋 산출 메커니즘에 대해서 아래 상세하게 기술하기로 한다.
상기 컴퓨팅 시스템(100)은 레벨 범위(220)를 처리할 수 있다. 상기 레벨 범위(220)는 상기 통신 레벨(114)의 실제 예를 포함하는 한 세트의 주파수를 포함할 수 있다. 상기 레벨 범위(220)는 CFO 구현의 잠재성을 포함하는 범위를 포함할 수 있다. 상기 레벨 범위(220)는 제1 경계(222) 및 제2 경계(224)에 근거할 수 있다. 상기 제1 경계(222) 및 상기 제2 경계(224)는 상기 레벨 범위(220)에 대한 끝과 경계를 정의할 수 있다.
예를 들어, 상기 제1 경계(222) 및 상기 제2 경계(224) 각각은 상기 레벨 범위(220)의 끝 주파수에 기초한다. 또 예를 들면, 상기 레벨 범위(220)는 도 1에 도시된 간격 범위(118)에 근거한다.
상기 컴퓨팅 시스템(100)은 간격 세트(226)에 기초하여 상기 레벨 오프셋(124)을 처리할 수 있다. 상기 간격 세트(226)는 상기 통신 신호(108)과 관련된 한 그룹의 타임 간격을 포함할 수 있다. 상기 간격 세트(226)은 상기 통신 신호(108)의 한 싱글 유닛 또는 한 섹션 또는 그 안의 일부분을 제1 간격(228), 제2 간격(230), 제3 간격(232) 또는 이들의 조합과 같은 다수의 서브 그룹으로 분할 수 있다.
더 구체적으로 예를 들면, 상기 간격 세트(226)는 각 한 주기에 대응하는 상기 제1 간격(228) 및 상기 제2 간격(230)을 갖는 상기 동기화 신호 또는 동기화부(208)의 다수의 기간을 포함한다. 상기 동기화 신호는 상기 제1 간격(228), 상기 제2 간격(230) 또는 이들의 조합에 대응하는 기간 또는 주파수로 주기적으로 통신할 수 있다.
상기 제1 간격(228), 상기 제2 간격(230), 상기 제3 간격(232) 또는 이들의 조합은 상기 통신 신호(108) 내에서 기간이 서로 중첩하지 않을 수 있다. 예를 들면, 상기 제1 간격(228)은 상기 통신 신호(108)의 첫번째 1/3을 포함하고, 상기 제2 간격(230)은 상기 통신 신호(108)의 두번째 1/3를 포함하며, 상기 제3 간격(232)은 상기 통신 신호(108)의 마지막 1/3을 포함한다.
상기 컴퓨팅 시스템(100)은 상기 간격 세트(226)에 따라 다수의 시간 간격에 걸쳐서 반복되는 방법으로 상기 레벨 오프셋(124)을 처리할 수 있다. 예를 들어, 상기 컴퓨팅 시스템(100)은 상기 간격 세트(226) 내의 각 간격에 대해 상기 초기 오프셋 추정(128)을 산출하고, 상기 동적 후보 세트(130) 또는 그 안의 일부분을 생성하며, 또는 이들의 조합을 수행한다. 상기 컴퓨팅 시스템(100)은 상기 레벨 오프셋(124)을 처리하기 위해 반복적인 처리 결과를 활용한다.
더 구체적인 예에 따르면, 상기 컴퓨팅 시스템(100)은 제1 추정(236), 제2 추정(238), 제3 추정(240) 또는 이들의 조합을 포함하는 상기 초기 추정 세트(234)를 계산한다. 상기 초기 추정 세트(234)는 상기 간격 세트(226)에 대응하는 상기 초기 오프셋 추정의 예를 포함할 수 있다. 상기 초기 추정 세트(234)는 상기 레벨 오프셋(124)의 하나 또는 동일한 예에 대한 처리 시에 상기 초기 오프셋 추정(128)의 다수의 예를 포함할 수 있다.
상기 제1 추정(236), 상기 제2 추정(238), 및 상기 제3 추정(240)은 처리 간격에 대응하는 상기 초기 오프셋 추정(128)의 일 예가 될 수 있다. 계속해서 예를 들면, 상기 제1 추정(236)은 상기 제1 간격(228)에 대응하고, 상기 제2 추정(238)은 상기 제2 간격(230)에 대응하며, 상기 제3 추정(240)은 상기 제3 간격(232)에 대응한다.
더 구체적으로 예를 들면, 상기 컴퓨팅 시스템(100)은 제1 서브 그룹(244), 제2 서브 그룹(246), 제3 서브 그룹(248) 또는 이들의 조합과 같은 동적 후보 서브 그룹(242)을 생성한다. 상기 동적 후보 서브 그룹(242)은 상기 동적 후보 세트(130)에 대한 상기 레벨 오프셋(124)의 하나 이상의 후보를 포함할 수 있다. 상기 동적 후보 서브 그룹(242)은 상기 동적 후보 세트(130)의 전체 세트보다 적고, 그 안에 있는 하나 이상의 후보들을 포함할 수 있다.
상기 동적 후보 서브 그룹(242)은 상기 간격 세트(226)에 대응할 수 있다. 계속해서 예를 들면, 상기 제1 서브 그룹(244)은 상기 제1 간격(228)에 대응하고, 상기 제2 서브 그룹(246)은 상기 제2 간격(230)에 대응하며, 상기 제3 서브 그룹(248)은 상기 제3 간격(232)에 대응한다.
설명을 위해, 상기 동적 후보 서브 그룹(242)은 3개의 동기화 구간에 대응하는 각 시간 간격에 대해 3개의 후보를 포함하는 것으로 도시되었다. 그러나, 상기 동적 후보 서브 그룹(242)은 각 시간 간격에 대해서 하나 또는 그 이상과 같은 임의의 개수의 후보들을 포함할 수 있다. 또한, 상기 동적 후보 서브 그룹(242)은 시간 간격들에 걸쳐서 다른 개수의 후보들을 포함할 수 있다.
추가적인 설명을 위하여, 상기 오프셋 산출 매커니즘은 3개의 간격, 추정 및 후보 서브 그룹들을 이용하는 것으로 도시되고 논의되었다. 그러나, 상기 오프셋 산출 매커니즘은 다수의 간격을 이용하지 않고, 하나의 간격에서 상기 레벨 오프셋(124)을 처리할 수 있다. 또한, 상기 오프셋 산출 매커니즘은 비순차적인 간격을 사용하거나, 2개 또는 그 이상의 간격들의 세트를 사용하거나, 또는 이들의 조합을 사용하여 처리할 수 있다.
또한, 설명을 위하여, 상기 컴퓨팅 시스템(100)은 상기 직접 링크(204)에 대해서, 그리고 상기 제1 장치(102) 및 상기 추가 장치(202)를 포함하는 사용자 단말기 사이에서 통신을 위해서 상기 레벨 오프셋(124)을 처리하는 것으로 논의되었다. 그러나, 상기 컴퓨팅 시스템(100)은 사용자 단말기와 기지국 또는 엑세스 노드 사이에서 WiFi 통신, 유선 통신, 도 1에 도시된 상기 네트워크(104)를 통한 통신 또는 이들의 조합과 같은 다른 통신에 대해서 상기 레벨 오프셋(124)을 처리할 수 있다.
도 3을 참조하면, 일 실시예에 따른 상기 컴퓨팅 시스템(100)의 예시도가 블록도 형태로 도시된다. 상기 컴퓨팅 시스템(100)은 상기 제1 장치(102), 상기 네트워크(104) 및 제2 장치(106)를 포함한다.
상기 제1 장치(102)는 제1 장치 전송(308) 내의 정보를 상기 네트워크(104)를 통해 상기 제2 장치(106)로 전송할 수 있다. 상기 제2 장치(106)는 제2 장치 전송(310) 내의 정보를 상기 네트워크(104)를 통해 상기 제1 장치(102)로 전송할 수 있다.
설명을 위해, 상기 컴퓨팅 시스템(100)은 클라이언트 장치로써 상기 제1 장치(102)를 도시하였으나, 상기 컴퓨팅 시스템(100)는 다른 형태의 장치로써 상기 제1 장치(102)를 구비할 수 있다. 예를 들면, 상기 제1 장치(102)는 표시 인터페이스를 갖는 서버일 수 있다.
또한, 설명을 목적으로, 상기 컴퓨팅 시스템(100)은 기지국으로써 상기 제2 장치(106)를 구비하는 것으로 도시하였으나, 상기 컴퓨팅 시스템(100)은 다른 형태의 장치로써 상기 제2 장치(106)를 구비할 수 있다. 예를 들어, 상기 제2 장치(106)는 클라이언트 장치일 수 있다.
본 발명의 본 실시예에서 설명을 간소화 하기 위하여, 상기 제1 장치(102)가 클라이언트 장치로써 기술되고, 상기 제2 장치(106)가 서버 장치로써 기술될 수 있다. 본 발명의 실시예는 장치의 형태에 대해서 이러한 선택으로 제한되지 않는다. 상기한 선택은 본 발명의 실시예의 일 예시이다.
상기 제1 장치(102)는 제1 제어 회로(312), 제1 저장 회로(314), 제1 통신 회로(316), 제1 사용자 인터페이스(318), 및 제1 위치 회로(320)를 포함할 수 있다. 상기 제1 제어 회로(312)는 제1 제어 인터페이스(322)를 포함할 수 있다. 상기 제1 제어 회로(312)는 상기 컴퓨팅 시스템(100)의 지능을 제공하기 위하여 제1 소프트웨어(326)을 실행할 수 있다.
상기 제1 제어 회로(312)는 다수의 다른 방법으로 구현될 수 있다. 예를 들어, 상기 제1 제어 회로(312)는 프로세서, 응용 주문형 집적회로(application specific integrated circuit: ASIC), 내장형 프로세서, 마이크로프로세서, 하드웨어 제어 로직, 하드웨어 유한 상태 기계(hardware finite state machine(FSM)), 디지털 신호 프로세서(DSP), 또는 이들의 조합일 수 있다. 상기 제1 제어 인터페이스(322)는 상기 제1 제어 회로(312)와 상기 제1 장치(102) 내의 다른 기능 유닛 또는 회로들 사이의 통신을 위해 사용될 수 있다. 또한, 상기 제1 제어 인터페이스(322)는 상기 제1 장치(102)의 외부에서의 통신을 위해 사용될 수 있다.
상기 제1 제어 인터페이스(322)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 제1 장치(102) 외부의 소스 및 목적지를 나타낸다.
상기 제1 제어 인터페이스(322)는 다른 방법으로 구현될 수 있고, 상기 제1 제어 인터페이스(322)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현을 포함할 수 있다. 예를 들어, 상기 제1 제어 인터페이스(322)는 압력 센서, 관성 센서, 미세전자기계 시스템(MEMS), 광학 회로, 도파관, 무선 회로, 유선 회로, 또는 이들의 조합으로 구현될 수 있다.
상기 제1 저장 회로(314)는 제1 소프트웨어(326)를 저장할 수 있다. 상기 제1 저장 회로(314)는 입력되는 이미지를 나타내는 데이터, 이전에 표현된 이미지를 나타내는 데이터, 사운드 파일들 또는 이들의 조합과 같은 관련 정보를 저장할 수 있다.
상기 제1 저장 회로(314)는 휘발성 메모리, 비휘발성 메모리, 내부 메모리, 외부 메모리 또는 이들의 조합일 수 있다. 예를 들어, 상기 제1 저장 회로(314)는 비휘발성 랜덤 액세스 메모리(NVRAM)와 같은 비휘발성 스토리지, 플래쉬 메모리, 디스크 스토리지, 또는 스태틱 랜덤 엑세스 메모리(SRAM)와 같은 휘발성 스토리지일 수 있다.
상기 제1 저장 회로(314)는 제1 저장 인테페이스(324)를 포함할 수 있다. 상기 제1 저장 인터페이스(324)는 상기 제1 저장 회로(314)와 상기 제1 장치(102)의 다른 기능 유닛 또는 회로들 사이에서 통신을 위해 사용될 수 있다. 또한, 상기 제1 저장 인터페이스(324)는 상기 제1 장치(102)의 외부에서 통신을 위해 사용될 수 있다.
상기 제1 저장 인터페이스(324)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 제1 장치(102) 외부의 소스 및 목적지를 나타낸다.
상기 제1 저장 인터페이스(324)는 상기 제1 저장 회로(314)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현을 포함할 수 있다. 상기 제1 저장 인터페이스(324)는 상기 제1 제어 인터페이스(322)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제1 통신 회로(316)는 상기 제1 장치(102)로 및 부터 외부 통신을 활성화시킬 수 있다. 예를 들어, 상기 제1 통신 회로(316)는 상기 제1 장치(102)가 상기 제2 장치(106), 다른 장치, 주변 장치 또는 데스크탑 컴퓨터와 같은 부착물, 네트워크(104) 또는 이들의 조합과 통신할 수 있도록 허가할 수 있다.
상기 제1 통신 회로(316)는 상기 네트워크(104)의 일부분으로써 기능하기 위하여 상기 제1 장치(102)를 허용하는 통신 허브로써 기능할 수 있고, 상기 네트워크(104)에서의 엔드 포인트 또는 단말기 유닛으로 한정되지 않는다.
상기 제1 통신 회로(316)는 네트워크(104)와의 상호 작용을 위한 마이크로 전자 기기 또는 안테나와 같은 능동 또는 수동 소자를 포함할 수 있다.
상기 제1 통신 회로(316)는 통신 신호들을 전송, 포멧, 수신, 검출, 디코딩, 추가 처리 또는 이들의 조합을 위해 베이스 밴드 장치 또는 부품, 모뎀, 디지털 신호 프로세서, 또는 이들의 조합을 포함할 수 있다. 상기 제1 통신 회로(316)는 전압, 전류, 디지털 정보 또는 이들의 조합을 처리하기 위한 하나 이상의 부분, 예를 들어, A/D 컨버터, D/A 컨버터, 필터, 증폭기, 프로세서 타입 회로 또는 이들의 조합을 포함할 수 있다. 상기 제1 통신 회로(316)는 정보를 저장하기 위한 하나 이상의 부분, 예를 들어 캐시(Cache) 또는 RAM 메모리, 레지스터, 또는 이들의 조합을 포함할 수 있다.
상기 제1 통신 회로(316)는 제1 인터-디바이스(inter-device) 인터페이스(317)에 연결될 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 분리된 장치와 신호를 물리적으로 통신하기 위한 장치의 일부 또는 장치가 될 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 다른 장치로 신호를 전송하거나 다른 장치로부터 신호를 수신함으로써 통신할 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 무선 신호를 위한 하나 이상의 안테나, 유선 신호를 위한 물리적 커넥터 및 송/수신기 또는 이들의 조합을 포함할 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 전방향 안테나, 와이어, 안테나 칩, 세라믹 안테나 또는 이들의 조합을 포함할 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 포트, 와이어, 리피터, 커넥터, 필터, 센서 또는 이들의 조합을 더 포함할 수 있다.
상기 제1 인터-디바이스 인터페이스(317)는 전자기파 형태로 파워를 검출하거나 파워에 응답할 수 있고, 상기 제2 장치 전송(310)을 포함하는 신호를 수신하기 위하여 상기 제1 통신 회로(316)에 검출 결과를 제공할 수 있다. 상기 제1 인터-디바이스 인터페이스(317)는 제1 장치 전송(308)을 포함하는 신호를 전송하기 위하여 제1 통신 회로(316)에 의해 공급되는 전류 또는 전압에 경로를 제공하거나 이에 응답할 수 있다.
상기 제1 통신 회로(316)는 제1 통신 인터페이스(328)을 포함할 수 있다. 상기 제1 통신 인터페이스(328)는 상기 제1 통신 회로(316) 및 상기 제1 장치(102)의 다른 기능 유닛 또는 회로 사이에서 통신을 위해 사용될 수 있다. 상기 제1 통신 인터페이스(328)는 다른 기능 유닛/회로로부터 정보를 수신하거나 다른 기능 유닛/회로에 정보를 전송할 수 있다.
상기 제1 통신 인터페이스(328)는 기능 유닛/회로가 상기 제1 통신 회로(316)와 인터페이스하는 것에 따라 다른 구현들을 포함할 수 있다. 상기 제1 통신 인터페이스(328)는 상기 제1 제어 인터페이스(322)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제1 유저 인터페이스(318)는 사용자(미도시)가 상기 제1 장치(102)와의 인터페이스 및 상호 작용을 가능하게 한다. 상기 제1 유저 인터페이스(318)는 입력 장치 및 출력 장치를 포함할 수 있다. 상기 제1 유저 인터페이스(318)의 상기 입력 장치의 예로, 데이터 및 통신 입력을 제공하기 위한 키패드, 터치패드, 소프트키, 키보드, 마이크로폰, 원격 신호를 수신하기 위한 적외선 센서, 또는 이들의 조합을 포함할 수 있다.
상기 제1 유저 인터페이스(318)는 제1 표시 인터페이스(330)를 포함할 수 있다. 상기 제1 표시 인터페이스(330)는 출력 장치를 포함할 수 있다. 상기 제1 표시 인터페이스(330)는 디스플레이, 프로젝터, 비디오 스크린, 스피커, 또는 이들의 조합을 포함할 수 있다.
상기 제1 제어 회로(312)는 상기 컴퓨팅 시스템(100)에 의해서 발생된 정보를 표시하기 위하여 상기 제1 유저 인터페이스(318)를 동작할 수 있다. 상기 제1 제어 회로(312)는 상기 제1 위치 회로(320)로부터 위치 정보를 수신하는 것을 포함하는 상기 컴퓨팅 시스템(100)의 다른 기능을 위하여 상기 제1 소프트웨어(326)를 실행할 수 있다. 상기 상기 제1 제어 회로(312)는 상기 제1 통신 회로(316)를 통해 상기 네트워크(104)와 상호작용을 위해 제1 소프트웨어(326)를 더 실행할 수 있다.
상기 제1 위치 회로(320)는 예를 들어, 상기 제1 장치(102)의 위치 정보, 커런트 헤딩(current heading), 커런트 가속도(current acceleration), 커런트 스피드를 생성할 수 있다. 상기 제1 위치 회로(320)는 다양하게 구현될 수 있다. 예를 들어, 상기 제1 위치 회로(320)는 글로벌 포지셔닝 시스템(GPS), 관성 항법 시스템, 셀룰러-타워 위치 시스템, 압력 위치 시스템 또는 이들의 어느 조합 중 적어도 일부로 기능한다. 또 예를 들면, 상기 제1 위치 회로(320)는 가속도계 또는 GPS 수신기와 같은 구성 요소를 활용한다.
상기 제1 위치 회로(320)는 제1 위치 인터페이스(332)를 포함할 수 있다. 상기 제1 위치 인터페이스(332)는 상기 제1 위치 회로(320)와 상기 제1 장치(102)의 다른 기능 유닛 또는 회로와의 사이에서 통신을 위하여 사용될 수 있다. 또한, 상기 제1 위치 인터페이스(332)는 상기 제1 장치(102)의 외부와 통신을 위하여 사용될 수 있다.
상기 제1 위치 인터페이스(332)는 다른 기능 유닛/회로 또는 외부 소스로부터 정보를 수신할 수 있고, 다른 기능 유닛/회로 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 제1 장치(102)의 소스 및 상기 제1 장치(102)의 외부 목적지를 나타낸다.
상기 제1 위치 인터페이스(332)는 기능 유닛/회로 또는 외부 유닛/회로가 상기 제1 위치 회로(320)와 인터페이스되는 것에 따라 다른 구현을 포함할 수 있다. 상기 제1 위치 인터페이스(332)는 상기 제1 제어 회로(312)의 구현과 유사한 기술 및 기법으로 구현될 수 있다.
상기 제2 장치(106)는 상기 제1 장치(102)를 갖는 다수의 장치 실시예에서 본 발명의 실시예를 구현하는데 최적화될 수 있다. 상기 제2 장치(106)는 상기 제1 장치(102)와 비교하여 추가적인 또는 더 고성능의 처리 능력을 제공할 수 있다. 상기 제2 장치(106)는 제2 제어 회로(334), 제2 통신 회로(336), 제2 유저 인터페이스(338) 및 제2 저장 회로(346)을 포함할 수 있다.
상기 제2 유저 인터페이스(338)는 사용자(미도시)가 상기 제2 장치(106)와 인터페이스 및 상호 작용을 가능하게 할 수 있다. 상기 제2 유저 인터페이스(338)는 입력 장치 및 출력 장치를 포함할 수 있다. 상기 제2 유저 인터페이스(338)의 상기 입력 장치의 예로, 데이터 및 통신 입력을 제공하기 위한 키패드, 터치패드, 소프트키, 키보드, 마이크로폰, 또는 이들의 조합을 포함할 수 있다. 상기 제2 유저 인터페이스(338)의 상기 출력 장치의 예로, 제2 표시 인터페이스(340)를 포함할 수 있다. 상기 제2 표시 인터페이스(340)는 디스플레이, 프로젝터, 비디오 스크린, 스피커, 또는 이들의 조합을 포함할 수 있다.
상기 제2 제어 회로(334)는 상기 컴퓨팅 시스템(100)의 제2 장치(106)에 지능을 제공하기 위하여 제2 소프트웨어(342)를 실행할 수 있다. 상기 제2 소프트웨어(342)는 상기 제1 소프트웨어(326)와 연관되어 동작할 수 있다. 상기 제2 제어 회로(334)는 상기 제1 제어 회로(312)와 비교하여 추가적인 성능을 제공할 수 있다.
상기 제2 제어 회로(334)는 정보를 표시하기 위하여 상기 제2 유저 인터페이스(338)를 구동시킬 수 있다. 상기 제2 제어 회로(334)는 상기 네트워크(104)를 통해 상기 제1 장치(102)와 통신하는 상기 제2 통신 회로(336)를 구동시키는 것을 포함하는 상기 컴퓨팅 시스템(100)의 다른 기능을 위하여 상기 제2 소프트웨어(342)를 실행할 수 있다.
상기 제2 제어 회로(334)는 많은 다른 방법으로 구현될 수 있다. 예를 들어, 상기 제2 제어 회로(334)는 프로세서, 임베디드 프로세서, 마이크로프로세서, 하드웨어 제어 로직, 하드웨어 유한 상태 기계(hardware finite state machine(FSM)), 디지털 신호 프로세서(DSP), 또는 이들의 조합일 수 있다.
상기 제2 제어 회로(334)는 제2 제어 인터페이스(344)를 포함할 수 있다. 상기 제2 제어 인터페이스(344)는 상기 제2 제어 회로(334) 및 상기 제2 장치(106)의 다른 기능 유닛 또는 회로 사이에서 통신을 위하여 사용될 수 있다. 상기 제2 제어 인터페이스(344)는 상기 제2 장치(106)의 외부와의 통신을 위하여 사용될 수도 있다.
상기 제2 제어 인터페이스(344)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 제2 장치(106) 외부의 소스 및 목적지를 나타낸다.
상기 제2 제어 인터페이스(344)는 다른 방법으로 구현될 수 있고, 상기 제2 제어 인터페이스(344)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현들을 포함할 수 있다. 예를 들어, 상기 제2 제어 인터페이스(344)는 압력 센서, 관성 센서, 미세전자기계 시스템(MEMS), 광학 회로, 도파관, 무선 회로, 유선 회로, 또는 이들의 조합으로 구현될 수 있다.
상기 제2 저장 회로(346)는 제2 소프트웨어(342)를 저장할 수 있다. 상기 제2 저장 회로(346)는 입력되는 이미지를 나타내는 데이터, 이전에 표현된 이미지를 나타내는 데이터, 사운드 파일들 또는 이들의 조합과 같은 정보를 저장할 수 있다. 상기 제2 저장 회로(346)는 상기 제1 저장 회로(314)를 보충하기 위하여 추가적인 저장 용량을 제공하는 크기를 가질 수 있다.
설명을 위하여, 상기 제2 저장 회로(346)가 하나의 구성 요소로 도시되었으나, 상기 제2 저장 회로(346)는 여러 개의 저장 요소가 분사될 수 있다. 또한, 설명을 위하여 상기 컴퓨팅 시스템(100)은 단일 계층 저장 시스템으로서 상기 제2 저장 회로(346)를 갖는 것으로 도시되었으나, 상기 컴퓨팅 시스템(100)은 다른 구성으로 상기 제2 저장 회로(346)를 구비할 수 있다. 예를 들어, 상기 제2 저장 회로(346)는 캐싱(caching), 메인 메모리, 회전 미디어, 또는 오프라인 스토리지의 다른 레벨을 포함하는 메모리 계층 시스템을 형성하기 위한 다른 저장 기술로 형성된다.
상기 제2 저장 회로(346)는 휘발성 메모리, 비휘발성 메모리, 내부 메모리, 외부 메모리 또는 이들의 조합일 수 있다. 예를 들어, 상기 제2 저장 회로(346)는 비휘발성 랜덤 액세스 메모리(NVRAM)와 같은 비휘발성 스토리지, 플래쉬 메모리, 디스크 스토리지, 또는 스태틱 랜덤 엑세스 메모리(SRAM)와 같은 휘발성 스토리지일 수 있다.
상기 제2 저장 회로(346)는 제2 저장 인터페이스(348)를 포함할 수 있다. 상기 제2 저장 인터페이스(348)는 상기 제2 저장 회로(346)와 상기 제2 장치(106)의 다른 기능 유닛 또는 회로들 사이에서 통신을 위해 사용될 수 있다. 또한, 상기 제2 저장 인터페이스(348)는 상기 제2 장치(106)의 외부에서 통신을 위해 사용될 수 있다.
상기 제2 저장 인터페이스(348)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 제2 장치(106) 외부의 소스 및 목적지를 나타낸다.
상기 제2 저장 인터페이스(348)는 상기 제2 저장 회로(346)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현들을 포함할 수 있다. 상기 제2 저장 인터페이스(348)는 상기 제2 제어 인터페이스(344)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제2 통신 회로(336)는 상기 제2 장치(106)로 및 부터의 외부 통신을 활성화시킬 수 있다. 예를 들어, 상기 제2 통신 회로(336)는 상기 네트워크(104)를 통해 상기 제1 장치(102)와 통신할 수 있도록 상기 제2 장치(106)를 허가할 수 있다.
상기 제2 통신 회로(336)는 상기 네트워크(104)의 부분으로써 기능하기 위하여 사기 제2 장치(106)를 허용하는 통신 허브로써 기능할 수 있으며, 상기 네트워크(104) 측의 엔드 포인트 또는 단말기 유닛으로 한정되지 않는다. 상기 제2 통신 회로(336)는 상기 네트워크(104)와의 상호 작용을 위한 마이크로 전자 기기 또는 안테나와 같은 능동 또는 수동 소자를 포함할 수 있다.
상기 제2 통신 회로(336)는 통신 신호들을 전송, 포멧, 수신, 검출, 디코딩, 추가 처리 또는 이들의 조합을 위해 베이스 밴드 장치 또는 부품, 모뎀, 디지털 신호 프로세서, 또는 이들의 조합을 포함할 수 있다. 상기 제2 통신 회로(336)는 전압, 전류, 디지털 정보 또는 이들의 조합을 처리하기 위한 하나 이상의 부분, 예를 들어, A/D 컨버터, D/A 컨버터, 필터, 증폭기, 프로세서 타입 회로 또는 이들의 조합을 포함할 수 있다. 상기 제2 통신 회로(336)는 정보를 저장하기 위한 하나 이상의 부분, 예를 들어 캐시(Cache) 또는 RAM 메모리, 레지스터, 또는 이들의 조합을 포함할 수 있다.
상기 제2 통신 회로(336)는 제2 인터-디바이스 인터페이스(337)에 연결될 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 분리된 장치와 신호를 물리적으로 통신하기 위한 장치의 일부 또는 장치가 될 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 다른 장치로 신호를 전송하거나 다른 장치로부터 신호를 수신함으로써 통신할 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 무선 신호를 위한 하나 이상의 안테나, 유선 신호를 위한 물리적 커넥터 및 송/수신기 또는 이들의 조합을 포함할 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 전방향 안테나, 와이어, 안테나 칩, 세라믹 안테나 또는 이들의 조합을 포함할 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 포트, 와이어, 리피터, 커넥터, 필터, 센서 또는 이들의 조합을 포함할 수 있다.
상기 제2 인터-디바이스 인터페이스(337)는 전자기파 형태로 파워를 검출하거나 파워에 응답할 수 있고, 상기 제1 장치 전송(308)을 포함하는 신호를 수신하기 위하여 상기 제2 통신 회로(336)에 검출 결과를 제공할 수 있다. 상기 제2 인터-디바이스 인터페이스(337)는 제2 장치 전송(310)을 포함하는 신호를 전송하기 위하여 제2 통신 회로(336)에 의해 공급되는 전류 또는 전압에 경로를 제공하거나 이에 응답할 수 있다.
상기 제2 통신 회로(336)는 제2 통신 인터페이스(350)을 포함할 수 있다. 상기 제2 통신 인터페이스(350)는 상기 제2 통신 회로(336) 및 상기 제2 장치(106)의 다른 기능 유닛 또는 회로 사이에서 통신을 위해 사용될 수 있다. 상기 제2 통신 인터페이스(350)는 다른 기능 유닛/회로로부터 정보를 수신하거나 다른 기능 유닛/회로에 정보를 전송할 수 있다.
상기 제2 통신 인터페이스(350)는 기능 유닛/회로가 상기 제2 통신 회로(336)와 인터페이스하는 것에 따라 다른 구현들을 포함할 수 있다. 상기 제2 통신 인터페이스(350)는 상기 제2 제어 인터페이스(344)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제1 통신 회로(316)는 상기 제1 장치 전송(308)에서 상기 제2 장치(106)로 정보를 보내기 위하여 상기 네트워크(104)와 결합될 수 있다. 상기 제2 장치(106)는 상기 네트워크(104)의 상기 제1 장치 전송(308)으로부터 상기 제2 통신 회로(336)에 정보를 수신할 수 있다.
상기 제2 통신 회로(336)는 상기 제2 장치 전송(310)에서 상기 제1 장치(102)로 정보를 보내기 위하여 상기 네트워크(104)와 결합될 수 있다. 상기 제1 장치(102)는 상기 네트워크(104)의 상기 제2 장치 전송(310)으로부터 상기 제1 통신 회로(316)에 정보를 수신할 수 있다. 상기 컴퓨팅 시스템(100)는 상기 제1 제어 회로(312), 상기 제2 제어 회로(334) 또는 이들의 조합에 의해서 실행될 수 있다. 설명을 위하여, 상기 제2 장치(106)가 상기 제2 유저 인터페이스(338), 상기 제2 저장 회로(346), 상기 제2 제어 회로(334) 및 제2 통신 회로(336)로 분할되는 것을 도시하였으나, 상기 제2 장치(106)는 다른 분할 구조를 가질 수도 있다. 예를 들어, 상기 제2 소프트웨어(342)는 그 기능의 일부 또는 전부가 상기 제2 제어 회로(334) 및 제2 통신 회로(336)에서 수행될 수 있도록 다르게 분할될 수 있다. 또한, 상기 제2 장치(106)는 명확성을 위하여 도 3에 도시하지는 않았지만, 다른 기능 유닛 또는 회로를 포함할 수 있다.
상기 제1 장치(102) 내의 상기 기능 유닛 또는 회로들은 다른 기능 유닛 또는 회로들과 개별적 및 독립적으로 작동할 수 있다. 상기 제1 장치(102)는 상기 제2 장치(106) 및 상기 네트워크(104)와 개별적 및 독립적으로 동작할 수 있다.
상기 제2 장치(106) 내의 상기 기능 유닛 또는 회로들은 다른 기능 유닛 도는 회로들과 개별적 및 독립적으로 작동할 수 있다. 상기 제2 장치(106)는 상기 제1 장치(102) 및 상기 네트워크(104)와 개별적 및 독립적으로 동작할 수 있다.
상기에 기술된 상기 기능 유닛 및 회로들은 하드웨어로 구현될 수 있다. 예를 들어, 상기 기능 유닛 또는 회로들 중 하나 이상은 게이트, 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어, 압력 센서, 관성 센서, 미세전자기계 시스템(MEMS), 수동 소자, 상기 소프트웨어 기능을 수행하기 위한 명령을 갖는 물리적 비휘발성 기록매체, 이들 중 일부 또는 이들의 조합으로 구현될 수 있다.
설명을 위하여, 상기 컴퓨팅 시스템(100)은 상기 제1 장치(102) 및 상기 제2 장치(106)의 동작으로 설명되었다. 그러나, 상기 제1 장치(102) 및 상기 제2 장치(106)가 상기 컴퓨팅 시스템(100)의 임의의 블록들 및 기능들을 동작시키는 것으로 이해될 수 있다.
도 4를 참조하면, 일 실시예에 따른 상기 컴퓨터 시스템(100)의 실시예가 블록도 형태로 도시된다. 상기 제1 장치(102)는 상기 네트워크(104)를 통해 상기 제1 장치 전송(308)에 정보를 상기 추가 장치(202)로 전송할 수 있다. 상기 추가 장치(202)는 상기 네트워크(104)를 통해 제3 장치 전송(410)에 정보를 상기 제1 장치(102)로 전송할 수 있다.
설명을 위하여, 상기 컴퓨팅 시스템(100)이 서버로써 상기 추가 장치(202)를 구비하는 것으로 도시하였으나, 상기 컴퓨팅 시스템(100)은 다른 형태의 장치로써 상기 추가 장치(202)를 구비할 수 있다. 예를 들어, 상기 추가 장치(202)는 클라이언트 장치이다.
본 발명의 본 실시예에 대한 설명의 간소화를 위하여, 상기 추가 장치(202)는 클라이언트 장치로써 묘사될 것이다. 본 발명의 실시예는 장치의 형태에 있어서 이 선택에 한정되지 않는다. 상기 선택은 본 발명의 일 실시예이다.
상기 추가 장치(202)는 상기 제1 장치(102)에 비하여 추가 성능 또는 더 고성능 처리 능력을 제공할 수 있다. 상기 추가 장치(202)는 제3 제어 회로(434), 제3 통신 회로(436), 및 제3 유저 인터페이스(438)를 포함할 수 있다.
상기 제3 유저 인터페이스(438)는 사용자(미도시)가 상기 추가 장치(202)와 인터페이스 및 상호 작용을 하도록 허용할 수 있다. 상기 제3 유저 인터페이스(438)는 입력 장치 및 출력 장치를 포함할 수 있다. 상기 제3 유저 인터페이스(438)의 상기 입력 장치의 예로, 데이터 및 통신 입력을 제공하기 위한 키패드, 터치패드, 터치스크린, 소프트키, 키보드, 마이크로폰, 또는 이들의 조합을 포함할 수 있다. 상기 제3 유저 인터페이스(438)의 상기 출력 장치의 예로, 제3 표시 인터페이스(440)를 포함할 수 있다. 상기 제3 표시 인터페이스(440)는 디스플레이, 프로젝터, 비디오 스크린, 스피커, 또는 이들의 조합을 포함할 수 있다.
상기 제3 제어 회로(434)는 상기 컴퓨팅 시스템(100)의 상기 추가 장치(202)에 지능을 제공하기 위하여 제3 소프트웨어(442)를 실행할 수 있다. 상기 제3 소프트웨어(442)는 도 3의 상기 제1 소프트웨어(326), 상기 제2 소프트웨어(342) 또는 이들의 조합과 연관되어 동작할 수 있다. 상기 제3 제어 회로(434)는 상기 제1 제어 회로(312)와 비교하여 추가적인 성능을 제공할 수 있다.
상기 제3 제어 회로(434)는 정보를 표시하기 위하여 상기 제3 유저 인터페이스(438)를 구동시킬 수 있다. 상기 제3 제어 회로(434)는 상기 네트워크(104)를 통해 상기 제1 장치(102), 상기 제2 장치(106) 또는 이들의 조합과 통신하는 상기 제3 통신 회로(436)를 구동시키는 것을 포함하는 상기 컴퓨팅 시스템(100)의 다른 기능을 위하여 상기 제3 소프트웨어(442)를 실행할 수 있다.
상기 제3 제어 회로(434)는 많은 다른 방법으로 구현될 수 있다. 예를 들어, 상기 제3 제어 회로(434)는 프로세서, ASIC, 임베디드 프로세서, 마이크로프로세서, 하드웨어 제어 로직, 하드웨어 유한 상태 기계(hardware finite state machine(FSM)), 디지털 신호 프로세서(DSP), 또는 이들의 조합일 수 있다.
상기 제3 제어 회로(434)는 제3 제어 인터페이스(444)를 포함할 수 있다. 상기 제3 제어 인터페이스(444)는 상기 제3 제어 회로(434) 및 상기 추가 장치(202)의 다른 기능 유닛 또는 회로 사이에서 통신을 위하여 사용될 수 있다. 상기 제3 제어 인터페이스(444)는 상기 추가 장치(202)의 외부와의 통신을 위하여 사용될 수도 있다.
상기 제3 제어 인터페이스(344)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 추가 장치(202) 외부의 소스 및 목적지를 나타낸다.
상기 제3 제어 인터페이스(444)는 다른 방법으로 구현될 수 있고, 상기 제3 제어 인터페이스(444)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현들을 포함할 수 있다. 예를 들어, 상기 제3 제어 인터페이스(444)는 압력 센서, 관성 센서, 미세전자기계 시스템(MEMS), 광학 회로, 도파관, 무선 회로, 유선 회로, 또는 이들의 조합으로 구현될 수 있다.
제3 저장 회로(446)는 상기 제3 소프트웨어(442)를 저장할 수 있다. 상기 제3 저장 회로(446)는 입력되는 이미지를 나타내는 데이터, 이전에 표현된 이미지를 나타내는 데이터, 사운드 파일들 또는 이들의 조합과 같은 관련 정보를 저장할 수 있다. 상기 제3 저장 회로(446)는 상기 제1 저장 회로(314)를 보충하기 위하여 추가적인 저장 용량을 제공하는 크기를 가질 수 있다.
설명을 위하여, 상기 제3 저장 회로(446)가 하나의 구성 요소로 도시되었으나, 상기 제3 저장 회로(446)는 여러 개의 저장 요소들로 분배될 수 있다. 또한, 설명을 위하여 상기 컴퓨팅 시스템(100)은 단일 계층 저장 시스템으로서 상기 제3 저장 회로(446)를 갖는 것으로 도시되었으나, 상기 컴퓨팅 시스템(100)은 다른 구성으로 상기 제3 저장 회로(446)를 구비할 수 있다. 예를 들어, 상기 제3 저장 회로(446)는 캐싱(caching), 메인 메모리, 회전 미디어, 또는 오프라인 스토리지의 다른 레벨을 포함하는 메모리 계층 시스템을 형성하기 위한 다른 저장 기술로 형성된다.
상기 제3 저장 회로(446)는 휘발성 메모리, 비휘발성 메모리, 내부 메모리, 외부 메모리 또는 이들의 조합일 수 있다. 예를 들어, 상기 제3 저장 회로(446)는 비휘발성 랜덤 액세스 메모리(NVRAM)와 같은 비휘발성 스토리지, 플래쉬 메모리, 디스크 스토리지, 또는 스태틱 랜덤 엑세스 메모리(SRAM)와 같은 휘발성 스토리지일 수 있다.
상기 제3 저장 회로(446)는 제3 저장 인터페이스(448)를 포함할 수 있다. 상기 제3 저장 인터페이스(448)는 상기 추가 장치(202)의 다른 기능 유닛들 또는 회로들 사이에서 통신을 위해 사용될 수 있다. 또한, 상기 제3 저장 인터페이스(448)는 상기 추가 장치(202)의 외부에서 통신을 위해 사용될 수 있다.
상기 제3 저장 인터페이스(448)는 상기 다른 기능 유닛/회로들 또는 외부 소스로부터 정보를 수신할 수 있거나, 다른 기능 유닛/회로들 또는 외부 목적지까지 정보를 전송할 수 있다. 상기 외부 소스 및 외부 목적지는 상기 추가 장치(202) 외부의 소스 및 목적지를 나타낸다.
상기 제3 저장 인터페이스(448)는 상기 제3 저장 회로(446)와 인터페이스하는 기능 유닛/회로들 또는 외부 유닛/회로들에 따라 다른 구현들을 포함할 수 있다. 상기 제3 저장 인터페이스(448)는 상기 제3 제어 인터페이스(444)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제3 통신 회로(436)는 상기 추가 장치(202)로 및 부터의 외부 통신을 활성화시킬 수 있다. 예를 들어, 상기 제3 통신 회로(436)는 상기 네트워크(104)를 통해 도 3의 상기 제1 장치(102), 상기 제2 장치(106), 또는 이들의 조합과 통신할 수 있도록 상기 추가 장치(202)를 허가할 수 있다.
상기 제3 통신 회로(436)는 상기 네트워크(104)의 부분으로써 기능하기 위하여 상기 추가 장치(202)를 허용하는 통신 허브로써 기능할 수 있으며, 상기 네트워크(104) 측의 엔드 포인트 또는 단말기 유닛으로 한정되지 않는다. 상기 제3 통신 회로(436)는 상기 네트워크(104)와의 상호 작용을 위한 마이크로 전자 기기 또는 저항과 같은 능동 또는 수동 소자를 포함할 수 있다.
상기 제3 통신 회로(436)는 통신 신호들을 전송, 포멧, 수신, 검출, 디코딩, 추가 처리 또는 이들의 조합을 위해 베이스 밴드 장치 또는 부품, 모뎀, 디지털 신호 프로세서, 또는 이들의 조합을 포함할 수 있다. 상기 제3 통신 회로(436)는 전압, 전류, 디지털 정보 또는 이들의 조합을 처리하기 위한 하나 이상의 부분, 예를 들어, A/D 컨버터, D/A 컨버터, 필터, 증폭기, 프로세서 타입 회로 또는 이들의 조합을 포함할 수 있다. 상기 제3 통신 회로(436)는 정보를 저장하기 위한 하나 이상의 부분, 예를 들어 캐시(Cache) 또는 RAM 메모리, 레지스터, 또는 이들의 조합을 포함할 수 있다.
상기 제3 통신 회로(436)는 제3 인터-디바이스 인터페이스(437)에 연결될 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 분리된 장치와 신호를 물리적으로 통신하기 위한 장치의 일부 또는 장치가 될 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 다른 장치로 신호를 전송하거나 다른 장치로부터 신호를 수신함으로써 통신할 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 무선 신호를 위한 하나 이상의 안테나, 유선 신호를 위한 물리적 커넥터 및 송/수신기 또는 이들의 조합을 포함할 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 전방향 안테나, 와이어, 안테나 칩, 세라믹 안테나 또는 이들의 조합을 포함할 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 포트, 와이어, 리피터, 커넥터, 필터, 센서 또는 이들의 조합을 더 포함할 수 있다.
상기 제3 인터-디바이스 인터페이스(437)는 전자기파 형태로 파워를 검출하거나 파워에 응답할 수 있고, 상기 제3 장치 전송(410)을 포함하는 신호를 수신하기 위하여 상기 제3 통신 회로(436)에 검출 결과를 제공할 수 있다. 상기 제3 인터-디바이스 인터페이스(437)는 상기 제3 장치 전송(410)을 포함하는 신호를 전송하기 위하여 제3 통신 회로(436)에 의해 공급되는 전류 또는 전압에 경로를 제공하거나 이에 응답할 수 있다.
상기 제3 통신 회로(436)는 제3 통신 인터페이스(450)을 포함할 수 있다. 상기 제3 통신 인터페이스(450)는 상기 제3 통신 회로(436) 및 상기 추가 장치(202)의 다른 기능 유닛 또는 회로 사이에서 통신을 위해 사용될 수 있다. 상기 제3 통신 인터페이스(450)는 다른 기능 유닛/회로로부터 정보를 수신하거나 다른 기능 유닛/회로에 정보를 전송할 수 있다.
상기 제3 통신 인터페이스(450)는 기능 유닛/회로가 상기 제3 통신 회로(436)와 인터페이스하는 것에 따라 다른 구현들을 포함할 수 있다. 상기 제3 통신 인터페이스(450)는 상기 제3 제어 인터페이스(444)의 구현과 유사한 기술 및 기법을 가지고 구현될 수 있다.
상기 제1 통신 회로(316)는 상기 제1 장치 전송(308)에서 상기 추가 장치(202)로 정보를 보내기 위하여 상기 네트워크(104)와 결합될 수 있다. 상기 추가 장치(202)는 상기 네트워크(104)의 상기 제1 장치 전송(310)으로부터 상기 제3 통신 회로(436)에 정보를 수신할 수 있다.
상기 제3 통신 회로(436)는 상기 제3 장치 전송(410)에서 상기 제1 장치(102)로 정보를 보내기 위하여 상기 네트워크(104)와 결합될 수 있다. 상기 제1 장치(102)는 상기 네트워크(104)의 상기 제3 장치 전송(410)으로부터 상기 제1 통신 회로(316)에 정보를 수신할 수 있다. 상기 컴퓨팅 시스템(100)은 상기 제1 제어 회로(312), 상기 제3 제어 회로(434) 또는 이들의 조합에 의해서 실행될 수 있다. 상기 제2 장치(106)는 대응하는 유닛 또는 그 안의 회로 및 기능을 사용하여 상기 추가 장치(202)와 유사하게 통신 및 상호작용할 수 있다.
설명을 위하여, 상기 추가 장치(202)가 상기 제3 유저 인터페이스(438), 상기 제3 저장 회로(446), 상기 제3 제어 회로(434) 및 제3 통신 회로(436)로 분할되는 것을 도시하였으나, 상기 추가 장치(202)는 다른 분할 구조를 가질 수도 있다. 예를 들어, 상기 제3 소프트웨어(442)는 그 기능의 일부 또는 전부가 상기 제3 제어 회로(434) 및 제3 통신 회로(436)에서 수행될 수 있도록 다르게 분할될 수 있다. 또한, 상기 추가 장치(202)는 명확성을 위하여 도 4에 도시하지는 않았지만, 다른 기능 유닛 또는 회로를 포함할 수 있다.
상기 제2 장치(106) 내의 상기 기능 유닛 또는 회로들은 다른 기능 유닛 또는 회로들과 개별적 및 독립적으로 작동할 수 있다. 상기 추가 장치(202)는 상기 제1 장치(102), 상기 제2 장치(106), 및 상기 네트워크(104)와 개별적 및 독립적으로 동작할 수 있다.
설명을 위하여, 상기 컴퓨팅 시스템(100)은 상기 제1 장치(102) 및 상기 추가 장치(202)의 동작으로 설명되었다. 그러나, 상기 제1 장치(102), 상기 제2 장치(106), 및 상기 추가 장치(202)가 상기 컴퓨팅 시스템(100)의 블록들 및 기능들을 동작시키는 것으로 이해될 수 있다.
도 5를 참조하면, 일 실시예에 따른 상기 컴퓨팅 시스템(100)의 제어 흐름을 설명하기 위한 도면이 도시된다. 상기 컴퓨팅 시스템(100)는 통신 블록(502), 추정 블록(504), 후보 블록(506), 보상 블록(508), 평가 블록(510) 또는 이들의 조합을 포함한다.
상기 통신 블록(502)은 상기 추정 블록(504)에 연결될 수 있고, 상기 추정 블록(504)은 상기 후보 블록(506)에 연결될 수 있으며, 상기 후보 블록(506)은 상기 보상 블록(508)에 연결될 수 있고, 상기 보상 블록(508)은 상기 평가 블록(510)에 연결될 수 있으며, 또는 이들의 조합이 성립할 수 있다. 상기 평가 블록(510)은 상기 통신 블록(502), 상기 추정 블록(504), 상기 후보 블록(506)에 연결될 수 있으며, 이들의 조합이 성립할 수 있다.
상기 블록들, 버퍼들, 유닛들 또는 이들의 조합은 다양한 방법으로 서로 연결될 수 있다. 예를 들어, 블록들은 유선 또는 무선 연결, 안내 단계들, 처리 순서 또는 이들의 조합을 통해 한 블록의 입력이 다른 출력에 연결되게끔 연결될 수 있다. 또 예를 들면, 상기 블록들, 버퍼들, 유닛들 또는 이들의 조합은 직접적으로 연결된 블록들, 버퍼들, 유닛들 또는 이들의 조합 사이에서 연결 수단 이외의 중간 구조물 없이 직접적으로 연결되거나, 간접적으로 연결된 블록들, 버퍼들, 유닛들 또는 이들의 조합 사이에서 연결 수단 이외에 블럭들, 버퍼들, 유닛들, 또는 이들의 조합과 간접적으로 연결될 수 있다.
더 구체적인 예에 따르면, 상기 통신 블록(502)의 하나 이상의 입력 또는 출력은 간접적 연결을 위하여 다른 유닛, 블록, 버퍼, 장치 또는 이들의 조합을 통해 연결되거나, 또는 직접적인 연결을 위하여 그들 사이에 도전체 또는 구동적 연결을 사용하는 상기 추정 블록(504), 상기 평가 블록(510) 또는 이들의 조합의 하나 이상의 입력 또는 출력에 직접적으로 연결된다. 또 예를 들면, 상기 추정 블록(504), 상기 후보 블록(506), 상기 보상 블록(508), 상기 평가 블록(510), 또는 이들의 조합은 유사한 방법으로 연결된다.
상기 통신 블록(502)은 장치를 사이에서 도 1에 도시된 상기 통신 신호(108)를 교환 또는 통신하도록 구성될 수 있다. 상기 통신 블록(502)은 도 1의 상기 제1 장치(102), 도 1의 상기 제2 장치(106), 도 2의 상기 추가 장치(202) 또는 이들의 조합 사이에서 상기 통신 신호(108)를 교환 또는 통신할 수 있다.
상기 통신 블록(502)은 도 1의 전송 신호(110)를 송신 또는 전송하고, 도 1의 수신 신호(112)를 수신하거나, 또는 이들의 조합을 함으로써 상기 통신 신호(108)를 교환 또는 통신할 수 있다. 예를 들어, 상기 통신 블록(502)은 기지국 또는 엑세스 노드와 사용자 장치 또는 모바일 장치 사이에서의 휴대 전화 또는 모바일 통신을 포함한다.
더 구체적인 예에 따르면, 상기 통신 블록(502)은 상기 제1 장치(102)와 상기 제2 장치(106) 사이에서 전송된 전송 신호(110), 수신된 수신 신호(112) 또는 이들의 조합을 포함한다. 또한, 상기 통신 블록(502)은 상기 제2 장치(106)에 의해서 전송된 상기 전송 신호(110)에 대응하는 상기 수신 신호(112)를 수신하는 상기 제1 장치(102)를 포함한다.
또 예를 들면, 상기 통신 블록(502)은 엔드 포인트 장치들 사이에서 다른 장치 없이 사용자 설비 장치 또는 모바일 장치 사이에서 도 2의 직접 연결(204)을 위한 직접 통신을 포함한다. 더 구체적인 예에 따르면, 상기 통신 블록(502)은 상기 제2 장치(106)와 같이 다른 장치를 통하지 않고, 상기 제1 장치(102)와 상기 추가 장치(202) 사이에서 직접적으로 전송된 상기 전송 신호(110), 수신된 상기 수신 신호(112) 또는 이들의 조합을 포함한다. 더 예를 들면, 상기 통신 블록(502)은 상기 추가 장치(202)에 의해서 전송된 상기 전송 신호(110)에 대응하는 상기 수신 신호(112)를 수신하는 상기 제1 장치(102)를 포함한다.
상기 통신 블록(502)은 통신 장치들을 동기화하기 위한 도 2의 초기 동기화(210), 2차 동기화(212) 또는 이들의 조합을 포함하는 도 2의 동기화부(208)와 같은 도 2의 반복부(206)를 포함하는 상기 통신 신호(108)를 통신할 수 있다. 상기 통신 블록(502)은 도 2의 기준부(214)를 포함하는 상기 통신 신호(108)를 더 통신할 수 있다.
상기 통신 블록(502)은 도 2의 제1 간격(228), 도 2의 제2 간격(230), 도 2의 제3 간격(232) 또는 이들의 조합을 포함하는 도 2의 간격 세트(226)에 대응하는 상기 통신 신호(108)를 더 통신할 수 있다. 더 구체적으로 예를 들면, 상기 통신 블록(502)은 상기 제1 간격(228), 상기 제2 간격(230), 상기 제3 간격(232), 또는 이들의 조합과 같이 상기 간격 세트(226)를 통한 통신의 하나 이상의 유닛을 포함하는 상기 수신 신호(112)를 수신하는 상기 제1 장치(102)를 포함한다.
상기 통신 블록(502)은 프로토콜 도는 표준에 따라 상기 통신 신호(108)를 통신할 수 있다. 예를 들어, 상기 통신 블록(502)은 통신 프로토콜 또는 표준에 따라 상기 반복부(206)를 포함하는 상기 통신 신호(108)를 통신한다. 더 예를 들면, 상기 통신 블록(502)은 상기 간격 세트(226)에 대응하는 상기 통신 신호(108)를 더 통신할 수 있다.
상기 통신 블록(502)은 도 1의 캐리어 주파수 오프셋(126)을 포함하는 도 1의 상기 레벨 오프셋(124)에 영향을 받거나 포함하는 상기 통신 신호(108)를 통신할 수 있다. 상기 통신 블록(502)은 도 1의 송신기 설정(120)에 따라 상기 전송 신호(110)를 전송하거나, 도 1의 수신기 설정(122)에 따라 상기 수신 신호(112)를 수신하거나, 또는 이들의 조합을 수행하는 하나 이상의 장치를 포함할 수 있다.
그러나, 상기 송신기 설정(120) 및 상기 수신기 설정(122)의 실질 또는 실제적인 구현은 도 1의 상기 캐리어 주파수(116)를 위한 것과 같이 고안되거나 의도된 값들로부터의 오프셋을 포함할 수 있다. 예를 들면, 장치들 사이에서 정보를 전송 또는 수신하기 위하여 상기 캐리어 주파수(116)에 동조되기 위하여 고안된 결정들(crystals)은 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합에 대한 상기 캐리어 주파수(116)에서 특정 기능을 수행하는데 부정확성 또는 에러를 포함한다.
상기 통신 블럭(502)은 도 3의 상기 제1 인터-디바이스 인터페이스(317), 도 3의 상기 제2 인터-디바이스 인터페이스(337), 도 4의 상기 제3 인터-디바이스 인터페이스(437) 또는 이들의 조합을 사용하여 상기 통신 신호(108)를 통신할 수 있다. 또한, 상기 통신 블럭(502)은 도 3의 상기 제1 통신 회로(316), 도 3의 상기 제2 통신 회로(336), 도 4의 상기 제3 통신 회로(436), 도 3의 상기 제1 제어 회로(312), 도 3의 상기 제2 제어 회로(334), 도 4의 상기 제3 제어 회로(434) 또는 이들의 조합을 사용하여 통신과 관련된 상기 통신 신호(108) 또는 상기 통신 신호(108)의 처리를 더 제어할 수 있다.
상기 통신 블럭(502)은 도 3에 도시된 상기 제1 저장 회로(314), 도 3에 도시된 상기 제2 저장 회로(346), 도 4에 도시된 상기 제3 저장 회로(446), 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436) 또는 이들의 조합에 상기 통신 신호(108)를 저장할 수 있다. 상기 통신 블럭(502)은 또한 도 3 또는 도 4에 나타나고 기술된 상기 인터페이스들 중 하나 이상을 사용하여 상기 통신 신호(108) 또는 그들의 처리 결과에 접근하거나, 내부적으로 교환할 수 있다.
장치들 사이에서 상기 통신 신호(108)를 통신한 이후에, 상기 제어 플로우가 상기 통신 블럭(502)으로부터 상기 추정 블럭(504)으로 진행할 수 있다. 상기 제어 플로우는 다양한 방법을 통해 진행될 수 있다. 예를 들어, 제어 플로우는 상기 통신 신호(108)가 상기 추정 블럭(504)으로 진행하는 것과 같이, 한 블럭의 처리 결과가 다른 블럭으로 진행되도록 함으로써 진행한다.
예를 들어, 상기 제어 플로우는 상기 추정 블럭(504)에 알려지고 접근 가능한 저장 위치에서 상기 통신 신호(108)를 저장하는 것과 같이, 상기 추정 블럭(504)에 알려지고 접근 가능한 위치에서 상기 처리 결과를 저장하면서 진행한다. 또한, 예를 들면, 상기 제어 플로우는 플래그, 인터럽트, 상태 신호 또는 이들의 조합을 사용하는 것과 같이 상기 추정 블럭(504)에 통지함으로써 진행할 수 있다.
상기 추정 블럭(504)은 상기 통신 신호(108)를 위해, 상기 캐리어 주파수 오프셋(126)과 같은 상기 레벨 오프셋(124)을 초기에 추정하도록 고안될 수 있다. 상기 추정 블럭(504)은 도 1의 상기 초기 오프셋 추정(128)을 산출함으로써 초기에 추정할 수 있다.
상기 추정 블럭(504)은 상기 통신 신호(108) 또는 그 일부에 근거, 응답, 수신 후 또는 이들의 조합에 따라 상기 초기 오프셋 추정(128)을 산출할 수 있다. 예를 들어, 상기 추정 블럭(504)은 1차적 동기화(210), 2차적 동기화(212) 또는 이들의 조합을 포함하는 동기화부(208)와 같은, 기준부(214)와 같은 또는 이들의 조합과 같은 상기 통신 신호(108)의 반복부(206)에 근거, 응답, 수신 후 또는 이들의 조합에 따라 상기 초기 오프셋 추정(128)을 산출할 수 있다.
더 구체적인 예에 따르면, 상기 컴퓨팅 시스템(100) 또는 그 내부 장치의 수신기는 상기 추정 블럭(504)의 동작 시점에 상기 반복부(206)에 대응하는 신호 부분에 대한 상대적 위치, 타이밍, 내용 또는 이들의 조합을 아직 알지 못한다. 상기 추정 블럭(504)은 반복 구조를 가정하는 각 가능한 신호 타이밍 가설에 대한 추정을 산출할 수 있다. 상기 가설이 실제 타이밍과 일치할 때, 상기 레벨 오프셋(124)의 추정은 상기 레벨 오프셋(124)의 실제 사례에 대한 진짜 추정이 될 수 있다. 다른 타이밍 가설에 대해서, 상기 초기 오프셋 추정(128)은 본질적으로 소음이 될 수 있다.
상기 추정 블럭(504)은 상기 간격 세트(226)에 근거하거나 또는 그에 따라서 상기 초기 오프셋 추정(128)을 산출할 수 있다. 예를 들어, 상기 추정 블럭(504)은 상기 간격 세트(226)에 대응하는 도 2의 상기 초기 추정 세트(234)를 포함하는 상기 초기 오프셋 추정(128)을 산출할 수 있다.
더 구체적인 예에 따르면, 상기 추정 블럭(504)은 상기 제1 간격(228)에 대한 상기 통신 신호(108)에 근거하여 도 2의 상기 제1 추정(236)을 포함하거나, 상기 제2 간격(230)에 대한 상기 통신 신호(108)에 근거한 도 2의 상기 제2 추정(238)을 포함하거나, 상기 제3 간격(232)에 대한 상기 통신 신호(108)에 근거한 도 2의 상기 제3 추정(240)을 포함하거나 이들의 조합을 포함하는 상기 초기 오프셋 추정(128)을 산출한다. 또한, 더 구체적인 예를 들면, 상기 추정 블럭(504)은 상기 통신 신호(108)의 유닛, 상기 통신 신호(108)의 싱글 유닛내의 일 부분, 상기 통신 신호(108)의 상기 반복부(206) 또는 이들의 조합에 대응하는 상기 초기 추정 세트(234)의 각 추정을 산출한다.
상기 추정 블럭(504)은 수학식 1에 근거하여 상기 초기 오프셋 추정(128)을 산출할 수 있다.
[수학식 1]
Figure 112016106810928-pat00001
.
상기 초기 오프셋 추정(128)은 가설 후보 인덱스에 대응하는
Figure 112021125381984-pat00002
Figure 112021125381984-pat00003
'
Figure 112021125381984-pat00004
Figure 112021125381984-pat00005
Figure 112021125381984-pat00006
'에 대한 '
Figure 112021125381984-pat00007
'로 나타내어 질 수 있다. 상기 가설 후보 인덱스는 도 1의 상기 동적 후보 세트(130)에 대응할 수 있고, 그리고 상기 간격 세트(226), 상기 초기 추정 세트(234), 도 2의 상기 동적 후보 서브 그룹(242) 또는 이들의 조합에 더 대응할 수 있다.
상기 가설 후로 인덱스에 대한 범위는 상기 컴퓨팅 시스템(100)에 기 설정될 수 있다. 예를 들어, 상기 가설 후보 인덱스는 0-19 또는 1-20, 1-15 또는 0-14, 0-8 또는 1-9, 또는 0-2와 같이 20개의 그룹 또는 그보다 작은 후보들에 대한 한 세트의 인덱스에 대응한다.
'
Figure 112016106810928-pat00008
'는 통신하는 동안 상기 컴퓨팅 시스템(100)에 의해 활용되고 '
Figure 112016106810928-pat00009
'로 표현되는 특정 샘플링 레이트에서 고속 퓨리에 변환(FFT) 부분에 대한 심벌 길이를 나타낼 수 있다. 예를 들어, 상기 특정 샘플링 레이트는 1kHz보다 크고, 1.92MHz, 20MHz를 포함하거나 다른 값의 샘플링 주파수와 같은 어느 주파수 또는 레이트를 포함한다. 더 구체적인 예에 따르면, 상기 1.92MHz의 샘플링 레이트에서의 심벌 길이는 128의 값을 포함한다.
설명을 위하여, 상기 컴퓨팅 시스템(100)은 도 2에 기술된 바와 같이, 3가지 가설을 포함하는 상기 동적 후보 세트(130)의 각 서브 그룹을 갖고, 3개의 간격을 갖는 것으로 묘사된다. 그러나, 상기 가설 후보 인덱스는 9개의 세트보다 작거나 클 수 있고, 상기 특정 샘플링 레이트는 128보다 크거나 작을 수 있고, 이들의 조합일 수 있다.
'
Figure 112016106810928-pat00010
'는 상기 특정 샘플링 레이트에서의 주기적 전치 부호(Cyclic Prefix: CP) 길이를 나타낸다. 예를 들어, 상기 CP 길이는 노멀 세팅인 9 또는 확장된 세팅인 32이다. 또한, 도 1의 공간 범위(118)는 '
Figure 112016106810928-pat00011
'로 표현될 수 있다.
'
Figure 112021125381984-pat00012
Figure 112021125381984-pat00013
Figure 112021125381984-pat00014
'는 상기 통신 신호(108)에 대한 처리 매커니즘을 나타낼 수 있다. 상기 '
Figure 112021125381984-pat00015
Figure 112021125381984-pat00016
Figure 112021125381984-pat00017
'는 상기 수신 신호(112)에 대한 자기상관 계산(autocorrelation calculation)을 더 나타낼 수 있다. 상기 컴퓨팅 시스템(110)은 수학식 2에 근거하여 자기상관 계산을 수행할 수 있다.
상기 초기 오프셋 추정(128)은 가설 후보 인덱스에 대응하는 '
Figure 112016106810928-pat00018
Figure 112016106810928-pat00019
Figure 112016106810928-pat00020
'에 대한 '
Figure 112016106810928-pat00021
'로 나타낼 수 있다. 상기 가설 후보 인덱스는 도 1의 상기 동적 후보 세트(130)에 대응할 수 있고, 상기 간격 세트(226), 상기 초기 추정 세트(234), 도 2의 상기 동적 후보 서브 그룹(242) 또는 이들의 조합에 더 대응할 수 있다.
상기 가설 후로 인덱스에 대한 범위는 상기 컴퓨팅 시스템(100)에 기 설정될 수 있다. 예를 들어, 상기 가설 후보 인덱스는 0-19 또는 1-20, 1-15 또는 0-14, 0-8 또는 1-9, 또는 0-2와 같이 20개의 그룹 또는 그보다 작은 후보들에 대한 한 세트의 인덱스에 대응한다.
'
Figure 112016106810928-pat00022
'는 통신하는 동안 상기 컴퓨팅 시스템(100)에 의해 활용되고 '
Figure 112016106810928-pat00023
'로 표현되는 특정 샘플링 레이트에서 고속 퓨리에 변환(FFT) 부분에 대한 심벌 길이를 나타낼 수 있다. 예를 들어, 상기 특정 샘플링 레이트는 1kHz보다 크고, 1.92MHz, 20MHz를 포함하거나 샘플링 주파수의 다른 값과 같은 어느 주파수 또는 레이트를 포함한다. 더 구체적인 예에 따르면, 상기 1.92MHz의 샘플링 레이트에서의 심벌 길이는 128의 값을 포함한다.
설명을 위하여, 상기 컴퓨팅 시스템(100)은 도 2에 기술된 바와 같이, 3가지 가설을 포함하는 상기 동적 후보 세트(130)의 각 서브 그룹을 갖고, 3개의 간격을 갖는 것으로 묘사된다. 그러나, 상기 가설 후보 인덱스는 9개의 세트보다 작거나 클 수 있고, 상기 특정 샘플링 레이트는 128보다 크거나 작을 수 있고, 이들의 조합일 수 있다.
'
Figure 112016106810928-pat00024
'는 상기 특정 샘플링 레이트에서의 주기적 전치 부호(Cyclic Prefix: CP)를 나타낸다. 예를 들어, 상기 CP 길이는 노멀 세팅인 9 또는 확장된 세팅인 32이다. 또한, 도 1의 공간 범위(118)은 '
Figure 112016106810928-pat00025
'로 표현될 수 있다.
'
Figure 112016106810928-pat00026
Figure 112016106810928-pat00027
Figure 112016106810928-pat00028
'는 상기 통신 신호(108)에 대한 처리 매커니즘을 나타낼 수 있다. 상기 '
Figure 112016106810928-pat00029
Figure 112016106810928-pat00030
Figure 112016106810928-pat00031
'는 상기 수신 신호(112)에 대한 자기상관 계산(autocorrelation calculation)을 나타낼 수 있다. 상기 컴퓨팅 시스템(110)은 수학식 2에 근거하여 자기상관 계산을 수행할 수 있다.
[수학식 2]
Figure 112016106810928-pat00032
'
Figure 112016106810928-pat00033
'는 통신 장치에 대한 인터-디바이스 인터페이스의 하나 이상에 대한 통신과 관련된 커패시티에 대응할 수 있고, '
Figure 112016106810928-pat00034
Figure 112016106810928-pat00035
Figure 112016106810928-pat00036
Figure 112016106810928-pat00037
'는 '
Figure 112016106810928-pat00038
'에 대한 처리 인덱스가 될 수 있다. 예를 들어, 상기 커패시티는 전송 안테나의 개수, 수신 안테나의 개수 또는 이들의 조합을 나타낸다.
상기 '
Figure 112016106810928-pat00039
'는 상기 전송 신호(110) 또는 상기 수신 신호(112)과 같은 상기 통신 신호(108)에 대응할 수 있다. 상기 통신 신호(108)는 시간 인덱스(
Figure 112016106810928-pat00040
)에 대한 특정 통신 안테나를 인식하는 '
Figure 112016106810928-pat00041
Figure 112016106810928-pat00042
Figure 112016106810928-pat00043
'를 갖는 '
Figure 112016106810928-pat00044
'로 더 나타낼 수 있다.
상기 추정 블럭(504)은 상기 간격 세트(226)에 대응하는 상기 제1 추정(236), 상기 제2 추정(238), 상기 제3 추정(240) 또는 이들의 조합을 갖는 초기 추정 세트(234)를 포함하는 것과 같은 초기 오프셋 추정(128)을 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 제어 회로(312), 상기 제2 제어 회로(334), 상기 제3 제어 회로(434) 또는 이들의 조합을 이용하여 산출한다. 상기 추정 블럭(504)은 상기 제1 저장 회로(314), 상기 제2 저장 회로(346), 상기 제3 저장 회로(446), 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436) 또는 이들의 조합에 상기 초기 오프셋 추정(128)을 저장할 수 있다.
상기 초기 오프셋 추정(128)을 산출한 이후에, 상기 제어 플로우는 상기 추정 블럭(504)으로부터 상기 후보 블럭(506)으로 진행할 수 있다. 상기 제어 플로우는 상기 통신 블럭(502) 및 상기 추정 블럭(504) 사이에서 상술한 바와 유사하게 진행할 수 있으나, 하나 이상의 상기 통신 블럭(504)의 처리 결과, 예를 들어 상기 초기 오프셋 추정(128), 상기 통신 신호(108) 또는 이들의 조합을 사용할 수 있다.
상기 후보 블럭(506)은 상기 레벨 오프셋(124)에 관한 하나 이상의 가설을 생성하도록 구비된다. 상기 후보 블럭(506)은 상기 전송 신호(110)를 전송하고, 상기 수신 신호(112)를 수신하거나 또는 이들의 조합과 같은 상기 통신 신호(108)의 통신에 근거하거나, 상기 통신 신호(108)의 통신에 특정되거나 또는 상기 통신 신호(108)의 통신 이후에 하나 이상의 가설을 동적으로 생성할 수 있다. 상기 후보 블럭(506)은 상기 캐리어 주파수 오프셋(126)을 포함하는 상기 레벨 오프셋(124)에 대한 가설을 세우기 위하여 상기 동적 후보 세트(130)를 동적으로 생성할 수 있다. 상기 후보 블럭(506)은 상기 실제 통신 전에, 기 설정된 한 세트의 가설을 이용하는 대신에 상기 동적 후보 세트(130)를 동적으로 생성할 수 있다.
상기 후보 블럭(506)은 상기 초기 오프셋 추정(128)에 근거하여 상기 동적 후보 세트(130)를 동적으로 생성할 수 있다. 상기 후보 블럭(506)은 상기 간격 세트(226)에 걸쳐서 상기 초기 추정 세트(234)를 포함하는 상기 초기 오프셋 추정(128)에 근거한 상기 동적 후보 세트(130)를 생성할 수 있다.
상기 후보 블럭(506)은 도 2의 상기 제1 서브 그룹(244), 도 2의 상기 제2 서브 그룹(246), 도 2의 상기 제3 서브 그룹(248) 또는 이들의 조합과 같은 상기 동적 후보 서브 그룹(242)을 포함하는 상기 동적 후보 세트(130)를 생성할 수 있다. 상기 후보 블럭(506)은 상기 초기 추정 세트(234)에 근거하여 상기 동적 후보 세트(130)를 생성할 수 있다. 예를 들어, 상기 후보 블럭(506)은 상기 제1 간격(228)에 대한 상기 제1 추정(236)에 근거한 제1 서브 그룹(244), 상기 제2 간격(230)에 대한 상기 제2 추정(238)에 근거한 상기 제2 서브 그룹(246), 상기 제3 간격(232)에 대한 상기 제3 추정(240)에 근거한 상기 제3 서브 그룹(248) 또는 이들의 조합을 생성한다.
상기 후보 블럭(506)은 수학식 3에 근거하여 상기 동적 후보 세트(130)를 생성할 수 있다.
[수학식 3]
Figure 112016106810928-pat00045
상기 동적 후보 세트(130)은 '
Figure 112016106810928-pat00046
'로 나타낼 수 있다. 상기 동적 후보 세트(130)는 수학식 1에 기술된 '
Figure 112016106810928-pat00047
'로 나타낸 상기 초기 오프 추정(128)에 근거하여 생성될 수 있다.
상기 '
Figure 112016106810928-pat00048
'는 도 2에 도시된 상기 제1 경계(222) 및 도 2에 도시된 상기 제2 경계(224)를 포함하는 도 2의 상기 레벨 범위(220)를 나타낼 수 있다. 상기 레벨 범위(220)는 수학식 4와 같이 나타낼 수 있다.
[수학식 4]
Figure 112016106810928-pat00049
설명을 위한 예에 따르면, 상기 통신 블럭(502), 상기 추정 블럭(504), 상기 후보 블럭(506), 또는 이들의 조합은 가정된 CFO에 의해 입력된 조사자의 초기 보상을 포함하는 동기화 검출 메커니즘을 포함한다. 상기 CFO 보상 후에, 상기 동기화 검출 메커니즘은 상기 통신 신호(108)의 상기 동기화부(208)의 전송 또는 수신 예를 갖고 시간 도메인 상관 관계를 수행할 수 있다. 상기 컴퓨팅 시스템(100)은 위에서 논의된 수학식 1 내지 4 기초하여 각 시간 샘플 인덱스 '
Figure 112016106810928-pat00050
Figure 112016106810928-pat00051
Figure 112016106810928-pat00052
'에 대한 상기 CFO를 추정할 수 있다.
상기 컴퓨팅 시스템(100)은 '
Figure 112016106810928-pat00053
'의 유도 처리 범위를 더 포함할 수 있다. 상기 '
Figure 112016106810928-pat00054
'의 인덱스는 상기 통신 신호(108)에 대한 시간에 대응할 수 있다. '
Figure 112016106810928-pat00055
'의 값은 상기 특정 샘플링 주파수에 대응하는 샘플에 기초할 수 있다. 상기 '
Figure 112016106810928-pat00056
'의 범위, 상기 샘플링 주파수, 그에 연관된 시간 간격 또는 이들의 조합은 통신 프로토콜, 포멧 또는 표준에 따라 상기 컴퓨팅 시스템(100)에 의해 미리 결정될 수 있다.
예를 들어, 상기 '
Figure 112016106810928-pat00057
'의 값은 100-10000 샘플들에 대한 것과 같이 임의의 수로 범위화되거나, 1-100 mSec와 같은 시간 간격에 대응하는 샘플의 다른 개수로 범위화된다. 더 구체적인 예에 따르면, 상기 '
Figure 112016106810928-pat00058
'의 값은 1.92MHz 샘플링 레이트에 대한 5 mSec의 시간 간격에 근거하고, 9600 후보들을 포함한다.
상기 통신 신호(108)에 따른 상기 초기 오프셋 추정(128)에 기초한 상기 동적 후보 세트(130)의 동적 처리가 복잡성을 감소하는 것이 발견되었다. 상기 동적 후보 세트(130)의 동적 생성은 기 설정되거나 또는 저장된 정적인 후보들을 제거할 수 있다.
또한, 상기 제1 간격(228), 상기 제2 간격(230), 및 상기 제3 간격(232)을 포함하는 상기 간격 세트(226)에 대응하는 상기 제1 서브 그룹(244), 상기 제2 서브 그룹(246), 및 상기 제3 서브 그룹(248)을 포함하는 상기 동적 후보 세트(130)가 리소스 요구 사항을 감소한다는 것이 발견되었다. 상기 동적 후보 세트(130)는 20개보다 적은 가설을 포함할 수 있고, 더 구체적으로, 9개 또는 그보다 적은 가설로 동작시킬 수 있다. 상기 가설 개수의 감소는 CFO를 처리하기 위한 하드웨어 사이즈, 용량 또는 이들의 조합과 같은 처리 복잡성을 감소할 수 있다.
상기 통신 신호(108)의 반복부(206)에 기초하여 상기 동적 후보 세트(130)가 효율성을 증가시키는 것이 발견되었다. 상기 동적 후보 세트(130)는 신호의 추가적인 반복을 요구하지 않고, 상기 간격 세트에 대응하는 후보 가설들과 추정들에 대한 멀티플 빈(multiple bins)을 갖는 상기 통신 신호(108)에 이미 포함되거나 일체화된 상기 반복부(206)를 이용할 수 있다.
상기 후보 블럭(506)은 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 제어 회로(312), 상기 제2 제어 회로(334), 상기 제3 제어 회로(434) 또는 이들의 조합을 사용하여 상기 레벨 오프셋(124)에 관한 하나 이상의 가설을 생성할 수 있다. 상기 후보 블럭(506)은 상기 제1 저장 회로(314), 상기 제2 저장 회로(346), 상기 제3 저장 회로(446), 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436) 또는 이들의 조합에 위에서 논의된 다른 처리 결과 또는 상기 동적 후보 세트(130)를 저장할 수 있다.
상기 하나 이상의 가설을 생성한 후에, 상기 제어 플로우는 상기 후보 블럭(506)로부터 상기 보상 블럭(508)으로 진행할 수 있다. 상기 제어 플로우는 상기 통신 블럭(502) 및 상기 추정 블럭(504) 사이에서 상술한 바와 유사하게 진행할 수 있으나, 하나 이상의 상기 후보 블럭(506)의 처리 결과, 예를 들어 상기 동적 후보 세트(130), 상기 초기 오프셋 추정(128), 상기 통신 신호(108) 또는 이들의 조합을 사용할 수 있다.
상기 보상 블럭(508)은 상기 통산 장치들을 보상 또는 조정하도록 구비된다. 상기 보상 블럭(508)은 상기 전송기 설정(120), 상기 수신기 설정(122) 또는 이들의 조합을 보상 또는 조정할 수 있다. 상기 보상 블럭(508)은 상기 캐리어 주파수 오프셋(126)을 포함하는 상기 레벨 오프셋(124)을 수정하기 위해 상기 캐리어 주파수(116)에 대한 설정을 보상 또는 조정할 수 있다. 상기 보상 블럭(508)은 상기 동적 후보 세트(130)의 하나 이상의 가설에 근거하거나 그에 따라 상기 캐리어 주파수(116)에 대한 설정을 보상하거나 조정할 수 있다.
상기 보상 블럭(508)은 상기 간격 세트(226)에 걸쳐서 상기 전송기 설정(120), 상기 수신기 설정(122), 또는 이들의 조합을 보상 또는 조정할 수 있다. 예를 들어, 상기 보상 블럭(508)은 상기 전송기 설정(120), 상기 수신기 설정(122) 또는 이들의 조합을 상기 제1 간격(228)에 대한 상기 제1 서브 그룹(244), 상기 제2 간격(230)에 대한 상기 제2 서브 그룹(246), 상기 제3 간격(232)에 대한 상기 제3 서브 그룹(248), 또는 이들의 조합에 기초하거나 그에 따라 보상 또는 조정할 수 있다. 좀더 구체적인 예에 따르면, 상기 보상 블럭(508)은 다수의 반복 또는 동기화 구간에 걸쳐서 보상 또는 조정할 수 있다.
상기 보상 블럭(508)은 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 제어 회로(312), 상기 제2 제어 회로(334), 상기 제3 제어 회로(434), 그들 내의 일부분 또는 이들의 조합을 이용하여 보상 또는 조정할 수 있다. 예를 들면, 상기 보상 블럭(508)은 튜닝 회로, 결정(crystal), 조정 회로, 선택 회로 또는 이들의 조합을 제어 또는 조정한다.
보상 또는 조정 이후에, 상기 제어 플로우는 상기 보상 블럭(508)으로부터 상기 평가 블럭(510)으로 진행할 수 있다. 상기 제어 플로우가 위에서 논의된 상기 통신 블럭(502) 및 상기 추정 블럭(504) 사이에서와 유사하게 진행할 수 있으나, 하나 이상의 상기 보상 블럭(508)의 처리 결과, 예를 들어 하나 이상의 가설을 실행한 결과, 상기 동적 후보 세트(130), 상기 초기 오프셋 추정(128), 상기 통신 신호(108) 또는 이들의 조합을 사용할 수 있다.
상기 평가 블럭(510)은 하나 이상의 가설을 평가하도록 구비된다. 상기 평가 블럭(510)은 상기 동적 후보 세트(130)의 하나 이상의 가설 또는 그 내의 일부에 대응하는 조정 또는 보상을 평가할 수 있다.
상기 평가 블럭(510)은 도 1의 가설 평가 매트릭(132)을 산출하는 것에 의해서 평가할 수 있다. 상기 평가 블럭(510)은 상기 동적 후보 세트(130) 또는 그 내에 하나 이상의 가설을 평가하기 위한 상기 통신 신호(108)에 근거하여 상기 가설 평가 매트릭(132)을 산출할 수 있다.
상기 평가 블럭(510)은 상기 동적 후보 세트(130), 이의 서브 그룹 또는 이들의 조합 내의 각 가설에 대한 가설 평가 매트릭(132)을 산출할 수 있다. 상기 평가 블럭(510)은 수학식 5 및 수학식 6에 근거하여 상기 가설 평가 매트릭(132)을 산출할 수 있다.
[수학식 5]
Figure 112016106810928-pat00059
[수학식 6]
Figure 112016106810928-pat00060
상기 가설 평가 매트릭스(132)는 '
Figure 112016106810928-pat00061
Figure 112016106810928-pat00062
Figure 112016106810928-pat00063
'로 인덱스된 후보에 대한 '
Figure 112016106810928-pat00064
'로 나타낼 수 있다. '
Figure 112016106810928-pat00065
Figure 112016106810928-pat00066
Figure 112016106810928-pat00067
'는 상기 동기화부(208), 상기 기준부(214) 또는 이들의 조합에 대한 식별과 같은 상기 반복부(206)의 식별을 나타낼 수 있다. '
Figure 112016106810928-pat00068
'는 상기 동적 후보 세트(130)의 CFO 가설 후보를 나타낼 수 있다. '
Figure 112016106810928-pat00069
'는 상기 인덱스 '
Figure 112016106810928-pat00070
'에서 빈 또는 간격 '
Figure 112016106810928-pat00071
Figure 112016106810928-pat00072
Figure 112016106810928-pat00073
'에 대한 CFO 가설 후보를 나타낼 수 있다.
'
Figure 112016106810928-pat00074
'는 주파수 가설 '
Figure 112016106810928-pat00075
'로 인한 다수의 반복부의 시작 사이의 누적 위상차를 나타낼 수 있다. '
Figure 112016106810928-pat00076
'는 특정 샘플링 레이트에서 고속 퓨리에 변환(FFT)에 대한 심벌 길이를 나타낼 수 있다. '
Figure 112016106810928-pat00077
Figure 112016106810928-pat00078
Figure 112016106810928-pat00079
'은 상기 심벌 길이의 절반값을 포함할 수 있다. 예를 들어, 1.92MHz의 '
Figure 112016106810928-pat00080
'에서의 상기 심벌 길이는 128의 값을 포함하고, '
Figure 112016106810928-pat00081
'는 64의 값을 포함할 수 있다.
'
Figure 112016106810928-pat00082
'는 반복부(206)의 예들 사이에서 반복부 갭 또는 분리를 나타낼 수 있다. 예를 들어, '
Figure 112016106810928-pat00083
'는 상기 일차적 동기화(210), 상기 이차적 동기화(212), 기준부(214) 또는 이들의 조합에 대한 심벌들의 두 개의 카피들 사이의 갭을 나타낸다.
'
Figure 112016106810928-pat00084
'는 시간 도메인 반복적 신호를 나타낼 수 있다. '
Figure 112016106810928-pat00085
'는 식별 '
Figure 112016106810928-pat00086
Figure 112016106810928-pat00087
Figure 112016106810928-pat00088
'와 인덱스 '
Figure 112016106810928-pat00089
Figure 112016106810928-pat00090
Figure 112016106810928-pat00091
'에 대응하는 상기 반복부(206)에 대한 시간 도메인 신호를 나타낼 수 있다.
상기 컴퓨팅 시스템(100)은 수학식 5, 수학식 6 또는 이들의 조합을 따라 정규화 팩터를 더 활용할 수 있다. 상기 정규화 팩터는 상기 전송 신호(110), 상기 수신 신호(112)와 같은 상기 통신 신호(108)에 기초하여 산출될 수 있고, '
Figure 112016106810928-pat00092
', 인덱스 '
Figure 112016106810928-pat00093
Figure 112016106810928-pat00094
Figure 112016106810928-pat00095
', 인덱스 '
Figure 112016106810928-pat00096
Figure 112016106810928-pat00097
Figure 112016106810928-pat00098
', 상기 반복부 갭, 수학식 1 내지 6에 나타난 다른 요소들, 또는 이들의 조합에 의해 나타낼 수 있다.
상기 컴퓨팅 시스템(100)은 상기 통신 신호(108)를 처리하기 위한 기 설정된 용어 또는 설정을 포함할 수 있다. 예를 들어, 상기 컴퓨팅 시스템(100)은 '
Figure 112016106810928-pat00099
'로 표현되는 상기 심벌 길이, '
Figure 112016106810928-pat00100
Figure 112016106810928-pat00101
Figure 112016106810928-pat00102
'으로 표현되는 관련 용어, '
Figure 112016106810928-pat00103
'로 표현되는 샘플링 주파수, '
Figure 112016106810928-pat00104
'로 표현되는 동기화 심벌 갭, 또는 이들의 조합과 같은 용어를 포함한다.
상기 컴퓨팅 시스템(100)은 하나 이상의 통신 회로, 하나 이상의 제어 회로, 하나 이상의 저장 회로, 또는 이들의 조합을 위한 하드웨어 회로에 상기 기 설정된 용어를 포함하거나, 또는 상기 기 설정된 용어가 포함되게 하거나 구현되게 할 수 있다. 상기 컴퓨팅 시스템(100)은 하나 이상의 인터페이스, 하나 이상의 통신 회로 또는 이들의 조합을 이용하여 상기 기 설정된 용어를 엑세스할 수 있다.
상기 평가 블럭(510)은 상기 캐리어 주파수 오프셋(126)을 포함하는 상기 레벨 오프셋(124)를 결정하고, 이에 따라서 상기 가설 평가 매트릭(132) 및 상기 동적 후보 세트(130)에 기초하여 상기 장치들을 조절할 수 있다. 상기 평가 블럭(510)은 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합과 같은 상기 장치들 사이에서 통신을 위하여 상기 통신 신호(108)에 대한 상기 레벨 오프셋(124)을 결정할 수 있다.
상기 평가 블럭(510)은 상기 직접 연결(204)에 대응하는 상기 통신 신호(108)에 대한 상기 레벨 오프셋(124)을 결정할 수 있다. 또한, 상기 평가 블럭(510)은 사용자 설비 또는 모바일 장치 및 엑세스 포인트 또는 기지국 사이에서의 통신을 위해 상기 레벨 오프셋(124)을 결정할 수도 있다.
상기 평가 블럭(510)은 상기 동적 후보 세트(130) 내의 각 가설에 대응하는 상기 가설 평가 매트릭(132)을 분석하는 것에 기초하여 상기 캐리어 주파수 오프셋(126)과 같은 상기 레벨 오프셋(124)을 결정할 수 있다. 상기 평가 블럭(510)은 최저값, 최고값, 또는 임계값 또는 범위에 가장 근접한 값과 같이 상기 가설 평가 매트릭(132)의 최적 예에 대응하는 상기 동적 후보 세트(130) 내의 상기 가설 후보에 따라 상기 레벨 오프셋(124)을 결정할 수 있다.
상기 가설 평가 매트릭(132) 및 상기 동적 후보 세트(130)는 효율성을 증가시키고 복잡성을 감소시키는 것이 발견되었다. 상기 가설 평가 매트릭(132) 및 상기 동적 후보 세트(130)는 다수의 동기화 구간에 걸쳐 상기 가설들을 평가할 수 있다. 상기 가설 세트의 감소된 크기는 상기 레벨 오프셋(124)을 제거 또는 조정하기 위해 상기 다수의 동기화 구간에 걸쳐 더 효과적으로 구현될 수 있다.
상기 평가 블럭(510)은 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 제어 회로(312), 상기 제2 제어 회로(334), 상기 제3 제어 회로(434), 이들의 일부 또는 이들의 조합을 이용하여 하나 이상의 가설을 평가할 수 있다. 상기 평가 블럭(510)은 상기 가설 평가 매트릭(132), 상기 동적 후보 세트(130)로부터 선택된 가설, 상기 레벨 오프셋(124) 또는 이들의 조합과 같은 처리 결과를 상기 제1 저장 회로(314), 상기 제2 저장 회로(346), 상기 제3 저장 회로(446), 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436) 또는 이들의 조합에 저장할 수 있다.
상기 하나 이상의 가설을 평가한 후, 상기 제어 플로우는 상기 평가 블럭(510)으로부터 상기 보상 블럭(508)으로 진행 수 있다. 위에서 논의된 상기 통신 블럭(502) 및 상기 추정 블럭(504) 사이에서와 유사하게 상기 제어 플로우가 진행할 수 있으나, 하나 이상의 상기 평가 블럭(510)의 처리 결과, 예를 들어 상기 가설 평가 매트릭(132), 상기 동적 후보 세트(130)로부터 선택된 가설, 상기 레벨 오프셋(124), 상기 동적 후보 세트(130), 상기 초기 오프셋 추정(128), 상기 통신 신호(108) 또는 이들의 조합을 사용할 수 있다.
상기 보상 블럭(508)은 상기 동적 후보 세트(130)로부터 선택된 가설, 상기 레벨 오프셋(124) 또는 이들의 조합에 따라 상기 통신 장치를 조정 또는 보상할 수 있다. 상기 보상 블럭(508)은 상기 전송기 설정(120), 상기 수신기 설정(122), 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합을 조정 또는 보상하는 것에 기초하는 것과 같이 위에서 논의된 상기 통신 장치를 조정 또는 보상할 수 있다.
도 6을 참조하면, 일 실시예에 따른 도 1의 컴퓨팅 시스템(100)에 대한 구동 방법을 플로우 챠트(600)로 설명하는 예시도를 나타낸다. 상기 방법(600)은: 장치와 추가 장치 사이에서 통신을 위한 통신 신호를 수신하는 단계(602); 상기 통신 신호에 근거하여 초기 오프셋 추정을 산출하는 단계(604); 상기 초기 오프셋 추정에 근거하여 통신 유닛을 갖는 동적 후보 세트를 동적으로 생성하는 단계(606); 및 상기 장치와 상기 추가 장치 사이에서 통신을 위한 상기 통신 신호에 대한 레벨 오프셋을 결정하는 단계(608)를 포함한다.
여기서 묘사된 블럭들은 도 3의 상기 제1 통신 회로(316), 도 3의 상기 제2 통신 회로(336), 도 4의 상기 제3 통신 회로(436), 도 3의 상기 제1 제어 회로(312), 도 3의 상기 제2 제어 회로(334), 도 4의 상기 제3 제어 회로(434), 또는 이들의 조합 내에서 수동 회로, 능동 회로, 또는 모두를 포함하는 하드웨어 구현 또는 하드웨어 가속기가 될 수 있다. 또한, 상기 블럭들은 도 1의 상기 제1 장치(102), 도 1의 상기 제2 장치(106), 도 2의 상기 추가 장치(202) 또는 이들의 조합 내에 있으나, 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 제어 회로(312), 상기 제2 제어 회로(334), 상기 제3 제어 회로(434) 또는 이들의 조합의 외측에 위치하는 수동 회로, 능동 회로, 또는 모두를 포함하는 하드웨어 구현 또는 하드웨어 가속기가 될 수 있다.
도 1의 상기 컴퓨팅 시스템(100)은 일 예에 따른 블럭 기능들 또는 순서를 갖는 것으로 기술되었다. 상기 컴퓨팅 시스템(100)은 다르게 블럭들을 구획하고, 블럭들을 다른 순서로 배치할 수 있다. 예를 들어, 도 5의 상기 보상 블럭(508) 및 도 5의 상기 평가 블럭(510)은 한 블럭으로 결합될 수 있다. 또한, 상기 보상 블럭(508) 및 상기 평가 블럭(510)은 상기 반복부에 대응하는 서브 블럭들의 다수의 예를 포함한다.
설명을 위해, 다양한 블럭들이 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202), 또는 이들의 조합에 관련된 것으로 기술하였다. 그러나, 블럭들은 다르게 분산될 수 있다. 예를 들어, 다양한 블럭들은 다른 장치에서 구현될 수 있고, 블럭의 기능이 여러 장치에 걸쳐 분산될 수 있다. 또한 예를 들면, 다양 한 블럭들은 비-일시적 기억 매체에 저장된다.
보다 구체적인 예에 따르면, 위에 기술된 하나 이상의 블럭은 다른 시스템, 다른 장치, 다른 사용자 또는 이들의 조합에 분산되기 위하여, 제조되기 위하여 또는 이들의 조합을 위하여 상기 비-일시적 기억 매체에 저장될 수 있다. 또한, 더 구체적인 예에 따라, 위에 기술된 상기 블럭들은 칩 또는 프로세서와 같은 싱글 하드웨어 유닛, 또는 복수의 하드웨어 유닛을 사용하여 구현 또는 저장될 수 있다.
여기에 기술된 블럭들은 상기 비-일시적 컴퓨터 기록 매체에 저장될 수 있다. 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 저장 회로(314), 상기 제2 저장 회로(346), 상기 제3 저장 회로(446), 또는 이들의 조합은 상기 비-일시적 컴퓨터 기록 매체로 나타낼 수 있다. 상기 제1 통신 회로(316), 상기 제2 통신 회로(336), 상기 제3 통신 회로(436), 상기 제1 저장 회로(314), 상기 제2 저장 회로(346), 상기 제3 저장 회로(446), 또는 이들의 조합, 또는 그들 내의 일부분은 상기 제1 장치(102), 상기 제2 장치(106), 상기 추가 장치(202) 또는 이들의 조합으로부터 제거될 수 있다. 상기 비-일시적 컴퓨터 기록 매체의 예는 비-휘발성 메모리 카드 또는 스틱, 외부 하드 디스크 드라이브, 테이프 카세트 또는 광학 디스크일 수 있다.
도 1의 상기 초기 오프셋 추정(128) 및 상기 동적 후보 세트(130)의 물리적 변환은 도 1의 통신 레벨(114), 도 1의 전송기 설정(120), 도 1의 수신기 설정(122) 또는 이들의 조합에 변경과 같은 물리적 세계에서의 이동의 결과이다. 후속의 조정된 통신은 물리적 세계에서의 다른 이동, 예를 들어 도 1의 상기 통신 신호(108)를 처리함으로써 상기 제1 장치(102)에 사용자를 위한 내용을 표시 또는 재창조하는 것과 같은 이동을 더 야기할 수 있다. 발신자의 네이게이션 정보 또는 목소리 신호와 같이 상기 제1 장치(102)에서 재생성된 컨텐츠는 발신자에게 회신 또는 네이게이션 정보를 따르는 것과 같이 사용자의 이동에 영향을 미칠 수 있다. 물리적 세계에서의 이동은 통신 채널, 상기 제1 장치(102)의 지리적 위치 또는 이들의 조합에 변경을 초래하고, 이는 상기 컴퓨팅 시스템(100)으로 피드백되어, 도 1의 상기 레벨 오프셋(124)의 변화에 대한 처리에 더 영향을 줄 수 있다.
결과적인 방법, 프로세스, 장치, 디바이스, 제품, 및 시스템은 간단하고, 비용이 합리적이며, 복잡하지 않고, 다목적이며, 정확하고, 민감하고, 효과적이며, 준비된 알려진 구성 요소를 적응시킴으로써 구현할 수 있고, 효율적이고 경제적으로 제조되고, 응용 및 활용될 수 있다. 본 명세서에 기재된 실시 형태의 또 다른 중요한 측면은 비용을 감소시키고, 시스템을 단순화하며 성능을 향상 향상시키는 전통적인 트렌드를 유익하게 지원 및 서비스한다는 것이다.
이 실시예의 이러한 그리고 다른 가치있는 측면은 결과적으로 기술의 상태를 적어도 다음 단계로 발전시킬 것이다..
실시예들은 특정 베스트 모드와 관련하여 설명되었지만, 앞서 언급된 설명의 관점에서 많은 대안, 수정, 및 변형은 당업자에게 명백한 것으로 이해되어야 한다. 따라서, 포함된 청구항의 범위 내에 있는 모든 대안, 변형 및 변경을 포괄하도록 의도된다. 첨부 도면에서 본 명세서에서 설명 또는 도시된 모든 사항은 예시적이고 비-제한적인 의미로 해석된다.

Claims (10)

  1. 장치에 있어서:
    상기 장치 및 상기 장치와 분리된 추가 장치 사이에서 통신을 위해 캐리어 주파수 오프셋을 포함하는 통신 신호를 수신하는 인터-디바이스 인터페이스; 및
    상기 인터-디바이스 인터페이스에 결합된 통신 회로를 포함하되,
    상기 통신 신호는 제1 간격 및 제2 간격을 포함하는 간격 세트에 대응하고, 그리고
    상기 통신 회로는,
    상기 통신 신호에 근거하여 초기에 상기 캐리어 주파수 오프셋을 추정하기 위한 초기 오프셋 추정을 산출하고, 상기 초기 오프셋 추정에 근거하여 상기 캐리어 주파수 오프셋을 포함하는 레벨 오프셋의 가능한 경우들 중 동적 후보 세트를 동적으로 생성하고,
    상기 동적 후보 세트를 평가하기 위해 상기 통신 신호에 근거하여 가설 평가 매트릭을 산출하고, 그리고
    상기 장치와 상기 추가 장치 사이에서 통신을 위해 상기 통신 신호에 대한 상기 동적 후보 세트 및 상기 가설 평가 매트릭에 기초하여 상기 캐리어 주파수 오프셋을 포함하는 상기 레벨 오프셋을 결정하고,
    상기 초기 오프셋 추정을 산출하는 것은,
    상기 제1 간격에 대한 제1 추정 및 상기 제2 간격에 대한 제2 추정을 산출하는 것을 포함하고, 그리고
    상기 동적 후보 세트를 동적으로 생성하는 것은,
    상기 초기 오프셋 추정에 근거하여 상기 캐리어 주파수 오프셋에 대한 가설을 세우기 위해 상기 제1 간격에 대한 상기 제1 추정에 근거한 제1 서브 그룹 및 상기 제2 간격에 대한 상기 제2 추정에 근거한 제2 서브 그룹을 생성하는 것을 포함하는 장치.
  2. 제1항에 있어서,
    상기 인터-디바이스 인터페이스는 상기 장치 및 상기 추가 장치의 동기화를 위한 동기화부를 포함하는 상기 통신 신호를 수신하고, 그리고
    상기 통신 회로는 상기 동기화부에 근거하여 상기 초기 오프셋 추정을 산출하는 장치.
  3. 제1항에 있어서,
    상기 인터-디바이스 인터페이스는 반복부를 포함하는 상기 통신 신호를 수신하고, 그리고
    상기 통신 회로는 상기 반복부에 근거하여 상기 초기 오프셋 추정을 산출하는 장치.
  4. 제1항에 있어서,
    상기 인터-디바이스 인터페이스는 1차적 동기화, 2차적 동기화 또는 이들의 조합을 포함하는 상기 통신 신호를 수신하고,
    상기 통신 회로는 상기 1차적 동기화, 상기 2차적 동기화 또는 이들의 조합에 근거하여 상기 초기 오프셋 추정을 산출하는 장치.
  5. 제1항에 있어서,
    상기 인터-디바이스 인터페이스는 기준부를 포함하는 상기 통신 신호를 수신하고,
    상기 통신 회로는 상기 기준부에 근거하여 상기 초기 오프셋 추정을 산출하는 장치.
  6. 제1항에 있어서,
    상기 인터-디바이스 인터페이스는 상기 장치를 포함하는 사용자 장치들 및 상기 추가 장치 사이에서 직접적으로 통신하기 위해 직접 링크를 통해 상기 통신 신호를 수신하고,
    상기 통신 회로는 상기 직접 링크에 대한 상기 레벨 오프셋을 결정하는 장치.
  7. 장치의 동작 방법에 있어서:
    상기 장치 및 상기 장치와 분리된 추가 장치 사이에서 통신을 위해 캐리어 주파수 오프셋을 포함하는 통신 신호를 수신하는 단계;
    상기 통신 신호에 근거하여 초기에 상기 캐리어 주파수 오프셋을 추정하기 위한 초기 오프셋 추정을 산출하는 단계;
    상기 장치에 포함된 통신 회로를 통해, 상기 캐리어 주파수 오프셋을 포함하는 레벨 오프셋의 가능한 경우들 중 동적 후보 세트를 동적으로 생성하는 단계;
    상기 동적 후보 세트를 평가하기 위해 상기 통신 신호에 근거하여 가설 평가 매트릭을 산출하는 단계; 및
    상기 장치와 상기 추가 장치 사이에서 통신을 위해 상기 통신 신호에 대한 상기 동적 후보 세트 및 상기 가설 평가 매트릭에 기초하여 상기 캐리어 주파수 오프셋을 포함하는 상기 레벨 오프셋을 결정하는 단계를 포함하고,
    상기 통신 신호는 제1 간격 및 제2 간격을 포함하는 간격 세트에 대응하고,
    상기 초기 오프셋 추정을 산출하는 단계는,
    제1 간격에 대한 제1 추정 및 제2 간격에 대한 제2 추정을 산출하는 단계를 포함하고, 그리고
    상기 동적 후보 세트를 동적으로 생성하는 단계는,
    상기 초기 오프셋 추정에 근거하여 상기 캐리어 주파수 오프셋에 대한 가설을 세우기 위해 상기 제1 간격에 대한 상기 제1 추정에 근거한 제1 서브 그룹 및 상기 제2 간격에 대한 상기 제2 추정에 근거한 제2 서브 그룹을 생성하는 것을 포함하는 동작 방법.
  8. 제7항에 있어서,
    상기 통신 신호를 수신하는 단계는,
    상기 장치 및 상기 추가 장치의 동기화를 위한 동기화부를 포함하는 상기 통신 신호를 수신하는 단계를 포함하고, 그리고
    상기 초기 오프셋 추정을 산출하는 단계는,
    상기 동기화부에 근거하여 상기 초기 오프셋 추정을 산출하는 단계를 포함하는 동작 방법.
  9. 제7항에 있어서,
    상기 통신 신호를 수신하는 단계는,
    반복부를 포함하는 상기 통신 신호를 수신하는 단계를 포함하고, 그리고
    상기 초기 오프셋 추정을 산출하는 단계는,
    상기 반복부에 근거하여 상기 초기 오프셋 추정을 산출하는 단계를 포함하는 동작 방법.
  10. 장치에 대한 명령어들을 포함하는 비일시적 컴퓨터 판독 가능 매체에 있어서:
    상기 장치 및 상기 장치와 분리된 추가 장치 사이에서 통신을 위해 캐리어 주파수 오프셋을 포함하는 통신 신호를 수신하는 단계;
    상기 통신 신호에 근거하여 초기에 상기 캐리어 주파수 오프셋을 추정하기 위한 초기 오프셋 추정을 산출하는 단계;
    상기 캐리어 주파수 오프셋을 포함하는 레벨 오프셋의 가능한 경우들 중 동적 후보 세트를 동적으로 생성하는 단계;
    상기 동적 후보 세트를 평가하기 위해 상기 통신 신호에 근거하여 가설 평가 매트릭을 산출하는 단계; 및
    상기 장치와 상기 추가 장치 사이에서 통신을 위해 상기 통신 신호에 대한 상기 동적 후보 세트 및 상기 가설 평가 매트릭에 기초하여 상기 캐리어 주파수 오프셋을 포함하는 상기 레벨 오프셋을 결정하는 단계를 포함하고,
    상기 통신 신호는 제1 간격 및 제2 간격을 포함하는 간격 세트에 대응하고,
    상기 초기 오프셋 추정을 산출하는 단계는,
    제1 간격에 대한 제1 추정 및 제2 간격에 대한 제2 추정을 산출하는 단계를 포함하고, 그리고
    상기 동적 후보 세트를 동적으로 생성하는 단계는,
    상기 초기 오프셋 추정에 근거하여 상기 캐리어 주파수 오프셋에 대한 가설을 세우기 위해 상기 제1 간격에 대한 상기 제1 추정에 근거한 제1 서브 그룹 및 상기 제2 간격에 대한 상기 제2 추정에 근거한 제2 서브 그룹을 생성하는 것을 포함하는 비일시적 컴퓨터 판독 가능 매체.

KR1020160144656A 2015-12-02 2016-11-01 통신 링크 메커니즘을 갖는 컴퓨팅 시스템 KR102454911B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562262291P 2015-12-02 2015-12-02
US62/262,291 2015-12-02
US15/007,086 US9787508B2 (en) 2015-12-02 2016-01-26 Computing system with communication link mechanism and method of operation thereof
US15/007,086 2016-01-26

Publications (2)

Publication Number Publication Date
KR20170064990A KR20170064990A (ko) 2017-06-12
KR102454911B1 true KR102454911B1 (ko) 2022-10-17

Family

ID=58798798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160144656A KR102454911B1 (ko) 2015-12-02 2016-11-01 통신 링크 메커니즘을 갖는 컴퓨팅 시스템

Country Status (2)

Country Link
US (1) US9787508B2 (ko)
KR (1) KR102454911B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201509261UA (en) * 2015-11-09 2017-06-29 Huawei Int Pte Ltd Apparatus and method for direct radio frequency (rf) sampling in near field communication (nfc) devices
CN110254377B (zh) * 2019-06-26 2021-08-20 柳州市上宏智能化科技有限公司 新能源汽车中控系统安全检验方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2957490B2 (ja) * 1996-09-18 1999-10-04 静岡日本電気株式会社 4値fsk受信機
WO2007142194A1 (ja) 2006-06-09 2007-12-13 Nec Corporation 通信システム、送信装置、受信装置及び同期検出方法
US7894539B2 (en) 2006-07-24 2011-02-22 Industrial Technology Research Institute Method and device for estimating integer carrier frequency offset
WO2008154681A1 (en) 2007-06-19 2008-12-24 National Ict Australia Limited Carrier frequency offset estimation for multicarrier communication systems
US8380151B2 (en) 2009-12-18 2013-02-19 Broadcom Corporation Method and system for reducing the complexity of multi-frequency hypothesis testing using an iterative approach
US8369279B2 (en) 2010-03-10 2013-02-05 Broadcom Corporation Method and system for iterative multiple frequency hypothesis testing with cell-ID detection in an E-UTRA/LTE UE receiver
ATE529992T1 (de) 2009-07-28 2011-11-15 Ericsson Telefon Ab L M Technik zur bestimmung eines frequenz-offsets
KR101525931B1 (ko) 2013-07-24 2015-06-04 성균관대학교산학협력단 Ofdm 시스템에서의 주파수 오프셋 추정 방법 및 ofdm 수신기
US9806827B2 (en) * 2013-09-13 2017-10-31 Samsung Electronics Co., Ltd. Computing system with interference cancellation mechanism and method of operation thereof
US9629003B2 (en) * 2013-10-07 2017-04-18 Samsung Electronics Co., Ltd. Computing system with factor estimation mechanism and method of operation thereof
KR101467252B1 (ko) 2013-11-19 2014-12-01 성균관대학교산학협력단 낮은 복잡도의 ofdm 정수 주파수 옵셋 추정 방법, 이를 이용한 ofdm 정수 주파수 옵셋 추정 장치 및 ofdm 수신기 시스템
KR102254342B1 (ko) * 2014-02-13 2021-05-24 삼성전자주식회사 공동 전송 매커니즘을 갖는 컴퓨팅 시스템 및 그것의 동작 방법
US9526016B2 (en) * 2014-02-14 2016-12-20 Samsung Electronics Co., Ltd. Computing system with feedback mechanism and method of operation thereof
US9231648B2 (en) * 2014-05-21 2016-01-05 Texas Instruments Incorporated Methods and apparatus for frequency offset estimation and correction prior to preamble detection of direct sequence spread spectrum (DSSS) signals
US9853787B2 (en) * 2015-06-24 2017-12-26 Nxp Usa, Inc. Carrier frequency offset estimation for wireless communication

Also Published As

Publication number Publication date
KR20170064990A (ko) 2017-06-12
US20170163454A1 (en) 2017-06-08
US9787508B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
RU2759426C1 (ru) Способ и устройство для передачи опорного сигнала, способ и устройство для приема опорного сигнала, устройство, установленное на транспортном средстве, и терминал
JP6525929B2 (ja) 干渉を処理するための方法および装置
KR101793567B1 (ko) 동기 신호를 송신/수신하기 위한 송신기, 수신기, 및 방법
JP2013535124A (ja) ベースステーションの校正
KR20120036018A (ko) 무선통신 시스템에서 고속 주파수 오프셋 추정 장치 및 방법
JP2021536713A (ja) 情報送信および受信方法、デバイス、および装置
US9363072B2 (en) Computing system with synchronization mechanism and method of operation thereof
CN110830212B (zh) 一种参考信号发送、接收方法及装置
CN110830395B (zh) 通信系统中用于数据检测的方法、装置和计算机存储介质
EP3750249A1 (en) Frequency hopping for a random access preamble
EP3937564A1 (en) Communication method and apparatus
US9553752B1 (en) Method and apparatus for frequency offset detection in OFDM systems with frequency reuse
CN111757500B (zh) 通信方法和装置
KR102454911B1 (ko) 통신 링크 메커니즘을 갖는 컴퓨팅 시스템
WO2018053801A1 (zh) 一种资源映射方法、发送端以及接收端
JP6561471B2 (ja) 通信装置、通信方法、及び通信プログラム
CN109274619B (zh) 一种频率偏移确定方法及装置
TWI710235B (zh) 傳輸數據的方法、信道估計的方法和裝置
CN113556772B (zh) 信道预测方法及装置
US11044136B2 (en) Method and apparatus for estimating frequency offset in wireless communication system
US9806827B2 (en) Computing system with interference cancellation mechanism and method of operation thereof
CN114257479B (zh) 频偏估计方法及装置、存储介质、终端
US20230164608A1 (en) Electronic device and method for wireless communication and computer-readable storage medium
WO2017193395A1 (zh) 传输上行数据的方法、终端设备和网络侧设备
CN114079606B (zh) 一种空口时间对齐方法、装置及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant