KR102453259B1 - Electroluminescence display and driving method thereof - Google Patents

Electroluminescence display and driving method thereof Download PDF

Info

Publication number
KR102453259B1
KR102453259B1 KR1020180045716A KR20180045716A KR102453259B1 KR 102453259 B1 KR102453259 B1 KR 102453259B1 KR 1020180045716 A KR1020180045716 A KR 1020180045716A KR 20180045716 A KR20180045716 A KR 20180045716A KR 102453259 B1 KR102453259 B1 KR 102453259B1
Authority
KR
South Korea
Prior art keywords
period
power consumption
low power
consumption mode
gate
Prior art date
Application number
KR1020180045716A
Other languages
Korean (ko)
Other versions
KR20190122056A (en
Inventor
오대석
김동규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180045716A priority Critical patent/KR102453259B1/en
Publication of KR20190122056A publication Critical patent/KR20190122056A/en
Application granted granted Critical
Publication of KR102453259B1 publication Critical patent/KR102453259B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 저소비 전력 모드에서 플리커를 방지할 수 있는 전계 발광 표시장치와 그 구동 방법에 관한 것으로, 저소비 전력 모드에서 발광 제어 신호의 듀티비를 가변하여 픽셀들의 점등 구간을 점진적으로 증가하는 표시패널 구동 회로를 포함한다. 상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간이 스캔 프레임 보다 홀드 프레임에서 더 길게 설정되거나 하나의 홀드 프레임 내에서 점진적으로 증가되거나, 상기 발광 제어 신호의 점등 구간이 상기 저소비 전력 모드에서 설정된 하나의 스캔 프레임 내에서 점진적으로 증가될 수 있다.The present invention relates to an electroluminescent display device capable of preventing flicker in a low power consumption mode and a driving method thereof, and driving a display panel that gradually increases the lighting period of pixels by varying a duty ratio of a light emission control signal in a low power consumption mode includes a circuit. In the low power consumption mode, a lighting period of the light emission control signal is set longer in a hold frame than a scan frame or is gradually increased within one hold frame, or a lighting period of the light emission control signal is set in the low power consumption mode may be gradually increased within a scan frame of .

Description

전계 발광 표시장치와 그 구동 방법{ELECTROLUMINESCENCE DISPLAY AND DRIVING METHOD THEREOF}ELECTROLUMINESCENCE DISPLAY AND DRIVING METHOD THEREOF

본 발명은 전계 발광 표시장치와 그 구동 방법에 관한 것이다.The present invention relates to an electroluminescent display device and a driving method thereof.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The electroluminescent display is roughly divided into an inorganic light emitting display and an organic light emitting display according to the material of the light emitting layer. The active matrix type organic light emitting diode display includes an organic light emitting diode (hereinafter referred to as "OLED") that emits light by itself, and has a fast response speed and high luminous efficiency, luminance and viewing angle. There are advantages.

전계 발광 표시장치에서 소비전력을 줄이기 위하여, 표시패널을 저속으로 구동할 수 있다. 저소비 전력 모드는 입력 영상의 프레임 주파수보다 낮은 프레임 주파수로 표시패널을 구동한다. 이 저소비 전력 모드는 1 프레임 기간 동안 픽셀들에 데이터를 기입한 후 다음 프레임 기간에 픽셀들에 새로운 데이터가 기입되지 않고 커패시터의 전압으로 현재 상태를 유지한다. 저소비 전력 모드에서 데이터가 기입되지 않는 홀드 프레임 기간 동안 픽셀들의 누설 전류로 인하여 커패시터의 전압이 방전되어 픽셀들의 휘도가 낮아진다. 따라서, 저소비 전력 모드는 픽셀들에 데이터가 기입되는 프레임 기간과 픽셀들에 데이터가 기입되지 않는 프레임 기간이 반복하면서 픽셀들의 휘도가 주기적으로 변동되는 플리커(flicker)가 사용자에게 인지될 수 있다.In order to reduce power consumption in the electroluminescent display device, the display panel may be driven at a low speed. In the low power consumption mode, the display panel is driven at a frame frequency lower than the frame frequency of the input image. In this low power consumption mode, after data is written to the pixels for one frame period, no new data is written to the pixels in the next frame period, and the current state is maintained by the voltage of the capacitor. During the hold frame period in which data is not written in the low power consumption mode, the voltage of the capacitor is discharged due to the leakage current of the pixels, so that the luminance of the pixels is lowered. Accordingly, in the low power consumption mode, a flicker in which the luminance of pixels is periodically changed while a frame period in which data is written to the pixels and a frame period in which data is not written to the pixels are repeated may be perceived by the user.

본 발명은 저소비 전력 모드에서 플리커를 방지할 수 있는 전계 발광 표시장치와 그 구동 방법을 제공한다. The present invention provides an electroluminescent display device capable of preventing flicker in a low power consumption mode and a driving method thereof.

본 발명의 전계 발광 표시장치는 데이터 라인들과 게이트 라인들에 연결된 픽셀들이 매트릭스 형태로 배치된 표시패널과, 저소비 전력 모드에서 상기 게이트 라인들에 인가되는 발광 제어 신호의 듀티비를 가변하여 상기 픽셀들의 점등 구간을 점진적으로 증가하는 표시패널 구동 회로를 포함한다.
상기 픽셀들 각각은 상기 발광 제어 신호의 점등 구간에 턴-온되어 발광 소자의 전류패스를 형성하고 상기 발광 제어 신호의 소등 구간에 턴-오프되는 스위치 소자를 포함한다.
상기 저소비 전력 모드의 1 주기는 데이터가 픽셀들에 기입되는 하나의 스캔 프레임과, 데이터 기입 과정 없는 하나 이상의 홀드 프레임 기간을 포함한다. 상기 저소비 전력 모드는 시간 순서대로 적어도 제1 스캔 프레임 기간, 제1 홀드 프레임 기간, 제2 스캔 프레임 기간, 및 제2 스캔 프레임 기간을 포함한다. 상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간이 상기 제1 및 제2 스캔 프레임 보다 상기 제1 및 제2 홀드 프레임 기간에서 더 길게 설정된다.The electroluminescent display device of the present invention includes a display panel in which data lines and pixels connected to gate lines are arranged in a matrix form, and a duty ratio of a light emission control signal applied to the gate lines in a low power consumption mode to vary the pixel. and a display panel driving circuit that gradually increases the lighting period of each of them.
Each of the pixels includes a switch element that is turned on during a lighting period of the light emission control signal to form a current path of the light emitting device and is turned off during a light off period of the light emission control signal.
One period of the low power consumption mode includes one scan frame in which data is written to pixels and one or more hold frame periods without a data writing process. The low power consumption mode includes at least a first scan frame period, a first hold frame period, a second scan frame period, and a second scan frame period in chronological order. In the low power consumption mode, the lighting period of the light emission control signal is set to be longer in the first and second hold frame periods than in the first and second scan frames.

상기 전계 발광 표시장치의 구동 방법은 정상 구동 모드에서 상기 발광 제어 신호의 듀티비를 일정하게 제어하여 제1 및 제2 프레임 기간에서 상기 표시패널에 배치된 픽셀들의 점등 구간을 동일하게 제어하는 단계; 저소비 전력 모드에서 상기 발광 제어 신호의 듀티비를 가변하여 상기 픽셀들의 점등 구간을 점진적으로 증가하는 단계; 저소비 전력 모드에서, 데이터가 상기 픽셀들에 기입되는 하나의 스캔 프레임과, 데이터 기입 과정 없는 하나 이상의 홀드 프레임 기간을 설정하는 단계; 상기 저소비 전력 모드에서, 시간 순서대로 적어도 제1 스캔 프레임 기간, 제1 홀드 프레임 기간, 제2 스캔 프레임 기간, 및 제2 스캔 프레임 기간을 설정하는 단계; 및 상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간을 상기 제1 및 제2 스캔 프레임 보다 상기 제1 및 제2 홀드 프레임 기간에서 더 길게 제어하는 단계를 포함한다.
상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간이 스캔 프레임 보다 홀드 프레임 기간에서 더 길게 설정되거나 하나의 홀드 프레임 기간 내에서 점진적으로 증가되거나, 상기 발광 제어 신호의 점등 구간이 상기 저소비 전력 모드에서 설정된 하나의 스캔 프레임 기간 내에서 점진적으로 증가될 수 있다.The driving method of the electroluminescent display device includes: controlling a lighting period of pixels disposed on the display panel to be equal in first and second frame periods by constantly controlling a duty ratio of the emission control signal in a normal driving mode; gradually increasing the lighting period of the pixels by varying the duty ratio of the light emission control signal in a low power consumption mode; setting, in a low power consumption mode, one scan frame in which data is written to the pixels, and one or more hold frame periods without a data writing process; in the low power consumption mode, setting at least a first scan frame period, a first hold frame period, a second scan frame period, and a second scan frame period in chronological order; and controlling the lighting period of the light emission control signal to be longer in the first and second hold frame periods than the first and second scan frames in the low power consumption mode.
In the low power consumption mode, the lighting period of the light emission control signal is set to be longer in a hold frame period than a scan frame, or is gradually increased within one hold frame period, or the lighting period of the light emission control signal is changed in the low power consumption mode. It may be gradually increased within one set scan frame period.

본 발명은 저소비 전력 모드에서 다수의 프레임 기간들을 포함한 1 주기 기간에서 제1 프레임 기간에만 픽셀들에 데이터를 기입함으로써 소비 전력을 줄일 수 있다.The present invention can reduce power consumption by writing data to pixels only in the first frame period in one cycle period including a plurality of frame periods in the low power consumption mode.

본 발명은 저소비 전력 모드에서 픽셀들의 점등 구간과 소등 구간을 정의하는 발광 제어 신호의 듀티비를 가변함으로써 제1 프레임 기간 이후의 프레임 기간에서 픽셀의 휘도를 높여 플리커를 방지할 수 있다.According to the present invention, flicker can be prevented by increasing the luminance of the pixel in the frame period after the first frame period by varying the duty ratio of the emission control signal defining the lighting period and the light off period of the pixels in the low power consumption mode.

도 1은 본 발명의 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다.
도 2는 정상 구동 모드와 저소비 전력 모드를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 픽셀 회로와 그 구동 방법을 보여 주는 도면이다.
도 4 내지 도 7은 픽셀 회로의 구동 방법을 단계적으로 보여 주는 도면들이다.
도 8은 30Hz의 저소비 전력 모드에서 플리커를 보여 주는 파형도이다.
도 9는 도 8에 도시된 30Hz의 저소비 전력 모드에서 스캔 신호와 EM 신호를 자세히 보여 주는 파형도이다.
도 10은 본 발명의 제1 실시예에 따른 전계 발광 표시장치의 저소비 전력 모드를 보여 주는 파형도이다.
도 11은 저소비 전력 모드에서 시간이 경과할수록 EM 신호의 점등 구간이 증가될 때 휘도 변화량을 나타낸다.
도 12는 저소비 전력 모드에서 4 필드 EM 신호와 8 필드 EM 신호의 점등 구간을 나타내는 도면이다.
도 13은 본 발명의 실시예에 따른 전계 발광 표시장치의 구동 방법을 보여 주는 흐름도이다.1 is a block diagram showing an electroluminescent display device according to an embodiment of the present invention.
2 is a diagram illustrating a normal driving mode and a low power consumption mode.
3 is a diagram illustrating a pixel circuit and a driving method thereof according to an embodiment of the present invention.
4 to 7 are diagrams illustrating a method of driving a pixel circuit in stages.
8 is a waveform diagram showing flicker in a low power consumption mode of 30 Hz.
9 is a waveform diagram illustrating in detail a scan signal and an EM signal in the low power consumption mode of 30 Hz shown in FIG. 8 .
10 is a waveform diagram illustrating a low power consumption mode of the electroluminescent display device according to the first embodiment of the present invention.
11 shows the amount of change in luminance when the lighting period of the EM signal increases as time elapses in the low power consumption mode.
12 is a diagram illustrating a lighting period of a 4-field EM signal and an 8-field EM signal in a low power consumption mode.
13 is a flowchart illustrating a method of driving an electroluminescent display device according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the embodiments allow the disclosure of the present invention to be complete, and those of ordinary skill in the art to which the present invention pertains It is provided to fully understand the scope of the invention, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. Since the shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiment of the present invention are exemplary, the present invention is not limited to the matters shown in the drawings. Like reference numerals refer to substantially like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다. When "includes", "includes", "having", "consisting of", etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, it may be interpreted as the plural unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다. In the case of a description of the positional relationship, for example, when the positional relationship between the two components is described as 'on One or more other elements may be interposed between those elements in which 'directly' or 'directly' are not used.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. 예컨대, 이하의 실시예에서 픽셀 회로의 스위치 소자들과 구동 소자에 붙여진 제1, 제2, 제3 및 제4와 같은 서수는 특허청구범위에서 정의된 소자들에 붙여진 서수와 다르다. The first, second, etc. may be used to distinguish the components, but the functions or structures of these components are not limited to the ordinal number or component name attached to the front of the component. For example, ordinal numbers such as first, second, third and fourth assigned to the switch elements and driving elements of the pixel circuit in the following embodiments are different from the ordinal numbers assigned to the elements defined in the claims.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.The following embodiments can be partially or wholly combined or combined with each other, and technically various interlocking and driving are possible. Each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship.

본 발명의 전계 발광 표시장치에서 픽셀 회로는 n 채널 트랜지스터(NMOS)와 p 채널 트랜지스터(PMOS) 중 하나 이상을 포함할 수 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.In the electroluminescent display device of the present invention, the pixel circuit may include at least one of an n-channel transistor (NMOS) and a p-channel transistor (PMOS). A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. In the transistor, carriers begin to flow from the source. The drain is an electrode through which carriers exit the transistor. In a transistor, the flow of carriers flows from source to drain. In the case of an n-channel transistor, the source voltage is lower than the drain voltage so that electrons can flow from the source to the drain because carriers are electrons. In an n-channel transistor, the direction of current flows from drain to source. In the case of a p-channel transistor (PMOS), since carriers are holes, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-channel transistor, current flows from the source to the drain because holes flow from the source to the drain. It should be noted that the source and drain of the transistor are not fixed. For example, the source and drain may be changed according to an applied voltage. Accordingly, the invention is not limited by the source and drain of the transistor. In the following description, the source and drain of the transistor will be referred to as first and second electrodes.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.A gate signal of a transistor used as a switch element swings between a gate on voltage and a gate off voltage. The gate-on voltage is set to a voltage higher than the threshold voltage of the transistor, and the gate-off voltage is set to a voltage lower than the threshold voltage of the transistor. The transistor is turned on in response to the gate-on voltage, while turned-off in response to the gate-off voltage. In the case of an n-channel transistor (NMOS), the gate-on voltage may be a gate high voltage (VGH), and the gate-off voltage may be a gate low voltage (VGL). In the case of the p-channel transistor PMOS, the gate-on voltage may be the gate low voltage VGL, and the gate-off voltage may be the gate high voltage VGH.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기 발광 물질을 포함한 유기 발광 표시장치를 중심으로 설명하지만, 이에 한정되지 않는다. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display will be mainly described with an organic light emitting display including an organic light emitting material, but the present invention is not limited thereto.

도 1을 참조하면, 본 발명의 실시예에 따른 전계 발광 표시장치는 표시패널(100)과, 표시패널 구동회로를 포함한다. Referring to FIG. 1 , an electroluminescent display device according to an embodiment of the present invention includes a display panel 100 and a display panel driving circuit.

표시패널(100)은 화면 상에서 입력 영상을 표시하는 액티브 영역(AA)을 포함한다. 액티브 영역(AA)에 픽셀 어레이가 배치된다. 픽셀 어레이는 다수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 다수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. The display panel 100 includes an active area AA for displaying an input image on the screen. A pixel array is disposed in the active area AA. The pixel array includes a plurality of data lines 102 , a plurality of gate lines 103 intersecting the data lines 102 , and pixels arranged in a matrix form.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀(101)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자와, 입력 영상의 픽셀 데이터에 따라 발광 소자를 구동하기 위한 구동 소자, 게이트 신호에 응답하여 온/오프되는 하나 이상의 스위치 소자, 및 커패시터(capacitor) 등을 포함한다. 발광 소자는 OLED로 구현될 수 있다. 구동 소자와 스위치 소자는 트랜지스터로 구현될 수 있다. Each of the pixels may be divided into a red sub-pixel, a green sub-pixel, and a blue sub-pixel 101 for color implementation. Each of the pixels may further include a white sub-pixel. Each of the sub-pixels 101 includes a pixel circuit. The pixel circuit includes a light emitting device, a driving device for driving the light emitting device according to pixel data of an input image, one or more switch devices turned on/off in response to a gate signal, and a capacitor. The light emitting device may be implemented as an OLED. The driving element and the switch element may be implemented as transistors.

픽셀 회로들 각각은 보상 회로를 포함할 수 있다. 보상 회로는 화질과 수명을 개선하기 위하여 발광 소자를 구동하기 위한 구동 소자의 전기적 특성 예를 들어, 문턱 전압을 샘플링하고, 그 문턱 전압 만큼 데이터 전압을 실시간 자동으로 보상할 수 있다. Each of the pixel circuits may include a compensation circuit. The compensation circuit may sample electrical characteristics of a driving device for driving the light emitting device, for example, a threshold voltage, and automatically compensate the data voltage by the threshold voltage in real time to improve image quality and lifespan.

표시패널(100)은 픽셀 구동 전압 또는 고전위 구동 전압(VDD)을 픽셀 회로에 공급하기 위한 제1 전원 라인, 기준 전압(Vref)을 픽셀 회로에 공급하기 위한 제2 전원 라인, 저전위 전원 전압(VSS)을 픽셀들에 공급하기 위한 VSS 전극 등을 더 포함할 수 있다. 전원 라인들과 VSS 전극은 도시하지 않은 전원 회로에 연결된다. VDD는 VSS, Vref 보다 높은 전압이다. The display panel 100 includes a first power line for supplying the pixel driving voltage or high potential driving voltage VDD to the pixel circuit, a second power line for supplying the reference voltage Vref to the pixel circuit, and a low potential power supply voltage. A VSS electrode for supplying (VSS) to the pixels may be further included. The power lines and the VSS electrode are connected to a power circuit not shown. VDD is a higher voltage than VSS and Vref.

표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다. Touch sensors may be disposed on the display panel 100 . The touch input may be sensed using separate touch sensors or may be sensed through pixels. The touch sensors may be implemented as in-cell type touch sensors disposed on the screen of a display panel or embedded in a pixel array as on-cell type or add-on type. can

표시패널 구동회로는 데이터 구동부(110), 게이트 구동부(120), 및 타이밍 콘트롤러(Timing controller, TCON)(130)를 포함한다. 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)가 배치될 수 있다. The display panel driving circuit includes a data driver 110 , a gate driver 120 , and a timing controller (TCON) 130 . A demultiplexer 112 disposed between the data driver 110 and the data lines 102 may be disposed.

표시패널 구동회로는 타이밍 콘트롤러(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다. 표시패널 구동회로는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 구비할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 모바일 기기나 웨어러블 기기에서 표시패널 구동회로, 타이밍 콘트롤러(130) 그리고 전원 회로는 하나의 집적 회로에 집적될 수 있다. The display panel driving circuit writes pixel data of an input image to pixels of the display panel 100 under the control of the timing controller 130 . The display panel driving circuit may further include a touch sensor driver for driving the touch sensors. The touch sensor driver is omitted from FIG. 1 . In a mobile device or a wearable device, the display panel driving circuit, the timing controller 130 , and the power circuit may be integrated into one integrated circuit.

데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 신호를 발생한다. 데이터 구동부(110)는 채널들 각각에서 출력 버퍼를 통해 데이터 신호의 전압(이하 “데이터 전압”이라 함)을 출력한다. 디멀티플렉서(112)는 다수의 스위치 소자들을 이용하여 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치되어 데이터 구동부(110)로부터 출력되는 데이터 전압을 데이터 라인들(102)로 분배한다. 디멀티플렉서(112)에 의해 데이터 구동부(110)의 한 채널이 다수의 데이터 라인들에 시분할 연결되기 때문에 데이터 라인들(102)의 개수가 감소될 수 있다. The data driver 110 converts pixel data of an input image received from the timing controller 130 into a gamma compensation voltage to generate a data signal. The data driver 110 outputs a voltage of a data signal (hereinafter referred to as a “data voltage”) through an output buffer in each of the channels. The demultiplexer 112 is disposed between the data driver 110 and the data lines 102 using a plurality of switch elements to distribute the data voltage output from the data driver 110 to the data lines 102 . Since one channel of the data driver 110 is time-divisionally connected to a plurality of data lines by the demultiplexer 112 , the number of data lines 102 may be reduced.

게이트 구동부(120)는 액티브 영역(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤(bezel) 영역 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트(shift) 함으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 도 3에 도시된 바와 같이 스캔 신호(SCAN1, SCAN2)와 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 게이트 라인들(103)은 스캔 신호(SCAN1, SCAN2)가 인가되는 게이트 라인들과, EM 신호가 인가되는 게이트 라인들로 나뉘어진다. The gate driver 120 may be implemented as a gate in panel (GIP) circuit that is directly formed on a bezel area of the display panel 100 together with the TFT array of the active area AA. The gate driver 120 outputs a gate signal to the gate lines 103 under the control of the timing controller 130 . The gate driver 120 may sequentially supply the gate signals to the gate lines 103 by shifting the gate signals using a shift register. As shown in FIG. 3 , the gate signal may include scan signals SCAN1 and SCAN2 and a light emission control signal (hereinafter, referred to as an “EM signal”). The gate lines 103 are divided into gate lines to which scan signals SCAN1 and SCAN2 are applied and gate lines to which EM signals are applied.

게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 신호(SCAN1, SCAN2)를 출력하고, 시프트 클럭에 따라 스캔 신호(SCAN1 ~ SCAN3)를 시프트한다. 제2 게이트 구동부(122)는 EM 신호(EM)를 출력한다. 베젤이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)를 구성하는 스위치 소자들 중 적어도 일부 또는 전부가 액티브 영역(AA) 내에 분산 배치될 수 있다. The gate driver 120 may include a first gate driver 121 and a second gate driver 122 . The first gate driver 121 outputs the scan signals SCAN1 and SCAN2 and shifts the scan signals SCAN1 to SCAN3 according to the shift clock. The second gate driver 122 outputs the EM signal EM. In the case of the bezel-free model, at least some or all of the switch elements constituting the first and second gate drivers 121 and 122 may be dispersedly disposed in the active area AA.

타이밍 콘트롤러(130)는 도시하지 않은 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블신호(DE), 클럭(CLK) 등을 포함한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.The timing controller 130 receives digital video data DATA of an input image and a timing signal synchronized therewith from a host system (not shown). The timing signal includes a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal DE, and a clock CLK. The host system may be any one of a television (Television) system, a set-top box, a navigation system, a personal computer (PC), a home theater system, a mobile device, and a wearable device.

타이밍 콘트롤러(130)는 정상 구동 모드(normal driving mode)에서 프레임 레이트(Frame rate)를 입력 프레임 주파수 보다 높게 조정할 수 있다. 예를 들어, 타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부(120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. The timing controller 130 may adjust a frame rate to be higher than an input frame frequency in a normal driving mode. For example, the timing controller 130 multiplies the input frame frequency by i to obtain a frame frequency of frame frequency × i (i is a positive integer greater than 0) Hz. The data driver 110, the demultiplexer 112, and the gate An operation timing of the driving unit 120 may be controlled. The input frame frequency is 60 Hz in the NTSC (National Television Standards Committee) scheme and 50 Hz in the PAL (Phase-Alternating Line) scheme.

타이밍 콘트롤러(130)는 저소비 전력 모드에서 프레임 주파수를 입력 영상의 프레임 주파주 보다 낮은 주파수 예를 들어, 1Hz ~ 30Hz 사이의 주파수로 낮추어 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮출 수 있다. 저소비 전력 모드에서 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부(120)의 구동 시간이 짧아지므로 소비전력이 감소된다. The timing controller 130 may lower the refresh rate of pixels by lowering the frame frequency to a frequency lower than the frame frequency of the input image, for example, between 1 Hz and 30 Hz in the low power consumption mode. In the low power consumption mode, since the driving times of the data driver 110 , the demultiplexer 112 , and the gate driver 120 are shortened, power consumption is reduced.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 카운트(count)하고 그 카운트값과 메모리(131)에 미리 저장된 구동 타이밍 정보를 비교하여 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부(120)의 동작 타이밍을 제어한다. 메모리(131)는 ROM(Read-Only Memory) 예를 들면, EEPROM(Electrically Erasable Programmable Read-Only Memory)일 수 있으나 이에 한정되지 않는다. 메모리(131)에는 표시패널 구동회로의 구동 타이밍 정보가 저장되어 있다. 타이밍 콘트롤러(130)는 메모리(131)에 저장된 구동 타이밍 정보를 바탕으로 데이터 구동부(110), 디멀티플렉서(112), 및 게이트 구동부(120)를 제어하기 위한 제어 신호를 발생한다. The timing controller 130 counts the timing signals (Vsync, Hsync, DE) received from the host system and compares the count value with driving timing information stored in advance in the memory 131 to obtain the data driver 110 and the demultiplexer. 112 and the operation timing of the gate driver 120 are controlled. The memory 131 may be a read-only memory (ROM), for example, an electrically erasable programmable read-only memory (EEPROM), but is not limited thereto. The memory 131 stores driving timing information of the display panel driving circuit. The timing controller 130 generates a control signal for controlling the data driver 110 , the demultiplexer 112 , and the gate driver 120 based on the driving timing information stored in the memory 131 .

타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터를 통해 게이트 온 전압과 게이트 오프 전압으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다. The voltage level of the gate timing control signal output from the timing controller 130 may be converted into a gate-on voltage and a gate-off voltage through a level shifter (not shown) and supplied to the gate driver 120 . The level shifter converts a low level voltage of the gate timing control signal into a gate low voltage VGL, and converts a high level voltage of the gate timing control signal into a gate high voltage VGH. .

표시패널 구동회로(110, 112, 120)는 도 2에 도시된 바와 같이, 정상(normal) 구동 모드에서 매 프레임 기간마다 입력 영상의 데이터가 픽셀들에 기입하여 매 프레임 기간마다 픽셀들에 새로운 데이터를 기입한다. 이에 비하여, 표시패널 구동회로(110, 112, 120)는 저소비 전력 모드에서 스캔 프레임 기간(Scan frame)에 픽셀들에 입력 영상의 픽셀 데이터를 기입한 후 그 이후 다수의 홀드 프레임 기간(Hold frame) 동안 픽셀들에 데이터를 기입하지 않는다. 그 결과, 저소비 전력 모드에서 표시패널 구동회로와 표시패널(100)의 소비 전력이 낮아진다.As shown in FIG. 2 , in the display panel driving circuits 110 , 112 , and 120 , in the normal driving mode, input image data is written to the pixels in every frame period, and new data is added to the pixels in every frame period. Enter In contrast, the display panel driving circuits 110 , 112 , and 120 write pixel data of an input image to pixels in a scan frame period in a low power consumption mode, and then perform a plurality of hold frame periods thereafter. No data is written to the pixels during As a result, power consumption of the display panel driving circuit and the display panel 100 is reduced in the low power consumption mode.

정상 구동 모드에서 프레임 주파수(또는 frame rate)는 60 Hz로 설정될 수 있다. 표시패널 구동회로(110, 112, 120)는 정상 구동 모드에서 1 초에 60 개의 프레임 데이터를 픽셀들에 기입한다. 저소비 전력 모드는 화면 상에 영상을 재현하는 정상 구동 모드에 비하여 표시패널 구동회로와 픽셀들의 구동 주파수를 낮춘다. 도 2의 예는 저소비 전력 모드에서 프레임 주파수가 1 Hz로 낮아진 예를 보여 준다. 저소비 전력 모드에서 픽셀들에 기입되는 픽셀 데이터는 정상 구동 모드에 비하여 낮은 주파수로 갱신(update)된다. 표시패널 구동회로는 도 2에 도시된 바와 같이 저소비 전력 모드에서 60 프레임 기간 중에서 제1 프레임 기간에 입력 영상의 픽셀 데이터를 픽셀들에 기입하고 나머지 59 프레임 기간 동안 데이터를 출력하지 않는다. 픽셀들은 저소비 전력 모드 매 1초 단위로 제1 프레임 기간에 픽셀 데이터를 픽셀 데이터에 기입하고, 나머지 시간 동안 픽셀 내의 커패시터에 저장된 데이터 전압으로 구동된다. In the normal driving mode, the frame frequency (or frame rate) may be set to 60 Hz. The display panel driving circuits 110 , 112 , and 120 write 60 frames of data per second in the pixels in the normal driving mode. The low power consumption mode lowers the driving frequency of the display panel driving circuit and pixels compared to the normal driving mode that reproduces an image on the screen. The example of FIG. 2 shows an example in which the frame frequency is lowered to 1 Hz in the low power consumption mode. In the low power consumption mode, pixel data written to the pixels is updated at a lower frequency than in the normal driving mode. As shown in FIG. 2 , in the low power consumption mode, the display panel driving circuit writes pixel data of an input image to pixels in a first frame period among 60 frame periods and does not output data during the remaining 59 frame periods. The pixels are driven with the data voltage stored in the capacitor in the pixel during the remaining time while writing the pixel data to the pixel data in the first frame period every 1 second in the low power consumption mode.

유기 발광 표시장치의 픽셀들 각각은 입력 영상의 픽셀 데이터에 따라 OLED에 흐르는 전류를 조절하는 구동 소자를 포함한다. 구동 소자는 트랜지스터로 구현될 수 있다. 문턱 전압, 이동도 등과 같은 구동 소자의 전기적 특성은 모든 픽셀들에서 동일하여야 하지만, 공정 조건, 구동 환경 등에 의해 구동 소자의 전기적 특성이 균일하지 않을 수 있다. 구동 소자는 구동 시간이 길어질수록 많은 스트레스(stress)를 받게 된다. 구동 소자의 스트레스가 증가할수록 구동 소자의 열화가 빨라진다. Each of the pixels of the organic light emitting diode display includes a driving element for controlling a current flowing through the OLED according to pixel data of an input image. The driving element may be implemented as a transistor. Electrical characteristics of the driving device such as threshold voltage and mobility should be the same in all pixels, but the electrical characteristics of the driving device may not be uniform due to process conditions, driving environment, and the like. The driving element is subjected to a lot of stress as the driving time increases. As the stress of the driving element increases, the deterioration of the driving element accelerates.

구동 소자의 전기적 특성 편차를 보상하기 위해 유기 발광 표시장치에 내부 보상 방법과 외부 보상 방법이 적용될 수 있다. 내부 보상 방법은 픽셀 회로에 보상회로를 추가하여 구동 소자의 전기적 특성에 따라 변하는 구동 소자의 게이트-소스 간 전압을 이용하여 픽셀들 간 구동 소자의 전기적 특성 편차를 실시간 보상한다. 외부 보상 방법은 구동 소자의 전기적 특성에 따라 변하는 픽셀의 전압을 센싱하고, 센싱된 전압을 바탕으로 외부 회로에서 입력 영상의 데이터를 변조함으로써 픽셀들 간 구동 소자의 전기적 특성 편차를 보상한다.An internal compensation method and an external compensation method may be applied to the organic light emitting diode display to compensate for variations in electrical characteristics of the driving element. The internal compensation method adds a compensation circuit to the pixel circuit and compensates for a deviation in electrical characteristics of the driving device between pixels in real time by using a gate-source voltage of the driving device that varies according to the electrical characteristics of the driving device. The external compensation method compensates for variations in electrical characteristics of the driving element between pixels by sensing a voltage of a pixel that changes according to the electrical characteristics of the driving element, and modulating input image data in an external circuit based on the sensed voltage.

도 3은 본 발명의 실시예에 따른 픽셀 회로와 그 구동 방법을 보여 주는 도면이다. 이 픽셀 회로는 내부 보상 회로를 포함한다. 3 is a diagram illustrating a pixel circuit and a driving method thereof according to an embodiment of the present invention. This pixel circuit includes an internal compensation circuit.

도 3을 참조하면, 픽셀 회로의 일 예는 발광 소자(EL)와, 다수의 TFT들(Thin Film Transistor)(T1~T5, DT), 커패시터(Cst) 등을 포함한다. TFT들(T1~T5, DT)은 p 타입 TFT(PMOS)로 구현될 수 있으나 이에 한정되지 않는다. Referring to FIG. 3 , an example of a pixel circuit includes a light emitting element EL, a plurality of TFTs (Thin Film Transistors) T1 to T5, DT, and a capacitor Cst. The TFTs T1 to T5 and DT may be implemented as p-type TFTs (PMOS), but are not limited thereto.

스위치 TFT들(T1~T5)은 게이트 라인(31~33)으로부터의 게이트 신호에 따라 온/오프되어 픽셀 회로를 초기화한 후, 구동 소자(DT)의 소스와 드레인을 연결한 다음, 데이터 전압을 커패시터(Cst)에 공급한다. 그리고 스위치 TFT들(T1~T5)은 구동 소자(DT)와 발광 소자(DT) 사이의 전류 패스를 스위칭한다. 구동 소자(DT)의 게이트와 드레인이 연결되면, 구동 소자(DT)가 다이오드 형태로 동작하여 구동 소자(DT)의 소스-게이트간 전압이 구동 소자(DT)의 문턱 전압까지 상승하여 커패시터(Cst)에 샘플링된다. The switch TFTs T1 to T5 are turned on/off according to the gate signals from the gate lines 31 to 33 to initialize the pixel circuit, and then connect the source and drain of the driving device DT to the data voltage. It is supplied to the capacitor Cst. In addition, the switch TFTs T1 to T5 switch a current path between the driving element DT and the light emitting element DT. When the gate and drain of the driving element DT are connected, the driving element DT operates in a diode form so that the source-gate voltage of the driving element DT rises to the threshold voltage of the driving element DT, so that the capacitor Cst ) is sampled.

발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드(anode) 및 캐소드 (cathode) 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 애노드와 캐소드에 OLED의 문턱 전압 이상의 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. OLED의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 TFT들(T4, T5)에 연결된다. OLED의 캐소드는 저전위 전원 전압(VSS)이 인가되는 VSS 전극에 연결된다. OLED는 데이터 전압(Vdata)에 따라 구동 TFT(DT)에 의해 조절되는 전류량으로 발광한다. OLED의 전류패스는 제4 스위치 TFT(T4)에 의해 스위칭된다. The light emitting element EL may be implemented as an OLED. An OLED includes an organic compound layer formed between an anode and a cathode. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL) and an electron injection layer (Electron Injection layer, EIL), but is not limited thereto. When a voltage higher than the threshold voltage of the OLED is applied to the anode and the cathode, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) are moved to the light emitting layer (EML) to form excitons, and as a result, the light emitting layer (EML) ) produces visible light. The anode of the OLED is connected to the fourth and fifth switch TFTs T4 and T5 through the fourth node n4. The cathode of the OLED is connected to the VSS electrode to which the low potential power voltage (VSS) is applied. The OLED emits light with an amount of current controlled by the driving TFT DT according to the data voltage Vdata. The current path of the OLED is switched by the fourth switch TFT (T4).

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 커패시터(Cst)에 구동 TFT(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 충전된다. 따라서, 데이터 전압(Vdata)은 구동 TFT(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에서 픽셀들 간에 구동 TFT의 특성 편차가 보상될 수 있다. The capacitor Cst is connected between the first node n1 and the second node n2. The data voltage Vdata compensated by the threshold voltage Vth of the driving TFT DT is charged in the capacitor Cst. Accordingly, since the data voltage Vdata is compensated by the threshold voltage Vth of the driving TFT DT, the characteristic deviation of the driving TFT between pixels may be compensated.

제1 스위치 TFT(T1)는 제1 스캔 신호(SCAN1)에 응답하여 데이터 전압(Vdata)을 제1 노드(n1)에 공급하는 스위치 소자이다. 제1 스위치 TFT(T1)는 제1 게이트 라인(31)에 연결된 게이트, 데이터 라인(21)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다. 제1 스캔 신호(SCAN1)는 제1 게이트 라인(31)을 통해 픽셀 회로에 인가될 수 있다. 제1 스캔 신호(SCAN1)의 펄스는 게이트 온 전압(VGL)으로 발생될 수 있다. 제1 스캔 신호(SCAN1)의 펄스 폭(pulse width)은 대략 1 수평 기간으로 설정될 수 있다. The first switch TFT T1 is a switch element that supplies the data voltage Vdata to the first node n1 in response to the first scan signal SCAN1 . The first switch TFT T1 includes a gate connected to the first gate line 31 , a first electrode connected to the data line 21 , and a second electrode connected to the first node n1 . The first scan signal SCAN1 may be applied to the pixel circuit through the first gate line 31 . A pulse of the first scan signal SCAN1 may be generated as a gate-on voltage VGL. A pulse width of the first scan signal SCAN1 may be set to approximately one horizontal period.

제2 스위치 TFT(T2)는 제2 스캔 신호(SCAN2)에 응답하여 구동 TFT(DT)의 게이트와 제2 전극을 연결하여 구동 TFT(DT)를 다이오드(Diode)로 동작하게 한다. 제2 스위치 TFT(T2)는 제2 게이트 라인(32)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 제2 스캔 신호(SCAN2)는 제2 게이트 라인(32)을 통해 액티브 영역(AA)의 두 라인들에 배치된 픽셀들에 동시에 인가될 수 있다. 제2 스캔 신호(SCAN2)의 펄스는 게이트 온 전압(VGL)으로 발생된다. 제2 스캔 신호(SCAN2)는 제1 스캔 펄스(SCAN1) 보다 먼저 게이트 온 전압(VGL)으로 변하고 제1 스캔 펄스(SCAN1)와 동시에 게이트 오프 전압(VGH)으로 변한다. The second switch TFT T2 connects the gate of the driving TFT DT and the second electrode in response to the second scan signal SCAN2 to operate the driving TFT DT as a diode. The second switch TFT T2 includes a gate connected to the second gate line 32 , a first electrode connected to the second node n2 , and a second electrode connected to the third node n3 . The second scan signal SCAN2 may be simultaneously applied to pixels disposed on two lines of the active area AA through the second gate line 32 . A pulse of the second scan signal SCAN2 is generated as a gate-on voltage VGL. The second scan signal SCAN2 changes to the gate-on voltage VGL before the first scan pulse SCAN1 and changes to the gate-off voltage VGH simultaneously with the first scan pulse SCAN1 .

제3 스위치 TFT(T3)는 EM 신호(EM)에 응답하여 소정의 기준 전압(Vref)을 제1 노드(n1)에 공급하여 제1 노드(n1)를 기준 전압(Vref)으로 초기화한다. 기준 전압(Vref)은 제2 전원 라인(42)을 통해 픽셀 회로에 인가된다. 제3 스위치 TFT(T3)는 제3 게이트 라인(33)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제2 전원 라인(42)에 연결된 제2 전극을 포함한다. EM 신호(EM)는 픽셀 회로가 초기화할 때 그리고 발광 소자(EL)의 발광 시간 동안 게이트 온 전압(VGL)으로 발생된다. EM 신호(EM)의 펄스는 발광 소자(EL)의 발광을 차단하기 위한 게이트 오프 전압(VGH)으로 발생되어 제3 및 제4 스위치 TFT들(T3, T4)을 턴-오프시킨다. The third switch TFT T3 initializes the first node n1 to the reference voltage Vref by supplying a predetermined reference voltage Vref to the first node n1 in response to the EM signal EM. The reference voltage Vref is applied to the pixel circuit through the second power line 42 . The third switch TFT T3 includes a gate connected to the third gate line 33 , a first electrode connected to the first node n1 , and a second electrode connected to the second power line 42 . The EM signal EM is generated as the gate-on voltage VGL when the pixel circuit is initialized and during the emission time of the light emitting element EL. The pulse of the EM signal EM is generated as a gate-off voltage VGH for blocking light emission of the light emitting element EL to turn off the third and fourth switch TFTs T3 and T4.

제4 스위치 TFT(T4)는 EM 신호(EM)에 응답하여 발광 소자(EL)의 전류 패스를 스위칭한다. 제4 스위치 TFT(T4)의 게이트는 제3 게이트 라인(33)에 연결된다. 제4 스위치 TFT(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 TFT(T4)의 제2 전극은 제4 노드(n4)에 연결된다. 제4 스위치 TFT(T4)는 EM 신호(EM)의 게이트 오프 전압(VGH)에 따라 발광 소자(EL)가 발광되지 않도록 발광 소자(EL)의 전류 패스를 차단한다. EM 신호(EM)가 게이트 온 전압(VGL)일 때 발광 소자(EL)의 전류 패스가 형성되어 발광 소자(EL)가 턴-온된다. 이 때, 발광 소자(EL)가 발광될 수 있다. The fourth switch TFT T4 switches the current path of the light emitting element EL in response to the EM signal EM. The gate of the fourth switch TFT T4 is connected to the third gate line 33 . The first electrode of the fourth switch TFT T4 is connected to the third node n3 , and the second electrode of the fourth switch TFT T4 is connected to the fourth node n4 . The fourth switch TFT T4 blocks a current path of the light emitting element EL so that the light emitting element EL does not emit light according to the gate-off voltage VGH of the EM signal EM. When the EM signal EM is the gate-on voltage VGL, a current path of the light emitting device EL is formed to turn on the light emitting device EL. In this case, the light emitting element EL may emit light.

제5 스위치 TFT(T5)는 제2 스캔 신호(SCAN2)에 응답하여 발광 소자(EL)의 애노드에 연결된 제4 노드(n4)의 전압을 기준 전압(Vref)으로 초기화한다. 제5 스위치 TFT(T5)는 제2 게이트 라인(32)에 연결된 게이트, 제2 전원 라인(42)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다. 제2 스캔 신호(SCAN2)는 제2 게이트 라인(32)을 통해 액티브 영역(AA)의 두 라인들에 배치된 픽셀들에 동시에 인가될 수 있다. The fifth switch TFT T5 initializes the voltage of the fourth node n4 connected to the anode of the light emitting element EL to the reference voltage Vref in response to the second scan signal SCAN2 . The fifth switch TFT T5 includes a gate connected to the second gate line 32 , a first electrode connected to the second power line 42 , and a second electrode connected to the fourth node n4 . The second scan signal SCAN2 may be simultaneously applied to pixels disposed on two lines of the active area AA through the second gate line 32 .

구동 TFT(DT)는 소스-게이트 간 전압(Vsg)에 따라 발광 소자(EL)에 흐르는 전류를 조절한다. 구동 TFT(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(41)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(VDD)은 제1 전원 라인(41)을 통해 픽셀들에 공급된다.The driving TFT DT controls a current flowing through the light emitting element EL according to the source-gate voltage Vsg. The driving TFT DT includes a gate connected to the second node n2 , a first electrode connected to the first power line 41 , and a second electrode connected to the third node n3 . The pixel driving voltage VDD is supplied to the pixels through the first power line 41 .

픽셀 회로의 구동 방법은 도 4에 도시된 제1 기간(t1), 도 5에 도시된 제2 기간(t2), 도 6에 도시된 제3 기간(t3), 및 도 7에 도시된 제4 기간(t4)으로 나뉘어질 수 있다. 도 4 내지 도 7에서 화살표는 전류이다. The driving method of the pixel circuit includes a first period t1 illustrated in FIG. 4 , a second period t2 illustrated in FIG. 5 , a third period t3 illustrated in FIG. 6 , and a fourth period illustrated in FIG. 7 . It may be divided into a period t4. 4 to 7, arrows are currents.

픽셀 회로는 제1 기간(t1)에 초기화된다. 제1 기간(t1)에 제2 스캔 신호(SCAN2)와 EM 신호(EM)는 게이트 온 전압(VGL)이고 제1 스캔 신호(SCAN1)는 게이트 오프 전압(VGH)이다. 제2 및 제5 스위치 TFT(T2, T5)는 제1 기간(t1)에 제2 스캔 신호(SCAN2)의 펄스에 응답하여 턴-온된다. 이와 동시에, 제3 및 제4 스위치 TFT(T3, T4)는 EM 신호(EM)의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 픽셀 회로의 각 노드들과 커패시터(Cst)의 전압이 초기화된다. The pixel circuit is initialized in the first period t1. In the first period t1 , the second scan signal SCAN2 and the EM signal EM are the gate-on voltages VGL, and the first scan signals SCAN1 are the gate-off voltages VGH. The second and fifth switch TFTs T2 and T5 are turned on in response to the pulse of the second scan signal SCAN2 in the first period t1 . At the same time, the third and fourth switch TFTs T3 and T4 are turned on according to the gate-on voltage VGL of the EM signal EM. At this time, the voltages of the respective nodes of the pixel circuit and the capacitor Cst are initialized.

픽셀 회로는 제2 기간(t2) 동안 구동 TFT(DT)의 문턱 전압을 샘플링하고 그 문턱 전압 만큼 픽셀 데이터의 데이터 전압을 보상한다. 제1 스캔 신호(SCAN1)는 제2 기간(t2)에 게이트 온 전압(VGL)으로 반전되고, EM 신호(EM)는 게이트 오프 전압(VGH)으로 반전된다. 따라서, 제2 기간(t2)에 제1 및 제2 스캔 신호(SCAN1, SCAN2)는 게이트 온 전압(VGL)인 반면에, EM 신호(EM)는 게이트 오프 전압(VGH)이다. The pixel circuit samples the threshold voltage of the driving TFT DT during the second period t2 and compensates the data voltage of the pixel data by the threshold voltage. The first scan signal SCAN1 is inverted to the gate-on voltage VGL in the second period t2 , and the EM signal EM is inverted to the gate-off voltage VGH. Accordingly, in the second period t2 , the first and second scan signals SCAN1 and SCAN2 are the gate-on voltage VGL, while the EM signal EM is the gate-off voltage VGH.

제2 기간(t2) 동안 제1 및 제2 스캔 신호(SCAN1, SCAN2)의 펄스에 응답하여 제1, 제2, 및 제5 스위치 TFT들(T1, T2, T5)이 턴-온된다. 이 때, 제2 노드(n2)에 구동 TFT(DT)의 소스-게이트 간 전압이 구동 TFT(DT)의 문턱 전압(Vth)까지 상승하고, 제1 노드(n1)에 데이터 전압(Vdata)이 인가된다. 따라서, 커패시터(Cst)는 데이터 전압(Vdata)과 구동 TFT(DT)의 문턱 전압(Vth)의 차 전압을 저장한다. 그 결과, 데이터 전압(Vdata)이 구동 TFT(DT)의 문턱 전압(Vth) 만큼 보상된다. During the second period t2 , the first, second, and fifth switch TFTs T1 , T2 , and T5 are turned on in response to the pulses of the first and second scan signals SCAN1 and SCAN2 . At this time, the source-gate voltage of the driving TFT DT at the second node n2 rises to the threshold voltage Vth of the driving TFT DT, and the data voltage Vdata at the first node n1 is is authorized Accordingly, the capacitor Cst stores the difference voltage between the data voltage Vdata and the threshold voltage Vth of the driving TFT DT. As a result, the data voltage Vdata is compensated by the threshold voltage Vth of the driving TFT DT.

제3 기간(t3)에서 픽셀 회로는 현재 상태를 유지한다. 제3 기간(t3)에 제1 및 제2 스캔 신호(SCAN1, SCAN2)는 게이트 오프 전압(VGH)으로 반전된다. EM 신호(EM)는 제3 기간(t3)에 게이트 오프 전압(VGH)을 유지한다. 따라서, 픽셀 회로의 스위치 TFT들(T1~T5)이 턴-오프되어 픽셀 회로의 노드들(n1~n4)이 플로팅(floating)된다. In the third period t3, the pixel circuit maintains the current state. In the third period t3 , the first and second scan signals SCAN1 and SCAN2 are inverted to the gate-off voltage VGH. The EM signal EM maintains the gate-off voltage VGH in the third period t3 . Accordingly, the switch TFTs T1 to T5 of the pixel circuit are turned off to float the nodes n1 to n4 of the pixel circuit.

픽셀 회로는 제4 기간(t4)에 발광될 수 있다. EM 신호(EM)는 제4 기간(t4)에 게이트 온 전압(VGL)으로 발생될 수 있다. 제3 및 제4 스위치 TFT들(T3, T4)은 제3 기간(t3)에 EM 신호(EM)의 게이트 온 전압(VGL)에 따라 턴-온될 수 있다. 이 때, 발광 소자(EL)에 전류가 흘러 발광 소자(EL)가 발광될 수 있다. The pixel circuit may emit light in the fourth period t4. The EM signal EM may be generated as the gate-on voltage VGL in the fourth period t4 . The third and fourth switch TFTs T3 and T4 may be turned on according to the gate-on voltage VGL of the EM signal EM in the third period t3 . At this time, a current may flow through the light emitting element EL, and the light emitting element EL may emit light.

저소비 전력 모드는 도 8 및 도 9에 도시된 바와 같이 데이터가 픽셀들에 기입되는 스캔 프레임 기간(SF)과, 데이터 기입 과정 없이 픽셀들이 현재 상태를 유지하는 홀드 프레임 기간(HF)으로 나뉘어질 수 있다. 저속 구동 방법의 1 주기 동안 하나의 스캔 프레임 기간(SF)이 할당된 후, 하나 이상의 홀드 프레임 기간(HF)이 할당될 수 있다. 도 8 및 도 9의 예는 저소비 전력 모드의 1 주기에 두 개의 프레임 기간이 할당된 예이다. 이 저소비 전력 모드에서 픽셀들은 스캔 프레임 기간(SF)에만 구동하고 홀드 프레임 기간(HF) 동안 커패시터(Cst)에 충전되어 있는 전압으로 유지된다. 프레임 주파수가 60Hz일 때 도 8과 같은 저소비 전력 모드는 스캔 프레임 기간(SF)과 홀드 프레임 기간(HF)이 매 프레임 기간마다 교번되므로 픽셀들이 30Hz의 주파수로 구동된다. The low power consumption mode can be divided into a scan frame period (SF) in which data is written to the pixels and a hold frame period (HF) in which the pixels maintain their current state without a data writing process, as shown in FIGS. 8 and 9 . have. After one scan frame period SF is allocated for one period of the low-speed driving method, one or more hold frame periods HF may be allocated. 8 and 9 are examples in which two frame periods are allocated to one cycle of the low power consumption mode. In this low power consumption mode, the pixels are driven only in the scan frame period SF and are maintained at a voltage charged in the capacitor Cst during the hold frame period HF. When the frame frequency is 60 Hz, in the low power consumption mode as shown in FIG. 8, the scan frame period SF and the hold frame period HF are alternated every frame period, so that pixels are driven at a frequency of 30 Hz.

도 8 및 도 9에 도시된 30Hz의 저소비 전력 모드에서 1 스캔 프레임 기간(SF)과 1 홀드 프레임 기간(HF)을 합한 1 주기 기간(Ttot)은 대략 33.4ms이다. 1 스캔 프레임 기간(SF)과 1 홀드 프레임 기간(HF)은 각각 대략 16.7ms 이다. In the low power consumption mode of 30 Hz shown in FIGS. 8 and 9, one period period Ttot obtained by summing one scan frame period SF and one hold frame period HF is approximately 33.4 ms. One scan frame period SF and one hold frame period HF are each approximately 16.7 ms.

저소비 전력 모드에서 스캔 프레임 기간마다 픽셀들에 데이터가 기입된다. 따라서, 저소비 전력 모드의 1 주기 기간(Ttot)은 제N 스캔 프레임 기간의 시작부터 제N+1 스캔 프레임 기간 전까지의 시간이기 때문에 픽셀들의 데이터 업데이트 주기와 같다. In the low power consumption mode, data is written to the pixels every scan frame period. Accordingly, since one cycle period Ttot of the low power consumption mode is a time from the start of the Nth scan frame period to the N+1th scan frame period, it is the same as the data update period of the pixels.

스캔 프레임 기간(SF)과 홀드 프레임 기간(HF)은 스캔 신호(SCAN1, SCAN2)의 펄스 유무로 구분될 수 있다. 예를 들어, 도 8에 도시된 바와 같이 데이터 전압에 동기되는 스캔 신호(SCAN1, SCAN2)의 펄스가 스캔 프레임 기간(SF) 동안 발생되는 반면에, 홀드 프레임 기간(HF)에 스캔 신호(SCAN1, SCAN2)의 전압은 게이트 오프 전압(VGH)을 유지한다. EM 신호(EM)가 스캔 프레임 기간(SF)과 홀드 프레임 기간(SF) 동안 동일한 주기와 동일한 듀티비(Duty ratio)로 발생될 수 있다. EM 신호(EM)의 1 주기는 게이트 온 전압(VGL)의 점등 구간(ON)과, 게이트 오프 전압(VGH)의 소등 구간(OFF)으로 나뉘어진다. EM 신호(EM)의 듀티비는 점등 구간(ON)에 비례하여 증가된다. The scan frame period SF and the hold frame period HF may be divided according to the presence or absence of pulses of the scan signals SCAN1 and SCAN2. For example, as shown in FIG. 8 , pulses of the scan signals SCAN1 and SCAN2 synchronized with the data voltage are generated during the scan frame period SF, while the scan signals SCAN1 and SCAN1 are generated during the hold frame period HF. The voltage of SCAN2) maintains the gate-off voltage VGH. The EM signal EM may be generated with the same period and the same duty ratio during the scan frame period SF and the hold frame period SF. One cycle of the EM signal EM is divided into a turn-on period ON of the gate-on voltage VGL and a light-off period OFF of the gate-off voltage VGH. The duty ratio of the EM signal EM is increased in proportion to the lighting period ON.

도 9의 예에서, 저소비 전력 모드의 1 주기 기간(Ttot)은 EM 신호 주기를 기준으로 두 개의 필드(field)로 나뉘어질 수 있다. 제1 필드(EF1)는 스캔 프레임 기간(SF) 동안 발생되는 EM 신호(EM)의 1 주기이고, 제2 필드(EF2)는 홀드 프레임 기간(HF) 동안 발생되는 EM 신호(EM)의 1 주기이다. 도 9의 예에서, 제1 및 제2 필드(EF1, EF2)는 동일한 시간이고, EM 신호(EM)는 제1 및 제2 필드(EF1, EF2)에서 동일한 듀티비로 발생된다. In the example of FIG. 9 , one period period Ttot of the low power consumption mode may be divided into two fields based on the EM signal period. The first field EF1 is one period of the EM signal EM generated during the scan frame period SF, and the second field EF2 is one period of the EM signal EM generated during the hold frame period HF. to be. In the example of FIG. 9 , the first and second fields EF1 and EF2 have the same time, and the EM signal EM is generated at the same duty ratio in the first and second fields EF1 and EF2.

도 8 및 도 9의 예에서, 홀드 프레임 기간(HF) 동안 픽셀 회로의 스위치 TFT들을 통해 누설 전류가 발생하여 커패시터(Cst)의 전압이 변하고 그 결과, 픽셀들의 휘도가 낮아진다. 도 8에서 “ΔLa”는 휘도 변화량을 나타낸다. 따라서, 도 8 및 도 9에 도시된 저소비 전력 모드는 스캔 프레임 기간(SF)에서 휘도가 밝아지고 홀드 프레임 기간(HF)에서 휘도나 낮아지는 플리커(flicker)가 사용자에게 보일 수 있다. 8 and 9, a leakage current is generated through the switch TFTs of the pixel circuit during the hold frame period HF to change the voltage of the capacitor Cst, and as a result, the luminance of the pixels is lowered. In FIG. 8 , “ΔLa” indicates the amount of change in luminance. Accordingly, in the low power consumption mode shown in FIGS. 8 and 9 , a flicker that increases in luminance in the scan frame period SF and decreases or decreases in luminance in the hold frame period HF may be seen by the user.

도 9에서 “SCAN1(N)”는 표시 패널의 제N(N은 양의 정수) 라인에 배치된 픽셀들에 인가되는 제1 스캔 신호(SCAN1)이다. “EM(N)”는 표시 패널의 제N 라인에 배치된 픽셀들에 인가되는 제N EM 신호(EM)이다. “ON”은 EM 신호(EM(1)~EM(N))가 게이트 온 전압(VGL)을 유지하는 점등 구간이다. “OFF”는 EM 신호(EM(1)~EM(N))가 게이트 오프 전압(VGH)을 유지하는 소등 기간이다. 픽셀들의 발광 소자(EL)는 점등 구간(ON)에서 발광할 수 있는 반면, 소등 구간(OFF)에서 전류 패스가 차단되어 발광되지 않는다. 점등 구간(ON)과 소등 구간(OFF)은 EM 신호(EM(1)~EM(N))의 전압 레벨에 의해 정의된다. EM 신호(EM(1)~EM(N))의 전압이 게이트 온 전압(VGL)일 때 점등 구간(ON)이다. EM 신호(EM(1)~EM(N))이 게이트 오프 전압의 펄스(81)로 발생될 때 소등 구간(OFF)이다. In FIG. 9 , “SCAN1(N)” is a first scan signal SCAN1 applied to pixels disposed on an N-th (N is a positive integer) line of the display panel. “EM(N)” is an N-th EM signal EM applied to pixels disposed on an N-th line of the display panel. “ON” is a lighting period in which the EM signals EM(1) to EM(N) maintain the gate-on voltage VGL. “OFF” is a light-off period during which the EM signals EM(1) to EM(N) maintain the gate-off voltage VGH. The light emitting element EL of the pixels may emit light in the turn-on period ON, but do not emit light because the current path is blocked in the light-off period OFF. The lighting period ON and the light off period OFF are defined by voltage levels of the EM signals EM(1) to EM(N). When the voltages of the EM signals EM(1) to EM(N) are the gate-on voltage VGL, the lighting period is ON. When the EM signals EM( 1 ) to EM(N) are generated as a pulse 81 of a gate-off voltage, it is a light-off section OFF.

EM 신호(EM(1)~EM(N))의 게이트 오프 전압 펄스(81)는 표시패널(100)의 모든 라인들에 동시에 인가될 수 있다. 이 경우, 일부 라인들의 픽셀들이 초기화되는 제1 기간(t1) 동안 일부 라인 예를 들어, 도 8의 예에 도시된 바와 같이 제N-2 내지 제N 라인에 인가되는 EM 신호(EM(N-2)~EM(N))의 게이트 오프 전압 펄스(81)에 제1 기간(t1)이 중첩될 수 있다. 표시패널(100)의 모든 라인들에서 픽셀들의 초기화가 정상적으로 진행될 수 있도록 EM 신호(EM(N-2)~EM(N))의 게이트 오프 전압 펄스(81) 중간에 게이트 온 전압(VGL)의 펄스(82)가 추가될 수 있다. 게이트 온 전압(VGL)의 펄스(82)는 제1 기간(t1)과 동기된다. 제1 기간(t1)은 300ns 정도로 매우 짧기 때문에 소등 구간(OFF)에서 무시될 수 있다. The gate-off voltage pulse 81 of the EM signals EM( 1 ) to EM(N) may be simultaneously applied to all lines of the display panel 100 . In this case, during the first period t1 in which the pixels of some lines are initialized, the EM signals (EM(N−) A first period t1 may overlap the gate-off voltage pulse 81 of 2) to EM(N)). In the middle of the gate-off voltage pulse 81 of the EM signals EM(N-2) to EM(N), the gate-on voltage VGL is A pulse 82 may be added. The pulse 82 of the gate-on voltage VGL is synchronized with the first period t1. Since the first period t1 is very short, about 300 ns, it may be ignored in the light-off period OFF.

본 발명은 저소비 전력 모드에서 EM 신호의 듀티비를 가변하여 시간이 경과할수록 점등 구간(ON)을 점진적으로 증가 하여 휘도 저하를 보상한다. EM 신호의 듀티비는 게이트 온 전압(VGL)의 점등 구간(ON)에 비례한다. 본 발명의 저소비 전력 모드에서 EM 신호의 듀티비는 시간이 경과할수록 증가한다. 예를 들어, 도 10에 도시된 바와 같이 제2 점등 구간(ON2)이 제1 점등 구간(ON1) 보다 길다. 도 10에서 OFF1 및 OFF2는 소등 구간이다. The present invention compensates for the decrease in luminance by gradually increasing the lighting period (ON) as time elapses by varying the duty ratio of the EM signal in the low power consumption mode. The duty ratio of the EM signal is proportional to the lighting period ON of the gate-on voltage VGL. In the low power consumption mode of the present invention, the duty ratio of the EM signal increases as time elapses. For example, as shown in FIG. 10 , the second lighting period ON2 is longer than the first lighting period ON1 . In FIG. 10 , OFF1 and OFF2 are light-off sections.

도 10에서, 홀드 프레임 기간(HF)의 점등 구간(ON2)이 스캔 프레임 기간(SF)의 그 것(ON1) 보다 길기 때문에 홀드 프레임 기간(HF)의 휘도 저하를 점등 구간(ON2)으로 보상할 수 있다. 이를 위해, EM 신호(EM(1)~EM(N))의 듀티비가 스캔 프레임 기간(SF)과 홀드 프레임 기간(HF)에서 다르게 설정된다. 도 3의 픽셀 회로와 같이, EM 신호(EM)에 의해 제어되는 스위치 TFT가 p 채널 트랜지스터라면, 도 10에 도시된 바와 같이 EM 신호(EM(1)~EM(N))의 듀티비는 스캔 프레임 기간(SF)에 비해 홀드 프레임 기간(HF)에서 더 적게 설정된다. 반면에, EM 신호(EM)에 의해 제어되는 스위치 TFT가 n 채널 트랜지스터라면, EM 신호(EM(1)~EM(N))의 듀티비는 스캔 프레임 기간(SF)에 비해 홀드 프레임 기간(HF)에서 더 크게 설정된다. 이는 p 채널 트랜지스터에서 게이트 온 전압이 VGL이고 n 채널 트랜지스터에서 게이트 온 전압이 VGH이기 때문이다.In Fig. 10, since the lighting period ON2 of the hold frame period HF is longer than that of ON1 of the scan frame period SF, the decrease in luminance of the hold frame period HF is compensated for by the lighting period ON2. can To this end, the duty ratios of the EM signals EM( 1 ) to EM(N) are set differently in the scan frame period SF and the hold frame period HF. As in the pixel circuit of FIG. 3 , if the switch TFT controlled by the EM signal EM is a p-channel transistor, the duty ratios of the EM signals EM(1) to EM(N) are scan It is set less in the hold frame period HF than in the frame period SF. On the other hand, if the switch TFT controlled by the EM signal EM is an n-channel transistor, the duty ratio of the EM signals EM(1) to EM(N) is higher in the hold frame period HF compared to the scan frame period SF. ) is set larger. This is because the gate-on voltage in the p-channel transistor is VGL and the gate-on voltage in the n-channel transistor is VGH.

도 11은 저소비 전력 모드에서 시간이 경과할수록 EM 신호의 점등 구간(ON)이 증가될 때 휘도 변화량을 나타낸다. 11 shows the amount of change in luminance when the lighting period (ON) of the EM signal increases as time elapses in the low power consumption mode.

도 11을 참조하면, 저소비 전력 모드의 1 주기 기간(Ttot)은 다수의 필드들로 나뉘어질 수 있다. 각각의 필드에서 EM 신호의 점등 구간(ON)이 존재한다. 스캔 프레임 기간(SF) 내에서 EM 신호(EM)의 점등 구간(ON)이 시간이 경과할수록 점진적으로 증가한다. EM 신호(EM)의 점등 구간(ON)은 스캔 프레임 기간(SF) 보다 홀드 프레임 기간(HF)에서 더 증가하고, 홀드 프레임 기간(HF) 내에서 EM 신호(EM)의 점등 구간(ON)이 시간이 경과할수록 점진적으로 증가한다. 한편, 홀드 프레임 기간(HF)의 평균 점등 구간은 도 11에 도시된 바와 같이 스캔 프레임 기간(SF)의 평균 점등 구간 보다 길다. Referring to FIG. 11 , one cycle period Ttot of the low power consumption mode may be divided into a plurality of fields. In each field, there is a lighting period (ON) of the EM signal. In the scan frame period SF, the lighting period ON of the EM signal EM gradually increases as time elapses. The lighting period ON of the EM signal EM increases more in the hold frame period HF than in the scan frame period SF, and the lighting period ON of the EM signal EM increases in the hold frame period HF. It increases gradually over time. Meanwhile, the average lighting period of the hold frame period HF is longer than the average lighting period of the scan frame period SF as shown in FIG. 11 .

점등 구간(ON) 마다 픽셀들이 발광될 수 있지만 시간이 경과할수록 픽셀들의 커패시터 전압이 방전되기 때문에 시간이 경과할수록 픽셀의 순간 휘도가 감소될 수 있다. 본 발명은 저소비 전력 모드에서 시간이 경과할수록 점등 구간(ON)을 길게 제어함으로써 도 11에 도시된 바와 같이 누적 휘도 변화량(ΔLb)을 플리커 인지 수순 아래로 낮출 수 있다. 누적 휘도 변화량(ΔLb)은 30Hz 플리커가 인지되는 도 8의 휘도 변화량(ΔLa) 보다 대폭 감소된다. 도 11에 도시된 저소비 전력 모드의 플리커 수준을 정량적으로 평가하기 위하여 JEITA Method Flicker 측정 방법으로 측정한 결과, 도 11에 도시된 저소비 전력 모드에서 30Hz의 플리커는 계조값 127 기준 -45dB 이하이다. 따라서, 본 발명은 저소비 전력 모드에서 30Hz 기준 약 40% 정도 소비 전력 저감 효과가 있을 뿐 아니라 EM 신호(EM)를 가변함으로써 플리커 인지 수준 이하로 휘도 변화량을 관리하여 플리커를 방지할 수 있다. Although pixels may emit light in each lighting period ON, the instantaneous luminance of the pixel may decrease as time elapses because the capacitor voltage of the pixels is discharged as time elapses. According to the present invention, as shown in FIG. 11 , the accumulated luminance change amount ΔLb can be lowered below the flicker recognition procedure by controlling the lighting period ON to be longer as time elapses in the low power consumption mode. The accumulated luminance change amount ΔLb is significantly reduced than the luminance change amount ΔLa of FIG. 8 in which 30Hz flicker is perceived. As a result of measurement by the JEITA Method Flicker measurement method to quantitatively evaluate the flicker level in the low power consumption mode shown in FIG. 11 , the flicker at 30 Hz in the low power consumption mode shown in FIG. 11 is -45 dB or less based on the gray scale value of 127 . Accordingly, the present invention can prevent flicker by not only reducing power consumption by about 40% based on 30Hz in the low power consumption mode, but also managing the amount of luminance change below the flicker recognition level by varying the EM signal EM.

도 12는 저소비 전력 모드에서 4 필드 EM 신호와 8 필드 EM 신호의 점등 구간을 나타내는 도면이다. 12 is a diagram illustrating a lighting period of a 4-field EM signal and an 8-field EM signal in a low power consumption mode.

도 12를 참조하면, 저소비 전력 모드의 1 주기 기간(Ttot)은 4 필드(F1~F4) 혹은 8 필드(F1~F8)로 나뉘어질 수 있다. 각각의 필드에서 점등 구간(ON)은 타이밍 콘트롤러(130)에 의해 미리 설정된 게인값(Gain)으로 제어될 수 있다. 필드 각각의 시간은 Ttot*1/N (여기서, N은 필드 수)로 정의된다. 필드 각각의 점등 구간(ON)은 Ttot*1/N*Gain (여기서, N은 필드 수)으로 정의된다. 게인값은 메모리(131)에 저장되어 있다. Referring to FIG. 12 , one cycle period Ttot of the low power consumption mode may be divided into 4 fields F1 to F4 or 8 fields F1 to F8. The lighting period ON in each field may be controlled by a preset gain value Gain by the timing controller 130 . The time of each field is defined as Ttot*1/N (where N is the number of fields). Each lighting period (ON) of each field is defined as Ttot*1/N*Gain (where N is the number of fields). The gain value is stored in the memory 131 .

저소비 전력 모드의 1 주기 기간(Ttot)이 4 필드로 나뉘어질 때 스캔 프레임 기간(SF)과 홀드 프레임 기간(HF) 각각이 두 개의 필드로 나뉘어진다. 스캔 프레임 기간(SF)은 제1 필드와, 제1 필드에 이어서 할당되는 제2 필드를 포함한다. 홀드 프레임 기간(HF)은 제2 필드에 이어서 할당되는 제3 필드와, 제3 필드에 이어서 할당되는 제4 필드를 포함한다. 4 필드 EM 신호에서 점등 구간(ON)은 Ttot*1/4*G (G는 게인) 으로 정의된다. When one cycle period Ttot in the low power consumption mode is divided into four fields, each of the scan frame period SF and the hold frame period HF is divided into two fields. The scan frame period SF includes a first field and a second field allocated after the first field. The hold frame period HF includes a third field allocated following the second field and a fourth field allocated following the third field. In the 4-field EM signal, the lighting period (ON) is defined as Ttot*1/4*G (G is the gain).

타이밍 콘트롤러(130)는 메모리(131)로부터 읽어 들인 게인값을 저소비 전력 모드의 1 주기 기간(Ttot)에 곱하여 점등 구간(ON)을 결정한다. 타이밍 콘트롤러(130)는 각 필드의 점등 구간 만큼 EM 신호(EM)의 점등 구간을 결정하여 저소비 전력 모드에서 EM 신호(EM)의 듀티비를 점진적으로 증가한다. EM 신호(EM)의 소등 구간은 점등 구간이 커질수록 감소된다. The timing controller 130 determines the lighting period ON by multiplying the gain value read from the memory 131 by one cycle period Ttot of the low power consumption mode. The timing controller 130 determines the lighting period of the EM signal EM by the lighting period of each field to gradually increase the duty ratio of the EM signal EM in the low power consumption mode. The light-off section of the EM signal EM decreases as the light-up section becomes larger.

4 필드 EM 신호에서 게인은 제1 필드의 게인(a), 제2 필드의 게인(b), 제3 필드의 게인(c), 및 제4 필드의 게인(d)으로 설정된다. 저소비 전력 모드에서 시간이 경과할수록 점등 구간(ON)이 길어질 수 있도록 게인은 a < b < c < d로 설정된다. In the four-field EM signal, the gain is set to the gain (a) of the first field, the gain (b) of the second field, the gain (c) of the third field, and the gain (d) of the fourth field. In the low power consumption mode, the gain is set to a < b < c < d so that the lighting period ON becomes longer as time elapses.

저소비 전력 모드의 1 주기 기간(Ttot)이 8 필드로 나뉘어질 때 스캔 프레임 기간(SF)과 홀드 프레임 기간(HF) 각각이 네 개의 필드로 나뉘어진다. 스캔 프레임 기간(SF)은 제1 필드 내지 제4 필드를 포함한다. 홀드 프레임 기간(SF)은 제5 내지 제8 필드를 포함한다. 8 필드 EM 신호에서 점등 구간(ON)은 Ttot*1/8*Gain (여기서, N은 필드 수)으로 정의된다. When one cycle period Ttot in the low power consumption mode is divided into eight fields, each of the scan frame period SF and the hold frame period HF is divided into four fields. The scan frame period SF includes first to fourth fields. The hold frame period SF includes fifth to eighth fields. In the 8-field EM signal, the lighting period (ON) is defined as Ttot*1/8*Gain (where N is the number of fields).

8 필드 EM 신호에서 게인은 제1 필드의 게인(a), 제2 필드의 게인(b), 제3 필드의 게인(c), 제4 필드의 게인(d), 제5 필드의 게인(e), 제6 필드의 게인(f), 제7 필드의 게인(g) 및 제8 필드의 게인(h)으로 설정된다. 저소비 전력 모드에서 시간이 경과할수록 점등 구간(ON)이 길어질 수 있도록 게인은 a < b < c < d < e < f < g <h로 설정된다. In the 8-field EM signal, the gains are the gain of the first field (a), the gain of the second field (b), the gain of the third field (c), the gain of the fourth field (d), and the gain of the fifth field (e) ), the gain (f) of the sixth field, the gain (g) of the seventh field, and the gain (h) of the eighth field. In the low power consumption mode, the gain is set to a < b < c < d < e < f < g < h so that the lighting period (ON) becomes longer as time elapses.

도 13은 본 발명의 실시예에 따른 전계 발광 표시장치의 구동 방법을 보여 주는 흐름도이다.13 is a flowchart illustrating a method of driving an electroluminescent display device according to an embodiment of the present invention.

도 13을 참조하면, 전계 발광 표시장치의 구동 방법은 현재의 구동 모드를 선택한다. 구동 모드는 정상 구동 모드와 저소비 전력 모드로 나뉘어질 수 있다. 입력 영상에서 정지 영상이 소정 시간 이상으로 입력되면 호스트 시스템 또는 타이밍 콘트롤러(130)는 구동 모드를 저소비 전력 모드로 전환할 수 있다. Referring to FIG. 13 , a current driving mode is selected for the driving method of the electroluminescent display. The driving mode may be divided into a normal driving mode and a low power consumption mode. When a still image is input from the input image for a predetermined time or longer, the host system or the timing controller 130 may change the driving mode to a low power consumption mode.

정상 구동 모드(S1)에서, 타이밍 콘트롤러(130)는 EM 신호의 듀티비를 미리 설정된 값으로 유지하여 매 프레임 기간마다 점등 구간을 동일하게 제어한다(S2). 반면에, 저소비 전력 모드(S3)에서, 타이밍 콘트롤러(130)는 시간이 경과할수록 점등 구간이 점진적으로 증가될 수 있도록 EM 신호의 듀티비를 점진적으로 증가한다(S4).In the normal driving mode ( S1 ), the timing controller 130 maintains the duty ratio of the EM signal at a preset value to equally control the lighting period in every frame period ( S2 ). On the other hand, in the low power consumption mode (S3), the timing controller 130 gradually increases the duty ratio of the EM signal so that the lighting period is gradually increased as time elapses (S4).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications can be made without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 110 : 데이터 구동부
130 : 타이밍 콘트롤러 120 : 게이트 구동부
DT, T1~T5 : 트랜지스터(TFT) EL : OLED100: display panel 110: data driver
130: timing controller 120: gate driver
DT, T1~T5 : Transistor (TFT) EL : OLED

Claims (8)

데이터 라인들과 게이트 라인들에 연결된 픽셀들이 매트릭스 형태로 배치된 표시패널; 및
저소비 전력 모드에서 상기 게이트 라인들에 인가되는 발광 제어 신호의 듀티비를 가변하여 상기 픽셀들의 점등 구간을 점진적으로 증가하는 표시패널 구동 회로를 포함하고,
상기 픽셀들 각각은 상기 발광 제어 신호의 점등 구간에 턴-온되어 발광 소자의 전류패스를 형성하고 상기 발광 제어 신호의 소등 구간에 턴-오프되는 스위치 소자를 포함하고,
상기 저소비 전력 모드의 1 주기는 데이터가 픽셀들에 기입되는 하나의 스캔 프레임과, 데이터 기입 과정 없는 하나 이상의 홀드 프레임을 포함하고,
상기 저소비 전력 모드는 시간 순서대로 적어도 제1 스캔 프레임, 제1 홀드 프레임, 제2 스캔 프레임, 및 제2 홀드 프레임을 포함하고,
상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간이 상기 제1 및 제2 스캔 프레임 보다 상기 제1 및 제2 홀드 프레임에서 더 길게 설정되는 전계 발광 표시장치. a display panel in which pixels connected to data lines and gate lines are arranged in a matrix; and
a display panel driving circuit for gradually increasing a lighting period of the pixels by varying a duty ratio of a light emission control signal applied to the gate lines in a low power consumption mode;
Each of the pixels is turned on during the lighting period of the light emission control signal to form a current path of the light emitting device and includes a switch element that is turned off during the light off period of the light emission control signal,
One period of the low power consumption mode includes one scan frame in which data is written to pixels and one or more hold frames without data writing process,
The low power consumption mode includes at least a first scan frame, a first hold frame, a second scan frame, and a second hold frame in chronological order,
In the low power consumption mode, the lighting period of the light emission control signal is set to be longer in the first and second hold frames than in the first and second scan frames. 제 1 항에 있어서,
상기 표시패널 구동 회로는
상기 데이터 라인들에 인가되는 데이터 신호와 동기되는 스캔 신호를 제1 게이트 라인들에 순차적으로 인가하고, 상기 발광 제어 신호를 제2 게이트 라인들에 동시에 인가하는 게이트 구동부를 포함하는 전계 발광 표시장치. The method of claim 1,
The display panel driving circuit is
and a gate driver sequentially applying a scan signal synchronized with the data signal applied to the data lines to first gate lines and simultaneously applying the emission control signal to second gate lines. 제 1 항에 있어서,
상기 발광 제어 신호의 1 주기는,
게이트 온 전압의 상기 점등 구간과, 게이트 오프 전압의 상기 소등 구간을 포함하고,
상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간이 시간이 경과할수록 점진적으로 증가하는 전계 발광 표시장치. The method of claim 1,
One cycle of the light emission control signal is
including the lighting period of the gate-on voltage and the light-off period of the gate-off voltage,
In the low power consumption mode, the lighting period of the light emission control signal gradually increases as time elapses. 제 1 항에 있어서,
상기 제1 홀드 프레임의 평균 점등 구간이 상기 제1 스캔 프레임의 평균 점등 구간 보다 길고,
상기 제2 홀드 프레임의 평균 점등 구간이 상기 제2 스캔 프레임의 평균 점등 구간 보다 긴 전계 발광 표시장치. The method of claim 1,
The average lighting period of the first hold frame is longer than the average lighting period of the first scan frame,
An electroluminescent display device in which an average lighting period of the second hold frame is longer than an average lighting period of the second scan frame. 제 1 항에 있어서,
상기 저소비 전력 모드의 1 주기 기간이 N(N은 2 이상의 양의 정수) 필드로 분할될 때,
상기 필드들 각각의 시간은 상기 1 주기 기간 * 1/N이고,
상기 필드 내의 점등 구간은 상기 1 주기 기간 * 1/N * G(G는 게인)을 곱한 시간으로 설정되고,
상기 G는 시간이 경과할수록 큰 값으로 설정되는 전계 발광 표시장치. The method of claim 1,
When one cycle period of the low power consumption mode is divided into N (N is a positive integer of 2 or more) fields,
The time of each of the fields is the 1 period period * 1/N,
The lighting period in the field is set as the time multiplied by the 1 cycle period * 1/N * G (G is the gain),
Wherein G is an electroluminescent display that is set to a larger value as time elapses. 픽셀들 각각이 발광 제어 신호의 점등 구간에 턴-온되어 발광 소자의 전류패스를 형성하고 상기 발광 제어 신호의 소등 구간에 턴-오프되는 스위치 소자를 포함하는 전계 발광 표시장치의 구동 방법에 있어서,
정상 구동 모드에서 상기 발광 제어 신호의 듀티비를 일정하게 제어하여 제1 및 제2 프레임 기간에서 표시패널에 배치된 픽셀들의 점등 구간을 동일하게 제어하는 단계;
저소비 전력 모드에서 상기 발광 제어 신호의 듀티비를 가변하여 상기 픽셀들의 점등 구간을 점진적으로 증가하는 단계;
저소비 전력 모드에서, 데이터가 상기 픽셀들에 기입되는 하나의 스캔 프레임과, 데이터 기입 과정 없는 하나 이상의 홀드 프레임을 설정하는 단계;
상기 저소비 전력 모드에서, 시간 순서대로 적어도 제1 스캔 프레임, 제1 홀드 프레임, 제2 스캔 프레임, 및 제2 홀드 프레임을 설정하는 단계; 및
상기 저소비 전력 모드에서, 상기 발광 제어 신호의 점등 구간을 상기 제1 및 제2 스캔 프레임 보다 상기 제1 및 제2 홀드 프레임에서 더 길게 제어하는 단계를 포함하는 전계 발광 표시장치의 구동 방법.In the driving method of an electroluminescent display including a switch element in which each of the pixels is turned on during a lighting period of a light emission control signal to form a current path of the light emitting device and is turned off during a light off period of the light emission control signal,
uniformly controlling the lighting period of pixels disposed on the display panel in first and second frame periods by constantly controlling the duty ratio of the light emission control signal in the normal driving mode;
gradually increasing the lighting period of the pixels by varying the duty ratio of the light emission control signal in a low power consumption mode;
in a low power consumption mode, setting one scan frame in which data is written to the pixels and one or more hold frames without a data writing process;
setting at least a first scan frame, a first hold frame, a second scan frame, and a second hold frame in chronological order in the low power consumption mode; and
and controlling the lighting period of the light emission control signal to be longer in the first and second hold frames than in the first and second scan frames in the low power consumption mode. 제 1 항에 있어서,
상기 발광 제어 신호의 점등 구간이 상기 저소비 전력 모드에서 설정된 하나의 홀드 프레임 내에서 점진적으로 증가되는 전계 발광 표시장치. The method of claim 1,
An electroluminescent display device in which a lighting period of the light emission control signal is gradually increased within one hold frame set in the low power consumption mode. 제 1 항에 있어서,
상기 발광 제어 신호의 점등 구간이 상기 저소비 전력 모드에서 설정된 하나의 스캔 프레임 내에서 점진적으로 증가되는 전계 발광 표시장치. The method of claim 1,
An electroluminescence display in which a lighting period of the light emission control signal is gradually increased within one scan frame set in the low power consumption mode.
KR1020180045716A 2018-04-19 2018-04-19 Electroluminescence display and driving method thereof KR102453259B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180045716A KR102453259B1 (en) 2018-04-19 2018-04-19 Electroluminescence display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180045716A KR102453259B1 (en) 2018-04-19 2018-04-19 Electroluminescence display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20190122056A KR20190122056A (en) 2019-10-29
KR102453259B1 true KR102453259B1 (en) 2022-10-11

Family

ID=68423666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045716A KR102453259B1 (en) 2018-04-19 2018-04-19 Electroluminescence display and driving method thereof

Country Status (1)

Country Link
KR (1) KR102453259B1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890068A (en) * 2019-11-28 2020-03-17 南京中电熊猫平板显示科技有限公司 Pixel driving circuit control system and method
KR20210094859A (en) 2020-01-22 2021-07-30 삼성전자주식회사 An electronic device including a display and a driving method of the display
KR20210099273A (en) * 2020-02-04 2021-08-12 삼성전자주식회사 An electronic device including a display and an enhancing method of a distortion of an image displayed by the electronic device
US11227561B2 (en) * 2020-03-01 2022-01-18 Novatek Microelectronics Corp. Display driver circuit suitable for applications of variable refresh rate
CN111243520B (en) * 2020-03-23 2021-09-21 京东方科技集团股份有限公司 Brightness adjusting method, brightness adjusting device and OLED display
KR20220016346A (en) 2020-07-30 2022-02-09 삼성디스플레이 주식회사 Display device
KR20220022406A (en) * 2020-08-18 2022-02-25 엘지디스플레이 주식회사 Driving circuit and display device using the same
KR20230106212A (en) 2022-01-05 2023-07-13 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076085A (en) * 2009-09-07 2011-04-14 Panasonic Corp Video signal processing device, video display device, video signal processing method, program, and integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476107B2 (en) * 1994-12-27 2003-12-10 パイオニア株式会社 Driving method of self-luminous display panel
KR20150142943A (en) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 Organic light emitting display device
KR102510567B1 (en) * 2016-07-21 2023-03-16 엘지디스플레이 주식회사 Organic Light Emitting Display And Driving Method Thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011076085A (en) * 2009-09-07 2011-04-14 Panasonic Corp Video signal processing device, video display device, video signal processing method, program, and integrated circuit

Also Published As

Publication number Publication date
KR20190122056A (en) 2019-10-29

Similar Documents

Publication Publication Date Title
KR102453259B1 (en) Electroluminescence display and driving method thereof
KR102312348B1 (en) Display panel and electroluminescence display using the same
KR102369624B1 (en) Display panel and electroluminescence display using the same
KR102570824B1 (en) Gate driving part and electroluminescent display device having the same
US10679562B2 (en) Electroluminescence display
KR102450894B1 (en) Electroluminescent Display Device And Driving Method Of The Same
KR102363339B1 (en) Organic light emitting display and driving method of the same
KR20190018982A (en) Gate driving circuit and display device using the same
KR102337527B1 (en) Electroluminescence display
KR20190020549A (en) Gate driving circuit, display device and method of driving the display device using the gate driving circuit
KR20200077197A (en) Electroluminescence display device including gate driver
KR20210073188A (en) Electroluminescent display device having the pixel driving circuit
KR20210075435A (en) Electroluminescent display device having the pixel driving circuit
US11114034B2 (en) Display device
KR102401355B1 (en) Electroluminescence display and driving method thereof
KR20190052822A (en) Electroluminescent Display Device
KR102383564B1 (en) Display panel and electroluminescence display using the same
KR102577468B1 (en) Pixel circuit and display using the same
KR102618390B1 (en) Display device and driving method thereof
KR102358043B1 (en) Electroluminescent Display Device
KR102390673B1 (en) Electroluminescence display
KR102279014B1 (en) Display panel and electroluminescence display using the same
KR20210078785A (en) Pixel circuit and electroluminescent display using the same
KR20210082602A (en) Pixel circuit, electroluminescent display using the same, and method for sensing chracteristic of light emission control transistor using the same
KR102499721B1 (en) Memory Access Device and Display Device and Method of driving the display device Using The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant