KR102450925B1 - 프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조 - Google Patents

프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조 Download PDF

Info

Publication number
KR102450925B1
KR102450925B1 KR1020207011805A KR20207011805A KR102450925B1 KR 102450925 B1 KR102450925 B1 KR 102450925B1 KR 1020207011805 A KR1020207011805 A KR 1020207011805A KR 20207011805 A KR20207011805 A KR 20207011805A KR 102450925 B1 KR102450925 B1 KR 102450925B1
Authority
KR
South Korea
Prior art keywords
substrate
parameter values
neural network
profile
nodes
Prior art date
Application number
KR1020207011805A
Other languages
English (en)
Other versions
KR20200047739A (ko
Inventor
시바쿠마르 단다파니
준 치안
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200047739A publication Critical patent/KR20200047739A/ko
Application granted granted Critical
Publication of KR102450925B1 publication Critical patent/KR102450925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B24B37/32—Retaining rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Feedback Control In General (AREA)

Abstract

기판들을 처리하기 위한 방법은, 제1 복수의 기판들의 각각의 개개의 제1 기판이 개개의 제1 기판의 외측 층의 두께를 수정하는 프로세스를 겪게 하는 단계, 복수의 그룹들의 프로세스 파라미터 값들을 생성하는 단계, 복수의 제거 프로파일들을 생성하는 단계, 복수의 그룹들의 프로세스 파라미터 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키는 단계 ― 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하기 위한 복수의 입력 노드들 및 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들을 가짐 ―, 제2 복수의 기판들의 각각의 개개의 제2 기판에 대해, 표적 제거 프로파일을 결정하는 단계, 표적 제거 프로파일을 입력 노드들에 적용함으로써, 적용할 개개의 제어 파라미터 값들을 결정하는 단계, 및 각각의 개개의 제2 기판이 개개의 제어 파라미터 값들을 사용하여 프로세스를 겪게 하는 단계를 포함한다.

Description

프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조
본 개시내용은, 집적 회로 제조 프로세스, 예컨대, 화학적 기계적 연마 프로세스를 제어하는 것에 관한 것이다.
집적 회로는 전형적으로, 규소 웨이퍼 상에서의 전도성 층, 반도체 층 또는 절연성 층의 순차적 퇴적에 의해 기판 상에 형성된다. 하나의 제조 단계는, 비-평탄 표면 위에 충전재 층을 퇴적하고, 그 충전재 층을 평탄화하는 것을 수반한다. 일부 응용들의 경우, 충전재 층은, 패터닝된 층의 최상부 표면이 노출될 때까지 평탄화된다. 예컨대, 패터닝된 절연성 층 상에 전도성 충전재 층이 퇴적되어, 절연성 층의 트렌치들 또는 홀들을 충전할 수 있다. 평탄화 후에, 절연성 층의 융기된 패턴 사이에 남아있는 전도성 층의 부분들은, 기판 상의 박막 회로들 사이에 전도성 경로들을 제공하는 비아들, 플러그들, 및 라인들을 형성한다. 다른 응용들의 경우, 충전재 층은 하부 층 위로 미리 결정된 두께가 남게 될 때까지 평탄화된다. 예컨대, 퇴적된 유전체 층이 포토리소그래피를 위해 평탄화될 수 있다.
화학적 기계적 연마(CMP)는 평탄화의 하나의 용인된 방법이다. 이러한 평탄화 방법은 전형적으로, 캐리어 헤드 상에 기판이 장착될 것을 요구한다. 기판의 노출된 표면은 전형적으로, 내구성이 있는 거친 표면을 갖는 회전 연마 패드에 맞닿게 배치된다. 캐리어 헤드는 연마 패드에 맞닿게 기판을 밀기 위해 기판 상에 제어가능한 하중을 제공한다. 연마 액체, 이를테면 연마 입자들을 갖는 슬러리가 전형적으로 연마 패드의 표면에 공급된다. 처리된 웨이퍼는, 연마 프로세스 후의 연마된 층의 두께에서의 변화의 2차원 맵인 물질 제거 프로파일을 나타낸다.
일 양상에서, 기판들을 처리하는 방법은: 제1 복수의 기판들의 각각의 개개의 제1 기판이 개개의 제1 기판의 외측 층의 두께를 수정하는 프로세스를 겪게 하는 단계; 각각의 개개의 제1 기판에 대해, 프로세스에 사용되는 한 그룹의 프로세스 파라미터 값들을 기록함으로써, 복수의 그룹들의 프로세스 파라미터 값들을 생성하는 단계; 각각의 개개의 제1 기판에 대해, 모니터링 시스템으로 프로세스 동안의 또는 프로세스 이후의 외측 층의 제거 프로파일을 측정함으로써, 복수의 제거 프로파일들을 생성하는 단계; 복수의 그룹들의 프로세스 파라미터 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파(backpropagation)에 의해 인공 신경망을 훈련시키는 단계 ― 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하기 위한 복수의 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 입력 노드들을 출력 노드들에 연결하는 복수의 은닉 노드들을 가짐 ―; 제2 복수의 기판들의 각각의 개개의 제2 기판에 대해, 표적 제거 프로파일을 결정하는 단계; 각각의 개개의 제2 기판에 대해, 표적 제거 프로파일을 인공 신경망의 입력 노드들에 적용함으로써 인공 신경망의 출력 노드들로부터 개개의 제2 기판에 적용할 개개의 제어 파라미터 값들을 결정하는 단계; 및 각각의 개개의 제2 기판이 개개의 제어 파라미터 값들을 사용하여 프로세스를 겪게 하는 단계를 포함한다.
다른 양상에서, 기판의 처리를 제어하기 위한 컴퓨터 프로그램 제품 ― 컴퓨터 프로그램 제품은, 비-일시적인 컴퓨터 판독가능 매체에 유형으로(tangibly) 구현됨 ― 은, 프로세서로 하여금: 복수의 그룹들의 프로세스 파라미터 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키게 하고 ― 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하기 위한 복수의 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 입력 노드들을 출력 노드들에 연결하는 복수의 은닉 노드들을 가짐 ―; 복수의 기판들의 각각의 개개의 기판에 대한 표적 제거 프로파일을 획득하게 하고; 각각의 개개의 기판에 대해, 표적 제거 프로파일을 인공 신경망의 입력 노드들에 적용함으로써 인공 신경망의 출력 노드들로부터 개개의 기판에 적용할 개개의 제어 파라미터 값들을 결정하게 하고; 반도체 처리 시스템으로 하여금 각각의 개개의 기판이 개개의 제어 파라미터 값들을 사용하여 프로세스를 겪게 하게 하기 위한 명령어들을 포함한다.
또 다른 양상에서, 연마 시스템은: 연마 패드를 유지하기 위한 지지부; 연마 패드와 접촉하게 기판을 유지하기 위한 캐리어 헤드 ― 캐리어 헤드는 복수의 챔버들을 가짐 ―; 지지부와 캐리어 헤드 사이의 상대적인 움직임을 생성하기 위한 모터; 및 제어기를 포함하며, 제어기는, 복수의 그룹들의 프로세스 파라미터 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키고 ― 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하기 위한 복수의 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 입력 노드들을 출력 노드들에 연결하는 복수의 은닉 노드들을 갖고, 제어 파라미터 값들은, 캐리어 헤드에서의 챔버들에 대한 압력들을 포함함 ―; 복수의 기판들의 각각의 개개의 기판에 대한 표적 제거 프로파일을 획득하고; 각각의 개개의 기판에 대해, 표적 제거 프로파일을 인공 신경망의 입력 노드들에 적용함으로써 인공 신경망의 출력 노드들로부터 개개의 기판에 적용할 개개의 제어 파라미터 값들을 결정하고 ― 개개의 제어 파라미터 값들은, 캐리어 헤드에서의 챔버들에 대한 개개의 압력들을 포함함 ―; 각각의 개개의 기판에 대해, 캐리어 헤드로 하여금 연마 동안 캐리어 헤드에서의 챔버들에 개개의 압력들을 적용하게 하도록 구성된다.
구현들은 다음의 특징들 중 하나 이상을 포함할 수 있다.
프로세스는, 화학적 기계적 연마를 포함할 수 있다. 제어 파라미터 값들은, 기판을 연마 패드에 맞닿게 유지하기 위한 캐리어 헤드에서의 챔버들의 압력들을 포함할 수 있다.
인공 신경망의 입력 노드들 중 적어도 일부는, 상태 파라미터 값들을 수신하도록 구성될 수 있다. 상태 파라미터 값들은, 유지 링 수명 또는 연마 패드 수명 중 하나 이상을 포함할 수 있다. 제어 파라미터 값들은, 플래튼 회전율, 캐리어 헤드 회전율, 또는 연마 시간 중 하나 이상을 포함할 수 있다.
모니터링 시스템은, 인-라인 계측 시스템을 포함할 수 있다. 인-라인 계측 시스템은, 광학 모니터링 시스템을 포함할 수 있다.
표적 제거 프로파일을 결정하는 것은, 원하는 두께 프로파일을 저장하는 것, 개개의 제2 기판의 측정된 두께 프로파일을 수신하는 것, 및 측정된 두께 프로파일과 원하는 두께 프로파일 사이의 차이를 결정하는 것을 포함할 수 있다. 측정된 두께 프로파일을 수신하는 것은, 모니터링 시스템으로 개개의 제2 기판의 두께 프로파일을 측정하는 것을 포함할 수 있다.
특정 구현들은 다음의 이점들 중 하나 이상을 가질 수 있다. 제어 파라미터 수렴이 더 빠르게 달성될 수 있다. 웨이퍼-내 두께 불균일성 및 웨이퍼-간 두께 불균일성(WIWNU 및 WTWNU)이 감소될 수 있다. 제품 웨이퍼들이 모델 정밀화에 사용될 수 있어서, 처리된 기판들의 실제 프로파일이 원하는 프로파일에 더 근접하게 된다. 기능 관계들의 명시적 지식 없이도 연마 파라미터들에 대한 응답으로의 연마 프로세스의 복잡한 거동이 처리될 수 있다.
하나 이상의 실시예의 세부사항들은 첨부된 도면들 및 아래의 설명에서 기재된다. 다른 특징들, 목적들 및 이점들은, 설명 및 도면들로부터, 그리고 청구항들로부터 명백할 것이다.
도 1은, 연마 장치의 예의 개략적인 단면도를 예시한다.
도 2는, 다수의 구역들을 갖는 기판의 개략적인 평면도를 예시한다.
도 3은, 연마 장치의 통합된 진보된 프로세스 제어 모듈의 일부로서 사용되는 신경망을 예시한다.
도 4는, CMP 프로세스에서 신경망 모델을 사용하기 위한 예시적인 프로세스를 예시한다.
도 5는, 다수의 신경망들을 포함하는 통합된 진보된 프로세스 제어 모듈을 예시한다.
다양한 도면들에서 동일한 참조 기호들은 동일한 요소들을 표시한다.
CMP에서의 하나의 난제는, 다수의 입력 파라미터들의 함수로서 물질 제거 프로파일을 예측할 수 있는 프로세스 모델을 개발하는 것이다. 입력 파라미터들은, 기판 층의 초기 두께에서의 변동들, 표적 물질 제거 프로파일, 연마 패드 상태, 유지 링 상태, 연마 패드와 기판 사이의 상대 속도, 및 기판 상의 가해진 압력을 포함할 수 있다. 또한, CMP 프로세스는, 표면 토폴로지가 프로세스 동안 시간의 함수로서 끊임없이 변화하여 결국 프로세스 거동에 영향을 미치는 동적 시스템이다. 물질 제거 프로파일과 입력 파라미터들의 복잡한 관계 및 CMP 프로세스의 동적 속성은, 연마 프로세스의 프로세스 모델을 개발하는 난제의 한 원인이 된다.
도 1은, 연마 장치(20)의 예를 예시한다. 연마 장치(20)는, 상부에 연마 패드(30)가 위치하는 회전가능한 디스크-형상 플래튼(22)을 포함할 수 있다. 플래튼은 축(23)을 중심으로 회전하도록 동작가능하다. 예컨대, 모터(24)는, 구동 샤프트(26)를 회전시켜 플래튼(22)을 회전시킬 수 있다. 연마 패드(30)는, 예컨대, 접착제의 층에 의해, 플래튼(22)에 분리가능하게 고정될 수 있다. 연마 패드(30)는, 외측 연마 층(32) 및 더 연질의 후면 층(34)을 갖는 2층 연마 패드일 수 있다.
연마 장치(20)는, 연마 슬러리와 같은 연마 액체(42)를 연마 패드(30) 상에 분배하기 위한 연마 액체 공급 포트(40)를 포함할 수 있다. 연마 장치(20)는 또한, 연마 패드(30)를 마모시켜 연마 패드(30)를 일관된 연마용 상태로 유지시키기 위한 연마 패드 컨디셔닝 디스크를 포함할 수 있다.
캐리어 헤드(50)는, 연마 패드(30)에 맞닿게 기판(10)을 유지하도록 동작가능하다. 각각의 캐리어 헤드(50)는 또한, 기판(10)(도 2 참조) 상의 연관된 구역들(12a-12c)에 독립적으로 제어가능한 가압들을 적용할 수 있는 복수의 독립적으로 제어가능한 가압가능 챔버들, 예컨대 3개의 챔버(52a-52c)를 포함한다. 도 2를 참조하면, 중앙 구역(12a)은 실질적으로 원형일 수 있고, 나머지 구역들(12b-12c)은 중앙 구역(12a) 주위의 동심 환형 구역들일 수 있다.
도 1로 돌아가서, 챔버들(52a-52c)은, 기판(10)이 장착되는 최하부 표면을 갖는 가요성 멤브레인(54)에 의해 정의될 수 있다. 캐리어 헤드(50)는 또한, 가요성 멤브레인(54) 아래에 기판(10)을 유지하기 위한 유지 링(56)을 포함할 수 있다. 예시의 용이성을 위해 3개의 챔버만이 도 1 및 도 2에 예시되지만, 2개의 챔버, 또는 4개 이상의 챔버, 예컨대 5개의 챔버가 존재할 수 있다. 게다가, 기판에 가해지는 압력을 조정하기 위한 다른 메커니즘들, 예컨대, 압전 액추에이터들이 캐리어 헤드(50)에서 사용될 수 있다.
각각의 캐리어 헤드(50)는 지지 구조(60), 예컨대, 캐러셀 또는 트랙으로부터 매달리며, 구동 샤프트(62)에 의해 캐리어 헤드 회전 모터(64)에 연결됨으로써 캐리어 헤드가 축(51)을 중심으로 회전할 수 있다. 임의적으로, 각각의 캐리어 헤드(50)는, 예컨대, 트랙을 따른 움직임에 의해 캐러셀 상의 슬라이더들 상에서 측방향으로 진동하거나 또는 캐러셀 그 자체의 회전 진동에 의해 측방향으로 진동할 수 있다. 동작 시, 플래튼(22)은 자신의 중심 축(23)을 중심으로 회전되고, 캐리어 헤드(50)는, 자신의 중심 축(51)을 중심으로 회전되고 연마 패드(30)의 최상부 표면에 걸쳐 측방향으로 병진이동된다.
연마 장치(20)는, 연마 프로세스의 완료 시에 연마된 층의 두께를 측정하기 위한 인-라인 모니터링 시스템을 포함할 수 있다. 예컨대, 인-라인 모니터링 시스템은, 구역들(12a-12c)에 결쳐 층 두께들의 맵을 생성할 수 있다. 인-라인 모니터링 시스템으로부터의 측정치들은 제어기(90)에 통신될 수 있다. 인-라인 모니터링 시스템의 예들은, 광학 모니터링 시스템, 예컨대, 분광 모니터링 시스템을 포함한다. 분광 모니터링 시스템은, 층 두께 맵의 각각의 포인트들에 대한 층 두께 값 및 연관된 적합도(GOF; goodness of fit) 값을 측정할 수 있다. 예컨대, 광대역 광원이 사용되어 층 상의 위치를 조명할 수 있고, 층, 기판, 및 둘 사이에 있는 임의의 다른 층들에 의해 생성되는 광 간섭 스펙트럼을 포함하는 반사가 측정될 수 있다. 측정된 광 간섭 스펙트럼은, 예컨대, 막들의 예상되는 적층에 의해 생성되는 광 간섭 스펙트럼을 설명하는 식과 이를 조응(fit)시킴으로써 분석될 수 있다. 조응시키는 것은, 층의 두께, 및 측정된 스펙트럼이 예상되는 막 적층체와 얼마나 밀접하게 일치하는지를 표시하는 GOF 값의 결정을 산출한다. 그러므로, GOF 값은 결정된 두께 값의 신뢰성의 지표로서 사용될 수 있다.
제어기(90)는, 툴 제어 모듈(92) 및 통합된 진보된 프로세스 제어 모듈(i-APC)(94)을 포함한다. 결합된 툴 제어 모듈(92)과 i-APC 모듈(94)은, 진보된 프로세스 제어 기능성들, 이를테면, 웨이퍼 간 균일성 제어를 제공할 수 있다. 제어기(90)는, 마이크로프로세서, 메모리 및 입력/출력 회로를 포함하는 컴퓨팅 디바이스, 예컨대, 프로그래밍가능 컴퓨터일 수 있다. 제어기(90)는, 단일 블록으로 예시되어 있지만, 기능들이 다수의 컴퓨터들에 걸쳐 분산되어 있는 네트워킹된 시스템일 수 있고, 모듈들(92 및 94)은 동일한 컴퓨터에 또는 상이한 컴퓨터들에 위치될 수 있다.
설명된 연마 장치는, 연마 장치의 동작을 제어하거나 장치 또는 연마 환경의 상태를 설명하는 많은 연관된 프로세스 파라미터들을 갖는다. 연마 장치의 동작을 제어하는 (그리고 적어도 처음에 툴 제어 모듈(92)에 의해 설정될 수 있는) 프로세스 파라미터들('제어 파라미터들')은, 다음의 것들: 플래튼(22)의 회전율; 캐리어 헤드(50)의 회전율; 챔버들(52a-52c)의 압력; 및 연마 시간을 포함한다.
장치 또는 연마 환경의 상태를 반영하는 프로세스 파라미터들('상태 파라미터들')은, 다음의 것들: 연마 유지 링 수명; 연마 패드 수명; 연마 패드 컨디셔닝 디스크 수명; 연마 패드의 유형; 및 연마 액체('슬러리')의 유형을 포함한다. 유지 링, 패드, 및 컨디셔닝 디스크는, 연마 장치 내의 소모성 구성요소들('소모품들')의 예들이다. 이러한 소모품들의 상태 또는 '수명'은, 예컨대, 처리된 웨이퍼들의 총수; 실제 웨이퍼 연마 시간; 또는 설치 이후에 경과된 총 시간으로서 설명될 수 있다.
CMP 프로세스에 의해 연마될 전형적인 웨이퍼는, 평탄화될 표면 토폴로지들을 갖는 물질의 층을 갖는다. CMP 프로세스의 목표는 원하는 물질 제거 프로파일을 달성하는 것이며, 물질 제거 프로파일은, 연마 프로세스 후의 연마된 층의 두께에서의 변화의 1차원 또는 2차원 맵이다. 표면 토폴로지들은, 상이한 하부 트랜지스터 및 상호연결 패턴들을 갖는 상이한 다이 설계들로 인해, 예컨대, 상이한 패턴 밀도들로 인해 웨이퍼마다 다르다. 이러한 인자들은 CMP 프로세스와 복잡한 방식으로 상호작용하고, 이는, 상이한 다이 설계들을 갖는 웨이퍼들 간의 상이한 연마 거동을 초래한다. 또한, 동일한 다이 설계를 갖는 웨이퍼들조차, 증착 또는 식각에서의 업스트림 프로세스 변동들로 인해 상이한 연마 거동들을 가질 수 있다. 따라서, 원하는 물질 제거 프로파일을 달성하기 위해서는, 적어도 상이한 다이 설계들을 갖는 웨이퍼들에 대해, 가능하게는, 동일한 다이 설계를 갖는 개별 웨이퍼들에 대해, 상이한 CMP 제어 파라미터들이 전형적으로 필요하다. 물질 제거 프로파일들은 때때로, 연마 헤드의 축방향 대칭 및 회전으로 인해 부분적으로 반경방향 의존성을 갖는다. 따라서, 원하는 반경방향 프로파일을 달성하기 위해 종종 조율되는 하나의 제어 파라미터는, 반경방향 챔버들(52a-52c)의 압력들이다.
연마 장치(20)는 웨이퍼별 제어를 구현할 수 있다. 웨이퍼별 제어는, 광범위한 설계들 및 웨이퍼 불균일성들에 걸쳐 표적 물질 제거 프로파일들을 달성할 가능성의 개선을 제공할 수 있다. 웨이퍼별 피드백 제어 방법은, 후속 기판의 처리를 개선하기 위해, 이전에 처리된 기판들에 관한 정보를 사용한다. 웨이퍼별 피드백 제어 방법은 i-APC 모듈(94)에 의해 구현될 수 있다.
제어기(90)의 예시적인 구현에서, i-APC 모듈(94)은, 초기 프로세스 모델에 기반하여 초기 제어 파라미터 값들의 세트를 생성하고, 초기 제어 파라미터 값들의 세트를 툴 제어 모듈(92)에 제공한다. 그런 다음, 툴 제어 모듈(92)은, 수신된 제어 파라미터 값들을 사용하여 연마 시스템을 제어할 수 있다.
사용자 정의 시간 기간에 걸쳐 하나 이상의 기판을 처리한 후에, 기판들에 관한 데이터가 i-APC 모듈(94)에 의해 사용되어 새로운 프로세스 모델을 생성하거나 초기 프로세스 모델을 업데이트함으로써 초기 프로세스 모델을 개선할 수 있다. 예컨대, 새로운 프로세스 모델을 생성하거나 초기 프로세스 모델을 업데이트하기 위한 사용자 정의 시간 기간은, 연마되는 기판들의 수, 이를테면, 5개, 10개, 25개, 또는 100개의 웨이퍼, 또는 한 "로트(lot)"의 웨이퍼들(웨이퍼들은 전형적으로, "로트들"로 운반 및 처리되며, 전형적인 로트 크기는 25개의 웨이퍼임)로 측정될 수 있다. 다른 예로서, 사용자 정의 시간 기간은, 소모품의 수명, 이를테면, 연마 패드 수명의 일부분으로서 정의될 수 있다. 그러한 모델의 생성 또는 업데이트는, 오프-라인으로 또는 연마 장치의 동작과 독립적으로 수행될 수 있다.
그런 다음, 후속 기판에 대한 개선된 제어 파라미터 값들의 세트를 생성하기 위해, 개선된 프로세스 모델이 사용될 수 있다. i-APC 모듈(94)에 의한 프로세스 모델의 개선은, 표적 물질 제거 프로파일과 기판 상에 실현된 실제 프로파일 사이의 오차를 최소화함으로써, 연마 균일성 제어를 개선시킬 수 있다.
i-APC 모듈(94)은, 향후의 웨이퍼들의 처리를 개선하기 위해, 처리된 웨이퍼들로부터의 데이터의 수집 및 처리를 포함하는 작업들을 수행한다. 수집된 데이터는, 다양한 웨이퍼 계측 툴들("모니터링 시스템들")로부터의 제품 웨이퍼들의 업스트림 및 다운스트림 계측 데이터를 포함할 수 있다. 업스트림 계측 데이터는, 증착된 층의 두께 맵 및 연관된 GOF 값들을 포함할 수 있다. 다운스트림 계측 데이터는, 연마된 층의 두께 맵 및 연관된 GOF 값들, 또는 표면 거칠기 값들을 포함할 수 있다. GOF 값들은, 두께 값이 프로세스 모델 개발에 사용될 만큼 충분히 신뢰가능한지 여부를 결정하기 위해 i-APC 모듈(94)에 의해 사용될 수 있다. i-APC 모듈(94)은 이러한 데이터를 특정 웨이퍼의 처리 동안에 사용되는 제어 및 상태 파라미터들과 한 쌍으로 하여 이를 데이터 로그에 저장한다. 데이터 로그는, 웨이퍼 ID, 설계 ID, 로트 ID, 툴 ID 등으로 그룹화하는 것을 포함하는 다양한 방식들로 조직화될 수 있다. 이러한 데이터 로그는 전형적으로, CMP 프로세스의 거동에서의 경향들 및 추이들을 모니터링하고 정정 동작들을 취하기 위해 사용된다. 데이터 로그들은, 그들의 크기로 인해, 제어기(90)의 일부인 하나 이상의 서버에 저장될 수 있다.
일부 구현들에서, i-APC 모듈(94)은, 처리될 각각의 웨이퍼에 대한 원하는 두께 프로파일을 저장한다. i-APC 모듈(94)은, 원하는 두께 프로파일을 사용하여, 증착된 층의 두께 맵으로부터 원하는 두께 프로파일을 감산함으로써 표적 물질 제거 프로파일을 생성할 수 있다.
프로세스 모델은 다양한 방식들로 생성될 수 있다. 예컨대, 패턴들을 갖는 제품 웨이퍼들에 대한 대용물로서, 균일한 연마될 막의 층을 갖는 패터닝되지 않은 웨이퍼들인 다수의 블랭킷 웨이퍼들을 처리함으로써, 챔버 압력들의 효과들을 설명하기 위한 프로세스 모델이 생성될 수 있다. 고정된 시간량 동안 블랭킷 웨이퍼들을 연마하고 결과적인 물질 제거 프로파일을 측정함으로써, 프레스톤(Preston) 식을 사용하여 챔버 압력들의 세트와 물질 제거율 사이의 관계가 결정될 수 있다.
프레스톤 식은 다음을 나타낸다:
[수학식 1]
물질 제거율(MRR) =
Figure 112020041817063-pct00001
여기서, V는 연마되는 기판 표면에 대한 연마 패드 표면의 속도이고, P는 연마 패드에 맞닿아 연마될 웨이퍼의 반경방향 구역에 가해지는 압력이고, Kp는 프레스톤 계수로서 알려져 있는 비례 상수이다. 속도, 압력, 및 연마 시간은 알려져 있는 제어된 변수들이므로, 각각의 구역의 Kp가 대수적 조작들로 결정될 수 있다. 블랭킷 웨이퍼들을 연마하는 것으로부터의 프레스톤 계수들을 포함하는 결과적인 프레스톤 식 세트는 기준선 프로세스 모델의 예이다. 그런 다음, i-APC 모듈(94)은 이러한 기준선 프로세스 모델을 사용하여 후속 제품 웨이퍼들의 처리를 위한 초기 제어 파라미터들의 세트를 생성할 수 있다. 챔버 압력들의 효과들을 모델링하기 위한 프로세스 모델이 논의되지만, 다른 제어 파라미터들에 대한 프로세스 모델들이 이러한 방식으로 생성될 수 있다.
그러나, 블랭킷 웨이퍼와 제품 웨이퍼 사이의 표면 토폴로지들에서의 차이들로 인해, 기준선 프로세스 모델은 연마된 제품 웨이퍼 상에서 표적 물질 제거 프로파일을 달성하지 못할 수 있다. 그러한 경우에서, i-APC(94)는, 다수의 제품 웨이퍼들의 연마에 대한 다수의 반복들을 통해, 제품 웨이퍼들 상의 달성된 물질 제거 프로파일을 개선하기 위한 정정 계수들("오프셋들")의 세트를 찾으려 시도한다. i-APC 모듈(94)은 결국, 제품 웨이퍼를 연마하기 위한 기준선 프로세스 모델과 함께 사용될 수 있는 오프셋들을 결정하거나 그에 수렴한다. 그러나, 그러한 오프셋들의 결정은, 다수의 제품 웨이퍼들의 연마를 취할 수 있고, 그 동안에, 연마된 웨이퍼들은 표적 제거 프로파일을 충족시킬 가능성이 더 적고, 그에 따라, 거부될 가능성이 더 많아서, 연마 프로세스의 수율에 악영향을 준다.
제품 웨이퍼들은 가치가 높고, 값이 비싸며, 양이 제한되기 때문에, 오프셋 수렴을 위한 제품 웨이퍼들의 소모가 최소화되어야 한다. 오프셋 수렴에 도달할 때까지 거부되는 제품 웨이퍼들의 수를 감소시키는 하나의 방식은, 다양한 프로세스 파라미터들의 효과들을 더 완전하고 정확하게 포착하는 개선된 프로세스 모델을 제공하는 것이다. 일부 구현들에서, i-APC 모듈(94)은, 개선된 프로세스 모델을 제공하도록 구성된다. 프로세스 모델의 품질을 개선하는 하나의 방식은, (1) 표적 물질 제거 프로파일 및 (2) 연마 장치의 상태들을 반영하는 상태 파라미터들을 입력들로서 취하고, 표적 물질 제거 프로파일을 달성할 추정되는 제어 파라미터들(예컨대, 챔버 압력들)의 세트를 출력하는 프로세스 모델을 구현하는 것이다.
물질 제거율은, 다양한 소모품들의 마모로 인해, 그들의 수명 또는 노화와 같은 연마 장치의 상태 파라미터들(114)에 의해 영향을 받는다. 예컨대, 연마 패드는, 노화로 인해 탄성의 감소 및 표면 거칠기의 감소를 겪을 수 있다. 유지 링은, CMP 프로세스 동안 연마되어 소실됨으로써 더 얇아지게 될 수 있다. 연마 패드 컨디셔닝 디스크는, 무뎌지게 되어 패드 컨디셔닝에 대한 능력이 감소할 수 있다. 소모품들의 특성들에 대한 이러한 변화들은 연마 거동에 영향을 미칠 수 있다. 따라서, 동일한 설계를 갖는 웨이퍼들이 표적 물질 제거 프로파일을 달성하기 위해 상이한 상태 파라미터들에 대한 상이한 제어 파라미터들의 세트들을 요구할 수 있다. 따라서, 상태 파라미터들을 프로세스 모델에 통합시키는 것이 제어 파라미터 추정을 더 양호하게 할 수 있다.
프로세스 파라미터들에 대한 응답으로 반도체 처리 시스템(예컨대, CMP 시스템)의 거동(예컨대, 제거 프로파일)을 모델링하기 위해 신경망이 사용될 수 있다. 신경망은, 간단한 신경 유닛들(인공 뉴런들)의 큰 집합에 기반한다. 각각의 개별 신경 유닛은 합산 함수를 사용하여 개개의 출력 또는 활성화를 계산한다. 각각의 연결 및 유닛 그 자체 상에 임계 함수 또는 한계 함수가 존재할 수 있어서, 신호는 다른 뉴런들로 전파되기 전에 그 한계를 능가해야 한다. 그러한 임계 함수는 쌍곡선 탄젠트 또는 시그모이드 함수를 포함할 수 있다.
신경망은 명시적으로 프로그래밍되기 보다는 훈련된다. 다시 말해서, 신경망은, 모델링되는 프로세스의 기능 의존성의 선험적 지식을 요구하지 않는다. 대신, 신경망은, 충분히 큰 대표적인 훈련 데이터 세트를 제공받음으로써 훈련될 수 있으며, 이러한 기법은 지도형 기계 학습으로 지칭된다. 신경망은, 기능 관계들로 표현하기 어려운 입력들과 출력들 사이의 복잡한 관계들을 모델링하는 데 탁월할 수 있기 때문에, CMP 시스템과 같은 반도체 처리 시스템의 제어에 대해 상당한 이점들을 제공할 수 있다.
도 3은, i-APC 모듈(94)에 의해 구현되는 기능 블록들을 예시한다. i-APC 모듈(94)은, 표적 제거 프로파일(112) 및 상태 파라미터들(114)을 포함하는 신경망 입력 변수 세트(110), 신경망(120), 및 신경망의 출력으로 반도체 처리 시스템, 예컨대, CMP 툴의 툴 제어 모듈(92)을 초기화하는 프로세스 초기화 모듈(130)을 포함한다. 이러한 기능 블록들은 다수의 컴퓨터들에 걸쳐 분산될 수 있다.
신경망(120)은, 신경망 입력 변수 세트(110)로부터의 각각의 입력 변수에 대한 복수의 입력 노드들(122), 복수의 은닉 노드들(124)(아래에서 "중간 노드들"로 또한 지칭됨), 및 초기화에 사용될 프로세스 파라미터들을 생성할 복수의 출력 노드들(126)을 포함한다. 단일 계층의 은닉 노드들을 갖는 신경망에서, 각각의 은닉 노드(124)는 각각의 입력 노드(122)에 결합될 수 있고, 각각의 출력 노드(126)는 각각의 은닉 노드(124)에 결합될 수 있다.
일반적으로, 은닉 노드(124)는, 은닉 노드가 연결된 입력 노드들(122)로부터의 값들의 가중된 합의 비-선형 함수인 값을 출력한다.
예컨대, 노드 k로 지정된 은닉 노드(124)의 출력은 다음과 같이 표현될 수 있다:
[수학식 2]
Figure 112020041817063-pct00002
여기서, tanh는 쌍곡선 탄젠트이고, akx는 k번째 중간 노드와 (M개의 입력 노드 중) x번째 입력 노드 사이의 연결에 대한 가중치이고, IM은 M번째 입력 노드에서의 값이다. 그러나, tanh 대신 다른 비-선형 함수들, 이를테면, 정류된 선형 유닛(ReLU) 함수 및 그의 변형들, 또는 시그모이드 함수가 사용될 수 있다.
도 4는, CMP 프로세스에서 신경망 모델을 훈련시키고 사용하기 위한 예시적인 프로세스(400)를 예시한다. 신경망(120)은, 기준선 제어 파라미터들을 생성하도록, 사용되기 전에 구성될 필요가 있다. 신경망(120)은, 지도형 학습의 다양한 방법들을 사용함으로써 훈련을 통해 구성될 수 있다. 지도형 학습 방법의 하나의 예는, '앞쪽' 신경 유닛들 또는 입력 노드들(122) 상의 가중치들을 리셋하기 위해 순방향 모의를 사용하는 역전파이다.
신경망이 훈련되기 전에, i-APC 제어 모듈(94)은 충분한 양의 훈련 데이터를 수집한다(410). 훈련 데이터는, 측정되었고 그에 따라 참인 것으로 알려져 있는 입력과 출력 쌍들의 세트를 포함한다. 예컨대, i-APC 제어 모듈(94)에 의해 유지되는 데이터 로그는, 각각의 기판에 대해, 프로세스 동안의 상태 파라미터들(114); 표적 제거 프로파일(112); 프로세스 동안 사용되는 제어 파라미터들; 및 측정된 제거 프로파일을 검색하는 데 사용될 수 있다. 그런 다음, 검색된 정보는, 훈련 예로서의 그의 적합성을 결정하기 위해 분석된다. 현재 예에서, 측정된 제거 프로파일은 표적 프로파일과 비교된다. 그 둘 간의 차이가 프로세스의 규격 내에 있도록 충분히 작은 경우, 데이터는 적합한 훈련 예인 것으로 결정된다. 그러나, CMP 연마 거동은 상이한 설계들을 갖는 기판들 간에 실질적으로 다를 수 있다는 것이 유의되어야 한다. 따라서, 훈련 데이터를 설계-특정 신경망들을 생성하기 위해 사용되도록 상이한 다이 설계들로 추가적으로 범주화는 것이 유익할 수 있다. 일단 충분한 양의 그러한 훈련 예들이 수집되면, 훈련이 시작된다.
i-APC 제어 모듈(94)은, 예컨대, 역전파에 의해, 신경망(120)을 훈련시킨다(420). 역전파는 전파 및 가중치 업데이트의 2단계 사이클이다. 전파 사이클 동안, 망에 제시된 입력 벡터(예컨대, 훈련 예로부터의 표적 제거 프로파일 및 상태 파라미터들)가 출력 계층에 도달할 때까지 망을 통해 계층별로 순방향으로 전파된다. 그런 다음, 비용 함수를 사용하여, 망의 출력이 기록된 출력(예컨대, 훈련 예로부터의 제어 파라미터)과 비교되고, 출력 계층에서의 뉴런들 각각에 대해 오차 값이 계산된다. 비용 함수 또는 손실 함수는, 하나 이상의 변수의 값들을 이벤트와 연관된 일부 '비용'을 직관적으로 표현하는 실수로 맵핑하는 함수이다. 그런 다음, 오차 값들이, 출력으로부터 시작하여, 각각의 뉴런이 원래의 출력에 대한 그의 기여를 대략적으로 표현하는 연관된 오차 값을 가질 때까지 역방향으로 전파된다. 역전파는, 망에서의 가중치들에 대한 손실 함수의 구배를 계산하기 위해 이러한 오차 값들을 사용한다. 그런 다음, 가중치 업데이트 단계에서, 역전파 방법은, 손실 함수를 최소화하기 위한 시도로, 가중치들을 업데이트하기 위해 이러한 오차 값들을 사용한다.
i-APC 제어 모듈(94)은, 훈련된 신경망이 정확한지 여부를 결정한다(430). 훈련 단계(420)가 완료된 후에, 신경망의 정확도가 검증되어야 한다. 정확도의 검증은, 예컨대, 신경망을 신경망의 추론 모드에서 동작시키는 것, 신경망에 이전에 사용된 훈련 입력을 공급하는 것, 및 출력이 훈련 데이터에서의 올바른 출력과 일치하는지 또는 충분히 그에 근접하는지 여부를 결정하는 것을 포함할 수 있다. 신경망 출력이 충분히 정확하지 않은 경우, 프로세스는 부가적인 훈련 데이터를 수집하기 위해 단계(410)로 돌아간다. 출력이 정확한 경우, 신경망은 사용될 준비가 된다.
i-APC 제어 모듈(94)은, 프로세스 파라미터들을 생성하기 위해, 훈련된 신경망을 사용한다(440). 추론 모드에서, 신경망은, 표적 물질 제거 프로파일(112) 및 상태 파라미터들(114)에 대한 응답으로 초기화에 사용될 프로세스 파라미터들을 출력한다.
일부 구현들에서, 각각의 웨이퍼 설계에 대해 개별 신경망이 생성되고 훈련된다. 그러한 구현들에서, i-APC 제어 모듈(94)은 신경망들의 라이브러리를 유지하고, 제어기는 프로세스를 초기화하기 위해 현재 웨이퍼 설계에 대해 훈련된 신경망을 선택한다.
신경망(120)의 아키텍처는 깊이 및 폭이 다를 수 있다. 예컨대, 단일 열의 중간 노드들(124)을 갖는 신경망(120)이 도시되지만, 신경망은 다수의 열들을 포함할 수 있다. 중간 노드들(124)의 수는 입력 노드들(122)의 수와 같거나 그보다 많을 수 있다.
일부 구현들에서, 도 5를 참조하면, i-APC 제어 모듈(94)은 다수의 신경망들(120)을 갖도록 구성될 수 있다. 신경망들(120)은, 각각의 구역들에 대한 챔버 압력 값들을 생성하도록 병렬로 동작할 수 있다. 신경망들의 수는 구역들의 수와 일치할 수 있다. 예컨대, 제1 구역(12a)에 대한 제1 신경망(120a), 제2 구역(12b)에 대한 제2 신경망(120b), 및 제3 구역(12c)에 대한 제3 신경망이 존재할 수 있다. 각각의 신경망(120)의 출력은 프로세스 초기화 모듈(130)에 공급될 수 있다.
신경망의 훈련은 계산 집약적일 수 있다. 따라서, 일부 구현들에서, 신경망의 훈련은, 예컨대, CMP 툴이 유지보수를 겪고 있는 동안, 오프-라인으로 행해질 수 있다. 다른 구현들에서, 훈련은, 제어기(90)의 일부인 별개의 서버 상에서 행해질 수 있다. 일부 다른 구현들에서, 훈련은, 사전 훈련된 신경망을 제어기에 제공하는, 제어기(90)의 일부가 아닌 서버에서 행해질 수 있다.
CMP 프로세스의 거동은, 신경망의 입력 변수들에 의해 고려되지 않은 사유들(예컨대, 소모품들로 간주되지 않은 부분들의 마모)로 인해 시간 경과에 따라 느리게 변할 수 있다. 따라서, 일부 구현들에서, 그러한 변화들을 극복하기 위해 신경망의 주기적인 재훈련이 수행될 수 있다.
본 명세서에 설명된 실시예들 및 모든 기능 동작들은, 디지털 전자 회로로, 또는 본 명세서에 개시된 구조적 수단 및 그의 구조적 등가물들을 포함하는 컴퓨터 소프트웨어, 펌웨어, 또는 하드웨어에서, 또는 그들의 조합들로 구현될 수 있다. 실시예들은, 하나 이상의 컴퓨터 프로그램 제품, 즉, 데이터 처리 장치, 예컨대, 프로그래밍가능 프로세서, 컴퓨터, 또는 다수의 프로세서들 또는 컴퓨터들의 동작에 의한 실행을 위한, 또는 그 동작을 제어하기 위한, 기계 판독가능 저장 매체에 유형으로 구현된 하나 이상의 컴퓨터 프로그램으로서 구현될 수 있다. 컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 또는 코드로 또한 알려져 있음)은, 컴파일 또는 해석되는 언어들을 포함하는 임의의 형태의 프로그래밍 언어로 작성될 수 있고, 이는 독립형 프로그램 또는 모듈, 컴포넌트, 서브루틴 또는 컴퓨팅 환경에서 사용하기에 적합한 다른 유닛을 포함하는 임의의 형태로 배포될 수 있다. 컴퓨터 프로그램은 반드시 파일에 대응하지는 않는다. 프로그램은 다른 프로그램들 또는 데이터를 보유하는 파일의 일부분에, 해당 프로그램에 전용인 단일 파일에, 또는 다수의 조직화된 파일들(예컨대, 하나 이상의 모듈, 서브 프로그램, 또는 코드의 부분을 저장하는 파일들)에 저장될 수 있다. 컴퓨터 프로그램은 하나의 위치에 있거나 다수의 위치들에 걸쳐 분산되어 통신망에 의해 상호연결되는 다수의 컴퓨터들 상에서 실행되거나 또는 하나의 컴퓨터 상에서 실행되도록 배치될 수 있다.
본 명세서에서 설명되는 프로세스들 및 논리 흐름들은, 입력 데이터에 대해 동작하여 출력을 생성함으로써 기능들을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍가능 프로세서에 의해 수행될 수 있다. 프로세스들 및 논리 흐름들은 또한, 특수 목적 논리 회로, 예컨대, 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 주문형 집적 회로(ASIC)에 의해 수행될 수 있고, 장치가 또한 그들로서 구현될 수 있다.
위에 설명된 연마 장치 및 방법들은 다양한 연마 시스템들에서 적용될 수 있다. 연마 패드 또는 캐리어 헤드들 중 어느 하나 또는 둘 모두는, 연마 표면과 기판 간의 상대적인 움직임을 제공하기 위해 이동할 수 있다. 예컨대, 플래튼은 회전하기 보다는 선회할 수 있다. 연마 패드는 플래튼에 고정된 원형(또는 일부 다른 형상)의 패드일 수 있다. 연마 시스템은, 예컨대, 연마 패드가 선형으로 이동하는 연속적인 또는 릴-루-릴 벨트인 선형 연마 시스템일 수 있다. 연마 층은 표준(예컨대, 충전재들이 있거나 없는 폴리우레탄) 연마 물질, 연질 물질, 또는 고정식-연마 물질일 수 있다. 상대적인 위치결정 용어들은 구성요소들의 상대적인 배향 또는 위치결정에 사용되며, 연마 표면 및 기판은 중력에 대해 수직 배향으로 또는 일부 다른 배향으로 유지될 수 있다는 것이 이해되어야 한다.
특정 실시예들이 설명되었다. 다른 실시예들이 다음의 청구항들의 범위 내에 있다.

Claims (15)

  1. 기판들을 처리하는 방법으로서,
    제1 복수의 기판들의 각각의 개개의 제1 기판이 상기 개개의 제1 기판의 외측 층의 두께를 수정하는 프로세스를 겪게 하는 단계;
    상기 각각의 개개의 제1 기판에 대해, 상기 프로세스에 사용되는 한 그룹의 프로세스 파라미터 값들을 기록함으로써, 복수의 그룹들의 프로세스 파라미터 값들을 생성하고, 상기 프로세스에 사용되는 적어도 하나의 상태 파라미터 값을 기록함으로써, 복수의 상태 파라미터 값들을 생성하는 단계;
    상기 각각의 개개의 제1 기판에 대해, 모니터링 시스템으로 상기 프로세스 동안의 또는 상기 프로세스 이후의 상기 외측 층의 제거 프로파일을 측정함으로써, 복수의 제거 프로파일들을 생성하는 단계;
    상기 복수의 그룹들의 프로세스 파라미터 값들, 상기 복수의 상태 파라미터 값들, 및 상기 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키는 단계 ― 상기 인공 신경망은, 복수의 입력 노드들 중 적어도 일부가 상기 제거 프로파일로부터 개개의 제거 값들을 수신하도록 구성되고 상기 입력 노드들 중 적어도 일부가 상태 파라미터 값들을 수신하도록 구성되는 상기 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 상기 입력 노드들을 상기 출력 노드들에 연결하는 복수의 은닉 노드들을 가짐 ―;
    제2 복수의 기판들의 각각의 개개의 제2 기판에 대해, 표적 제거 프로파일 및 상태 파라미터 값을 결정하는 단계;
    상기 각각의 개개의 제2 기판에 대해, 개개의 기판에 대한 상기 표적 제거 프로파일 및 상기 상태 파라미터 값을 상기 인공 신경망의 상기 입력 노드들에 적용함으로써 상기 인공 신경망의 상기 출력 노드들로부터 상기 개개의 제2 기판에 적용할 개개의 제어 파라미터 값들을 결정하는 단계; 및
    상기 각각의 개개의 제2 기판이 상기 개개의 제어 파라미터 값들을 사용하여 상기 프로세스를 겪게 하는 단계를 포함하는, 기판들을 처리하는 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 프로세스는 화학적 기계적 연마를 포함하는, 기판들을 처리하는 방법.
  5. 제4항에 있어서,
    상기 제어 파라미터 값들은, 기판을 연마 패드에 맞닿게 유지하기 위한 캐리어 헤드에서의 챔버들의 압력들을 포함하는, 기판들을 처리하는 방법.
  6. 제5항에 있어서,
    상기 제어 파라미터 값들은, 플래튼 회전율, 캐리어 헤드 회전율, 또는 연마 시간 중 하나 이상을 포함하는, 기판들을 처리하는 방법.
  7. 제4항에 있어서,
    상기 상태 파라미터 값들은, 유지 링 수명 또는 연마 패드 수명 중 하나 이상을 포함하는, 기판들을 처리하는 방법.
  8. 제1항에 있어서,
    상기 표적 제거 프로파일을 결정하는 것은, 원하는 두께 프로파일을 저장하는 것, 상기 개개의 제2 기판의 측정된 두께 프로파일을 수신하는 것, 및 상기 측정된 두께 프로파일과 상기 원하는 두께 프로파일 사이의 차이를 결정하는 것을 포함하는, 기판들을 처리하는 방법.
  9. 제8항에 있어서,
    측정된 두께 프로파일을 수신하는 것은, 상기 모니터링 시스템으로 상기 개개의 제2 기판의 두께 프로파일을 측정하는 것을 포함하는, 기판들을 처리하는 방법.
  10. 기판의 처리를 제어하기 위한 프로그램 코드를 포함하는 비-일시적인 컴퓨터 판독가능 저장 매체로서,
    상기 프로그램 코드는, 프로세서로 하여금,
    복수의 그룹들의 프로세스 파라미터 값들, 복수의 상태 파라미터 값들, 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키게 하고 ― 상기 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하도록 구성되는 적어도 일부 입력 노드들 및 상태 파라미터 값들을 수신하도록 구성되는 적어도 일부 입력 노드들을 갖는 복수의 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 상기 입력 노드들을 상기 출력 노드들에 연결하는 복수의 은닉 노드들을 가짐 ―;
    복수의 기판들의 각각의 개개의 기판에 대한 표적 제거 프로파일 및 상태 파라미터 값을 획득하게 하고;
    상기 각각의 개개의 기판에 대해, 상기 개개의 기판에 대한 상기 표적 제거 프로파일 및 상기 상태 파라미터 값을 상기 인공 신경망의 상기 입력 노드들에 적용함으로써 상기 인공 신경망의 상기 출력 노드들로부터 상기 개개의 기판에 적용할 개개의 제어 파라미터 값들을 결정하게 하고;
    반도체 처리 시스템으로 하여금 상기 각각의 개개의 기판이 상기 개개의 제어 파라미터 값들을 사용하여 프로세스를 겪게 하게 하기 위한 명령어들을 포함하는, 비-일시적인 컴퓨터 판독가능 저장 매체.
  11. 제10항에 있어서,
    상기 상태 파라미터 값들은, 유지 링 수명 또는 연마 패드 수명 중 하나 이상을 표현하는, 비-일시적인 컴퓨터 판독가능 저장 매체.
  12. 제10항에 있어서,
    상기 제어 파라미터 값들은, 기판을 연마 패드에 맞닿게 유지하기 위한 캐리어 헤드에서의 챔버들의 압력들을 표현하는, 비-일시적인 컴퓨터 판독가능 저장 매체.
  13. 연마 시스템으로서,
    연마 패드를 유지하기 위한 지지부;
    상기 연마 패드와 접촉하게 기판을 유지하기 위한 캐리어 헤드 ― 상기 캐리어 헤드는 복수의 챔버들을 가짐 ―;
    상기 지지부와 상기 캐리어 헤드 사이의 상대적인 움직임을 생성하기 위한 모터; 및
    제어기를 포함하며,
    상기 제어기는,
    복수의 그룹들의 프로세스 파라미터 값들, 복수의 상태 파라미터 값들, 및 복수의 제거 프로파일들을 훈련 데이터로서 사용하여 역전파에 의해 인공 신경망을 훈련시키고 ― 상기 인공 신경망은, 제거 프로파일로부터 개개의 제거 값들을 수신하도록 구성되는 적어도 일부 입력 노드들 및 상태 파라미터 값들을 수신하도록 구성되는 적어도 일부 입력 노드들을 갖는 복수의 입력 노드들, 제어 파라미터 값들을 출력하기 위한 복수의 출력 노드들, 및 상기 입력 노드들을 상기 출력 노드들에 연결하는 복수의 은닉 노드들을 갖고, 상기 제어 파라미터 값들은 상기 캐리어 헤드에서의 상기 챔버들에 대한 압력들을 포함함 ―,
    복수의 기판들의 각각의 개개의 기판에 대한 표적 제거 프로파일 및 상태 파라미터 값을 획득하고,
    상기 각각의 개개의 기판에 대해, 상기 개개의 기판에 대한 상기 표적 제거 프로파일 및 상기 상태 파라미터 값을 상기 인공 신경망의 상기 입력 노드들에 적용함으로써 상기 인공 신경망의 상기 출력 노드들로부터 상기 개개의 기판에 적용할 개개의 제어 파라미터 값들을 결정하고 ― 상기 개개의 제어 파라미터 값들은, 상기 캐리어 헤드에서의 상기 챔버들에 대한 개개의 압력들을 포함함 ―;
    상기 각각의 개개의 기판에 대해, 상기 캐리어 헤드로 하여금 연마 동안 상기 캐리어 헤드에서의 상기 챔버들에 상기 개개의 압력들을 적용하게 하도록 구성되는, 연마 시스템.
  14. 제13항에 있어서,
    상기 상태 파라미터 값들은, 유지 링 수명 또는 연마 패드 수명 중 하나 이상을 표현하는, 연마 시스템.
  15. 삭제
KR1020207011805A 2017-09-25 2018-09-20 프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조 KR102450925B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762562986P 2017-09-25 2017-09-25
US62/562,986 2017-09-25
PCT/US2018/052001 WO2019060577A1 (en) 2017-09-25 2018-09-20 SEMICONDUCTOR MANUFACTURING IMPLEMENTING A MACHINE LEARNING APPROACH FOR GENERATING PROCESS CONTROL PARAMETERS

Publications (2)

Publication Number Publication Date
KR20200047739A KR20200047739A (ko) 2020-05-07
KR102450925B1 true KR102450925B1 (ko) 2022-10-06

Family

ID=65809083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011805A KR102450925B1 (ko) 2017-09-25 2018-09-20 프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조

Country Status (6)

Country Link
US (1) US20190095797A1 (ko)
JP (1) JP7036908B2 (ko)
KR (1) KR102450925B1 (ko)
CN (1) CN111133560B (ko)
TW (1) TWI783037B (ko)
WO (1) WO2019060577A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190130303A1 (en) * 2017-10-26 2019-05-02 International Business Machines Corporation Smart default threshold values in continuous learning
US11380594B2 (en) * 2017-11-15 2022-07-05 Kla-Tencor Corporation Automatic optimization of measurement accuracy through advanced machine learning techniques
US11029359B2 (en) * 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
TWI825075B (zh) 2018-04-03 2023-12-11 美商應用材料股份有限公司 針對墊子厚度使用機器學習及補償的拋光裝置、拋光系統、方法及電腦儲存媒體
US11989492B2 (en) 2018-12-26 2024-05-21 Applied Materials, Inc. Preston matrix generator
WO2020137802A1 (ja) * 2018-12-28 2020-07-02 株式会社荏原製作所 パッド温度調整装置、パッド温度調整方法、研磨装置、および研磨システム
SG10202006423VA (en) * 2019-07-12 2021-02-25 Ebara Corp Substrate processing apparatus and storage medium
WO2021061477A1 (en) 2019-09-27 2021-04-01 Corning Incorporated Devices, systems, and methods of generating and providing a target topographic map for finishing a photomask blank subject to functional requirements on flatness
JP2021112797A (ja) * 2020-01-17 2021-08-05 株式会社荏原製作所 研磨ヘッドシステムおよび研磨装置
US20210303757A1 (en) * 2020-03-30 2021-09-30 Kla Corporation Semiconductor fabrication process parameter determination using a generative adversarial network
CN115135450A (zh) 2020-05-14 2022-09-30 应用材料公司 训练神经网络用于抛光期间的原位监测的技术和抛光系统
JP7447284B2 (ja) * 2020-06-24 2024-03-11 アプライド マテリアルズ インコーポレイテッド 研磨パッドの摩耗補償による基板層の厚さの決定
CN114124654B (zh) * 2020-08-10 2023-10-27 中国移动通信集团浙江有限公司 告警合并方法、装置、计算设备及计算机存储介质
US11371148B2 (en) * 2020-08-24 2022-06-28 Applied Materials, Inc. Fabricating a recursive flow gas distribution stack using multiple layers
KR20220030387A (ko) 2020-08-28 2022-03-11 삼성전자주식회사 두께 추정 방법 및 공정 제어 방법
US11313670B2 (en) * 2020-09-30 2022-04-26 National Tsing Hua University Inspection method for multilayer semiconductor device
CN112992735B (zh) * 2021-02-07 2021-09-10 锋睿领创(珠海)科技有限公司 半导体键合位姿补偿修复方法、装置及存储介质
US20220351997A1 (en) * 2021-04-28 2022-11-03 Tel Manufacturing And Engineering Of America, Inc. Automated Fault Detection in Microfabrication
US11791184B2 (en) 2021-07-26 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor fabrication process and method of optimizing the same
CN117079737A (zh) * 2023-10-17 2023-11-17 深圳市永霖科技有限公司 一种基于成分分析的抛光液预测方法和装置
CN117067096B (zh) * 2023-10-18 2023-12-15 苏州博宏源机械制造有限公司 基于参数优化的双面研磨抛光设备的自动控制系统及方法
CN117697613B (zh) * 2023-12-22 2024-05-07 上海强华实业股份有限公司 应用于石英产品研磨设备的识别与研磨控制方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011098436A (ja) * 2002-11-07 2011-05-19 Ebara Technologies Inc 化学機械研磨装置および化学機械研磨方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465632A (ja) * 1990-07-04 1992-03-02 Toshio Fukuda 測定装置
US7037172B1 (en) * 1999-04-01 2006-05-02 Beaver Creek Concepts Inc Advanced wafer planarizing
US6776692B1 (en) * 1999-07-09 2004-08-17 Applied Materials Inc. Closed-loop control of wafer polishing in a chemical mechanical polishing system
US6594024B1 (en) * 2001-06-21 2003-07-15 Advanced Micro Devices, Inc. Monitor CMP process using scatterometry
US7112270B2 (en) * 2002-09-16 2006-09-26 Applied Materials, Inc. Algorithm for real-time process control of electro-polishing
US7001243B1 (en) * 2003-06-27 2006-02-21 Lam Research Corporation Neural network control of chemical mechanical planarization
KR101297931B1 (ko) * 2005-04-01 2013-08-19 가부시키가이샤 니콘 연마 장치, 이 연마 장치를 이용한 반도체 디바이스 제조방법, 및 이 반도체 디바이스 제조 방법에 의해 제조된반도체 디바이스
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
US7409260B2 (en) * 2005-08-22 2008-08-05 Applied Materials, Inc. Substrate thickness measuring during polishing
US20070143234A1 (en) * 2005-12-16 2007-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for intelligent model-based optical proximity correction (OPC)
US7623978B2 (en) * 2006-03-30 2009-11-24 Tokyo Electron Limited Damage assessment of a wafer using optical metrology
US20070249071A1 (en) * 2006-04-21 2007-10-25 Lei Lian Neural Network Methods and Apparatuses for Monitoring Substrate Processing
US7667858B2 (en) * 2007-01-12 2010-02-23 Tokyo Electron Limited Automated process control using optical metrology and a correlation between profile models and key profile shape variables
US8396582B2 (en) * 2008-03-08 2013-03-12 Tokyo Electron Limited Method and apparatus for self-learning and self-improving a semiconductor manufacturing tool
WO2010062910A2 (en) * 2008-11-26 2010-06-03 Applied Materials, Inc. Using optical metrology for feed back and feed forward process control
US8577820B2 (en) * 2011-03-04 2013-11-05 Tokyo Electron Limited Accurate and fast neural network training for library-based critical dimension (CD) metrology
US8774958B2 (en) * 2011-04-29 2014-07-08 Applied Materials, Inc. Selection of polishing parameters to generate removal profile
CN202264145U (zh) * 2011-09-14 2012-06-06 桂林电子科技大学 基于人工神经网络的磨床砂轮自动修整装置
US8838422B2 (en) * 2011-12-11 2014-09-16 Tokyo Electron Limited Process control using ray tracing-based libraries and machine learning systems
US9754846B2 (en) * 2014-06-23 2017-09-05 Applied Materials, Inc. Inductive monitoring of conductive trench depth
US11209804B2 (en) * 2014-11-11 2021-12-28 Applied Materials, Inc. Intelligent processing tools
CN107004060B (zh) * 2014-11-25 2022-02-18 Pdf决策公司 用于半导体制造工艺的经改进工艺控制技术
US10430719B2 (en) * 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
KR102437268B1 (ko) * 2015-02-25 2022-08-29 주식회사 케이씨텍 화학 기계적 연마 시스템
US11580375B2 (en) * 2015-12-31 2023-02-14 Kla-Tencor Corp. Accelerated training of a machine learning based model for semiconductor applications
TWI755448B (zh) * 2016-11-30 2022-02-21 美商應用材料股份有限公司 使用神經網路的光譜監測
JP7023455B2 (ja) * 2017-01-23 2022-02-22 不二越機械工業株式会社 ワーク研磨方法およびワーク研磨装置
TWI816620B (zh) * 2017-04-21 2023-09-21 美商應用材料股份有限公司 使用神經網路來監測的拋光裝置
KR20230028472A (ko) * 2021-04-30 2023-02-28 어플라이드 머티어리얼스, 인코포레이티드 열 이미지의 머신 러닝 기반 처리를 사용하는 화학 기계적 연마 공정 모니터링

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011098436A (ja) * 2002-11-07 2011-05-19 Ebara Technologies Inc 化学機械研磨装置および化学機械研磨方法

Also Published As

Publication number Publication date
CN111133560B (zh) 2023-09-19
WO2019060577A1 (en) 2019-03-28
JP2020535644A (ja) 2020-12-03
TW201921273A (zh) 2019-06-01
TWI783037B (zh) 2022-11-11
KR20200047739A (ko) 2020-05-07
US20190095797A1 (en) 2019-03-28
JP7036908B2 (ja) 2022-03-15
CN111133560A (zh) 2020-05-08
WO2019060577A4 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102450925B1 (ko) 프로세스 제어 파라미터들을 생성하는 것에 대해 기계 학습 접근법을 사용하는 반도체 제조
TWI817992B (zh) 用於半導體處理監視的機器學習系統
TWI779986B (zh) 使用神經網路的光譜監測
US20230267329A1 (en) Training Spectrum Generation for Machine Learning System for Spectrographic Monitoring
US20190096722A1 (en) Semiconductor fabrication using process control parameter matrix
TW202239524A (zh) 用於標記用於攝譜監測的機器學習系統的訓練光譜的原位監測
KR20190055132A (ko) 화학적 기계적 연마를 위한 실시간 프로파일 제어
CN115884848A (zh) 使用基于机器学习的热图像处理监控化学机械抛光工艺
KR102666904B1 (ko) 반도체 처리의 모니터링을 위한 기계 학습 시스템들
TWI841926B (zh) 用於使用成本函數或預期的未來參數變化對基板拋光期間的處理參數的控制的電腦程式產品、方法及拋光系統
KR102668618B1 (ko) 신경망을 사용한 분광 모니터링

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right