KR102450574B1 - 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지 - Google Patents

반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102450574B1
KR102450574B1 KR1020150162535A KR20150162535A KR102450574B1 KR 102450574 B1 KR102450574 B1 KR 102450574B1 KR 1020150162535 A KR1020150162535 A KR 1020150162535A KR 20150162535 A KR20150162535 A KR 20150162535A KR 102450574 B1 KR102450574 B1 KR 102450574B1
Authority
KR
South Korea
Prior art keywords
layer
bonding wire
semiconductor package
electrode
bonding
Prior art date
Application number
KR1020150162535A
Other languages
English (en)
Other versions
KR20170059048A (ko
Inventor
박수문
박일우
유미화
윤창번
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150162535A priority Critical patent/KR102450574B1/ko
Priority to US15/238,282 priority patent/US9735331B2/en
Publication of KR20170059048A publication Critical patent/KR20170059048A/ko
Application granted granted Critical
Publication of KR102450574B1 publication Critical patent/KR102450574B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/006—Fastening of light sources or lamp holders of point-like light sources, e.g. incandescent or halogen lamps, with screw-threaded or bayonet base
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/02—Arrangement of electric circuit elements in or on lighting devices the elements being transformers, impedances or power supply units, e.g. a transformer with a rectifier
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/50—Cooling arrangements
    • F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
    • F21V29/74—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades
    • F21V29/77—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks with fins or blades with essentially identical diverging planar fins or blades, e.g. with fan-like or star-like cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/19—Controlling the light source by remote control via wireless transmission
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0031—Reflecting element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0081—Mechanical or electrical aspects of the light guide and light source in the lighting device peculiar to the adaptation to planar light guides, e.g. concerning packaging
    • G02B6/0083—Details of electrical connections of light sources to drivers, circuit boards, or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/19—Controlling the light source by remote control via wireless transmission
    • H05B47/195—Controlling the light source by remote control via wireless transmission the transmission using visible or infrared light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Led Device Packages (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지용 본딩 와이어는, 은을 포함하는 코어부, 2nm 내지 23nm 두께로 상기 코어부를 둘러싸며, 금을 포함하는 쉘층을 포함한다. 본 발명의 실시예에 따른 반도체 패키지는, 제1 및 제2 전극구조를 가지는 패키지 본체, 상기 제1 및 제2 전극구조와 각각 전기적으로 연결되는 제1 및 제2 전극부를 포함하는 반도체 소자, 및 상기 제1 및 제2 전극구조 중 적어도 하나와 상기 반도체 소자를 연결하는 본딩 와이어를 포함한다.

Description

반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지 {BONDING WIRE FOR SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE INCLUDING THE SAME}
본 발명은 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 소자의 전극과 실장 기판의 리드프레임을 전기적으로 연결하는 패키지 공정에서 본딩 와이어를 사용하는데, 기존에는 이러한 본딩 와이어로 전기 전도도, 열전도도 및 내화학성이 매우 우수한 금을 이용하였다.
그러나 금은 귀금속으로서 가격이 매우 높아 반도체 패키지의 제조 단가가 증가하는 문제가 있다. 따라서 이러한 금을 원재료로 하는 기존의 본딩 와이어를 대체하기 위해 재료비가 저렴한 주재료(은, 구리 등)를 채용한 본딩 와이어의 연구가 진행되고 있다.
금으로 제조된 본딩 와이어를 대체하기 위해 전기 전도도가 우수한 구리(Cu) 본딩 와이어에 대한 개발이 진행되고 있으나, 이는 공기 중에서 노출될 경우 표면이 쉽게 산화되기 때문에 접합성에 문제를 일으킬 수 있는 가능성이 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 금 와이어들 대체할 수 있는 저가의 반도체 패키지용 본딩 와이어를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어는, 은(Ag)을 포함하는 코어부, 및 2nm 내지 23nm 두께로 상기 코어부를 둘러싸며, 금(Au)을 포함하는 쉘층을 포함한다.
일 예로, 상기 코어부는 95% 순도의 은으로 이루어지고, 상기 쉘층은 99% 이상의 순도의 금으로 이루어질 수 있다.
일 예로, 상기 본딩 와이어는 420nm 파장의 광에 대해서 99.99%의 순도를 가지는 금 와이어보다 높은 반사율을 가질 수 있다.
일 예로, 상기 반사율은 38% 내지 76%일 수 있다.
일 예로, 상기 코어부는 10um 내지 50um 두께를 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는, 제1 및 제2 전극구조를 가지는 패키지 본체, 상기 제1 및 제2 전극구조와 각각 전기적으로 연결되는 제1 및 제2 전극부를 포함하는 반도체 소자, 및 상기 제1 및 제2 전극구조 중 적어도 하나와 상기 반도체 소자를 연결하는 본딩 와이어를 포함하며, 상기 본딩 와이어는, 은을 포함하는 코어부와 2nm 내지 23nm 두께로 상기 코어부를 둘러싸며, 금을 포함하는 쉘층을 포함한다.
일 예로, 상기 제1 및 제2 전극부 중 적어도 하나는, 상기 본딩 와이어와 접합되는 접합전극층 및 상기 접합전극층 상에 형성되며, 상기 본딩 와이어의 일부에 의해 충진되고, 상기 접합전극층의 상면이 노출되는 적어도 하나의 관통홀이 형성된 요철전극층을 포함할 수 있다.
일 예로, 상기 관통홀은 복수 개 구비되며, 상기 복수 개의 관통홀은 일정한 주기와 크기를 갖도록 배열될 수 있다.
일 예로, 상기 관통홀의 횡단면은 원형 또는 다각형일 수 있다.
일 예로, 상기 접합전극층은 상기 본딩 와이어와 동일한 물질을 70%이상 포함할 수 있다.
일 예로, 상기 접합전극층의 아래에 반사부가 더 구비될 수 있다.
일 예로, 상기 접합전극층 및 요철전극층은 상기 제1 및 제2 전극부에 모두 구비될 수 있다.
일 예로, 상기 반도체 소자는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광적층체를 포함하는 반도체 발광소자일 수 있다.
일 예로, 상기 반도체 발광소자는 상기 제2 도전형 반도체층과 상기 접합전극층 사이에 배치되는 전류차단층을 더 포함할 수 있다.
일 예로, 상기 반도체 발광소자는 상기 전류차단층의 일부영역을 덮도록 상기 제2 도전형 반도체층 상에 배치된 투명전극층을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 내황 신뢰성이 확보되고 420nm 이상의 파장을 갖는 광에 대한 광 반사율이 금 와이어보다 높으며, 저비용으로 제조 가능한 반도체 패키지용 본딩 와이어가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 실시예들에 따른 420nm 파장의 광에 대한 반사율을 나타내는 도면이다.
도 3은 본 발명의 일 실시예 및 비교예들에 대한 내황 신뢰성 평가 결과를 나타내는 전자현미경 사진들이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 나타내는 단면도들이다.
도 6 및 도 7은 도 4 및 도 5의 반도체 패키지에 채용될 수 있는 반도체 발광소자를 나타내는 단면도이다.
도 8은 도 7의 A 부분을 확대한 도면이다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 백라이트 유닛의 사시도이다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 직하형 백라이트 유닛의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 평판 조명 장치의 사시도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 벌브형 램프의 분해 사시도이다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 바(bar) 타입의 램프의 분해 사시도이다.
도 14는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 실내용 조명 제어 네트워크 시스템의 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수 개를 조합하여 구성할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 개략적으로 나타내는 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 본딩 와이어(10)은 코어(core)부(20)와 쉘(shell)층(30)을 포함한다.
코어부(20)는 은(Ag)을 포함할 수 있다. 예를 들어, 코어부(20)는 95% 순도 이상의 은으로 이루어질 수 있다. 코어부(20)의 직경(D)은 10㎛ 내지 50㎛ 범위를 가질 수 있으며, 예를 들어, 코어부(20)의 직경(D)은 30.5㎛일 수 있다.
쉘층(30)은 금(Au)을 포함할 수 있다. 예를 들어, 쉘층(30)은 순도 99% 이상의 금으로 이루어질 수 있다. 쉘층(30)의 두께(T)는 코어부(20)의 직경(D)의 약 0.0065% 내지 약 0.075%의 범위일 수 있다. 예를 들어, 코어부(20)의 직경(D)이 30.5㎛인 경우 쉘층(30)의 두께(T)는 2nm 내지 23nm 범위를 가질 수 있다.
쉘층(30)은 예를 들어, 도금법에 의해 형성될 수 있다. 상기 도금법으로는 전해 도금을 이용할 수도 있고 무전해 도금을 이용할 수도 있다. 쉘층(30)의 형성 방법은 상기 도금법에 한정되지 않으며, 당 기술분야에서 공지된 증착법, 용융법 등을 이용할 수 있다.
본 발명의 일 실시예에 따른 본딩 와이어는 은으로 이루어진 코어부와 금으로 이루어진 얇은 쉘층으로 구성되므로, 동일한 직경을 가지는 순도 99% 이상의 금으로 이루어진 금 와이어에 비해 20% 이하의 저렴한 제조 단가로 제조될 수 있다.
이하에서, 비교예 및 본 발명의 실시예들에 대해 설명한다.
표 1은 비교예 및 실시예들에 대한 파장별 반사율 및 내황 신뢰성(sulfur resistance reliability) 평가 결과를 나타낸 것이다.
비교예 1은 순도 95%의 은(Ag)으로 이루어진 은 와이어이고, 비교예 2는 79wt% 은과 21wt% 금의 합금으로 이루어진 은합금 와이어이고, 비교예 3은 순도 99.99%로 이루어진 금 와이어이다. 실시예 1은 순도 95%의 은으로 이루어진 코어부와 상기 코어부의 표면에 순도 99%의 금으로 이루어지고, 2nm 두께를 가지는 쉘층을 형성한 것이다. 실시예 2, 3, 4, 5 및 6은 각각 상기 코어부의 표면에 10nm, 15nm, 20nm, 25nm 및 30nm 두께의 쉘층을 형성한 것이다.
파장 별 반사율(%) 내황 신뢰성
420nm 430nm 440nm 450nm
비교예 1 Ag (95%) 81.2 82.4 83.4 84.4 -
비교예 2 79Ag21Au - - - - X
비교예 3 Au(99.99%) 37.9 38.1 38.2 38.2 O
실시예 1 Au 2nm/Ag - - - - O
실시예 2 Au 10nm/Ag 56.5 59.3 62.2 65.1 O
실시예 3 Au 15nm/Ag 41.5 43.9 46.4 49.2 O
실시예 4 Au 20nm/Ag 40.0 41.8 44.0 46.6 O
실시예 5 Au 25nm/Ag 36.9 38.7 40.7 43.1 O
실시예 6 Au 30nm/Ag 35.7 37.6 39.6 41.9 O
표 1을 참조하면, 비교예 1(95% Ag)은 420nm 내지 450nm 범위의 파장을 가지는 광에 대해 81% 내지 84% 정도의 반사율을 가지는 것으로 측정되었다. 비교예 3(99.99% Au)은 420nm 내지 450nm 범위의 파장을 가지는 광에 대해 38% 정도의 반사율을 가지는 것으로 측정되었다. 실시예 2 내지 실시예 6에 대한 반사율 측정 결과를 살펴보면, 순도 95% 은으로 이루어진 코어부의 표면에 금으로 이루어진 쉘층의 두껍게 형성할수록 파장별 반사율(%)은 점점 감소하였다. 실시예 2 내지 실시예 6의 경우, 440nm 및 450nm 파장을 가지는 광에 대해 비교예 3보다 높은 반사율을 가지는 것으로 측정되었다. 실시예 6의 경우는 430nm 파장을 가지는 광에 대해 비교예 3보다 낮은 반사율을 가지는 것으로 측정되었다. 실시예 5와 실시예 6의 경우는 420nm 파장을 가지는 광에 대해 비교예 3보다 낮은 반사율을 가지는 것으로 측정되었다.
표 1의 반사율 측정 결과를 도시하면 도 2의 그래프와 같이 나타난다. 도 2는 본 발명의 실시예들에 따른 420nm 파장의 광에 대한 반사율을 나타내는 그래프이다.
비교예 1 및 실시예 2 내지 6에 대해, 420nm 파장을 가지는 광에 대한 반사율을 도 2에 나타내었다. 도 2에서 Au 두께(thickness)가 0nm로 표시된 것은 비교예 1에 대한 것이다.
도 2를 참조하면, 420nm 파장을 가지는 광에 대해 비교예 3(99.99% Au)의 반사율(38% 정도)보다 높은 반사율을 가지기 위해서는 23nm 이하의 두께로 쉘층을 형성해야 하는 것을 알 수 있다. 실시예 1의 경우, 반사율 측정 결과값은 없으나, 도 2의 그래프로부터 약 76%의 반사율을 가지는 것으로 유추할 수 있다.
따라서, 은으로 이루어진 코어부 표면에 23nm 이하의 두께로 금으로 이루어진 쉘층을 형성하면, 420nm 이상의 파장을 가지는 광에 대해, 금와이어보다 높은 반사율을 가지는 본딩 와이어를 얻을 수 있다.
한편, 은(Ag)은 반도체 패키지의 제조공정이나 사용되는 동안에 대기 중에 존재하는 황(S)과 결합하여 흑색 결정인 황화은(Ag2S)이 형성될 수 있다. 이러한 황화은은 흑색을 띠게 되므로 은으로 이루어진 본딩 와이어의 표면을 변색시켜 본딩 와이어의 표면 반사율을 감소시키게 된다. 예를 들어, 반도체 발광소자 패키지인 경우에는 본딩 와이어의 반사율이 감소되면, 외부 광추출 효율이 감소되는 문제점을 야기한다. 나아가, 대기 중의 황(S) 성분에 의한 본딩 와이어의 부식이 심할 경우에는 전기적인 단선을 일으킬 수도 있다. 따라서, 은을 주재료로 하는 본딩 와이어는 내황 신뢰성이 확보되어야 한다.
표 1을 참조하면, 비교예 2의 경우에는 내황 신뢰성 평가에서 변색되는 것을 확인할 수 있었다. 반면, 비교예 3의 경우와 실시예 1 내지 6의 경우는 내황 신뢰성 평가에서 변색되지 않음을 확인할 수 있었다. 즉, 2nm의 얇은 두께의 금을 도금함으로써, 은으로 이루어진 코아부를 포함하는 본딩 와이어의 내황 신뢰성을 확보할 수 있었다. 참고로, 표 1에서 내황 테스트 후에 변색된 경우는 "X"로 표시하고, 변색되지 않은 경우는 "O"로 표시하였다.
도 3은 본 발명의 일 실시예 및 비교예들에 대한 내황 신뢰성 평가 결과를 나타내는 전자현미경 사진들이다. 도 3에서 (a), (c) 및 (e)는 내황 신뢰성 평가 전의 전자현미경 사진들이고, (b), (d) 및 (f)는 내황 신뢰성 평가 후의 전자현미경 사진들이다. 도 3의 (a), (b)는 비교예 3(금 와이어)에 대한 것이고, (c)와 (d)는 실시예 1(2nm 두께 금 도금)에 대한 것이고, (e)와 (f)는 비교예 2(은합금 와이어)에 대한 것이다. 비교예 2에 대한 도 3의 (e)와 (f)를 살펴보면, 내황 신뢰성 평가 전/후에 와이어 표면의 변화가 확연하다. 즉, 황화은의 형성으로 인해 와이어 표면이 부식된 것을 알 수 있다. 비교예 2와 달리, 비교예 3 및 실시예 1의 경우에는 내황 신뢰성 평가 전/후에 와이어 표면의 변화가 없음을 알 수 있다.
따라서, 은으로 이루어진 코어부 표면에 2nm 이상의 두께로 금을 도금하여 쉘층을 형성하면, 금 와이어와 동일한 수준의 내황 신뢰성을 얻을 수 있다.
상기 결과들을 정리하면, 순도 95%의 은으로 이루어진 코아부 표면에 순도 99% 이상의 금으로 이루어진 쉘층을 2nm 내지 23nm 범위의 두께로 형성하면, 내황 신뢰성을 가지며 420nm 이상의 파장을 가지는 광에 대한 반사율이 금 와이어보다 높은 본딩 와이어를 얻을 수 있음을 알 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 나타내는 단면도들이다.
도 4에 도시된 발광소자 패키지(1000)는 반도체 발광소자(100), 실장 기판(1010) 및 봉지체(1003)를 포함할 수 있다. 반도체 발광소자(100)는 실장 기판(1010)에 실장되어 와이어(W)를 통하여 실장 기판(1010)과 전기적으로 연결될 수 있다. 상기 와이어(W)는 상술한 본 발명의 일 실시예에 따른 본딩 와이어일 수 있다.
상기 실장 기판(1010)은 기판 본체(1011), 상부 전극(1013), 하부 전극(1014), 그리고 상부 전극(1013)과 하부 전극(1014)을 연결하는 관통 전극(1012)을 포함할 수 있다. 기판 본체(1011)는 수지 또는 세라믹 또는 금속일 수 있으며, 상부 또는 하부 전극(1013, 1014)은 Au, Cu, Ag, Al와 같은 금속층일 수 있다. 예를 들어, 상기 실장 기판(1010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(1010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(1003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(1003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
도 5에 도시된 반도체 발광소자 패키지(1100)는 반도체 발광소자(100), 패키지 본체(1102) 및 한 쌍의 리드 프레임(1103)일 수 있다.
반도체 발광소자(100)는 리드 프레임(1103)에 실장되어, 각 전극이 와이어(W)에 의해 리드 프레임(1103)에 전기적으로 연결될 수 있다. 상기 와이어(W)는 상술한 본 발명의 일 실시예에 따른 본딩 와이어일 수 있다.
필요에 따라, 반도체 발광소자(100)는 리드 프레임(1103) 아닌 다른 영역, 예를 들어, 패키지 본체(1102)에 실장될 수 있다. 또한, 패키지 본체(1102)는 빛의 반사효율이 향상되도록 컵 형상의 홈부를 가질 수 있으며, 이러한 홈부에는 반도체 발광소자(100)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1105)가 형성될 수 있다.
봉지체(1003, 1105)에는 필요에 따라 형광체 및/또는 양자점와 같은 파장변화물질이 함유될 수 있다.
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4)(여기에서, Ln은 Ⅲa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.)
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(Ⅱ)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 불화물계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 불화물계 적색 형광체의 경우 기타 형광체와 달리 40nm 이하의 협반치폭(narrow FWHM)을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 2는 청색 LED 칩(440 ~ 460nm) 또는 UV LED 칩(380 ~ 440nm)을 사용한 백색 발광소자의 응용분야별 형광체 종류이다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +, K3SiF7:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
Side View
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +, K3SiF7:Mn4 +
전장
(Head Lamp, etc.)		 Lu3Al5O12:Ce3 +, Ca-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)과 같은 파장변환물질들이 사용될 수 있다. 양자점(QD)는 III-V 또는 II-VI화합물 반도체를 이용하여 코어(Core)-쉘(Shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다.
도 6은 도 4 및 도 5의 반도체 패키지에 채용될 수 있는 반도체 발광소자를 나타내는 단면도이다.
도 6에 도시된 반도체 발광소자(100)는 기판(110)과, 상기 기판(110) 상에 순차적으로 배치된 제1 도전형 반도체층(140), 활성층(150) 및 제2 도전형 반도체층(160)을 포함하는 발광적층체(S)를 포함한다. 상기 기판(110)과 상기 제1 도전형 반도체층(140) 사이에 버퍼층(120)을 배치시킬 수 있다.
상기 기판(110)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(110)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 버퍼층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 상기 버퍼층(120)는 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
상기 제1 도전형 반도체층(140)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(140)은 n형 GaN을 포함할 수 있다.
본 실시예에서, 상기 제1 도전형 반도체층(140)는 제1 도전형 컨택층(140a)와 전류 확산층(140b)을 포함할 수 있다. 상기 제1 도전형 컨택층(140a)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 컨택층(140a)의 두께는 1㎛ 내지 5㎛일 수 있다. 상기 전류 확산층(140b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa1 -x- yN (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층(140b)은 1nm 내지 500nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x=y=z=0제외)으로 이루어진 조성이 다른 2이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(140b)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다. 필요에 따라, 상기 전류 확산층(140b)은 절연 물질층이 추가적으로 도입될 수 있다.
상기 제2 도전형 반도체층(160)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(160)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 도 1에 도시된 바와 같이, 상기 제2 도전형 반도체층(160)은 전자 차단층(electron blocking layer, EBL)(160a)과 저농도 p형 GaN층(160b)과 컨택층으로 제공되는 고농도 p형 GaN층(160c)을 포함할 수 있다. 예를 들어, 상기 전자 차단층(160a)은 5nm ~ 100nm사이의 두께를 가지는 복수의 서로 다른 조성의 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)층이 적층된 구조이거나, AlyGa1 - yN (0<y≤1)으로 구성된 단일층일 수 있다. 예를 들어, 상기 전자 차단층(160a)의 Al 조성은 활성층(150)으로부터 멀어질수록 감소할 수 있다. 상기 전자 차단층(160a)의 에너지 밴드갭은 활성층(150)으로부터 멀어질수록 감소할 수 있다.
상기 제1 도전형 반도체층 상에 형성되는 상기 활성층(150)은 복수의 양자장벽층(151)과 복수의 양자우물층(152)이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자장벽층(151)과 양자우물층(152)은 서로 다른 조성을 갖는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 본 실시예에서, 상기 양자우물층(152)은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층(151)은 GaN일 수 있다. 상기 양자우물층(152)과 상기 양자장벽층(151)의 두께는 각각 1nm ~ 50nm 범위일 수 있다.
상기 반도체 발광소자(100)는, 상기 제1 도전형 반도체층(140)의 일 영역에 배치된 제1 전극(181)과, 상기 제2 도전형 반도체층(160) 상에 순차적으로 배치된 오믹컨택층(183)과 제2 전극(185)을 포함할 수 있다.
상기 제1 전극(181)은 이에 한정되지 않지만, Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 제1 전극(181) 상에 패드 전극층을 더 포함할 수 있다. 상기 패드 전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 층일 수 있다.
상기 오믹컨택층(183)은 칩 구조에 따라 다양하게 구현될 수 있다. 예를 들어 플립칩 구조인 경우에, 상기 오믹컨택층(118)은 Ag, Au, Al등과 같은 금속, ITO, ZIO, GIO등과 같은 투명 도전성 산화물을 포함할 수 있다. 이와 반대로 배치되는 구조인 경우에, 상기 오믹컨택층(118)은 투광성 전극으로 이루어질 수 있다. 상기 투광성 전극은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 오믹컨택층(118)은 그래핀(graphene)을 포함할 수도 있다. 상기 제2 전극(119b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
도 7은 도 4 및 도 5의 반도체 패키지에 채용될 수 있는 반도체 발광소자를 나타내는 단면도이다. 도 8은 도 7의 A 부분을 확대한 도면이다.
도 7을 참조하면, 상기 발광다이오드 칩(200)은 발광적층체(S) 및 상기 발광적층체(S)을 전기적으로 연결하는 제1 및 제2 전극부(230, 240)를 포함할 수 있다.
상기 발광적층체(S)은 반도체 성장용 기판(201)상에 형성된 반도체층일 수 있으며, 상기 기판(201)으로 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다.
상기 발광적층체(S)은 상기 기판(201) 상에 순차적으로 배치된 제1 도전형 반도체층(222), 활성층(224) 및 제2 도전형 반도체층(226)을 포함할 수 있다. 상기 제1 및 제2 도전형 반도체층(222, 226)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 제1 및 제2 도전형 반도체층(222, 226)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대 GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 상기 활성층(224)은 단일 양자우물(single quantum well; SQW) 구조 또는 다중 양자우물(multiple quantum well; MQW )구조를 갖는 언도프된 질화물 반도체층으로 구성될 수 있다. 상기 활성층(224)은 예를 들어 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 양자장벽층과 양자우물층이 교대로 적층된 다중 양자우물 구조로 형성될 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 페어(pair) 구조가 여러 차례 적층되어 형성될 수 있다. 제1 및 제2 도전형 반도체층(222, 226)과 활성층(224)은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 등과 같은 결정 성장 공정을 이용하여 형성될 수 있을 것이다.
상기 기판(201)과 발광적층체(S) 사이에는 버퍼층(210)이 배치될 수 있다. 상기 기판(201) 상에 발광적층체(S)이 성장하는 경우, 예를 들면 이종 기판 상에 발광구조물로서 GaN 박막을 성장시키는 경우 기판과 GaN 박막 간의 격자상수 불일치로 인해 전위(dislocation)와 같은 격자결함이 발생할 수 있으며, 열팽창 계수 차이로 인해 기판이 휨으로써 발광구조물에 균열(crack)이 발생할 수 있다. 이러한 결함제어와 휨 제어를 위해, 상기 기판(201) 상에 버퍼층(210)을 형성한 후 그 위에 원하는 구조의 발광구조물, 예컨대 질화물 반도체를 성장할 수 있다. 이와 같은 버퍼층(210)은 발광적층체(S)을 이루는 단결정 성장온도보다 저온에서 형성된 저온 버퍼층일 수 있으나, 이에 제한되는 것은 아니다. 상기 버퍼층(210)을 이루는 물질로는 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1), 특히 GaN, AlN, AlGaN이 사용될 수 있으며, 예를 들면, 상기 버퍼층(210)은 불순물이 도핑되지 않은 언도프 GaN층이 일정 두께로 형성된 것일 수 있다. 물론, 이에 제한되는 것은 아니므로, 발광적층체(S)의 결정성을 좋게 하기 위한 구조라면 어느 것이든 채용될 수 있으며, ZrB2, HfB2, ZrN, HfN, TiN, ZnO 등의 물질도 사용될 수 있다. 또한, 상기 버퍼층(210)은 복수의 층을 조합하거나 조성을 점진적으로 변화시킨 층으로도 사용될 수 있다.
상기 제1 및 제2 전극부(230, 240)는 각각 제1 및 제2 도전형 반도체층(222, 226)에 전기 접속을 위한 것으로, 상기 제1 및 제2 도전형 반도체층(222, 226)과 각각 접하도록 구비될 수 있다. 상기 제1 및 제2 전극부(230, 240)는, 본딩 와이어와 접합되는 접합전극층(234, 244) 및 관통홀(236, 246)이 형성된 요철전극층(235, 245)을 포함할 수 있다.
상기 접합전극층(234, 244)은 각각 제1 및 제2 도전형 반도체층(222, 226) 상에 직접 형성될 수 있으나, 상기 접합전극층(234, 244)의 하부에는 반사부(232, 242)가 더 형성될 수도 있다. 상기 반사부(232, 242)는 활성층(224)에서 방출되는 광이 상기 제1 및 제2 전극부(230, 240)에 흡수되지 않도록 반사할 수 있다. 상기 반사부(232, 242)는 고반사형 금속인 Al, Ag, Pt, Rh, Ru, Ni, Pd, Ir, Mg, Zn 및 Au 중의 하나로 형성될 수 있다. 또한, 상기 반사부(232, 242)의 상부에는 Ti을 증착하여 상기 반사부(232, 242)의 산화를 방지할 수도 있다.
상기 반사부(242)의 아래에는 전류차단층(241)이 더 형성될 수 있다. 상기 전류차단층(241)은 절연물질로 형성될 수 있으며, 예를 들어, SiO2를 사용하여 형성될 수 있다.
상기 전류차단층(241)의 일부 영역을 덮도록 상기 제2 도전형 반도체층(226) 상에 투명전극층(243)이 형성될 수 있다. 상기 투명전극층(243)은 전류확산층으로서, 상기 제2 도전형 반도체층(126)의 상면에 형성될 수 있다. 상기 투명전극층(243)은 투명 전도성 산화물층으로 형성할 수 있으며, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택될 수 있다.
상기 접합전극층(234, 244)은 상기 반사부(232, 242) 상면에 형성될 수 있으며, 상기 반사부(232, 242)의 상면 및 측면영역을 덮도록 형성될 수도 있다. 상기 접합전극층(234, 244)은 본딩 와이어와 동일한 물질을 포함할 수 있다. 이와 같이, 상기 접합전극층(234, 244)을 상기 본딩 와이어와 동일한 물질을 포함하도록 형성하면, 상기 접합전극층(234, 244)과 상기 본딩 와이어가 접합된 계면의 접합강도가 향상될 수 있다. 구체적으로, 상기 접합전극층(234, 244)을 이루는 물질이, 상기 본딩 와이어와 동일한 물질을 70% 이상 포함하도록 형성하면 계면에서의 접합강도를 향상시킬 수 있다.
상기 접합전극층(234, 244) 상에는 요철전극층(235, 245)이 형성될 수 있다. 상기 요철전극층(235, 245)에는 두께 방향으로 하나 이상의 관통홀(236, 246)이 형성되며, 상기 관통홀(236, 246)의 하면에는 상기 접합전극층(234, 244)의 일부가 노출될 수 있다. 상기 관통홀(236, 246)의 형태는 상면에서 보았을 때, 원형이 되도록 형성할 수 있다. 또한, 관통홀(236, 246)이 다각형의 형태를 가질 수도 있다. 즉, 상기 관통홀(236, 246)의 횡단면은 원형 또는 다각형일 수 있다. 관통홀(236, 246)은 격자 배열과 같이 일정한 주기와 크기를 갖도록 형성할 수도 있으나, 다양하게 변형할 수 있다.
경우에 따라, 상기 요철전극층(235, 245)은 상기 접합전극층(234, 244)과 상이한 조성의 물질로 형성될 수 있다. 상기 요철전극층(235, 245)의 관통홀(236, 246)은 상기 본딩 와이어가 본딩되어 충진되는 영역으로, 상기 관통홀(236, 246)의 하면에 노출된 상기 접합전극층(234, 244)과 상기 본딩 와이어가 직접 접합될 수 있게 한다. 따라서, 요철전극층(235, 245)에 관통홀(236, 246)을 구비함으로써, 상기 요철전극층(235, 245)과 다른 물질로 형성된 본딩 와이어를 이용하여 요철전극층(235, 245)에 본딩하더라도, 상기 요철전극층(235, 245)의 하부에는 접합전극층(234, 244)이 형성되어 있으므로, 동일한 물질간의 접합이 가능한 장점이 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 백라이트 유닛의 사시도이다.
도 9를 참조하면, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 상기 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다. 여기서, 광원(2005)는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장될 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 직하형 백라이트 유닛의 단면도이다.
도 10을 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 상기 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다. 여기서, 광원(2105)는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장될 수 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 평판 조명 장치의 사시도이다.
도 11을 참조하면, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4130)을 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있고, 전원공급장치(4120)는 발광소자 구동부를 포함할 수 있다.
광원모듈(4110)은 발광소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 발광소자 어레이는 발광소자 및 발광소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다. 상기 발광소자는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장될 수 있다.
전원공급장치(4120)는 광원모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원모듈(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원모듈(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 12는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 벌브형 램프의 분해 사시도이다.
도 12를 참조하면, 조명 장치(4200)는 소켓(4219), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4219)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4219)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다. 발광소자(4241)는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장될 수 있다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 바(bar) 타입의 램프의 분해 사시도이다.
도 13을 참조하면, 조명 장치(4400)는 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다. 광원(4452)은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장될 수 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 가지는이다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 채용한 반도체 패키지를 포함하는 실내용 조명 제어 네트워크 시스템의 개략도이다.
도 14를 참조하면, 본 발명의 일 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 14를 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300~5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 와이파이(WiFi), 지그비(Zigbee), 라이파이(LiFi) 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다. LED 램프(5200)은 본 발명의 일 실시예에 따른 반도체 패키지용 본딩 와이어를 이용하여 실장된 LED들을 포함할 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)는 텔레비젼(5310)이나 냉장고(5320)과 같은 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300~5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300~5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12,000 K 이하의 색 온도, 예를 들면 5,000 K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 본딩 와이어
20: 코어부
30: 쉘층
110: 기판
120: 버퍼층
140: 제1 도전형 반도체층
150: 활성층
160: 제2 도전형 반도체층
181: 제1 전극
185: 제2 전극
1010: 실장 기판

Claims (10)

  1. 은을 포함하는 코어부; 및
    2nm 내지 23nm 두께로 상기 코어부를 둘러싸며, 금을 포함하는 쉘층;을 포함하며, 420nm 파장의 광에 대해서 99.99%의 순도를 가지는 금 와이어보다 높은 반사율을 가지는 것을 특징으로 하는 반도체 패키지용 본딩 와이어.
  2. 제1항에 있어서,
    상기 코어부는 95% 순도의 은으로 이루어지고, 상기 쉘층은 99% 이상의 순도의 금으로 이루어지는 것을 특징으로 하는 반도체 패키지용 본딩 와이어.
  3. 삭제
  4. 제1항에 있어서,
    상기 반사율은 38% 내지 76%인 것을 특징으로 하는 반도체 패키지용 본딩 와이어.
  5. 제1 및 제2 전극구조를 가지는 패키지 본체;
    상기 제1 및 제2 전극구조와 각각 전기적으로 연결되는 제1 및 제2 전극부를 포함하는 반도체 소자; 및
    상기 제1 및 제2 전극구조 중 적어도 하나와 상기 반도체 소자를 연결하는 본딩 와이어;를 포함하며,
    상기 본딩 와이어는, 은을 포함하는 코어부와 2nm 내지 23nm 두께로 상기 코어부를 둘러싸며, 금을 포함하는 쉘층을 포함하며, 420nm 파장의 광에 대해서 99.99%의 순도를 가지는 금 와이어보다 높은 반사율을 가지는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 제1 및 제2 전극부 중 적어도 하나는,
    상기 본딩 와이어와 접합되는 접합전극층 및;
    상기 접합전극층 상에 형성되며, 상기 본딩 와이어의 일부에 의해 충진되고, 상기 접합전극층의 상면이 노출되는 적어도 하나의 관통홀이 형성된 요철전극층을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 관통홀은 복수 개 구비되며, 상기 복수 개의 관통홀은 일정한 주기와 크기를 갖도록 배열된 것을 특징으로 하는 반도체 패키지.
  8. 제6항에 있어서,
    상기 관통홀의 횡단면은 원형 또는 다각형인 것을 특징으로 하는 반도체 패키지.
  9. 제6항에 있어서,
    상기 접합전극층은 상기 본딩 와이어와 동일한 물질을 70%이상 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제6항에 있어서,
    상기 접합전극층 및 요철전극층은 상기 제1 및 제2 전극부에 모두 구비되는 것을 특징으로 하는 반도체 패키지.
KR1020150162535A 2015-11-19 2015-11-19 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지 KR102450574B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150162535A KR102450574B1 (ko) 2015-11-19 2015-11-19 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지
US15/238,282 US9735331B2 (en) 2015-11-19 2016-08-16 Bonding wire for semiconductor package and semiconductor package including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150162535A KR102450574B1 (ko) 2015-11-19 2015-11-19 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20170059048A KR20170059048A (ko) 2017-05-30
KR102450574B1 true KR102450574B1 (ko) 2022-10-11

Family

ID=58720308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162535A KR102450574B1 (ko) 2015-11-19 2015-11-19 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지

Country Status (2)

Country Link
US (1) US9735331B2 (ko)
KR (1) KR102450574B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463293B (zh) * 2019-01-17 2022-05-17 光宝光电(常州)有限公司 支架结构、光传感器结构及制造光传感器结构的方法
WO2023237505A1 (en) 2022-06-08 2023-12-14 Signify Holding B.V. Use of ksf phosphor in leds with wire-bonds with maximum amount of silver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113574A1 (en) * 2001-12-17 2003-06-19 Asep Tec Co., Ltd. Process for manufacturing a conductive wire suitable for use in semiconductor packages

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766235A (ja) 1993-08-27 1995-03-10 Tanaka Denshi Kogyo Kk 半導体素子用複合ボンディングワイヤおよび半導体装置
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US20140048494A1 (en) 1998-04-20 2014-02-20 Frederick Lee Simmons, Jr. Apparatus and method of creating a concentrated supersaturated gaseous solution having ionization potential
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
US6261436B1 (en) 1999-11-05 2001-07-17 Asep Tec Co., Ltd. Fabrication method for gold bonding wire
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6696756B2 (en) 2001-07-16 2004-02-24 Tao-Kuang Chang Gold wire for use in semiconductor packaging and high-frequency signal transmission
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
DE102005011028A1 (de) 2005-03-08 2006-09-14 W.C. Heraeus Gmbh Kupferbonddraht mit verbesserten Bond- und Korrosionseigenschaften
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
EP1925037A4 (en) 2005-09-13 2011-10-26 Showa Denko Kk LIGHT EMITTING DEVICE
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US8084870B2 (en) * 2006-03-27 2011-12-27 Fairchild Semiconductor Corporation Semiconductor devices and electrical parts manufacturing using metal coated wires
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7956469B2 (en) 2007-07-27 2011-06-07 Nichia Corporation Light emitting device and method of manufacturing the same
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN106025053B (zh) 2010-03-23 2020-01-10 株式会社朝日橡胶 有机硅树脂制反射基材及其制造方法、以及用于该反射基材的原材料组合物
US20120043886A1 (en) 2010-08-18 2012-02-23 Hua Ji Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
US8940403B2 (en) 2012-01-02 2015-01-27 Wire Technology Co., Ltd. Alloy wire and methods for manufacturing the same
KR101974353B1 (ko) * 2013-01-11 2019-05-02 삼성전자주식회사 발광소자 및 발광소자 패키지
KR20150008627A (ko) * 2013-07-15 2015-01-23 서울반도체 주식회사 고 반사성 와이어를 포함하는 발광 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113574A1 (en) * 2001-12-17 2003-06-19 Asep Tec Co., Ltd. Process for manufacturing a conductive wire suitable for use in semiconductor packages

Also Published As

Publication number Publication date
US9735331B2 (en) 2017-08-15
KR20170059048A (ko) 2017-05-30
US20170148963A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
KR102300560B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102419890B1 (ko) 발광 장치 및 그 제조 방법
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102391513B1 (ko) 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
US10566502B2 (en) Semiconductor light-emitting device
KR102374268B1 (ko) 발광소자 패키지
KR102427641B1 (ko) 반도체 발광소자
US9887332B2 (en) Semiconductor light-emitting device package
US9831378B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR102417181B1 (ko) 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
US20170005242A1 (en) Semiconductor light emitting device
KR102382440B1 (ko) 반도체 발광소자
KR20170075897A (ko) 발광 다이오드 패키지
KR102553628B1 (ko) 발광소자 패키지의 검사 장치 및 제조 장치
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR20170052738A (ko) 반도체 발광소자
US9716214B2 (en) Light-emitting diode package
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
US20160329376A1 (en) Light emitting diode package
KR102450574B1 (ko) 반도체 패키지용 본딩 와이어 및 이를 포함하는 반도체 패키지
KR102378823B1 (ko) 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
KR102443030B1 (ko) 반도체 기판의 제조 방법 및 반도체 성장용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right