KR102438139B1 - 높은 처리량의 프로세싱 챔버를 위한 프로세스 키트 - Google Patents

높은 처리량의 프로세싱 챔버를 위한 프로세스 키트 Download PDF

Info

Publication number
KR102438139B1
KR102438139B1 KR1020150180905A KR20150180905A KR102438139B1 KR 102438139 B1 KR102438139 B1 KR 102438139B1 KR 1020150180905 A KR1020150180905 A KR 1020150180905A KR 20150180905 A KR20150180905 A KR 20150180905A KR 102438139 B1 KR102438139 B1 KR 102438139B1
Authority
KR
South Korea
Prior art keywords
annular portion
liner
processing chamber
interior volume
processing
Prior art date
Application number
KR1020150180905A
Other languages
English (en)
Other versions
KR20160076456A (ko
Inventor
칼얀지트 고쉬
마유르 지. 쿨카니
산지브 발루자
키엔 엔. 추크
성진 김
옌지에 왕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160076456A publication Critical patent/KR20160076456A/ko
Application granted granted Critical
Publication of KR102438139B1 publication Critical patent/KR102438139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Abstract

기판을 프로세싱하기 위한 프로세싱 챔버가 본원에서 개시된다. 일 실시예에서, 프로세싱 챔버는 프로세싱 챔버의 내부 용적 내에 배치된 라이너 조립체, 및 챔버의 내부 용적에 배치되어 라이너 조립체를 둘러싸는 C-채널을 포함한다. 다른 실시예에서, 프로세싱 챔버의 내부 용적에 배치된 프로세스 키트가 본원에서 개시된다. 프로세스 키트는 내부 용적에 배치된 아이솔레이터, C-채널, 및 라이너 조립체를 포함한다. C-채널 및 아이솔레이터는 라이너 조립체를 둘러싼다. 전구체 가스를 프로세싱 챔버 내로 유동시키는 것에 의해 실리콘계 재료를 기판 상에 증착시키기 위한 방법이 또한 본원에서 설명된다.

Description

높은 처리량의 프로세싱 챔버를 위한 프로세스 키트{PROCESS KIT FOR A HIGH THROUGHPUT PROCESSING CHAMBER}
[0001] 분야
[0002] 본원에서 설명되는 실시예들은 일반적으로, 반도체 프로세싱 챔버를 위한 프로세스 키트, 프로세스 키트를 갖는 반도체 프로세싱 챔버, 및 챔버 내에서 실리콘계 재료를 증착시키기 위한 방법에 관한 것이다. 더 구체적으로, 실시예들은, 화학 기상 증착 챔버에서의 사용을 위한 아이솔레이터(isolator), C-채널, 및 라이너(liner) 조립체를 포함하는 프로세스 키트에 관한 것이다.
[0003] 관련 기술의 설명
[0004] 집적 회로들의 제조에서, 화학 기상 증착(CVD) 또는 플라즈마 강화 CVD 프로세스들과 같은 증착 프로세스들은 다양한 재료들의 필름들을 반도체 기판들 상에 증착시키는 데에 사용된다. CVD 프로세스 동안, 에워싸인(enclosed) 프로세스 챔버에서, 원하는 재료를 증착시키기 위해 사용되는 화학 반응들이 일어난다. 재료가 기판 상에 증착될 때, 이러한 재료를 포함하는 잔류물뿐만 아니라 CVD 프로세스의 부산물들이 프로세스 챔버의 내부 벽들 및 다른 컴포넌트들 상에 축적된다. 더 많은 기판들이 챔버에서 프로세싱됨에 따라, 잔류물이 축적되고(build up), 입자들 및 다른 오염물질들의 생성으로 이어지며, 그리고 이로써, 증착된 필름들의 열화(degradation)로 이어진다. 결과적으로, CVD 챔버의 내부를 정기적으로 세정하는 것이 추천된다.
[0005] 프로세스 키트는, 챔버의 바닥부로부터의 퍼지 가스와 함께, 기판 위의 원하는 영역으로 프로세싱 용적을 제한하는 것을 돕기 위해, 챔버에 배치될 수 있다. 프로세스 키트는 전형적으로, 하나 또는 그 초과의 라이너들을 포함한다. 라이너들은, 플라즈마를 프로세싱 영역으로 한정하는 것을 보조하도록, 그리고 챔버의 다른 컴포넌트들이, 증착되는 재료들로 오염되는 것을 방지하는 것을 돕도록 구성될 수 있다. 프로세스 가스들이 챔버의 바닥부 상에 증착되는 것을 방지하기 위해, 바닥부 퍼지 가스가 챔버에 제공될 수 있다. 그러나, 종래의 프로세스 키트들은, 라이너들 상의 재료 증착들 및/또는 과도한 마모(wear)를 야기하는 방식으로 퍼지 가스를 지향시킬 수 있다. 라이너들 상의 재료의 축적은, 프로세싱 동안의 기판 오염에 대한 가능성을 증가시킨다. 따라서, 프로세스 키트의 서비스 간격은, 빈번한 세정을 용이하게 하기 위해, 바람직하지 않게 짧을 수 있다.
[0006] 따라서, 개선된 프로세스 키트 및 개선된 프로세스 키트를 갖는 CVD 챔버에 대한 필요성이 존재한다.
[0007] 본원에서 설명되는 실시예들은 일반적으로, 프로세스 키트 및 프로세스 키트를 갖는 프로세싱 챔버에 관한 것이다. 프로세싱 챔버는, 내부 용적을 갖는 챔버 본체, 내부 용적을 에워싸는 덮개, 챔버 본체의 내부 용적 내에 배치된 라이너 조립체, 및 챔버 본체의 내부 용적 내에 배치된 C-채널을 포함한다. C-채널은 라이너 조립체를 둘러싼다(surround). C-채널은 정상부 환형 부분, 바닥부 환형 부분, 및 중간 환형 부분을 더 포함한다. 정상부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. 정상부 표면은 정상부 표면을 통해 형성된 복수의 개구부들을 갖는다. 바닥부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. 바닥부 환형 부분의 정상부 표면은 정상부 환형 부분의 바닥부 표면과 대면한다. C-채널을 형성하기 위해, 중간 환형 부분은 정상부 환형 부분 및 바닥부 환형 부분을 연결한다. 정상부 환형 부분, 바닥부 환형 부분, 및 중간 환형 부분은 펌핑 영역을 정의한다. 펌핑 영역은 정상부 환형 부분의 바닥부 표면을 바닥부 환형 부분의 정상부 표면으로부터 분리시킨다. 펌핑 영역은, 정상부 환형 부분의 정상부 표면에 형성된 복수의 개구부들이 정상부 환형 부분을 통해 연장되도록, 라이너 조립체에 의해 밀봉된다. 따라서, 복수의 개구부들은 챔버 본체의 내부 용적을 펌핑 영역과 유체적으로(fluidly) 연결한다.
[0008] 다른 실시예에서, 프로세싱 챔버를 위한 프로세스 키트가 본원에서 개시된다. 프로세스 키트는 라이너 조립체, 라이너 조립체를 둘러싸도록(circumscribe) 구성된 C-채널, 및 라이너 조립체를 둘러싸도록 구성된 T-라이너를 포함한다. C-채널은 정상부 환형 부분, 바닥부 환형 부분, 및 중간 환형 부분을 더 포함한다. 정상부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. 정상부 표면은 정상부 표면을 통해 형성된 복수의 개구부들을 갖는다. 바닥부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. 바닥부 환형 부분의 정상부 표면은 정상부 환형 부분의 바닥부 표면과 대면한다. C-채널을 형성하기 위해, 중간 환형 부분은 정상부 환형 부분 및 바닥부 환형 부분을 연결한다. 정상부 환형 부분, 바닥부 환형 부분, 및 중간 환형 부분은 펌핑 영역을 정의한다. 펌핑 영역은 정상부 환형 부분의 바닥부 표면을 바닥부 환형 부분의 정상부 표면으로부터 분리시킨다. 펌핑 영역은, 라이너 조립체가 C-채널의 내부에 배치되는 경우, 라이너 조립체에 의해 경계지어진다(bounded). T-라이너는 정상부 환형 부분 및 바닥부 환형 부분을 더 포함한다. 정상부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. 바닥부 환형 부분은 정상부 표면 및 바닥부 표면을 갖는다. t-형상 모양(t-shaped figure)을 형성하기 위해, 바닥부 환형 부분의 정상부 표면은 정상부 환형 부분의 바닥부 표면에 커플링된다.
[0009] 다른 실시예에서, 실리콘계 재료를 기판 상에 증착시키는 것에 관한 방법이 본원에서 개시된다. 전구체 가스는 샤워헤드를 통해 프로세싱 챔버 내로 유동된다. 전구체 가스는, 기판을 둘러싸는 C-채널 내로 형성된 복수의 수직 개구부들을 통해 펌핑 채널 내로 지향된다. 전구체 가스는 C-채널로부터 프로세싱 챔버의 밖으로 펌핑된다.
[0010] 본 개시물의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된, 본 개시물의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시물의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시물이, 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1은, 일 실시예에 따른, 프로세스 키트를 구비한 프로세싱 챔버를 개략적으로 예시한다.
[0012] 도 2는, 기판 지지부가 연장된 포지션에 있는 상태의, 도 1의 프로세스 키트의 단면도를 개략적으로 예시한다.
[0013] 도 3a는, 일 실시예에 따른, 프로세스 키트의 C-채널의 확대도이다.
[0014] 도 3b는, 일 실시예에 따른, 프로세스 키트의 C-채널의 평면도이다.
[0015] 도 4는, 일 실시예에 따른, 프로세스 키트의 아이솔레이터의 확대도이다.
[0016] 도 5는, 일 실시예에 따른, 프로세싱 챔버의 프로세스 키트의 일 실시예의 확대도이다.
[0017] 도 6은, 일 실시예에 따른, 프로세스 키트를 구비한 프로세싱 챔버의 단면도를 개략적으로 예시한다.
[0018] 도 7은, 일 실시예에 따른, 프로세스 키트의 아이솔레이터의 확대도이다.
[0019] 명확함을 위해, 적용 가능하면, 도면들 사이에서 공통되는 동일한 엘리먼트들을 지시하기 위해, 동일한 참조번호들이 사용되었다. 부가적으로, 일 실시예의 엘리먼트들은, 본원에서 설명되는 다른 실시예들에서의 활용을 위해 유리하게 적응될 수 있다.
[0020] 도 1은, 유리하게 결함들을 감소시키고 서비스 간격을 증가시키는, 프로세스 키트(102) 상의 입자 증착을 감소시키도록 구성된 프로세스 키트(102)를 갖는 프로세싱 챔버(100)를 개략적으로 예시한다. 프로세싱 챔버(100)는 측벽들(122) 및 바닥부(124)를 갖는 챔버 본체(104), 및 측벽들(122) 상에 배치된 덮개(106)를 포함한다. 측벽들(122), 바닥부(124), 및 덮개(106)는 프로세싱 챔버(100)의 내부 용적(108)을 정의한다. 프로세싱 챔버(100)는 가스 분배 조립체(110) 및 페데스탈(pedestal) 조립체(120)를 포함한다. 일 실시예에서, 가스 분배 조립체는 가스 유입구(107), 차단기 플레이트(blocker plate; 109), 및 페이스 플레이트(face plate; 111)를 포함한다.
[0021] 페데스탈 조립체(120)는 내부 용적에 배치되고, 일반적으로, 기판 지지부(140)를 포함한다. 기판 지지부(140)는 알루미늄 또는 세라믹으로 구성될 수 있다. 기판 지지부(140)는 정전 척, 세라믹 본체, 가열기, 진공 척, 서셉터(susceptor), 또는 이들의 조합일 수 있다. 기판 지지부(140)는, 프로세싱 동안 기판(126)을 수용하고 지지하는 기판 수용 표면(142)을 갖는다. 페데스탈 조립체(120)는, 상승된 포지션(도시되지 않음)과 하강된 포지션(136) 사이에서 페데스탈 조립체(120)를 이동시키도록 구성된 리프트 메커니즘(134)에 의해, 프로세싱 챔버(100)의 바닥부(124)에 커플링된다. 예를 들어, 로봇과 같은, 프로세싱 챔버(100)의 외부에 배치된 기판 이송 메커니즘(도시되지 않음)을 이용한 기판(126)의 교환을 용이하게 하기 위해, 페데스탈 조립체(120)로부터 기판(126)을 이격시키도록, 하강된 포지션(136)에서, 리프트 핀들(도시되지 않음)은 페데스탈 조립체(120)를 통해 연장된다. 챔버 본체(104)의 내부 용적(108)을 프로세싱 챔버(100)의 외부 및 페데스탈 조립체(120)의 내부로부터 격리시키기 위해, 페데스탈 조립체(120)와 챔버 바닥부(124) 사이에 벨로우즈(bellows; 138)가 배치된다.
[0022] 프로세스 키트(102)는 페데스탈 조립체(120)를 둘러싼다. 프로세스 키트(102)는 아이솔레이터(112), C-채널(114), 및 라이너 조립체(118) 중 적어도 하나 또는 그 초과를 포함한다. 라이너 조립체(118)는, 에너자이징된(energized) 프로세스 가스를 한정하고, 에너자이징된 프로세스 가스로부터 프로세싱 챔버(100)의 측벽들(122)을 보호하는 역할을 하는 실린더를 포함한다. 라이너 조립체(118)는 바닥부 라이너(128), 중간 라이너(130), 및 정상부 라이너(132)를 포함한다. 바닥부 라이너(128)는 챔버 본체(104)의 바닥부(124) 상에 놓인다. 중간 라이너(130)는 바닥부 라이너(128) 정상(atop)에 놓인다. 중간 라이너(130)는, 기판(126)이, 프로세싱 챔버(100)의 안으로 및 밖으로 이송될 때, 중간 라이너(130)를 통과하는 것을 허용하도록 구성된 슬롯(144)을 더 포함한다. 정상부 라이너(132)는 중간 라이너(130) 정상에 놓인다. 정상부 라이너(132), 중간 라이너(130), 및 바닥부 라이너(128)는 프로세싱 챔버(100)의 내부 용적(108)의 부분을 경계짓는 연속적인 표면을 형성한다. 라이너 조립체는 도 5에서 더 상세하게 논의된다.
[0023] C-채널(114)은 환형 본체(146) 및 펌핑 영역(148)을 포함한다. C-채널(114)은 챔버 본체(104) 내에 배치되고, 라이너 조립체(118) 및 페데스탈 조립체(120) 양자 모두를 둘러싼다.
[0024] 도 3a는 C-채널(114)의 확대도이다. 환형 본체(146)는 정상부 환형 부분(300), 바닥부 환형 부분(302), 및 중간 환형 부분(304)을 포함한다. 정상부 및 바닥부 환형 부분들(300, 302)은 세장형(elongated)일 수 있고, 실질적으로 평행할 수 있다. 중간 환형 부분(304)은 정상부 환형 부분(300) 및 바닥부 환형 부분(302) 양자 모두에 대해 수직이고, C-채널(114)을 형성하기 위해, 바닥부 환형 부분(302) 및 정상부 환형 부분(300)의 방사상 외측 엣지들을 연결한다. 바닥부 환형 부분(302)은 정상부 표면(306), 바닥부 표면(308), 내측 벽(310), 및 외측 벽(312)을 더 포함한다. 정상부 표면(306)은 바닥부 표면(308)에 대해 실질적으로 평행하다. 외측 벽(312)은 정상부 및 바닥부 표면들(306, 308)에 대해 수직이고, 외측 직경(314)을 더 포함한다. 내측 벽(310)은 외측 벽(312)에 대해 실질적으로 평행하고, 내측 직경(316)이 외측 직경(314)보다 더 작도록, 내측 직경(316)을 포함한다.
[0025] 정상부 환형 부분(300)은 정상부 표면(318), 바닥부 표면(320), 내측 벽(322), 및 외측 벽(324)을 포함한다. 정상부 표면(318)은 바닥부 표면(320)에 대해 실질적으로 평행하다. 정상부 환형 부분(300)의 바닥부 표면(320)은 바닥부 환형 부분(302)의 정상부 표면(306)과 대면한다. 복수의 개구부들(330)은 정상부 환형 부분(300)을 통해 연장되어, 정상부 표면(318) 및 바닥부 표면(320)을 연결한다. 개구부들(330)은, 정상부 환형 부분(300)에 의해 또는 정상부 환형 부분(300)을 통해 가스가 유동하는 것을 허용하는, 홀들, 슬롯들, 또는 다른 유형의 피쳐일 수 있다. 일 실시예에서, 기판에 걸쳐 균일한 가스 유동을 제공하기 위해, 개구부들(330)은 정상부 표면(318) 주위에 균등하게 이격된 패턴(390)으로 배열될 수 있다. 다른 실시예에서, 도 3b에 도시된 바와 같이, 정상부 표면(318) 주위에 비대칭 패턴(392)을 보이도록 개구부들(330)이 포지셔닝될 수 있다. 비대칭 패턴(392)은 정상부 환형 부분(300)의 주변의 개구부들(330)의 개수의 비대칭적인 분포의 형태, 또는 정상부 환형 부분(300) 주변의 개구부들(330)의 개방 면적(open area)의 비대칭적인 분포의 형태일 수 있다. 일 실시예에서, 도 3b의 개구부들(330)은 펌핑 채널의 위치 근처에서 덜 집중되고, 펌핑 채널 맞은편(opposite)에서 더 집중될 수 있다.
[0026] 다시 도 3a를 참조하면, 외측 벽(324)은 정상부 및 바닥부 표면들(318, 320)에 대해 수직이고, 외측 직경(328)을 더 포함한다. 정상부 환형 부분(300)의 외측 직경(328)은 바닥부 환형 부분(302)의 외측 직경(314)과 실질적으로 동일하다. 내측 벽(322)은 외측 벽(324)에 대해 실질적으로 평행하고, 내측 직경(326)을 포함한다. 정상부 환형 부분(300)의 내측 직경(326)은 바닥부 환형 부분(302)의 내측 직경(316)과 실질적으로 동일하다.
[0027] 중간 환형 부분(304)은 정상부 엣지(332), 바닥부 엣지(334), 내측 벽(336), 및 외측 벽(338)을 포함한다. 중간 환형 부분(304)의 정상부 엣지(332)는 바닥부 엣지(334)에 대해 실질적으로 평행하고, 정상부 환형 부분(300)의 바닥부 표면(320)에 커플링된다. 중간 환형 부분(304)의 바닥부 엣지(334)는 바닥부 환형 부분(302)의 정상부 표면(306)에 커플링된다. 중간 환형 부분(304)의 외측 벽(338)은 중간 환형 부분(304)의 바닥부 엣지(334) 및 정상부 엣지(332)에 대해 수직이다. 중간 환형 부분(304)의 외측 벽(338)은 정상부 환형 부분(300)의 외측 벽(324) 및 바닥부 환형 부분(302)의 외측 벽(312)과 일체형(integral)이다. 외측 벽(338)은 외측 직경(342)을 갖고, 외측 직경(342)은 정상부 환형 부분(300)의 외측 직경(328) 및 바닥부 환형 부분(302)의 외측 직경(314)과 실질적으로 동일하다. 내측 벽(336)은 외측 벽(338)에 대해 실질적으로 평행하고, 내측 직경(340)을 더 포함한다. 중간 환형 부분(304)의 내측 직경(340)은 정상부 환형 부분(300)의 내측 직경(326) 및 바닥부 환형 부분(302)의 내측 직경(316)보다 더 작다.
[0028] 정상부 환형 부분(300)의 바닥부 표면(320), 중간 환형 부분(304)의 내측 벽(336), 및 바닥부 환형 부분(302)의 정상부 표면(306)은 펌핑 영역(148)을 정의한다. 정상부 환형 부분(300)의 정상부 표면(318)의 복수의 개구부들(330)은 프로세싱 챔버(100)의 내부 용적(108)과 펌핑 영역(148) 사이에 유체 소통(fluid communication)을 제공한다. 프로세싱 동안, 페데스탈 조립체가 상승된 포지션에 있는 경우, C-채널(114)은 (도 2에 도시된 바와 같이) 페데스탈 조립체 아래에 놓인다. 펌핑 영역(148)은, 정상부 환형 부분(300)의 정상부 표면(318)을 통해 형성된 복수의 개구부들(330)을 통하여 프로세싱 챔버(100)의 내부 용적(108)을 빠져나가는 프로세스 가스를 수용하도록 구성된다. 펌핑 영역(148)은, 내측 벽들(310, 322, 336)에 인접한 (도 1에 도시된 바와 같은) 정상부 라이너(132)의 외측 엣지에 의해 챔버 본체(104)의 내부 용적(108)으로부터 분리된다. 프로세스 가스는, 바닥부 환형 부분(302)의 바닥부 표면(308)을 통해 정의된 배기 포트(도시되지 않음)를 통하여 펌핑 영역(148)을 빠져나간다. 그런 후에, 프로세스 가스는 펌핑 포트(116)를 통해 챔버 본체(104)를 빠져나간다.
[0029] 다시 도 1을 참조하면, 아이솔레이터(112)는 프로세싱 챔버(100)의 내부 용적(108)에 배치된다. 아이솔레이터(112)는 페데스탈 조립체(120) 및 라이너 조립체(118)를 둘러싼다. 아이솔레이터(112)는 라이너 조립체(118) 위에서 연장되고, 기판(126)에 걸쳐서 그리고, C-채널(114)의 환형 본체(146)에 정의된 펌핑 영역(148) 내로 프로세스 가스를 지향시키는 것을 돕는다. 일 실시예에서, 도 1에 도시된 것처럼, 아이솔레이터(112)는 t-형상 본체를 갖는다.
[0030] 도 4는 아이솔레이터(112)의 확대도를 도시한다. 아이솔레이터(112)는 정상부 환형 본체(400) 및 바닥부 환형 본체(402)를 포함한다. 정상부 환형 본체(400)는 정상부 표면(404), 바닥부 표면(406), 내측 벽(408), 및 외측 벽(410)을 포함한다. 정상부 표면(404)은 바닥부 표면(406)에 대해 실질적으로 평행하다. 내측 벽(408)은 정상부 및 바닥부 표면들(404, 406)에 대해 수직이고, 내측 직경(412)을 더 포함한다. 외측 벽(410)은 내측 벽(408)에 대해 실질적으로 평행하고, 외측 직경(414)을 포함하며, 외측 직경(414)은 내측 직경(412)보다 더 크다.
[0031] 바닥부 환형 본체(402)는 정상부 표면(416), 바닥부 표면(418), 내측 벽(420), 및 외측 벽(422)을 포함한다. 바닥부 환형 본체(402)의 정상부 표면(416)은 정상부 환형 본체(400)의 바닥부 표면(406)에 커플링되어, 2개의 본체들(400, 402)은 t-형상을 형성한다. 바닥부 환형 본체(402)의 정상부 표면(416)은 바닥부 표면(418)에 대해 실질적으로 평행하다. 내측 벽(420)은 정상부 표면(416) 및 바닥부 표면(418) 양자 모두에 대해 실질적으로 수직이고, 내측 직경(424)을 더 포함한다. 내측 직경(424)은 정상부 환형 본체(400)의 내측 벽(408)의 내측 직경(412)보다 더 크다. 외측 벽(422)은 내측 벽(420)에 대해 실질적으로 평행하고, 외측 직경(426)을 더 포함한다. 외측 직경(426)은 바닥부 환형 본체(402)의 내측 직경(424)보다 더 크고, 정상부 환형 본체(400)의 외측 직경(414)보다 더 작다.
[0032] 정상부 환형 본체(400)의 바닥부 표면(406)은 바닥부 환형 본체(402)의 내측 벽(420)과 일체형이다. 일체형 표면은, 배기를 위해 C-채널(도시되지 않음) 내로 프로세스 가스를 지향시키는 방식으로, 만곡될(curved) 수 있다. 정상부 환형 본체(400)의 바닥부 표면(406)은 또한, 바닥부 환형 본체(402)의 외측 벽(422)과 일체형이다. 일체형 표면들은 (도 1에 도시된 바와 같이) 덮개 조립체의 둘레(peripheral) 엣지와 접촉하도록 구성된다.
[0033] 도 2는, 페데스탈 조립체(120)가 상승된 포지션(200)에 있는 상태의, 프로세싱 챔버(100)의 단면도를 예시한다. 상승된 포지션(200)에서, 챔버 내에 배치된 프로세스 키트(102)는 프로세싱 용적을 페데스탈 조립체(120) 위로 제한하는 것을 돕는다. 따라서, 프로세스 키트(102)는 챔버의 바닥부가 깨끗하게 유지되는 것을 돕는다. 결과적으로, 프로세스 키트(102)는 전체적인 세정 시간을 감소시키는 것을 돕는다.
[0034] 제어기(202)는 프로세싱 챔버(100)에 커플링되고, 페데스탈 조립체(120)를 상승 또는 하강시키기 위해, 통신 케이블(204)을 통해 운동 메커니즘과 통신한다. 제어기(202)는 프로세싱 챔버(100) 내에서의 기판(126)의 프로세싱을 제어하도록 동작 가능하다. 제어기(202)는, 기판(126)을 프로세싱하는 프로세스들의 제어를 용이하게 하기 위해, 프로세싱 챔버(100)의 다양한 컴포넌트들에 커플링된, 전원들, 클럭들(clocks), 캐시, 및 입력/출력(I/O) 회로들, 등과 같은 지원 회로들(212), 디스플레이 유닛(도시되지 않음), 입력 제어 유닛, 및 메모리(208) 및 대용량 저장 디바이스와 동작 가능한 프로그램 가능한 중앙 처리 유닛(CPU)(206)을 포함한다. 제어기(202)는 또한, 프로세싱 챔버(100)의 센서들(도시되지 않음)을 통해 기판(126)의 프로세싱을 모니터링하기 위한 하드웨어를 포함할 수 있다.
[0035] 기판(126)을 프로세싱하기 위한 프로세스 및 프로세싱 챔버(100)의 제어를 용이하게 하기 위해, CPU(206)는 기판 프로세스를 제어하기 위한 임의의 형태의 범용 컴퓨터 프로세서들 중 하나일 수 있다. 메모리(208)는 CPU(206)에 커플링되고, 메모리(208)는 비-일시적이며, 쉽게 입수 가능한 메모리, 예컨대, 랜덤 액세스 메모리(RAM), 리드 온리 메모리(ROM), 플로피 디스크 드라이브, 하드 디스크, 또는 로컬 또는 원격의 임의의 다른 형태의 디지털 저장소 중 하나 또는 그 초과일 수 있다. 지원 회로들(212)은, 종래의 방식으로 CPU(206)를 지원하기 위해, CPU(206)에 커플링된다. 기판(126)을 프로세싱하기 위한 프로세스는 일반적으로, 메모리(208)에 저장된다. 기판(126)을 프로세싱하기 위한 프로세스는 또한, CPU(206)에 의해 제어되는 하드웨어로부터 원격으로 로케이팅된 제 2 CPU(도시되지 않음)에 의해 저장되고 그리고/또는 실행될 수 있다.
[0036] 메모리(208)는, CPU(206)에 의해 실행될 때, 프로세싱 챔버(100)에서 기판(126)을 프로세싱하는 동작을 용이하게 하는 명령들을 포함하는 컴퓨터-판독 가능한 저장 매체의 형태이다. 메모리(208)의 명령들은, 기판(126)을 프로세싱하는 동작을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 프로그램 코드는 다수의 상이한 프로그래밍 언어들 중 임의의 언어를 따를(conform) 수 있다. 일 예에서, 본 개시물은 컴퓨터 시스템과 함께 사용하기 위해 컴퓨터 판독 가능한 저장 매체에 저장된 프로그램 제품으로서 구현될 수 있다. 프로그램 제품의 프로그램(들)은 본 실시예들의 기능들을 정의한다. 예시적인 컴퓨터-판독 가능한 저장 매체는, (i) 정보가 영구적으로 저장되는 기록 가능하지-않은(non-writable) 저장 매체(예를 들어, 컴퓨터 내의 리드-온리 메모리 디바이스들, 예컨대, CD-ROM 드라이브에 의해 판독 가능한 CD-ROM 디스크들, 플래시 메모리, ROM 칩들, 또는 임의의 형태의 솔리드-스테이트(solid-state) 비-휘발성 반도체 메모리); 및 (ii) 변경 가능한 정보가 저장되는 기록 저장 매체(예를 들어, 디스켓 드라이브 또는 하드-디스크 드라이브 내의 플로피 디스크들 또는 임의의 유형의 솔리드-스테이트 랜덤-액세스 반도체 메모리)를 포함하지만, 이에 제한되지는 않는다. 그러한 컴퓨터-판독 가능한 저장 매체는, 본원에서 설명되는 방법들의 기능들을 지시하는 컴퓨터-판독 가능한 명령들을 수반하는 경우, 본 개시물의 실시예들이다.
[0037] 상승된 포지션(200)에서, 리프트 메커니즘(134)은 기판 지지부(140)를, 프로세싱 챔버(100)의 내부 용적(108) 내의 높이(h)로 상승시킨다. 높이는, 예를 들어, 정상부 라이너(132)와 기판 지지부(140) 사이에 약 2mm의 방사상 갭(radial gap)이 있도록 하는, 그리고 아이솔레이터(112)와 기판 지지부(140) 사이에 약 5mm의 갭이 있도록 하는 높이일 수 있다. 기판(도시되지 않음)은, 슬릿들이 기판의 측(side)을 따라 정렬되도록(line up), 기판 지지부(140) 상에서 수직 높이에 포지셔닝된다. 페데스탈 조립체(120) 아래에서의 프로세스 가스들의 임의의 유동을 방지하기 위해, 기판의 바닥부는 정상부 라이너의 정상부 표면 아래에 놓인다. 프로세싱 동안, 재료를 기판(126) 상에 증착시키기 위해, 프로세스 가스 소스(203)로부터 프로세싱 챔버(100)의 내부 용적(108) 내로 프로세스 가스를 유동시키도록, 제어기(202)가 프로세싱 챔버(100)와 통신한다. 증착되는 재료는 실리콘계 유전체 재료와 같은 유전체 재료일 수 있다. 가스 분배 조립체(110)는 프로세스 가스를 내부 용적(108)에 제공한다. 프로세스 가스는, 예를 들어, TEOS일 수 있다. 프로세싱 챔버(100)의 하부 영역을 깨끗하게 유지하는 것을 돕기 위해, 페데스탈 조립체(120)의 아래로부터 프로세싱 챔버(100)의 내부 용적(108)을 통해 퍼지 가스가 유동될 수 있다. 퍼지 가스는 프로세싱 챔버(100)의 바닥부(124)를 통하여 개별적인 가스 라인(210)에 의해 도입된다. 퍼지 가스는 프로세싱 챔버(100)의 측벽들(122) 및 페데스탈 조립체(120) 아래의 프로세싱 챔버(100)의 지역 상에서의 바람직하지 않은 증착을 최소화하는 것을 돕는다. 퍼지 가스는, 예를 들어, 질소, 또는 아르곤과 같은 불활성 가스일 수 있다.
[0038] 프로세싱 이후에, 프로세스 가스 및 퍼지 가스 양자 모두는 프로세싱 챔버(100)의 내부 용적(108)으로부터 배기된다. 아이솔레이터(112)는 프로세스 가스 및 퍼지 가스를 하방으로, C-채널(114)의 상부 표면의 복수의 개구부들(330)(도 3a 및 3b에 도시됨)을 향해 지향시킨다. 일단 프로세스 가스 및 퍼지 가스가 펌핑 영역(148)에 진입하면, 가스들은 바닥부 환형 부분(302)의 바닥부 표면(308)에 정의된 배기 포트(도시되지 않음)를 통해 펌핑 영역(148)의 밖으로 유동된다. 그런 후에 가스들은 펌핑 포트(116)를 통해 챔버 본체(104)를 빠져나간다.
[0039] 도 5는 프로세싱 챔버(100)의 프로세스 키트(500)의 일 실시예의 확대 단면도를 예시한다. 프로세스 키트(500)는 아이솔레이터(502), C-채널(114), 및 라이너 조립체(506)를 포함하고, 라이너 조립체(506)는 정상부 라이너(508), 중간 라이너(도시되지 않음), 및 바닥부 라이너(도시되지 않음)를 갖는다. 정상부 라이너(508)는, 프로세스 가스를 한정하고 프로세스 가스로부터 측벽들(122)을 보호하는 역할을 하는 실린더일 수 있다. 정상부 라이너(508)는 외측 벽(512) 및 정상부 표면(514)을 더 포함한다. 외측 벽(512) 및 정상부 표면(514)은 반경 내의 범위(516)에서 교차한다. 반경은 정상부 라이너의 엣지 블렌드(edge blend) 또는 곡률(curvature)을 제어한다. 예를 들어, 외측 벽(512) 및 정상부 표면(514)의 교차부(intersection)는 25mm의 반경을 가질 수 있다. 아이솔레이터(502)가 정상부 라이너(508)를 만나는 곳의 기하학적 구성은 프로세스 키트(500) 상에서의 증착 재료의 축적(accumulation)을 실질적으로 방지한다. (도 1 및 2에 도시된 바와 같이) 정상부 라이너의 엣지는 엣지 뒤에서의 유동 재순환(recirculation)을 방지하기 위해, 더 가파른(steeper) 경사를 갖도록 수정된다. 부가적으로, 아이솔레이터(502)의 내측 벽(518)은, 가스가 정상부 라이너(508) 상에 축적되는 것을 막도록(discourage) 성형될 수 있다. 예를 들어, 아이솔레이터(502)의 내측 벽들(518)은, 아이솔레이터(502) 뒤에서의 유동 재순환을 방지하는 것을 돕기 위해, 35mm 챔퍼(chamfer)를 포함할 수 있다.
[0040] 프로세싱 동안, 프로세스 가스들로부터의, 페데스탈 조립체 아래의 챔버의 영역의 오염을 방지하는 데에 바닥부 퍼지가 활용된다. 바닥부 퍼지는 프로세싱 챔버(100)를 세정하기 위해 요구되는 시간을 상당히 감소시키는 것을 돕는다. 아이솔레이터(502) 및 정상부 라이너(508)의 구성은 퍼지 가스를 아이솔레이터(502)와 정상부 라이너(508) 사이의 지역으로 지향시키고, 이는, 정상부 라이너 상에서의 재순환을 실질적으로 감소시키며, 파우더 잔류물들을 실질적으로 방지한다.
[0041] 도 6은 프로세싱 챔버(600)의 다른 실시예를 예시한다. 프로세싱 챔버(600)는, 결함들을 유리하게 감소시키고 서비스 간격을 증가시키는, 프로세스 키트(602) 상의 입자 증착을 감소시키도록 구성된 프로세스 키트(602)를 포함한다.
[0042] 프로세스 키트(602)는 페데스탈 조립체(120)를 둘러싼다. 프로세스 키트(602)는 아이솔레이터(604), C-채널(114), 및 라이너 조립체(118) 중 적어도 하나 또는 그 초과를 포함한다. 일 실시예에서, 도 6에 도시된 바와 같이, 아이솔레이터(604)는 L-형상을 갖는다. L-라이너는 프로세싱 챔버(600)의 내부 용적(108)에 배치된다. 아이솔레이터(604)는 페데스탈 조립체(120) 및 라이너 조립체(118)를 둘러싼다. 아이솔레이터(604)는 라이너 조립체(118) 위에서 연장된다. 아이솔레이터(604)는, 기판(126)에 걸쳐서 그리고, C-채널(114)의 환형 본체(146)에 정의된 펌핑 영역(148) 내로 프로세스 가스를 지향시키는 것을 돕는다.
[0043] 도 7은 아이솔레이터(604)의 일 실시예의 확대도를 도시한다. 아이솔레이터(604)는 정상부 환형 본체(700) 및 바닥부 환형 본체(702)를 포함한다. L-형상을 형성하기 위해, 정상부 환형 본체(700)는 바닥부 환형 본체(702)에 커플링된다. 아이솔레이터(604)는 내측 표면(704)을 더 포함한다. 내측 표면(704)은 정상부 환형 본체(700) 및 바닥부 환형 본체(702)에 의해 형성된다. 내측 표면(704)은 프로세싱 동안의 플라즈마 축적을 수용하도록 구성된다. 내측 표면(704)은, 플라즈마 축적이 기판의 표면으로부터 더 멀리 분리되도록, 페데스탈 조립체로부터 이격된다. 내측 표면(704)과 기판 사이의 증가된 거리는, 플라즈마 축적물이 기판의 표면 상으로 떨어질 가능성을 줄인다.
[0044] 상기 전술한 내용은 특정 실시예들에 관한 것이지만, 다른 그리고 추가적인 실시예들이 실시예들의 기본 범위로부터 벗어나지 않고 안출될 수 있으며, 실시예들의 범위는 이하의 청구항들에 의해 결정된다.
100 프로세싱 챔버
102 프로세스 키트
104 챔버 본체
106 덮개
107 가스 유입구
108 내부 용적
109 차단기 플레이트
110 가스 분배 조립체
111 페이스 플레이트
112 아이솔레이터
114 C-채널
116 펌핑 포트
118 라이너 조립체
120 페데스탈 조립체
122 측벽들
126 기판
128 바닥부 라이너
130 중간 라이너
132 정상부 라이너
134 리프트 메커니즘
136 하강된 포지션
138 벨로우즈
140 기판 지지부
142 기판 수용 표면
144 슬롯
146 환형 본체
148 펌핑 영역
200 상승된 포지션
202 제어기
203 프로세스 가스 소스
204 통신 케이블
206 CPU
208 메모리
210 가스 라인
212 지원 회로들
300 정상부 환형 부분
302 바닥부 환형 부분
304 중간 환형 부분
306 정상부 표면
308 바닥부 표면
310 내측 벽
312 외측 벽
314 외측 직경
316 내측 직경
318 정상부 표면
320 바닥부 표면
322 내측 벽
324 외측 벽
326 내측 직경
328 외측 직경
330 개구부들
332 정상부 엣지
334 바닥부 엣지
336 내측 벽
338 외측 벽
340 내측 직경
342 외측 직경
390 균일하게 이격된 패턴
392 비대칭 패턴
400 정상부 환형 본체
402 바닥부 환형 본체
404 정상부 표면
406 바닥부 표면
408 내측 벽
410 외측 벽
412 내측 직경
414 외측 직경
416 정상부 표면
418 바닥부 표면
420 내측 벽
422 외측 벽
424 내측 직경
426 외측 직경
500 프로세스 키트
502 아이솔레이터
506 라이너 조립체
508 정상부 라이너
512 외측 벽
514 정상부 표면
516 반경
518 내측 벽
600 프로세싱 챔버
602 프로세스 키트
604 아이솔레이터
700 정상부 환형 본체
702 바닥부 환형 본체
704 내측 표면

Claims (15)

  1. 기판을 프로세싱하기 위한 프로세싱 챔버로서,
    내부 용적을 갖는 챔버 본체;
    상기 내부 용적을 에워싸기 위한 덮개;
    상기 챔버 본체의 상기 내부 용적 내에 배치된 라이너 조립체; 및
    상기 챔버 본체의 상기 내부 용적 내에 배치되고, 상기 라이너 조립체를 둘러싸는 C-채널을 포함하고,
    상기 C-채널은,
    정상부 환형 부분 ― 상기 정상부 환형 부분은, 상기 정상부 환형 부분을 통해 형성된 복수의 개구부들을 가짐 ―;
    상기 정상부 환형 부분과 대면하는 바닥부 환형 부분; 및
    c-형상 본체를 형성하기 위해, 상기 정상부 환형 부분 및 상기 바닥부 환형 부분을 연결하는 중간 환형 부분을 더 포함하고, 상기 정상부 환형 부분, 상기 바닥부 환형 부분, 및 상기 중간 환형 부분은 펌핑 영역을 정의하며, 상기 펌핑 영역은, 상기 정상부 환형 부분을 통해 형성된 상기 복수의 개구부들을 통하여, 상기 내부 용적에 유체적으로(fluidly) 커플링되는,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  2. 제 1 항에 있어서,
    상기 라이너 조립체는,
    상기 프로세싱 챔버의 바닥부 상에 배치된 바닥부 라이너;
    상기 바닥부 라이너 상에 배치된 중간 라이너; 및
    상기 중간 라이너 상에 배치된 정상부 라이너를 더 포함하고, 상기 바닥부 라이너, 상기 중간 라이너, 및 상기 정상부 라이너는 연속적인 표면을 형성하는,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  3. 제 1 항에 있어서,
    상기 정상부 라이너는,
    외측 벽; 및
    상기 외측 벽에 수직인 정상부 표면을 더 포함하고, 상기 정상부 표면, 및 상기 외측 벽은 반경 내의 범위에서 교차하는,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  4. 제 3 항에 있어서,
    상기 반경은 25mm인,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  5. 제 1 항에 있어서,
    아이솔레이터(isolator)를 더 포함하는,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  6. 제 5 항에 있어서,
    상기 아이솔레이터는 L-형상인,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  7. 제 5 항에 있어서,
    상기 아이솔레이터는 T-형상인,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  8. 제 1 항에 있어서,
    상기 C-채널은 배기 포트를 더 포함하고,
    상기 배기 포트는 상기 바닥부 환형 부분의 바닥부 표면에 형성되는,
    기판을 프로세싱하기 위한 프로세싱 챔버.
  9. 프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트로서,
    상기 프로세싱 챔버의 내부 용적을 라이닝(line)하도록 구성된 라이너 조립체;
    상기 라이너 조립체를 둘러싸도록 크기가 정해진 C-채널; 및
    상기 라이너 조립체를 둘러싸도록 구성된 아이솔레이터를 포함하고,
    상기 C-채널은,
    정상부 환형 부분 ― 상기 정상부 환형 부분은, 상기 정상부 환형 부분을 통해 형성된 복수의 개구부들을 가짐 ―;
    상기 정상부 환형 부분과 대면하는 바닥부 환형 부분; 및
    c-형상 본체를 형성하기 위해, 상기 정상부 환형 부분 및 상기 바닥부 환형 부분을 연결하는 중간 환형 부분을 더 포함하고, 상기 정상부 환형 부분, 상기 바닥부 환형 부분, 및 상기 중간 환형 부분은 펌핑 영역을 정의하며, 상기 펌핑 영역은, 상기 정상부 환형 부분을 통해 형성된 복수의 개구부들을 통하여, 상기 내부 용적에 유체적으로 커플링되는,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  10. 제 9 항에 있어서,
    상기 라이너 조립체는,
    상기 프로세싱 챔버의 바닥부 상에 배치된 바닥부 라이너;
    상기 바닥부 라이너 정상(atop)에 배치되고, 상기 바닥부 라이너에 커플링된 중간 라이너; 및
    상기 중간 라이너 정상에 배치되고, 상기 중간 라이너에 커플링된 정상부 라이너를 더 포함하고, 상기 바닥부 라이너, 상기 중간 라이너, 및 상기 정상부 라이너는, 상기 C-채널의 내측 직경보다 더 작은 외측 직경을 갖는 연속적인 표면을 형성하는,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  11. 제 10 항에 있어서,
    상기 정상부 라이너는,
    외측 벽; 및
    상기 외측 벽에 수직인 정상부 표면을 더 포함하고, 상기 정상부 표면, 및 상기 외측 벽은 반경 내의 범위에서 교차하는,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  12. 제 11 항에 있어서,
    상기 반경은 25mm인,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  13. 제 9 항에 있어서,
    상기 아이솔레이터는 L-형상인,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  14. 제 9 항에 있어서,
    상기 아이솔레이터는 T-형상인,
    프로세싱 챔버의 내부 용적에서 사용하기 위한 프로세스 키트.
  15. 삭제
KR1020150180905A 2014-12-22 2015-12-17 높은 처리량의 프로세싱 챔버를 위한 프로세스 키트 KR102438139B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462095380P 2014-12-22 2014-12-22
US62/095,380 2014-12-22
US201562156876P 2015-05-04 2015-05-04
US62/156,876 2015-05-04

Publications (2)

Publication Number Publication Date
KR20160076456A KR20160076456A (ko) 2016-06-30
KR102438139B1 true KR102438139B1 (ko) 2022-08-29

Family

ID=56130272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150180905A KR102438139B1 (ko) 2014-12-22 2015-12-17 높은 처리량의 프로세싱 챔버를 위한 프로세스 키트

Country Status (4)

Country Link
US (3) US10017855B2 (ko)
KR (1) KR102438139B1 (ko)
CN (2) CN111218666B (ko)
TW (4) TWI797613B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171815A1 (en) 2015-04-24 2016-10-27 Applied Materials, Inc. Process kit including flow isolator ring
US10612135B2 (en) * 2016-07-19 2020-04-07 Applied Materials, Inc. Method and system for high temperature clean
US10636628B2 (en) * 2017-09-11 2020-04-28 Applied Materials, Inc. Method for cleaning a process chamber
US11236424B2 (en) * 2019-11-01 2022-02-01 Applied Materials, Inc. Process kit for improving edge film thickness uniformity on a substrate
CN112885693A (zh) * 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
US20220084845A1 (en) * 2020-09-17 2022-03-17 Applied Materials, Inc. High conductance process kit
US20220328293A1 (en) * 2021-04-13 2022-10-13 Applied Materials, Inc. Isolator for processing chambers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279487B1 (ko) 1994-11-30 2001-02-01 조셉 제이. 스위니 화학증착법을 이용한 처리 챔버
KR100871020B1 (ko) * 2004-01-14 2008-11-27 어플라이드 머티어리얼스, 인코포레이티드 증착 챔버용 공정 키트 설계
US20130206066A1 (en) 2012-01-26 2013-08-15 Samsung Electronics Co., Ltd. Thin film deposition apparatus

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248398B1 (en) * 1996-05-22 2001-06-19 Applied Materials, Inc. Coater having a controllable pressurized process chamber for semiconductor processing
US5846332A (en) 1996-07-12 1998-12-08 Applied Materials, Inc. Thermally floating pedestal collar in a chemical vapor deposition chamber
JP2001127041A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Ind Co Ltd 基板のプラズマ処理装置およびプラズマ処理方法
US6531069B1 (en) * 2000-06-22 2003-03-11 International Business Machines Corporation Reactive Ion Etching chamber design for flip chip interconnections
JP2002353207A (ja) * 2001-05-16 2002-12-06 Applied Materials Inc 半導体製造装置のプロセスチャンバ構造および半導体製造装置
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
KR100522727B1 (ko) 2003-03-31 2005-10-20 주식회사 아이피에스 박막증착용 반응용기
US20050109276A1 (en) * 2003-11-25 2005-05-26 Applied Materials, Inc. Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20060051966A1 (en) * 2004-02-26 2006-03-09 Applied Materials, Inc. In-situ chamber clean process to remove by-product deposits from chemical vapor etch chamber
US20050196971A1 (en) * 2004-03-05 2005-09-08 Applied Materials, Inc. Hardware development to reduce bevel deposition
CN1930322A (zh) * 2004-03-05 2007-03-14 应用材料公司 减少斜壁沉积的硬件设备
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US8647484B2 (en) 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
US7981262B2 (en) 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
JP2009064850A (ja) * 2007-09-05 2009-03-26 Covalent Materials Tokuyama Corp エピタキシャル成長装置およびエピタキシャル成長方法
JP5762281B2 (ja) 2008-05-02 2015-08-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｒｆ物理気相蒸着用処理キット
JP5357486B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置
DE102009043848A1 (de) * 2009-08-25 2011-03-03 Aixtron Ag CVD-Verfahren und CVD-Reaktor
KR101723253B1 (ko) * 2009-08-31 2017-04-04 램 리써치 코포레이션 국부 플라즈마 한정 및 압력 제어 장치 및 방법
JP2011171566A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc Ａｌｄ成膜装置、および半導体装置の製造方法
KR101924488B1 (ko) * 2010-05-12 2018-12-03 어플라이드 머티어리얼스, 인코포레이티드 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버
US8460466B2 (en) * 2010-08-02 2013-06-11 Veeco Instruments Inc. Exhaust for CVD reactor
US20120258259A1 (en) * 2011-04-08 2012-10-11 Amit Bansal Apparatus and method for uv treatment, chemical treatment, and deposition
CN202246856U (zh) * 2011-09-16 2012-05-30 理想能源设备(上海)有限公司 化学气相薄膜沉积设备
TWI762170B (zh) * 2011-10-05 2022-04-21 美商應用材料股份有限公司 包括對稱電漿處理腔室的電漿處理設備與用於此設備的蓋組件
US10099245B2 (en) 2013-03-14 2018-10-16 Applied Materials, Inc. Process kit for deposition and etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279487B1 (ko) 1994-11-30 2001-02-01 조셉 제이. 스위니 화학증착법을 이용한 처리 챔버
KR100871020B1 (ko) * 2004-01-14 2008-11-27 어플라이드 머티어리얼스, 인코포레이티드 증착 챔버용 공정 키트 설계
US20130206066A1 (en) 2012-01-26 2013-08-15 Samsung Electronics Co., Ltd. Thin film deposition apparatus

Also Published As

Publication number Publication date
US11512391B2 (en) 2022-11-29
US20200325577A1 (en) 2020-10-15
CN105714269A (zh) 2016-06-29
TW201624594A (zh) 2016-07-01
US20180274095A1 (en) 2018-09-27
TWI730338B (zh) 2021-06-11
TW202309333A (zh) 2023-03-01
TW202205491A (zh) 2022-02-01
CN111218666B (zh) 2022-03-15
TW201937636A (zh) 2019-09-16
TWI666716B (zh) 2019-07-21
KR20160076456A (ko) 2016-06-30
CN105714269B (zh) 2020-03-24
US20160181088A1 (en) 2016-06-23
TWI797613B (zh) 2023-04-01
US10724138B2 (en) 2020-07-28
CN111218666A (zh) 2020-06-02
US10017855B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
KR102438139B1 (ko) 높은 처리량의 프로세싱 챔버를 위한 프로세스 키트
KR20190125939A (ko) 기판 처리 장치 및 방법
US10113231B2 (en) Process kit including flow isolator ring
US10612135B2 (en) Method and system for high temperature clean
US20070022959A1 (en) Deposition apparatus for semiconductor processing
KR102206515B1 (ko) 고온 프로세싱을 위한 챔버 라이너
US10600624B2 (en) System and method for substrate processing chambers
US9196462B2 (en) Showerhead insulator and etch chamber liner
JP2021532271A (ja) 半導体基板処理におけるペデスタルへの蒸着の防止
WO2016178754A1 (en) Process kit for a high throughput processing chamber
WO2013033428A2 (en) In situ process kit clean for mocvd chambers
CN117295845A (zh) 用于基板处理腔室的清洁组件
KR20220071115A (ko) 인젝터를 갖는 기판 처리 장치
KR20200078383A (ko) 기판 프로세싱 챔버들 및 기판 프로세싱 챔버들을 배기시키는 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant