KR102429114B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR102429114B1 KR102429114B1 KR1020180015822A KR20180015822A KR102429114B1 KR 102429114 B1 KR102429114 B1 KR 102429114B1 KR 1020180015822 A KR1020180015822 A KR 1020180015822A KR 20180015822 A KR20180015822 A KR 20180015822A KR 102429114 B1 KR102429114 B1 KR 102429114B1
- Authority
- KR
- South Korea
- Prior art keywords
- concentration
- buffer layer
- semiconductor device
- substrate
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
Abstract
본 발명에 의한 반도체 소자는 제1 농도로 도핑된 기판, 상기 기판 상에 쌍을 이루고 반복적으로 배치되는 제2 농도로 도핑된 제1 버퍼층 및 제3 농도로 도핑된 제2 버퍼층을 포함하는 다중 버퍼층 및 상기 제1 및 제2 버퍼층 상에 배치되며 상기 제2 농도로 도핑된 활성층을 포함하며, 상기 제3 농도는, 상기 제1 농도보다 작고 상기 제2 농도보다 큰 것을 특징으로 한다.A semiconductor device according to the present invention is a multi-buffer layer comprising a substrate doped with a first concentration, a first buffer layer doped with a second concentration and a second buffer layer doped with a third concentration that are paired and repeatedly disposed on the substrate and an active layer disposed on the first and second buffer layers and doped with the second concentration, wherein the third concentration is smaller than the first concentration and greater than the second concentration.
Description
본 발명은 다중 버퍼층을 포함하는 반도체 소자에 관한 것이다.The present invention relates to a semiconductor device including multiple buffer layers.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device containing a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 낮은 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes or laser diodes using semiconductor materials such as group 3-5 or group 2-6 compounds of semiconductors are red, green, Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors. It has the advantages of speed, safety and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using semiconductor group 3–5 or 2–6 compounds and semiconductor material, they absorb light in various wavelength ranges to generate photocurrent. By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, semiconductor devices can replace light emitting diode backlights, fluorescent lamps or incandescent bulbs that replace Cold Cathode Fluorescence Lamps (CCFLs) constituting the transmission module of optical communication means and the backlight of liquid crystal display (LCD) display devices. Applications are being expanded to include white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device can be extended to high-frequency application circuits, other power control devices, and communication modules.
한편, 이러한 반도체를 제조하기 위한 기판의 소재로 실리콘(Si)에 비하여 밴드 갭이 약 3배, 절연 파괴 전계 강도가 약 10배, 열전도도가 약 3배인 우수한 물성을 가지는 탄화 규소(SiC)가 사용될 수 있다. 탄화규소(SiC) 기판은 파워 디바이스, 고주파 디바이스, 고온 동작 디바이스 등으로 응용이 가능할 수 있다.On the other hand, silicon carbide (SiC) has excellent physical properties, which is about 3 times the band gap, about 10 times the dielectric breakdown field strength, and about 3 times the thermal conductivity, compared to silicon (Si) as a material for the substrate for manufacturing such a semiconductor. can be used The silicon carbide (SiC) substrate may be applied as a power device, a high-frequency device, a high-temperature operation device, and the like.
또한, 탄화규소 기판에 에피택셜 웨이퍼를 사용한 반도체 디바이스로서, MOSF- ET(Metal-Oxide-Semiconductor Field Effect Transistor)가 알려져 있다. MOSFET는, SiC 에피택셜층 위에 열산화 등을 사용하여 게이트 산화막을 형성하고, 그 게이트 산화막 위에 게이트 전극을 형성함으로써 얻어진다.Further, as a semiconductor device using an epitaxial wafer on a silicon carbide substrate, a MOSF-ET (Metal-Oxide-Semiconductor Field Effect Transistor) is known. The MOSFET is obtained by forming a gate oxide film on the SiC epitaxial layer using thermal oxidation or the like, and forming a gate electrode on the gate oxide film.
하지만, 탄화규소 기판 상에 형성되는 게이트 산화막이 국소적인 두께의 변동을 가지면, 두께가 얇은 부분을 기점으로 전류 누설이 발생한다. 여기서 전류 누설은, 게이트 산화막이 부분적으로 파괴됨으로써 발생하는 것으로, MOSFET의 중요한 열화 모드이다.However, if the gate oxide film formed on the silicon carbide substrate has a local variation in thickness, current leakage occurs starting from the thin portion. Here, the current leakage is caused by the partial destruction of the gate oxide film, and is an important deterioration mode of the MOSFET.
이외에도 탄화규소 기판 상에 단일 버퍼 구조를 가지는 에피택셜(epitaxial) 층을 쌓는 과정에서 결함이 발생할 수 있으며, 결함의 형태, 위치 및 밀도에 따라 이러한 문제들은 반도체 소자의 특성에 악영향을 끼친다.In addition, defects may occur in the process of stacking an epitaxial layer having a single buffer structure on the silicon carbide substrate, and these problems adversely affect the characteristics of the semiconductor device according to the shape, location, and density of the defect.
이에 따라, 탄화규소 기판 상에 생성되는 에피택셜 층으로 인한 결함을 감소시킬 수 있는 반도체 소자의 구조 개선이 요구된다.Accordingly, there is a need to improve the structure of a semiconductor device capable of reducing defects due to an epitaxial layer generated on a silicon carbide substrate.
본 발명은 다수의 버퍼 층들로 이루어진 구조를 제공하여 반도체 소자 내의 결함을 감소시킬 수 있도록 한다.The present invention provides a structure comprising a plurality of buffer layers to reduce defects in a semiconductor device.
본 발명은 다수의 버퍼 층들에 상이한 도핑 농도를 제공하여 반도체 소자의 특성을 개선시킬 수 있도록 한다.The present invention makes it possible to improve the properties of a semiconductor device by providing different doping concentrations to a plurality of buffer layers.
본 발명의 기술적 과제들을 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들을 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.
본 발명의 반도체 소자는, 제1 농도로 도핑된 기판, 상기 기판 상에 쌍을 이루고 반복적으로 배치되는 제2 농도로 도핑된 제1 버퍼층 및 제3 농도로 도핑된 제2 버퍼층 및 상기 제1 및 제2 버퍼층 상에 배치되며 상기 제2 농도로 도핑된 활성층을 포함하며, 상기 제3 농도는, 상기 제1 농도보다 작고 상기 제2 농도보다 큰 것을 특징으로 한다.The semiconductor device of the present invention includes a substrate doped with a first concentration, a first buffer layer doped with a second concentration and a second buffer layer doped with a third concentration, which are paired and repeatedly disposed on the substrate, and the first and and an active layer disposed on the second buffer layer and doped with the second concentration, wherein the third concentration is smaller than the first concentration and greater than the second concentration.
본 발명의 상기 기판의 제1 농도는, 상기 제1 버퍼층의 제2 농도 대비 10배 내지 600배인 것을 특징으로 한다.The first concentration of the substrate of the present invention is characterized in that 10 to 600 times compared to the second concentration of the first buffer layer.
본 발명의 상기 기판의 제1 농도는, 5x1018/㎤ 내지 1x1019/㎤ 인 것을 특징으로 한다.The first concentration of the substrate of the present invention is characterized in that 5x10 18 /cm 3 to 1x10 19 /cm 3 .
본 발명의 상기 활성층 및 상기 제1 버퍼층의 제2 농도는, 5x1015/㎤ 내지 5x1016/㎤ 인 것을 특징으로 한다.The second concentration of the active layer and the first buffer layer of the present invention is characterized in that 5x10 15 /cm 3 to 5x10 16 /cm 3 .
본 발명의 상기 제2 버퍼층의 제3 농도는, 5x1017/㎤ 내지 3x1018/㎤ 인 것을 특징으로 한다.The third concentration of the second buffer layer of the present invention is characterized in that 5x10 17 /cm 3 to 3x10 18 /cm 3 .
본 발명의 상기 제1 버퍼층 및 상기 제2 버퍼층은, 0.1㎛ 내지 1㎛ 의 두께를 가지는 것을 특징으로 한다.The first buffer layer and the second buffer layer of the present invention, it is characterized in that it has a thickness of 0.1㎛ to 1㎛.
본 발명의 상기 다중 버퍼층은, 상기 제1 및 제2 버퍼층이 쌍을 이루며 2회 이상 10회 이하로 반복적으로 배치되는 것을 특징으로 한다.The multi-buffer layer of the present invention is characterized in that the first and second buffer layers form a pair and are repeatedly disposed at least 2 times and 10 times or less.
본 발명의 상기 기판은 탄화규소(SiC)를 포함하고, 상기 다중 버퍼층 및 상기 활성층은 탄화규소계로 형성된 것을 특징으로 한다.The substrate of the present invention includes silicon carbide (SiC), and the multi-buffer layer and the active layer are formed of silicon carbide.
본 발명에 의하면, 도핑 농도 차이가 큰 다수의 버퍼층들을 제공하여 반도체 소자를 제조하는 과정에서 발생하는 결함을 감소시킬 수 있다.According to the present invention, it is possible to reduce defects occurring in the process of manufacturing a semiconductor device by providing a plurality of buffer layers having a large difference in doping concentration.
본 발명에 의하면, 기판과 기판 상에 최초로 적층되는 버퍼층의 농도 차이를 크게 하여 계면에서 발생하는 결함을 억제시킬 수 있다.According to the present invention, defects occurring at the interface can be suppressed by increasing the difference in concentration between the substrate and the buffer layer first laminated on the substrate.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.Effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.
도 1은 본 발명의 제1 실시 예에 따른 반도체 소자의 단면도이다.
도 2는 본 발명의 제2 실시 예에 따른 반도체 소자의 단면도이다.
도 3은 본 발명의 반도체 소자의 도핑 농도를 나타낸 그래프이다.1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
2 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention.
3 is a graph showing the doping concentration of the semiconductor device of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments published below, but can be implemented in various different forms, and only these embodiments make the publication of the present invention complete, and common knowledge in the technical field to which the present invention pertains It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.Unless otherwise defined, all terms (including technical and scientific terms) used herein may be used with the meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted ideally or excessively unless clearly defined in particular. The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. In this specification, the singular also includes the plural, unless specifically stated otherwise in the phrase.
명세서에서 사용되는 "포함한다 (comprises)" 및/또는 "포함하는 (comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.As used herein, "comprises" and/or "comprising" refers to the presence of one or more other components, steps, operations and/or elements mentioned. or addition is not excluded.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하도록 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제 1 실시 예에 따른 반도체 소자의 단면도이고, 도 2는 본 발명의 제2 실시 예에 따른 반도체 소자의 단면도이고, 도 3은 본 발명의 반도체 소자의 도핑 농도를 나타낸 그래프이다. 도 1 내지 도 3을 참조하면, 본 발명의 제1 실시 예에 따른 반도체 소자(100)는 기판(110), 다중 버퍼층(120) 및 활성층(130)을 포함할 수 있다. 실시 예에 따라, 반도체 소자(100)는 발광 소자나 수광 소자 등을 포함할 수 있다.1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, and FIG. 3 is a graph showing the doping concentration of the semiconductor device according to the present invention. to be. 1 to 3 , the
본 발명에 있어서, 기판(110)은 탄화규소(SiC)를 포함할 수 있으며, 제1 농도로 도핑될 수 있다. 이때, 제1 농도는 5x1018/㎤ 내지 1x1019/㎤ 일 수 있으며, n형 또는 p형 도펀트가 도핑될 수 있다.In the present invention, the
실시예에 따라, 탄화규소를 포함하는 기판(110)은 실리콘 카바이드 4H 폴리타입(polytype)일 수 있으며, 3C, 6H 및 15R 폴리타입일 수 있다.According to an embodiment, the
또한, 기판(110)의 두께는 300㎛ 내지 400㎛ 일 수 있으며, 바람직하게는 350㎛ 일 수 있다.In addition, the thickness of the
본 발명에 있어서, 기판(110) 상에 다중 버퍼층(120)과 활성층(130)이 적층되고, 이는 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 적층될 수 있으며, 이에 대해 한정하지는 않는다.In the present invention, the
다중 버퍼층(120)은 반도체 소자(110)의 주요 기능을 수행하는 활성층(130)의 특성을 조절하기 위해 배치되는 것으로, 기판(110)과 활성층(130) 사이에 배치될 수 있다.The
한편, 탄화 규소를 포함하는 기판(110)은 많은 결정 결함이 존재하고, 그 결함이 화학기상증착 방식을 이용하여 증착되는 에피택셜층(본 발명의 다중 버퍼층(120), 활성층(130))에 전파될 수 있다. On the other hand, the
예를 들어, 결함의 한 종류인 선 결정 결함은 3종류의 전위(관통 나선 전위, 관통 칼날 전위, 기저면 전위)가 존재하는데, 이때, 기저면 전위(BPD)와 관통 나선 전위(TSD)의 상호 작용으로 에피택셜층에 캐롯 결함(carrot fault)이 발생할 수 있다.For example, a line crystal defect, which is a type of defect, has three types of dislocations (through-helical dislocation, through-edge dislocation, and basolateral dislocation). As a result, a carrot fault may occur in the epitaxial layer.
이러한 기저면 전위는 순방향 전압을 증가시키고, 캐롯 결함은 반도체 소자(100)의 누설 전류 증가와 항복 전압 감소를 발생시켜, 반도체 소자(100)의 특성을 악화시킨다.The base plane potential increases the forward voltage, and the Carrot defect causes an increase in leakage current and a decrease in breakdown voltage of the
또한, 캐롯 결함 외에도 탄화 규소를 포함하는 기판(110)을 이용하는 과정에서 발생하는 다양한 결함은 에피택셜층을 형성하는 공정 과정 및 반도체 소자(100)의 구조에 따라 빈번하게 발생하게 된다.In addition, various defects occurring in the process of using the
따라서, 본 발명에서는 반도체 소자(100)의 구조를 변화시켜 기저면 전위를 관통 칼날 전위(TED)로 바꾸어 캐롯 결함 및 적층 결함 발생을 감소시킨다.Accordingly, in the present invention, the occurrence of Carrot defects and stacking defects is reduced by changing the structure of the
이를 위해, 본 발명의 다중 버퍼층(120)은 제2 농도로 도핑된 제1 버퍼층(121) 및 제3 농도로 도핑된 제2 버퍼층(123)이 쌍을 이루고 수회 이상 적층된 구조일 수 있다.To this end, the
보다 구체적으로, 쌍을 이루는 제1 버퍼층(121) 및 제2 버퍼층(123)은 기판(110) 상에 적어도 2회 이상 10회 이하로 적층될 수 있다. 바람직하게, 다중 버퍼층(120)은 공정과정의 효율성 및 반도체 소자(100)의 수직방향 두께를 최소화하기 위해, 도 2에 도시된 바와 같이 제1 버퍼층(121) 및 제2 버퍼층(123)이 2회 적층된 구조로 이루어질 수 있다.More specifically, the paired
본 발명에 따르면, 다중 버퍼층(120)이 포함하는 제1 버퍼층(121)은 제2 농도로 도핑되며, 제2 버퍼층(123)은 제3 농도로 도핑될 수 있다. 이때, 다중 버퍼층(120)은 기판(110)보다 낮은 도펀트 농도로 도핑될 수 있다.According to the present invention, the
보다 구체적으로, 제1 버퍼층(121)은 5x1015/㎤ 내지 5x1016/㎤ 의 농도로 도핑될 수 있으며, 제2 버퍼층(123)은 5x1017/㎤ 내지 3x1018/㎤ 의 농도로 도핑될 수 있다.More specifically, the
본 발명에 따르면, 기판(110) 상에 최초로 증착되는 제1 버퍼층(121)의 제2 농도는 기판(110)의 도핑 농도, 즉 제1 농도와 큰 차이를 가진다.According to the present invention, the second concentration of the
다시 말해서, 제1 농도는 제1 버퍼층(121)의 제2 농도 대비 10배 내지 600배를 가지며, 제2 버퍼층(123)의 제3 농도는 기판(110)의 제1 농도보다 작고, 제1 버퍼층(121)의 제2 농도보다 클 수 있다.In other words, the first concentration has 10 to 600 times the second concentration of the
본 발명에 있어서, 쌍을 이루는 제1 버퍼층(121)과 제2 버퍼층(123)은 각각의 두께가 0.1㎛ 내지 1㎛ 의 범위에서 형성될 수 있으며, 보다 바람직하게는 0.5㎛ 의 두께를 가질 수 있다.In the present invention, the pair of the
이와 같이, 탄화 규소를 포함하는 기판(110) 상에 다중 버퍼층(120)을 배치하고, 다중 버퍼층(120) 상에 제2 농도로 도핑된 활성층(130)이 배치될 수 있다. 또한, 다중 버퍼층(120)과 활성층(130) 모두 탄화 규소계로 이루어져 있을 수 있으며, n형 또는 p형 도펀트가 도핑될 수 있다.In this way, the
실시 예에 따라, 활성층(130)은 반도체 소자(100)에 인가되는 전압을 견디기 위해, 5x1015/㎤ 내지 5x1016/㎤ 의 낮은 도펀트 농도로 도핑될 수 있다.In some embodiments, the
또한, 활성층(130)의 두께는 5㎛ 내지 30㎛ 일 수 있으며, 바람직하게는 활성층(130) 아래에 배치되는 다중 버퍼층(120)의 두께에 따라 결정될 수 있다.In addition, the thickness of the
다시 말해서, 도 3을 참조하면, 기판(110)과 활성층(130) 사이에 배치되는 다중 버퍼층(120)의 도핑 농도는 기판(110)및 활성층(130)의 도핑 농도의 중간 값일 수 있다.In other words, referring to FIG. 3 , the doping concentration of the
다만, 통상적으로 활성층(130)으로 갈수록 도핑 농도가 감소하는 것이 아닌, 층과 층 사이의 도핑 농도 차이가 크도록 반도체 소자(100)를 형성할 수 있다. 예를 들어, 반도체 소자(100) 내의 적층된 층과 층 사이의 도핑 농도 차이는 최소 10배에서 최대 600배일 수 있다.However, in general, the
이와 같이, 반도체 소자(100)의 초기 계면에서 큰 값의 도핑 차이로 인한 층간 계면의 효과를 증가시켜 결함 발생을 억제시킬 수 있다. 또한, 도핑 차이가 큰 버퍼층들을 반복적으로 적층시킴에 따라, 기저면 전위가 관통 칼날 전위로 전환되어 캐롯 결함 및 적층 결함의 발생을 감소시킬 수 있다. As such, by increasing the effect of the interlayer interface due to the large doping difference at the initial interface of the
보다 구체적으로, 아래의 [표 1]을 참고하면, 반도체 소자(100) 내에 단일 버퍼층만을 배치시킨 경우, 기판(110)과 단일 버퍼층 사이에 기저면 전위가 관통 칼날 전위로 전환되지 않고 유지되어 소자 내의 결함을 발생시킨다.More specifically, referring to [Table 1] below, when only a single buffer layer is disposed in the
또한, 탄화 규소를 포함하는 기판(110)으로 인한 적층 결함이 활성층(130)으로 전이되어 누설 전류가 발생하게 된다.In addition, a stacking defect caused by the
반면, [표 1]의 다중 버퍼층(120)은 1x1016/㎤의 농도로 도핑된 제1 버퍼층(121)과 1x1018/㎤의 농도로 도핑된 제2 버퍼층(123)을 각각 0.5㎛의 두께로 2회 적층시킨 경우, 앞서 언급한 결함들이 감소함을 알 수 있다. On the other hand, in the
이에 따라, 탄화 규소를 포함하는 기판(110)으로 형성된 반도체 소자(100)의 결함의 발생이 감소하여 반도체 소자(100)의 효율이 증대될 수 있다.Accordingly, the occurrence of defects in the
한편, 이상에서 설명된 본 발명에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. Meanwhile, a plurality of light emitting device packages according to the present invention described above may be arrayed on a substrate, and optical members such as a light guide plate, a prism sheet, a diffusion sheet, etc. may be disposed on a light path of the light emitting device package.
또한, 본 발명에 따른 발광 소자 패키지를 포함하는 광원 장치로 구현될 수 있다.In addition, it may be implemented as a light source device including the light emitting device package according to the present invention.
또한, 광원 장치는 기판과 본 발명에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.In addition, the light source device includes a light source module including a substrate and a light emitting device package according to the present invention, a heat sink for dissipating heat of the light source module, and a power supply unit that processes or converts an electrical signal received from the outside and provides it to the light source module may include For example, the light source device may include a lamp, a head lamp, or a street lamp. In addition, the light source device according to the embodiment may be variously applied to products requiring output light.
또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.In addition, the light source device includes a bottom cover, a reflecting plate disposed on the bottom cover, a light emitting module that emits light and includes a semiconductor element, and a light guide plate disposed in front of the reflecting plate and guiding light emitted from the light emitting module to the front; An optical sheet including prism sheets disposed in front of the light guide plate, a display panel disposed in front of the optical sheet, an image signal output circuit connected to the display panel and supplying an image signal to the display panel, and disposed in front of the display panel A color filter may be included. Here, the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.As another example of the light source device, the head lamp is a light emitting module including a light emitting device package disposed on a substrate, a reflector that reflects light emitted from the light emitting module in a predetermined direction, for example, forward, and is reflected by the reflector It may include a lens that refracts light forward, and a shade that blocks or reflects a portion of light reflected by the reflector and directed to the lens to form a light distribution pattern desired by a designer.
이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those of ordinary skill in the art to which the present invention pertains can realize that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. you will be able to understand Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.
100: 반도체 소자
110: 기판
120: 다중 버퍼층
121: 제1 버퍼층
123: 제2 버퍼층
130: 활성층100: semiconductor device
110: substrate
120: multiple buffer layers
121: first buffer layer
123: second buffer layer
130: active layer
Claims (8)
상기 기판 상에 쌍을 이루고 반복적으로 배치되는 제2 농도로 도핑된 제1 버퍼층 및 제3 농도로 도핑된 제2 버퍼층을 포함하는 다중 버퍼층; 및
상기 제1 및 제2 버퍼층 상에 배치되며 상기 제2 농도로 도핑된 활성층; 을 포함하며,
상기 제3 농도는,
상기 제1 농도보다 작고 상기 제2 농도보다 큰, 반도체 소자. a substrate doped to a first concentration;
multiple buffer layers including a first buffer layer doped at a second concentration and a second buffer layer doped at a third concentration, which are paired and repeatedly disposed on the substrate; and
an active layer disposed on the first and second buffer layers and doped with the second concentration; includes,
The third concentration is,
less than the first concentration and greater than the second concentration.
상기 기판의 제1 농도는,
상기 제1 버퍼층의 제2 농도 대비 10배 내지 600배인, 반도체 소자.According to claim 1,
The first concentration of the substrate is,
10 to 600 times the second concentration of the first buffer layer, the semiconductor device.
상기 기판의 제1 농도는,
5x1018/㎤ 내지 1x1019/㎤ 인, 반도체 소자.According to claim 1,
The first concentration of the substrate is,
5x10 18 /cm 3 to 1x10 19 /cm 3 , a semiconductor device.
상기 활성층 및 상기 제1 버퍼층의 제2 농도는,
5x1015/㎤ 내지 5x1016/㎤ 인, 반도체 소자.According to claim 1,
The second concentration of the active layer and the first buffer layer,
5x10 15 /cm 3 to 5x10 16 /cm 3 , a semiconductor device.
상기 제2 버퍼층의 제3 농도는,
5x1017/㎤ 내지 3x1018/㎤ 인, 반도체 소자.According to claim 1,
The third concentration of the second buffer layer is,
5x10 17 /cm 3 to 3x10 18 /cm 3 , a semiconductor device.
상기 제1 버퍼층 및 상기 제2 버퍼층은,
0.1㎛ 내지 1㎛ 의 두께를 가지는, 반도체 소자.The method of claim 1,
The first buffer layer and the second buffer layer,
A semiconductor device having a thickness of 0.1 μm to 1 μm.
상기 다중 버퍼층은,
상기 제1 및 제2 버퍼층이 쌍을 이루며 2회 이상 10회 이하로 반복적으로 배치되는, 반도체 소자.According to claim 1,
The multi-buffer layer,
A semiconductor device, wherein the first and second buffer layers are repeatedly disposed in pairs and not less than 2 times and not more than 10 times.
상기 기판은 탄화규소(SiC)를 포함하고,
상기 다중 버퍼층 및 상기 활성층은 탄화규소계로 형성되는, 반도체 소자.According to claim 1,
The substrate includes silicon carbide (SiC),
The multi-buffer layer and the active layer are formed of a silicon carbide-based semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015822A KR102429114B1 (en) | 2018-02-08 | 2018-02-08 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180015822A KR102429114B1 (en) | 2018-02-08 | 2018-02-08 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190096191A KR20190096191A (en) | 2019-08-19 |
KR102429114B1 true KR102429114B1 (en) | 2022-08-04 |
Family
ID=67807263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180015822A KR102429114B1 (en) | 2018-02-08 | 2018-02-08 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102429114B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009013914A1 (en) | 2007-07-26 | 2009-01-29 | Ecotron Co., Ltd. | Sic epitaxial substrate and process for producing the same |
-
2018
- 2018-02-08 KR KR1020180015822A patent/KR102429114B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009013914A1 (en) | 2007-07-26 | 2009-01-29 | Ecotron Co., Ltd. | Sic epitaxial substrate and process for producing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20190096191A (en) | 2019-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20110128545A (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
WO2017116048A1 (en) | Light-emitting element and light-emitting element package comprising same | |
KR20120129666A (en) | Light emitting device | |
KR102429114B1 (en) | Semiconductor device | |
KR20120019598A (en) | Light emitting device | |
KR101011757B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR102404269B1 (en) | Semiconductor device | |
KR20120132979A (en) | Light emitting device | |
KR20160118487A (en) | Light emitting device | |
KR102486331B1 (en) | Light emitting device | |
KR101667925B1 (en) | Light emitting device and light emitting device package | |
KR102084067B1 (en) | A surface-emitting laser device and light emitting device including the same | |
KR102556400B1 (en) | Light emitting device package | |
KR20120013080A (en) | Light emitting device | |
KR102606859B1 (en) | Semiconductor device and semiconductor device package including the same | |
KR102542228B1 (en) | Nitride-based semiconductor layer and method for growing the same | |
KR102510613B1 (en) | Semiconductor device | |
KR102632201B1 (en) | Semiconductor device | |
KR102484799B1 (en) | Light emitting device | |
KR102392780B1 (en) | Semiconductor device and method for fabricating the same | |
KR20180009220A (en) | Semiconductor device | |
KR20130064429A (en) | Light source module and lighting system including the same | |
KR102393057B1 (en) | Light emitting device and light emitting device package including the same | |
KR20180002212A (en) | Semiconductor device module | |
KR102464031B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |