KR102423619B1 - Package module - Google Patents

Package module Download PDF

Info

Publication number
KR102423619B1
KR102423619B1 KR1020200119267A KR20200119267A KR102423619B1 KR 102423619 B1 KR102423619 B1 KR 102423619B1 KR 1020200119267 A KR1020200119267 A KR 1020200119267A KR 20200119267 A KR20200119267 A KR 20200119267A KR 102423619 B1 KR102423619 B1 KR 102423619B1
Authority
KR
South Korea
Prior art keywords
pad
base substrate
package
control chip
epoxy
Prior art date
Application number
KR1020200119267A
Other languages
Korean (ko)
Other versions
KR20220036724A (en
Inventor
박정수
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020200119267A priority Critical patent/KR102423619B1/en
Publication of KR20220036724A publication Critical patent/KR20220036724A/en
Application granted granted Critical
Publication of KR102423619B1 publication Critical patent/KR102423619B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 패키지 모듈에 관한 것으로서, 상기 패키지 모듈은 하면에 위치하는 복수 개의 제1 패드 및 상면에 위치하는 복수 개의 제2 패드 및 내부에 위치하는 복수 개의 전송 선로를 구비한 베이스 기판, 베이스 기판의 상면에 위치하는 트랜지스터 패키지, 상기 트랜지스터 패키지의 상면에 결합된 제어칩 및 상기 베이스 기판의 노출된 상면에서 상기 트랜지스터 패키지와 상기 제어칩을 봉지하는 몰딩부를 포함하고, 상기 제어칩과 상기 제1 패드는 상기 제어칩과 상기 제2 패드에 결합된 제1 와이어 및 상기 전송 선로를 통해 전기적으로 연결되고, 상기 트랜지스터 패키지와 상기 제1 패드는 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제1 결합부를 통해 전기적으로 연결되고, 상기 제어칩과 상기 트랜지스터 패키지는 상기 제어칩과 상기 제2 패드에 결합된 제2 와이어, 상기 전송 선로 및 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제2 결합부를 통해 전기적으로 연결된다. The present invention relates to a package module, the package module comprising: a base substrate having a plurality of first pads positioned on a lower surface, a plurality of second pads positioned on an upper surface, and a plurality of transmission lines positioned therein; a transistor package positioned on an upper surface, a control chip coupled to the upper surface of the transistor package, and a molding unit sealing the transistor package and the control chip on an exposed upper surface of the base substrate, wherein the control chip and the first pad include A first wire coupled to the control chip and the second pad and the transmission line are electrically connected, and the transistor package and the first pad are connected through a first coupling part positioned between the transistor package and the base substrate. The control chip and the transistor package are electrically connected through a second wire coupled to the control chip and the second pad, the transmission line, and a second coupling part positioned between the transistor package and the base substrate. Connected.

Description

패키지 모듈{PACKAGE MODULE}package module {PACKAGE MODULE}

본 발명은 트랜지스터 및 제어칩을 포함하는 패키지 모듈에 관한 것이다.The present invention relates to a package module including a transistor and a control chip.

패키지 모듈은 기판 위에 트랜지스터나 저항 등의 전기 전자 소자나 반도체 칩(semiconductor chip) 소자 등이 실장되어 있는 것으로서, 이러한 패키지 모듈은 표면 실장 기술(SMT, surface mounting technology) 등과 같은 다양한 실장 기술을 이용해 제조될 수 있다. A package module is a device in which electric and electronic devices such as transistors and resistors or semiconductor chip devices are mounted on a substrate, and such a package module is manufactured using various mounting technologies such as surface mounting technology (SMT). can be

따라서, 원하는 여러 소자가 패키지 모듈로 제조됨에 따라, 패키지 모듈 내에 위치한 소자는 수분 등과 같은 이물질이나 외부 충격 등으로부터 보호된다.Accordingly, as several desired devices are manufactured as a package module, the devices located in the package module are protected from foreign substances such as moisture or external impact.

하지만, 패키지 모듈을 제조할 때, 제조 공정 상의 문제로 인해 여러 번의 열처리 공정이 발생하고, 이러한 여러 번의 열처리 공정으로 인해, 실장이 완료된 소자의 단선 문제 등이 발생할 수 있다.However, when manufacturing the package module, several heat treatment processes may occur due to a problem in the manufacturing process, and due to these multiple heat treatment steps, a disconnection problem of a mounted device may occur.

또한, 리드 프레임(lead frame)을 이용하여 반도체 칩을 실장할 때, 리드 프레임으로 인해, 패키지 모듈의 저항이 증가하여 신호 전달에 악영향을 미치게 된다.In addition, when a semiconductor chip is mounted using a lead frame, the resistance of the package module increases due to the lead frame, thereby adversely affecting signal transmission.

본 발명이 해결하려는 과제는 패키지 모듈의 소형화를 실현하기 위한 것이다.The problem to be solved by the present invention is to realize miniaturization of a package module.

본 발명이 해결하려는 다른 과제는 패키지 모듈의 저항을 감소시켜 신호의 손실량을 감소시키기 위한 것이다.Another problem to be solved by the present invention is to reduce the amount of signal loss by reducing the resistance of the package module.

상기 과제를 해결하기 위한 본 발명의 한 특징에 따른 패키지 모듈은 하면에 위치하는 복수 개의 제1 패드 및 상면에 위치하는 복수 개의 제2 패드 및 내부에 위치하는 복수 개의 전송 선로를 구비한 베이스 기판, 베이스 기판의 상면에 위치하는 트랜지스터 패키지, 상기 트랜지스터 패키지의 상면에 결합된 제어칩 및 상기 베이스 기판의 노출된 상면에서 상기 트랜지스터 패키지와 상기 제어칩을 봉지하는 몰딩부를 포함하고, 상기 제어칩과 상기 제1 패드는 상기 제어칩과 상기 제2 패드에 결합된 제1 와이어 및 상기 전송 선로를 통해 전기적으로 연결되고, 상기 트랜지스터 패키지와 상기 제1 패드는 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제1 결합부를 통해 전기적으로 연결되고, 상기 제어칩과 상기 트랜지스터 패키지는 상기 제어칩과 상기 제2 패드에 결합된 제2 와이어, 상기 전송 선로 및 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하는 제2 결합부를 통해 전기적으로 연결된다. A package module according to one aspect of the present invention for solving the above problems includes a base substrate having a plurality of first pads positioned on a lower surface, a plurality of second pads positioned on an upper surface, and a plurality of transmission lines positioned therein; A transistor package positioned on an upper surface of a base substrate, a control chip coupled to the upper surface of the transistor package, and a molding unit sealing the transistor package and the control chip on an exposed upper surface of the base substrate, wherein the control chip and the first control chip are included. A first pad is electrically connected through a first wire coupled to the control chip and the second pad and the transmission line, and the transistor package and the first pad include a first pad positioned between the transistor package and the base substrate. The control chip and the transistor package are electrically connected through a coupling part, and the control chip and the transistor package include a second wire coupled to the control chip and the second pad, the transmission line, and a second coupling part positioned between the transistor package and the base substrate. electrically connected through

상기 특징에 따른 패키지 모듈은 상기 제1 및 제2 결합부 각각의 외부면을 덮고 있는 에폭시부를 더 포함할 수 있다. The package module according to the above characteristics may further include an epoxy part covering the outer surface of each of the first and second coupling parts.

상기 제1 및 제2 결합부와 상기 에폭시부는 상기 베이스 기판의 상면에 에폭시 솔더 페이스트를 도포한 후 열처리하여 형성될 수 있다.The first and second coupling portions and the epoxy portion may be formed by applying an epoxy solder paste to the upper surface of the base substrate and then performing heat treatment.

상기 에폭시 솔더 페이스트는 Sn-Bi 합금 기반의 에폭시 솔더 페이스트일 수 있다.The epoxy solder paste may be a Sn-Bi alloy-based epoxy solder paste.

상기 몰딩부는 상기 제1 및 제2 결합부 사이에 충진될 수 있다.The molding part may be filled between the first and second coupling parts.

상기 패키지 모듈은 배터리 보호 모듈일 수 있다. The package module may be a battery protection module.

이러한 특징에 따르면, 트랜지스터 패키지는 리드 프레임이 아닌 결합부를 이용하여 베이스 기판에 직접 실장되므로, 리드 프레임에 의해 발생하는 배선 저항이 줄어든다. 이로 인해, 리드 프레임으로 인한 신호 손실이나 발열 현상이 크게 줄어든다. According to this feature, since the transistor package is directly mounted on the base substrate using a coupling portion instead of a lead frame, wiring resistance generated by the lead frame is reduced. Accordingly, signal loss or heat generation due to the lead frame is greatly reduced.

또한 리드 프레임으로 인한 패키지 모듈의 두께 증가가 없으므로, 패키지 모듈의 소형화가 용이하게 실현된다. In addition, since there is no increase in the thickness of the package module due to the lead frame, miniaturization of the package module is easily realized.

또한, 패키지 모듈은 에폭시를 함유하는 전극용 조성물을 이용하여 베이스 기판에 실장되므로, 플럭스가 존재하지 않는다. 이로 인해, 제조된 패키지 모듈에 추가적인 열처리 공정이 행해지더라도 열경화성인 에폭시에 의해 패키지 모듈 내의 결합부의 결합 상태를 단선 등의 불량 없이 안정적으로 유지된다. In addition, since the package module is mounted on the base substrate using a composition for electrodes containing an epoxy, flux is not present. For this reason, even if an additional heat treatment process is performed on the manufactured package module, the bonding state of the coupling part in the package module is stably maintained without defects such as disconnection by the thermosetting epoxy.

추가로, 베이스 기판 내부에 위치한 전송 선로를 이용해 신호 전송이 이루어지므로, 베이스 기판의 외부에 위치하는 와이어의 개수가 크게 줄어든다. 이에 따라, 몰딩부의 형성 시 와이어가 손상되거나 와이어의 접촉 상태가 파손되는 문제가 크게 줄어들고, 와이어 형상으로 인한 부피 증가가 감소한다. 따라서, 패키지 모듈 소형화를 더욱 용이하게 이루어질 수 있다. In addition, since signal transmission is performed using a transmission line located inside the base substrate, the number of wires located outside the base substrate is greatly reduced. Accordingly, a problem in which the wire is damaged or the contact state of the wire is broken when the molding part is formed is greatly reduced, and the volume increase due to the shape of the wire is reduced. Accordingly, the miniaturization of the package module can be made more easily.

또한, 와이어 개수의 감소로 인한 배선 저항의 감소로 인해, 저저항의 패키지 모듈의 실현이 용이하게 이루어질 수 있다.In addition, due to a decrease in wiring resistance due to a decrease in the number of wires, a low-resistance package module can be easily realized.

도 1은 본 발명의 일 실시예에 따른 패키지 모듈의 평면도이다.
도 2은 도 1을 일 방향을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 패키지 모듈이 구비된 배터리 보호 회로의 회로도이다. 1 is a plan view of a package module according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating FIG. 1 taken along one direction.
3 is a circuit diagram of a battery protection circuit provided with the package module of FIG. 1 .

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명하는데 있어서, 해당 분야에 이미 공지된 기술 또는 구성에 대한 구체적인 설명을 부가하는 것이 본 발명의 요지를 불분명하게 할 수 있다고 판단되는 경우에는 상세한 설명에서 이를 일부 생략하도록 한다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 실시예들을 적절히 표현하기 위해 사용된 용어들로서, 이는 해당 분야의 관련된 사람 또는 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, if it is determined that adding a detailed description of a technique or configuration already known in the relevant field may make the gist of the present invention unclear, some of it will be omitted from the detailed description. In addition, the terms used in this specification are terms used to properly express the embodiments of the present invention, which may vary according to a person or custom in the relevant field. Accordingly, definitions of these terms should be made based on the content throughout this specification.

여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 '포함하는'의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.The terminology used herein is for the purpose of referring to specific embodiments only, and is not intended to limit the invention. As used herein, the singular forms also include the plural forms unless the phrases clearly indicate the opposite. As used herein, the meaning of 'comprising' specifies a particular characteristic, region, integer, step, operation, element and/or component, and other specific characteristic, region, integer, step, operation, element, component, and/or group. It does not exclude the existence or addition of

이하, 첨부된 도면을 참고하여 본 발명의 일 실시예에 따른 패키지 모듈에 대해서 설명하도록 한다.Hereinafter, a package module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고하여, 본 예의 패키지 모듈(100)은 베이스 기판(10), 베이스 기판 위에 실장되어 있는 트랜지스터 패키지(20), 베이스 기판(10)과 트랜지스터 패키지(20) 사이에 위치하는 복수 개의 결합부(S11), 결합부(S11)의 외주면을 감싸고 있는 에폭시부(S12), 트랜지스터 패키지(20) 위에 위치하는 제어칩(30), 베이스 기판(10)와 제어칩(30) 사이의 전기적 및 물리적인 연결을 위한 제1 와이어(W11)와 제2 와이어(W12), 그리고 베이스 기판(10) 상부에 위치하여 베이스 기판(10)에 위치하는 트랜지스터 패키지(20)와 제어칩(30)을 완전히 에워싸게 봉지하는 몰딩부(40)를 구비할 수 있다.First, with reference to FIGS. 1 and 2 , the package module 100 of this example includes a base substrate 10 , a transistor package 20 mounted on the base substrate, and between the base substrate 10 and the transistor package 20 . A plurality of coupling parts S11 positioned, an epoxy part S12 surrounding the outer circumferential surface of the coupling part S11, a control chip 30 positioned on the transistor package 20, a base substrate 10, and a control chip 30 ) for electrical and physical connection between the first wire (W11) and the second wire (W12), and the transistor package 20 and the control chip positioned on the base substrate 10 and positioned on the base substrate 10 A molding unit 40 for completely enclosing and sealing the 30 may be provided.

베이스 기판(10)은 본 예의 패키지 모듈(100)의 바닥을 이루는 부분일 수 있고, 경성 인쇄회로기판(HPCB, hard printed circuit board)이나 연성 인쇄회로기판(FPCB, flexible printed circuit board)와 같은 인쇄회로기판(PCB), 세라믹 기판 또는 금속 기판 등일 수 있으나, 이에 한정되는 것은 아니다.The base substrate 10 may be a part forming the bottom of the package module 100 of this example, and printing such as a hard printed circuit board (HPCB) or a flexible printed circuit board (FPCB). It may be a circuit board (PCB), a ceramic substrate, or a metal substrate, but is not limited thereto.

이러한 베이스 기판(10)은 그 위에 실장되어 있는 트랜지스터 패키지(20) 및 제어칩(30)과의 전기적 및 물리적인 연결을 위해 그리고 외부 장치와의 신호 입출력을 위하여 패드(pad)와 신호선과 같은 전송 선로 등을 구비할 수 있다.This base substrate 10 is for electrical and physical connection with the transistor package 20 and the control chip 30 mounted thereon, and for signal input/output with an external device, such as a pad and a signal line. A line may be provided.

즉, 도 1 및 2에 도시한 것처럼, 베이스 기판(10)은 하면에 위치하는 패드(예, 제1 패드)(P11) 및 상면에 위치하는 패드(예, 제2 패드), 그리고, 내부(즉, 상면과 하면 사이)에 위치하는 전송 선로(L11)을 구비할 수 있다.That is, as shown in FIGS. 1 and 2 , the base substrate 10 includes a pad (eg, a first pad) P11 positioned on a lower surface, a pad (eg, a second pad) positioned on an upper surface, and an inner ( That is, the transmission line L11 located between the upper surface and the lower surface) may be provided.

베이스 기판(10)의 하면에 위치하는 제1 패드(P11)는 복수 개일 수 있고, 트랜지스터 패키지(20)와 제어칩(30)의 동작을 위한 구동 전압과 접지 전압 등과 같이 트랜지스터 패키지(20)와 제어칩(30)을 구동하기 위한 구동 전원과 구동 신호를 외부로부터 인가받는 입력 패드 및 트랜지스터 패키지(20)와 제어칩(30)에서 출력되는 출력신호를 외부로 출력하기 위한 출력 패드를 구비할 수 있다.There may be a plurality of first pads P11 positioned on the lower surface of the base substrate 10 , and the first pads P11 are connected to the transistor package 20 and the transistor package 20 , such as a driving voltage and a ground voltage for operating the control chip 30 . An input pad for receiving driving power and a driving signal for driving the control chip 30 from the outside and an output pad for outputting an output signal output from the transistor package 20 and the control chip 30 to the outside may be provided. have.

베이스 기판(10)의 상면에 위치하는 제2 패드(P12) 역시 복수 개일 수 있다.There may also be a plurality of second pads P12 positioned on the upper surface of the base substrate 10 .

이러한 제2 패드(P12)는 제어칩(30)과 베이스 기판(10) 사이의 전기적인 연결을 위한 것이다.The second pad P12 is for electrical connection between the control chip 30 and the base substrate 10 .

이러한 일부 제2 패드(P12)는 제1 와이어(W11)와 전기적 및 물리적으로 연결될 수 있고, 나머지 일부 제2 패드(P12)는 제2 와이어(W12)와 전기적 및 물리적으로 연결될 수 있다.Some of the second pads P12 may be electrically and physically connected to the first wire W11 , and some of the remaining second pads P12 may be electrically and physically connected to the second wire W12 .

이러한 제1 패드(P11)와 제2 패드(P12)는 금, 은 또는 구리와 같은 도전성 물질을 함유하여 안정적이고 손실이 낮은 신호의 전송이 이루어질 수 있도록 한다.The first pad P11 and the second pad P12 contain a conductive material such as gold, silver, or copper, so that a stable and low loss signal can be transmitted.

베이스 기판(10)의 내부에 위치하고 있는 전송 선로(L11) 역시 신호 전송을 위한 것으로서, 도전성 물질을 함유할 수 있다.The transmission line L11 located inside the base substrate 10 is also for signal transmission and may contain a conductive material.

이러한 전송 선로(L11) 역시 복수 개로 이루어져 있어, 제1 패드(P11)와 제2 패드(12)와의 전기적 및 물리적인 연결, 제1 패드(P11)와 트랜지스터 패키지(20)와의 전기적 및 물리적인 연결, 그리고 제2 패드(P12)와 트랜지스터 패키지(20)와의 전기적 및 물리적인 연결을 실시할 수 있다.The transmission line L11 also consists of a plurality, so that the first pad P11 and the second pad 12 are electrically and physically connected, and the first pad P11 and the transistor package 20 are electrically and physically connected. , and electrical and physical connection between the second pad P12 and the transistor package 20 may be performed.

이를 위해, 일부 전송 선로(L11)는 제1 패드(P11)와 제2 패드(12) 사이에서 인접한 부분과 접하게 위치하여 해당 제1 패드(P11)와 제2 패드(P12)를 직접 물리적으로 연결할 수 있고, 일부 전송 선로(L11)는, 도 2에 도시한 것처럼, 제1 패드(P11)와 결합부(S11) 사이에서 인접한 부분과 접하게 위치하여 해당 제1 패드(P11)와 결합부(S11)를 직접 물리적으로 연결할 수 있다. To this end, some transmission lines L11 are positioned in contact with an adjacent portion between the first pad P11 and the second pad 12 to directly physically connect the first pad P11 and the second pad P12. As shown in FIG. 2 , some of the transmission lines L11 are positioned in contact with an adjacent portion between the first pad P11 and the coupling portion S11 and the corresponding first pad P11 and the coupling portion S11 ) can be directly physically connected.

또한, 나머지 일부 전송 선로(L11)는 제2 패드(P12)와 결합부(S11) 사이에서 인접한 부분과 접하게 위치하여 해당 제2 패드(P12)와 결합부(S11)를 직접 물리적으로 연결할 수 있다. In addition, some of the remaining transmission lines L11 may be positioned in contact with an adjacent portion between the second pad P12 and the coupling unit S11 to directly physically connect the second pad P12 and the coupling unit S11. .

이와 같이, 베이스 기판(10) 내부에 위치하는 복수 개의 전송 선로(L11)로 인해, 베이스 기판(10) 외부로 노출되는 전송 선로의 수가 크게 감소하여 신호 전송 시 잡음에 의한 전송 손실이 크게 감소하며, 외부 충격으로 인해 전송 선로(L11)의 접촉 상태가 해제되거나 손상되어 정상적인 신호 전송이 이루어지지 않는 문제가 크게 줄어든다.As described above, due to the plurality of transmission lines L11 located inside the base substrate 10, the number of transmission lines exposed to the outside of the base substrate 10 is greatly reduced, so that transmission loss due to noise during signal transmission is greatly reduced. , a problem in which a normal signal transmission is not performed due to the release or damage of the contact state of the transmission line L11 due to an external impact is greatly reduced.

트랜지스터 패키지(20)는 트랜지스터가 구비되어 있고 제2 와이어(W12)를 통해 제어칩(30)으로부터 인가되는 제어 신호를 수신하여 해당 동작을 수행할 수 있다.The transistor package 20 includes a transistor and may receive a control signal applied from the control chip 30 through the second wire W12 to perform a corresponding operation.

이러한 트랜지스터 패키지(20)는 금속 산화막 반도체 전계효과 트랜지스터[모스펫, MOSFET(metal oxide semiconductor field-effect transistor)]를 구비할 수 있다.The transistor package 20 may include a metal oxide semiconductor field-effect transistor (MOSFET, a metal oxide semiconductor field-effect transistor).

본 예에서, 이러한 트랜지스터 패키지(20)는 리드 프레임을 이용하여 베이스 기판(10)에 실장되는 대신 결합부(S11)를 이용하여 베이스 기판(10)에 직접 실장 될 수 있다.In this example, the transistor package 20 may be directly mounted on the base substrate 10 using the coupling portion S11 instead of being mounted on the base substrate 10 using a lead frame.

결합부(S11)는 베이스 기판(10) 위에 위치한 패드(미도시)와 트랜지스터 패키지(20)에 부착된 단자[예, 솔더볼(solder ball)]가 서로 접합되어 일체로 된 부분으로서, 베이스 기판(10)의 해당 패드를 통해 베이스 기판(10)과 트랜지스터 패키지(20)의 전기적인 연결을 수행할 수 있다. The coupling part S11 is a part in which a pad (not shown) positioned on the base substrate 10 and a terminal (eg, a solder ball) attached to the transistor package 20 are bonded to each other to form an integral body, and the base substrate ( The electrical connection between the base substrate 10 and the transistor package 20 may be performed through the corresponding pad of 10).

따라서, 이러한 결합부(S11)는 제1 패드(P11)와 연결되는 제1 결합부와 트랜지스터 패키지(20)와 연결되는 제2 결합부로 구분될 수 있다. Accordingly, the coupling part S11 may be divided into a first coupling part connected to the first pad P11 and a second coupling part connected to the transistor package 20 .

몰딩부(40)는 인접한 두 결합부(S11) 사이에도 충진되어 있어, 이러한 제1 결합부와 제2 결합부 사이에도 몰딩부(40)가 충진될 수 있다.Since the molding part 40 is also filled between the two adjacent coupling parts S11 , the molding part 40 may be filled also between the first coupling part and the second coupling part.

결합부(S11)는 주석(Sn)-비스무스(Bi)-은(Ag)을 함유하거나 은(Ag)-구리(Cu)을 함유할 수 있다.The coupling portion S11 may contain tin (Sn)-bismuth (Bi)-silver (Ag) or silver (Ag)-copper (Cu).

에폭시부(S12)는 절연 물질인 에폭시(epoxy)로 이루어질 수 있다.The epoxy part S12 may be made of an insulating material such as epoxy.

에폭시부(S12)는 트랜지스터 패키지(20)와 베이스 기판(10) 사이에 위치하여 외부로 노출되어 있는 결합부(S11)와 외주면을 감싸게 위치할 수 있다.The epoxy part S12 may be positioned between the transistor package 20 and the base substrate 10 to surround the coupling part S11 exposed to the outside and an outer circumferential surface.

따라서, 도 2에 도시한 것처럼, 에폭시부(S12)는 노출된 결합부(S11)의 외주면 및 결합부(S11)의 주변부, 즉 결합부(S11)와 인접해 있는 트랜지스터 패키지(20)의 하부면, 그리고 결합부(S11)와 인접해 있는 베이스 기판(20)의 상부면에 위치할 수 있다.Accordingly, as shown in FIG. 2 , the epoxy part S12 is the exposed outer peripheral surface of the coupling part S11 and the periphery of the coupling part S11 , that is, the lower part of the transistor package 20 adjacent to the coupling part S11 . surface, and may be located on the upper surface of the base substrate 20 adjacent to the coupling portion S11.

이때, 복수 개의 결합부(S11)는 서로 이격되게 위치하므로, 에폭시부(S12) 역시 인접한 에폭시부(S12)와 이격되게 위치하지만, 경우에 따라 인접한 두 에폭시부(S12)는 서로 연결될 수 있다.At this time, since the plurality of coupling parts S11 are spaced apart from each other, the epoxy part S12 is also positioned to be spaced apart from the adjacent epoxy part S12, but in some cases, the two adjacent epoxy parts S12 may be connected to each other.

이와 같이, 절연성을 갖는 에폭시부(S12)가 결합부(S11)를 중심으로 한 주변에 위치하여 결합부(S11)의 외주면과 주변부를 코팅하고 있으므로, 베이스 기판(10)과 결합부(S11) 사이, 트랜지스터 패키지(20)와 결합부(S11)의 접합 상태가 에폭시부(S12)에 의해 보호된다. 따라서, 이들 접합 부분의 접합 상태가 손상되거나 파손되는 문제가 크게 줄어든다.As described above, since the epoxy part S12 having insulating properties is located around the coupling part S11 to coat the outer peripheral surface and the periphery of the coupling part S11, the base substrate 10 and the coupling part S11. In the meantime, the bonding state between the transistor package 20 and the coupling portion S11 is protected by the epoxy portion S12 . Accordingly, the problem that the joint state of these joint portions is damaged or broken is greatly reduced.

이러한 에폭시부(S12)는 베이스 기판(10) 위에 전극용 조성물을 인쇄하고 그 위에 솔더볼을 구비한 트랜지스터 패키지(20)를 위치시킨 후 열처리하여 제작할 수 있다.The epoxy part S12 may be manufactured by printing a composition for an electrode on the base substrate 10 , placing the transistor package 20 having a solder ball thereon, and then heat-treating it.

이때, 전극용 조성물은 금(Au), 은(Ag), 구리(Cu), 주석(Sn), 비스무스(Bi), 납(Sb) 등과 같은 적어도 하나의 금속을 함유하고 있는 금속 분말과 액상의 에폭시를 함유하고 있고, 추가로 철(Fe)을 함유할 수 있다. At this time, the composition for an electrode is a metal powder containing at least one metal, such as gold (Au), silver (Ag), copper (Cu), tin (Sn), bismuth (Bi), lead (Sb), and a liquid It contains an epoxy, and may further contain iron (Fe).

전극용 조성물은 10wt% 내지 90wt%의 금속 분말과 90wt% 내지 10wt%의 에폭시를 함유할 수 있다. 본 예에서, 금속 분말은 베이스 기판(10)의 내열성에 따라 약 90℃ 내지 350℃의 녹는점(melting point)을 가질 수 있다.The composition for an electrode may contain 10 wt% to 90 wt% of metal powder and 90 wt% to 10 wt% of epoxy. In this example, the metal powder may have a melting point of about 90°C to 350°C depending on the heat resistance of the base substrate 10 .

이러한 전극용 조성물은 스크린 인쇄법(screen printing)이나 직접 인쇄법(direct printing)을 이용하여 베이스 기판(10)의 해당 위치에 도포되어 전극 패턴을 형성할 수 있다. The composition for an electrode may be applied to a corresponding position of the base substrate 10 using screen printing or direct printing to form an electrode pattern.

스크린 인쇄법으로 전극 패턴을 형성할 경우, 금속 분말과 액상 에폭시를 함유한 금속 페이스트(metal paste)(여기서, 금속 분말과 액상 에폭시를 함유한 금속 페이스트는 '에폭시 솔더 페이스트'라 함)를 도포하여 전극 패턴을 형성할 수 있다. 이 경우, 도포된 전극 패턴을 건조하기 위한 별도의 열처리 공정은 생략될 수 있다.When forming an electrode pattern by screen printing, a metal paste containing metal powder and liquid epoxy is applied (herein, the metal paste containing metal powder and liquid epoxy is referred to as 'epoxy solder paste'). An electrode pattern can be formed. In this case, a separate heat treatment process for drying the applied electrode pattern may be omitted.

이러한 에폭시 솔더 페이스트는 Sn-Bi 합금 기반의 에폭시 솔더 페이스트일 수 있고, 한 예로서, 저온용 Sn-57.6wt%Bi-0.4wt%Ag 타입의 솔더 분말(88wt%)과 에폭시(12wt%)을 함유할 수 있다.Such an epoxy solder paste may be an epoxy solder paste based on a Sn-Bi alloy, and as an example, low-temperature Sn-57.6wt%Bi-0.4wt%Ag type solder powder (88wt%) and epoxy (12wt%) may contain.

열처리 공정 시 열처리 온도와 열처리 시간은 전극 패턴에 함유된 금속 분말의 종류에 따라 정해질 수 있다. During the heat treatment process, the heat treatment temperature and heat treatment time may be determined according to the type of metal powder contained in the electrode pattern.

베이스 기판(10)에 도포된 전극 패턴에 열처리 공정이 행해짐에 따라, 전극 패턴 속에 함유된 금속과 트랜지스터 패키지(20)의 하부에 위치한 솔더볼이 녹아, 전극 패턴과 트랜지스터 패키지(20)의 솔더볼은 전기적 및 물리적으로 연결되어 베이스 기판(10)와 트랜지스터 패키지(20) 사이에 결합부(S11)을 형성하게 된다.As the heat treatment process is performed on the electrode pattern applied to the base substrate 10, the metal contained in the electrode pattern and the solder ball located under the transistor package 20 are melted, and the electrode pattern and the solder ball of the transistor package 20 are electrically and physically connected to form a coupling portion S11 between the base substrate 10 and the transistor package 20 .

또한, 이러한 열처리 공정 중에 전극 패턴에 함유된 금속보다 낮은 녹는점을 갖는 에폭시 역시 녹게 된다. In addition, during this heat treatment process, the epoxy having a lower melting point than the metal contained in the electrode pattern is also melted.

따라서, 결합부(S11)의 외주면으로 액상의 에폭시가 배출되어, 에폭시가 결합부(S11)의 외주면과 그 주변을 위치할 수 있다. 에폭시는 흘러내림 현상으로 인해, 결합부(S11)의 외주면의 하단으로 갈수록 두껍게 결합부(S11)의 표면을 덮을 수 있다.Accordingly, the liquid epoxy is discharged to the outer circumferential surface of the coupling portion S11, and the epoxy may be positioned on the outer circumferential surface of the coupling portion S11 and its periphery. The epoxy may cover the surface of the coupling portion S11 thicker toward the lower end of the outer circumferential surface of the coupling portion S11 due to the flow-down phenomenon.

본 예에서, 에폭시부(S12)를 위한 에폭시는 열경화성 에폭시로서, 열처리 공정이 완료되면 경화되어 에폭시부(S12)가 형성될 수 있다.In this example, the epoxy for the epoxy part (S12) is a thermosetting epoxy, and when the heat treatment process is completed, it may be cured to form the epoxy part (S12).

제어칩(30)은 트랜지스터 패키지(20)의 상면 위에 접착제 등을 통해 위치할 수 있다. The control chip 30 may be positioned on the upper surface of the transistor package 20 through an adhesive or the like.

이러한 제어칩(30)은 이미 기술한 것처럼, 트랜지스터 패키지(20)의 동작을 제어하는 제어 장치일 수 있다.The control chip 30 may be a control device for controlling the operation of the transistor package 20 as described above.

이러한 제어칩(30)에는 제1 와이어(W11) 및 제2 와이어(W12)와의 연결을 위한 패드(제3 패드)(P13)를 구비할 수 있다. The control chip 30 may include a pad (third pad) P13 for connection with the first wire W11 and the second wire W12.

제1 와이어(W11)와 제2 와이어(W12)는 각각 금과 같은 금속을 함유한 도전성 물질을 함유할 수 있고, 신호 전송을 위한 것이다.The first wire W11 and the second wire W12 may each contain a conductive material containing a metal such as gold, and are for signal transmission.

본 예에서, 도 1에 도시한 것처럼, 제1 및 제2 와이어(W11, W12)는 제어칩(30)과 제2 패드(P12) 사이의 전기적 및 물리적인 연결을 위한 것이다.In this example, as shown in FIG. 1 , the first and second wires W11 and W12 are for electrical and physical connection between the control chip 30 and the second pad P12 .

좀 더 구체적으로, 제1 와이어(W11)는 제어칩(30)과 베이스 기판(10)의 제1 패드(P11)를 서로 전기적 연결을 위한 것이다. 따라서, 제어칩(30)은 제1 와이어(W11), 전송 선로(L11) 및 제1 패드(P11)를 통해, 베이스 기판(10)을 통해 외부로부터 신호를 입력 받거나 외부로 신호를 출력할 수 있다.More specifically, the first wire W11 is for electrically connecting the control chip 30 and the first pad P11 of the base substrate 10 to each other. Accordingly, the control chip 30 may receive a signal from the outside through the base substrate 10 or output a signal to the outside through the first wire W11, the transmission line L11, and the first pad P11. have.

제2 와이어(W12)는 제어칩(30)과 트랜지스터 패키지(20)의 결합부(S11)를 서로 전기적 연결을 위한 것이다. 따라서, 제어칩(30)은 제2 와이어(W12), 제2 패드(P12) 및 전송 선로(L11)을 통해, 트랜지스터 패키지(20)로 제어 신호를 인가할 수 있다. The second wire W12 is for electrically connecting the control chip 30 and the coupling portion S11 of the transistor package 20 to each other. Accordingly, the control chip 30 may apply a control signal to the transistor package 20 through the second wire W12 , the second pad P12 , and the transmission line L11 .

이러한 제1 와이어(W11)와 제2 와이어(W12) 각각의 일측은 제어칩(30)에 위치한 해당 제3 패드(P13)에 연결될 수 있고, 타측은 베이스 기판(10)의 해당 제2 패드(P12)에 연결될 수 있다.One side of each of the first wire W11 and the second wire W12 may be connected to the corresponding third pad P13 located on the control chip 30 , and the other end thereof may be connected to the corresponding second pad of the base substrate 10 ( P12) can be connected.

몰딩부(40)는 노출된 베이스 기판(10)의 부분과 베이스 기판(10) 위치하는 전기전자 소자(20, 30)를 외부 충격이나 이물질로부터 보호하기 위한 것으로서, EMC(epoxy molding compound)로 이루어질 수 있다. The molding part 40 is to protect the exposed portion of the base substrate 10 and the electrical and electronic devices 20 and 30 positioned on the base substrate 10 from external impact or foreign substances, and is made of an EMC (epoxy molding compound). can

따라서, 몰딩부(40)는 베이스 기판(10)의 노출된 상면, 제2 패드(P12) 위, 노출된 에폭시부(S12)의 외부면, 트랜지스터 패키지(20), 제어칩(30)의 노출된 면 및 제어칩(30)의 상면에 위치한 제3 패드(P13) 등 외부로 노출된 모든 면 위에 위치할 수 있다. Accordingly, the molding part 40 is the exposed upper surface of the base substrate 10 , the second pad P12 , the exposed outer surface of the epoxy part S12 , the transistor package 20 , and the control chip 30 is exposed. It may be positioned on all surfaces exposed to the outside, such as the first surface and the third pad P13 positioned on the upper surface of the control chip 30 .

이로 인해, 몰딩부(40) 속에 위치하는 트랜지스터 패키지(20)와 제어칩(30)의 위치 각 패드(P12, P13)의 위치 및 연결 상태, 제1 와이어(W11)와 제2 와이어(W12)의 위치 및 연결 상태, 그리고 결합부(S11)와 에폭시부(S12)의 연결 상태가 안정적으로 유지되어, 단선 등으로 인한 불량의 발생이 방지되거나 감소될 수 있다.For this reason, the position of the transistor package 20 and the control chip 30 positioned in the molding unit 40 , the position and connection state of each pad P12 and P13 , and the first wire W11 and the second wire W12 . The position and connection state of the , and the connection state of the coupling part S11 and the epoxy part S12 are stably maintained, so that the occurrence of defects due to disconnection or the like can be prevented or reduced.

이러한 본 예의 패키지 모듈(100)에서 트랜지스터 패키지(20)는 리드 프레임을 이용하지 않고 결합부(S11)를 이용하여 베이스 기판(10)에 직접 실장되므로, 베이스 기판(10)의 배선 저항이 크게 감소하고 이로 인해 패키지 모듈(100)의 전체적인 저항도 역시 줄어든다. In the package module 100 of this example, since the transistor package 20 is directly mounted on the base substrate 10 using the coupling portion S11 without using a lead frame, the wiring resistance of the base substrate 10 is greatly reduced. and thus the overall resistance of the package module 100 is also reduced.

이로 인해, 리드 프레임에서 발생되는 발열 현상이 감소하며 신호의 손실이 크게 줄어든다.Due to this, the heat generated in the lead frame is reduced and signal loss is greatly reduced.

또한, 리드 프레임으로 인한 패키지 모듈(100)의 두께 증가가 없어지므로, 패키지 모듈(100)의 소형화가 실현될 수 있다.In addition, since there is no increase in the thickness of the package module 100 due to the lead frame, miniaturization of the package module 100 can be realized.

리드 프레임을 이용하여 베이스 기판에 트랜지스터 패키지가 실장된 비교예의 패키지 모듈일 경우, 비교예에 따른 패키지 모듈을 다른 장치나 기판에 실장할 때 추가적인 열처리 공정이 이루어지게 된다.In the case of the package module of the comparative example in which the transistor package is mounted on a base substrate using a lead frame, an additional heat treatment process is performed when the package module according to the comparative example is mounted on another device or substrate.

이때, 리드 프레임과 트랜지스터 패키지의 단자 사이에 위치한 땜납은 납뿐만 아니라 플럭스(flux)를 구비하고 있어, 추가적인 열처리 공정으로 인한 납뿐만 아니라 정상적으로 세척되지 않고 잔존하는 플럭스도 함께 녹게 된다.At this time, the solder positioned between the lead frame and the terminal of the transistor package includes not only lead but also flux, so that not only lead due to the additional heat treatment process but also the flux remaining without being cleaned normally are melted together.

따라서, 플러스가 녹아 기화되는 현상이 발생하고, 이러한 플럭스의 기화 현상으로 인해, 땜납 부분이 떨어져 나가거나 인접한 땜납 부분이 서로 결합되는 등의 문제가 발생하였다,Therefore, a phenomenon in which the plus is melted and vaporized occurs, and due to the vaporization of the flux, problems such as separation of the solder portion or bonding of adjacent solder portions to each other occurred.

하지만, 본 예의 경우, 결합부(S11) 외부면이 열경화성인 에폭시로 도포되어 있고 기포를 발생하는 플럭스가 존재하지 않으므로, 패키지 모듈(100)에 추가적인 열처리 공정이 행해져도 결합부(S11)의 결합 상태는 안정적으로 유지된다. However, in this example, since the outer surface of the coupling part S11 is coated with thermosetting epoxy and there is no flux generating bubbles, even if an additional heat treatment process is performed on the package module 100, the coupling of the coupling part S11 is performed. The state remains stable.

추가로, 베이스 기판(10) 내부에 위치한 전송 선로(L11)를 이용해 신호 전송이 이루어지므로, 베이스 기판(10)의 외부에 위치하는 와이어의 개수가 크게 줄어든다. 이에 따라, 몰딩부(40)의 형성 시 와이어가 손상되거나 와이어의 접촉 상태가 파손되는 문제가 크게 줄어들고, 와이어 형상으로 인한 부피 증가가 감소한다. 따라서, 패키지 모듈(1)의 소형화를 더욱 용이하게 이루어질 수 있다. In addition, since signal transmission is performed using the transmission line L11 located inside the base substrate 10 , the number of wires located outside the base substrate 10 is greatly reduced. Accordingly, when the molding part 40 is formed, the problem that the wire is damaged or the contact state of the wire is broken is greatly reduced, and the volume increase due to the shape of the wire is reduced. Accordingly, the miniaturization of the package module 1 can be made more easily.

또한, 와이어 개수의 감소로 인한 배선 저항의 감소로 인해, 저저항의 패키지 모듈(100)의 실현이 용이하게 이루어질 수 있다.In addition, due to a decrease in wiring resistance due to a decrease in the number of wires, the low-resistance package module 100 can be easily realized.

이러한 구조를 갖는 패키지 모듈(100)은 패키지 모듈(100)이 장착된 해당 기기의 배터리를 보호하는 배터리 보호 회로(200)의 일부인 배터리 보호 모듈로 기능할 수 있다.The package module 100 having such a structure may function as a battery protection module that is a part of the battery protection circuit 200 that protects the battery of the device in which the package module 100 is mounted.

이런 경우, 패키지 모듈(100)은 도 3과 같은 등가 회로를 구성할 수 있다.In this case, the package module 100 may constitute an equivalent circuit as shown in FIG. 3 .

즉, 도 3을 참고하면, 본 예의 패키지 모듈(100)은 총 5개의 입출력 단자(Vcc, Vss, S1, S2, CS)를 구비하고 있으므로, 입출력 패드로 기능하는 제1 패드(P11)는 각각 이들 입출력 단자와 연결될 수 있다. That is, referring to FIG. 3 , since the package module 100 of this example has a total of five input/output terminals Vcc, Vss, S1, S2, CS, the first pad P11 functioning as an input/output pad is each It can be connected to these input/output terminals.

이때, Vcc 단자는 (+)전원 단자, Vss 단자는 (-)전원단자, S1 단자와 S2 단자는 입출력단자, 그리고 CS 단자는 칩 선택 단자일 수 있다.In this case, the Vcc terminal may be a (+) power terminal, the Vss terminal may be a (-) power terminal, the S1 and S2 terminals may be input/output terminals, and the CS terminal may be a chip selection terminal.

또한, 본 예의 트랜지스터 패키지(20)는 드레인 단자가 서로 연결된 드레인 공통 구조의 제1 트랜지스터(즉, MOSFET)(Tr1)와 제2 트랜지스터(Tr2)를 구비할 수 있다.In addition, the transistor package 20 of this example may include a first transistor (ie, MOSFET) Tr1 and a second transistor Tr2 having a common drain structure in which drain terminals are connected to each other.

따라서, 도 3에 도시한 배터리 보호 회로(200)는 배터리 전원(B+)의 양단에 직렬로 연결되어 있는 저항(R1)과 커패시터(C1), 배터리 보호 모듈(즉, 패키지 모듈)(100), 배터리 전원(B+)의 (+)단자에 연결된 제1 외부 연결단자(PAC+), 배터리 보호 모듈(100)에 연결된 제2 외부 연결단자(PAC-), 그리고 배터리 보호 모듈(100)과 제2 외부 연결단자(PAC-) 사이에 연결된 저항(R2)을 구비할 수 있다.Accordingly, the battery protection circuit 200 shown in FIG. 3 includes a resistor R1 and a capacitor C1 connected in series to both ends of the battery power B+, a battery protection module (ie, a package module) 100, The first external connection terminal (PAC+) connected to the (+) terminal of the battery power source (B+), the second external connection terminal (PAC-) connected to the battery protection module 100, and the battery protection module 100 and the second external A resistor R2 connected between the connection terminals PAC- may be provided.

이때, 배터리 보호 모듈(100)에서, (+)전원 단자(Vcc)는 저항(R1)과 커패시터(C1)의 공통 단자에 연결될 수 있고, (-)전원 단자(Vss)와 제1 입출력 단자(S1)는 배터리 전원(+)의 (-)단자에 연결될 수 있고, 제2 입출력 단자(S2)는 제2 외부 연결단자(PAC-)에 연결될 수 있으며, 칩 선택 단자(CS)는 일측이 제2 외부 연결단자(PAC-)에 연결된 저항(R2)의 타측에 연결될 수 있다.At this time, in the battery protection module 100, the (+) power terminal (Vcc) may be connected to the common terminal of the resistor (R1) and the capacitor (C1), and the (-) power terminal (Vss) and the first input/output terminal ( S1) may be connected to the (-) terminal of the battery power source (+), the second input/output terminal (S2) may be connected to the second external connection terminal (PAC-), and the chip selection terminal (CS) has one side 2 It may be connected to the other side of the resistor R2 connected to the external connection terminal (PAC-).

이때, 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)는 배터리의 충전과 방전을 제어하기 위한 것이다. 따라서, 이때, 제1 외부 연결단자(PAC+)와 제2 외부 연결단자(PAC-)는 배터리의 충전 시에는 충전기에 연결될 수 있고, 배터리의 방전 시에는 외부 전자기기(예, 휴대 단말기)의 전원 단자에 연결되어 해당 외부 전자기기의 충전이 이루어질 수 있도록 한다.At this time, the first external connection terminal (PAC+) and the second external connection terminal (PAC-) are for controlling charging and discharging of the battery. Accordingly, at this time, the first external connection terminal (PAC+) and the second external connection terminal (PAC-) may be connected to the charger when the battery is charged, and when the battery is discharged, the power of the external electronic device (eg, a portable terminal) It is connected to the terminal so that the corresponding external electronic device can be charged.

제어칩(30)은 저항(R1)을 통해 인가되는 (+)전원 단자(Vcc)로 인가되는 배터리 전압(B+)의 크기를 감지하고, 저항(R2)을 통해 칩 선택 단자(CS)로 인가되는 전압을 이용하여 충방전 및 과전류 상태를 감지할 수 있다.The control chip 30 senses the magnitude of the battery voltage B+ applied to the (+) power supply terminal Vcc applied through the resistor R1, and is applied to the chip select terminal CS through the resistor R2. It is possible to detect charging/discharging and overcurrent status by using the applied voltage.

따라서, 제어칩(30)은 방전 동작 시 과방전 상태로 판단되면 제2 와이어(W12)를 통해 제1 트랜지스터(Tr1)의 제어 단자로 해당 상태의 제어 신호를 출력하여 제1 트랜지스터(Tr1)를 턴오프 시키고, 충전 동작 시 과충전 상태로 판단되면 다른 제2 와이어(W12)를 통해 제2 트랜지스터(Tr2)의 제어 단자로 해당 상태의 제어 신호를 출력하여 제2 트랜지스터(Tr2)를 턴오프 시킬 수 있다. Accordingly, when the control chip 30 determines that an overdischarge state is detected during the discharging operation, the control chip 30 outputs a control signal of the corresponding state to the control terminal of the first transistor Tr1 through the second wire W12 to control the first transistor Tr1. If it is turned off and it is determined that an overcharge state is detected during the charging operation, the second transistor Tr2 can be turned off by outputting a control signal of the corresponding state to the control terminal of the second transistor Tr2 through another second wire W12. have.

또한, 제어칩(30)은 과전류가 흐르는 경우, 충전 시에는 제2 트랜지스터(Tr2)를 턴오프 시키고, 방전시에는 제1 트랜지스터(Tr1)를 턴오프시킬 수 있다. Also, when an overcurrent flows, the control chip 30 may turn off the second transistor Tr2 during charging and turn off the first transistor Tr1 during discharge.

저항(R1, R2)은 또한 전류 제한 저항으로 기능할 수 있고, 커패시터(C1)는 전압 변동이나 외부 노이즈를 차단하는 기능을 수행할 수 있다.Resistors R1 and R2 may also function as current limiting resistors, and capacitor C1 may function to block voltage fluctuations or external noise.

따라서, 저항(R1)과 커패시터(C1)에 의해 제어칩(30)으로 인가되는 전원은 안정화될 수 있다. Accordingly, the power applied to the control chip 30 by the resistor R1 and the capacitor C1 may be stabilized.

제어칩(30)은 (-)전원 단자(Vss)로 인가되는 전압을 기준전압으로 설정할 수 있다.The control chip 30 may set the voltage applied to the negative (-) power terminal Vss as the reference voltage.

이러한 동작을 위해, 제어칩(30)는 내부에 기준전압 설정부, 기준전압과 충방전 전압을 비교하여 해당 제2 와이어(W12)를 통해 해당 트랜지스터(Tr1, Tr2)로 제어 신호를 출력하는 비교부, 과전류 검출부 및 충방전 검출부 등을 구비할 수 있다.For this operation, the control chip 30 compares the reference voltage setting unit therein, the reference voltage and the charging/discharging voltage, and outputs the control signal to the corresponding transistors Tr1 and Tr2 through the corresponding second wire W12. It may include a unit, an overcurrent detection unit, a charge/discharge detection unit, and the like.

발명의 각 실시예에 개시된 기술적 특징들은 해당 실시예에만 한정되는 것은 아니고, 서로 양립 불가능하지 않은 이상, 각 실시예에 개시된 기술적 특징들은 서로 다른 실시예에 병합되어 적용될 수 있다.The technical features disclosed in each embodiment of the invention are not limited only to the embodiment, and unless they are incompatible with each other, the technical features disclosed in each embodiment may be combined and applied to different embodiments.

이상, 본 발명의 패키지 모듈의 실시예들에 대해 설명하였다. 본 발명은 상술한 실시예 및 첨부한 도면에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자의 관점에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명의 범위는 본 명세서의 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.In the above, embodiments of the package module of the present invention have been described. The present invention is not limited to the above-described embodiments and the accompanying drawings, and various modifications and variations will be possible from the point of view of those of ordinary skill in the art to which the present invention pertains. Accordingly, the scope of the present invention should be defined not only by the claims of the present specification, but also by those claims and their equivalents.

100: 패키지 모듈 10: 베이스 기판
20: 트랜지스터 패키지 30: 제어칩
40: 몰딩부 P11: 제1 패드
P12: 제2 패드 P13: 제3 패드
W11: 제1 와이어 W12: 제2 와이어
L11: 전송 선로 S11: 결합부
S12: 에폭시부 100: package module 10: base board
20: transistor package 30: control chip
40: molding part P11: first pad
P12: second pad P13: third pad
W11: first wire W12: second wire
L11: transmission line S11: coupling part
S12: epoxy part

Claims (6)

하면에 위치하는 복수 개의 제1 패드 및 상면에 위치하는 복수 개의 제2 패드 및 내부에 위치하는 복수 개의 전송 선로를 구비한 베이스 기판;
상기 베이스 기판의 상면에 위치하는 트랜지스터 패키지;
상기 트랜지스터 패키지의 상면에 결합된 제어칩;
상기 트랜지스터 패키지의 하면과 상기 베이스 기판의 상면에 노출된 전송 선로의 사이에 위치하여, 노출된 전송 선로에 직접 연결되어 있는 제1 결합부 및 제2 결합부;
상기 베이스 기판의 노출된 상면에서 상기 트랜지스터 패키지와 상기 제어칩을 봉지하는 몰딩부; 및
각각 상기 트랜지스터 패키지와 상기 베이스 기판 사이에 위치하여, 외부로 노출되어 있는 상기 제1 결합부와 상기 제2 결합부 각각의 외부면을 덮고 있고, 서로 이격되어 있는 복수 개의 에폭시부 - 상기 에폭시부는 절연 물질이고, 각 에폭시부는 제1 결합부 및 상기 제2 결합부의 하단으로 갈수록 상기 제1 결합부 및 상기 제2 결합부를 두껍게 덮는 형태임 -
를 포함하고,
상기 제어칩과 상기 제1 패드는 상기 제어칩과 상기 제2 패드에 결합된 제1 와이어 및 상기 복수 개의 전송 선로 중에서 상기 제2 패드와 상기 제1 패드 사이에 연결된 제1 전송 선로를 통해 전기적으로 연결되고,
상기 트랜지스터 패키지와 상기 제1 패드는 상기 제1 결합부 및 상기 복수 개의 전송 선로 중에서 상기 제1 결합부와 상기 제1 패드 사이에 연결되어 있는 제2 전송 선로를 통해 전기적으로 연결되고,
상기 제어칩과 상기 트랜지스터 패키지는 상기 제어칩과 상기 제2 패드에 결합된 제2 와이어, 상기 복수 개의 전송 선로 중에서 상기 제2 패드와 연결된 제3 전송 선로 및 상기 제3 전송 선로에 연결되어 있는 상기 제2 결합부를 통해 전기적으로 연결되고,
상기 인접한 에폭시부 사이에는 상기 몰딩부가 위치하는
패키지 모듈. a base substrate having a plurality of first pads positioned on a lower surface, a plurality of second pads positioned on an upper surface, and a plurality of transmission lines positioned therein;
a transistor package positioned on an upper surface of the base substrate;
a control chip coupled to an upper surface of the transistor package;
a first coupling part and a second coupling part positioned between the lower surface of the transistor package and the transmission line exposed on the upper surface of the base substrate and directly connected to the exposed transmission line;
a molding part sealing the transistor package and the control chip on the exposed upper surface of the base substrate; and
A plurality of epoxy parts positioned between the transistor package and the base substrate, respectively, and covering external surfaces of the first and second coupling parts exposed to the outside, and spaced apart from each other - the epoxy part is insulated material, and each epoxy part is in a form to thickly cover the first coupling part and the second coupling part toward the lower end of the first coupling part and the second coupling part -
including,
The control chip and the first pad are electrically connected through a first wire coupled to the control chip and the second pad and a first transmission line connected between the second pad and the first pad among the plurality of transmission lines. connected,
The transistor package and the first pad are electrically connected through a second transmission line connected between the first coupling unit and the first pad among the first coupling unit and the plurality of transmission lines,
The control chip and the transistor package include a second wire coupled to the control chip and the second pad, a third transmission line connected to the second pad among the plurality of transmission lines, and a third transmission line connected to the third transmission line. Electrically connected through the second coupling portion,
The molding part is positioned between the adjacent epoxy parts.
package module. 삭제delete 제1 항에 있어서,
상기 제1 및 제2 결합부와 상기 에폭시부는 상기 베이스 기판의 상면에 에폭시 솔더 페이스트를 도포한 후 열처리하여 형성된 패키지 모듈.The method of claim 1,
The package module formed by heat-treating the first and second coupling parts and the epoxy part by applying an epoxy solder paste to the upper surface of the base substrate. 제3 항에 있어서,
상기 에폭시 솔더 페이스트는 Sn-Bi 합금 기반의 에폭시 솔더 페이스트인 패키지 모듈. 4. The method of claim 3,
The epoxy solder paste is a Sn-Bi alloy-based epoxy solder paste package module. 삭제delete 제1 항에 있어서,
상기 패키지 모듈은 배터리 보호 모듈인 패키지 모듈. The method of claim 1,
The package module is a battery protection module.
KR1020200119267A 2020-09-16 2020-09-16 Package module KR102423619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200119267A KR102423619B1 (en) 2020-09-16 2020-09-16 Package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119267A KR102423619B1 (en) 2020-09-16 2020-09-16 Package module

Publications (2)

Publication Number Publication Date
KR20220036724A KR20220036724A (en) 2022-03-23
KR102423619B1 true KR102423619B1 (en) 2022-07-22

Family

ID=80963679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119267A KR102423619B1 (en) 2020-09-16 2020-09-16 Package module

Country Status (1)

Country Link
KR (1) KR102423619B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103737A (en) * 2005-10-05 2007-04-19 Sharp Corp Semiconductor device
JP2010272609A (en) * 2009-05-20 2010-12-02 Panasonic Corp Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087444A (en) * 1999-12-31 2001-09-21 박종섭 Stacked buttom leaded plastic package and manufacturing method thereof
KR20130015393A (en) * 2011-08-03 2013-02-14 하나 마이크론(주) Semiconductor package and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103737A (en) * 2005-10-05 2007-04-19 Sharp Corp Semiconductor device
JP2010272609A (en) * 2009-05-20 2010-12-02 Panasonic Corp Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20220036724A (en) 2022-03-23

Similar Documents

Publication Publication Date Title
US11769621B2 (en) Inductor with an electrode structure
US8310064B2 (en) Semiconductor devices including voltage switchable materials for over-voltage protection
US6610923B1 (en) Multi-chip module utilizing leadframe
KR20010035579A (en) Semiconductor power modules and methods for manufacturing the same
TW201511207A (en) Semiconductor device
JP4775676B2 (en) Battery protection device
US8890329B2 (en) Semiconductor device
US4943842A (en) Semiconductor device with fuse function
US7361980B2 (en) Semiconductor device
KR100851048B1 (en) Usb memory package and the method for production the same
KR102423619B1 (en) Package module
US10645807B1 (en) Component attach on metal woven mesh
JP3993336B2 (en) Rechargeable battery protection circuit module
EP1179872A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
US7199468B2 (en) Hybrid integrated circuit device with high melting point brazing material
KR100331070B1 (en) Structure of chip size semiconductor package and fabricating method thereof
US11375623B2 (en) Battery protection circuit package and method of fabricating the same
JPH08222689A (en) Semiconductor device and manufacturing method thereof
CN217822777U (en) Packaging structure
JP2000003976A (en) Semiconductor device
CN114783885A (en) Module manufacturing method and module
JPH0834138B2 (en) Surge absorber
KR19990060949A (en) Chip size package and manufacturing method thereof
JPH10326963A (en) Package for semiconductor device and manufacture thereof
JPH02156508A (en) Surge absorber

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant