KR102421149B1 - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102421149B1
KR102421149B1 KR1020180000363A KR20180000363A KR102421149B1 KR 102421149 B1 KR102421149 B1 KR 102421149B1 KR 1020180000363 A KR1020180000363 A KR 1020180000363A KR 20180000363 A KR20180000363 A KR 20180000363A KR 102421149 B1 KR102421149 B1 KR 102421149B1
Authority
KR
South Korea
Prior art keywords
memory device
logical
physical address
data
read
Prior art date
Application number
KR1020180000363A
Other languages
English (en)
Other versions
KR20190082584A (ko
Inventor
김도훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180000363A priority Critical patent/KR102421149B1/ko
Priority to TW107129418A priority patent/TW201931363A/zh
Priority to US16/111,044 priority patent/US11068408B2/en
Priority to CN201811082229.9A priority patent/CN109992537B/zh
Publication of KR20190082584A publication Critical patent/KR20190082584A/ko
Priority to US17/233,210 priority patent/US20210232343A1/en
Application granted granted Critical
Publication of KR102421149B1 publication Critical patent/KR102421149B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Abstract

본 기술은 비휘발성 메모리 장치; 논리 어드레스 자료 구조에 기반하여 논리-물리 어드레스 맵핑 정보를 저장하도록 구성된 버퍼 메모리 장치; 및 캐시 메모리를 포함하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 호스트로부터 리드 커맨드 및 리드 논리 어드레스를 수신하고, 상기 논리 어드레스 자료 구조에 기반하여 상기 리드 논리 어드레스에 대응하는 상기 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치로부터 리드하여 상기 캐시 메모리에 캐싱하도록 구성된 호스트 제어부; 상기 캐시 메모리로부터 상기 리드 논리 어드레스에 맵핑되는 리드 물리 어드레스를 리드하도록 구성된 플래쉬 변환부; 및 상기 리드 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치로부터 상기 리드 커맨드에 대응하는 데이터를 리드하도록 구성된 플래쉬 제어부를 포함하는 메모리 시스템 및 그것의 동작 방법을 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 메모리 시스템 및 그것의 동작 방법에 관한 것으로, 보다 구체적으로는 버퍼 메모리 장치에 저장된 데이터를 고속으로 리드할 수 있도록 구성된 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
비휘발성 메모리 장치는 다수의 메모리 블록들을 포함할 수 있다. 또한 각각의 메모리 블록은 다수의 메모리 셀들을 포함하고 있고, 하나의 메모리 블록에 포함된 메모리 셀들은 동시에 소거 동작이 수행될 수 있다.
메모리 시스템은 호스트로부터 기입 커맨드(write command)와 논리 어드레스(logical address)를 입력 받은 경우 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 할당하고, 물리 어드레스(physical address)에 대응하는 비휘발성 메모리 장치의 저장 영역에 데이터를 기입할 수 있다.
메모리 시스템은 버퍼 메모리 장치에 논리 어드레스와 물리 어드레스 간의 맵핑 관계를 포함하는 물리-논리 어드레스 맵핑 정보(physical-logical address mapping information)를 저장할 수 있다. 또한 메모리 시스템은 호스트로부터 리드 커맨드가 입력된 때 버퍼 메모리 장치에 저장된 물리-논리 어드레스 맵핑 정보(physical-logical address mapping information)에 기초하여 비휘발성 메모리 장치에 저장된 데이터를 리드하여 호스트로 출력할 수 있다.
본 발명의 실시예는 버퍼 메모리 장치에 저장된 데이터를 고속으로 리드 할 수 있는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시예에 따른 메모리 시스템은, 비휘발성 메모리 장치; 논리 어드레스 자료 구조에 기반하여 논리-물리 어드레스 맵핑 정보를 저장하도록 구성된 버퍼 메모리 장치; 및 캐시 메모리를 포함하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 호스트로부터 리드 커맨드 및 리드 논리 어드레스를 수신하고, 상기 논리 어드레스 자료 구조에 기반하여 상기 리드 논리 어드레스에 대응하는 상기 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치로부터 리드하여 상기 캐시 메모리에 캐싱하도록 구성된 호스트 제어부; 상기 캐시 메모리로부터 상기 리드 논리 어드레스에 맵핑되는 리드 물리 어드레스를 리드하도록 구성된 플래쉬 변환부; 및 상기 리드 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치로부터 상기 리드 커맨드에 대응하는 데이터를 리드하도록 구성된 플래쉬 제어부를 포함한다.
본 발명의 실시예에 따른 메모리 시스템은, 비휘발성 메모리 장치; 논리-물리 어드레스 맵핑 정보를 저장하도록 구성된 버퍼 메모리 장치; 및 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 상기 버퍼 메모리 장치와 버스 사이에 연결된 캐시 메모리; 호스트와 상기 버스 사이에 연결되고, 상기 호스트로부터 논리 어드레스를 수신하고, 상기 버퍼 메모리 장치로부터 상기 논리 어드레스에 맵핑되는 물리 어드레스를 리드 하여 상기 캐시 메모리에 캐싱하도록 구성된 호스트 제어부; 상기 버스를 통해 상기 캐시 메모리로부터 상기 물리 어드레스를 수신하도록 구성된 플래쉬 변환부; 및 상기 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치를 제어하도록 구성된 플래쉬 제어부를 포함한다.
본 발명의 실시예에 따른 메모리 시스템의 동작 방법은, 호스트로부터 리드 커맨드 및 논리 어드레스를 수신하는 단계; 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보를 획득하기 위한 제1 커맨드를 이슈하는 단계; 상기 제1 커맨드에 응답하여 버퍼 메모리 장치로부터 출력된 상기 논리-물리 어드레스 맵핑 정보를 캐시 메모리에 캐싱하는 단계; 상기 논리 어드레스에 대응하는 물리 어드레스를 획득하기 위한 제2 커맨드를 이슈하는 단계; 상기 제2 커맨드에 기초하여 상기 캐시 메모리가 상기 논리-물리 어드레스 맵핑 정보에 포함된 상기 물리 어드레스를 출력하는 단계; 및 상기 물리 어드레스에 기초하여 비휘발성 메모리 장치로 부터 리드 데이터를 리드하는 단계를 포함한다.
본 기술은 메모리 시스템의 동작에 있어, 캐시 메모리를 이용하여 버퍼 메모리 장치에 저장된 데이터를 리드 하는데 필요한 시간을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 블록을 설명하기 위한 도면이다.
도 4는 버퍼 메모리 장치를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 및 패리티 저장 영역을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 기입 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 리드 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명의 실시예에 따른 리드 동작을 설명하기 위한 흐름도이다.
도 10은 본 발명의 다른 실시예에 따른 리드 동작을 설명하기 위한 흐름도이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 13은 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 14는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 전원이 꺼져도 저장된 데이터가 소실되지 않는 비휘발성 메모리 장치(Nonvolatile Memory Device; 1100)와 데이터를 일시 저장하기 위한 버퍼 메모리 장치(Buffer Memory Device; 1300), 그리고 호스트(Host; 2000)의 제어에 따라 비휘발성 메모리 장치(1100) 및 버퍼 메모리 장치(1300)를 제어하는 메모리 컨트롤러(Memory Controller; 1200)를 포함할 수 있다.
호스트(2000)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 메모리 시스템(1000)과 통신할 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 비휘발성 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 비휘발성 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 또한, 메모리 컨트롤러(1200)는 비휘발성 메모리 장치(1100)에 포함된 메인 메모리 블록들 및 서브 메모리 블록들의 정보를 저장하고, 프로그램 동작을 위해 로딩된 데이터 량에 따라 메인 메모리 블록 또는 서브 메모리 블록에 프로그램 동작이 수행되도록 비휘발성 메모리 장치(1100)를 선택할 수 있다. 실시예에 따라, 비휘발성 메모리 장치(1100)는 플래쉬 메모리(Flash Memory)를 포함할 수 있다.
메모리 컨트롤러(1200)는 호스트(2000)와 버퍼 메모리 장치(1300) 사이의 데이터 교환을 제어하거나 또는 비휘발성 메모리 장치(1100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리 장치(1300)에 저장할 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 또한 버퍼 메모리 장치(1300)는 메모리 컨트롤러(1200)에 의해 처리되는 데이터를 저장할 수 있다.
메모리 컨트롤러(1200)는 호스트(2000)로부터 입력된 데이터를 버퍼 메모리 장치(1300)에 일시 저장하고, 이후 버퍼 메모리 장치(1300)에 일시 저장된 데이터를 비휘발성 메모리 장치(1100)로 전송하여 저장할 수 있다. 또한 메모리 컨트롤러(1200)는 호스트(2000)로부터 데이터와 논리 어드레스(logical address)를 입력 받고, 논리 어드레스를 비휘발성 메모리 장치(1100) 내에 데이터가 실제 저장될 영역을 가리키는 물리 어드레스(physical address)로 변환할 수 있다. 또한 메모리 컨트롤러(1200)은 논리 어드레스와 물리 어드레스 간의 맵핑(mapping) 관계를 구성하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)을 버퍼 메모리 장치(1300)에 저장할 수 있다.
실시예에 따라, 버퍼 메모리 장치(1300)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)을 포함할 수 있다.
실시예에 따라 메모리 시스템(1000)은 버퍼 메모리 장치(1300)를 포함하지 않을 수 있다.
도 2는 도 1의 비휘발성 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 비휘발성 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로들(200)을 포함할 수 있다. 비휘발성 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로들(200)을 제어하는 제어 로직(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 다수의 메모리 블록들(BLK1~BLKm; 110 (m은 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(BLK1~BLKm; 110)에는 로컬 라인들(local lines; LL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 로컬 라인들(LL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line), 상기 제1 및 제2 셀렉트 라인들 사이에 배열된 다수의 워드 라인들(word lines)을 포함할 수 있다. 또한, 로컬 라인들(LL)은 제1 셀렉트 라인과 워드 라인들 사이, 제2 셀렉트 라인과 워드 라인들 사이에 배열된 더미 라인들을 포함할 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 로컬 라인들(LL)은 워드 라인들, 드레인 및 소스 셀렉트 라인들 및 소스 라인들(source lines)을 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 더미 라인들(dummy lines)을 더 포함할 수 있다. 예를 들면, 로컬 라인들(LL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 로컬 라인들(LL)은 메모리 블록들(BLK1~BLKm; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(BLK1~BLKm; 110)에 공통으로 연결될 수 있다. 메모리 블록들(BLK1~BLKm; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
주변 회로들(200)은 제어 로직(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로들(200)은 제어 로직(300)의 제어에 따라 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들에 검증 전압 및 패스 전압들을 공급하고, 제1 셀렉트 라인, 제2 셀렉트 라인 및 워드 라인들을 선택적으로 디스차지할 수 있고, 워드 라인들 중 선택된 워드 라인에 연결된 메모리 셀들을 검증할 수 있다. 예를 들면, 주변 회로들(200)은 전압 생성 회로(voltage generating circuit; 210), 로우 디코더(row decoder; 220), 페이지 버퍼 그룹(page buffer group; 230), 컬럼 디코더(column decoder; 240), 입출력 회로(input/output circuit; 250) 및 센싱 회로(sensing circuit; 260)를 포함할 수 있다.
전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(210)는 동작 신호(OP_CMD)에 응답하여 로컬 라인들(LL)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(210)는 제어 로직(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압들, 턴온 전압, 리드 전압, 소거 전압 및 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(row decoder; 220)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 로컬 라인들(LL)에 전달할 수 있다.
페이지 버퍼 그룹(230)은 비트 라인들(BL1~BLn)에 연결된 다수의 페이지 버퍼들(PB1~PBn; 231)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn; 231)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn; 231)은 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
컬럼 디코더(240)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(250)와 페이지 버퍼 그룹(230) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(240)는 데이터 라인들(DL)을 통해 페이지 버퍼들(231)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(250)와 데이터를 주고받을 수 있다.
입출력 회로(250)는 메모리 컨트롤러(도 1의 1200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(300)에 전달하거나, 데이터(DATA)를 컬럼 디코더(240)와 주고받을 수 있다.
센싱 회로(260)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트(VRY_BIT<#>)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(230)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(300)은 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력하여 주변 회로들(200)을 제어할 수 있다. 또한, 제어 로직(300)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
비휘발성 메모리 장치(1100)의 동작에 있어 각각의 메모리 블록(110)은 소거 동작의 단위 일 수 있다. 다시 말해 하나의 메모리 블록(110)에 포함된 다수의 메모리 셀들은 서로 동시에 소거되며, 선별적으로 소거되지 못할 수 있다.
도 3은 도 2의 메모리 블록을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수 만큼의 데이터 비트들을 포함할 수 있다. 또한 하나의 메모리 셀(MC)은 2 이상의 비트 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
메모리 셀이 2비트의 데이터를 저장할 때 하나의 물리 페이지(PPG)는 2개의 페이지들(PG)을 포함할 수 있다. 이때 하나의 페이지(PG)는 하나의 논리 페이지(LPG) 데이터를 저장할 수 있다. 하나의 메모리 셀은 데이터에 따라 다수의 문턱 전압들(threshold voltage) 중 어느 하나를 가질 수 있고, 하나의 물리 페이지(PPG)에 포함된 다수의 페이지들(PG)은 문턱 전압(threshold voltage)의 차이로 표현될 수 있다.
하나의 물리 페이지(PPG)에 포함된 다수의 메모리 셀들은 동시에 프로그램 될 수 있다. 다시 말해 비휘발성 메모리 장치(1100)는 물리 페이지(PPG)의 단위로 프로그램 동작을 수행할 수 있다. 하나의 메모리 블록에 포함된 다수의 메모리 셀들은 동시에 소거될 수 있다. 다시 말해 비휘발성 메모리 장치(1100)는 메모리 블록(110)의 단위로 소거 동작을 수행할 수 있다. 예시적으로 하나의 메모리 블록(110)에 저장된 데이터의 일부를 업데이트 하기 위해서는 메모리 블록(110)에 저장된 데이터 전체를 리드 하여 그 중 업데이트가 필요한 데이터를 갱신한 후 다시 전체 데이터를 다른 메모리 블록(110)에 프로그램 할 수 있다. 왜냐하면 비휘발성 메모리 장치(1100)의 동작에서 메모리 블록(110)이 소거 동작의 단위일 경우, 메모리 블록(110)에 저장된 데이터의 일부만 소거한 뒤 다시 새로운 데이터로 프로그램할 수 없을 수 있기 때문이다.
도 4는 버퍼 메모리 장치를 설명하기 위한 도면이다.
도 4를 참조하면, 버퍼 메모리 장치(1300)는 하나 이상의 디램(1305)을 포함할 수 있다. 디램(1305)은 메모리 셀 어레이(510), 로우 디코더(520), 센스 앰프 회로(530), 컬럼 디코더(540), 제어 로직(550), 커맨드 디코더(560), 모드 레지스터 세팅 회로(Mode Register Set)(570), 어드레스 버퍼(580), 데이터 입출력 회로(590) 및 리프레쉬 회로(500)를 구비할 수 있다.
메모리 셀 어레이(510)는 다수의 메모리 셀들이 로우(row) 방향과 컬럼(column) 방향으로 배열되어 있는 데이터 저장 장소이다. 메모리 셀 어레이(510)는 다수의 디램 메모리 셀들을 포함할 수 있고, 디램 메모리 셀들에 저장된 데이터는 전원이 꺼지면 소실될 수 있다. 센스 앰프 회로(530)는 선택된 메모리 셀에 저장된 전하의 분배에 의해 비트라인 쌍의 전압차를 감지하여 증폭하여 메모리 셀 어레이(510)에 저장된 데이터를 리드할 수 있다.
데이터 입출력 회로(590)를 통하여 입력된 데이터(DATA)는 어드레스 신호(ADD)에 기초하여 메모리 셀 어레이(510)에 기입되고, 어드레스 신호(ADD)에 기초하여 메모리 셀 어레이(510)로부터 리드된 데이터(DATA)는 데이터 입출력 회로(590)를 통하여 외부로 출력된다. 데이터가 기입되거나 혹은 리드될 메모리 셀을 지정하기 위하여 어드레스 신호(ADD)가 어드레스 버퍼(580)로 입력된다. 어드레스 버퍼(580)는 외부에서 입력되는 어드레스 신호(ADD)를 일시적으로 저장한다.
데이터 입출력 회로(590)는 메모리 기준 전압 패드(VREF_M)를 통해 외부 장치로부터 기준 전압을 입력 받을 수 있다. 기준 전압은 데이터 입력시 데이터 신호의 하이(high) 또는 로우(low)를 판단하는 기준이 되는 전압일 수 있다.
로우 디코더(520)는 데이터가 입력 혹은 출력될 메모리 셀과 연결된 워드라인을 지정하기 위하여 어드레스 버퍼(580)로부터 출력된 어드레스 신호(ADD) 중 로우 어드레스(row address)를 디코딩한다. 즉, 로우 디코더(520)는 데이터 기입 혹은 리드 모드에서는 어드레스 버퍼(580)로부터 출력된 로우 어드레스를 디코딩하여 해당 워드라인을 인에이블 한다.
컬럼 디코더(540)는 데이터가 입력 혹은 출력될 메모리 셀과 연결된 비트라인을 지정하기 위하여, 어드레스 버퍼(580)로부터 출력된 어드레스 신호(ADD) 중 컬럼 어드레스(column address)를 디코딩한다.
커맨드 디코더(560)는 외부로부터 인가되는 명령 신호(CMD)를 수신하고, 명령 신호(CMD)를 디코딩하여 디코딩된 명령 신호를 내부적으로 발생한다. 모드 레지스터 세팅 회로(570)는 버퍼 메모리 장치(1300)의 동작 모드를 지정하기 위한 모드 레지스터 셋(MRS) 명령 및 어드레스 신호(ADD)에 응답하여 내부의 모드 레지스터를 설정한다. 제어 로직(550)은 커맨드 디코더(560)에서 출력되는 명령에 응답하여 버퍼 메모리 장치(1300)의 동작을 제어할 수 있다.
리프레쉬 회로(500)는 메모리 셀 어레이(510)에 포함된 각각의 디램 메모리 셀의 커패시터에 축적된 전하가 소실될 경우에 대비하여 저장된 데이터를 리드 한 후 다시 라이트(write) 하는 리프레쉬 동작을 제어할 수 있다.
또한 도 5에 도시되지는 않았지만, 디램(1305)은는 클럭 신호를 발생하기 위한 클럭 회로, 외부로부터 인가되는 전원 전압을 수신하여 내부전압을 생성하거나 분배하는 전원 회로 등을 더 구비할 수 있다.
도 5는 본 발명의 실시예에 따른 메모리 컨트롤러를 설명하기 위한 도면이다.
도 5를 참고하면, 메모리 컨트롤러(1200)는 프로세서부(Processor; 710), 캐시 메모리(Cache Memory; 720), 호스트 제어부(Host Control Circuit; 740), 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750), 플래쉬 제어부(Flash Control Circuit; 760) 및 버스(Bus; 790)를 포함할 수 있다. 또한 프로세서부(Processor; 710)는 플래쉬 변환부(Flash Translation Section; 711)를 포함할 수 있고, 호스트 제어부(Host Control Circuit; 740)는 호스트 인터페이스(Host Interface; 714)를 포함할 수 있다. 플래쉬 제어부(Flash Control Circuit; 760)는 플래쉬 인터페이스(Flash Interface; 761) 및 플래쉬 에러 정정부(Flash Error Correction Circuit; 762)를 포함할 수 있다. 그리고 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 인터페이스(Buffer Memory Interface; 751) 및 버퍼 에러 정정부(Buffer Error Correction Circuit; 752)를 포함할 수 있다.
버스(790)는 메모리 컨트롤러(1200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
예시적으로, 메모리 컨트롤러(1200)의 버스(790)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1200) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1200) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 버스(790)는 프로세서부(Processor; 710), 캐시 메모리(Cache Memory; 720), 호스트 제어부(Host Control Circuit; 740) 및 플래쉬 제어부(Flash Control Circuit; 760)와 연결될 수 있다.
호스트 인터페이스(741)는 호스트 제어부(Host Control Circuit; 740)의 제어에 따라, 외부의 호스트(2000)와 통신하도록 구성된다. 호스트 인터페이스(741)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
호스트 제어부(Host Control Circuit; 740)는 외부의 호스트(2000)와 버스(790) 사이에 연결될 수 있고, 호스트 인터페이스(741)를 통해 호스트(790)로부터 입력되는 커맨드, 논리 어드레스 및 데이터를 수신할 수 있다. 호스트 제어부(Host Control Circuit; 740)는 호스트(2000)로부터 입력되는 논리 어드레스를 버스(790)를 통해 플래쉬 변환부(711)로 전달할 수 있고, 호스트(2000)로부터 입력되는 데이터를 버스(790)을 통해 캐시 메모리(720) 또는 버퍼 메모리 장치(1300)로 전달할 수 있다. 호스트 제어부(Host Control Circuit; 740)는 호스트(2000)와 버스(790) 사이에 연결될 수 있다. 또한 호스트 제어부(Host Control Circuit; 740)는 버스(790)를 통해 플래쉬 변환부(711) 및 캐시 메모리(720)와 서로 교신할 수 있다.
프로세서부(710)는 메모리 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(710)는 호스트(2000)로부터 입력된 다수의 커맨드들을 큐잉(queuing)할 수 있다. 이러한 동작을 멀티-큐(multi-queue)라고 부른다. 프로세서부(710)는 큐잉된 다수의 커맨드들을 순차적으로 비휘발성 메모리 장치(1100)에 전달할 수 있다.
예시적으로, 프로세서부(710)는 코드들을 이용하여 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 프로세서부(710)는 메모리 컨트롤러(1200)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(710)는 비휘발성 메모리 장치(1100)로부터 플래쉬 인터페이스(761)를 통해 코드들을 로드(load)할 수 있다.
프로세서부(710)는 플래쉬 변환부(711)를 포함할 수 있다. 플래쉬 변환부(711)는 호스트 제어부(Host Control Circuit; 740)로부터 전달 받은 논리 어드레스를 물리 어드레스로 맵핑 할 수 있다. 이때 물리 어드레스는 비휘발성 메모리 장치(1100) 내 데이터 저장 공간을 가리키는 어드레스 일 수 있다. 플래쉬 변환부(711)는 버스(790)를 통해 캐시 메모리(720)와 서로 교신할 수 있다.
플래쉬 제어부(Flash Control Circuit; 760)는 비휘발성 메모리 장치(1100)의 제반 동작을 제어할 수 있다. 예시로서 플래쉬 제어부(Flash Control Circuit; 760)는 플래쉬 변환부(711)로부터 전달 받은 물리 어드레스에 기초하여 호스트(2000)로부터 입력된 데이터를 비휘발성 메모리 장치(1100)에 프로그램 할 수 있다. 다른 예시로서 플래쉬 제어부(Flash Control Circuit; 760)는 플래쉬 변환부(711)로부터 전달 받은 물리 어드레스에 기초하여 비휘발성 메모리 장치(1100)에 저장된 데이터를 리드할 수 있다. 플래쉬 제어부(Flash Control Circuit; 760)는 비휘발성 메모리 장치(1100)와 버스(790) 사이에 연결될 수 있다. 또한 플래쉬 제어부(Flash Control Circuit; 760)는 버스(790)을 통해 플래쉬 변환부(711) 및 캐시 메모리(720)와 서로 교신할 수 있다.
플래쉬 제어부(Flash Control Circuit; 760)는 플래쉬 인터페이스(761) 및 플래쉬 에러 정정부(762)를 포함할 수 있다. 플래쉬 인터페이스(761)는 비휘발성 메모리 장치(1100)와 교신하기 위한 인터페이스이다. 예시로서 플래쉬 인터페이스(761)는 토글 인터페이스(Toggle Interface)에 기초한 통신 방식으로 비휘발성 메모리 장치(1100)와 교신할 수 있다.
플래쉬 에러 정정부(762)는 데이터에 대해 에러 정정을 수행할 수 있다. 플래쉬 에러 정정부(762)는 플래쉬 인터페이스(761)를 통해 비휘발성 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 플래쉬 인터페이스(761)를 통해 비휘발성 메모리 장치(1100)로 전달될 수 있다. 플래쉬 에러 정정부(762)는 비휘발성 메모리 장치(1100)로부터 플래쉬 인터페이스(761)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 장치(1300)의 제반 동작을 제어할 수 있다. 예시로서 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 호스트 제어부(Host Control Circuit; 740)로부터 전달된 커맨드에 응답하여 호스트(2000)로부터 입력된 데이터를 버퍼 메모리 장치(1300)에 일시 저장할 수 있다. 다른 예시로서 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 플래쉬 제어부(Flash Control Circuit; 760)로부터 전달된 커맨드에 응답하여 비휘발성 메모리 장치(1100)로부터 리드 된 데이터를 버퍼 메모리 장치(1300)에 일시 저장할 수 있다.
버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 호스트 제어부(Host Control Circuit; 740) 또는 플래쉬 변환부(Flash Translation Section; 711)로부터 전달된 커맨드에 응답하여 버퍼 메모리 장치(1300)에 저장된 데이터를 리드하여 캐시 메모리(720)에 캐싱할 수 있다. 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 장치(1300)와 캐시 메모리(720) 사이에 연결될 수 있다. 또한 버퍼 메모리 장치(1300)는 디램(DRAM)을 포함할 수 있고, 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 장치(1300)의 리프레쉬 동작(referesh operation)을 제어할 수 있다.
버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 인터페이스(Buffer Memory Interface; 751) 및 버퍼 에러 정정부(Buffer Error Correction Circuit; 752)를 포함할 수 있다. 버퍼 메모리 제어부(Buffer Memory Control Circuit; 750)는 버퍼 메모리 인터페이스(Buffer Memory Interface; 751)를 통해 버퍼 메모리 장치(1300)와 커맨드 및 데이터 등을 서로 교신할 수 있다. 예시로서 버퍼 메모리 인터페이스(Buffer Memory Interface; 751)는 디디알 인터페이스(DDR Interface)에 기초한 통신 방식으로 버퍼 메모리 장치(1300)와 교신할 수 있다.
버퍼 에러 정정부(Buffer Error Correction Circuit; 752)는 데이터에 대해 에러 정정을 수행할 수 있다. 버퍼 에러 정정부(Buffer Error Correction Circuit; 752)는 버퍼 메모리 인터페이스(Buffer Memory Interface; 751)를 통해 버퍼 메모리 장치(1300)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 버퍼 메모리 인터페이스(Buffer Memory Interface; 751)를 통해 버퍼 메모리 장치(1300)로 전달될 수 있다. 버퍼 에러 정정부(Buffer Error Correction Circuit; 752)는 버퍼 메모리 장치(1300)로부터 버퍼 메모리 인터페이스(Buffer Memory Interface; 751)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
캐시 메모리(720)는 버퍼 메모리 장치(1300)로부터 리드 된 데이터를 캐싱(caching)할 수 있다. 또한 캐시 메모리(720)는 버퍼 메모리 장치(1300)에 기입될 데이터를 캐싱할 수 있다. 캐시 메모리(720)는 버스(790)와 버퍼 메모리 장치(1300)의 사이에 연결될 수 있다.
메모리 시스템(1000)의 호스트 제어부(740)는 호스트 인터페이스(741)를 통해 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신할 수 있다. 메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100) 내 물리적 저장 공간, 다시 말해 메모리 블록(110) 또는 페이지(page)를 할당할 수 있다. 다시 말해 플래쉬 변환부(711)는 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있다. 이때 물리 어드레스(physical address)는 호스트(2000)로부터 수신한 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간에 대응하는 어드레스 일 수 있다.
메모리 시스템(1000)은 상술한 논리 어드레스(logical address)와 물리 어드레스(physical address) 간의 맵핑(mapping) 정보, 다시 말해 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 비휘발성 메모리 장치(1100)의 메모리 블록(110)에 저장할 수 있다. 이때 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 저장한 메모리 블록(110)을 시스템 블록(system block)이라고 부를 수 있다.
다른 예시로서 메모리 시스템(1000)의 호스트 제어부(740)가 호스트 인터페이스(741)를 통해 호스트(2000)로부터 기입 커맨드(write command) 및 기입 데이터(write data), 그리고 논리 어드레스(logical address)를 수신한 경우, 호스트 제어부(740)는 호스트(2000)로부터 수신된 리드 커맨드 및 논리 어드레스를 프로세서부(710)로 전달할 수 있다. 메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 기입 커맨드(write command)에 응답하여 기입 데이터(write data)를 저장할 비휘발성 메모리 장치(1100)의 물리적 저장 공간을 할당할 수 있다. 즉 플래쉬 변환부(711)는 기입 커맨드(write command)에 응답하여 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있고, 이때 새롭게 생성된 논리 어드레스(logical address)와 물리 어드레스(physical address) 간의 맵핑(mapping) 정보, 다시 말해 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 버퍼 메모리 장치(1300)에 저장 할 수 있다. 다시 말해 플래쉬 변환부(711)는 새롭게 맵핑된 물리 어드레스(physical address)에 기초하여 버퍼 메모리 장치(1300)에 저장된 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 갱신할 수 있다.
메모리 컨트롤러(1200)는 파워 온 때 비휘발성 메모리 장치(1100)에 저장된 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 리드 하여 버퍼 메모리 장치(1300)에 로드(load)할 수 있다. 또한 메모리 컨트롤러(1200)는 버퍼 메모리 장치(1300)에 저장된 물리-논리 어드레스 맵핑 정보(physical-to-logical address mapping information)를 비휘발성 메모리 장치(1100)에 플러쉬(flush) 할 수 있다.
메모리 시스템(1000)의 호스트 제어부(740)는 호스트 인터페이스(741)를 통해 호스트(2000)로부터 리드 커맨드(read command) 및 논리 어드레스(logical address)를 수신할 수 있다. 호스트 제어부(740)는 호스트(2000)로부부터 수신된 리드 커맨드 및 논리 어드레스를 프로세서부(710)로 전달할 수 있다. 메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 리드 커맨드(read command)에 응답하여 논리 어드레스 자료 구조에 기반하여 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue)할 수 있다. 버퍼 메모리 제어부(750)는 플래쉬 변환부(711)로부터 전달된 커맨드에 응답하여 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하여 캐시 메모리(720)에 캐싱(caching)할 수 있다.
그리고 나서 플래쉬 변환부(711)는 캐시 메모리(720)에 캐싱된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)로부터 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)에 대한 정보를 플래쉬 제어부(760)로 전달할 수 있다. 플래쉬 제어부(760)는 플래쉬 변환부(711)로부터 전달 받은 물리 어드레스(physical address)에 대응하는 비휘발성 메모리 장치(1100) 내 저장 영역에 저장된 데이터를 리드할 수 있다. 비휘발성 메모리 장치(1100)로부터 리드된 데이터는 버퍼 메모리 장치(1300)에 버퍼링 될 수 있다. 그리고 나서 버퍼 메모리 장치(1300)에 버퍼링 된 데이터는 호스트(2000)로 출력할 수 있다.
호스트(2000)로부터 리드 커맨드(read command) 및 논리 어드레스(logical address)rk 수신될 때마다 플래쉬 변환부(711)가 상술한 바와 같이 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue)하고, 이에 응답하여 버퍼 메모리 제어부(750)는 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하여 캐시 메모리(720)에 캐싱할 수 있다. 예시로서 버퍼 메모리 장치(1300)는 디램(DRAM)을 포함할 수 있고, 상술한 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드 하는 동작은 메모리 시스템(1000)의 리드 성능을 저하 시키는 원인이 될 수 있다.
예시로서 플래쉬 변환부(711)가 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈하기 전에 호스트(2000)로부터 입력된 논리 어드레스에 대응하는 물리 어드레스에 대한 정보가 캐시 메모리(720)에 캐싱되어 있는 경우, 플래쉬 변환부(711)는 바로 캐시 메모리(720)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 참조하여 원하는 물리 어드레스에 대한 정보를 페치(fetch)할 수 있다. 결과적으로 메모리 시스템(1000)의 리드 성능이 개선될 수 있다. 예시로서 캐시 메모리(720)는 에스램(SRAM)을 포함할 수 있고,
메모리 시스템(1000)은 리드 동작을 위해 사용하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 기입 동작시 생성되는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 하나의 통일된 형태로 관리할 수도 있고, 서로 다른 형태로 별도로 관리할 수도 있다.
예시로서 리드 동작을 위해 사용하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 특정한 논리 어드레스에 대응하는 물리 어드레스를 검색하는데 최적화 될 수 있고, 그 결과 리드 동작시 호스트(2000)로부터 입력된 논리 어드레스에 맵핑되는 물리 어드레스를 검색하는데 효율적일 수 있다.
예시로서 기입 동작시 생성되는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 기입 동작을 위해 최적화 될 수 있다. 메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 호스트(2000)로부터 기입 커맨드, 기입 데이터 및 논리 어드레스를 수신한 때, 기입 데이터를 저장할 비휘발성 메모리 장치(1100) 내 저장 공간을 빠르게 할당할 필요가 있다. 이를 위해 버퍼 메모리 장치(1300)는 새롭게 할당 가능한 비휘발성 메모리 장치(1100) 내 저장 공간에 대응하는 물리 어드레스들의 리스트를 저장할 수 있고, 메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 호스트(2000)로부터 기입 커맨드, 기입 데이터 및 논리 어드레스를 수신한 때, 상기 리스트를 검색하여 기입 데이터를 저장할 수 있는 저장 공간에 대응하는 물리 어드레스를 논리 어드레스와 맵핑한 후, 상기 물리 어드레스에 대응하는 저장 공간에 기입 데이터를 저장할 수 있다. 이때 기입 동작을 위한 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 생성되어 버퍼 메모리 장치(1300)에 일시 저장될 수 있고, 버퍼 메모리 장치(1300)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 이후 비휘발성 메모리 장치(1100)에 플러쉬(flush) 될 수 있다.
다시 말해 버퍼 메모리 장치(1300)에서는 리드 동작을 위한 기입 동작시 생성되는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)와 기입 동작시 생성되거나 업데이트 되는 기입 동작시 생성되는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 별도로 관리되고, 이후 버퍼 메모리 장치(1300)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 비휘발성 메모리 장치(1100)에 플러쉬 된 후 비휘발성 메모리 장치(1100) 내에서는 두 정보가 하나로 통합되어 관리될 수 있다.
다른 예시로서 메모리 시스템(1000)의 호스트 제어부(740)는 호스트 인터페이스(741)를 통해 호스트(2000)로부터 리드 커맨드(read command) 및 논리 어드레스(logical address)를 수신할 수 있다. 이때 호스트 제어부(740)는 버퍼 메모리 장치(1300)에 저장된 논리 어드레스의 자료 구조에 기반하여 논리 어드레스(logical address)에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈할 수 있다. 버퍼 메모리 제어부(750)는 호스트 제어부(740)로부터 전달된 커맨드에 응답하여 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하여 캐시 메모리(720)에 캐싱할 수 있다. 그리고 나서 호스트 제어부(740)는 호스트(2000)로부부터 수신된 리드 커맨드 및 논리 어드레스를 프로세서부(710)로 전달할 수 있다.
메모리 컨트롤러(1200)의 플래쉬 변환부(711)는 리드 커맨드(read command)에 응답하여 논리 어드레스 자료 구조에 기반하여 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue)할 수 있다. 이때 상기의 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 이미 캐시 메모리(720)에 캐싱되어 있기 때문에 플래쉬 변환부(711)는 바로 캐시 메모리(720)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 참조하여 원하는 물리 어드레스에 대한 정보를 페치(fetch)할 수 있다.
플래쉬 변환부(711)는 논리 어드레스(logical address)에 대응하는 물리 어드레스(physical address)에 대한 정보를 버스(790)를 통해 플래쉬 제어부(760)로 전달할 수 있다. 플래쉬 제어부(760)는 플래쉬 변환부(711)로부터 전달 받은 물리 어드레스(physical address)에 대응하는 비휘발성 메모리 장치(1100) 내 저장 영역에 저장된 데이터를 리드할 수 있다. 비휘발성 메모리 장치(1100)로부터 리드된 데이터는 버퍼 메모리 장치(1300)에 버퍼링 될 수 있다. 그리고 나서 버퍼 메모리 장치(1300)에 버퍼링 된 데이터는 호스트(2000)로 출력할 수 있다.
상술한 바와 같이 호스트 제어부(740)가 플래쉬 변환부(711)로 논리 어드레스에 대한 정보를 전달하기 전 논리 어드레스 자료 구조에 기반하여 버퍼 메모리 장치(1300)에 저장된 상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue)할 수 있고, 결과적으로 플래쉬 변환부(711)가 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue) 전 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 캐시 메모리(720)에 캐싱될 수 있다. 따라서, 메모리 시스템(1000)의 리드 성능이 개선될 수 있다.
즉 호스트(2000)로부터 수신된 논리 어드레스에 대한 물리 어드레스 정보를 버퍼 메모리 장치(1300)로부터 리드 하여 캐시 메모리(720)에 캐싱하는 동작은 호스트 제어부(740)에 의해 수행될 수 있고, 플래쉬 변환부(711)는 버퍼 메모리 장치(1300)가 아닌 캐시 메모리(720)을 참조하여 논리 어드레스에 맵핑되는 물리 어드레스를 확인할 수 있어 메모리 시스템(1000)의 리드 성능이 개선될 수 있다.
도 6은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 및 패리티 저장 영역을 설명하기 위한 도면이다.
도 6을 참조하면, 버퍼 메모리 장치(1300)는 논리 어드레스 자료 구조에 기반하여 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)을 저장할 수 있다. 버퍼 메모리 장치(1300)의 메모리 셀 어레이(510)는 제1 내지 제2 청크 영역들(810, 820) 및 제1 내지 제2 패리티 영역들(811,821)을 포함할 수 있다. 또한 제1 내지 제2 청크 영역들(810, 820) 각각은 제1 내지 제n 섹션들(801~80n)을 포함할 수 있다.
제1 청크 영역(810)에는 청크 데이터(chunk data)가 저장될 수 있고, 제1 패리티 영역(811)에는 제1 청크 영역(810)에 저장될 청크 데이터(chunk data)에 대해 버퍼 에러 정정부(752)를 이용하여 에러 정정 인코딩 한 결과 생성되는 패리티 데이터(parity data)가 저장될 수 있다. 이때 청크 데이터(chunk data)는 비휘발성 메모리 장치(1100)에 대한 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)일 수 있다. 또한 제2 청크 영역(820)에는 청크 데이터(chunk data)가 저장될 수 있고, 제2 패리티 영역(821)에는 제2 청크 영역(820)에 저장될 청크 데이터(chunk data)에 대해 버퍼 에러 정정부(752)를 이용하여 에러 정정 인코딩 한 결과 생성되는 패리티 데이터(parity data)가 저장될 수 있다. 다시 말해 제1 내지 제2 청크 영역들(810, 820)에 저장되는 청크 데이터는 에러 정정 인코딩 또는 디코딩의 단위일 수 있다.
예시적으로 제1 내지 제2 청크 영역들(810, 820)에 저장되는 청크 데이터는 128바이트(byte)의 크기를 가질 수 있다. 그리고 128byte의 청크 데이터에 대응하는 패리티 데이터는 2byte의 크기를 가질 수 있다. 다시 말해 버퍼 에러 정정부(752)는 128byte의 청크 데이터를 에러 정정 인코딩하여 2byte의 패리티 데이터를 생성할 수 있다.
프로세서부(710)는 버퍼 메모리 장치(1300)의 제1 청크 영역(810)에 데이터를 기입하기 위한 기입 요청(write request)이 발생하는 경우 데이터를 일시적으로 캐시 메모리(720)에 캐싱할 수 있다. 버퍼 에러 정정부(752)는 캐시 메모리(720)에 캐싱된 데이터를 에러 정정 인코딩 하여 버퍼 메모리 장치(1300)에 전달 할 수 있다. 다시 말해 프로세서부(710)에서 버퍼 메모리 장치(1300)의 제1 청크 영역(810)에 데이터를 기입하기 위한 기입 요청(write request)이 발생하는 경우, 캐시 메모리(720)는 프로세서부(710)의 제어에 응답하여 데이터를 일시적으로 캐싱하고, 버퍼 에러 정정부(752)는 프로세서부(710)의 제어에 응답하여 캐시 메모리(720)에 캐싱된 데이터에 대해 에러 정정 인코딩을 수행할 수 있다.
이때 에러 정정 인코딩 된 데이터는 청크 데이터(chunk data)와 패리티 데이터(parity data)를 포함할 수 있다. 프로세서부(710)는 캐시 메모리(720)에 캐싱(caching)된 청크 데이터(chunk data)를 버퍼 메모리 장치(1300)의 제1 청크 영역(810)에 기입하고, 패리티 데이터(parity data)를 제1 패리티 영역(811)에 기입할 수 있다.
프로세서부(710)는 버퍼 메모리 장치(1300)의 제1 청크 영역(810)의 제1 섹션(801)에 섹션 데이터를 기입하기 위한 기입 요청(write request)이 발생하는 경우 제1 청크 영역(810)에 저장된 청크 데이터(chunk data) 및 제1 패리티 영역(811)에 저장된 패리티 데이터(parity data)를 리드 하고, 리드된 청크 데이터(chunk data) 및 패리티 데이터(parity data)에 대해 버퍼 에러 정정부(752)를 제어하여 에러 정정 디코딩을 수행하도록 할 수 있다. 또한 프로세서부(710)는 에러 정정 디코딩 된 청크 데이터(chunk data)를 캐시 메모리(720)에 캐싱(caching)할 수 있다.
그리고 나서 프로세서부(710)는 캐시 메모리(720)에 캐싱된 청크 데이터(chunk data) 중 제1 섹션(801)에 대응하는 데이터를 기입하고자 하는 섹션 데이터로 갱신(modification)할 수 있다. 프로세서부(710)는 제1 섹션(801)에 대응하는 데이터가 갱신된 청크 데이터(chunk data)를 버퍼 에러 정정부(752)를 제어하여 에러 정정 인코딩하고, 에러 정정 인코딩 된 청크 데이터 및 패리티 데이터를 각각 버퍼 메모리 장치(1300)의 제1 청크 영역(810) 및 제1 패리티 영역(811)에 기입할 수 있다. 예시로서 제1 내지 제n 섹션들(801~80n) 각각에 저장된 데이터는 2byte의 크기를 가질 수 있다. 다시 말해 프로세서부(710)는 버퍼 메모리 장치(1300)에 2byte 크기의 데이터 단위로 기입 또는 리드 동작을 수행할 수 있다. 상술한 바와 같이 프로세서부(710)가 버퍼 메모리 장치(1300)에 에러 정정 인코딩 보다 더 작은 단위의 데이터를 기입하는 경우, 기입 동작은 리드-갱신 기입(read-modify write) 동작을 통해 수행될 수 있다.
프로세서부(710)는 버퍼 메모리 장치(1300)의 제1 청크 영역(810)의 제1 섹션(801)에 저장된 섹션 데이터를 리드 하기 위한 리드 요청(read request)이 발생하는 경우 제1 청크 영역(810)에 저장된 청크 데이터(chunk data) 및 제1 패리티 영역(811)에 저장된 패리티 데이터(parity data)를 리드 하고, 리드된 청크 데이터(chunk data) 및 패리티 데이터(parity data)에 대해 버퍼 에러 정정부(752)를 이용하여 에러 정정 디코딩을 수행할 수 있다. 다시 말해 버퍼 에러 정정부(752)는 프로세서부(710)의 제어에 응답하여 리드된 청크 데이터(chunk data) 및 패리티 데이터(parity data)에 대해 에러 정정 디코딩을 수행할 수 있다.
또한 프로세서부(710)는 에러 정정 디코딩된 청크 데이터(chunk data)를 캐시 메모리(720)에 캐싱(caching) 할 수 있다. 캐시 메모리(720)는 프로세서부(710)의 제어에 기초하여 에러 정정 디코딩 된 청크 데이터(chunk data) 중 제1 섹션(801)에 대응하는 섹션 데이터를 프로세서부(710)로 출력할 수 있다.
예시로서 하나의 청크 데이터(chunk data)에 포함되는 다수의 섹션 데이터 각각은 하나의 논리 어드레스와 하나의 물리 어드레스 간의 맵핑 정보에 대응할 수 있다. 또한 하나의 청크 데이터(chunk data)에 포함되는 다수의 섹션 데이터들은 연속된 논리 어드레스들에 대한 맵핑 정보로 구성될 수 있다.
도 7은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 기입 방법을 설명하기 위한 흐름도이다.
도 7을 참조하면, 프로세서부(710)의 플래쉬 변환부(711)로부터 버퍼 메모리 장치(1300)의 제1 청크 영역(810)의 제1 섹션(801)에 섹션 데이터를 기입하기 위한 기입 요청(wirte request)이 발생할 수 있다(단계 S801). 예시로서 메모리 시스템(1000)이 호스트(2000)로부터 기입 커맨드 및 논리 어드레스를 수신한 때, 플래쉬 변환부(711)는 논리 어드레스에 물리 어드레스를 맵핑할 수 있다. 또한 플래쉬 변환부(711)는 상기의 맵핑 결과에 기초하여 버퍼 메모리 장치(1300)에 저장된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 갱신할 수 있다. 이때 버퍼 메모리 장치(1300)에 대한 기입 요청이 발생할 수 있다. 예시로서 하나의 논리 어드레스와 물리 어드레스 간의 맵핑 정보는 버퍼 메모리 장치(1300)의 하나의 섹션에 저장될 수 있다.
프로세서부(710)는 기입 요청에 기초하여 버퍼 메모리 장치(1300)의 제1 청크 영역(810)에 저장된 청크 데이터 및 제1 패리티 영역(811)에 저장된 패리티 데이터를 리드할 수 있다(단계 S802).
단계 S802 후 버퍼 에러 정정부(752)는 프로세서부(710)의 제어에 기초하여 버퍼 메모리 장치(1300)의 제1 청크 영역(810)으로부터 리드된 청크 데이터 및 제1 패리티 영역(811)으로부터 리드된 패리티 데이터에 기초하여 에러 정정 디코딩을 수행할 수 있다(단계 S803). 이때 캐시 메모리(720)는 프로세서부(710)의 제어에 응답하여 에러 정정 디코딩 된 청크 데이터를 캐싱(caching) 할 수 있다(단계 S804).
단계 S804 후 프로세서부(710)는 캐시 메모리(720)에 캐싱된 에러 정정 디코딩 된 청크 데이터에서 제1 섹션(801)에 대응하는 데이터를 섹션 데이터로 갱신할 수 있다(단계 S805). 버퍼 에러 정정부(752)는 프로세서부(710)의 제어에 응답하여 섹션 데이터를 포함한 갱신된 청크 데이터에 대해 에러 정정 인코딩을 수행할 수 있다(단계 S806). 이때 에러 정정 인코딩 된 데이터는 섹션 데이터를 포함하는 청크 데이터와 청크 데이터에 대한 패리티 데이터를 포함할 수 있다.
단계 S806 후 버퍼 메모리 장치(1300)는 프로세서부(710)의 제어에 응답하여 에러 정정 인코딩 된 청크 데이터 및 패리티 데이터를 각각 버퍼 메모리 장치(1300)의 제1 청크 영역(810) 및 제1 패리티 영역(811)에 기입할 수 있다(단계 S807).
상술한 바와 같이 에러 정정 인코딩이 수행되는 단위 보다 더 작은 데이터에 대해 기입 요청(write request)이 발생한 때, 기입 요청은 리드-갱신 기입(read-modify write)의 동작들을 통해 실행될 수 있다.
도 8은 본 발명의 실시예에 따른 버퍼 메모리 장치의 데이터 리드 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 프로세서부(710)로부터 제1 청크 영역(810)의 제1 섹션(801)에 저장된 섹션 데이터를 리드 하기 위한 리드 요청(read request)이 발생할 수 있다(단계 S901). 예시로서 메모리 시스템(1000)이 호스트(2000)로부터 리드 커맨드 및 논리 어드레스를 수신한 때, 플래쉬 변환부(711) 또는 호스트 제어부(740)는 버퍼 메모리 장치(1300)에 논리 어드레스에 맵핑되는 물리 어드레스를 리드하기 위한 커맨드를 이슈할 수 있다. 이때 버퍼 메모리 장치(1300)에 대한 리드 요청이 발생할 수 있다. 예시로서 하나의 논리 어드레스와 물리 어드레스 간의 맵핑 정보는 버퍼 메모리 장치(1300)의 하나의 섹션에 저장될 수 있다.
플래쉬 변환부(711) 또는 호스트 제어부(740)로부터 이슈된 버퍼 메모리 장치(1300)에 대한 리드 커맨드는 호스트(2000)로부터 비휘발성 메모리 장치(1100)에 대한 리드 커맨드가 입력된 때 발생할 수 있다. 메모리 시스템(1000)은 호스트(2000)로부터 비휘발성 메모리 장치(1100)에 대한 리드 커맨드 및 논리 어드레스를 수신한 경우, 리드 커맨드에 응답하여 상기 논리 어드레스에 대응하는 비휘발성 메모리 장치(1100)의 물리 어드레스를 확인하기 위하여 버퍼 메모리 장치(1300)에 저장된 데이터를 리드할 수 있다. 이때 버퍼 메모리 장치(1300)에 저장된 데이터는 논리 어드레스에 맵핑 되는 물리 어드레스에 대한 정보, 즉 논리-물리 어드레스 맵핑 정보를 포함할 수 있다. 이때 프로세서부(710)로부터 상기 논리 어드레스와 물리 어드레스 간의 맵핑 관계를 포함하는 논리-물리 어드레스 맵핑 정보를 버퍼 메모리 장치(1300)로부터 리드 하기 위한 리드 요청이 발생할 수 있다. 다시 말해 단계 S901은 상술한 과정을 통해 발생 할 수 있다.
리드 요청에 응답하여 프로세서부(710)는 버퍼 메모리 장치(1300)의 제1 청크 영역(810)에 저장된 청크 데이터 및 제1 패리티 영역(811)에 저장된 패리티 데이터를 리드하는 단계를 수행할 수 있다(단계 S902).
단계 S902 후 버퍼 에러 정정부(752)는 프로세서부(710)의 제어에 응답하여 버퍼 메모리 장치(1300)의 제1 청크 영역(810) 및 제1 패리티 영역(811)으로부터 리드된 청크 데이터 및 패리티 데이터에 대해 에러 정정 디코딩을 수행할 수 있다(단계 S903). 이때 캐시 메모리(720)는 플래쉬 변환부(711) 또는 호스트 제어부(740)의 제어에 응답하여 에러 정정 디코딩 된 청크 데이터를 캐싱(caching) 할 수 있다(단계 S904).
그리고 나서 플래쉬 변환부(711)의 제어에 응답하여 캐시 메모리(720)에 캐싱된 에러 정정 디코딩 된 청크 데이터 중 섹션 데이터가 출력될 수 있다(단계 S905).
도 9는 본 발명의 실시예에 따른 리드 동작을 설명하기 위한 흐름도이다.
도 9를 참조하면, 메모리 시스템(1000)의 호스트 제어부(740)는 호스트 인터페이스(741)를 통해 호스트(2000)로부터 리드 커맨드 및 논리 어드레스를 수신할 수 있다(단계 S1001).
그리고 나서 호스트 제어부(740)가 호스트(2000)로부터 입력된 논리 어드레스를 플래쉬 변환부(711)로 전송할 수 있다(단계 S1002).
플래쉬 변환부(711)가 논리 어드레스에 맵핑되는 물리 어드레스를 포함하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하는 커맨드를 이슈(issue)할 수 있다(단계 S1003).
이때 만일 논리 어드레스에 맵핑되는 물리 어드레스를 포함하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 캐시 메모리(720)에 캐싱되어 있지 않는 경우, 즉 캐시 히트(Cache Hit)가 아닌 경우(단계 S1004의 '아니오'에 해당), 버퍼 메모리 제어부(750)는 버퍼 메모리 장치(1300)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드하여 캐시 메모리(720)에 캐싱하는 단계가 수행될 수 있다(단계 S1005).
그리고 나서 캐시 메모리(720)로부터 논리 어드레스에 대응하는 물리 어드레스가 플래쉬 변환부(711)로 전달될 수 있다(단계 S1006).
플래쉬 변환부(711)가 상기의 물리 어드레스 정보를 플래쉬 제어부(760)로 전달할 수 있고, 플래쉬 제어부(760)가 물리 어드레스에 기초하여 비휘발성 메모리 장치(1100)에 데이터를 리드하는 동작을 수행할 수 있다(단계 S1007).
비휘발성 메모리 장치(1100)로부터 출력된 데이터는 버퍼 메모리 장치(1300)에 버퍼링 될 수 있다(단계 S1008).
그리고 나서 버퍼 메모리 장치(1300)에 버퍼링 된 데이터가 호스트로 출력될 수 있다(단계 S1009).
단계 S1004에서 만일 논리 어드레스에 맵핑되는 물리 어드레스를 포함하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 이미 캐시 메모리(720)에 캐싱되어 있는 경우, 즉 캐시 히트(Cache Hit)인 경우(단계 S1004의 '예'에 해당), 단계 S1005가 수행되지 않고 바로 단계 S1006이 수행될 수 있다. 이러한 경우 단계 S1005가 수행되는 경우 대비 메모리 시스템(1000)의 리드 레이턴시(read latency)는 감소될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 리드 동작을 설명하기 위한 흐름도이다.
도 10을 참조하면, 메모리 시스템(1000)의 호스트 제어부(740)는 호스트 인터페이스(741)를 통해 호스트(2000)로부터 리드 커맨드 및 논리 어드레스를 수신할 수 있다(단계 S1101).
호스트 제어부(740)는 논리 어드레스 자료 구조에 기반하여 논리 어드레스에 맵핑되는 물리 어드레스를 포함하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 버퍼 메모리 장치로 부터 리드하는 커맨드를 이슈할 수 있다(단계 S1102).
그리고 나서 상기 커맨드에 응답하여 리드된 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)가 캐시 메모리(720)에 캐싱될 수 있다(단계 S1103).
그리고 나서 호스트 제어부(740)가 논리 어드레스를 플래쉬 변환부(711)로 전송할 수 있다(단계 S1104).
플래쉬 변환부(711)가 논리 어드레스에 맵핑되는 물리 어드레스를 포함하는 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드 하기 위한 커맨드를 이슈(issue)할 수 있다(단계 S1105).
이때 상기 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)는 호스트 제어부(740)로부터 이슈된 커맨드에 의해 캐시 메모리(720)에 캐싱 되어 있는 상태이므로 플래쉬 변환부(711)에 의해 이슈된 커맨드에 응답하여 버퍼 메모리 장치(1300)로부터 논리-물리 어드레스 맵핑 정보(logical-physical address mapping information)를 리드 하는 동작은 수행되지 않고, 바로 캐시 메모리(720)로부터 논리 어드레스에 대응하는 물리 어드레스가 플래쉬 변환부(711)에 전달될 수 있다(단계 S1106).
플래쉬 변환부(711)가 상기의 물리 어드레스 정보를 플래쉬 제어부(760)로 전달할 수 있고, 플래쉬 제어부(760)가 물리 어드레스에 기초하여 비휘발성 메모리 장치에 데이터를 리드하는 동작을 수행할 수 있다(단계 S1107).
비휘발성 메모리 장치(1100)로부터 출력된 데이터는 버퍼 메모리 장치(1300)에 버퍼링 될 수 있다(단계 S1108).
그리고 나서 버퍼 메모리 장치(1300)에 버퍼링 된 데이터가 호스트로 출력될 수 있다(단계 S1109).
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 비휘발성 메모리 장치(1100)와 상기 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 비휘발성 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
비휘발성 메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 갱신할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 반도체 비휘발성 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 갱신하고 갱신된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 12는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 비휘발성 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 13은 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 비휘발성 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 반도체 비휘발성 메모리 장치(1100)에 저장될 수 있다. 또한, 비휘발성 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 비휘발성 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
도 14는 메모리 시스템의 또 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 반도체 비휘발성 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 메모리 컨트롤러의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 비휘발성 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 갱신이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 비휘발성 메모리 장치
1200: 메모리 컨트롤러 100: 메모리 셀 어레이
200: 주변 회로들 300: 제어 로직

Claims (20)

  1. 비휘발성 메모리 장치;
    논리 어드레스 자료 구조에 기반하여 논리-물리 어드레스 맵핑 정보를 저장하도록 구성된 버퍼 메모리 장치; 및
    캐시 메모리를 포함하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    호스트로부터 리드 커맨드 및 리드 논리 어드레스를 수신하고, 상기 논리 어드레스 자료 구조에 기반하여 상기 리드 논리 어드레스에 대응하는 상기 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치로부터 리드하여 상기 캐시 메모리에 캐싱하도록 구성된 호스트 제어부;
    상기 캐시 메모리로부터 상기 리드 논리 어드레스에 맵핑되는 리드 물리 어드레스를 리드하도록 구성된 플래쉬 변환부; 및
    상기 리드 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치로부터 상기 리드 커맨드에 대응하는 데이터를 리드하도록 구성된 플래쉬 제어부를 포함하는 것을 특징으로 하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 버퍼 메모리 장치와 상기 캐시 메모리 사이에 연결되는 에러 정정부를 포함하고,
    상기 에러 정정부는 상기 버퍼 메모리 장치로부터 출력된 상기 논리-물리 어드레스 맵핑 정보에 대해 에러 정정 디코딩을 수행하도록 구성되고,
    상기 캐시 메모리는 상기 에러 정정 디코딩이 수행된 상기 논리-물리 어드레스 맵핑 정보를 캐싱하는 것을 특징으로 하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 버퍼 메모리 장치는 상기 비휘발성 메모리 장치로부터 리드된 상기 데이터를 버퍼링 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 메모리 컨트롤러는 파워 온 된 때 상기 비휘발성 메모리 장치에 저장된 상기 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치에 로드(load) 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 호스트 제어부는 상기 호스트로부터 기입 커맨드, 기입 논리 어드레스 및 기입 데이터를 수신하도록 구성되고,
    상기 플래쉬 변환부는 상기 기입 논리 어드레스에 기입 물리 어드레스를 맵핑하고, 상기 맵핑된 기입 물리 어드레스에 기초하여 상기 버퍼 메모리 장치에 저장된 상기 논리-물리 어드레스 맵핑 정보를 갱신하는 동작을 수행하도록 구성되고,
    상기 플래쉬 제어부는 상기 기입 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치에 상기 기입 데이터를 프로그램 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는 상기 버퍼 메모리 장치에 저장된 상기 갱신된 논리-물리 어드레스 맵핑 정보를 상기 비휘발성 메모리 장치에 플러쉬(flush) 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  7. 제5항에 있어서,
    상기 갱신 동작은,
    상기 버퍼 메모리 장치로부터 상기 기입 논리 어드레스에 대응하는 청크 데이터를 리드 하고,
    상기 청크 데이터 중 상기 기입 물리 어드레스에 대응하는 섹션 데이터를 갱신하고,
    상기 갱신된 청크 데이터를 상기 버퍼 메모리 장치에 기입하는 동작을 포함하는 것을 특징으로 하는 메모리 시스템.
  8. 제1항에 있어서,
    상기 호스트 제어부와 상기 플래쉬 변환부 및 상기 플래쉬 제어부는 서로 버스(bus)를 통해 서로 교신하고,
    상기 캐시 메모리는 상기 버퍼 메모리 장치와 상기 버스 사이에 연결된 것을 특징으로 하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 버퍼 메모리 장치는 디램(DRAM)을 포함하고,
    상기 캐시 메모리는 에스램(SRAM)을 포함하는 것을 특징으로 하는 메모리 시스템.
  10. 비휘발성 메모리 장치;
    논리-물리 어드레스 맵핑 정보를 저장하도록 구성된 버퍼 메모리 장치; 및
    메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 버퍼 메모리 장치와 버스 사이에 연결된 캐시 메모리;
    호스트와 상기 버스 사이에 연결되고, 상기 호스트로부터 논리 어드레스를 수신하고, 상기 버퍼 메모리 장치로부터 상기 논리 어드레스에 맵핑되는 물리 어드레스를 리드 하여 상기 캐시 메모리에 캐싱하도록 구성된 호스트 제어부;
    상기 버스를 통해 상기 캐시 메모리로부터 상기 물리 어드레스를 수신하도록 구성된 플래쉬 변환부; 및
    상기 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치를 제어하도록 구성된 플래쉬 제어부를 포함하는 것을 특징으로 하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 플래쉬 제어부는 상기 비휘발성 메모리 장치와 상기 버스 사이에 연결된 것을 특징으로 하는 메모리 시스템.
  12. 제10항에 있어서,
    상기 메모리 컨트롤러는 상기 버퍼 메모리 장치와 상기 캐시 메모리 사이에 연결된 에러 정정부를 포함하고,
    상기 에러 정정부는 상기 버퍼 메모리 장치로부터 출력된 상기 논리 어드레스에 맵핑되는 상기 물리 어드레스를 에러 정정 디코딩 하여 상기 캐시 메모리로 전달하는 것을 특징으로 하는 메모리 시스템.
  13. 제10항에 있어서,
    상기 메모리 컨트롤러는 파워 온 된 때 상기 비휘발성 메모리 장치에 저장된 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치에 로드(load) 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  14. 제13항에 있어서,
    상기 호스트 제어부는 상기 호스트로부터 기입 커맨드, 기입 논리 어드레스 및 기입 데이터를 수신하도록 구성되고,
    상기 플래쉬 변환부는 상기 기입 논리 어드레스에 기입 물리 어드레스를 맵핑하고, 상기 맵핑된 기입 물리 어드레스에 기초하여 상기 버퍼 메모리 장치에 저장된 상기 논리-물리 어드레스 맵핑 정보를 갱신 하는 갱신 동작을 수행하도록 구성되고,
    상기 플래쉬 제어부는 상기 기입 물리 어드레스에 기초하여 상기 기입 데이터를 상기 비휘발성 메모리 장치에 프로그램 하도록 구성된 것을 특징으로 하는 메모리 시스템.
  15. 제10항에 있어서,
    상기 버퍼 메모리 장치는 디램(DRAM)을 포함하고,
    상기 메모리 컨트롤러는 상기 디램의 리프레쉬 동작을 제어하도록 구성된 것을 특징으로 하는 메모리 시스템.
  16. 호스트로부터 리드 커맨드 및 논리 어드레스를 수신하는 단계;
    상기 논리 어드레스에 대응하는 논리-물리 어드레스 맵핑 정보를 획득하기 위한 제1 커맨드를 이슈하는 단계;
    상기 제1 커맨드에 응답하여 버퍼 메모리 장치로부터 출력된 상기 논리-물리 어드레스 맵핑 정보를 캐시 메모리에 캐싱하는 단계;
    상기 논리 어드레스에 대응하는 물리 어드레스를 획득하기 위한 제2 커맨드를 이슈하는 단계;
    상기 제2 커맨드에 기초하여 상기 캐시 메모리가 상기 논리-물리 어드레스 맵핑 정보에 포함된 상기 물리 어드레스를 출력하는 단계; 및
    상기 물리 어드레스에 기초하여 비휘발성 메모리 장치로부터 리드 데이터를 리드하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 캐싱하는 단계는,
    상기 버퍼 메모리 장치로부터 상기 논리-물리 어드레스 맵핑 정보를 리드하는 단계;
    상기 리드된 논리-물리 어드레스 맵핑 정보에 대해 에러 정정 디코딩을 수행하는 단계; 및
    상기 에러 정정 디코딩 된 논리-물리 어드레스 맵핑 정보를 상기 캐시 메모리에 전달하여 캐싱하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  18. 제16항에 있어서,
    파워 온 후 상기 비휘발성 메모리 장치에 저장된 상기 논리-물리 어드레스 맵핑 정보를 상기 버퍼 메모리 장치에 로드(load)하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  19. 제16항에 있어서,
    상기 호스트로부터 기입 커맨드, 기입 논리 어드레스 및 데이터를 수신하는 단계;
    상기 기입 논리 어드레스에 기입 물리 어드레스를 맵핑하는 단계;
    상기 맵핑된 기입 물리 어드레스에 기초하여 상기 버퍼 메모리 장치에 저장된 상기 논리-물리 어드레스 맵핑 정보를 갱신하는 단계; 및
    상기 기입 물리 어드레스에 기초하여 상기 비휘발성 메모리 장치에 상기 데이터를 프로그램 하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작 방법.
  20. 제16항에 있어서,
    상기 제1 커맨드는 상기 호스트와 버스 사이에 연결된 호스트 제어부에 의해 이슈되고,
    상기 제2 커맨드는 플래쉬 변환부에 의해 이슈되는 것을 특징으로 하는 메모리 시스템의 동작 방법.
KR1020180000363A 2017-10-27 2018-01-02 메모리 시스템 및 그것의 동작 방법 KR102421149B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180000363A KR102421149B1 (ko) 2018-01-02 2018-01-02 메모리 시스템 및 그것의 동작 방법
TW107129418A TW201931363A (zh) 2018-01-02 2018-08-23 記憶體系統及其操作方法
US16/111,044 US11068408B2 (en) 2018-01-02 2018-08-23 Memory system and operating method thereof
CN201811082229.9A CN109992537B (zh) 2018-01-02 2018-09-17 存储系统及其操作方法
US17/233,210 US20210232343A1 (en) 2017-10-27 2021-04-16 Memory controller, memory system, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000363A KR102421149B1 (ko) 2018-01-02 2018-01-02 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190082584A KR20190082584A (ko) 2019-07-10
KR102421149B1 true KR102421149B1 (ko) 2022-07-14

Family

ID=67057736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000363A KR102421149B1 (ko) 2017-10-27 2018-01-02 메모리 시스템 및 그것의 동작 방법

Country Status (4)

Country Link
US (1) US11068408B2 (ko)
KR (1) KR102421149B1 (ko)
CN (1) CN109992537B (ko)
TW (1) TW201931363A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652376B2 (en) 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10552085B1 (en) 2014-09-09 2020-02-04 Radian Memory Systems, Inc. Techniques for directed data migration
JP2019057074A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム
KR102456173B1 (ko) 2017-10-27 2022-10-18 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200104601A (ko) 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210015086A (ko) * 2019-07-31 2021-02-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
DE102019128331A1 (de) * 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gemeinsam genutzter decodiererschaltkreis und verfahren
KR20210034711A (ko) * 2019-09-20 2021-03-31 삼성전자주식회사 메모리 셀의 신뢰성에 따라 패리티 비트들을 선택적으로 생성하는 저장 장치 및 그것의 동작 방법
JP2021056550A (ja) * 2019-09-26 2021-04-08 キオクシア株式会社 メモリシステム、メモリシステムの制御方法、および情報処理システム
CN110990302B (zh) * 2019-11-22 2021-11-02 北京云宽志业网络技术有限公司 数据缓存方法、装置、电子设备及存储介质
US11573891B2 (en) 2019-11-25 2023-02-07 SK Hynix Inc. Memory controller for scheduling commands based on response for receiving write command, storage device including the memory controller, and operating method of the memory controller and the storage device
KR102456176B1 (ko) 2020-05-21 2022-10-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210068699A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법
US11907572B2 (en) * 2019-12-30 2024-02-20 Micron Technology, Inc. Interface read after write
US11294824B2 (en) * 2020-01-03 2022-04-05 Western Digital Technologies, Inc. System and method for reduced latency of read-modify-write operations
KR102435253B1 (ko) 2020-06-30 2022-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR102495910B1 (ko) 2020-04-13 2023-02-06 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11755476B2 (en) 2020-04-13 2023-09-12 SK Hynix Inc. Memory controller, storage device including the memory controller, and method of operating the memory controller and the storage device
KR102406449B1 (ko) 2020-06-25 2022-06-08 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20210132806A (ko) * 2020-04-28 2021-11-05 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210142974A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210143387A (ko) * 2020-05-20 2021-11-29 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
JP2022050016A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 メモリシステム
KR20220058224A (ko) * 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 메모리 시스템 및 이에 포함된 메모리 컨트롤러의 동작 방법
KR102365312B1 (ko) * 2021-06-17 2022-02-23 삼성전자주식회사 스토리지 컨트롤러, 연산 스토리지 장치, 및 연산 스토리지 장치의 동작 방법
CN115407946B (zh) * 2022-11-02 2023-03-24 合肥康芯威存储技术有限公司 一种存储器及其控制方法与控制系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160162416A1 (en) * 2014-12-08 2016-06-09 Intel Corporation Apparatus and Method for Reducing Latency Between Host and a Storage Device
US20170031615A1 (en) * 2015-07-27 2017-02-02 Samsung Electronics Co., Ltd. Method of operating data storage device and method of operating system including the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862948B2 (ja) 1990-04-13 1999-03-03 三菱電機株式会社 半導体記憶装置
US5353425A (en) 1992-04-29 1994-10-04 Sun Microsystems, Inc. Methods and apparatus for implementing a pseudo-LRU cache memory replacement scheme with a locking feature
US5604753A (en) 1994-01-04 1997-02-18 Intel Corporation Method and apparatus for performing error correction on data from an external memory
US6725333B1 (en) 1999-04-22 2004-04-20 International Business Machines Corporation System and method for managing cachable entities
US8443134B2 (en) 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
US8046551B1 (en) 2008-08-14 2011-10-25 Emc Corporation Techniques for processing I/O requests
US20150010143A1 (en) 2009-04-30 2015-01-08 HGST Netherlands B.V. Systems and methods for signature computation in a content locality based cache
US8166258B2 (en) 2009-07-24 2012-04-24 Lsi Corporation Skip operations for solid state disks
US8219776B2 (en) 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
KR101711945B1 (ko) 2010-01-06 2017-03-03 주식회사 태진인포텍 멀티 레벨 버퍼 캐시 관리 정책에 따른 메모리 관리 방법
CN103026346B (zh) * 2010-07-27 2016-01-20 国际商业机器公司 用于从固态存储器设备读取及写入数据的方法及存储系统
WO2012016089A2 (en) 2010-07-28 2012-02-02 Fusion-Io, Inc. Apparatus, system, and method for conditional and atomic storage operations
US8656454B2 (en) 2010-12-01 2014-02-18 Microsoft Corporation Data store including a file location attribute
US8909860B2 (en) 2012-08-23 2014-12-09 Cisco Technology, Inc. Executing parallel operations to increase data access performance
KR101993704B1 (ko) * 2012-08-24 2019-06-27 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 플래시 메모리를 제어하는 메모리 컨트롤러의 쓰기 메모리 블록 할당 방법
CN102937967B (zh) 2012-10-11 2018-02-27 南京中兴新软件有限责任公司 数据冗余实现方法及装置
US9116824B2 (en) * 2013-03-15 2015-08-25 Sandisk Technologies Inc. System and method to reduce read latency of a data storage device
KR20140117994A (ko) 2013-03-27 2014-10-08 한국전자통신연구원 복제 파일 중복 제거 방법 및 장치
WO2014191966A1 (en) 2013-05-31 2014-12-04 Stmicroelectronics S.R.L. Communication interface for interfacing a transmission circuit with an interconnection network, and corresponding system and integrated circuit
KR102308777B1 (ko) * 2014-06-02 2021-10-05 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
GB2526849B (en) 2014-06-05 2021-04-14 Advanced Risc Mach Ltd Dynamic cache allocation policy adaptation in a data processing apparatus
US10037168B2 (en) * 2014-07-09 2018-07-31 Hitachi, Ltd. Memory module and information processing system
KR102344834B1 (ko) 2014-09-24 2021-12-29 삼성전자주식회사 솔리드 스테이트 드라이브 및 이를 포함하는 컴퓨팅 시스템
JP2016177478A (ja) 2015-03-19 2016-10-06 株式会社リコー 信号転送装置、情報処理装置、及び信号転送方法
US10007446B2 (en) * 2015-05-05 2018-06-26 Macronix International Co., Ltd. Method, apparatus, and storage medium for writing data into persistent storage device
KR20170015708A (ko) 2015-07-30 2017-02-09 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
JP2017138852A (ja) 2016-02-04 2017-08-10 株式会社東芝 情報処理装置、記憶装置およびプログラム
KR102533389B1 (ko) * 2016-02-24 2023-05-17 삼성전자주식회사 장치 수명을 향상시키는 데이터 저장 장치 및 이를 포함하는 raid 시스템
US10469405B2 (en) 2016-06-29 2019-11-05 Amazon Technologies, Inc. Network-accessible data volume modification
US10037298B2 (en) 2016-06-29 2018-07-31 Amazon Technologies, Inc. Network-accessible data volume modification
KR20180051272A (ko) 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP2018147231A (ja) * 2017-03-06 2018-09-20 東芝メモリ株式会社 メモリコントローラ、メモリシステムおよびメモリシステムの制御方法
US10236070B2 (en) * 2017-06-27 2019-03-19 Western Digital Technologies, Inc. Read level tracking and optimization
US10503656B2 (en) 2017-09-20 2019-12-10 Qualcomm Incorporated Performance by retaining high locality data in higher level cache memory
JP2019079448A (ja) 2017-10-27 2019-05-23 株式会社日立製作所 ストレージシステム及びストレージシステムの制御方法
US10691347B2 (en) 2018-06-07 2020-06-23 Micron Technology, Inc. Extended line width memory-side cache systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160162416A1 (en) * 2014-12-08 2016-06-09 Intel Corporation Apparatus and Method for Reducing Latency Between Host and a Storage Device
US20170031615A1 (en) * 2015-07-27 2017-02-02 Samsung Electronics Co., Ltd. Method of operating data storage device and method of operating system including the same

Also Published As

Publication number Publication date
US11068408B2 (en) 2021-07-20
CN109992537B (zh) 2023-02-24
KR20190082584A (ko) 2019-07-10
TW201931363A (zh) 2019-08-01
CN109992537A (zh) 2019-07-09
US20190205257A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102421149B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10997065B2 (en) Memory system and operating method thereof
US11194520B2 (en) Memory system and operating method thereof
US11334448B2 (en) Memory system and operating method thereof
US10956060B2 (en) Memory system dynamically allocating memory spaces and method of operating the same
US10678476B2 (en) Memory system with host address translation capability and operating method thereof
US10606758B2 (en) Memory system and method of operating the same
US20190138440A1 (en) Memory system and operating method thereof
US20190121727A1 (en) Memory system and method for operating the same
KR102479483B1 (ko) 메모리 시스템 및 이의 동작 방법
KR20190106278A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20190092941A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10977144B2 (en) Memory system and method of operating the same
US20210232343A1 (en) Memory controller, memory system, and operating method thereof
US20190294542A1 (en) Memory system and operating method thereof
US10942675B2 (en) Memory system and operating method thereof
US10769060B2 (en) Storage system and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant