KR102409845B1 - 와이어 그리드 편광자 및 이의 제조방법 - Google Patents

와이어 그리드 편광자 및 이의 제조방법 Download PDF

Info

Publication number
KR102409845B1
KR102409845B1 KR1020140182935A KR20140182935A KR102409845B1 KR 102409845 B1 KR102409845 B1 KR 102409845B1 KR 1020140182935 A KR1020140182935 A KR 1020140182935A KR 20140182935 A KR20140182935 A KR 20140182935A KR 102409845 B1 KR102409845 B1 KR 102409845B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
guide
patterns
surface treatment
Prior art date
Application number
KR1020140182935A
Other languages
English (en)
Other versions
KR20160074764A (ko
Inventor
곽은애
강민혁
장형규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140182935A priority Critical patent/KR102409845B1/ko
Priority to US14/704,667 priority patent/US9612379B2/en
Publication of KR20160074764A publication Critical patent/KR20160074764A/ko
Application granted granted Critical
Publication of KR102409845B1 publication Critical patent/KR102409845B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3058—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state comprising electrically conductive elements, e.g. wire grids, conductive particles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/18—Coatings for keeping optical surfaces clean, e.g. hydrophobic or photo-catalytic films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3008—Polarising elements comprising dielectric particles, e.g. birefringent crystals embedded in a matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133548—Wire-grid polarisers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Polarising Elements (AREA)

Abstract

본 발명은 와이어 그리드 편광자 및 그 제조 방법은 제공한다. 와이어 그리드 편광자의 제조방법은 기판 상에 도전층, 도전층 상에 가이드층, 가이드층 상에 표면처리 방지층을 순차적으로 형성하는 단계, 표면처리 방지층과, 가이드층을 패턴닝하여 도전층을 부분적으로 노출시키는 제1 가이드 패턴 상에 제1 표면처리 방지패턴이 형성된 제1 패턴 및 제2 가이드 패턴 상에 제2 표면처리 방지패턴이 형성된 제2 패턴을 형성하는 단계, 제1 패턴 및 제2 패턴의 폭을 줄이는 단계, 폭이 준 상기 제1, 2 패턴의 측부면와 상부면에 표면 처리막을 형성하는 단계, 표면 처리막이 형성된 제1, 2 패턴 상에 제1, 2 표면처리 방지패턴을 제거하여 제1, 2 가이드 패턴의 상부면을 노출시키는 단계 및 도전층과 상기 제1, 2 가이드 패턴에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체를 제공하는 단계를 포함하되, 상기 제1, 2 가이드 패턴의 상부면은 상기 두 가지 단량체의 블록 공중합체에 대해 소수성인 전사층이 형성된다.

Description

와이어 그리드 편광자 및 이의 제조방법{WIRE GRID POLARIZER AND METHOD FOR FABRICATING THE SAME}
본 발명은 와이어 그리드 편광자 및 이의 제조방법에 관한 것이다.
액정 표시 장치는 액정을 포함하여 많은 광학적인 층들로 이루어져 있다. 상기한 액정 표시 장치는 빛의 편광상태를 사용하기 때문이다.
편광자는 그 중에서도 매우 중요한 역할을 하고 있다. 편광자의 역할은 자연 상태의 빛을 단일의 직진 상태의 편광된 빛으로 바꾸어 준다.
액정 표시 장치에서 편광된 빛을 만들기 위해서는 일반적으로 필름 방식의 편광자를 사용하고 있다. 필름 방식의 편광자는 두 개의 TAC(tri-acetyl-cellulose) 필름과 PVA(poly-vinyl-alcohol) 필름을 사용한 적층 구조 형태로 만들어 질 수 있다. 그러나 필름 방식의 편광자는 높은 습도와 온도에 편광자 고유의 특성의 변형을 가져오기 쉽다.
이러한 필름 방식의 편광 필름의 단점을 보안하기 위하여 유리 기판 위에 나노 사이즈의 금속 패턴을 가진 나노 와이어 그리드(nanowire grid)는 그 대안으로 각광받고 있다.
본 발명이 해결하고자 하는 과제는, 정렬 불량률을 저하시킨 공정에 따른 와이어 그리드 편광자를 제조하는 방법, 상기 제조 방법으로 제조된 와이어 그리드 편광자 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 제조방법은, 기판 상에 도전층, 상기 도전층 상에 가이드층, 상기 가이드층 상에 표면처리 방지층을 순차적으로 형성하는 단계, 상기 표면처리 방지층과, 가이드층을 패턴닝하여 상기 도전층을 부분적으로 노출시키는 제1 가이드 패턴 상에 제1 표면처리 방지패턴이 형성된 제1 패턴 및 제2 가이드 패턴 상에 제2 표면처리 방지패턴이 형성된 제2 패턴을 형성하는 단계, 상기 제1 패턴 및 상기 제2 패턴의 폭을 줄이는 단계, 상기 폭이 준 상기 제1, 2 패턴의 측부면와 상부면에 표면 처리막을 형성하는 단계, 상기 표면 처리막이 형성된 제1, 2 패턴 상에 제1, 2 표면처리 방지패턴을 제거하여 제1, 2 가이드 패턴의 상부면을 노출시키는 단계 및 상기 도전층과 상기 제1, 2 가이드 패턴에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체를 제공하는 단계를 포함하되, 상기 제1, 2 가이드 패턴의 상부면은 상기 두 가지 단량체의 블록 공중합체에 대해 소수성인 전사층이 형성된다.
상기 도전층과 상기 제1, 2 가이드 패턴에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체를 제공하는 단계 이후에, 상기 두 가지 단량체의 블록 공중합체를 정렬하는 단계, 상기 두 가지 단량체 블록 중 한 가지 단량체 블록을 선택적으로 제거하는 단계 및 잔존하는 단량체 블록 및 상기 제1, 2 가이드 패턴을 식각 마스크로 이용하여 상기 도전층을 패터닝하여 전도성 와이어 패턴 및 반사막을 형성하는 단계를 더 포함할 수 있다.
상기 식각률이 상이한 두 가지 단량체의 블록 공중합체 중 어느 하나의 단량체는 상기 표면 처리막에 대해 소수성일 수 있다.
상기 표면처리 방지층은 역가교(reversible crosslinking) 물질로 형성될 수 있다.
상기 표면처리 방지층은 쿠마린(Cumarine) 계열로 형성될 수 있다.
상기 표면처리 방지층은 수용성 폴리머 (Water soluble Polymer)로 형성될 수 있다.
상기 표면치리 방지층은 상기 블록 공중합체의 두 가지 단량체 모두에 대해 소수성일 수 있다.
상기 전사층은 상기 블록 공중합체의 두 가지 단량체 모두에 대해 소수성일 수 있다.
상기 블록 공중합체를 정렬하는 단계는 상기 블록 공중합체를 가열 어닐링 또는 솔벤트 어닐링하는 단계를 포함할 수 있다.
상기 블록 공중합체를 정렬하는 단계는 상기 블록 공중합체가 스웰링되는 단계를 포함하되, 상기 전사층은 스웰링(swelling)된 상기 블록 공중합체의 넘침을 방지할 수 있다.
상기 제2 패턴의 상부면은 상기 제1 패턴의 상부면보다 넓게 형성될 수 있다.
상기 가이드 패턴의 폭을 줄이는 단계는 플라즈마 처리를 포함하는 트리밍(trimming) 공정일 수 있다.
상기 가이드 패턴의 폭을 줄이는 단계는, 상기 기판 상에 상기 도전층을 형성하고, 상기 도전층 상에 가이드층을 형성하고, 상기 가이드층 상에 하드 마스크층을 형성하고, 상기 하드 마스크층 상에 희생층을 형성하는 단계, 상기 희생층 상에 포토레지스트 패턴을 형성하여 상기 희생층의 일부를 노출시키는 단계, 상기 희생층을 식각하여 희생 패턴을 형성하고, 상기 하드 마스크층의 일부를 노출시키는 단계, 상기 희생 패턴 및 노출된 상기 하드 마스크층에 마스크 물질층을 형성하는 단계, 상기 마스크 물질층을 식각하여 마스크 패턴을 형성하고, 상기 희생 패턴 및 상기 하드 마스크층의 일부를 노출시키는 단계, 상기 마스크 패턴 하부에 노출된 상기 하드 마스크층을 식각하여 상기 하드 마스크 패턴을 형성하는 단계, 상기 하드 마스크 패턴 하부에 노출된 상기 가이드층을 식각하여 상기 제1, 2 가이드 패턴 및 상기 제1, 2 표면처리 방지패턴으로 이루어진 제1, 2 패턴을 형성하는 단계를 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 와이어 그리드 편광자는 기판, 상기 기판 상에 돌출하여 위치하는 다수의 전도성 와이어 패턴와 반사막 및 상기 전도성 와이어 패턴 상에 적어도 일부의 패턴 상부에 제1 가이드 패턴 및 상기 반사막 상에 적어도 일부의 패턴 상부에 제2 가이드 패턴을 포함하되, 적어도 일부의 상기 제1, 2 가이드 패턴의 측부면에 배치된 표면 처리막, 적어도 일부의 상기 제1, 2 가이드 패턴의 상부면에 배치된 전사층을 가진다.
적어도 일부의 상기 전도성 와이어 패턴 상부에 단량체 블록을 더 포함할 수 있다.
상기 전사층은 상기 단량체 블록에 대해 소수성일 수 있다.
상기 제2 가이드 패턴의 상부면은 상기 제1 가이드 패턴의 상부면보다 넓게 형성될 수 있다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는, 와이어 그리드 편광자 상에 배치되는 보호막, 상기 보호막 상에 형성되고 제1 방향으로 연장되는 게이트 라인, 상기 게이트 라인과 절연되고 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하되, 상기 와이어 그리드 편광자는, 상기 기판 상에 돌출하여 위치하는 다수의 전도성 와이어 패턴 및 반사막 및 상기 전도성 와이어 패턴 상에 적어도 일부의 패턴 상부에 제1 가이드 패턴 및 상기 반사막 상에 적어도 일부의 패턴 상부에 제2 가이드 패턴을 포함하되, 적어도 일부의 상기 제1, 2 가이드 패턴의 측부면에 배치된 표면 처리막, 적어도 일부의 상기 제1, 2 가이드 패턴의 상부면에 배치된 전사층을 가진다.
적어도 일부의 상기 전도성 와이어 패턴 상부에 단량체 블록을 더 포함할 수 있다.
상기 전사층은 상기 단량체 블록에 대해 소수성일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
수율이 높은 와이어 그리드 편광자의 제조 방법 및 이를 통하여 제조된 와이어 그리드 편광자를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 단면도이다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 제조 공정별 단면도이다.
도 10 내지 16은 본 발명의 다른 실시예에 따른 와이어 그리드 편광자의 제조방법을 도시한 단면도이다.
도 17는 본 발명의 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 19는 본 발명의 또 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 20은 본 발명의 일 실시예에 따른 와이어 그리드 편광자를 포함하는 표시 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 단면도이다.
도 1을 참조하면, 기판(105) 상에 돌출하여 형성되는 다수의 나란한 전도성 와이어 패턴(113) 및 반사막(116)을 갖는 와이어 그리드 편광자(100)를 형성할 수 있다.
상기한 와이어 그리드 편광자(100)는 기판(105), 기판(105) 상에 돌출하여 위치하는 다수의 나란한 전도성 와이어 패턴(113) 및 반사막(116), 일부 전도성 와이어 패턴(113)과 반사막(116) 상에 각각 배치되는 잔존 제1 가이드 패턴(123a) 및 잔존 제1 가이드 패턴(126a), 나머지 전도성 와이어 패턴(113) 상에 배치되는 잔존 단량체 블록(181a)들을 포함할 수 있다.
전도성 와이어 패턴(113) 및 반사막(116)을 형성하는 과정에서, 과식각을 방지하기 위하여 제1, 2가이드 패턴(참조 도 9의 123, 126), 단량체 블록(참조 도 9의 181, 186)이 완전히 식각되지 않는 범위에서 식각을 진행할 경우, 형성되는 일부의 전도성 와이어 패턴(113) 및 반사막(116) 상에는 각각 제1, 2 가이드 패턴(123a, 126a)이 배치될 수 있다. 또한 일부의 전도성 와이어 패턴(113) 상에도 단량체 블록이 남아 잔존 단량체 블록(181a) 이 배치될 수 있다.
이 경우, 잔존 단량체 블록(181a)은 주기를 가지면서 반복적으로 배치될 수 있다. 구체적으로, 잔존 단량체 블록(181a)은 서로 인접하여 다수가 배치되고, 하나의 잔존 제1 가이드 패턴(123a)을 사이에 두고 반복적으로 배치될 수 있다.
공정 중에 형성된 잔존 제1, 2 가이드 패턴(123a, 126a)의 상부면은 소수성의 극성이 전사된 전사층(125)이 일부 배치될 수 있다. 다시 말해, 제1, 2 가이드 패턴(123a, 126a)의 상부면은 단량체 블록(181a)에 대해 소수성인 전사층(125)이 남아 있을 수 있다.
또한, 공정 중에 형성된 잔존 제1, 2 가이드 패턴(123a, 126a)의 측부면은 블록 공중합체 중 어느 하나에 소수성의 극성인 표면 처리막(160)이 일부 배치될 수 있다.
이처럼 와이어 그리드 편광자(100)는 입사되는 전자기파의 파장보다 금속 와이어 배열의 주기가 짧은 경우, 금속 와이어와 평행한 편광 성분(S파)은 반사되고 수직한 편광 성분(P파)은 투과시킬 수 있다.
이 현상을 이용하여 편광 효율이 우수하고, 투과율이 높으며, 시야각이 넓은 평판 편광자(planar polarizer)를 제조할 수 있다. 선편광판(linear polarizer)과는 달리 전도성 와이어 그리드 편광자(100)는 금속을 사용하므로 빛을 반사하는 효율이 매우 높으므로 반사된 빛을 재반사시킬 수 있어 그 빛을 재활용하여 모든 빛을 하나의 편광으로 만들 수 있다.
다시 말해 반사된 빛은 각종 필름을 통과하고 반사판에 의해 반사되어 P 편광파와 S 편광파로 변환되어 전면으로 나오게 되며 재생(recycling)된 빛은 상기의 현상을 무한히 반복할 수 있어 광 효율을 향상시킬 수 있다.
이하, 상술한 바와 같은 와이어 그리드 편광자의 제조 방법에 대해 설명한다.
도 2 내지 도 9은 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 제조 공정별 단면도이다.
도 2를 참조하면, 기판(105) 상에 도전층(110)을 형성한다.
기판(105)은 가시광선을 투과시킬 수 있으면 그 재질은 용도나 공정에 맞게 적절하게 선택할 수 있다. 예를 들면, 유리, Quartz, 아크릴, TAC(triacetylcellulose), COP(cyclic olefin copolymer), COC(cyclic olefin polymer), PC(polycarbonate), PET(polyethylene naphthalate), PI(polyimide), PEN(polyethylene naphthalate), PES(polyether sulfone), PAR(polyarylate) 등의 다양한 폴리머 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다. 기판(105)은 일정 정도의 유연성(flexibility)을 가지는 광학용 필름 기재로 형성할 수 있다.
도전층(110)은 전도성 소재이면 제한 없이 사용이 가능하다. 예시적인 실시예에서, 도전층(110)은 금속 재질일 수 있고, 보다 구체적으로는 알루미늄(Al), 크롬(Cr), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti) 코발트(Co) 및 몰리브덴(Mo)으로 이루어진 군에서 선택되는 하나의 금속 또는 이들의 합금인 것을 들 수 있지만, 이들만으로 한정되는 것은 아니다.
경우에 따라서는, 도전층(110)은 둘 이상의 층을 포함할 수 있다. 예를 들어, 제1 도전층(미도시)은 알루미늄으로 구성될 수 있고, 제2 도전층(미도시)은 티타늄 또는 몰리브덴으로 구성될 수 있지만, 이것만으로 한정되는 것은 아니다. 상기 제1 도전층(미도시)이 알루미늄으로 구성될 경우, 이후 공정에서 공정 온도에 따라 힐록(hillock)이 발생하여 상부 표면이 균일하지 않아, 제품의 광학 특성을 저하시킬 수 있다. 이를 방지하기 위하여 상기 제1 도전층(미도시) 상에 티타늄 또는 몰리브덴으로 구성되는 제2 도전층(미도시)을 형성하여, 공정 상 발생할 수 있는 힐록을 방지할 수 있다.
도전층(110)을 형성하는 방법은 일반적인 스퍼터링 방법, 화학기상 증착법(CVD), 이베포레이션(Evaporation)법 등을 이용할 수 있지만, 이들만으로 한정되는 것은 아니다.
이어서, 도전층(110) 상에 가이드층(120)을 형성한다.
가이드층(120)은 포토레지스트(PR; photoresist), 유기물 등의 소프트 패턴층이거나, 금속, 무기물 등의 하드한 물질층일 수 있다. 여기서는 가이드층(120)은 포토레지스트를 사용한 것을 예로서 설명하지만, 이것으로 한정되는 것은 아니다.
이어서, 가이드층(120) 상에 표면처리 방지층(130)을 형성한다.
표면처리 방지층(130)은 역가교(reversible crosslinking)가 가능한 물질, 수용성 폴리머(water soluble polymer)를 사용할 수 있으나 이에 한정하는 것은 아니다. 예를 들어, 역가교가 가능한 물질은 쿠마린(Coumarine) 계열의 물질을 사용할 수 있다.
도 3을 참조하면, 도포된 가이드층(120)과 표면처리 방지층(130)을 마스크 등을 이용하여 패턴에 맞게 노광 및 현상하여 제1 가이드 패턴(123)과 제1 표면처리 방지패턴(133)을 갖는 제1 패턴(313) 및 제2 가이드 패턴(126)과 제2 표면처리 방지패턴(136)을 갖는 제2 패턴(316)을 형성한다. 제2 패턴(316)의 상부면은 제1 패턴(313)의 상부면보다 넓게 형성될 수 있다.
여기서 제1 패턴(313) 및 제2 패턴(316)을 형성하는 공정은 포토레지스트 공정만으로 한정되는 것은 아니고, 여러 가지 패터닝 기법들이 사용될 수 있다. 이와 같이 제1 패턴(313) 및 제2 패턴(316)을 형성하여 도전층(110)의 일부를 노출시킬 수 있다.
도 4를 참조하면, 제1 패턴(313) 및 제2 패턴(316)의 폭을 줄이는 공정을 진행한다. 여기서 제1 패턴(313) 및 제2 패턴(316)의 폭을 줄이는 공정은 트리밍 공정을 실시할 수 있다. 트리밍 공정을 통해 제1 패턴(313) 및 제2 패턴(316)의 폭을 이후 정렬되는 블록 공중합체(180)의 단량체 블록(181, 186)의 폭과 유사하게 형성할 수 있다.
상기 트리밍 공정은 산소 플라즈마(O2 Plasma) 처리를 통하여 구현될 수 있지만 이것만으로 한정되는 것은 아니고, 제1 패턴(313) 및 제2 패턴(316)의 폭을 줄일 수 있는 것이면 어느 것이나 사용이 가능하다. 구체적인 예에서, 상기 산소 플라즈마 처리의 경우, SF6 또는 CF계 가스를 추가로 첨가할 수 있고, 상기 CF계 가스의 예로는 C4F8, CHF3, CH2F2, C4F8, CF4, C2F6 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다.
여기서, 상기 트리밍 공정은 제1 패턴(313) 및 제2 패턴(316)의 높이가 이후에 진행되는 블록 공중합체(180)의 정렬 등의 이유로 소정의 높이로 형성되어 한다. 이는 블록 공중합체(180)의 정렬 공정 중에 제공되는 열 등의 에너지로 인해 블록 공중합체(180)가 스웰링되어 인접한 블록 공중합체(180)와 연결되는 패러럴 불량이 발생할 수 있기 때문이다.
그러나, 본 실시예에서는 포토레지스트 재료인 제1, 2 가이드 패턴(123, 126)과, 상기 제1, 2 가이드 패턴(123, 126) 상에 각각 배치되는 제1, 2 표면처리 방지패턴(133, 136)으로 소정의 높이를 갖는 제1 패턴(313) 및 제2 패턴(316)을 형성할 수 있다. 따라서 제1, 2 가이드 패턴(123, 126)으로 트리밍 공정 중에 소비되는 포토레지스트의 소모량을 저감할 수 있다. 이에 따라 고가의 포토레지스트의 소모량을 저감하여 제조 비용을 저감할 수 있는 효과가 있다.
이와 같이, 제1 패턴(313) 및 제2 패턴(316)의 폭을 이후 정렬되는 블록 공중합체(180)의 단량체 블록(181, 186)의 폭과 유사하게 형성시키는 공정은 트리밍 공정을 예를 들어 설명하였으나 이에 한정하는 것은 아니다.
또한, 제2 패턴(316)은 제1 패턴(313) 보다 큰 폭을 가지도록 형성될 수 있으며, 이로 인하여, 제2 패턴(316)과 중첩되는 영역에 위치한 도전층(110)은 패터닝되지 않고 남아서 반사막 역할을 할 수 있다. 제2 패턴(316)은 디스플레이 장치의 비표시 영역에 형성될 수 있다. 이로 인하여, 비표시 영역으로 소비되는 빛을 반사시켜 디스플레이 장치의 휘도 향상을 꾀할 수 있다. 이 경우, 제2 패턴(316)는 트리밍 공정 이후 비표시 영역에 대응되는 폭을 가질 수 있도록 패터닝될 수 있다.
도 5를 참조하면, 제1 패턴(313) 및 제2 패턴(316)이 형성된 기판 상에 표면 처리막(160)을 형성한다. 다시 말해, 제1 패턴(313)에는 제1 가이드 패턴(123)의 측부면, 제1 표면처리 방지패턴(133)의 측부면와 상부면을 따라 표면 처리막(160)이 형성될 수 있다. 또한, 제2 패턴(316)에는 제2 가이드 패턴(126)의 측부면, 제2 표면처리 방지패턴(136)의 측부면와 상부면을 따라 표면 처리막(160)이 형성될 수 있다.
표면 처리막(160)은 불소 함유 소수성 막일 수 있지만, 이것으로 한정되는 것은 아니다. 표면 처리막(160)은 불소를 함유하고 있기 때문에 포토레지스트의 탄소(C)-불소(F)기 형성될 수 있다. 그러나 도전층(110)의 금속은 탄소를 포함하지 있기 않기 때문에 불소(F)와 반응하지 않을 수 있다. 따라서 표면 처리막(160)은 트리밍 공정으로 노출된 도전층(110)의 표면에는 형성되지 않을 수 있다.
또한, 표면 처리막(160)은 예를 들어 단분자층(monolayer)으로 형성될 수 있지만, 이것으로 한정되는 것은 아니다. 표면 처리막(160)을 형성하는 방법은, 단분자층 형성을 위하여 ALD(Atomic Layer Deposition) 등을 들 수 있지만, 이것만으로 한정되는 것은 아니고, 박막 형성을 위한 기존의 다른 방법들도 사용이 가능하다. 하나의 예에서, 제1, 2 패턴(313, 316)의 측면에도 동일하게 표면 처리막(160)을 형성하기 위해서, 화학적 ALD를 사용할 수도 있다.
여기서 표면 처리막(160)은 추후에 배치되는 블록 공중합체(180)의 단량체 블록 (181, 186)중에 어느 하나 대해서 소수성 막일 수 있다.
도 6를 참조하면, 제1, 2 패턴(313, 316)에서 제1, 2 가이드 패턴(123, 126) 상부에 배치된 제1, 2 표면처리 방지패턴(133, 136)을 제거한다. 제1, 2 표면처리 방지패턴(133, 136)은 역가교성 물질로 형성되어 열, 광 등을 제1, 2 표면처리 방지패턴(133, 136)에 제공하면 역가교될 수 있다. 따라서 역가교된 제1, 2 표면처리 방지패턴(133, 136)을 제1, 2 가이드 패턴(123, 126) 상에서 리프트 오프(Lift-off)시킬 수 있다.
또는, 제1, 2 표면처리 방지패턴(133, 136)은 수용성 폴리머로 형성될 수 있으며, 제1, 2 표면처리 방지패턴(133, 136)에 현상액 등을 제공하여 제1, 2 표면처리 방지패턴(133, 136)을 제1, 2 가이드 패턴(123, 126) 상에서 제거할 수 있다. 이때, 제1, 2 표면처리 방지패턴(133, 136)을 제거하는 현상액은 포토레지스트로 형성된 가이드층(120)에 사용된 현상액과는 다른 현상액을 사용할 수 있다.
여기서 제1, 2 표면처리 방지패턴(133, 136)과 제1, 2 가이드 패턴(123, 126)이 접촉된 영역은, 즉, 제1, 2 표면처리 방지패턴(133, 136)의 하부면에 접촉된 제1, 2 가이드 패턴(123, 126)의 상부면은 제1, 2 표면처리 방지패턴(133, 136)의 극성이 전사되어 어떠한 물질에 대해서 친수 또는 소수의 극성을 가질 수 있다. 즉, 제1, 2 가이드 패턴(123, 126)의 상부면에는 극성을 갖는 전사층(125)이 형성될 수 있다.
제1, 2 가이드 패턴(123, 126)의 상부면에 형성된 전사층(125)은 추후에 이어질 블록 공중합체(180)의 도포 공정에서 블록 공중합체(180)의 단량체 블록(181, 186)들에 대해서 소수성의 극성을 갖도록 형성할 수 있다. 이는 추후에 블록 공중합체(180) 도포공정에서 설명하기로 한다.
이와 같이, 제1, 2 표면처리 방지패턴(133, 136)을 제1, 2 가이드 패턴(123, 126) 상에서 제거하여 제1, 2 가이드 패턴(123, 126)의 상부면을 노출시켜 상기 상부면에 극성을 갖는 전사층(125)을 형성할 수 있다. 제1, 2 가이드 패턴(123, 126)의 상부면에 형성된 전사층(125)은 블록 공중합체(180)의 단량체 블록(181, 186) 모두에 대해 소수의 극성을 갖도록 형성할 수 있다.
따라서, 제1, 2 가이드 패턴(123, 126)의 측부면에는 블록 공중합체(180) 중 어느 하나에 대해서 소수성 갖는 표면 처리막(160)이 형성되어 있고, 제1, 2 가이드 패턴(123, 126)의 상부면에는 블록 공중합체(180)의 모든 단량체 블록(181, 186)에 대해서 소수성을 갖는 전사층(125)이 형성될 수 있다.
도 7을 참조하면, 제1, 2 표면처리 방지패턴(133, 136)을 제거하여 제1, 2 가이드 패턴(123, 126)이 남은 기판 상에 블록 공중합체(180)를 제공한다.
구체적으로 도전층(110)과 제1, 2 가이드 패턴(123, 126)에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체(180)를 제공한다. 보다 구체적으로 제1 가이드 패턴(123)들 간의 사이에 제1 가이드 패턴(123)과 제2 가이드 패턴(126) 사이에 두 가지 단량체의 블록 공중합체(180)를 제공할 수 있다.
블록 공중합체(180)는 예를 들어, 폴리 스틸렌(PS)-폴리 메틸 메타크릴레이트(PMMA) 블록 공중합체일 수 있지만, 이것만으로 한정되는 것은 아니다. 블록 공중합체(180)는 스핀 코팅 등으로 도전층(110)과 제1, 2 가이드 패턴(123, 126)에 의해 정의된 공간 상에 제공할 수 있다.
블록 공중합체(180)에 포함된 각 단량체들은 식각율 뿐만 아니라, 친수성 및 소수성도 서로 상이한 물질을 사용할 수 있다. 이 경우, 도면에 도시하지는 않았지만, 도전층(110)과 제1, 2 가이드 패턴(123, 126)에 의해 정의된 공간의 바닥부에 중성층을 형성하여 효과적으로 블록 공중합체(180)를 배치시킬 수도 있다.
또한, 제1, 2 가이드 패턴(123, 126)의 측부면은 블록 공중합체(180)의 어느 하나의 단량체에 대해서 소수성을 갖고 있어 제1, 2 가이드 패턴(123, 126)으로 노출된 도전층(110)의 표면은 상대적으로 중성층이거나 친수성에 유사한 극성을 가질 수 있다. 따라서 도전층(110)과 제1, 2 가이드 패턴(123, 126)에 의해 정의된 공간에 블록 공중합체(180)의 배치를 더욱 용이할 수 있다.
여기서 제1, 2 가이드 패턴(123, 126)의 상부면는 블록 공중합체(180)의 단량체들에 대해 소수성을 갖는 전사층(125)이 형성되어 제1, 2 가이드 패턴(123, 126)의 상부면에는 블록 공중합체(180)가 배치되지 않을 수 있다.
예를 들어, 제1, 2 가이드 패턴(123, 126)의 상부면에 전사층(125)이 형성되지 않은 경우, 블록 공중합체(180)를 기판 상에 도포하게 되면, 제1 가이드 패턴(123)의 상부면보다 제2 가이드 패턴(126)의 상부면이 상대적으로 넓은 면적이 형성되어 있어 제2 가이드 패턴(126) 상에 물방울 모양의 디Ÿ‡(dewet)된 블록 공중합체(180)가 배치될 수 있다. 상기 디Ÿ‡된 블록 공중합체는 추후에 상분리하는 과정에서 코팅 얼룩을 발생시킬 수 있다. 이는 이후 공정에서 상세히 설명하기로 한다.
이와 같이, 제1, 2 가이드 패턴(123, 126)의 상부면에 전사층(125)을 형성하고, 제1, 2 가이드 패턴(123, 126)의 측부면는 표면 처리막(160)을 형성하여 디Ÿ‡된 블록 공중합체를 최소화시키고, 노출된 도전층(110)의 표면을 상대적으로 중성층 또는 친수성에 유사한 층으로 형성하여 블록 공중합체(180)의 도포를 용이하게 할 수 있다.
도 8을 참조하면, 상기 두 가지 단량체의 블록 공중합체(180)를 정렬하여 두 가지 단량체 블록(181, 186)을 형성한다. 블록 공중합체(180)는 각 단량체 블록(181, 186)으로 상분리하여 정렬될 수 있다.
블록 공중합체(180)가 상분리된 각 단량체 블록(181, 186)은 식각율 뿐만 아니라, 친수성 및 소수성도 서로 상이한 물질을 사용할 수 있다. 이 경우, 도전층(110)과 제1, 2 가이드 패턴(123, 126)에 의해 정의된 공간 내의 측부면은 제2 가이드 패턴(126)의 측부면에 배치된 표면 처리막(160)이 단량체 블록(181, 186) 중 어느 하나에 소수성 막이기 때문에 상대적인 친수의 극성을 가진 단량체 블록(186)이 표면 처리막(160)에 인접하게 배치될 수 있다. 따라서 표면 처리막(160)을 통하여 효과적으로 블록 공중합체(180)를 정렬시킬 수 있다.
여기서 표면 처리막(160)에 대해 소수의 극성을 갖는 단량체 블록을 제1 단량체 블록(181), 표면 처리막(160)에 대해 상대적으로 친수의 극성을 갖는 단량체 블록을 제2 단량체 블록(186)으로 명칭한다.
구체적으로, 블록 공중합체(180)의 단량체들의 랜덤 공중합체(random copolymer)일 수 있지만, 이것만으로 한정되는 것은 아니다. 상기 랜덤 공중합체는 가교 가능한 랜덤 공중합체일 수 있다. 제1, 2 가이드 패턴(123, 126)의 측면이 각 단량체 블록(181, 186) 중 어느 하나에 대하여 선택성을 가질 수 있기 때문에 즉, 친수성 또는 소수성을 가짐으로써 보다 효과적으로 블록 공중합체(180)를 정렬시킬 수 있다.
한편, 제2 가이드 패턴(126)의 상부면은 각 단량체에 대해서 소수의 극성을 가져 블록 공중합체(180)가 형성되지 않을 수 있다. 만약에 앞에 언급한 바와 같이, 제2 가이드 패턴(126)의 상부면에 상기 디Ÿ‡된 블록 공중합체가 배치되는 경우, 블록 공중합체(180)를 정렬하기 위한 상분리 과정에서 상기 상부면에서 상기 디Ÿ‡된 블록 공중합체의 유동성으로 인해 인접한 블록 공중합체로 상기 디Ÿ‡된 블록 공중합체가 적하될 수 있다.
따라서 적하된 블록 공중합체로 인해 인접한 블록 공중합체는 코팅 얼룩 등의 불량이 발생할 수 있다. 다시 말해, 상기 적하된 블록 공중합체로 인해 단량체 블록(181, 186)이 일정한 패턴을 가지고 형성되지 않을 수 있다. 이에 따라 추후에 전도성 와이어 패턴(113) 또한 일정한 패턴이 어긋난 형상으로 형성될 수 있다.
그러나 제2 가이드 패턴(126)의 상부면에 블록 공중합체에 소수성인 극성을 갖는 전사층(125)이 형성되어 상기 디Ÿ‡된 블록 공중합체가 제2 가이드 패턴(126)의 상부면에 위치하기 어려울 수 있다.
이와 같이, 제1, 2가이드 패턴(123, 126)의 상부면과 측부면에 각각 표면 처리막(160), 전사층(125)을 형성하여 블록 공중합체(180)의 정렬을 용하게 할 수 있고, 상기 디Ÿ‡된 블록 공중합체로 인한 코팅 얼룩 등의 불량을 방지할 수 있다.
한편, 블록 공중합체(180)를 정렬시키는 방법은, 가열 어닐링 또는 솔벤트 어닐링 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다. 일반적으로 열을 가하는 가열 어닐링에 비하여, 기화된 솔벤트를 포함하는 챔버 내에서 어닐링하는 솔벤트 어닐링이 정렬 시간을 단축시킬 수 있다는 장점이 있지만, 전체 공정 레이아웃에 따라 적절하게 선택하여 진행할 수 있다.
어닐링 공정을 진행할 경우에는 블록 공중합체(180) 도포 높이보다 제1, 2 가이드 패턴(123, 126)의 높이를 높게 형성할 수 있다. 예를 들면, 솔벤트 어닐링 공정은 기화된 솔벤트가 블록 공중합체(180)에 침투하면서 스웰링(swelling)이 발생할 수 있다. 상기 스웰링은 제1, 2 가이드 패턴(123, 126)의 높이를 넘어 인접한 블록 공중합체에 연결되는 불량이 발생할 수 있다.
그러나, 본 실시예에서는 제1, 2 가이드 패턴(123, 126)의 상부에 블록 공중합체(180)의 단량체 블록(181, 186) 모두에 소수의 극성을 갖는 전사층(125)이 제1, 2 가이드 패턴(123, 126)의 상부면에 배치되어 스웰링으로 인한 블록 공중합체(180)의 패러럴 불량을 방지할 수 있을 것으로 기대할 수 있다. 이와 같이, 블록 공중합체(180)가 스웰링(swelling)되더라도 전사층(125)으로 인해 인접한 블록 공중합체(180)와 연결되는 것을 억제할 수 있다.
따라서 제1, 2 가이드 패턴(123, 126) 상부면의 전사층(125)은 블록 공중합체(180)의 넘침을 방지하여 인접 블록 공중합체(180)와 연결되는 불량을 방지할 수 있고, 상기 드Ÿ‡ 블록 공중합체의 형성을 방지하여 블록 공중합체(180)의 정렬이 원활하게 이루어질 수 있도록 할 수 있다.
도 9를 참조하면, 두 가지 단량체 블록(181, 186) 중 한 가지 단량체 블록(186)을 선택적으로 제거한다. 구체적으로 제1 단량체 블록(181)보다 상대적으로 식각율이 높은 제2 단량체 블록(186)을 선택적으로 제거할 수 있다.
상대적으로 식각율이 높은 단량체 블록(186)을 선택적으로 제거하기 위하여, 일반적인 식각 공정을 이용할 수 있고, 예를 들어, 건식 식각으로 진행할 수 있지만, 이것만으로 한정되는 것은 아니다. 상기 식각에 사용될 수 있는 가스는 O2, 불화 탄소 기체 및 HF로 이루어지는 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다. 상기 불화 탄소 기체는 예를 들어, C4F8, CHF3, CH2F2, C4F8, CF4 및 C2F6로 이루어진 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다.
여기서 제1, 2 가이드 패턴(123, 126)의 측부면과 상부면에 각각 형성되어 있던 표면 처리막(160), 전사층(125)은 잔존할 수도 있고, 식각 과정 중에서 제거될 수도 있다.
다시 도 1을 참조하면, 남아 있는 제1 단량체 블록(181) 및 제1, 2 가이드 패턴(123, 126)을 식각 마스크로 이용하여 도전층(110)을 패터닝하여 전도성 와이어 패턴(113) 및 반사막(116)을 형성할 수 있다. 이를 통하여, 기판(105) 상에 돌출하여 형성되는 다수의 나란한 전도성 와이어 패턴(115)을 형성할 수 있다.
도전층(110)을 식각하여 전도성 와이어 패턴(115)을 형성하는 과정에서, 과식각을 방지하기 위하여 제1, 2 가이드 패턴(123, 126), 제1 단량체 블록(181)이 완전히 식각되지 않는 범위에서 식각을 진행할 경우, 형성되는 전도성 와이어 패턴(125) 상에 제1, 2 잔존 가이드 패턴(123a, 126a) 및 잔존 단량체 블록(181a)이 형성될 수 있다. 또한, 도전층(110)을 식각하면서 표면처리층(160)의 일부 및 전사층(125)의 일부가 잔존할 수도 있다.
이 경우, 잔존 단량체 블록(181)은 주기를 가지면서 반복적으로 배치될 수 있다. 구체적으로, 단량체 블록(181)은 서로 인접하여 다수가 배치되고, 하나의 제1 가이드 패턴(123) 또는 제2 가이드 패턴(126)을 사이에 두고 반복적으로 배치될 수 있다.
이와 같이, 제1, 2 가이드 패턴(123, 126)의 측부면에 표면 처리막(160)을 형성하고 제1, 2 가이드 패턴(123, 126)의 상부면에는 전사층(125)을 형성함으로써, 블록 공중합체(180)의 코팅 얼룩 발생을 방지하고 정열을 원활하게 시킬 수 있고, 패러럴 불량을 방지할 것으로 기대할 수 있다. 또한, 포토레지스트를 사용하는 제1, 2 가이드 패턴(123, 126) 상에 제1, 2 표면처리 방지패턴(133, 136)을 형성함으로써 고가의 포토레지스트의 소모량을 줄여 원가 저감 효과를 얻을 수 있다.
도 10 내지 16은 본 발명의 다른 실시예에 따른 와이어 그리드 편광자의 제조방법을 도시한 단면도이다. 여기서 본 실시예는 도 1 내지 도 9를 인용하여 설명하며, 동일 엘리먼트는 중복 설명을 회피하기 위해 간략히 설명하거나 생략하기로 한다.
본 실시예에서는 와이어 그리드 편광자를 제조하기 위해 도 5 내지 도 9까지 동일한 공정으로 진행할 수 있다. 그리고 도 1 내지 도 4를 거쳐 트리밍 공정과 같이 패턴의 폭을 줄이는 공정을 다른 방법으로 실시하여 제1, 2패턴 (313, 316)을 블록 공중합체의 단량체 블록(181, 186)과 유사한 폭을 갖는 패턴으로 형성할 수 있다.
도 10을 참조하면, 기판(105) 상에 도전층(110)을 형성하고, 도전층(110) 상에 가이드층(120)을 형성한다.
가이드층(120)은 포토레지스트, 유기물 등의 소프트 패턴층이거나, 금속, 무기물 등의 하드한 물질층일 수 있다. 예를 들어, 가이드층(120)은 질화 규소(SiNx)를 사용할 수 있지만, 이것으로 한정되는 것은 아니다.
이어서, 가이드층(110) 상에 표면처리 방지층을 형성한다. 표면처리 방지층(130)은 역가교(reversible crosslinking)가 가능한 물질, 수용성 폴리머(water soluble polymer)를 사용할 수 있으나 이에 한정하는 것은 아니다. 예를 들어, 역가교가 가능한 물질은 쿠마린(Coumarine) 계열의 물질을 사용할 수 있다.
이어서, 표면처리 방지층(130) 상에 하드 마스크층(140)을 형성한다.
하드 마스크층(140)은 금속, 무기물 등의 식각 선택비가 높은 물질로 형성할 수 있다. 예를 들어 본 실시예에서는 크롬(Cr), 몰리브덴(Mo) 및 이들의 조합으로 이루어진 선택된 금속 물질 중에 어느 하나를 사용할 수 있으나 이에 한정하는 것은 아니다.
다음, 하드 마스크층(140) 상에 희생층(미도시)을 형성한다. 희생층(미도시)은 유기물 등의 소프트 패턴층일 수 있다. 상기 희생층은 예를 들어 SiO2 등을 포함하는 실리콘 계열의 절연물질을 사용할 수 있으나, 이에 한정하는 것은 아니다.
계속해서, 상기 희생층 상에 포토레지스트 패턴(미도시)을 형성할 수 있다. 하나의 예에서, 상기 포토레지스트 패턴은 포토레지스트층을 도포하고, 마스크 등을 이용하여 패턴에 맞게 상기 포토레지스트층을 노광 및 현상하여 형성할 수 있지만, 이것만으로 한정되는 것은 아니고, 여러 가지 패터닝 기법들이 사용될 수 있다. 이와 같이 상기 포토레지스트 패턴을 형성하여 상기 희생층의 일부를 노출시킬 수 잇다.
도 10을 참조하면, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 희생층을 식각하여 희생 패턴(155)을 형성한다. 상기 희생층에 사용된 재료에 따라 건식 식각, 습식 식각을 이용하여 희생 패턴(155)을 형성할 수 있다.
도 11을 참조하면, 희생 패턴(155)이 형성된 기판 상에 마스크 물질층(170)을 형성한다. 마스크 물질층(170)은 무기재료 또는 유기 재료를 등 형성할 수 있다.
도 12를 참조하면, 마스크 물질층(170)을 식각하여 마스크 패턴(175)을 형성한다. 이 공정을 통하여, 도 1내 9에서와 같이 형성되는 제1, 2 가이드 패턴(123, 126)의 폭을 이후 정렬되는 블록 공중합체(180)의 단량체 블록들(181, 186)의 폭과 유사하게 형성할 수 있다.
마스크 패턴(175)은 이방성 식각하는 방법으로 마스크 물질층(170)을 식각하여 수평면은 식각이 되고 수직면에 배치된 마스크 물질층(170)을 남겨 마스크 패턴(175)을 형성할 수 있다.
이와 같이, 수평면의 마스크 물질층(170)을 식각하여 마스크 패턴(175)이 형성되면서 하드 마스크층(140)의 일부와 희생 패턴(155)의 상부면이 노출될 수 있다.
도 13를 참조하면, 노출된 희생 패턴(155) 상부면을 이용하여 희생 패턴(155)을 제거한다. 희생 패턴(155)을 제거함으로써 희생 패턴(155) 하부에 커버되어 있던 하드 마스크층(140)의 일부를 노출시킬 수 있다.
이와 같이, 하드 마스크층(140) 상에는 일정 간격으로 배치된 마스크 패턴(175)이 배치될 수 있다.
도 14를 참조하면, 마스크 패턴(175)을 마스크로 이용하여 하드 마스크층(140)을 식각하여 하드 마스크 패턴(145)을 형성한다. 하드 마스크층(140)은 추후에 제1, 2 가이드 패턴(123-1, 126-1)의 식각 공정에서 식각률이 낮아 상대적으로 높은 외형 준수율을 보일 수 있는 금속을 사용할 수 있다. 예를 들면, 몰리브덴(Mo), 크롬(Cr) 등의 금속으로 형성할 수 있다. 이와 같이 형성된 하드 마스크층(140)은 습식 식각(Wet Etching) 방법 등으로 식각시킬 수 있다.
따라서, 하드 마스크 패턴(145)을 형성하여 하드 마스크층(140) 하부에 배치된 표면처리 방지층(130)의 일부를 노출시킬 수 있다. 여기서 하드 마스크 패턴(145)의 상부에는 마스크 패턴(175)의 일부가 잔존할 수도 있다.
도 15를 참조하면, 하드 마스크 패턴(145) 및 잔존하는 마스크 패턴(175)을 마스크로 이용하여 표면처리 방지층(130)의 노출된 영역을 식각하여 표면처리 방지층(130)과 가이드층(120)을 식각한다. 가이드층(130)의 식각은 플라즈마를 이용한 건식 식각방법을 이용할 수 있다.
도 16을 참조하면, 표면처리 방지층(130)을 식각하여 형성된 표면처리 방지패턴(133-1)과, 가이드층(120)을 식각하여 형성된 가이드 패턴(123-1)으로 이루어진 제1 패턴(313-1)을 형성할 수 있다. 도면에서 제2 패턴은 생략하였으나 도 1 내지 도 9를 인용하여 제1 패턴(313-1) 주변에 제2 가이드 패턴(126-1) 상에 제2 표면처리 방지패턴(136-1)으로 이루어진 제2 패턴(316-1)이 형성된 것으로 간주한다.
여기서 마스크 패턴(175)은 표면처리 방지층(130)과 가이드층(120)을 식각하는 과정에서 식각되어 제거될 수 있으나, 하드 마스크 패턴(145)은 제1, 2패턴(313-1, 316-1)을 형성하기 위해 사용한 외형 준수률이 높은 금속을 인해 일부 잔존한 잔존 하드 마스크 패턴(145a)이 형성될 수 있다. 이를 제거하기 위해서 습식 식각을 더 실시 할 수 있다.
또는, 제1, 2 표면처리 방지패턴(133-1, 136-1) 및 제1, 2 가이드 패턴(123-1, 126-1)의 식각 공정으로도 식각이 용이한 금속을 사용할 수도 있다. 여기서 식각률이 높은 금속을 사용하면, 제1, 2 표면처리 방지패턴(133-1, 136-1) 및 제1, 2 가이드 패턴(123-1, 126-1)의 식각 공정으로 하드 마스크 패턴(145)을 제거할 수 있고, 하드 마스크 패턴(145)을 제거하는 공정을 실시하지 않아도 되어 공정이 단순해질 수 있다.
이와 같이, 제1, 2 가이드 패턴(123-1, 126-1) 상에 제1, 2 표면처리 방지패턴(133-1, 136-1)이 배치된 제1, 2 패턴(313-1, 316-1)을 형성할 수 있다.
그리고 도 1 내지 도 9에서와 같이, 제1, 2패턴(313-1, 316-1) 상에 표면처리층(160)을 형성하고, 표면처리 방지패턴(133-1, 136-1)을 제거하여 제1, 2가이드 패턴(123-1, 126-1)의 상부면에 전사층(125)을 형성하여 단량체 블록의 정렬이 용이한 와이어 그리드 편광자(100)를 형성할 수 있다.
도 17는 본 발명의 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 17을 참조하면, 와이어 그리드 편광자(100-1)는 기판(105), 기판(105) 상에 돌출하여 위치하는 다수의 나란한 전도성 와이어 패턴(113) 및 반사막(116), 일부 전도성 와이어 패턴(113) 및 반사막(116) 상에 위치하는 제1, 2 잔존 가이드 패턴(123a, 126a)을 포함할 수 있다. 여기서 제1 잔존 가이드 패턴(123a)은 전도성 와이어 패턴(113) 상에 배치될 수 있고, 제 2 잔존 가이드 패턴(126a)은 반사막(116) 상에 배치될 수 있다.
이 경우, 제1 잔존 가이드 패턴(123a)은 주기를 가지면서 배치될 수 있다. 구체적으로, 전도성 와이어 패턴(113) 상에 단량체 블록(182)을 제거하면 전도성 와이어 패턴(113)은 주기를 갖으며 배치될 수 있다.
여기서 제1, 2 잔존 가이드 패턴(123a, 126a)의 일부에는 제1, 2 가이드 패턴(123a, 126a)을 형성하면서 표면처리한 표면처리막(160)과 전사층(125)이 남아 있을 수 있다. 이는 도 1 내지 9에서와 같이, 표면처리막(160)과 전사층(125)은 제1, 2 가이드 패턴(123a, 126a)의 상부면과 측부면에 배치되어 추후에 수행된 공정 이후에도 제1, 2 가이드 패턴(123a, 126a)의 측부면과 상부면에 일부 잔존할 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 18을 참조하면, 와이어 그리드 편광자(100-3)는 기판(105), 기판(105) 상에 돌출하여 위치하는 다수의 나란한 전도성 와이어 패턴(113) 및 반사막(116), 일부 전도성 와이어 패턴(113) 상에 위치하는 잔존 단량체 블록(181a)을 포함할 수 있다.
이 경우, 잔존 단량체 블록(181a)은 주기를 가지면서 반복적으로 전도성 와이어 패턴(113)의 상에 배치될 수 있다. 구체적으로, 잔존 단량체 블록(181a)은 서로 인접하여 다수가 배치되고, 상부에 잔존 단량체 블록(181a)이 위치하지 않는 전도성 와이어 패턴(113)을 사이에 두고 반복적으로 배치될 수 있다.
여기서 잔존 단량체 블록(181a)이 형성된 전도성 와이어 패턴(113) 이외 전도성 와이어 패턴(113) 상에는 제1, 2 가이드 패턴(123, 126)이 형성되었던 영역이다. 제2 가이드 패턴(126)으로 형성되는 반사막(116) 상에도 잔존 단량체 블록(181a)은 배치되지 않는다.
이는 가이드 패턴(135)을 제거하는 공정을 추가적을 실시하여 잔존 단량체 블록(181a)만이 주기적으로 배치될 수 있고, 전도성 와이어 패턴(113)을 형성하는 식각 과정 중에 제1, 2 가이드 패턴(123. 126)이 함께 제거될 수도 있다.
여기서 제1, 2 가이드 패턴(123, 126)을 제거하는 경우에는, 블록 공중합체(180)를 정렬시키는 단계 이후에 제거할 수 있다. 이는 블록 공중합체(180)를 정렬시키기 위해 어닐링하는 단계 이후에 제1, 2 가이드 패턴(123, 126)을 제거해야만 블록 공중합체(180)의 원활한 정렬 및 넘침으로 인한 패러럴 불량을 방지할 수 있기 때문이다.
도 19는 본 발명의 또 다른 실시예에 따른 와이어 그리드 편광자의 수직 단면도이다.
도 19을 참조하면, 와이어 그리드 편광자(100-3)는 기판(105), 기판(105) 상에 돌출하여 위치하는 다수의 나란한 전도성 와이어 패턴(113) 및 반사막(116)을 포함할 수 있다.
전도성 와이어 패턴(113) 상부에 잔존하는 잔존 제1, 2 가이드 패턴(123a, 126a) 및 잔존 단량체 블록(181a)을 제거하여 기판(105) 상에 일정 간격으로 배치되는 전도성 와이어 패턴(113)만 남길 수 있다.
상기 본 발명의 다른 실시예와 같이, 가이드 패턴(135)을 제거하는 단계는 블록 공중합체(180)를 정렬시키는 단계 이후에 제거할 수 있다. 이 또한, 블록 공중합체(180)를 정렬시키기 위해 어닐링하는 단계 이후에 제1, 2 가이드 패턴(123, 126)을 제거해야만 블록 공중합체(180)의 원활한 정렬 및 넘침으로 인한 패러럴 불량을 방지할 수 있기 때문이다.
도 20은 본 발명의 일 실시예에 따른 와이어 그리드 편광자를 포함하는 표시 장치의 개략적인 단면도이다. 여기서 와이어 그리드 편광자는 도 1 내지 19를 인용하여 설명하기로 한다.
도 20을 참조하면, 표시 장치(1)는 제1 표시 기판(10), 제1 표시 기판(10)과 이격하여 대향하는 제2 표시 기판(200) 및 제1 표시 기판(10)과 제2 표시 기판(200) 사이에 개재된 액정층(300)을 포함할 수 있다. 각 표시 기판(10, 200)은 매트릭스 형태로 배열된 복수의 화소가 정의될 수 있다.
제1 표시 기판(10)에는 제1 방향으로 연장된 복수의 게이트 라인, 제1 방향에 수직인 제2 방향으로 연장된 복수의 데이터 라인이 형성될 수 있다. 게이트 라인과 데이터 라인에 의해 정의된 각 화소마다 화소 전극(80)이 배치될 수 있다.
화소 전극(80)은 스위칭 소자인 박막 트랜지스터를 통해 데이터 전압을 제공받을 수 있다. 박막 트랜지스터의 제어단자인 게이트 전극(20)은 게이트 라인에 연결되고, 입력 단자인 소오스 전극(52)은 데이터 라인에 연결되고, 출력 단자인 드레인 전극(57)은 화소 전극(80)에 콘택홀을 통해 연결될 수 있다. 박막 트랜지스터의 채널은 반도체층(40)으로 형성될 수 있다. 반도체층(40)과 소오스/드레인 전극(52, 57) 사이에는 일함수가 높은 오믹 콘택층(45)이 더 배치될 수 있다. 오믹 콘택층(45)은 반도체층(40)에 도펀트(dopant)를 도핑하여 높은 일함수를 갖을 수 있다.
반도체층(40)은 게이트 전극(20)과 오버랩되도록 배치될 수 있다. 소오스 전극(52)과 드레인 전극(57)은 반도체층(40)을 기준으로 이격될 수 있다. 화소 전극(80)은 공통 전극(250)과 함께 전계를 생성하여 그 사이에 배치된 액정층(300) 액정 분자의 배향 방향을 제어할 수 있다. 액정층(300)은 양의 유전율 이방성을 가지는 트위스티드 네마틱(twisted nematic; TN) 모드, 수직 배향(VA) 모드 또는 수평 배향(IPS, FFS) 모드 등일 수 있지만, 이들만으로 한정되는 것은 아니다.
제2 표시 기판(200)에는 각 화소마다 컬러 필터(230)가 형성될 수 있다. 컬러 필터(230)는 적색, 녹색, 청색 컬러 필터(230)를 포함할 수 있다. 적색, 녹색, 청색 컬러 필터(230)는 교대로 배열될 수 있다. 각 컬러 필터(230)간 경계에는 차광 패턴(220)이 배치될 수 있다. 또한, 차광 패턴(220)은 제2 표시 기판(200)의 비표시 영역에까지 배치될 수 있다. 제2 표시 기판(200)에는 화소와 무관하게 일체형으로 형성된 공통 전극(250)이 배치될 수 있다.
이하, 상기한 표시 장치(1)에 대해 더욱 상세히 설명하기로 한다.
제1 표시 기판(10)은 와이어 그리드 편광자(100, 100-1, 100-2, 100-3)를 갖는 와이어 그리드 편광기판(101)을 베이스 기판으로 사용할 수 있다. 여기서 도 17을 예를 들어 와이어 그리드 편광자(100-1)를 갖는 와이어 그리드 편광기판(101)을 대표적으로 설명하지만, 다른 실시예 및 또 다른 실시예의 외어어 그리드 편광자(100, 100-1, 100-2, 100-3)를 포함하는 와이어 그리드 편광기판을 사용할 수도 있다.
기판(105)은 유리나 투명한 플리스틱과 같은 투명한 절연 기판으로 이루어질 수 있다.
와이어 그리드 편광기판(101)은 와이어 그리드 편광자(100-1) 상에 전도성 와이어 패턴(113)및 반사막(116)을 보호하고 절연하는 보호막(190)을 포함할 수 있다.
기판(105) 상에 돌출하여 위치하는 다수의 전도성 와이어 패턴(113) 및 반사막(116), 전도성 와이어 패턴(113) 및 반사막(116) 상에 적어도 일부의 패턴 상부에 잔존 제1, 2 가이드 패턴(123a, 126a)을 포함할 수 있다. 잔존 제1, 2 가이드 패턴(123a, 126a)의 일부는 측부면에 배치된 표면 처리막(160) 또는 상부면에 배치되는 전사층(125)을 포함할 수 있다.
와이어 그리드 편광기판(101) 중에 전도성 와이어 패턴(113)이 형성된 이외의 영역에 배치된 박막트랜지스터가 위치하는 영역은 반사막(116)이 배치될 수 있다. 박막트랜지스터가 위치하는 영역은 빛이 투과되지 않는 영역으로서 비개구부라고도 한다. 따라서, 상기 비개구부에 대응되는 위치에서는 와이어 그리드 편광자(100-1)의 전도성 와이어 패턴(113)이 형성되지 않은 반사막(116)이 배치될 수 있다. 이 경우, 반사율이 높은 금속성 물질이 비개구부로 입사하는 빛을 반사하여 이를 다시 개구부에서 활용할 수 있으므로, 표시 장치(1)의 휘도를 향상시킬 수 있다.
와이어 그리드 편광기판(101)의 보호막(190) 상에는 도전성 물질로 이루어진 게이트 라인 및 그로부터 돌출된 게이트 전극(20)이 형성될 수 있다. 도면으로 도시되지는 않았지만, 게이트 라인은 비표시 영역까지 연장될 수 있고, 상기 비표시 영역에서 게이트 패드를 형성할 수 있다.
게이트 라인 및 게이트 전극(20)은 게이트 절연막(30)에 의해 덮인다.
게이트 절연막(30) 상에는 반도체층(40)과 오믹 콘택층(45)이 형성될 수 있다. 반도체층(40) 및 오믹 콘택층(45) 상에는 데이터 라인으로부터 분지된 소오스 전극(52) 및 소오스 전극(52)과 이격된 드레인 전극(57)이 형성될 수 있다. 도면으로 도시되지는 않았지만, 데이터 라인은 비표시 영역까지 연장될 수 있고 비표시 영역에서 데이터 패드를 형성할 수 있다.
소오스 전극(52)과 드레인 전극(57) 상에는 실리콘 질화막, 실리콘 산화막, 실리콘 산질화막 등의 절연 물질로 이루어진 절연막의 일종인 패시베이션막(60)이 형성되고, 패시베이션막(60) 상에는 유기 물질로 이루어진 유기막(70)이 형성될 수 있다. 패시베이션막(60)과 유기막(70)은 비표시 영역까지 형성될 수 있다. 패시베이션막(60)은 생략될 수도 있다.
유기막(70) 상에는 화소마다 도전 물질로 이루어진 화소 전극(80)이 형성될 수 있다. 화소 전극(80)은 유기막(70)과 패시베이션막(60)을 관통하여 드레인 전극(57)을 노출하는 콘택홀의 통해 드레인 전극(57)과 전기적으로 연결될 수 있다. 화소 전극(80)은 인듐 주석 산화물, 인듐 아연 산화물, 인듐 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 티타늄 산화물, 알루미늄, 은, 백금, 크롬, 몰리브덴, 탄탈륨, 니오븀, 아연, 마그네슘, 이들의 합금이나 이들의 적층막으로 구성될 수 있다.
계속해서, 제2 표시 기판(200)에 대해 설명한다. 제2 표시 기판(200)은 제2 기판(210)을 베이스 기판으로 한다. 제2 기판(210)은 유리나 투명한 플리스틱과 같은 투명한 절연 기판으로 이루어질 수 있다.
제2 기판(210) 상에는 차광 패턴(220)이 형성된다. 차광 패턴(220)은 비표시 영역까지 형성될 수 있다.
표시 영역의 차광 패턴(220) 상에는 컬러 필터(230)가 형성될 수 있다.
컬러 필터(230)와 차광 패턴(220) 상에는 오버코팅층(240)이 형성될 수 있다. 오버코팅층(240)은 비표시 영역까지 형성될 수 있다.
오버코팅층(240) 상에는 공통 전극(250)이 배치될 수 있다. 공통 전극(250)은 인듐 주석 산화물, 인듐 아연 산화물, 인듐 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 티타늄 산화물, 알루미늄, 은, 백금, 크롬, 몰리브덴, 탄탈륨, 니오븀, 아연, 마그네슘, 이들의 합금이나 이들의 적층막으로 구성될 수 있다.
공통 전극(250)은 표시 영역 전체를 커버하도록 형성될 수 있다. 다만, 공통 전극(250)은 표시 영역 내에서 슬릿이나 개구부를 포함할 수도 있다.
공통 전극(250)은 비표시 영역의 일부에까지 형성될 수 있지만, 제2 표시 기판(200)의 테두리 부근에는 미형성되어 오버코팅층(240)을 노출할 수 있다.
제1 표시 기판(10)과 제2 표시 기판(200)은 소정의 셀갭을 유지하면서 대향하여 배치된다. 제1 표시 기판(10)과 제2 표시 기판(200) 사이에는 액정층(300)이 개재될 수 있다. 도시하지는 않았지만, 액정층(300)에 접하는 제1 표시 기판(10)과 제2 표시 기판(200)의 표면 중 적어도 하나에는 배향막이 형성될 수 있다. 제1 표시 기판(10)의 화소 전극(80)과 제2 표시 기판(200)의 공통 전극(250)은 상호 마주보도록 배치되어 액정층(300)에 전계를 형성할 수 있다.
이와 같이, 와이어 그리드 편광기판(101)은 금속을 사용하므로 빛을 반사하는 효율이 매우 높으므로 반사된 빛을 재반사시킬 수 있다. 따라서 그 빛을 재활용하여 모든 빛을 하나의 편광으로 만들 수 있다. 와이어 그리드 편광기판(101)을 표시 장치(1)에 적용시켜 빛의 투과 효율을 증가시킬 수 있고, 휘도를 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 와이어 그리드 편광자 105: 기판
110: 도전층 113: 전도성 와이어 패턴
116: 반사막 120: 가이드층
123: 제1 가이드 패턴 125: 전사층
126: 제2 가이드 패턴 130: 표면처리 방지층
133: 제1 표면처리 방지패턴 136: 제1 표면처리 방지패턴
140: 하드 마스크층 145: 하드 마스크 패턴
160: 표면 처리막 170: 마스크 물질층
175: 마스크패턴 180: 블록 공중합체
181: 제1 단량체 블록 186: 제2 단량체 블록
190: 보호막 200: 제2 표시 기판
300: 액정층 313: 제1 패턴
316: 제2 패턴

Claims (20)

  1. 기판 상에 도전층, 상기 도전층 상에 가이드층, 상기 가이드층 상에 표면처리 방지층을 순차적으로 형성하는 단계;
    상기 표면처리 방지층과, 가이드층을 패턴닝하여 상기 도전층을 부분적으로 노출시키는 제1 가이드 패턴 상에 제1 표면처리 방지패턴이 형성된 제1 패턴 및 제2 가이드 패턴 상에 제2 표면처리 방지패턴이 형성된 제2 패턴을 형성하는 단계;
    상기 제1 패턴 및 상기 제2 패턴의 폭을 줄이는 단계;
    상기 폭이 준 상기 제1, 2 패턴의 측부면와 상부면에 표면 처리막을 형성하는 단계;
    상기 표면 처리막이 형성된 제1, 2 패턴 상에 제1, 2 표면처리 방지패턴을 제거하여 제1, 2 가이드 패턴의 상부면을 노출시키는 단계: 및
    상기 도전층과 상기 제1, 2 가이드 패턴에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체를 제공하는 단계를 포함하되,
    상기 제1, 2 가이드 패턴의 상부면은 상기 두 가지 단량체의 블록 공중합체에 대해 소수성인 전사층이 형성되는 그리드 편광자의 제조방법.
  2. 제 1항에 있어서,
    상기 도전층과 상기 제1, 2 가이드 패턴에 의해 정의된 공간 내에 식각률이 상이한 두 가지 단량체의 블록 공중합체를 제공하는 단계 이후에,
    상기 두 가지 단량체의 블록 공중합체를 정렬하는 단계;
    상기 두 가지 단량체 블록 중 한 가지 단량체 블록을 선택적으로 제거하는 단계; 및
    잔존하는 단량체 블록 및 상기 제1, 2 가이드 패턴을 식각 마스크로 이용하여 상기 도전층을 패터닝하여 전도성 와이어 패턴 및 반사막을 형성하는 단계를 더 포함하는 와이어 그리드 편광자의 제조방법.
  3. 제 1항에 있어서,
    상기 식각률이 상이한 두 가지 단량체의 블록 공중합체 중 어느 하나의 단량체는 상기 표면 처리막에 대해 소수성인 와이어 그리드 편광자의 제조방법.
  4. 제 1항에 있어서,
    상기 표면처리 방지층은 역가교(reversible crosslinking) 물질로 형성되는 와이어 그리드 편광자의 제조방법.
  5. 제 1항에 있어서,
    상기 표면처리 방지층은 쿠마린(Cumarine) 계열로 형성되는 와이어 그리드 편광자의 제조방법.
  6. 제 1항에 있어서,
    상기 표면처리 방지층은 수용성 폴리머 (Water soluble Polymer)로 형성되는 와이어 그리드 편광자의 제조방법.
  7. 제 1항에 있어서,
    상기 표면치리 방지층은 상기 블록 공중합체의 두 가지 단량체 모두에 대해 소수성인 와이어 그리드 편광자의 제조방법.
  8. 제 1항에 있어서,
    상기 전사층은 상기 블록 공중합체의 두 가지 단량체 모두에 대해 소수성인 와이어 그리드 편광자의 제조방법.
  9. 제 1항에 있어서,
    상기 블록 공중합체를 정렬하는 단계는 상기 블록 공중합체를 가열 어닐링 또는 솔벤트 어닐링하는 단계를 포함하는 와이어 그리드 편광자의 제조방법.
  10. 제 1항에 있어서,
    상기 블록 공중합체를 정렬하는 단계는 상기 블록 공중합체가 스웰링되는 단계를 포함하되,
    상기 전사층은 스웰링(swelling)된 상기 블록 공중합체의 넘침을 방지하는 와이어 그리드 편광자의 제조방법.
  11. 제 1항에 있어서,
    상기 제2 패턴의 상부면은 상기 제1 패턴의 상부면보다 넓게 형성된 와이어 그리드 편광자의 제조방법.
  12. 제 1항에 있어서,
    상기 가이드 패턴의 폭을 줄이는 단계는 플라즈마 처리를 포함하는 트리밍(trimming) 공정인 와이어 그리드 편광자의 제조방법.
  13. 제 1항에 있어서,
    상기 가이드 패턴의 폭을 줄이는 단계는,
    상기 기판 상에 상기 도전층을 형성하고, 상기 도전층 상에 가이드층을 형성하고, 상기 가이드층 상에 하드 마스크층을 형성하고, 상기 하드 마스크층 상에 희생층을 형성하는 단계;
    상기 희생층 상에 포토레지스트 패턴을 형성하여 상기 희생층의 일부를 노출시키는 단계;
    상기 희생층을 식각하여 희생 패턴을 형성하고, 상기 하드 마스크층의 일부를 노출시키는 단계;
    상기 희생 패턴 및 노출된 상기 하드 마스크층에 마스크 물질층을 형성하는 단계;
    상기 마스크 물질층을 식각하여 마스크 패턴을 형성하고, 상기 희생 패턴 및 상기 하드 마스크층의 일부를 노출시키는 단계;
    상기 마스크 패턴 하부에 노출된 상기 하드 마스크층을 식각하여 상기 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴 하부에 노출된 상기 가이드층을 식각하여 상기 제1, 2 가이드 패턴 및 상기 제1, 2 표면처리 방지패턴으로 이루어진 제1, 2 패턴을 형성하는 단계를 포함하는 와이어 그리드 편광자의 제조방법.
  14. 기판;
    상기 기판 상에 돌출하여 위치하는 다수의 전도성 와이어 패턴와 반사막; 및
    상기 전도성 와이어 패턴 상에 적어도 일부의 패턴 상부에 제1 가이드 패턴 및 상기 반사막 상에 적어도 일부의 패턴 상부에 제2 가이드 패턴을 포함하되,
    적어도 일부의 상기 제1, 2 가이드 패턴의 측부면에 배치된 표면 처리막,
    적어도 일부의 상기 제1, 2 가이드 패턴의 상부면에 배치된 전사층을 갖되,
    상기 표면 처리막은 폴리 스티렌 및 폴리메틸 메타크릴레이트 중 어느 하나에 대해서 소수성을 갖고, 다른 하나에 대해서 소수성을 갖지 않으며,
    상기 전사층은 상기 폴리 스티렌 및 상기 폴리메틸 메타크릴레이트 모두에 대해 소수성을 갖는 와이어 그리드 편광자.
  15. 제 14항에 있어서,
    적어도 일부의 상기 전도성 와이어 패턴 상부에 단량체 블록을 더 포함하는 와이어 그리드 편광자.
  16. 삭제
  17. 제 14항에 있어서,
    상기 제2 가이드 패턴의 상부면은 상기 제1 가이드 패턴의 상부면보다 넓게 형성된 와이어 그리드 편광자.
  18. 기판;
    상기 기판 상에 배치된 와이어 그리드 편광자;
    상기 와이어 그리드 편광자 상에 배치되는 보호막;
    상기 보호막 상에 형성되고 제1 방향으로 연장되는 게이트 라인;
    상기 게이트 라인과 절연되고 제2 방향으로 연장되는 데이터 라인;
    상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 박막 트랜지스터; 및
    상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하되,
    상기 와이어 그리드 편광자는,
    상기 기판 상에 돌출하여 위치하는 다수의 전도성 와이어 패턴 및 반사막; 및
    상기 전도성 와이어 패턴 상에 적어도 일부의 패턴 상부에 제1 가이드 패턴 및 상기 반사막 상에 적어도 일부의 패턴 상부에 제2 가이드 패턴을 포함하되, 적어도 일부의 상기 제1, 2 가이드 패턴의 측부면에 배치된 표면 처리막, 적어도 일부의 상기 제1, 2 가이드 패턴의 상부면에 배치된 전사층을 갖되, 상기 표면 처리막은 폴리 스티렌 및 폴리메틸 메타크릴레이트 중 어느 하나에 대해서 소수성을 갖고, 다른 하나에 대해서 소수성을 갖지 않으며, 상기 전사층은 상기 폴리 스티렌 및 상기 폴리메틸 메타크릴레이트 모두에 대해 소수성을 갖는 표시 장치.
  19. 제 18항에 있어서,
    적어도 일부의 상기 전도성 와이어 패턴 상부에 단량체 블록을 더 포함하는 표시 장치.
  20. 삭제
KR1020140182935A 2014-12-18 2014-12-18 와이어 그리드 편광자 및 이의 제조방법 KR102409845B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140182935A KR102409845B1 (ko) 2014-12-18 2014-12-18 와이어 그리드 편광자 및 이의 제조방법
US14/704,667 US9612379B2 (en) 2014-12-18 2015-05-05 Wire grid polarizer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140182935A KR102409845B1 (ko) 2014-12-18 2014-12-18 와이어 그리드 편광자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20160074764A KR20160074764A (ko) 2016-06-29
KR102409845B1 true KR102409845B1 (ko) 2022-06-16

Family

ID=56129174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140182935A KR102409845B1 (ko) 2014-12-18 2014-12-18 와이어 그리드 편광자 및 이의 제조방법

Country Status (2)

Country Link
US (1) US9612379B2 (ko)
KR (1) KR102409845B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020622A (ko) * 2014-08-13 2016-02-24 삼성디스플레이 주식회사 편광 소자 및 이의 제조방법
KR102226116B1 (ko) 2014-09-12 2021-03-11 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
KR102422109B1 (ko) * 2015-01-08 2022-07-19 삼성디스플레이 주식회사 액정 표시 장치 및 이를 제조하는 방법
KR102389618B1 (ko) 2015-03-10 2022-04-25 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
CN110854133B (zh) * 2019-10-28 2021-03-16 深圳市华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821906A (ja) 1994-07-06 1996-01-23 Fuji Photo Film Co Ltd 回折格子の製造方法および回折格子材料成膜装置
US6537920B1 (en) * 2001-03-16 2003-03-25 Advanced Micro Devices, Inc. Formation of vertical transistors using block copolymer lithography
KR100637391B1 (ko) 2004-12-21 2006-10-23 광주과학기술원 이득결합 분포 궤환형 반도체 레이저 다이오드의 제조방법
KR101346687B1 (ko) * 2007-06-29 2014-01-15 한국과학기술원 블록공중합체의 나노패터닝 방법 및 이를 이용한 편광자제조방법
KR101781517B1 (ko) 2010-09-30 2017-09-26 삼성디스플레이 주식회사 블록 공중합체 및 이를 이용한 패턴 형성 방법
KR20130031401A (ko) 2011-09-21 2013-03-29 삼성디스플레이 주식회사 나노 구조체의 제조 방법, 이를 이용한 패턴의 제조 방법 및 이를 수행하는 제조 장치
KR101942363B1 (ko) * 2012-07-26 2019-04-12 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
KR102003334B1 (ko) 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
KR102017205B1 (ko) 2012-12-07 2019-09-03 삼성디스플레이 주식회사 나노 구조체의 제조 방법 및 이를 이용한 패턴 형성 방법
KR20140137734A (ko) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 반사형 편광판 제조방법 및 인셀 반사형 편광판 제조방법
KR101616184B1 (ko) * 2014-05-19 2016-04-28 고려대학교 산학협력단 와이어 그리드 편광자의 제조 방법
KR102241758B1 (ko) 2014-09-16 2021-04-20 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법

Also Published As

Publication number Publication date
KR20160074764A (ko) 2016-06-29
US20160178822A1 (en) 2016-06-23
US9612379B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
EP2879187B1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US10509150B2 (en) Wire grid polarizer and method of fabricating the same
KR102409845B1 (ko) 와이어 그리드 편광자 및 이의 제조방법
US10509151B2 (en) Wire grid polarizer, display device including the same, and method of fabricating the same
US8604484B2 (en) Display devices and methods of manufacturing the display devices
US20140285745A1 (en) Array substrate for fringe field switching mode liquid crystal display device
US8319924B2 (en) Liquid crystal display and method of fabricating the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
US9040365B2 (en) Method for fabricating thin film transistor array substrate
CN105700056B (zh) 偏振板、包括该偏振板的tft基板及制造该偏振板的方法
US10663790B2 (en) Display panel and mother substrate for display panels
US10642092B2 (en) Polarizer, method of manufacturing the same, and display device
US9581745B2 (en) Wire grid polarizer and method for fabricating the same
US9488765B2 (en) Wire grid polarizer and method of fabricating the same
KR102413901B1 (ko) 와이어 그리드 편광판 및 이를 포함하는 표시장치
KR102410299B1 (ko) 와이어 그리드 편광판, 이를 포함하는 표시장치 및 표시장치의 제조방법
KR102090599B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102545697B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070096189A (ko) 박막 트랜지스터 기판의 제조 방법
JP2004271988A (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR20130034153A (ko) 미세패턴 형성방법과 이를 이용한 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR20110077256A (ko) 횡전계 방식의 반사형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant