KR102409433B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102409433B1
KR102409433B1 KR1020170146238A KR20170146238A KR102409433B1 KR 102409433 B1 KR102409433 B1 KR 102409433B1 KR 1020170146238 A KR1020170146238 A KR 1020170146238A KR 20170146238 A KR20170146238 A KR 20170146238A KR 102409433 B1 KR102409433 B1 KR 102409433B1
Authority
KR
South Korea
Prior art keywords
gate
sensing
stages
signal
detection
Prior art date
Application number
KR1020170146238A
Other languages
English (en)
Other versions
KR20190050884A (ko
Inventor
김성환
고광범
김도익
김장희
정승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170146238A priority Critical patent/KR102409433B1/ko
Priority to US16/013,944 priority patent/US10719180B2/en
Publication of KR20190050884A publication Critical patent/KR20190050884A/ko
Application granted granted Critical
Publication of KR102409433B1 publication Critical patent/KR102409433B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 베이스 필름 및 상기 베이스 필름 위에 배치되며 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 제어 신호들을 수신하여 상기 복수의 게이트 라인들로 게이트 신호를 제공하는 게이트 구동부를 포함하는 회로층을 포함하는 표시 패널, 및 복수의 구동 전극들, 복수의 감지 전극들, 구동 제어 신호들을 수신하여 상기 복수의 구동 전극들로 감지 구동 신호를 제공하는 감지 구동부, 및 상기 복수의 감지 전극들 각각으로부터 제공되는 전기적 신호를 외부로 전달하는 감지 패드들을 포함하는 감지 유닛을 포함하고, 상기 감지 구동부는 상기 회로층에 포함될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 감지 유닛을 포함하는 표시 장치에 관한 것이다.
표시 장치는 화면에 접촉하는 사람의 손가락 등을 감지 유닛을 통해 인식할 수 있다. 감지 유닛에서의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식, 및 초음파 방식 등 여러 가지가 있으며, 이 중 정전 용량 방식의 감지 유닛은 표시 장치의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전 용량을 이용하여 터치 발생 여부를 검출한다. 정전 용량 방식은 상호 정전 용량 방식 및 자기 정전 용량 방식으로 구분될 수 있다.
상호 정전 용량 방식의 감지 유닛은 구동 전극들 및 감지 전극들을 포함한다. 감지 유닛의 구동 전극들로 구동 신호들이 인가되면, 구동 전극들과 감지 전극들 사이에는 상호 정전 용량이 형성된다. 외부로부터 터치가 인가되는 경우, 터치 IC는 감지 전극들을 통해 상호 정전 용량의 변화량을 감지하고 이를 통해 터치 입력을 감지할 수 있다. 터치 IC는 구동 전극들로 구동 신호들을 송신하고, 감지 전극들로부터 정전 용량의 변화량을 수신하기 위해 액티브 영역의 외곽에는 구동 전극들 및 감지 전극들과 전기적으로 연결된 패드들과 전기적으로 연결될 수 있다.
본 발명은 구동 전극들 및 감지 전극들이 형성된 액티브 영역의 외곽에 배치된 배선들을 단순화시킨 감지 유닛을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 베이스 필름 및 상기 베이스 필름 위에 배치되며 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 제어 신호들을 수신하여 상기 복수의 게이트 라인들로 게이트 신호를 제공하는 게이트 구동부를 포함하는 회로층을 포함하는 표시 패널, 및 복수의 구동 전극들, 복수의 감지 전극들, 구동 제어 신호들을 수신하여 상기 복수의 구동 전극들로 감지 구동 신호를 제공하는 감지 구동부, 및 상기 복수의 감지 전극들 각각으로부터 제공되는 전기적 신호를 외부로 전달하는 감지 패드들을 포함하는 감지 유닛을 포함하고, 상기 감지 구동부는 상기 회로층에 포함될 수 있다.
상기 게이트 구동부는 복수의 게이트 스테이지들을 포함하고, 상기 감지 구동부는 복수의 감지 스테이지들을 포함하고, 상기 복수의 게이트 스테이지들 및 상기 복수의 감지 스테이지들은 동일한 층에 배치될 수 있다.
상기 게이트 제어 신호들은 제1 클럭 신호, 제2 클럭 신호, 및 프레임 시작 신호를 포함하고, 상기 구동 제어 신호들은 상기 제1 클럭 신호, 및 상기 제2 클럭 신호를 포함하고, 상기 복수의 게이트 스테이지들 중 제1 게이트 스테이지는 상기 프레임 시작 신호를 수신할 수 있다.
상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지(n 은 양의 정수)로부터 출력된 신호를 수신할 수 있다.
상기 회로층은 상기 게이트 구동부 및 상기 감지 구동부와 전기적으로 연결된 더미부를 더 포함하고, 상기 더미부는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지와 상기 복수의 감지 스테이지들 중 제1 감지 스테이지 사이에 연결된 적어도 하나 이상의 더미 스테이지를 포함할 수 있다.
상기 제1 감지 스테이지는 상기 더미 스테이지로부터 출력된 신호를 수신할 수 있다.
상기 구동 제어 신호들은 감지 시작 신호를 더 포함하고, 상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 감지 시작 신호를 수신할 수 있다.
상기 복수의 게이트 스테이지들 및 상기 복수의 감지 스테이지들은 전기적으로 연결될 수 있다.
상기 복수의 게이트 스테이지들 각각 및 상기 감지 스테이지들 각각은 동일한 회로 구조를 포함할 수 있다.
상기 게이트 제어 신호들은 제1 클럭 신호, 제2 클럭 신호, 및 제1 프레임 시작 신호를 포함하고, 상기 구동 제어 신호들은 제3 클럭 신호, 제4 클럭 신호, 및 상기 제1 프레임 시작 신호와 상이한 제2 프레임 시작 신호를 포함하고, 상기 복수의 게이트 스테이지들 중 제1 게이트 스테이지는 상기 제1 프레임 시작 신호를 수신하며 상기 복수의 게이트 스테이지들 각각은 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 수신하고, 상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 제2 프레임 시작 신호를 수신하며 상기 복수의 감지 스테이지들 각각은 상기 제3 클럭 신호 및 상기 제4 클럭 신호를 수신할 수 있다.
상기 구동 제어 신호들은 제5 클럭 신호를 더 포함하고, 상기 복수의 감지 스테이지들 각각은 상기 제5 클럭 신호를 수신할 수 있다.
상기 제1 클럭 신호 및 상기 제2 클럭 신호를 게이팅하여 상기 제5 클럭 신호를 발생하는 클럭 발생 회로를 더 포함할 수 있다.
상기 클럭 발생 회로는 논리곱(AND) 회로, 부정 논리곱(NAND) 회로, 배타적 논리합(XOR) 회로, 또는 부정 배타적 논리합(XNOR) 회로를 포함할 수 있다.
상기 복수의 게이트 스테이지들과 상기 감지 스테이지들은 서로 상이한 회로 구조를 포함할 수 있다.
상기 복수의 구동 전극들 각각은 제1 방향을 따라 연장하며, 상기 복수의 구동 전극들은 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 복수의 감지 전극들 각각은 상기 제2 방향을 따라 연장하며, 상기 복수의 감지 전극들은 상기 제1 방향을 따라 배열되고, 상기 복수의 게이트 라인들 각각은 상기 제2 방향을 따라 연장하며, 상기 복수의 게이트 라인들은 상기 제1 방향을 따라 배열되고, 상기 복수의 데이터 라인들 각각은 상기 제1 방향을 따라 연장하며, 상기 복수의 데이터 라인들 각각은 상기 제2 방향을 따라 배열될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 베이스 필름, 상기 베이스 필름 위에 배치되며, 복수의 게이트 스테이지들을 포함하는 게이트 구동부 및 복수의 감지 스테이지들을 포함하는 감지 구동부를 포함하는 회로층, 상기 회로층 위에 배치된 발광소자층, 상기 발광소자층을 커버하는 박막 봉지층, 및 상기 박막 봉지층 위에 배치되며, 상기 감지 구동부로부터 감지 구동 신호를 수신하는 복수의 구동 전극들 및 복수의 감지 전극들을 포함하는 감지 유닛을 포함할 수 있다.
상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지로부터 출력된 신호를 수신할 수 있다.
상기 회로층은 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지(n 은 양의 정수)와 상기 복수의 감지 스테이지들 중 제1 감지 스테이지 사이에 연결된 적어도 하나 이상의 더미 스테이지를 더 포함하고, 상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 더미 스테이지로부터 출력된 신호를 수신할 수 있다.
상기 복수의 게이트 스테이지들은 제1 및 제2 클럭 신호를 수신하고, 상기 복수의 감지 스테이지들은 제3 및 제4 클럭 신호를 수신할 수 있다.
상기 복수의 감지 스테이지들은 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 게이팅하여 생성된 제5 클럭 신호를 더 수신할 수 있다.
본 발명에 따르면, 복수의 구동 전극들로 인가되는 구동 신호를 제공하는 감지 구동부가 감지 패드들과 연결된 터치 IC와 분리되어 제공된다. 따라서, 구동 전극들에 인가되는 신호를 외부로부터 수신하기 위한 패드들 및 패드들과 구동 전극들을 연결하는 배선이 생략될 수 있다. 따라서, 액티브 영역의 외곽에 배치된 배선들이 단순화될 수 있고, 그 결과 배선 배치 설계의 자유도가 향상될 수 있고, 또한, 액티브 영역의 외곽의 면적이 축소될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 감지 유닛의 일부 구성을 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동부 및 감지 구동부의 블록도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 복수 개의 게이트 스테이지들 및 복수 개의 감지 스테이지들의 등가 회로도를 도시한 것이다.
도 7은 본 발명의 일 실시예에 따른 게이트 구동부, 더미부, 및 감지 구동부의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 게이트 구동부 및 감지 구동부의 블록도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 게이트 구동부 및 감지 구동부의 블록도이다.
도11은 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 12는 도 10의 복수 개의 감지 스테이지들의 등가 회로도를 도시한 것이다.
도 13은 본 발명의 일 실시예에 따른 게이트 구동부 및 감지 구동부의 블록도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 15는 도 13의 복수 개의 감지 스테이지들의 등가 회로도를 도시한 것이다.
도 16은 본 발명의 일 실시예에 따른 게이트 구동부 및 감지 구동부의 블록도이다.
도 17은 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 18은 도 16의 복수 개의 감지 스테이지들의 등가 회로도를 도시한 것이다.
도 19는 본 발명의 일 실시예에 따른 감지 유닛의 일부를 도시한 평면도이다.
도 20은 본 발명의 일 실시예에 따른 감지 유닛의 일부를 도시한 평면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1a를 참조하면, 표시 장치(DD)는 표시면(IS)을 통해 이미지(IM)를 표시할 수 있다. 도 1a에서는 표시면(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면을 갖는 것을 예시적으로 도시하였다. 하지만, 본 발명의 다른 실시예에서 표시 장치(미도시)의 표시면(미도시)은 휘어진 형상을 가질 수 있다.
표시면(IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
도 1a에서는 표시 장치(DD)로 휴대용 전자 기기를 예시적으로 도시하였다. 하지만, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 네비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
표시면(IS)은 이미지(IM)가 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1a에는 이미지(IM)의 일 예로 어플리케이션 아이콘들을 도시하였다. 일 예로써, 표시 영역(DD-DA)은 사각형상일 수 있다. 비표시 영역(DD-NDA)은 표시 영역(DD-DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DD-DA)의 형상과 비표시 영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 2는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성을 도시한 평면도이다.
도 1b 및 도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 감지 유닛(SU)을 포함할 수 있다.
표시 패널(DP)은 베이스 필름(BF), 회로층(ML), 발광소자층(EL), 및 박막 봉지층(ECL)을 포함한다. 본 명세서에서는 표시 패널(DP)의 일 예로 유기 발광 표시 패널을 예로 들어 설명하나, 본 발명이 특별히 이에 한정되는 것은 아니다. 예를 들어, 표시 패널(DP)은 액정 표시 패널, 전기 영동 표시 패널, 또는 일렉트로 웨팅 표시 패널 등과 같은 다른 형태의 표시 패널로 치환될 수 있다.
베이스 필름(BF)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
베이스 필름(BF)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다. 베이스 필름(BF)의 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(DD, 도 1a)의 표시 영역(DD-DA, 도 1a) 및 비표시 영역(DD-NDA, 도 1a)에 각각 대응될 수 있다. 하지만, 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(DD, 도 1a)의 표시 영역(DD-DA, 도 1a) 및 비표시 영역(DD-NDA, 도 1a)과 반드시 동일할 필요는 없고, 표시 패널(DP)의 구조/디자인에 따라 변경될 수 있다.
회로층(ML)은 베이스 필름(BF) 위에 배치될 수 있다. 회로층(ML)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(ML)의 복수 개의 도전층들은 신호라인들 또는 트랜지스터의 전극을 구성할 수 있다.
회로층(ML)은 복수의 데이터 라인들(DL1~DLm), 복수의 게이트 라인들(GL1~GLn), 게이트 구동부(GD), 감지 구동부(TD), 및 패드들(PAD)을 포함할 수 있다. 즉, 게이트 구동부(GD)와 감지 구동부(TD)는 동일한 층에 배치될 수 있다.
복수의 데이터 라인들(DL1~DLm)은 제1 방향(DR1)으로 연장되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 게이트 라인들(GL1~GLn)은 제2 방향(DR2)으로 연장되며, 제1 방향(DR1)을 따라 배열될 수 있다. 복수의 데이터 라인들(DL1~DLm) 및 복수의 게이트 라인들(GL1~GLn)은 화소 영역들을 정의하며, 화소 영역들 각각에는 영상을 표시하는 화소(PX)가 구비될 수 있다.
화소(PX)는 주요색(primary color) 중 하나 또는 혼합색 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 블루, 및 화이트를 포함할 수 있고, 상기 혼합색은 옐로우, 시안, 마젠타 등 다양한 색상을 포함할 수 있다. 다만, 화소들(PX)이 표시하는 색상이 이에 제한되는 것은 아니다.
게이트 구동부(GD)는 외부의 구동회로(미도시)로부터의 게이트 제어 신호를 수신하고, 이에 응답해서 복수의 게이트 라인들(GL1~GLn)로 게이트 신호를 제공할 수 있다. 게이트 제어 신호는 패드들(PAD) 중 게이트 구동부(GD)와 전기적으로 연결된 패드(G-PAD)를 통해 수신될 수 있다.
게이트 구동부(GD)는 베이스 필름(BF)의 비표시 영역(NDA)에 집적될 수 있다. 이 경우, 게이트 구동부(GD)는 비정질-실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor a-Si TFT)를 이용한 ASG(Amorphous silicon gate), 산화물 반도체, 결정질 반도체, 또는 다결정 반도체 등을 이용한 회로로 구현될 수 있다.
패드들(PAD) 중 일부 패드들(D-PAD)은 데이터 라인들(DL1~DLm) 각각의 끝단에 연결될 수 있다. 패드들(D-PAD)은 외부의 구동회로(미도시)로부터 전기적 신호를 제공받아 데이터 라인들(DL1~DLm)로 전달할 수 있다.
감지 구동부(TD)는 베이스 필름(BF)의 비표시 영역(NDA)에 집적될 수 있다. 감지 구동부(TD)는 표시 영역(DA)에 대해 제1 방향(DR1)으로 이격된 영역에 집적될 수 있다. 감지 구동부(TD)는 외부의 구동회로(미도시)로부터의 구동 제어 신호를 수신하여 감지 유닛(SU)에 감지 구동 신호를 제공할 수 있다. 구동 제어 신호는 패드들(PAD) 중 감지 구동부(TD)와 전기적으로 연결된 패드(TS-PAD)를 통해 수신될 수 있다.
감지 구동부(TD)는 게이트 구동부(GD)와 동일한 공정에서 형성될 수 있다. 예를 들어, 감지 구동부(TD)와 게이트 구동부(GD)는 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정 등을 통해 동시에 형성될 수 있다.
발광소자층(EL)은 표시 소자, 예컨대 유기발광 다이오드들을 포함한다. 다만, 이에 제한되는 것은 아니고, 표시 패널(DP)의 종류에 따라, 발광소자층(EL)은 무기발광 다이오드들 또는 유기-무기 하이브리드 발광 다이오드들을 포함할 수 있다.
박막 봉지층(ECL)은 발광소자층(EL)을 밀봉한다. 박막 봉지층(ECL)은 복수개의 무기 박막들과 그 사이에 배치된 적어도 하나의 유기 박막을 포함한다. 무기 박막들은 수분 및 산소로부터 발광소자층(EL)을 보호하고, 유기 박막은 먼지 입자와 같은 이물질로부터 발광소자층(EL)을 보호한다.
또한, 박막 봉지층(ECL)은 버퍼층을 더 포함할 수 있다. 버퍼층은 감지 유닛(SU)과 가장 인접한 층일 수 있다. 버퍼층은 무기층 또는 유기층일 수 있다. 무기층은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 또는 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 유기층은 고분자, 예를 들어 아크릴 계열 유기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다.
감지 유닛(SU)은 표시 패널(DP) 상에 직접 배치될 수 있다. "직접 배치된다"는 것은 별도의 접착 부재를 이용하여 부착하는 것을 제외하며 연속 공정에 의해 형성된 것을 의미한다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 표시 패널(DP)과 감지 유닛(SU)은 접착 부재(미도시)에 의해 서로 결합될 수 있다. 감지 유닛(SU)은 감지 구동부(TD)와 전기적으로 연결될 수 있고, 감지 유닛(SU)의 일부 구성은 감지 구동부(TD)로부터 감지 구동 신호를 제공받을 수 있다.
도 3은 본 발명의 일 실시예에 따른 감지 유닛(SU)의 일부를 도시한 평면도이다.
도 3을 참조하면, 감지 유닛(SU)은 복수의 구동 전극들(TXE), 복수의 감지 전극들(RXE), 감지 구동부(TD), 배선들(RXL1, RXL2), 및 감지 패드들(T_PAD)을 포함할 수 있다. 앞서 설명된 바와 같이, 감지 구동부(TD)는 표시 패널(DP, 도 1b 참조)의 회로층(ML, 도 1b 참조)에 배치될 수 있다.
복수의 구동 전극들(TXE) 및 복수의 감지 전극들(RXE)이 배치되어 외부의 터치를 감지할 수 있는 영역은 액티브 영역(AA)으로 정의될 수 있다. 액티브 영역(AA)은 앞서 도 2 에서 설명한 표시 영역(DA)과 대응될 수 있다. 하지만, 반드시 동일할 필요는 없고, 액티브 영역(AA)은 표시 영역(DA)보다 넓거나 좁을 수도 있다.
복수의 구동 전극들(TXE) 각각은 제1 방향(DR1)을 따라 연장되고, 복수의 구동 전극들(TXE)은 제2 방향(DR2)을 따라 배열될 수 있다. 복수의 감지 전극들(RXE) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 감지 전극들(RXE)은 제1 방향(DR1)을 따라 배열될 수 있다.
복수의 구동 전극들(TXE) 각각은 구동 라인들(TXL1~TXLk)을 통해 감지 구동부(TD)와 전기적으로 연결될 수 있다. 감지 구동부(TD)는 외부의 구동회로(미도시)로부터 구동 제어 신호들을 수신하여 복수의 구동 전극들(TXE)로 감지 구동 신호를 제공할 수 있다.
복수의 감지 전극들(RXE) 각각은 배선들(RXL1, RXL2)을 통해 감지 패드들(T_PAD)과 전기적으로 연결될 수 있다. 배선들(RXL1, RXL2)은 액티브 영역(AA)의 일 측에 배치된 제1 배선들(RXL1) 및 액티브 영역(AA)의 타 측에 배치된 제2 배선들(RXL2)로 구분될 수 있다.
도 3에서 제1 배선들(RXL1) 및 제2 배선들(RXL2) 각각은 복수의 감지 전극들(RXE) 각각에 연결될 수 있다. 즉, 복수의 감지 전극들(RXE) 중 하나의 감지 전극의 일 단은 제1 배선에 연결되고, 타 단은 제2 배선에 연결될 수 있다.
복수의 감지 전극들(RXE)은 복수의 구동 전극들(TXE)과 상호 정전 용량을 형성하여 외부에서 인가되는 터치를 감지할 수 있다. 복수의 감지 전극들(RXE)은 터치 전후의 상호 정전 용량의 변화에 따라, 이에 대응하는 전기적 신호를 제1 및 제2 배선들(RXL1, RXL2)과 연결된 감지 패드들(T_PAD)로 출력할 수 있다.
감지 패드들(T_PAD)은 감지 유닛(SU)의 외측에 제공되는 터치 IC(미도시)와 전기적으로 연결될 수 있다. 터치 IC는 감지 패드들(T_PAD)을 통해 감지 신호를 수신할 수 있다.
본 발명의 실시예에 따르면, 복수의 구동 전극들(TXE)로 인가되는 구동 신호를 제공하는 감지 구동부(TD)가 감지 패드들(T_PAD)과 연결된 터치 IC와 분리되어 제공된다. 따라서, 구동 전극들(TXE)에 인가되는 신호를 외부로부터 수신하기 위한 패드들 및 패드들과 구동 전극들(TXE)을 연결하는 배선이 생략될 수 있다. 따라서, 액티브 영역(AA)의 외곽에 배치된 배선들이 단순화될 수 있다. 액티브 영역(AA)의 외곽에 배치된 배선들이 단순화됨에 따라 배선 배치 설계의 자유도가 향상될 수 있고, 또한, 외곽 영역의 면적이 축소될 수 있다.
도 4는 본 발명의 일 실시예에 따른 게이트 구동부(GD) 및 감지 구동부(TD)의 블록도이고, 도 5는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다.
도 4 및 도 5를 참조하면, 게이트 구동부(GD)는 복수 개의 게이트 스테이지들(SRC1~SRCn)을 포함하고, 감지 구동부(TD)는 복수 개의 감지 스테이지들(TRC1~TRCk)을 포함할 수 있다. 본 실시예에서, 게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk)은 서로 동일한 회로 구조를 포함할 수 있다.
게이트 구동부(GD)는 게이트 제어 신호들을 수신하고, 감지 구동부(TD)는 구동 제어 신호들을 수신할 수 있다. 본 발명의 실시예에서 게이트 제어 신호들은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2), 및 프레임 시작 신호(FLM)를 포함하고, 구동 제어 신호들은 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 포함할 수 있다.
게이트 스테이지들(SRC1~SRCn)은 대응하는 게이트 라인들(GL1~GLn)에 일대일 대응하여 연결되고, 감지 스테이지들(TRC1~TRCk)은 대응하는 구동 전극들(TXE1~TXEk)에 일대일 대응하여 연결될 수 있다. 게이트 스테이지들(SRC1~SRCn)로부터 생성된 게이트 신호들(S1~Sn)은 출력 단자(OUT)를 통해 복수 개의 게이트 라인들(GL1~GLn)로 제공되고, 감지 스테이지들(TRC1~TRCk)로부터 생성된 감지 구동 신호들(TS1~TSk)은 출력 단자(OUT)를 통해 복수 개의 구동 전극들(TXE1~TXEk)로 제공된다.
게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각은 입력 단자(IN), 출력 단자(OUT), 제1 및 제2 클럭 단자들(CK1, CK2), 제1 전압 단자(VS1), 및 제2 전압 단자(VS2)를 포함한다.
게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각의 입력 단자(IN)는 이전 스테이지의 출력 신호를 수신할 수 있다. 출력 신호는 예를 들어, 게이트 신호들(S1~Sn) 또는 감지 구동 신호들(TS1~TSk)일 수 있다. 즉, 게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각은 이전 스테이지로부터 출력되는 신호에 응답해서 동작하는 종속적 연결 관계를 가질 수 있다. 단, 이전 스테이지가 없는 첫 번째의 제1 게이트 스테이지(SRC1)의 입력 단자(IN)는 프레임 시작 신호(FLM)를 수신할 수 있다. 프레임 시작 신호(FLM)는 게이트 구동부(GD)의 구동을 개시하는 신호로 각 프레임(N frame, N+1 frame)이 시작될 때마다 로우 레벨로 천이할 수 있다.
게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각의 출력 단자(OUT)는 다음 스테이지의 입력 단자(IN)에 연결된다. 다만, 게이트 스테이지들(SRC1~SRCn) 중 제n 게이트 스테이지(SRCn)의 출력 단자(OUT)는 감지 스테이지들(TRC1~TRCk) 중 제1 감지 스테이지(TRC1)의 입력 단자(IN)와 연결될 수 있다. 즉, 복수 개의 게이트 스테이지들(SRC1~SRCn)과 복수 개의 감지 스테이지들(TRC1~TRCk)은 서로 전기적으로 연결될 수 있다.
제1 감지 스테이지(TRC1)의 입력 단자(IN)가 제n 게이트 스테이지(SRCn)의 출력 단자(OUT)에 종속적으로 연결되기 때문에, 제n 게이트 신호(Sn)의 레벨이 변화된 시점(t1) 이후 소정의 시간(tA) 후에 제1 감지 구동 신호(TS1)의 레벨이 변화될 수 있다.
게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 중 홀수 번째 스테이지들은 제1 클럭 단자(CK1)를 통해 제1 클럭 신호(CLK1)를 수신하고, 짝수 번째 스테이지들은 제1 클럭 단자(CK1)를 통해 제2 클럭 신호(CLK2)를 수신할 수 있다. 또한, 상기 홀수 번째 스테이지들은 제2 클럭 단자(CK2)를 통해 제2 클럭 신호(CLK2)를 수신하고, 상기 짝수 번째 스테이지들은 제2 클럭 단자(CK2)를 통해 제1 클럭 신호(CLK1)를 수신할 수 있다. 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 서로 위상이 다른 신호일 수 있다.
게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각은 제1 전압 단자(VS1)를 통해 제1 전압(VGH)을 수신하고, 제2 전압 단자(VS2)를 통해 제2 전압(VGL)을 수신할 수 있다. 제1 전압(VGH)과 제2 전압(VGL)은 서로 다른 전압 레벨을 가질 수 있고, 제2 전압(VGL)은 제1 전압(VGH)보다 낮은 레벨을 가질 수 있다. 예를 들어, 제1 전압(VGH)은 하이 레벨의 게이트 오프 전압일 수 있고, 제2 전압(VGL)은 로우 레벨의 게이트 온 전압일 수 있다.
도 6은 본 발명의 일 실시예에 따른 복수 개의 게이트 스테이지들(SRC1~SRCn) 및 복수 개의 감지 스테이지들(TRC1~TRCk)의 등가 회로도를 도시한 것이다.
도 4 내지 도 6을 참조하면, 게이트 스테이지들(SRC1~SRCn) 및 감지 스테이지들(TRC1~TRCk) 각각은 서로 동일한 회로 구조를 포함한다. 따라서, 도 6에서는 제x 게이트 스테이지의 등가 회로도에 대해서만 도시한다.
제x 게이트 스테이지는 제1 구동부(DU1), 제2 구동부(DU2), 출력부(OU), 및 제8 트랜지스터(T8)를 포함할 수 있다. 다만, 제x 게이트 스테이지의 구성은 이에 제한되지 않고 변형될 수 있다.
제1 구동부(DU1)는 입력 단자(IN), 제1 및 제2 클럭 단자들(CK1, CK2)로 공급되는 신호들에 대응하여 제1 노드(N1)의 전압을 제어한다. 제1 구동부(DU1)는 제1 내지 제3 트랜지스터들(T1, T2, T3)을 포함할 수 있다.
제1 트랜지스터(T1)의 제1 전극은 입력 단자(IN)에 연결되고, 제2 전극은 제1 노드(N1)에 연결되고, 제어 전극은 제2 클럭 단자(CK2)에 연결된다. 제1 트랜지스터(T1)는 제2 클럭 단자(CK2)로 공급되는 신호에 대응하여 입력 단자(IN)와 제1 노드(N1)의 접속을 제어할 수 있다.
제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제1 노드(N1)와 제1 전압(VGH) 사이에 직렬로 접속된다.
제2 트랜지스터(T2)의 제어 전극은 제2 노드(N2)에 연결된다. 제2 트랜지스터(T2)는 제2 노드(N2)의 전압에 대응하여 제3 트랜지스터(T3)와 제1 전압(VGH)의 접속을 제어할 수 있다.
제3 트랜지스터(T3)의 제어 전극은 제1 클럭 단자(CK1)에 접속될 수 있다. 제3 트랜지스터(T3)는 제1 클럭 단자(CK1)로 공급되는 신호에 대응하여 제2 트랜지스터(T2)와 제1 노드(N1)의 접속을 제어할 수 있다.
제2 구동부(DU2)는 제2 클럭 단자(CK2)로 공급되는 신호와 제1 노드(N1)의 전압에 대응하여 제2 노드(N2)의 전압을 제어한다. 제2 구동부(DU2)는 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)를 포함할 수 있다.
제4 트랜지스터(T4)의 제1 전극은 제2 노드(N2)에 연결되고, 제2 전극은 제2 클럭 단자(CK2)에 연결되고, 제어 전극은 제1 노드(N1)에 연결될 수 있다. 제4 트랜지스터(T4)는 제1 노드(N1)의 전압에 대응하여 제2 노드(N2)와 제2 클럭 단자(CK2)의 접속을 제어할 수 있다.
제5 트랜지스터(T5)의 제1 전극은 제2 노드(N2)에 연결되고, 제2 전극은 제2 전압(VGL)에 연결되고, 제어 전극은 제2 클럭 단자(CK2)에 연결될 수 있다. 제5 트랜지스터(T5)는 제2 클럭 단자(CK2)의 신호에 대응하여 제2 노드(N2)와 제2 전압(VGL)의 접속을 제어할 수 있다.
출력부(OU)는 제2 노드(N2) 및 제3 노드(N3)에 인가되는 전압에 대응하여 출력 단자(OUT)로 공급되는 전압을 제어할 수 있다. 출력부(OU)는 제6 및 제7 트랜지스터들(T6, T7) 및 제1 및 제2 커패시터들(C1, C2)을 포함할 수 있다.
제6 트랜지스터(T6)의 제1 전극은 제1 전압(VGH)에 접속되고, 제2 전극은 출력 단자(OUT)에 연결되고, 제어 전극은 제2 노드(N2)에 연결될 수 있다. 제6 트랜지스터(T6)는 제2 노드(N2)에 인가되는 전압에 대응하여 제1 전압(VGH)과 출력 단자(OUT)의 접속을 제어할 수 있다.
제7 트랜지스터(T7)의 제1 전극은 출력 단자(OUT)에 연결되고, 제2 전극은 제1 클럭 단자(CK1)에 연결되고, 제어 전극은 제3 노드(N3)에 연결될 수 있다. 제7 트랜지스터(T7)는 제3 노드(N3)에 인가되는 전압에 대응하여 출력 단자(OUT)와 제1 클럭 단자(CK1) 사이의 접속을 제어할 수 있다.
제1 커패시터(C1)는 제2 노드(N2)와 제1 전압(VGH) 사이에 접속되고, 제2 커패시터(C2)는 출력 단자(OUT)와 제3 노드(N3) 사이에 접속될 수 있다. 제1 커패시터(C1)는 제2 노드(N2)에 인가되는 전압을 충전하고, 제2 커패시터(C2)는 제7 트랜지스터(T7)의 턴-온 및 턴-오프에 대응하는 전압을 충전할 수 있다.
제8 트랜지스터(T8)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제3 노드(N3)에 연결되고, 제어 전극은 제2 전압(VGL)에 연결될 수 있다. 제8 트랜지스터(T8)는 턴-온 상태를 유지하며 제2 노드(N2)와 제3 노드(N3)를 전기적으로 연결시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 게이트 구동부(GD), 더미부(DMD) 및 감지 구동부(TD)의 블록도이다. 도 7을 설명함에 있어서 도 4에서 설명된 구성요소에 대해서는 동일한 부호를 병기하고 이에 대한 설명은 생략된다.
도 7을 참조하면, 회로층(ML, 도 1b 참조)은 더미부(DMD)를 더 포함할 수 있다. 더미부(DMD)는 게이트 구동부(GD) 및 감지 구동부(TD)와 전기적으로 연결될 수 있다. 특히, 더미부(DMD)는 제n 게이트 스테이지(SRCn)과 제1 감지 스테이지(TRC1)에 연결될 수 있다.
더미부(DMD)는 적어도 하나 이상의 더미 스테이지들(DRC1~DRCy)을 포함할 수 있다. 더미 스테이지들(DRC1~DRCy) 각각도 도 6에 도시된 것과 동일한 등가 회로를 가질 수 있다.
제1 더미 스테이지(DRC1)는 입력 단자(IN)를 통해 제n 게이트 스테이지(SRCn)의 출력 신호를 수신할 수 있고, 제y 더미 스테이지(DRCy)는 출력 신호를 제1 감지 스테이지(TRC1)의 입력 단자(IN)로 출력할 수 있다.
더미 스테이지들(DRC1~DRCy)의 개수를 조절하여 제n 게이트 신호(Sn)의 레벨이 변환된 시점(t1, 도 5 참조)과 제1 감지 구동 신호(TS1)의 레벨이 변환되는 시점(t2, 도 5 참조) 사이의 시간(tA)을 조절할 수 있다.
도 8은 본 발명의 일 실시예에 따른 게이트 구동부(GD) 및 감지 구동부(TD1)의 블록도이고, 도 9는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이다. 도 8을 설명함에 있어서 도 4에서 설명된 구성요소에 대해서는 동일한 부호를 병기하고 이에 대한 설명은 생략된다.
도 8 및 도 9를 참조하면, 구동 제어 신호들은 감지 시작 신호(TXFLM)을 더 포함할 수 있다. 감지 시작 신호(TXFLM)는 감지 구동부(TD1)의 구동을 개시하는 신호로, 구동이 개시하는 시점(TS)에 로우 레벨로 천이될 수 있다.
도 8의 실시예에 따르면, 게이트 구동부(GD)와 감지 구동부(TD1)는 제1 및 제2 클럭 신호(CLK1, CLK2)만을 공유한다. 따라서, 감지 구동부(TD1)는 게이트 구동부(GD)와 별개의 구동 타이밍으로 구동할 수 있다. 예를 들어, 표시 패널(DP, 도 1b 참조)은 소정의 주파수(예를 들어, 60Hz)로 구동할 때, 감지 유닛(SU, 도 1b 참조)은 상기 주파수에 관계 없이 감지 시작 신호(TXFLM)의 주파수에 따라 자유롭게 제어될 수 있다. 또한, 감지 시작 신호(TXFLM)의 파형을 조절하여 감지 구동 신호들(TS1~TSk)의 파형을 조절할 수 있다. 감지 시작 신호(TXFLM)은 소정의 기간 동안 일정 레벨 사이에서 토글하는 신호일 수 있다. 감지 시작 신호(TXFLM)에 대응하여 감지 구동 신호들(TS1~TSk)도 일정 레벨을 토글하는 형태로 제공될 수 있다.
도 10은 본 발명의 일 실시예에 따른 게이트 구동부(GD) 및 감지 구동부(TD2)의 블록도이고, 도11은 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이고, 도 12는 도 10의 복수 개의 감지 스테이지들(TRC1a~TRCka)의 등가 회로도를 도시한 것이다. 도 10 내지 도 12를 설명함에 있어서 도 4 내지 도 6에서 설명된 구성요소에 대해서는 동일한 부호를 병기하고 이에 대한 설명은 생략된다.
도 10, 도 11 및 도 12를 참조하면, 게이트 제어 신호들은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제1 프레임 시작 신호(FLM)을 포함하고, 구동 제어 신호들은 제3 클럭 신호(CLK3), 제4 클럭 신호(CLK4), 및 제2 프레임 시작 신호(TXFLM1)을 포함할 수 있다. 제2 프레임 시작 신호(TXFLM1)는 감지 구동부(TD2)의 구동을 개시하는 신호일 수 있다.
감지 스테이지들(TRC1a~TRCka) 각각은 입력 단자(IN), 출력 단자(OUT), 제3 및 제4 클럭 단자들(CK3, CK4), 제1 전압 단자(VS1), 제2 전압 단자(VS2), 및 캐리 단자(CR)를 포함한다.
감지 스테이지들(TRC1a~TRCka) 각각의 입력 단자(IN)는 이전 스테이지의 캐리 신호를 수신할 수 있다. 도 12를 참조하면, 제x 감지 스테이지의 입력 단자(IN)는 제x-1 감지 스테이지의 캐리 신호(CRx-1)를 수신할 수 있다. 단, 첫 번째의 제1 감지 스테이지(TRC1a)의 입력 단자(IN)는 제2 프레임 시작 신호(TXFLM1)를 수신할 수 있다. 제2 프레임 시작 신호(TXFLM1)는 캐리 신호들(CR1, CR2, CRx-1, CRx)과 동일한 파형을 가질 수 있다. 단, 위상은 서로 상이할 수 있다.
감지 스테이지들(TRC1a~TRCka) 중 홀수 번째 감지 스테이지들은 제3 클럭 단자(CK3)를 통해 제3 클럭 신호(CLK3)를 수신하고, 짝수 번째 감지 스테이지들은 제3 클럭 단자(CK3)를 통해 제4 클럭 신호(CLK4)를 수신할 수 있다. 또한, 상기 홀수 번째 감지 스테이지들은 제4 클럭 단자(CK4)를 통해 제4 클럭 신호(CLK4)를 수신하고, 상기 짝수 번째 감지 스테이지들은 제4 클럭 단자(CK4)를 통해 제3 클럭 신호(CLK3)를 수신할 수 있다.
제3 클럭 신호(CLK3) 및 제4 클럭 신호(CLK4)는 일정 레벨을 토글하는 신호일 수 있다. 감지 구동 신호들(TS1~TSk)도 제3 클럭 신호(CLK3) 및 제4 클럭 신호(CLK4)에 대응하여 일정 레벨을 토글하는 형태로 제공될 수 있다.
게이트 스테이지들(SRC1~SRCn)과 감지 스테이지들(TRC1a~TRCka)은 서로 상이한 회로 구조를 포함할 수 있다. 게이트 스테이지들(SRC1~SRCn) 각각은 앞서 도 6에 도시된 등가 회로를 가질 수 있고, 감지 스테이지들(TRC1a~TRCka) 각각은 도 12에 도시된 등가 회로를 가질 수 있다.
도 12에 도시된 등가 회로도는 도 6에 도시된 등가 회로도와 비교하였을 때, 캐리 단자(CR) 및 제3 커패시터(C3)를 더 포함할 수 있다. 제3 커패시터(C3)는 제1 노드(N1)와 제1 전압(VGH) 사이에 접속되어, 제1 노드(N1)에 인가되는 전압을 충전할 수 있다. 캐리 단자(CR)는 제1 노드(N1)에 연결되어 캐리 신호(CRx)를 출력할 수 있다.
감지 구동부(TD2)로 게이트 구동부(GD)와 별개의 제3 클럭 신호(CLK3), 제4 클럭 신호(CLK4), 및 제2 프레임 시작 신호(TXFLM1)를 인가하기 때문에, 감지 구동부(TD2)는 게이트 구동부(GD)와 별개의 구동 타이밍으로 구동될 수 있다. 또한, 제3 클럭 신호(CLK3), 및 제4 클럭 신호(CLK4)의 파형을 조절하여 감지 구동 신호들(TS1~TSk)의 파형을 조절할 수도 있다.
도 13은 본 발명의 일 실시예에 따른 게이트 구동부(GD) 및 감지 구동부(TD3)의 블록도이고, 도 14는 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이고, 도 15는 도 13의 복수 개의 감지 스테이지들(TRC1b~TRCkb)의 등가 회로도를 도시한 것이다. 도 13 내지 도 15를 설명함에 있어서 도 4 내지 도 6 및 도 10 내지 도 12에서 설명된 구성요소에 대해서는 동일한 부호를 병기하고 이에 대한 설명은 생략된다.
도 13, 도 14 및 도 15를 참조하면, 게이트 제어 신호들은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제1 프레임 시작 신호(FLM)을 포함하고, 구동 제어 신호들은 제3 클럭 신호(CLK3), 제4 클럭 신호(CLK4), 제5 클럭 신호(CLK5), 및 제2 프레임 시작 신호(TXFLM2)를 포함할 수 있다. 제2 프레임 시작 신호(TXFLM2)는 감지 구동부(TD3)의 구동을 개시하는 신호일 수 있다.
감지 스테이지들(TRC1b~TRCkb) 각각은 입력 단자(IN), 출력 단자(OUT), 제3 내지 제5 클럭 단자들(CK3, CK4, CK5), 제1 전압 단자(VS1), 및 제2 전압 단자(VS2)를 포함한다.
감지 스테이지들(TRC1b~TRCkb) 각각의 입력 단자(IN)는 이전 스테이지의 출력 신호를 수신할 수 있다. 도 15를 참조하면, 제x 감지 스테이지의 입력 단자(IN)는 제x-1 감지 스테이지의 출력 신호(TSx-1)를 수신할 수 있다. 단, 첫 번째의 제1 감지 스테이지(TRC1b)의 입력 단자(IN)는 제2 프레임 시작 신호(TXFLM2)를 수신할 수 있다.
제5 클럭 신호(CLK5)는 일정 레벨을 토글하는 신호일 수 있다. 감지 구동 신호들(TS1~TSk)도 제5 클럭 신호(CLK5)에 대응하여 일정 레벨을 토글하는 형태로 제공될 수 있다. 감지 구동 신호들(TS1~TSk)의 파형의 형태와 대응하여 제2 프레임 시작 신호(TXFLM2)도 토글하는 형태로 제공될 수 있다.
게이트 스테이지들(SRC1~SRCn)과 감지 스테이지들(TRC1b~TRCkb)은 서로 상이한 회로 구조를 포함할 수 있다. 게이트 스테이지들(SRC1~SRCn) 각각은 앞서 도 6에 도시된 등가 회로를 가질 수 있고, 감지 스테이지들(TRC1b~TRCkb) 각각은 도 15에 도시된 등가 회로를 가질 수 있다.
도 15에 도시된 등가 회로는 도 6에 도시된 등가 회로와 비교하였을 때, 제9 트랜지스터(T9)를 더 포함할 수 있다. 제9 트랜지스터(T9)의 제1 전극은 제1 전압(VGH)에 연결되고, 제2 전극은 출력 단자(OUT)에 연결되고, 제어 전극은 제5 클럭 단자(CK5)에 연결될 수 있다. 제9 트랜지스터(T9)는 제5 클럭 단자(CK5)에 인가되는 전압에 대응하여 출력 단자(OUT)와 제1 전압(VGH) 사이의 접속을 제어할 수 있다.
도 16은 본 발명의 일 실시예에 따른 게이트 구동부(GD) 및 감지 구동부(TD3)의 블록도이고, 도 17은 본 발명의 일 실시예에 따른 표시 장치에서 발생되는 신호들 중 일부의 타이밍도이고, 도 18은 도 16의 복수 개의 감지 스테이지들(TRC1b~TRCkb)의 등가 회로도를 도시한 것이다. 도 16을 설명함에 있어서 도 13 내지 도 15에서 설명된 구성요소에 대해서는 동일한 부호를 병기하고 이에 대한 설명은 생략된다.
도 16, 도 17 및 도 18을 참조하면, 감지 스테이지들(TRC1b~TRCkb)의 제5 클럭 단자(CK5a)에는 제5 클럭 신호(CLK5a)가 제공된다. 제5 클럭 신호(CLK5a)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 게이팅하여 발생될 수 있다. 도 16에는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 수신하여 이를 게이팅하는 클럭 발생 회로(CU)가 도시되었다.
도 18에서는 클럭 발생 회로(CU)의 일 예로 부정 논리곱(NAND)회로를 도시하였다. 따라서, 제5 클럭 신호(CLK5a)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 모두 하이 레벨일 때 하이 레벨을 갖고, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2) 중 어느 하나가 로우 레벨일 때 로우 레벨을 가질 수 있다.
다만, 클럭 발생 회로(CU)는 논리곱(AND) 회로, 배타적 논리합(XOR) 회로, 또는 부정 배타적 논리합(XNOR) 회로로 치환될 수 있다. 클럭 발생 회로(CU)가 배타적 논리합(XOR) 회로인 경우, 제5 클럭 신호(CLK5a)는 도 17에 도시된 파형과 위상이 동일할 수 있다. 클럭 발생 회로(CU)가 논리곱(AND) 회로, 또는 부정 배타적 논리합(XNOR) 회로인 경우, 제5 클럭 신호(CLK5a)는 도 17에 도시된 파형과 위상이 정 반대의 파형을 가질 수 있다.
도 19는 본 발명의 일 실시예에 따른 감지 유닛의 일부를 도시한 평면도이다. 도 19를 설명함에 있어서, 도 3에서 설명된 구성요소에 대해서는 동일한 부호를 병기하게 이에 대한 설명은 생략된다.
도 19를 참조하면, 감지 유닛(SUa)은 복수의 제1 감지 전극들(RXE1a) 및 복수의 제2 감지 전극들(RXE2a)을 포함한다.
복수의 제1 감지 전극들(RXE1a)과 복수의 제2 감지 전극들(RXE2a)은 서로 연결되지 않고, 제2 방향(DR2)으로 이격되어 배치될 수 있다. 복수의 제1 및 제2 감지 전극들(RXE1a, RXE2a) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 제1 및 제2 감지 전극들(RXE1a, RXE2a)은 제1 방향(DR1)을 따라 배열될 수 있다.
액티브 영역(AA)의 일 측에 배치된 제1 배선들(RXL1a)은 복수의 제1 감지 전극들(RXE1a)에 연결되고, 액티브 영역(AA)의 타 측에 배치된 제2 배선들(RXL2a)은 복수의 제2 감지 전극들(RXE2a)에 연결될 수 있다. 제1 배선들(RXL1a)은 제1 감지 전극들(RXE1a)을 제1 감지 패드들(T_PAD1a)에 연결시키고, 제2 배선들(RXL2a)은 제2 감지 전극들(RXE2a)을 제2 감지 패드들(T_PAD2a)에 연결시킬 수 있다. 제1 감지 전극들(RXE1a)을 통해 감지된 신호는 제1 감지 패드들(T_PAD1a)을 통해 외부의 구동부로 출력되고, 제2 감지 전극들(RXE2a)을 통해 감지된 신호는 제2 감지 패드들(T_PAD2a)을 통해 외부의 구동부로 출력될 수 있다.
도 19의 감지 유닛(SUa)에서는 한 개 의 감지 전극이 점유하는 면적이 도 3에서 한 개의 감지 전극이 점유하는 면적보다 감소될 수 있다. 따라서, 노이즈 측면 및 멀티 터치 관점에서 유리할 수 있다.
도 20은 본 발명의 일 실시예에 따른 감지 유닛의 일부를 도시한 평면도이다. 도 20을 설명함에 있어서, 도 3에서 설명된 구성요소에 대해서는 동일한 부호를 병기하게 이에 대한 설명은 생략된다.
도 20을 참조하면, 감지 유닛(SUb)은 복수의 제1 감지 전극들(RXE1b) 및 복수의 제2 감지 전극들(RXE2b)을 포함한다.
복수의 제1 및 제2 감지 전극들(RXE1b, RXE2b) 각각은 제2 방향(DR2)을 따라 연장되고, 복수의 제1 및 제2 감지 전극들(RXE1a, RXE2a)은 제1 방향(DR1)을 따라 교대로 배열될 수 있다.
제1 감지 전극들(RXE1b)은 액티브 영역(AA)의 일 측에 배치된 제1 배선들(RXL1b)에 연결되고, 제2 감지 전극들(RXE2b)은 액티브 영역(AA)의 타 측에 배치된 제2 배선들(RXL2b)에 연결될 수 있다. 이 경우, 액티브 영역(AA)의 외곽에 배치되는 배선들의 수는 앞서 설명한 도 3 및 도 19보다 감소될 수 있다. 따라서, 외곽 영역의 면적이 보다 축소될 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DP: 표시 패널 SU: 감지 유닛
GD: 게이트 구동부 TD: 감지 구동부
SRC1~SRCn: 게이트 스테이지들 TRC1~TRCk: 감지 스테이지들
TXE: 구동 전극 RXE: 감지 전극
RXL1, RXL2: 배선 T_PAD: 감지 패드들

Claims (20)

  1. 베이스 필름 및 상기 베이스 필름 위에 배치되며 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 제어 신호들을 수신하여 상기 복수의 게이트 라인들로 게이트 신호를 제공하는 게이트 구동부를 포함하는 회로층을 포함하는 표시 패널; 및
    복수의 구동 전극들, 복수의 감지 전극들, 구동 제어 신호들을 수신하여 상기 복수의 구동 전극들로 감지 구동 신호를 제공하는 감지 구동부, 및 상기 복수의 감지 전극들 각각으로부터 제공되는 전기적 신호를 외부로 전달하는 감지 패드들을 포함하는 감지 유닛을 포함하고,
    상기 감지 구동부는 상기 회로층에 포함되고, 상기 게이트 제어 신호들은 제1 클럭 신호, 제2 클럭 신호, 및 프레임 시작 신호를 포함하고, 상기 구동 제어 신호들은 상기 제1 클럭 신호, 및 상기 제2 클럭 신호를 포함하는 표시장치.
  2. 제1 항에 있어서,
    상기 게이트 구동부는 복수의 게이트 스테이지들을 포함하고, 상기 감지 구동부는 복수의 감지 스테이지들을 포함하고, 상기 복수의 게이트 스테이지들 및 상기 복수의 감지 스테이지들은 동일한 층에 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 게이트 스테이지들 중 제1 게이트 스테이지는 상기 프레임 시작 신호를 수신하는 표시 장치.
  4. 제3 항에 있어서,
    상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지(n 은 양의 정수)로부터 출력된 신호를 수신하는 표시 장치.
  5. 제3 항에 있어서,
    상기 회로층은 상기 게이트 구동부 및 상기 감지 구동부와 전기적으로 연결된 더미부를 더 포함하고,
    상기 더미부는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지와 상기 복수의 감지 스테이지들 중 제1 감지 스테이지 사이에 연결된 적어도 하나 이상의 더미 스테이지를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 감지 스테이지는 상기 더미 스테이지로부터 출력된 신호를 수신하는 표시 장치.
  7. 제3 항에 있어서,
    상기 구동 제어 신호들은 감지 시작 신호를 더 포함하고,
    상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 감지 시작 신호를 수신하는 표시 장치.
  8. 제3 항에 있어서,
    상기 복수의 게이트 스테이지들 및 상기 복수의 감지 스테이지들은 전기적으로 연결된 표시 장치.
  9. 제3 항에 있어서,
    상기 복수의 게이트 스테이지들 각각 및 상기 감지 스테이지들 각각은 동일한 회로 구조를 포함하는 표시 장치.
  10. 베이스 필름 및 상기 베이스 필름 위에 배치되며 복수의 게이트 라인들, 복수의 데이터 라인들, 및 게이트 제어 신호들을 수신하여 상기 복수의 게이트 라인들로 게이트 신호를 제공하는 게이트 구동부를 포함하는 회로층을 포함하는 표시 패널; 및
    복수의 구동 전극들, 복수의 감지 전극들, 구동 제어 신호들을 수신하여 상기 복수의 구동 전극들로 감지 구동 신호를 제공하는 감지 구동부, 및 상기 복수의 감지 전극들 각각으로부터 제공되는 전기적 신호를 외부로 전달하는 감지 패드들을 포함하는 감지 유닛을 포함하고,
    상기 감지 구동부는 상기 회로층에 포함되고, 상기 게이트 구동부는 복수의 게이트 스테이지들을 포함하고, 상기 감지 구동부는 복수의 감지 스테이지들을 포함하고, 상기 복수의 게이트 스테이지들 및 상기 복수의 감지 스테이지들은 동일한 층에 배치되고,
    상기 게이트 제어 신호들은 제1 클럭 신호, 제2 클럭 신호, 및 제1 프레임 시작 신호를 포함하고,
    상기 구동 제어 신호들은 제3 클럭 신호, 제4 클럭 신호, 및 상기 제1 프레임 시작 신호와 상이한 제2 프레임 시작 신호를 포함하고,
    상기 복수의 게이트 스테이지들 중 제1 게이트 스테이지는 상기 제1 프레임 시작 신호를 수신하며 상기 복수의 게이트 스테이지들 각각은 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 수신하고, 상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 제2 프레임 시작 신호를 수신하며 상기 복수의 감지 스테이지들 각각은 상기 제3 클럭 신호 및 상기 제4 클럭 신호를 수신하는 표시 장치.
  11. 제10 항에 있어서,
    상기 구동 제어 신호들은 제5 클럭 신호를 더 포함하고, 상기 복수의 감지 스테이지들 각각은 상기 제5 클럭 신호를 수신하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 클럭 신호 및 상기 제2 클럭 신호를 게이팅하여 상기 제5 클럭 신호를 발생하는 클럭 발생 회로를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 클럭 발생 회로는 논리곱(AND) 회로, 부정 논리곱(NAND) 회로, 배타적 논리합(XOR) 회로, 또는 부정 배타적 논리합(XNOR) 회로를 포함하는 표시 장치.
  14. 제10 항에 있어서,
    상기 복수의 게이트 스테이지들과 상기 감지 스테이지들은 서로 상이한 회로 구조를 포함하는 표시 장치.
  15. 제1 항에 있어서,
    상기 복수의 구동 전극들 각각은 제1 방향을 따라 연장하며, 상기 복수의 구동 전극들은 제1 방향과 교차하는 제2 방향을 따라 배열되고, 상기 복수의 감지 전극들 각각은 상기 제2 방향을 따라 연장하며, 상기 복수의 감지 전극들은 상기 제1 방향을 따라 배열되고,
    상기 복수의 게이트 라인들 각각은 상기 제2 방향을 따라 연장하며, 상기 복수의 게이트 라인들은 상기 제1 방향을 따라 배열되고, 상기 복수의 데이터 라인들 각각은 상기 제1 방향을 따라 연장하며, 상기 복수의 데이터 라인들 각각은 상기 제2 방향을 따라 배열되는 표시 장치.
  16. 베이스 필름;
    상기 베이스 필름 위에 배치되며, 복수의 게이트 스테이지들을 포함하는 게이트 구동부 및 복수의 감지 스테이지들을 포함하는 감지 구동부를 포함하는 회로층;
    상기 회로층 위에 배치된 발광소자층;
    상기 발광소자층을 커버하는 박막 봉지층; 및
    상기 박막 봉지층 위에 배치되며, 상기 감지 구동부로부터 감지 구동 신호를 수신하는 복수의 구동 전극들 및 복수의 감지 전극들을 포함하는 감지 유닛을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지로부터 출력된 신호를 수신하는 표시 장치.
  18. 제16 항에 있어서,
    상기 회로층은 상기 복수의 게이트 스테이지들 중 제n 게이트 스테이지(n 은 양의 정수)와 상기 복수의 감지 스테이지들 중 제1 감지 스테이지 사이에 연결된 적어도 하나 이상의 더미 스테이지를 더 포함하고, 상기 복수의 감지 스테이지들 중 제1 감지 스테이지는 상기 더미 스테이지로부터 출력된 신호를 수신하는 표시 장치.
  19. 제16 항에 있어서,
    상기 복수의 게이트 스테이지들은 제1 및 제2 클럭 신호를 수신하고, 상기 복수의 감지 스테이지들은 제3 및 제4 클럭 신호를 수신하는 표시 장치.
  20. 제19 항에 있어서,
    상기 복수의 감지 스테이지들은 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 게이팅하여 생성된 제5 클럭 신호를 더 수신하는 표시 장치.
KR1020170146238A 2017-11-03 2017-11-03 표시 장치 KR102409433B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170146238A KR102409433B1 (ko) 2017-11-03 2017-11-03 표시 장치
US16/013,944 US10719180B2 (en) 2017-11-03 2018-06-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146238A KR102409433B1 (ko) 2017-11-03 2017-11-03 표시 장치

Publications (2)

Publication Number Publication Date
KR20190050884A KR20190050884A (ko) 2019-05-14
KR102409433B1 true KR102409433B1 (ko) 2022-06-16

Family

ID=66328486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146238A KR102409433B1 (ko) 2017-11-03 2017-11-03 표시 장치

Country Status (2)

Country Link
US (1) US10719180B2 (ko)
KR (1) KR102409433B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168368B2 (ja) * 2018-07-26 2022-11-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 表示装置
US11789573B2 (en) 2020-09-07 2023-10-17 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch display panel, touch display device and manufacturing method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
WO2010146743A1 (ja) * 2009-06-15 2010-12-23 シャープ株式会社 シフトレジスタおよび表示装置
KR101082162B1 (ko) 2009-12-03 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널 일체형 평판표시장치
KR101073147B1 (ko) 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 터치 스크린 패널 일체형 평판표시장치 및 그 제조방법
KR101093351B1 (ko) 2010-04-12 2011-12-14 삼성모바일디스플레이주식회사 터치 스크린 패널
KR101142566B1 (ko) 2010-06-01 2012-05-03 삼성모바일디스플레이주식회사 터치스크린패널 및 이를 구비한 영상표시장치
US8698767B2 (en) 2010-08-19 2014-04-15 Samsung Display Co., Ltd. Touch screen panel
KR101339669B1 (ko) 2010-10-26 2013-12-11 삼성디스플레이 주식회사 터치 스크린 패널
KR101755601B1 (ko) * 2010-11-04 2017-07-10 삼성디스플레이 주식회사 터치 스크린 패널 일체형 액정표시장치
KR101978666B1 (ko) * 2011-06-10 2019-05-15 미래나노텍(주) 터치 스크린 센서 기판, 터치 스크린 센서 및 이를 포함하는 패널
CN102750062B (zh) 2012-06-29 2016-02-10 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及显示装置
KR102068588B1 (ko) * 2012-11-13 2020-02-11 엘지디스플레이 주식회사 터치 스크린 일체형 디스플레이 장치
KR102088970B1 (ko) 2013-08-30 2020-03-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102276330B1 (ko) * 2014-03-10 2021-07-13 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR101633175B1 (ko) * 2014-04-29 2016-06-24 엘지디스플레이 주식회사 터치 센서 일체형 표시장치
KR102234095B1 (ko) 2014-09-12 2021-03-31 엘지디스플레이 주식회사 터치 스크린 일체형 액정 디스플레이 장치
KR102235497B1 (ko) 2014-10-20 2021-04-05 엘지디스플레이 주식회사 표시장치
CN104536627B (zh) 2014-12-29 2017-11-14 厦门天马微电子有限公司 一种触控驱动检测电路、显示面板和显示装置
JP6736834B2 (ja) * 2015-03-04 2020-08-05 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
CN105549247B (zh) 2016-01-29 2018-10-26 上海中航光电子有限公司 一种集成触控显示面板及其制备方法
KR102578837B1 (ko) * 2016-09-30 2023-09-15 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102571357B1 (ko) * 2016-10-28 2023-08-28 엘지디스플레이 주식회사 터치센서 내장형 표시장치

Also Published As

Publication number Publication date
US20190138124A1 (en) 2019-05-09
US10719180B2 (en) 2020-07-21
KR20190050884A (ko) 2019-05-14

Similar Documents

Publication Publication Date Title
US9798404B2 (en) Touch panels and the driving method thereof
US10535317B2 (en) Shift register and display device including the same
JP5925279B2 (ja) 表示装置及びその駆動方法
US20140232954A1 (en) Driver ic and image display device
JP6804127B2 (ja) 画像表示システムおよびゲート駆動回路
US9041640B2 (en) Display driver and manufacturing method thereof
TWI756859B (zh) 用於驅動包括指紋感測像素、顯示像素和觸控感測器的面板的單晶片元件、電子模組以及包括該單晶片元件的電子裝置
US20130342479A1 (en) Display device with an integrated touch screen and method for driving the same
WO2016108462A1 (en) Flexible display device with gate-in-panel circuit
WO2016018105A1 (ko) 표시장치
US9727188B2 (en) Touch display panel and electronic equipment
US10061455B2 (en) Array substrate, display panel and display device
US20110128261A1 (en) Liquid crystal display panel and liquid crystal display device
JP5813408B2 (ja) 表示装置
WO2017067407A1 (zh) 用于触摸屏的驱动电路、内嵌式触摸屏及显示装置
CN106547127B (zh) 阵列基板、液晶显示面板和显示装置
KR102354076B1 (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 게이트 구동 회로의 구동 방법
KR102082409B1 (ko) 표시 장치
CN108873521B (zh) 阵列基板、显示面板及显示装置
TW201809989A (zh) 觸控顯示裝置
KR20180074982A (ko) 패널구동집적회로
CN106557194A (zh) 驱动器集成电路及包括该驱动器集成电路的显示设备
KR20110034188A (ko) 액정 표시패널, 이를 포함하는 액정 표시장치 및 액정 표시장치의 구동 방법
WO2019134450A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102409433B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right