KR102398247B1 - Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof - Google Patents

Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof Download PDF

Info

Publication number
KR102398247B1
KR102398247B1 KR1020200049415A KR20200049415A KR102398247B1 KR 102398247 B1 KR102398247 B1 KR 102398247B1 KR 1020200049415 A KR1020200049415 A KR 1020200049415A KR 20200049415 A KR20200049415 A KR 20200049415A KR 102398247 B1 KR102398247 B1 KR 102398247B1
Authority
KR
South Korea
Prior art keywords
circuit board
manufacturing
layer
alloy
plating layer
Prior art date
Application number
KR1020200049415A
Other languages
Korean (ko)
Other versions
KR20210131068A (en
Inventor
변지영
최광덕
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020200049415A priority Critical patent/KR102398247B1/en
Publication of KR20210131068A publication Critical patent/KR20210131068A/en
Application granted granted Critical
Publication of KR102398247B1 publication Critical patent/KR102398247B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/581Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on aluminium nitride
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 유전체 기판의 표면을 개질함에 있어서, 액체상태의 용융염을 이용하여 회로 기판 및 이의 제조방법을 제공하는데 그 목적이 있다. 본 발명의 일 관점에 따르면, (a) Ti 분말 및 용융염을 포함하는 혼합물을 형성하는 단계; (b) 상기 혼합물에 유전체 기판을 잠기게 하는 단계; 및 (c) 상기 혼합물을 가열하여 상기 유전체 기판의 표면에 Ti 함유층을 형성하는 단계;를 포함하는, 회로 기판의 제조 방법이 제공된다.An object of the present invention is to provide a circuit board and a method for manufacturing the same using molten salt in a liquid state in modifying the surface of a dielectric substrate. According to one aspect of the present invention, (a) forming a mixture comprising a Ti powder and molten salt; (b) immersing the dielectric substrate in the mixture; and (c) heating the mixture to form a Ti-containing layer on the surface of the dielectric substrate.

Description

용융염 티타나이징을 이용하여 제조한 질화물 회로 기판 및 이의 제조방법{Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof}Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof

본 발명은 회로 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 용융염과 Ti를 반응시켜 유전체 기판의 표면을 개질한 회로 기판 및 이의 제조방법에 관한 것이다.The present invention relates to a circuit board and a method of manufacturing the same, and more particularly, to a circuit board in which the surface of a dielectric substrate is modified by reacting molten salt with Ti, and to a method of manufacturing the same.

AlN(Aluminum Nitride, 질화 알루미늄)과 Si3N4(Silicon Nitride, 질화 실리콘, 질화규소)는 열전도도가 각기 150~250 W/mK 및 60~90 W/mK 정도로 높아 방열을 요구하는 부품에 적용된다. LED 칩이나 전력반도체에서 발생하는 열을 효율적으로 제거하기 위해 열전도도가 좋은 기판이 요청되며, 대표적인 물질이 AlN과 Si3N4이다. 이러한 질화물 기판의 한 면 또는 양면에 구리 등의 전도체를 접합한 형태로 제작하거나 또는 주어진 패턴으로 구리 배선을 형성시키기도 한다. AlN (Aluminum Nitride, aluminum nitride) and Si 3 N 4 (Silicon Nitride, silicon nitride) have high thermal conductivity of 150~250 W/mK and 60~90 W/mK, respectively, so they are applied to parts that require heat dissipation. . In order to efficiently remove the heat generated from the LED chip or power semiconductor, a substrate with good thermal conductivity is required, and typical materials are AlN and Si 3 N 4 . A conductor such as copper is bonded to one or both surfaces of the nitride substrate, or copper wiring is formed in a given pattern.

질화물 기판에 구리를 접합시켜 구리-질화물 회로기판을 만드는 몇 가지 방법이 알려져 있다. 하나는 질화물과 구리 사이에 브레이징 합금을 두고 고온에서 열처리하는 것이 알려져 있다. 브레이징 합금은 Ag를 주 원소로 하고 여기에 소량의 Ti이나 Zr을 첨가한 조성으로 되어 있다. 고온에서 열처리하는 동안 브레이징 합금 내 Ti이나 Zr 등이 질화물과 반응하여 결합계면의 접합력을 증가시키게 된다. 그 한 예로 일본 공개특허공보(A) 특개2014-91673에서는 Cu 25 wt% 이하, Sn 8-40 wt%, Ti, Zr은 적어도 1종으로 2-6 wt%, 나머지는 Ag로 하는 브레이징 제를 이용하여 AlN과 구리를 650~780℃의 온도, 1.0Х10-3 Pa 이하의 진공분위기를 이용하여 접합하는 것에 대한 기술을 공지하였다. 또 다른 방법으로는 질화물 기판에 스퍼터를 이용하여 Ti 층을 형성하고 그 위에 구리 층을 스퍼터링 또는 무전해 도금으로 형성시킨 후 전기도금으로 구리 층을 원하는 두께로 육성하는 방법이 있다. 세 번째 방법은 질화물 기판 위에 직접 무전해 도금으로 구리층을 형성한 후 전해도금으로 원하는 두께로 구리 층을 육성하는 방법이 있다. Several methods are known for forming a copper-nitride circuit board by bonding copper to a nitride substrate. For one, it is known that a brazing alloy is placed between a nitride and copper and heat-treated at a high temperature. The brazing alloy is composed of Ag as a main element and a small amount of Ti or Zr added thereto. During the heat treatment at high temperature, Ti or Zr in the brazing alloy reacts with the nitride to increase the bonding strength of the bonding interface. As an example, in Japanese Unexamined Patent Publication (A) Unexamined Patent Application Publication (A) 2014-91673, a brazing agent containing 25 wt% or less of Cu, 8-40 wt% of Sn, 2-6 wt% of at least one type of Ti and Zr, and the remainder being Ag is used. A technique for bonding AlN and copper using a vacuum atmosphere of 650 ~ 780 °C and a vacuum atmosphere of 1.0Х10 -3 Pa or less was known. As another method, there is a method of forming a Ti layer on a nitride substrate by sputtering, forming a copper layer thereon by sputtering or electroless plating, and then growing a copper layer to a desired thickness by electroplating. A third method is to form a copper layer directly on a nitride substrate by electroless plating and then to grow a copper layer to a desired thickness by electroplating.

첫 번째 브레이징을 이용하는 경우에는 고가의 Ag가 함유된 물질을 브레이징 접합제로 사용하여야 하고, 진공분위기에서 접합해야 하기 때문에 장치비 및 공정비가 증가하는 단점이 있다. 두 번째 방법은 고 진공의 스퍼터를 이용해야 하므로 장치비가 높고, 생산성이 낮은 문제가 있으며, 세 번째 방법은 AlN이 수용액에서 불안정하기 때문에 무전해 도금시 무전해 도금층의 밀착력이 낮아 전해 도금할 때 박리되는 문제가 있어 공정의 조절이 까다롭다. 한국등록특허 제10-1642009호에서는 AlN 물(物)을 진공이 아닌 불활성/환원성 분위기에서 Ti을 이용하여 표면 개질하고 여기에 Cu를 무전해 도금하고 순차적으로 전해도금을 하여 Cu와 AlN 물(物)과의 접착력이 우수한 Cu-AlN 복합체를 제조하는 방법이 개시되어 있다. 그러나, 이 방법은 반응 온도가 높아지면 반응 후 Ti 분말이 소결되어 반응된 AlN를 Ti분말과 분리하는데 곤란한 문제가 있다.In the case of using the first brazing, an expensive material containing Ag must be used as a brazing bonding agent, and since bonding in a vacuum atmosphere is required, there is a disadvantage in that equipment and process costs are increased. The second method has problems with high equipment cost and low productivity because high vacuum sputtering must be used. In the third method, since AlN is unstable in aqueous solution, the adhesion of the electroless plating layer during electroless plating is low, so peeling during electroplating There is a problem that the process is difficult to control. In Korea Patent Registration No. 10-1642009, AlN water is surface-modified using Ti in an inert/reducing atmosphere instead of in a vacuum, and Cu is electroless-plated there, followed by electrolytic plating sequentially to form Cu and AlN water (thing). ) and a method for producing a Cu-AlN composite having excellent adhesion is disclosed. However, in this method, when the reaction temperature is increased, the Ti powder is sintered after the reaction, and it is difficult to separate the reacted AlN from the Ti powder.

한국등록특허 제10-1642009호Korean Patent Registration No. 10-1642009

본 발명은 유전체 기판의 표면을 개질함과 동시에 개질된 기판의 회수를 용이하게 할 목적으로 액체상태의 용융염을 이용하여 회로 기판을 제조하는 방법 및 이에 의한 회로 기판을 제공하는데 그 목적이 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to provide a method for manufacturing a circuit board using molten salt in a liquid state for the purpose of modifying the surface of a dielectric substrate and facilitating recovery of the modified substrate, and a circuit board thereby. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

본 발명의 일 관점에 따르면, (a) Ti 분말 및 용융염을 포함하는 혼합물을 형성하는 단계; (b) 상기 혼합물에 유전체 기판을 잠기게 하는 단계; 및 (c) 상기 혼합물을 가열하여 상기 유전체 기판의 표면에 Ti 함유층을 형성하는 단계;를 포함하는, 회로 기판의 제조 방법이 제공된다. According to one aspect of the present invention, (a) forming a mixture comprising a Ti powder and molten salt; (b) immersing the dielectric substrate in the mixture; and (c) heating the mixture to form a Ti-containing layer on the surface of the dielectric substrate.

본 발명의 일 실시예에 의하면, 상기 용융염은 염화물 및 불화물 중 적어도 어느 하나를 포함할 수 있다.According to an embodiment of the present invention, the molten salt may include at least one of chloride and fluoride.

본 발명의 일 실시예에 의하면, 상기 염화물로는 NaCl, KCl, LiCl 및 CaCl2, BaCl2로 이루어진 그룹에서 선택된 1종 이상을 사용하고, 상기 불화물로는 NaF, KF, MgF2, CaF2 및 BaF2로 이루어진 그룹에서 선택된 1종 이상을 사용할 수 있다.According to an embodiment of the present invention, as the chloride, at least one selected from the group consisting of NaCl, KCl, LiCl and CaCl 2 , BaCl 2 is used, and as the fluoride, NaF, KF, MgF 2 , CaF 2 and At least one selected from the group consisting of BaF 2 may be used.

본 발명의 일 실시예에 의하면, 상기 유전체 기판은 질화물을 포함할 수 있으며, 상기 질화물은 AlN, Si3N4 및 BN 중 어느 하나를 포함할 수 있다. According to an embodiment of the present invention, the dielectric substrate may include a nitride, and the nitride may include any one of AlN, Si 3 N 4 and BN.

본 발명의 일 실시예에 의하면, (d) 상기 (a) 내지 (c) 반응이 완료된 반응물을, 염을 용해할 수 있는 용매에 접촉시켜 잔존염을 제거하는 단계;를 더 포함할 수 있다. 또 다른 방법으로는 상기 (c) 단계의 반응이 종료된 시점에서 질화물 기판을 용융상태로 존재하는 용융염에서 꺼내는 방법이 있다. 고온에서 꺼낸 질화물 기판 표면에는 소량의 용융염이 붙어 있고, 이를 냉각하면 염 상태로 표면에 남게 된다. 이를 상술한 용매를 이용하여 제거할 수 있다.According to an embodiment of the present invention, (d) removing the residual salt by contacting the reactants in which the reactions (a) to (c) are completed with a solvent capable of dissolving the salt; may further include. Another method is to take out the nitride substrate from the molten salt existing in the molten state when the reaction of step (c) is finished. A small amount of molten salt is attached to the surface of the nitride substrate taken out from a high temperature, and when it is cooled, it remains on the surface in a salt state. It can be removed using the above-mentioned solvent.

본 발명의 일 실시예에 의하면, (e) 상기 Ti 함유층 상에 무전해도금층을 형성하는 단계; (f) 상기 무전해도금층 상에 전해도금층을 형성하는 단계; 및 (g) 상기 무전해도금층 및 전해도금층을 패터닝하여 상기 유전체 상에 금속 패턴을 형성하는 단계;를 더 포함할 수 있다. According to an embodiment of the present invention, (e) forming an electroless plating layer on the Ti-containing layer; (f) forming an electroplating layer on the electroless plating layer; and (g) forming a metal pattern on the dielectric by patterning the electroless plating layer and the electrolytic plating layer.

본 발명의 일 실시예에 의하면, (h) 상기 Ti 함유층 상에 전해도금층을 형성하는 단계; 및 (i) 상기 전해도금층을 패터닝하여 상기 유전체 상에 금속 패턴을 형성하는 단계;를 더 포함할 수 있다. According to an embodiment of the present invention, (h) forming an electrolytic plating layer on the Ti-containing layer; and (i) forming a metal pattern on the dielectric by patterning the electrolytic plating layer.

본 발명의 일 실시예에 의하면, 상기 무전해도금층은 Cu, Ni, Co, Au, Pd 또는 이들의 합금을 포함할 수 있다. According to an embodiment of the present invention, the electroless plating layer may include Cu, Ni, Co, Au, Pd, or an alloy thereof.

본 발명의 일 실시예에 의하면, 상기 전해도금층은, Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh 또는 이들의 합금을 포함할 수 있다. According to an embodiment of the present invention, the electrolytic plating layer may include Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh, or an alloy thereof.

본 발명의 일 실시예에 의하면, 상기 (c) 단계 이후에 적어도 한번의 열처리가 수행되는 단계를 더 포함할 수 있다. According to an embodiment of the present invention, the method may further include a step of performing at least one heat treatment after step (c).

본 발명의 일 실시예에 의하면, 상기 (e) 단계 이후 상기 (f) 이전에 열처리가 수행되는 단계 또는 (f) 단계 이후 (g) 단계 이전에 열처리가 수행되는 단계를 더 포함할 수 있다. According to an embodiment of the present invention, the method may further include a step in which heat treatment is performed after step (e) before step (f) or step (f) in which heat treatment is performed before step (g).

본 발명의 일 실시예에 의하면, 상기 (h) 단계 이후 (i) 단계 이전에 열처리가 수행되는 단계를 더 포함할 수 있다. According to an embodiment of the present invention, the method may further include a step in which heat treatment is performed after step (h) and before step (i).

본 발명의 일 실시예에 의하면, 상기 금속 패턴을 형성하는 단계 이후에 열처리가 수행되는 단계를 더 포함할 수 있다. According to an embodiment of the present invention, the method may further include a step of performing a heat treatment after the step of forming the metal pattern.

본 발명의 일 실시예에 의하면, 상기 전해도금층은 Fe-Ni 합금층 또는 Ni-Cr 합금층을 포함할 수 있다. 예를 들어, Fe-Ni 합금층은 INVAR 합금을 포함할 수 있다. 다른 예로서, 상기 Ni-Cr 합금층은 니크롬 합금을 포함할 수 있다. According to an embodiment of the present invention, the electrolytic plating layer may include a Fe-Ni alloy layer or a Ni-Cr alloy layer. For example, the Fe-Ni alloy layer may include an INVAR alloy. As another example, the Ni-Cr alloy layer may include a nichrome alloy.

본 발명의 일 실시예에 의하면, 상기 전해도금층은 Fe, Ni 및 Co 중 어느 하나 이상으로 이루어지는 연자성 박막을 포함할 수 있다.According to an embodiment of the present invention, the electrolytic plating layer may include a soft magnetic thin film made of any one or more of Fe, Ni, and Co.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, Ti으로 표면 개질한 유전체 기판을 용융염 또는 염으로부터 분리가 용이하게 되고, 도금층과 유전체 기판 사이의 결합력이 향상되어 온도변화가 있더라도 내구성이 우수한 회로 기판을 용이하게 제조할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, it is easy to separate the dielectric substrate surface-modified with Ti from molten salt or salt, and the bonding force between the plating layer and the dielectric substrate is improved, so that it has excellent durability even when there is a change in temperature. A circuit board can be easily manufactured. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 실시예에 따라 유전체 기판 상에 금속 패턴을 형성하는 방법을 나타낸 공정도이다.1 is a flowchart illustrating a method of forming a metal pattern on a dielectric substrate according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. Embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.

이하, 본 발명의 일 관점에 따른 회로기판의 제조 방법에 대해 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a circuit board according to an aspect of the present invention will be described in detail.

도 1은 본 발명에 따른 회로 기판의 제조 방법의 일 실시예의 흐름도이다.1 is a flowchart of an embodiment of a method of manufacturing a circuit board according to the present invention.

도 1을 참조하면, 본 발명에 따른 회로 기판의 제조 방법의 일 실시예는 유전체 기판의 표면에 Ti 함유층(20)을 형성하는 단계로 시작된다. 유전체 기판은 질화물인 것이 바람직하다. 예를 들어, AlN, Si3N4 및 BN 중 어느 하나를 포함할 수 있다. Referring to FIG. 1 , an embodiment of a method of manufacturing a circuit board according to the present invention begins with forming a Ti-containing layer 20 on a surface of a dielectric substrate. The dielectric substrate is preferably nitride. For example, it may include any one of AlN, Si 3 N 4 and BN.

Ti 함유층(20)은 티타늄(Ti) 분말 및 용융염의 혼합물에 유전체 기판을 잠기게 하여 가열하는 방법으로 형성될 수 있다. 상기 혼합물은 액상의 용융염 내에 분말 형태의 Ti을 투입하여 형성할 수 있다. 본 발명에 이용되는 용융염으로는 상온(실온)을 포함하여 폭넓은 온도 범위에서 융융상태를 나타내는 염으로서, 이온성 물질이 용융된 액상의 형태일 수 있다. 본 발명에서는 투입된 Ti와 용융염이 반응 과정에서 형성된 Ti 이온이 용융염 내에 잠긴 유전체 기판의 표면으로 이동하고, 이러한 Ti 이온이 기판의 구성성분과 반응하여 Ti 함유층(20)이 형성되게 된다. The Ti-containing layer 20 may be formed by heating the dielectric substrate by immersing it in a mixture of titanium (Ti) powder and molten salt. The mixture may be formed by adding Ti in powder form into liquid molten salt. The molten salt used in the present invention is a salt exhibiting a molten state in a wide temperature range including room temperature (room temperature), and may be in the form of a liquid in which an ionic substance is melted. In the present invention, Ti ions formed during the reaction of Ti and molten salt introduced move to the surface of the dielectric substrate submerged in the molten salt, and these Ti ions react with the constituents of the substrate to form the Ti-containing layer 20 .

상술한 용융염은 원소주기율표의 1족(알카리계 원소족)과 2족(알카리토금속 원소족) 원소 및 할로계족 원소계인 염소 또는 불소원소와의 화학결합으로 이루어진 이온결합 분자군일 수 있다. 즉, 상술한 용융염은 염화물 및 불화물 중 적어도 어느 하나일 수 있다. 보다 구체적으로, 염화물로는 LiCl, NaCl, KCl 등의 알칼리금속 염화물 및 CaCl2, BaCl2 등의 알칼리토금속 염화물로 이루어진 그룹에서 선택된 1종 이상을 사용할 수 있고, 불화물로는 NaF, KF, MgF2, CaF2 및 BaF2로 이루어진 그룹에서 선택된 1종 이상을 사용할 수 있다.The above-mentioned molten salt may be an ionic molecular group consisting of a chemical bond with a group 1 (alkaline element group) and group 2 (alkaline element group) element of the periodic table, and chlorine or fluorine element, which is a halo group element system. That is, the above-described molten salt may be at least one of chloride and fluoride. More specifically, as the chloride, at least one selected from the group consisting of alkali metal chlorides such as LiCl, NaCl, and KCl and alkaline earth metal chlorides such as CaCl 2 and BaCl 2 may be used, and as the fluoride, NaF, KF, MgF 2 , CaF 2 and BaF 2 At least one selected from the group consisting of may be used.

일 실시예에 있어서, 염화물로 구성된 용융염 내에 투입된 Ti 분말은 용융염과 반응하여 TiCl2, TiCl3 혹은 TiCl4와 같은 Ti 염화물로 되며, 따라서 용융염 내에서 Ti는 Ti 이온으로 존재하게 된다. 이러한 Ti 이온이 질화물 표면과 접촉하여 Ti으로 석출되고, 석출된 Ti은 AlN(또는 Si3N4, BN)의 구성 성분인 Al(또는 Si, B) 및 질소(N)와 반응하여 Ti 함유층을 형성한다. In one embodiment, Ti powder injected into the molten salt composed of chloride reacts with the molten salt to become Ti chloride such as TiCl 2 , TiCl 3 or TiCl 4 , and thus Ti is present as Ti ions in the molten salt. These Ti ions come into contact with the nitride surface to precipitate as Ti, and the precipitated Ti reacts with Al (or Si, B) and nitrogen (N), which are components of AlN (or Si 3 N 4 , BN) to form a Ti-containing layer to form

보다 구체적으로 살펴보면, 알칼리금속 염화물이나 알칼리토금속 염화물 등으로 이루어진 용융염에 Ti 분말을 투입하면, Ti은 염화물과 반응하여 Ti을 함유한 염화물, 즉, TiCl2, TiCl3, TiCl4 등을 형성할 수 있다. 이러한 Ti 염화물은 용융염 내에서 이온으로 존재하며, 따라서 용융염 내에는 Ti는 Ti2+, Ti3+, Ti4+ 등의 Ti 이온이 존재할 수 있다. AlN(또는 Si3N4, BN) 표면으로 이동한 Ti2+ 혹은 Ti3+ 이온은 아래와 같은 반응 (1) 혹은 반응 (2)를 통하여 AlN(또는 Si3N4, BN) 표면 상에 Ti을 석출시킨다.More specifically, when Ti powder is added to a molten salt made of an alkali metal chloride or alkaline earth metal chloride, Ti reacts with the chloride to form a chloride containing Ti, that is, TiCl 2 , TiCl 3 , TiCl 4 etc. can Such Ti chloride exists as an ion in the molten salt. Therefore, Ti ions such as Ti 2+ , Ti 3+ , Ti 4+ may exist in the molten salt. Ti 2+ or Ti 3+ ions migrated to the AlN (or Si 3 N 4 , BN) surface are Ti on the AlN (or Si 3 N 4 , BN) surface through the following reaction (1) or reaction (2) to precipitate

2 Ti2+ = Ti(s) + Ti4+ --------(1)2 Ti 2+ = Ti(s) + Ti 4+ --------(1)

3 Ti3+ = Ti(s) + 2 Ti4+ ------(2)3 Ti 3+ = Ti(s) + 2 Ti 4+ ------(2)

이후, 석출된 Ti는 아래와 같은 반응 (3)를 통해, AlN(또는 Si3N4, BN)과 반응하여 Ti-질화물(TiN) 및 Ti-Al(또는 Ti-Si, Ti-B) 합금으로 구성된 Ti 함유층(20)을 형성한다. Thereafter, the precipitated Ti reacts with AlN (or Si 3 N4, BN) through the following reaction (3) to form Ti-nitride (TiN) and Ti-Al (or Ti-Si, Ti-B) alloy A Ti-containing layer 20 is formed.

2 Ti(s) + AlN= Ti-Al + TiN ------(4)2 Ti(s) + AlN= Ti-Al + TiN ------(4)

만약 Si3N4 질화물 기판을 사용할 경우에는, 반응물로 TiN, Ti5Si3, TiSi, TiSi2와 같은 화합물들이 생성될 수 있다. If a Si 3 N 4 nitride substrate is used, compounds such as TiN, Ti 5 Si 3 , TiSi, and TiSi 2 may be generated as reactants.

Ti 함유층(20)의 형성 목적 중의 하나는 유전체 기판 표면에 형성되는 무전해 도금층을 보다 용이하게 형성시키기 위한 것이다. 따라서 Ti 함유층(20)은 두꺼울 필요가 없고 수십 nm에서 수 ㎛ 정도의 두께이면 충분하다. Ti 함유층(20)의 두께는 반응온도 및 시간, 용융염의 양을 조절하여 제어 가능하다.One of the purposes of forming the Ti-containing layer 20 is to more easily form the electroless plating layer formed on the surface of the dielectric substrate. Therefore, the Ti-containing layer 20 does not need to be thick, and a thickness of several tens of nm to several μm is sufficient. The thickness of the Ti-containing layer 20 can be controlled by adjusting the reaction temperature and time, and the amount of molten salt.

Ti 함유층(20)의 두께는 통상 수 ㎛ 정도이면 되므로, Ti 함유층(20)을 형성하기 위한 고온 반응 시간은 0.2분 내지 600분 정도가 바람직하다. 보다 바람직하게는, 0.2분 내지 240분 동안 가열할 수 있다. 반응 온도나 또는 반응 시간을 조절하여 Ti 함유층(20)의 두께를 증가시키거나 또는 감소시킬 수도 있다. Since the thickness of the Ti-containing layer 20 is usually about several μm, the high-temperature reaction time for forming the Ti-containing layer 20 is preferably about 0.2 to 600 minutes. More preferably, it can be heated for 0.2 minutes to 240 minutes. The thickness of the Ti-containing layer 20 may be increased or decreased by adjusting the reaction temperature or reaction time.

본 발명에 따른 회로 기판의 제조 방법의 일 실시예는, 전술한 Ti 함유층(20)을 형성하는 반응 이후 잔존하는 염을 제거하는 단계를 포함한다. 보다 구체적으로, 상술한 염을 용해할 수 있는 용매(예를 들면, 물, 알코올 등)를 이용하여(예를 들면, 염을 상술한 용매에 침지시켜 추출, 제거하거나, 상술한 용매로 세정함) 염을 제거하는 공정이 수행될 수 있다. 또 다른 방법으로는 반응이 종료된 시점에 유전체 기판을 용융 상태로 존재하는 용융염에서 꺼내는 방법이 있다. 고온에서 꺼낸 질화물 기판 표면에는 소량의 용융염이 붙어 있고, 이를 냉각하면 염 상태로 표면에 남게 된다. 이를 상술한 용매를 이용하여 제거할 수 있다.An embodiment of the method for manufacturing a circuit board according to the present invention includes removing the salt remaining after the reaction of forming the Ti-containing layer 20 described above. More specifically, using a solvent (eg, water, alcohol, etc.) capable of dissolving the above-mentioned salt (eg, extraction and removal by immersing the salt in the above-mentioned solvent, or washing with the above-mentioned solvent) ) a process of removing salts may be performed. Another method is to take out the dielectric substrate from the molten salt existing in the molten state at the time the reaction is finished. A small amount of molten salt is attached to the surface of the nitride substrate taken out from a high temperature, and when it is cooled, it remains on the surface in a salt state. It can be removed using the above-mentioned solvent.

다음으로, Ti 함유층(20) 상부에 무전해도금층(30)을 형성하고, 무전해도금층(30) 상부에 전해도금층(40)을 순차적으로 형성한다. 본 발명의 명세서에서, 순서대로 적층된 무전해도금층(30) 및 전해도금층(40)을 통칭하여 '도금층'이라 명명하기로 한다. 경우에 따라 무전해도금층(30)을 제 1 금속층, 전해도금층(40)을 제 2 금속층으로 구분하여 지칭할 수 있다. Ti 함유층(20)으로 피복된 유전체 기판(10) 상의 도금층은 유전체 기판(10) 전체를 덮는 형태일 수 있고, 요청되는 패턴을 가질 수도 있다. 주어진 패턴에 맞는 배선의 형성은 에칭법(etching process)이나 세미애디티브법(semi-additive process)으로 형성할 수 있다. Next, the electroless plating layer 30 is formed on the Ti-containing layer 20 , and the electroless plating layer 40 is sequentially formed on the electroless plating layer 30 . In the specification of the present invention, the electroless plating layer 30 and the electrolytic plating layer 40 stacked in order will be collectively referred to as a 'plating layer'. In some cases, the electroless plating layer 30 may be referred to as a first metal layer and the electrolytic plating layer 40 may be referred to as a second metal layer. The plating layer on the dielectric substrate 10 covered with the Ti-containing layer 20 may cover the entire dielectric substrate 10 and may have a desired pattern. The formation of a wiring suitable for a given pattern can be formed by an etching process or a semi-additive process.

본 발명의 기술 사상을 따르면 Ti 함유층(20)과 도금층(30, 40)간의 상호 확산에 의해 결합력을 증가시키기 위하여 Ti 함유층(20)을 형성한 이후에 적어도 한번의 열처리가 수행될 수 있다. 예를 들어, 상기 열처리는 도금층(30, 40)을 형성과는 과정 중에 수행되거나 또는 도금층(30, 40)을 이용하여 금속 패턴을 형성한 이후에 수행될 수 있다. According to the technical idea of the present invention, at least one heat treatment may be performed after the Ti-containing layer 20 is formed in order to increase bonding strength by mutual diffusion between the Ti-containing layer 20 and the plating layers 30 and 40 . For example, the heat treatment may be performed during the process of forming the plating layers 30 and 40 or after forming a metal pattern using the plating layers 30 and 40 .

도 1의 (a) 및 (b)는 각각 에칭법과 세미애디티브법에 의해 회로 기판의 제조법이 개략적으로 나타나 있다. 1 (a) and (b) schematically show a method of manufacturing a circuit board by an etching method and a semi-additive method, respectively.

도 1(a)의 에칭법은, 도금층의 두께가 두껍지 않을 때 사용하는 방법으로 무전해도금 및 전해도금을 수행하고 원하는 회로 패턴(45) 필름을 부착한 후 회로 패턴(45) 이외의 부분을 에칭하여 없애는 방법으로 금속 패턴을 얻는다. Ti 함유층(20)과 도금층의 접착력을 보다 향상시키기 위한 열처리공정은 금속 패턴을 얻고 난 후에 도입될 수도 있고(case 1), 도금층 식각 전에, 즉, 회로 패턴(45) 필름을 부착하기 전에 도입될 수도 있다(case 2). 또한, 제 1 금속층을 무전해 도금으로 형성하고 열처리한 후 전해도금 공정으로 제 2 금속층을 형성시킬 수도 있다(case 3). The etching method of FIG. 1 (a) is a method used when the thickness of the plating layer is not thick. After performing electroless plating and electroplating, and attaching the desired circuit pattern 45 film, parts other than the circuit pattern 45 are removed. A metal pattern is obtained by etching away. The heat treatment process to further improve the adhesion between the Ti-containing layer 20 and the plating layer may be introduced after obtaining the metal pattern (case 1), and may be introduced before etching the plating layer, that is, before attaching the circuit pattern 45 film. It can also be (case 2). Also, the first metal layer may be formed by electroless plating, heat treated, and then the second metal layer may be formed by an electrolytic plating process (case 3).

열처리 공정 도입의 목적은 도금층(30, 40) 및 Ti 함유층(20) 간의 상호 확산에 의한 결합력 증대이므로 그에 적합하면 전체 공정 어디에나 도입될 수 있음을 설명한 것이다. The purpose of introducing the heat treatment process is to increase the bonding force due to mutual diffusion between the plating layers 30 and 40 and the Ti-containing layer 20, so that it can be introduced anywhere in the entire process if suitable.

도 1(b)의 세미애디티브법에 의하면 기판(10)상에 Ti 함유층(20) 및 무전해 도금층(30)을 형성한 후 상기 무전해도금층(30)까지 형성된 기판(10) 상의 일부 영역에 회로 패턴(45)를 부착한다. 다음, 전해도금층(40)을 형성한 후 기 형성된 회로 패턴(45)를 제거하고, 기판(10)의 표면에 형성된 Ti 함유층(10)까지 식각함으로써 금속 패턴을 형성할 수 있다. 상기 세미애디티브법에서도 상기의 원칙에 맞게 적절한 때에 열처리 공정을 도입할 수 있다. According to the semi-additive method of FIG. 1( b ), a partial region on the substrate 10 on which the Ti-containing layer 20 and the electroless plating layer 30 are formed on the substrate 10 and the electroless plating layer 30 is formed on the substrate 10 . A circuit pattern 45 is attached to the Next, after the electrolytic plating layer 40 is formed, the circuit pattern 45 previously formed is removed, and the metal pattern can be formed by etching up to the Ti-containing layer 10 formed on the surface of the substrate 10 . In the semi-additive method, a heat treatment process may be introduced at an appropriate time in accordance with the above principle.

일 실시예에 있어서, 금속 패턴을 형성하는 단계에서 도금층의 에칭은 통상의 식각액을 사용할 수 있다. 또한, Ti 함유층(20)의 식각에는 Ti을 에칭할 수 있는 기지의 식각액이면 어느 것이든 무방하다.In one embodiment, the etching of the plating layer in the step of forming the metal pattern may use a conventional etching solution. In addition, any known etchant capable of etching Ti may be used for etching the Ti-containing layer 20 .

일 실시예에 있어서, 열처리 온도는 400 내지 1000 ℃ 일 수 있다. Ti 함유층(20)의 두께가 통상 수 ㎛ 정도이므로, 열처리 시간은 0.1분 내지 600분 정도가 바람직하다. 보다 바람직하게는 0.1분 내지 120분일 수 있다. 열처리 온도나 시간을 조절하여 상호확산되는 정도를 제어할 수 있다. 이때, 열처리는 금속의 산화를 방지하기 위해 약 환원성 분위기에서 수행하는 것이 바람직하다. In one embodiment, the heat treatment temperature may be 400 to 1000 ℃. Since the thickness of the Ti-containing layer 20 is usually about several micrometers, the heat treatment time is preferably about 0.1 to 600 minutes. More preferably, it may be 0.1 minutes to 120 minutes. The degree of mutual diffusion can be controlled by adjusting the heat treatment temperature or time. In this case, the heat treatment is preferably performed in a weakly reducing atmosphere in order to prevent oxidation of the metal.

일 실시예에 있어서, 무전해도금으로 형성되는 무전해도금층(30) 혹은 제 1 금속층(30)은 Cu, Ni, Co, Au 및 Pd 중 어느 하나이거나 이들의 합금일 수 있다. 이러한 무전해 도금은 종래에 이미 공지된 방법, 예를 들어, Pd를 촉매로 사용하는 통상의 방법으로 수행될 수 있다. 무전해 도금의 조건은 요구되는 도금 두께에 맞춰 적당히 설정할 수 있다.In one embodiment, the electroless plating layer 30 or the first metal layer 30 formed by electroless plating may be any one of Cu, Ni, Co, Au, and Pd or an alloy thereof. Such electroless plating may be performed by a conventionally known method, for example, a conventional method using Pd as a catalyst. Conditions for electroless plating can be appropriately set according to the required plating thickness.

제 1 금속층이 형성된 후 그 상부에 전해도금으로 전해도금층(40) 혹은 제 2 금속층(40)이 형성된다. 상기 제 2 금속층은 Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh 또는 이들의 합금을 포함할 수 있다. 제 2 금속층의 전해도금 또한 통상의 방법을 사용할 수 있다. After the first metal layer is formed, an electrolytic plating layer 40 or a second metal layer 40 is formed thereon by electroplating. The second metal layer may include Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh, or an alloy thereof. Electrolytic plating of the second metal layer may also be performed using a conventional method.

제 2 금속층(40)은 회로기판의 용도에 따라 다양한 조성의 합금이 실시예로서 제시될 수 있다. The second metal layer 40 may be an alloy of various compositions according to the use of the circuit board.

일 실시예에 있어서, 제 1 금속층(30)은 무전해 구리 도금층을 형성하고, 제 2 금속층(40)은 전해 구리 도금층으로 형성할 수 있다. 무전해 도금은 촉매로 Pd를 사용하는 통상의 방법을 사용할 수 있다. 예를 들어 구리(Cu) 무전해 도금의 경우, 로셀 구리염을 포르말린으로 환원시키는 방법을 선택할 수 있으나, 이외에 통상의 다른 방법을 사용해도 무방하다. 전해도금 또한 통상의 방법을 사용할 수 있다. 예를 들어, 구리의 전해도금에 있어서는 황산구리, 황산을 이용한 전해질을 선택하여 사용할 수 있으나, 이에 한정되지 않고 통상의 다른 방법을 사용하여도 무방하다.In an embodiment, the first metal layer 30 may be formed of an electroless copper plating layer, and the second metal layer 40 may be formed of an electrolytic copper plating layer. Electroless plating may use a conventional method using Pd as a catalyst. For example, in the case of copper (Cu) electroless plating, a method of reducing the Rochelle copper salt with formalin may be selected, but other conventional methods may be used. Electrolytic plating may also be performed using a conventional method. For example, in the electrolytic plating of copper, an electrolyte using copper sulfate or sulfuric acid may be selected and used, but the present invention is not limited thereto, and other conventional methods may be used.

다른 실시예로서 제 2 금속층(40)으로 Fe-Ni 합금층을 형성하는 경우, 상기 합금층의 조성을 제어하여 열팽창계수를 세라믹 수준으로 낮게 조정할 수 있고, 고온 발열 소재로 적용이 가능하다. 예를 들어, 중량%로 Ni의 함량이 36%이고 잔부가 Fe 및 불가피 불순물로 이루어진 INVAR 합금 조성을 가지는 Fe-Ni 합금층을 형성할 경우 경우 극히 낮은 열팽창계수를 가지는 금속층이 형성된 회로 기판의 제조가 가능하다. 다른 예로서, Fe-Ni 합금층은 고온 발열 소재로서 이용될 수 있다. As another embodiment, when the Fe-Ni alloy layer is formed as the second metal layer 40, the thermal expansion coefficient can be adjusted to a ceramic level by controlling the composition of the alloy layer, and it can be applied as a high-temperature heating material. For example, when forming an Fe-Ni alloy layer having an INVAR alloy composition in which the content of Ni is 36% by weight and the remainder is Fe and unavoidable impurities, it is difficult to manufacture a circuit board having a metal layer having an extremely low coefficient of thermal expansion. It is possible. As another example, the Fe-Ni alloy layer may be used as a high-temperature heating material.

또 다른 실시예로서 제 2 금속층(40)으로 Ni-Cr 합금층을 형성하는 경우, 발열 소재로서 이용될 수 있다. 예를 들어, 중량%로 80%의 Ni, 20%의 Cr을 포함하는 니크롬(Nichrome) 조성의 합금층을 기판에 형성할 경우, 면상 히터로서의 적용이 가능하다.As another embodiment, when the Ni-Cr alloy layer is formed as the second metal layer 40, it may be used as a heat generating material. For example, when an alloy layer of a nichrome composition including 80% Ni and 20% Cr by weight% is formed on the substrate, it can be applied as a planar heater.

또 다른 실시예로서, 제 2 금속층(40)으로 발열이 가능한 Fe-Ni 합금층 혹은 Ni-Cr 합금층을 회로 기판의 일부에 국부적으로 형성하여 해당 부분만 국부적으로 발열하는 것이 가능하게 된다. 이러한 국부 가열이 가능한 회로 기판은 고온에서 동작하는 센서 회로를 구성할 때 적용 가능하다. 예를 들어, Cu 배선 중간에 Ni-Cr 합금 배선을 형성하여 니켈-크롬 열선 부분만 발열하도록 할 수 있다. As another embodiment, by forming a Fe-Ni alloy layer or a Ni-Cr alloy layer capable of generating heat as the second metal layer 40 locally on a part of the circuit board, it becomes possible to locally heat only the corresponding part. A circuit board capable of such local heating is applicable when composing a sensor circuit operating at a high temperature. For example, by forming a Ni-Cr alloy interconnection in the middle of the Cu interconnection, only the nickel-chromium hot wire portion may generate heat.

또 다른 실시예로서, Fe, Ni 및 Co 중 어느 하나 이상으로 이루어지는 연자성 박막을 제 2 금속층(40)으로 형성함으로써 자기 소자나 자기 센서로의 다양한 용도로 활용할 수 있다.As another embodiment, by forming the soft magnetic thin film made of any one or more of Fe, Ni, and Co as the second metal layer 40, it can be used for various purposes as a magnetic element or a magnetic sensor.

변형된 실시예로서, Ti 함유층(20)의 상부에 무전해도금층(30)의 형성없이 바로 전해도금층(40)을 형성할 수 있다. 이 경우 무전해도금층(30)의 형성 단계를 생략할 수 있다. 상기에 기재된 다양한 금속을 전기도금으로 직접 성막할 수 있고, 또한 상기 열처리 공정을 상술한 수순으로 진행할 수 있다.As a modified embodiment, the electroplating layer 40 may be directly formed on the Ti-containing layer 20 without the formation of the electroless plating layer 30 . In this case, the step of forming the electroless plating layer 30 may be omitted. The various metals described above may be directly formed by electroplating, and the heat treatment process may be performed in the above-described sequence.

이하에서는 실시예 및 비교예를 통하여 본 발명에 대하여 보다 상세하게 설명한다. Hereinafter, the present invention will be described in more detail through Examples and Comparative Examples.

<실시예> <Example>

Ti 분말과 용융염의 혼합물을 이용하여 Ti 함유층 형성Formation of Ti-containing layer using a mixture of Ti powder and molten salt

NaCl, KCl, CaCl2의 무게 비율이 27:8:65가 되도록 하고 총 450g과 Ti분말(평균입경 20 ㎛, 순도 99%) 45g을 알루미나 도가니에 넣고 아르곤 분위기로 유지한 상태에서 승온하여 850℃에서 1시간 유지하여 용해하여 용융염을 만든다. 여기에 스테인레스 강선으로 고정한 두께 1 ㎜, 가로 세로 각 50 ㎜인 AlN 판재 3 매를 동시에 담근다. AlN 판재 사이의 간극은 3 내지 4 ㎜가 되도록 하였다. 1시간이 경과하고 나면, 스테인레스 강선을 위쪽으로 올려 AlN 판재를 용융염 밖으로 꺼내어 알루미나 도가니 위쪽에 위치시킨다. 노냉하고 AlN 판재를 꺼내어 증류수로 표면에 있는 염을 용해하여 제거하였다. Ti 함유층이 형성된 AlN 판재에 Pd 촉매 씨앗을 형성시키고 상온에서 30분간 무전해 도금하여 Cu층을 형성하였다. 이때 무전해 도금은 로셀염을 이용한 무전해 도금액을 사용하였다. 무전해 도금된 기판의 한 면에 절연 테이프를 이용하여 폭 10 ㎜, 길이 20 ㎜의 직사각형의 모양을 면의 중앙에 남겨두고 나머지는 절연시켰으며, 다른 한 면도 절연시켰다. 무전해 도금된 Cu층을 전극으로 하여 10×20 ㎜의 영역에만 Cu를 전해도금하였다. 사용된 전해도금액은 황산구리와 황산을 사용하는 일반적인 도금액이었다. 도금을 완료한 후 Cu층의 두께는 50㎛였다. 도금을 완료한 후 절연테이프를 제거하고 FeCl3 용액을 이용하여 구리 무전해도금층을 제거하였다. 그 후 SC-1 에칭액을 이용하여 Ti 함유 반응층을 제거하여 AlN 기판 상에 폭 10 ㎜, 길이 20 ㎜의 Cu 패턴을 형성할 수 있었다. 패턴이 완성된 후 이를 수소분위기에서 650℃에서 1시간 동안 열처리하여 계면접착력이 우수한 Cu-AlN 회로기판을 제조하였다.So that the weight ratio of NaCl, KCl, CaCl 2 becomes 27:8:65, put a total of 450g and 45g of Ti powder (average particle size 20㎛, purity 99%) into an alumina crucible, and raise the temperature while maintaining the argon atmosphere to 850℃ Hold for 1 hour and dissolve to make molten salt. Three AlN plates with a thickness of 1 mm and a width of 50 mm each fixed with a stainless steel wire are immersed here at the same time. The gap between the AlN plates was made to be 3 to 4 mm. After 1 hour has elapsed, the stainless steel wire is raised upwards to take the AlN plate out of the molten salt and place it on the top of the alumina crucible. After cooling in the furnace, the AlN plate was removed by dissolving the salt on the surface with distilled water. A Pd catalyst seed was formed on the AlN plate on which the Ti-containing layer was formed, and the Cu layer was formed by electroless plating at room temperature for 30 minutes. In this case, for the electroless plating, an electroless plating solution using a Rossel salt was used. Using an insulating tape on one side of the electroless plated substrate, a rectangular shape with a width of 10 mm and a length of 20 mm was left in the center of the side, and the rest was insulated, and the other side was insulated. Using the electroless-plated Cu layer as an electrode, Cu was electrolytically plated only in an area of 10×20 mm. The electrolytic plating solution used was a general plating solution using copper sulfate and sulfuric acid. After the plating was completed, the thickness of the Cu layer was 50 μm. After the plating was completed, the insulating tape was removed and the copper electroless plating layer was removed using a FeCl 3 solution. Thereafter, the Ti-containing reaction layer was removed using the SC-1 etchant to form a Cu pattern with a width of 10 mm and a length of 20 mm on the AlN substrate. After the pattern was completed, it was heat treated at 650° C. for 1 hour in a hydrogen atmosphere to prepare a Cu-AlN circuit board with excellent interfacial adhesion.

제조된 Cu-AlN 회로기판에 대해서 열이력 시험을 수행하였다. 열이력 시험은 -40℃에서 30분 유지, 상온에서 10분 유지, 125℃에서 30분 유지, 상온에서 10분 유지하는 것을 1 싸이클로 하여 수행하였다. 본 실시예의 경우 50 싸이클을 경과한 후에도 잘 붙어 있는 것을 관찰할 수 있었고, 스카치 테이프를 이용하여 박리시험을 하여도 떨어지지 않고 잘 부착되어 있는 것을 확인할 수 있었다. A thermal history test was performed on the manufactured Cu-AlN circuit board. The heat history test was carried out by 1 cycle of maintaining at -40°C for 30 minutes, maintaining at room temperature for 10 minutes, maintaining at 125°C for 30 minutes, and maintaining at room temperature for 10 minutes. In the case of this example, it could be observed that even after 50 cycles had elapsed, the adhesion was observed, and it was confirmed that the adhesion did not come off even after a peel test using a scotch tape.

상기 결과들로부터, 본 발명의 실시예에 따라 Ti 분말과 용융염의 혼합물을 이용하여 유전체 표면을 개질할 경우, 유전체 기판 상에 접착력이 우수한 금속층을 형성할 수 있음을 알 수 있다. 액상의 용융염을 사용하는 경우 Ti 함유 반응층을 가진 질화물 기판과의 분리가 대단히 용이하게 되는 장점이 있다. 또한 액상의 용융염은 고상의 분말형태 대비 열전도성 및 유동성이 우수하므로, Ti 분말과의 반응성이 보다 향상되고 균일성도 확보할 수 있는 장점이 있으며, 결과적으로 Ti 함유층을 안정적으로 형성할 수 있을 것으로 기대된다.From the above results, it can be seen that, when the dielectric surface is modified using a mixture of Ti powder and molten salt according to an embodiment of the present invention, a metal layer having excellent adhesion can be formed on the dielectric substrate. In the case of using the liquid molten salt, there is an advantage in that separation from the nitride substrate having the Ti-containing reaction layer is very easy. In addition, since the liquid molten salt has superior thermal conductivity and fluidity compared to the solid powder form, the reactivity with the Ti powder is further improved and the uniformity can be secured. It is expected.

본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다. "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다. 본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The terminology used in the present invention is for describing specific embodiments, and is not intended to limit the present invention. The singular expression should be regarded as including the plural meaning unless the context clearly shows it. Terms such as “comprise” or “have” mean that the features, numbers, steps, operations, components, or combinations thereof described in the specification exist, but are not intended to exclude them. The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims. Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

10: 유전체 기판
20: Ti 함유층
30: 무전해도금층
40: 전해도금층
45: 회로 패턴
10: dielectric substrate
20: Ti-containing layer
30: electroless plating layer
40: electrolytic plating layer
45: circuit pattern

Claims (18)

(a) Ti 분말 및 용융염을 포함하는 혼합물을 형성하는 단계;
(b) 상기 혼합물에 유전체 기판을 잠기게 하는 단계; 및
(c) 상기 혼합물을 가열하여 상기 유전체 기판의 표면에 Ti 함유층을 형성하는 단계;를 포함하되,
상기 혼합물은 상기 Ti 분말 및 용융염의 중량비가 1:10을 이루는 것인, 회로 기판의 제조 방법.
(a) forming a mixture comprising Ti powder and molten salt;
(b) immersing the dielectric substrate in the mixture; and
(c) heating the mixture to form a Ti-containing layer on the surface of the dielectric substrate;
In the mixture, the weight ratio of the Ti powder and the molten salt is 1:10, the method of manufacturing a circuit board.
제 1 항에 있어서,
상기 용융염은 염화물 및 불화물 중 적어도 어느 하나를 포함하는, 회로 기판의 제조 방법.
The method of claim 1,
The molten salt comprises at least one of a chloride and a fluoride, a method of manufacturing a circuit board.
제 2 항에 있어서,
상기 염화물로는 NaCl, KCl, LiCl 및 CaCl2, BaCl2로 이루어진 그룹에서 선택된 1종 이상을 사용하고, 상기 불화물로는 NaF, KF, MgF2, CaF2 및 BaF2로 이루어진 그룹에서 선택된 1종 이상을 포함하는, 회로 기판의 제조 방법.
3. The method of claim 2,
As the chloride, at least one selected from the group consisting of NaCl, KCl, LiCl and CaCl 2 , and BaCl 2 is used, and as the fluoride, one or more selected from the group consisting of NaF, KF, MgF 2 , CaF 2 and BaF 2 The manufacturing method of the circuit board including the above.
제 1 항에 있어서,
상기 유전체 기판은 질화물을 포함하는, 회로 기판의 제조 방법.
The method of claim 1,
wherein the dielectric substrate comprises a nitride.
제 4 항에 있어서,
상기 질화물은 AlN, Si3N4 및 BN 중 어느 하나를 포함하는, 회로 기판의 제조 방법.
5. The method of claim 4,
The nitride includes any one of AlN, Si 3 N 4 and BN, a method of manufacturing a circuit board.
제 1 항에 있어서,
(d) 상기 (a) 내지 (c) 반응이 완료된 반응물을, 염을 용해할 수 있는 용매에 접촉시켜 잔존하는 염을 제거하는 단계; 를 더 포함하는, 회로 기판의 제조 방법.
The method of claim 1,
(d) removing the remaining salt by contacting the reactant in which the (a) to (c) reaction is completed, with a solvent capable of dissolving the salt; Further comprising, a method of manufacturing a circuit board.
제 6 항에 있어서,
상기 (d) 단계 이후에,
(e) 상기 Ti 함유층 상에 무전해도금층을 형성하는 단계;
(f) 상기 무전해도금층 상에 전해도금층을 형성하는 단계; 및
(g) 상기 무전해도금층 및 전해도금층을 패터닝하여 상기 유전체 상에 금속 패턴을 형성하는 단계;를 더 포함하는, 회로 기판의 제조 방법.
7. The method of claim 6,
After step (d),
(e) forming an electroless plating layer on the Ti-containing layer;
(f) forming an electroplating layer on the electroless plating layer; and
(g) patterning the electroless plating layer and the electrolytic plating layer to form a metal pattern on the dielectric; further comprising a method of manufacturing a circuit board.
제 6 항에 있어서,
상기 (d) 단계 이후에,
(h) 상기 Ti 함유층 상에 전해도금층을 형성하는 단계; 및
(i) 상기 전해도금층을 패터닝하여 상기 유전체 상에 금속 패턴을 형성하는 단계;를 더 포함하는, 회로 기판의 제조 방법.
7. The method of claim 6,
After step (d),
(h) forming an electrolytic plating layer on the Ti-containing layer; and
(i) patterning the electrolytic plating layer to form a metal pattern on the dielectric; further comprising a method of manufacturing a circuit board.
제 7 항에 있어서,
상기 무전해도금층은 Cu, Ni, Co, Au, Pd 또는 이들의 합금을 포함하는, 회로 기판의 제조 방법.
8. The method of claim 7,
The electroless plating layer comprises Cu, Ni, Co, Au, Pd or an alloy thereof, a method of manufacturing a circuit board.
제 7 항에 있어서,
상기 전해도금층은, Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh 또는 이들의 합금을 포함하는, 회로 기판의 제조 방법.
8. The method of claim 7,
The electroplating layer is, Cu, Ni, Fe, Co, Cr, Zn, Au, Ag, Pt, Pd, Rh or an alloy thereof, the method of manufacturing a circuit board comprising an alloy.
제 1 항에 있어서,
상기 (c) 단계 이후에 적어도 한번의 열처리가 수행되는 단계를 더 포함하는, 회로 기판의 제조 방법.
The method of claim 1,
The method of manufacturing a circuit board, further comprising the step of performing at least one heat treatment after step (c).
제 7 항에 있어서,
상기 (e) 단계 이후 상기 (f) 단계 이전에 열처리가 수행되는 단계 또는 (f) 단계 이후 (g) 단계 이전에 열처리가 수행되는 단계를 더 포함하는, 회로 기판의 제조 방법.
8. The method of claim 7,
After the step (e), the step of performing a heat treatment before the step (f) or after the step (f) further comprising the step of performing a heat treatment before the step (g), the manufacturing method of the circuit board.
제 8 항에 있어서,
상기 (h) 단계 이후 (i) 단계 이전에 열처리가 수행되는 단계를 더 포함하는, 회로 기판의 제조 방법.
9. The method of claim 8,
After the (h) step, the method of manufacturing a circuit board further comprising the step of performing a heat treatment before step (i).
제 7 항 또는 제 8 항에 있어서,
상기 금속 패턴을 형성하는 단계 이후에 열처리가 수행되는 단계를 더 포함하는, 회로 기판의 제조 방법.
9. The method according to claim 7 or 8,
Further comprising the step of performing a heat treatment after the step of forming the metal pattern, the manufacturing method of the circuit board.
제 7 항 또는 제 8 항에 있어서,
상기 전해도금층은 Fe-Ni 합금층 또는 Ni-Cr 합금층을 포함하는, 회로 기판의 제조 방법.
9. The method according to claim 7 or 8,
The electrolytic plating layer is a Fe-Ni alloy layer or a Ni-Cr alloy layer comprising a, a method of manufacturing a circuit board.
제 15 항에 있어서,
상기 Fe-Ni 합금층은 INVAR 합금을 포함하는, 회로 기판의 제조 방법.
16. The method of claim 15,
The Fe-Ni alloy layer comprises an INVAR alloy, a method of manufacturing a circuit board.
제 15 항에 있어서,
상기 Ni-Cr 합금층은 니크롬 합금을 포함하는, 회로 기판의 제조 방법.
16. The method of claim 15,
The Ni-Cr alloy layer comprises a nichrome alloy, a method of manufacturing a circuit board.
제 7 항 또는 제 8 항에 있어서,
상기 전해도금층은 Fe, Ni 및 Co 중 어느 하나 이상으로 이루어지는 연자성 박막을 포함하는, 회로 기판의 제조 방법.
9. The method according to claim 7 or 8,
The electroplating layer comprises a soft magnetic thin film made of any one or more of Fe, Ni, and Co, a method of manufacturing a circuit board.
KR1020200049415A 2020-04-23 2020-04-23 Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof KR102398247B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200049415A KR102398247B1 (en) 2020-04-23 2020-04-23 Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200049415A KR102398247B1 (en) 2020-04-23 2020-04-23 Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20210131068A KR20210131068A (en) 2021-11-02
KR102398247B1 true KR102398247B1 (en) 2022-05-17

Family

ID=78476530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200049415A KR102398247B1 (en) 2020-04-23 2020-04-23 Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102398247B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116410003A (en) * 2021-12-31 2023-07-11 江苏博睿光电股份有限公司 Substrate, preparation method and application

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017837A (en) * 2001-06-28 2003-01-17 Tokuyama Corp Method of manufacturing printed wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642009B1 (en) * 2014-12-16 2016-07-22 한국과학기술연구원 Copper/AlN composite

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017837A (en) * 2001-06-28 2003-01-17 Tokuyama Corp Method of manufacturing printed wiring board

Also Published As

Publication number Publication date
KR20210131068A (en) 2021-11-02

Similar Documents

Publication Publication Date Title
KR940010455B1 (en) Copper alloy and making method thereof
US7488408B2 (en) Tin-plated film and method for producing the same
KR101642009B1 (en) Copper/AlN composite
US4832988A (en) Process for chemically metallizing an inorganic substrate
US8342384B2 (en) Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
KR102398247B1 (en) Nitride circuit board manufactured using molten salt titanizing and manufacturing method thereof
JP2003017837A (en) Method of manufacturing printed wiring board
TWI724351B (en) Copper foil with carrier
US8584924B2 (en) Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
JP2004346405A (en) Pretreatment method for plating aluminum and aluminum alloy
KR102273696B1 (en) Wiring board with high bonding strength and manufacturing method thereof
KR20210123580A (en) Nitride circuit board and manufacturing method thereof
JP4471730B2 (en) Double-sided wiring board and manufacturing method thereof
JPH0590737A (en) Manufacture of copper polyimide board
JPH05129377A (en) Method of manufacturing copper polyimide substrate
JP5076165B2 (en) Nb-Al based superconducting wire having copper plating stabilizing material adhered firmly and method for producing the same
JP3208438B2 (en) Ceramic substrate with metal layer and method of manufacturing the same
JP2001144224A (en) Metal-ceramic composite substrate
JPH07235750A (en) Manufacture of circuit board
JP2982323B2 (en) Method for manufacturing polyimide substrate
TWI749818B (en) Method for microstructure modification of conducting lines
US11430693B1 (en) Method for microstructure modification of conducting lines
US20220033317A1 (en) Aluminum/ceramic bonding substrate and method for producing same
JPH107480A (en) Composite metal-ceramic substrate and its production
JPH1087385A (en) Metal-ceramic composite substrate and its production

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant