KR102396374B1

KR102396374B1 - 표시장치

Info

Publication number: KR102396374B1
Application number: KR1020150111247A
Authority: KR
Inventors: 장국희; 양한민
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-08-06
Filing date: 2015-08-06
Publication date: 2022-05-11
Also published as: KR20170018196A

Abstract

본 발명은 표시장치를 개시한다. 개시된 본 발명의 표시장치는, 복수 개의 화소들을 구비하는 표시패널을 포함하고, 표시패널에 데이터 신호를 제공하는 데이터 구동부를 포함하며, 데이터 구동부에 n개의 채널들로 감마기준전압들을 제공하는 기준전압 생성부를 포함하고, 데이터 구동부와 기준전압 생성부 사이에 감마기준전압들과 데이터 구동부로부터 피드백 감마기준전압들을 입력신호로 하여, n개의 채널들과 대응되는 보상 감마기준전압들을 생성하는 리플보상 회로부를 포함함으로써, 감마계조전압들을 생성하기 위해 공급하는 감마기준전압의 리플(Ripple) 불량을 개선한 효과가 있다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다.

구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다. 데이터 구동부는 감마전압 발생부로부터 제공된 감마계조전압에 대응하여 디지털 형태의 데이터신호를 아날로그 형태의 데이터신호로 변환하여 출력한다.

액정표시장치나 유기발광표시장치와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀로부터 빛이 출사 됨으로써 영상을 표시할 수 있게 된다.

특히, 상기 데이터 구동부는 감마전압 발생부와 쉬프트 래지스터 부, 래치부, DA 변환부 및 출력버퍼부 등으로 구성된 복수의 드라이버 집적회로(IC)를 포함하고, 상기 각 드라이버 IC에 배치된 감마전압 발생부는 기준전압 생성부로부터 공급되는 감마기준전압과 저항 스트링을 이용하여 복수의 감마계조전압들을 생성한다.

이렇게 생성된 감마계조전압들에 대응하여 상기 DA 변환부에서는 디지털 형태의 데이터신호를 아날로그 형태의 데이터신호로 변환하여, 표시패널에 공급한다.

하지만, 최근 표시장치가 대형화 및 고해상도화로 되어 가면서 감마기준전압 공급 채널(CH) 수의 증가 및 상기 기준전압 생성부로부터 드라이버 IC까지 감마기준전압의 공급 부하(Load) 증가로 기준전압에 리플(Ripple) 불량이 발생된다.

또한, 표시장치에 다양한 전원을 공급하는 전원전압 생성부에서 상기 기준전압 생성부로 공급되는 전원전압(VDD)에서도 리플(Ripple)이 발생하여, 상기 기준전압 생성부에서 출력되는 감마기준전압에 리플이 발생한다.

도 1은 종래 기술에 따라 데이터 구동부에 공급되는 기준전압에 발생된 리플(Ripple)로 인한 화질 불량을 도시한 도면이다.

도 1은 표시패널(10)의 수직 방향으로 그레이(Gray) 패턴들의 영상을 디스플레이 하는 상태에서 감마계조전압들을 가변시키는 경우, 상기 표시패널(10)의 중앙 영역에서 밝은 가로띠가 나타나고 움직이는 현상이 발생하는 것을 볼 수 있다.

이는 감마기준전압이 기준전압 생성부로부터 인쇄회로기판을 거쳐 드라이버 IC까지 전달되는 과정에서 부하(Load) 증가로 인하여 감마기준전압에 리플(Ripple)이 발생하기 때문이다.

상기와 같이, 감마기준전압에 리플이 발생되면, 감마전압 발생부에서 출력하는 감마계조전압들이 왜곡되고, 결과적으로 도 1과 같이, 감마계조전압이 역전 되어 휘도 역전 현상이 발생하기 때문이다.

본 발명은, 기준전압 생성부와 소스 드라이버 IC 사이에 리플 보상회로를 배치함으로써, 감마계조전압들을 생성하기 위해 감마전압 발생부로 공급되는 기준전압의 리플(Ripple)을 제거하여 화질을 개선한 표시장치를 제공하는데 그 목적이 있다.

또한, 본 발명은, 소스 드라이버 IC에 공급되는 감마기준전압과 기준전압 생성부에서 출력되는 감마기준전압을 입력신호로 하는 리플 보상회로를 배치하여 리플이 발생되지 않는 감마기준전압을 출력할 수 있도록 하여, 표시패널의 영상에서 나타나는 가로띠 불량을 제거한 표시장치를 제공하는데 다른 목적이 있다.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 표시장치는, 복수 개의 화소들을 구비하는 표시패널을 포함하고, 표시패널에 데이터 신호를 제공하는 데이터 구동부를 포함하며, 데이터 구동부에 n개의 채널들로 감마기준전압들을 제공하는 기준전압 생성부를 포함하고, 데이터 구동부와 기준전압 생성부 사이에 감마기준전압들과 데이터 구동부로부터 피드백 감마기준전압들을 입력신호로 하여, n개의 채널들과 대응되는 보상 감마기준전압들을 생성하는 리플보상 회로부를 포함한다.

아울러, 데이터 구동부는, 쉬프트 래지스터부, 래치부, DA 변환부, 출력버퍼부 및 감마전압 발생부로 구성된 복수개의 드라이버 IC를 포함하고, 상기 보상 감마기준전압들은 상기 드라이버 IC의 감마전압 발생부에 공급되며, 상기 리플보상 회로부에 공급되는 피드백 감마기준전압들은 상기 기준전압 생성부로부터 채널 라인의 길이가 긴 영역의 드라이버 IC에 공급되는 감마기준전압이고, 상기 피드백 감마기준전압들은 상기 감마기준전압들의 채널들과 동일한 개수의 피드백 채널 라인들을 통해 상기 리플보상 회로부로 공급되며, 상기 리플보상 회로부는 상기 감마기준전압들의 n 채널들과 대응되는 리플보상 회로들을 포함하고, 상기 리플보상 회로는 상기 감마기준전압이 입력되는 비반전 입력단자와 상기 피드백 감마기준전압이 입력되는 반전 입력단자 및 상기 보상 감마기준전압을 출력하는 출력단자를 구비한 증폭기를 포함함으로써, 감마계조전압들을 생성하기 위해 감마전압 발생부로 공급되는 기준전압의 리플(Ripple)을 제거하여 화질을 개선한 효과가 있다.

본 발명에 따른 표시장치는, 기준전압 생성부와 소스 드라이버 IC 사이에 리플 보상회로를 배치함으로써, 감마계조전압들을 생성하기 위해 감마전압 발생부로 공급되는 기준전압의 리플(Ripple)을 제거하여 화질을 개선한 효과가 있다.

또한, 본 발명에 따른 표시장치는, 소스 드라이버 IC에 공급되는 감마기준전압과 기준전압 생성부에서 출력되는 감마기준전압을 입력신호로 하는 리플 보상회로를 배치하여 리플이 발생되지 않는 감마기준전압을 출력할 수 있도록 하여, 표시패널의 영상에서 나타나는 가로띠 불량을 제거한 효과가 있다.

도 1은 종래 기술에 따라 데이터 구동부에 공급되는 기준전압에 발생된 리플(Ripple)로 인한 화질 불량을 도시한 도면이다.
도 2는 본 발명에 따른 표시장치의 구성도이다.
도 3은 본 발명에 따른 데이터 구동부의 구성을 도시한 블럭도이다.
도 4는 본 발명에 따른 기준전압 생성부와 데이터 구동부 및 표시패널을 도시한 블럭도이다.
도 5는 본 발명에 따른 리플 보상회로를 도시한 회로도이다.
도 6은 본 발명에 따른 리플 보상회로들이 배치된 보상회로 IC를 도시한 도면이다.
도 7은 상기 도 6의 X 영역을 확대한 도면이다.
도 8은 본 발명에 따른 표시장치에서 가로띠 불량이 제거된 모습을 도시한 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 2는 본 발명에 따른 표시장치의 구성도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 표시장치는, 표시패널(100), 게이트 구동부(110), 소스 구동부(120), 타이밍 컨트롤러부(130), 감마전압 발생부(140), 리플 보상회로부(200), 기준전압 생성부(170), 전원전압 생성부(180), 백라이트 어셈블리(150), 인버터(160) 등을 포함한다.

상기 표시패널(100)은 복수 개의 화소들이 매트릭스 형태로 형성되어 있으며, 행(row)을 이루는 게이트 라인들 (GL1, GL2, ... , GLn)과 열(column)을 이루는 데이터 라인들(DL1, DL2, ... , DLm)이 서로 교차하도록 배열되어 있다. 각각의 화소는 서로 교차되는 게이트 라인들(GL1, GL2, ... , GLn)과 데이터 라인들(DL1, DL2, ... , DLm)에 의해 영역이 구분된다. 게이트 라인(GL1, GL2, ... , GLn) 및 데이터 라인(DL1, DL2, ... , DLm)의 교차 부위에는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터(TFT)가 배치된다.

각 화소에는 액정 셀(Clc)로 등가화되는 액정 물질이 형성되며, 액정 셀(Clc)에 인가된 전압을 일정하게 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다.

이러한 표시패널(100)은 게이트 라인(GL1, GL2, ... , GLn)을 통해 공급되는 스캔 신호와, 데이터 라인(DL1, DL2, ... , DLm)을 통해 공급되는 감마 전압에 따라 각 화소에 화상을 표시하게 된다. 여기서, 스캔 신호는 1 수평 기간 동안만 공급되는 게이트 하이 전압(VGH)과 나머지 기간 동안 공급되는 게이트 로우 전압(VGL)이 교번되는 펄스이다.

각 화소마다 구비된 박막 트랜지스터(TFT)는, 게이트 라인(GL1, GL2, ... , GLn)으로부터의 게이트 하이 전압이 공급되는 경우, 턴-온되어 데이터 라인(DL1, DL2, ... , DLm)으로부터 제공되는 감마 전압을 액정 셀(Clc)에 공급한다. 그리고 박막 트랜지스터(TFT)는 게이트 라인(GL1, GL2, ... , GLn)으로부터 게이트 로우 전압이 공급되는 경우, 턴-오프되며, 이로 인해 액정 셀(Clc)에 충전된 전압이 일정시간 동안 유지된다.

게이트 구동부(110)는 복수 개의 집적화된(Integrated) 게이트 드라이버 IC부(미도시)로 이루어지며, 타이밍 컨트롤러부(130)로부터 공급되는 게이트 제어 신호에 따라 게이트 라인(GL1, GL2, ... , GLn)에 순차적으로 스캔 신호를 공급한다.

소스 구동부(120)는 복수 개의 집적화된 드라이버 IC로 구성된 소스 드라이버 IC부(121)와 상기 감마전압 발생부(140)를 포함하며, 데이터 제어신호에 응답하여 타이밍 컨트롤러부(130)로부터 입력되는 적색(R), 녹색(G), 청색(B)의 화상 데이터와 대응되는 감마전압 발생부(140)에서 공급되는 감마계조전압을 선택하고, 이를 1 수평 기간마다 표시패널(100)의 데이터 라인(DL1, DL2, ... , DLm)에 공급한다.

여기서, 표시패널(100)로 인가되는 감마 전압은 감마 전압 발생부(140)로부터 공급되는 복수 레벨의 감마계조전압들 중 외부로부터 입력되는 적색(R), 녹색(G), 청색(B)의 화상 데이터에 맞게 선택된다.

타이밍 컨트롤러부(130)는 외부로부터 수신되는 적색(R), 녹색(G), 청색(B)의 화상 데이터를 재처리하여 데이터 포맷을 표시패널(100)에 맞게 바꾼 후 이를 소스 구동부(120)로 출력한다. 그리고 수직 및 수평 동기 신호(Vsync, Hsync), 클럭(CLK) 등을 이용하여 게이트 구동부(110)의 구동 타이밍을 제어하기 위한 게이트 제어 신호와, 소스 구동부(120)의 구동 타이밍을 제어하기 위한 데이터 제어 신호를 발생한다.

게이트 제어 신호로는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블(GOE: Gate Output Enable) 신호 등이 포함된다.

데이터 제어 신호로는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 쉬프트 클럭(SSC: Source Shift Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 신호(POL: Polarity) 등이 포함된다.

감마 전압 발생부(140)는 계조 범위 내에서 소스 구동부(120)의 디지털/아날로그 변환에 필요한 감마계조전압들을 계조별로 생성하여 소스 구동부(120)로 공급한다.

백라이트 어셈블리(150)는 냉음극 형광 램프, 외부 전극 형광 램프 또는 발광다이오드를 포함하는 발광패키지들 등의 광원을 복수 개 구비하여 표시패널(100) 측으로 빛을 공급한다.

인버터(160)는 외부로부터 입력되는 직류 전원을 백라이트 어셈블리(150)의 광원에 적합한 일정 주파수 및 전압레벨을 갖는 교류 전원으로 변환하여 광원을 구동하게 된다.

전원전압 생성부(180)는 액정표시장치의 타이밍 컨트롤러부(130), 감마전압 발생부(140), 기준전압 생성부(170) 등에 공급되는 다수의 전원전압을 생성한다.

기준전압 생성부(170)는 상기 전원전압 생성부(180)로부터 공급되는 전원전압(VDD) 등을 이용하여, 상기 감마 전압 발생부(170)에서 생성되는 복수의 감마계조전압들의 기준전압인 감마기준전압들(RV)을 생성한다.

리플보상 회로부(200)는 상기 기준전압 생성부(170)로부터 공급되는 복수의 감마기준전압들(RV: 예를 들어 8채널(CH), 12채널(CH)~16채널(CH)에 대응되는 감마기준전압들이 공급된다)과 상기 감마 전압 발생부(170)으로부터 드라이버 IC에 공급되는 피드백 감마기준전압들을 입력신호로 하여, 리플(Ripple)이 발생되지 않는 보상 감마기준전압(RV')을 출력한다.

즉, 리플보상 회로부(200)에는 채널수와 대응되는 복수개의 리플보상 회로가 배치되어 있고, 드라이버 IC에 최종적으로 입력되는 감마기준전압들을 피드백 받아, 상기 기준전압 생성부(170)로부터 드라이버 IC까지 공급되는 동안 부하에 의해 감마기준전압들에 리플이 발생되지 않는 보상 감마기준전압(RV')을 생성함으로써, 리플에 의한 감마계조전압들의 왜곡을 방지하도록 하였다.

이와 같이, 본 발명에 따른 표시장치는, 기준전압 생성부와 소스 드라이버 IC 사이에 리플 보상회로를 배치함으로써, 감마계조전압들을 생성하기 위해 감마전압 발생부로 공급되는 기준전압의 리플(Ripple)을 제거하여 화질을 개선한 효과가 있다.

도 3은 본 발명에 따른 데이터 구동부의 구성을 도시한 블럭도이고, 도 4는 본 발명에 따른 기준전압 생성부와 데이터 구동부 및 표시패널을 도시한 블럭도이며, 도 5는 본 발명에 따른 리플 보상회로를 도시한 회로도이다.

도 2와 함께, 도 3 내지 도 5를 참조하면, 데이터 구동부(120)에는 쉬프트 래지스터부(221), 래치부(223), DA 변환부(127) 및 출력버퍼부(129)로 구성된 복수개의 드라이버 IC들(D-IC)로 구성된 소스 드라이버 IC부(121)와, 감마전압 발생부(140)를 포함한다. 상기 감마전압 발생부(140)는 상기 소스 드라이버 IC부(121)의 드라이버 IC(D-IC) 내에 함께 실장될 수 있다. 따라서, 상기 감마전압 발생부(140)은 드라이버 IC(D-IC)의 개수와 동일하게 배치될 수 있다.

상기 타이밍 컨트롤러부(130)로부터 출력된 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(SOE), 극성 신호(POL) 등이 포함된다.

소스 스타트 펄스(SSP)는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동부(120)의 출력을 제어한다.

쉬프트 래지스터부(221)는 타이밍 컨트롤러부(130)로부터 출력된 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)에 응답하여 샘플링신호(SAM; Sampling Signal)를 출력한다.

래치부(223)는 쉬프트 래지스터부(221)로부터 출력된 샘플링신호(SAM; Sampling Signal)에 응답하여 디지털 형태의 데이터신호(DDATA)를 순차적으로 샘플링하고, 소스 출력 인에이블신호(SOE)에 대응하여 샘플링된 1 라인 분의 데이터신호(DDATA)를 동시에 출력한다. 래치부(223)는 적어도 2개로 구성될 수 있으나 설명의 편의상 하나만 도시 및 설명하였다.

DA 변환부(227)는 감마전압 발생부(140)로부터 출력된 제1 내지 제n감마계조전압들(GMA1 ~ GMAn)에 대응하여 1 라인 분의 데이터신호(DDATA)를 아날로그 형태의 데이터신호(ADATA)로 변환한다. DA 변환부(227)는 타이밍 컨트롤러부(130)로부터 공급된 극성제어신호에 대응하여 감마계조전압을 정극성과 부극성의 데이터신호(ADATA)로 변환한다. 극성제어신호는 1 수평 라인 단위로 반전된다.

출력버퍼부(219)는 DA 변환부(227)로부터 출력된 데이터신호(ADATA)를 증폭(또는 증폭 및 보상)하여 각 데이터라인에 출력한다.

감마전압 발생부(140)는 제1 내지 제n감마계조전압들(GMA1 ~ GMAn)을 생성한다. 제1 내지 제n감마계조전압(GMA1 ~ GMAn)에는 정극성 감마계조전압과 부극성 감마계조전압이 포함된다. 즉, 감마전압 발생부(170)에는 정극성 감마계조전압을 생성하는 정극성 감마전압 발생부와 부극성 감마계조전압을 생성하는 부극성 감마전압 발생부가 포함된다.

감마전압 발생부(140)는 데이터 구동부(120)의 외부에 배치된 리플보상 회로부(200)로부터 공급되는 보상 감마기준전압들(RV'1,... RV'n)을 참조하거나 타이밍 컨트롤러부(130)로부터 공급되는 감마 제어신호(CNS)를 참조하여 제1 내지 제n감마계조전압(GMA1 ~ GMAn)을 생성한다. 즉, 감마전압 발생부(140)는 감마 제어신호(CNS)에 대응하여 선택적인 동작을 취한다.

본 발명에서는 상기 리플보상 회로부(200)로부터 공급되는 보상 감마기준전압들(RV'1,... RV'n)을 이용하여 제1 내지 제n감마계조전압(GMA1 ~ GMAn)을 생성하는 것을 중심으로 설명한다.

상기 리플보상 회로부(200)는 기준전압 생성부(170)로부터 공급된 감마기준전압(RV1~ RVn)과, 드라이버 IC(D-IC) 내에 배치된 감마전압 발생부(140)에 입력되는 감마기준전압들을 피드백 감마기준전압을 입력신호로 하여 리플(Ripple)에 강한 보상 감마기준전압들(RV'1,... RV'n)을 출력한다.

상기 기준전압 생성부(170)는 상기 감마전압 발생부(140)에 공급하기 위한 감마기준전압들(RV1,..., RVn)을 n개의 채널(CH)로 출력한다. 상기 기준전압 생성부(170)는 감마기준전압들(RV1,..., RVn)을 8 채널(CH), 12 채널(CH)~16 채널(CH) 등으로 출력하고, 출력된 감마기준전압들(RV1,..., RVn)은 소스 드라이버 IC부(121)에 배치되어 있는 복수의 드라이버 IC(D-IC)들에 채널(CH) 라인들을 통해 공급된다. 상기 채널(CH) 라인들을 통해 공급되는 감마기준전압들(RV1,..., RVn)은 드라이버 IC(D-IC) 내의 상기 감마전압 발생부(140)에 공급된다.

예를 들어, 상기 기준전압 생성부(170)에서 12 채널(CH)을 통해 감마기준전압들(RV1,..., RV12)을 출력하면, 12 채널(CH) 라인을 통해 감마기준전압들(RV1, ...RV12)은 표시패널(100)에 배치되어 있는 각각의 드라이버 IC(D-IC)에 공급된다.

이와 같이, 상기 12 채널(CH)과 대응되는 감마기준전압들(RV1, ... RV12)이 상기 감마전압 발생부(140)에 입력되면, 상기 감마전압 발생부(140) 내에 배치되어 있는 저항 스트링(R)의 입력단자들에 상기 감마기준전압들(RV1, ... RV12)들이 공급된다. 상기 입력단자들은 저항 스트링(R) 소정의 간격 단위로 노드(Node)를 설정하여 형성된 단자이다.

따라서, 각각의 노드는 0~255 계조가 각각 분할되는 지점인데, 각 노드 단위로 공급된 감마기준전압들(RV1, ... RV12)을 이용하여 감마계조전압들을 생성한다.

본 발명에서는 상기 기준전압 생성부(170)와 드라이버 IC(D-IC)의 감마전압 발생부(140) 사이에 리플보상 회로부(200)를 배치하여, n개의 채널들을 통하여 드라이버 IC(D-IC)에 입력되는 감마기준전압들(RV1, ... RV12)에 리플이 발생되지 않도록 보상 감마기준전압들(RV'1,... RV'n)을 생성하여, 상기 드라이버 IC(D-IC) 각각에 배치된 감마전압 발생부(140)에 공급하도록 하였다.

따라서, 상기 기준전압 생성부(170)에서 출력되는 감마기준전압들(RV1,..., RVn)은 n개의 채널(CH)로 상기 리플보상 회로부(200)에 공급된다.

또한, 상기 리플보상 회로부(200)에는 n개의 채널(CH)과 각각 대응되도록 도 5에 도시한 리플보상 회로가 배치된다. 즉, 상기 기준전압 생성부(170)에서 12 채널(CH)로 12개의 감마기준전압들(RV1,..RV12)이 공급되면, 12개의 채널들 각각에 상기 리플보상 회로가 배치된다.

상기 리플보상 회로부(200)의 리플보상 회로는 상기 기준전압 생성부(170)에서 출력되는 감마기준전압들(RV1,...RVn)과, n개의 채널(CH) 라인들을 따라 드라이버 IC(D-IC)로 공급된 감마기준전압들(여기서는 피드백 감마기준전압(F/B RV1,...RVn)과 동일하다)을 입력 신호로 하여 보상 감마기준전압들(RV'1,... RV'n)을 출력한다. 따라서, 피드백 감마기준전압(F/B RV1,...RVn)은 어느 특정 드라이버 IC에 공급되는 감마기준전압을 가져오지만, 보상 감마기준전압들(RV'1,... RV'n)은 모든 드라이버 IC들에 공급되기 때문에 어느 특정 시점에 리플이 발생되지 않은 드라이버 IC라도 추후 공급되는 감마기준전압들의 리플 발생을 예방할 수 있는 효과가 있다.

이는, 일반적으로 감마계조전압들은 기준전압 생성부(170)에서 공급된 감마기준전압들(RV1,... RVn)을 토대로 생성되는데, 도 4에 도시된 바와 같이, 상기 기준전압 생성부(170)로부터 표시패널(100)에 배치되어 있는 드라이버 IC(D-IC)까지 채널(CH) 라인들을 통해 전달되기 때문에 최종 드라이버 IC(D-IC)까지 감마기준전압들(RV1,...RVn)이 도달할 때에는 채널(CH) 라인들 사이에 존재하는 기생 커패시터, 채널(CH) 라인들에 존재하는 저항 등으로 인하여 감마기준전압들(RV1,...RVn)에 리플(Ripple)이 발생한다.

하지만, 본 발명에서는 상기 기준전압 생성부(170) 내에 또는 상기 기준전압 생성부(170)와 감마전압 발생부(140) 사이에 리플보상 회로부(200)를 배치하여, 드라이버 IC(D-IC)에 공급되는 감마기준전압들(RV1,...RVn)에 리플 또는 신호 왜곡이 발생하지 않도록 하였다.

따라서, 도면에 도시된 바와 같이, 상기 감마전압 발생부(140)에는 상기 리플보상 회로부(200)에 의해 보상된 보상 감마기준전압들(RV'1,... RV'n)이 공급된다.

도 2와 함께, 도 4 및 도 5를 참조하여, 본 발명에 배치된 리플보상 회로부(200)를 구체적으로 살펴보면 다음과 같다.

본 발명에 따른 표시장치는, 표시패널(100), 상기 표시패널(100)에 아날로그 데이터 신호(ADATA)를 공급하는 데이터 구동부(120), 상기 데이터 구동부(120)에 데이터 제어 신호, 감마기준전압들(RV1,...RVn) 및 전원전압 등을 공급하는 타이밍 컨트롤러부(130), 전원전압 생성부(180), 기준전압 생성부(170) 및 리플보상 회로부(200)를 포함한다. 도면에는 도시하였지만, 설명하지 않은 300은 전원 인쇄회로기판으로써, 상기 타이밍 컨트롤러부(130), 전원전압 생성부(180), 기준전압 생성부(170) 및 리플보상 회로부(200) 등이 집적회로(IC) 형태로 실장된다.

또한, 상기 데이터 구동부(120)는 소스 드라이버 IC부(121)과 소스 인쇄회로기판(PCB: Printed Circuit Board, 220)을 포함한다.

도 2 및 도 3에서 설명한 바와 같이, 상기 소스 드라이버 IC부(121)에는 복수개의 드라이버 IC(D-IC)가 배치되고, 상기 드라이버 IC(D-IC)는 쉬프트 래지스터부(221), 래치부(223), DA 변환부(227) 및 출력버퍼부(229)와 감마전압 발생부(140)를 포함할 수 있다.

즉, 상기 감마전압 발생부(140)는 드라이버 IC(D-IC)와 별개로 배치되거나, 상기 드라이버 IC(D-IC) 내에 배치될 수 있다.

도 3에서 설명한 바와 같이, 상기 기준전압 생성부(170)에서는 n개의 채널(CH)들을 통해 감마기준전압들(RV1,...RVn)이 출력되고, 출력된 감마기준전압들(RV1,...RVn)은 상기 리플보상 회로부(200)에 공급된다.

상기 리플보상 회로부(200)에는 도 5에 도시된 리플보상 회로가 n개의 채널(CH)과 대응되도록 배치되고, 상기 기준전압 생성부(170)로부터 공급되는 감마기준전압(RV1,...RVn)과 리플(Ripple)이 포함되어 상기 드라이버 IC(D-IC)에 공급되는 감마기준전압들을 피드백(Feed Back) 라인들을 통해 상기 리플보상 회로부(200)로 공급되는 피드백 감마기준전압(F/B RV1,...RVn)을 입력 신호로 하여, 리플(Ripple) 신호가 발생되지 않는 보상 감마기준전압들(RV1',....RVn')을 생성한다.

즉, 상기 감마기준전압(RV1,...RVn)과 피드백 감마기준전압(F/B RV1,...RVn)을 입력 신호로 하여 아래 수학식 1의 원리에 따라 보상 감마기준전압들(RV1',....RVn')을 생성한다.

또한, 상기 피드백 라인들은 감마기준전압(RV1,...RVn)들과 대응되는 채널(CH) 라인들과 동일한 개수로 형성되고, 상기 피드백 라인들을 통해 공급되는 피드백 감마기준전압(F/B RV1,...RVn)들은 각 채널(CH)에 배치되어 있는 리플보상 회로에 각각 입력된다.

본 발명의 일 실시예인 리플보상 회로는, 도 5에 도시된 바와 같이, 반전 입력단자(-)와 비반전 입력단자(+) 입력단자들과 상기 보상 감마기준전압(RV1',...RVn')을 출력하는 출력단자를 포함하는 증폭기(AMP) 및 제 1 내지 제 4 저항들(R1, R2, R3, R4)을 포함할 수 있다.

제1 저항(R1)은 상기 피드백 감마기준전압(F/B RV1,...RVn)과 증폭기(AMP)의 반전 입력단자(-) 사이에 연결되고, 제2 저항(R2)은 상기 증폭기(AMP)의 반전 입력단자(-)와 상기 증폭기(AMP)의 출력단자 사이에 연결되며, 제3 저항(R3)은 상기 감마기준전압(RV1,...RVn)과 상기 증폭기(AMP)의 비반전 입력단자(+) 사이에 연결되고, 제4 저항(R4)은 상기 증폭기(AMP)의 출력단자와 보상 감마기준전압(RV1',...RVn') 사이에 연결된다.

이에, 보상 감마기준전압(RV')은 [수학식 1]로 계산될 수 있다.

[수학식 1]

(단, RV'는 보상 감마기준전압을 나타내고, RV는 감마기준전압을 나타내며, (F/B RV는 피드백 감마기준전압을 나타낸다.)

위에서 보는 바와 같이, 나아가, 상기 감마기준전압(RV1,...RVn)이 드라이버 IC에 실장된 감마전압 발생부(140)까지 공급되면 채널(CH) 라인들에 존재하는 기생 커패시턴스, 저항 등으로 인하여 리플(Ripple)이 발생하는데, 본 발명에서는 상기 리플보상 회로를 배치하여 감마기준전압(RV1,...RVn)에 리플 등이 발생되지 않도록 충분한 출력을 가질 수 있는 보상 감마기준전압(RV1',...RVn')을 생성할 수 있도록 하였다.

따라서, 본 발명에서는 상기 각 드라이버 IC(D-IC)에 배치되어 있는 감마전압 발생부(140)에 종래 기술과 달리 리플이 포함되지 않는 보상 감마기준전압(RV1',...RVn')을 토대로 감마계조전압들을 생성하기 때문에 표시패널(110)의 화질 불량을 개선할 수 있다.

도 4 및 도 5를 참조하여, 보다 구체적으로 설명하면, 기준전압 생성부(170)에서 감마기준전압들(RV1, ... RVn)이 생성되면, 상기 감마기준전압들(RV1,...RVn)은 소스 드라이버 IC부(121)에 배치되어 있는 드라이버 IC(D-IC)로 곧바로 공급되지 않고, 상기 리플보상 회로부(200)에 배치되어 있는 리플보상 회로에 구비된 증폭기(AMP)의 비반전 입력단자(+)에 입력된다.

또한, 상기 리플보상 회로에 구비된 증폭기(AMP)의 반전 입력단자(-)에는 소스 드라이버 IC부(121)에 배치되어 있는 복수개의 드라이버 IC(D-IC) 중 상기 리플보상 회로부(200)로부터 가장 먼 거리에 위치한 드라이버 IC(D-IC)의 감마기준전압을 피드백 라인(Feed Back Line: ---,점선)을 통해 공급된다.

상기 피드백 라인(F/B Line)을 통해 상기 증폭기(AMP)의 반전 입력단자(-)에 공급되는 감마기준전압을 여기서는 피드백 감마기준전압(F/B RV1,…RVn)이라고 하고, 상기 피드백 감마기준전압(F/B RV1,…RVn)은 상기 기준전압 생성부(170)로부터 데이터 구동부(120)에 배치되어 있는 채널라인(n CH)을 경유하여 드라이버 IC(D-IC)로 공급되기 때문에 리플(Ripple)과 같은 왜곡 신호들을 많이 포함한다.

특히, 상기 감마기준전압들(RV1,...RVn)에 리플(Ripple) 불량이 가장 클 것으로 예상되는 감마기준전압(RV)은 기준전압 생성부(170)로부터 채널라인(n CH)의 길이가 가장 긴 영역의 드라이버 IC(D-IC)에 공급되는 감마기준전압(RV)이다.

따라서, 상기 기준전압 생성부(170)를 기준으로 하여 채널라인(n CH)의 길이가 가장 긴 경우는, 상기 기준전압 생성부(170)가 상기 표시패널(100)의 중앙에 위치하는 경우에는 상기 표시패널(100)의 양측 가장자리 영역에 배치된 드라이버 IC(D-IC)이다.

또한, 상기 기준전압 생성부(170)이 표시패널(100)의 일측 가장자리 영역에 배치될 경우에는 상기 표시패널(100)의 타측 가장자리 영역에 배치된 드라이버 IC(D-IC)이다. 이와 같이, 본 발명에서는 리플 발생 확률이 높은 영역의 감마기준전압들을 입력신호로 선택함으로써, 모든 드라이버 IC(D-IC)들에 공급되는 감마기준전압들에 대해 리플이 발생되지 않도록 한 효과가 있다.

본 발명에서는 도 4와 같이, 기준전압 생성부(170)(전원 인쇄회로기판(300))의 위치가 표시패널(100)의 중앙 영역에 위치하는 경우를 중심으로 설명하기 때문에 피드백 감마기준전압(F/B RV1,…RVn)은 표시패널(100)의 일측 가장자리 영역에 배치된 드라이버 IC(D-IC)에 공급되는 감마기준전압들(RV1,...RVn)을 피드백 라인을 통해 리플보상 회로의 반전 입력단자에 공급하도록 하였다.

상기와 같이, 리플보상 회로에 배치된 증폭기(AMP)의 비반전 입력단자(+)와 반전 입력단자(-)에 각각 감마기준전압(RV1, ... RVn)과 피드백 감마기준전압(F/B RV1,... Vn)이 공급되면, 상기 [수학식 1]에 따라 피드백 감마기준전압(F/B RV1,... Vn)에 포함된 리플 신호의 크기가 줄어들 수 있는 보상 감마기준전압(RV1',...RVn')을 생성한다.

도 6은 본 발명에 따른 리플 보상회로들이 배치된 보상회로 IC를 도시한 도면이고, 도 7은 상기 도 6의 X 영역을 확대한 도면이며, 도 8은 본 발명에 따른 표시장치에서 가로띠 불량이 제거된 모습을 도시한 도면이다.

도 4와 함께 도 6 내지 도 8을 참조하면, 본 발명의 표시장치는, 기준전압 생성부(170)과 데이터 구동부(120) 사이에 리플보상 회로부(200)를 배치한다. 상기 리플보상 회로부(200)에는 도 5에 도시한 바와 같이, 리플보상 회로가 배치된다.

상기 리플보상 회로는 상기 기준전압 생성부(170)에서 출력되는 감마기준전압들(RV1,...RVn)과 동일한 개수로 배치된다. 예를 들어, 상기 기준전압 생성부(170)에서 12채널(CH)을 통해 감마기준전압(RV1,...RV12)이 출력되면, 12개의 리플보상 회로가 12개의 채널(CH) 각각에 배치된다.

만약, 상기 감마기준전압들(RV1,...RVn)이 18채널(CH)로 출력되면, 상기 리플보상 회로는 18개의 채널들(CHs) 각각에 배치된다.

이와 같이, 감마기준전압들(RV1,...RVn)에 포함된 리플(Ripple)을 제거하기 위해 각 채널(CH)별로 리플보상 회로가 배치되어야 하기 때문에 도 6에 도시된 바와 같이, 리플보상 회로부(200)는 복수개의 리플보상 회로들(RCC1, RCC2, RCC3,..)이 함께 실장된 리플보상 IC(250)를 배치한다.

도 6의 리플보상 IC(250)는 도 5에 도시된 리플보상 회로가 3개 실장된 구조이다. 즉, 상기 리플보상 IC(250)를 기준으로 좌측 1-3번 단자들에 연결된 제1, 제3, 제4 저항들과 상기 리플보상 IC(250) 내부에 배치된 제2 저항(R2) 및 증폭기(AMP)들은 제1 리플보상 회로(RCC1)를 구성한다.

마찬가지 방식으로 상기 리플보상 IC(250)의 5-7번 단자들, 12-14 단자들에서도 제2 및 제3 리플보상 회로(RCC2, RCC3)가 구성된다.

따라서, 감마기준전압들(RV1,...RVn)이 12 채널(CH)로 출력되는 경우에는 상기 리플보상 IC(250)는 상기 기준전압 생성부(170)와 데이터 구동부(120) 사이에 4개가 배치된다. 각각의 리플보상 IC(250)는 3개의 채널(CH)들이 할당되어, 보상 감마기준전압(RV1',...RVn')들을 출력한다.

X 영역의 리플보상 IC(250)의 내부와 외부단자들과 연결된 저항들로 이루어진 제1 리플보상 회로의 구조를 보면, 다음과 같다.

리플보상 회로(RCC1)는, 반전 입력단자(-)와 비반전 입력단자(+) 입력단자들과 상기 보상 감마기준전압(RV1',...RVn')을 출력하는 출력단자를 포함하는 증폭기(AMP) 및 제 1 내지 제 4 저항들(R1, R2, R3, R4)을 포함할 수 있다.

상기 제1 리플보상 회로는 제1 내지 제4 저항(R1, R2, R3, R4)들과 증폭기(AMP)를 포함할 수 있다. 상기 증폭기(AMP)의 비반전 입력단(+)과 기준전압 생성부(170)에서 생성되는 감마기준전압(RV1,...RVn)이 입력되는 제1 입력단(GMA1_U_I) 사이에 제3 저항(R3)이 연결되고, 상기 증폭기(AMP)의 반전 입력단(-)과 드라이버 IC(D-C)의 피드백 감마기준전압(F/B RV1,...RVn)이 입력되는 제2 입력단(GMAI_U) 사이에 제1 저항(R1)이 연결되며, 상기 증폭기(AMP)의 출력단과 제2 입력단(GMAI_U) 사이에 제4 저항(R4)이 연결되고, 상기 증폭기(AMP)의 반전 입력단(-)과 상기 증폭기(AMP)의 출력단 사이에 제2 저항(R2)이 연결된다.

도면에서는 증폭기(AMP)의 출력단이 제4 저항(R4)을 경유하여 제2 입력단(GMAI_U)와 연결되고, 상기 제2 입력단(GMAI_U)에는 피드백 감마기준전압(F/B RV1,...RVn)이 입력된다. 이는 도 4를 참조하면, 리플보상 회로에서 출력되는 감마기준전압들(RV1,...RVn)이 채널라인(CH Line)을 경유하여 표시패널(100)의 가장자리에 배치된 드라이버 IC(D-IC)에 공급되고, 이를 피드백 하여 증폭기(AMP)의 반전 입력단(-)에 공급되기 때문에 피드백 감마기준전압(F/B RV1,...RVn)은 리플(Ripple)이 포함된 전압이 된다.

따라서, 본 발명의 리플보상 회로는 감마기준전압(RV1,...RVn)과 리플 신호가 포함된 피드백 감마기준전압(F/B RV1,...RVn)을 입력 신호로 하고, 이를 상기 [수학식 1]의 원리에 의해 리플(Ripple)이 줄어들거나 제거될 수 있는 보상 감마기준전압(RV1',...RVn')을 출력할 수 있도록 하였다.

도 8에 도시된 바와 같이, 도 1과 같이, 표시패널(100)에 수직 방향으로 그레이(Gray) 패턴들을 형성한 상태에서 감마계조전압들을 가변시키는 경우, 종래와 달리 상기 표시패널(100)의 중앙 영역에서 밝은 가로띠 불량 현상이 나타나지 않는 것을 볼 수 있다.

이는 본 발명의 리플보상 회로부가 기준전압 생성부에서 발생되는 감마기준전압과 드라이버 IC에 공급되는 피드백 감마기준전압을 비교하여, 리플이 발생되지 않는 충분한 출력을 갖는 보상 감마기준전압들을 생성하여, 드라이버 IC에 공급하기 때문이다.

이와 같이, 본 발명에 따른 표시장치는, 기준전압 생성부와 소스 드라이버 IC 사이에 리플 보상회로를 배치함으로써, 감마계조전압들을 생성하기 위해 공급하는 감마기준전압의 리플(Ripple) 불량을 개선한 효과가 있다.

또한, 본 발명에 따른 표시장치는, 소스 드라이버 IC에 공급되는 감마기준전압에 리플을 제거하여, 표시패널의 영상에서 나타나는 가로띠 불량을 제거한 효과가 있다.

100: 표시패널
110: 게이트 구동부
120: 데이터 구동부
121: 소스 드라이버 IC부
130: 타이밍 컨트롤러부
140: 감마전압 발생부
150: 백라이트 어셈블리
160: 인버터 소자
170: 기준전압 생성부
180: 전원전압 생성부
200: 리플보상 회로부

Claims

복수 개의 화소들을 구비하는 표시패널;
쉬프트 래지스터부, 래치부, DA 변환부, 출력버퍼부 및 감마전압 발생부로 구성된 복수개의 드라이버 IC를 포함하며, 상기 표시패널에 데이터 신호를 제공하는 데이터 구동부;
상기 데이터 구동부에 n개의 채널들로 감마기준전압들을 제공하는 기준전압 생성부; 및
상기 데이터 구동부와 기준전압 생성부 사이에 상기 감마기준전압들과 상기 데이터 구동부로부터 피드백 감마기준전압들을 입력신호로 하여, n개의 채널들과 대응되는 보상 감마기준전압들을 생성하는 리플보상 회로부를 포함하되,
상기 리플보상 회로부에 공급되는 피드백 감마기준전압들은 상기 기준전압 생성부로부터 채널 라인의 길이가 긴 영역의 드라이버 IC에 공급되는 감마기준전압인 표시장치.
삭제
제1항에 있어서,
상기 보상 감마기준전압들은 상기 드라이버 IC의 감마전압 발생부에 공급되는 표시장치.
삭제
제1항에 있어서,
상기 피드백 감마기준전압들은 상기 감마기준전압들의 채널들과 동일한 개수의 피드백 채널 라인들을 통해 상기 리플보상 회로부로 공급되는 표시장치.
제1항에 있어서,
상기 리플보상 회로부는 상기 감마기준전압들의 n 채널들과 대응되는 리플보상 회로들을 포함하는 표시장치.
제6항에 있어서,
상기 리플보상 회로는 상기 감마기준전압이 입력되는 비반전 입력단자와 상기 피드백 감마기준전압이 입력되는 반전 입력단자 및 상기 보상 감마기준전압을 출력하는 출력단자를 구비한 증폭기를 포함하는 표시장치.