KR102395435B1 - 지문 인식 장치 및 이를 포함하는 전자 디바이스 - Google Patents

지문 인식 장치 및 이를 포함하는 전자 디바이스 Download PDF

Info

Publication number
KR102395435B1
KR102395435B1 KR1020180007857A KR20180007857A KR102395435B1 KR 102395435 B1 KR102395435 B1 KR 102395435B1 KR 1020180007857 A KR1020180007857 A KR 1020180007857A KR 20180007857 A KR20180007857 A KR 20180007857A KR 102395435 B1 KR102395435 B1 KR 102395435B1
Authority
KR
South Korea
Prior art keywords
disposed
chip
pattern
substrate
connection part
Prior art date
Application number
KR1020180007857A
Other languages
English (en)
Other versions
KR20190089406A (ko
Inventor
조지원
양준혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180007857A priority Critical patent/KR102395435B1/ko
Publication of KR20190089406A publication Critical patent/KR20190089406A/ko
Application granted granted Critical
Publication of KR102395435B1 publication Critical patent/KR102395435B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L27/323—
    • H01L41/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment

Abstract

실시 예에 따른 지문 인식 장치는 메인 기판; 상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층; 상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부; 상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 상기 제 2 패턴부; 상기 제 1 패턴부 상에 배치되는 제 1 접속부; 상기 제 2 패턴부 상에 배치되는 제 2 접속부; 상기 제 1 접속부 상에 배치되며, 상기 제 1 패턴부와 연결되는 제 1 칩; 상기 제 2 접속부 상에 배치되며, 상기 제 2 패턴부와 연결되는 제 2 칩; 상기 메인 기판을 관통하며 배치되고, 상기 제 1 패턴부 및 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고, 상기 제 1 패턴부는, 상기 제 1 접속부를 통해 상기 제 1 칩과 직접 연결되고, 상기 제 2 패턴부는, 상기 제 2 접속부를 통해 상기 제 2 칩과 직접 연결되며, 상기 비아 홀은, 상면이 상기 제 1 패턴부와 직접 연결되고, 하면이 상기 제 2 패턴부와 직접 연결된다.

Description

지문 인식 장치 및 이를 포함하는 전자 디바이스{FINGERPRINT SENSING MODULE AND LECTRONIC DEVICE COMPRISING THE SAME}
본 발명은 지문 인식 장치에 관한 것으로, 특히 신호 손실을 최소화할 수 있는 구조의 지문 인식 장치 및 이를 포함하는 전자 디바이스에 관한 것이다.
지문인식센서는 인간의 손가락 지문을 감지하는 센서로서, 최근에는 스마트폰이나 태블릿 컴퓨터 등의 휴대용 전자기기에서 보안성을 강화하기 위한 수단으로 널리 사용되고 있다. 즉, 지문인식센서를 통해 사용자 등록이나 보안 인증 절차를 거치도록 함으로써, 휴대용 전자기기에 저장된 데이터를 보호하고, 보안 사고를 미연에 방지할 수 있다. 일반적으로 스마트폰의 전면 하단에는 홈 키가 마련되어 있다. 홈 키는 스마트폰의 다양한 기능을 원터치 방식으로 구현하여, 사용 편의성을 향상시킨다. 한편, 태블릿 컴퓨터는 전술한 스마트폰과 유사하게 본체의 전면 하단에 홈 키가 마련되어 있다. 이와 같이, 스마트폰 및 태블릿 컴퓨터에서 홈 키는 휴대용 전자기기를 통해 설정된 동작을 구현하도록 해주는데, 일 예로 휴대용 전자기기의 사용 중 홈 키를 누르거나 터치하면 초기 화면으로 복귀하는 것과 같은 편의적인 기능을 제공한다.
한편, 지문인식모듈은, 기판 위에 지문인식센서와 ASIC(Application Specific Integrated Circuit)이 장착되는 구조를 갖는다. 그러나, 상기와 같은 지문인식 모듈은 메인보드와 직접 연결될 수 없다. 즉, 상기 지문인식모듈과 상기 메인보드 사이에는 인쇄회로기판이 요구된다.
디스플레이부를 가지는 전자 디바이스는 복수의 인쇄회로기판이 요구됨에 따라, 두께가 증가되는 문제점이 있다. 또한, 복수의 인쇄회로기판의 크기는 전자 디바이스의 소형화에 제약이 될 수 있다. 또한, 복수의 인쇄회로기판의 접합 불량은 전자 디바이스의 신뢰성을 저하시킬 수 있다.
따라서, 이와 같은 문제를 해소할 수 있는 새로운 구조의 지문인식모듈이 요구된다.
실시 예는 지문인식 센서와 ASIC이 하나의 기판에 실장되면서, 전자 디바이스의 메인보드와 직접 연결될 수 있는 지문 인식 장치 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
또한, 실시 예는, 지문인식 센서와 ASIC 사이의 신호 손실을 최소화할 수 있는 구조의 지문 인식 장치 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
또한, 실시 예는 지문인식 센서의 진동 공간 내로 전도성 접착층이 침범하는 것을 방지할 수 있는 지문 인식 장치 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
또한, 실시 예는 지문인식 센서의 진동 공간 내에서 발생하는 가스를 외부로 배출할 수 있는 지문 인식 장치 및 이를 포함하는 전자 디바이스를 제공하고자 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 지문 인식 장치는 메인 기판; 상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층; 상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부; 상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 상기 제 2 패턴부; 상기 제 1 패턴부 상에 배치되는 제 1 접속부; 상기 제 2 패턴부 상에 배치되는 제 2 접속부; 상기 제 1 접속부 상에 배치되며, 상기 제 1 패턴부와 연결되는 제 1 칩; 상기 제 2 접속부 상에 배치되며, 상기 제 2 패턴부와 연결되는 제 2 칩; 상기 메인 기판을 관통하며 배치되고, 상기 제 1 패턴부 및 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고, 상기 제 1 패턴부는, 상기 제 1 접속부를 통해 상기 제 1 칩과 직접 연결되고, 상기 제 2 패턴부는, 상기 제 2 접속부를 통해 상기 제 2 칩과 직접 연결되며, 상기 비아 홀은, 상면이 상기 제 1 패턴부와 직접 연결되고, 하면이 상기 제 2 패턴부와 직접 연결된다.
또한, 상기 제 1 칩이 배치된 상기 메인 기판의 상면의 적어도 일부는, 상기 제 2 칩이 배치된 상기 메인 기판의 하면의 적어도 일부와 수직 방향으로 중첩된다.
또한, 상기 제 1 칩은, 초음파 지문 센서이고, 상기 제 2 칩은 주문형 집적 회로이다.
또한, 상기 메인 기판의 하면에 배치되며, 상기 보호층의 제 3 오픈 영역을 통해 노출된 제 3 패턴부; 상기 제 3 패턴부 상에 배치되는 제 3 접속부; 및 상기 제 3 접속부 상에 배치되며, 상기 제 3 패턴부와 연결되는 적어도 하나의 제 3 칩;을 더 포함하고, 상기 적어도 하나의 제 3 칩은, 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 하나를 포함한다.
또한, 상기 초음파 지문 센서는, 상기 메인 기판 상에 제 1 방향으로 배치되는 송신부와, 상기 송신부 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 수신부를 포함한다.
또한, 상기 송신부는, 제 1 기판과, 상기 제 1 기판 상에 배치되는 송신 전극과, 상기 송신 전극 상에 배치되는 제 1 압전 부재를 포함하고, 상기 수신부는, 상기 제 1 압전 부재 상에 배치되는 제 2 기판과, 상기 제 2 기판 상에 배치되는 수신 전극과, 상기 수신 전극 상에 배치되며 상호 일정 간격 이격된 복수의 제 2 압전 부재와, 상기 복수의 제 2 압전 부재 사이에 배치되는 충진 부재와, 상기 복수의 제 2 압전 부재 및 상기 충진 부재 상에 배치되는 공통 전극을 포함한다.
또한, 상기 제 1 패턴부는, 상기 송신부와 연결되는 제 1 상부 패턴부와, 상기 수신부와 연결되는 복수의 제 2 상부 패턴부를 포함하고, 상기 제 1 기판의 하면에는, 상기 송신 전극과 연결되는 제 1 패드가 배치되고, 상기 제 2 기판의 하면에는, 상기 수신 전극과 연결되는 제 2 패드 및 상기 공통 전극과 연결되는 제 3 패드가 배치되며, 상기 제 1 패드는, 상기 제 1 접속부를 통해 상기 제 1 상부 패턴부와 직접 연결되고, 상기 제 2 패드 및 상기 제 3 패드는, 상기 복수의 제 2 상부 패턴부와 각각 직접 연결된다.
또한, 상기 제 2 기판은, 상기 제 1 기판과 수직 방향으로 중첩되는 제 1 영역과, 상기 제 2 패드 및 상기 제 3 패드가 배치되고, 상기 제 1 영역을 제외한 제 2 영역을 포함하고, 상기 제 2 영역의 적어도 일부는 일정 곡률을 가지고 절곡된다.
또한, 상기 공통 전극은, 상기 복수의 제 2 압전 부재 상면 및 상기 충진 부재의 상면에 배치되는 제 1 부분과, 상기 제 1 부분으로부터 연장되고, 상기 충진 부재의 측면을 따라 상기 제 3 패드와 연결되는 제 2 부분을 포함한다.
또한, 상기 송신부는, 제 1 기판과, 상기 제 1 기판 상에 배치되는 제 1 내지 3 패드와, 상기 제 1 기판 상에 배치되고, 상기 제 1 패드와 연결되는 송신 전극과, 상기 송신 전극 상에 배치되는 제 1 압전 부재를 포함하고, 상기 수신부는, 상기 제 1 압전 부재 상에 배치되는 보호 부재와, 상기 보호 부재 상에 배치되고, 상기 보호 부재 및 상기 제 1 압전 부재를 관통하는 비아 홀을 통해 상기 제 2 패드와 연결되는 수신 전극과, 상기 수신 전극 상에 배치되며 상호 일정 간격 이격된 복수의 제 2 압전 부재와, 상기 복수의 제 2 압전 부재 사이에 배치되는 충진 부재와, 상기 복수의 제 2 압전 부재 및 상기 충진 부재 상에 배치되는 제 1 부분과, 상기 제 1 부분으로부터 연장되어 상기 제 3 패드와 연결되는 공통 전극을 포함한다.
또한, 상기 메인 기판의 하면에 배치되어 상기 보호층의 제 4 오픈 영역을 통해 노출되고, 메인 보드와 연결되는 제 4 패턴부를 더 포함한다.
한편, 실시 예에 따른 전자 디바이스는 메인 기판; 상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층; 상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부; 상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 상기 제 2 패턴부; 상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 3 오픈 영역을 통해 노출된 상기 제 3 패턴부; 상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 4 오픈 영역을 통해 노출된 상기 제 4 패턴부; 상기 제 1 패턴부 상에 배치되는 제 1 접속부를 통해 상기 제 1 패턴부와 연결되는 제 1 칩; 상기 제 2 패턴부 상에 배치되는 제 2 접속부를 통해 상기 제 2 패턴부와 연결되는 제 2 칩; 상기 제 3 패턴부 상에 배치되는 제 3 접속부를 통해 상기 제 2 패턴부와 연결되는 제 3 칩; 상기 메인 기판을 관통하며 배치되고, 상기 제 1 패턴부 및 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고, 상기 제 1 패턴부는, 상기 제 1 접속부를 통해 상기 제 1 칩과 직접 연결되고, 상기 제 2 패턴부는, 상기 제 2 접속부를 통해 상기 제 2 칩과 직접 연결되며, 상기 비아 홀은, 상면이 상기 제 1 패턴부와 직접 연결되고, 하면이 상기 제 2 패턴부와 직접 연결되는 지문 인식 장치; 상기 제 1 칩 상에 부착되는 디스플레이부; 및 상기 지문 인식 장치의 상기 제 4 패턴부와 연결되는 메인 보드를 포함한다.
또한, 상기 디스플레이부는, 디스플레이 패널; 및 상기 디스플레이 패널 상에 위치하는 커버 윈도우를 포함하며, 상기 제 1 칩은 상기 디스플레이 패널의 하면 또는 상기 커버 윈도우 하면에 부착된다.
본 발명의 실시 예에 따르면, 메인 기판 위에 지문 센서를 배치하고, 상기 메인 기판 아래에 ASIC을 배치한다. 즉, 상기 지문 센서와 상기 ASIC은 상기 메인 기판의 양면에 각각 배치되어 있다. 이에 따라, 본 발명에서의 지문 인식 장치는 하나의 메인 기판 상에 서로 다른 종류의 칩을 실장할 수 있어 향상된 신뢰성을 가지는 지문 인식 장치를 제공할 수 있다. 또한, 본 발명에서의 지문 인식 장치는, 상기 지문 센서와 상기 ASIC의 양면 배치로 인해, 상기 지문 인식 장치의 사이즈(보다 명확하게는, 길이)를 줄일 수 있다.
또한, 본 발명의 실시 예에 따르면, 메인 기판 위에 배치되는 지문 센서와, 상기 메인 기판 아래에 배치되는 ASIC이 상기 메인 기판을 관통하는 관통 홀을 통해 직접 연결됨으로써, 상기 지문 센서와 상기 ASIC 사이의 신호 전달 거리를 최소화하여 신호 손실을 막고 노이즈를 최소화할 수 있다.
또한, 본 발명에 따른 실시 예에 따르면, 지문 센서가 실장되는 패드의 높이가 7㎛ 이상으로 형성되도록 함으로써, 상기 메인 기판과 상기 지문 센서 사이에 상기 지문 센서의 진동을 위한 진동 공간을 확보할 수 있으며, 이에 따른 상기 지문 센서의 동작 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 실시 예에 따르면 커버 윈도우 또는 디스플레이 패널 하면에 상기 지문 인식 장치를 위치시킨다. 이에 따라, 외부 환경으로부터 상기 지문 인식 장치에 포함된 지문 센서를 보호할 수 있다. 또한, 상기 지문 센서 상부에는 임피던스 매칭을 위한 접착층이 배치되어 있으며, 이에 따라 상기 지문 센서에서 송신 또는 수신되는 초음파 신호의 손실을 최소화할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 지문 인식 장치와 메인보드를 직접 연결할 수 있다. 이에 따라, 지문 인식 장치를 통해 감지된 신호를 메인보드까지 전달하기 위한 기판의 크기 및 두께가 감소될 수 있다. 뿐만 아니라 지문인식용 칩에서 형성된 신호가 메인 보드까지 전달되는 신호 거리를 줄일 수 있어 지문인식을 빠르게 할 수 있다.
이에 따라, 실시 예에 따른 지문 인식 모듈 및 이를 포함하는 전자 디바이스는 다른 부품의 공간 및/또는 배터리 공간을 확장시킬 수 있다.
또한, 복수의 인쇄회로기판의 연결이 요구되지 않으므로, 공정의 편의성 및 전기적인 연결의 신뢰성이 향상될 수 있다.
이에 따라, 실시예에 따른 지문 인식 장치 및 이를 포함하는 전자 디바이스는 고해상도의 디스플레이부를 가지는 전자디바이스에 적합할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 제 1 칩과 제 2 칩의 주변에 사이드 몰딩부를 추가함으로써, 침습이나 충격으로부터 상기 제 1 칩과 제 2 칩을 보호할 수 있으며, 이에 따른 동작 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 제 2 칩과 제 3 칩 사이의 거리를 최대한 가깝게 하면서, 최소 1.0mm 이상이 되도록 한다. 따라서, 상기 제 2 칩과 제 3 칩의 거리가 멀어짐에 따라 발생하는 신호 손실을 최소화할 수 있다. 또한, 상기 제 2 칩과 제 3 칩의 거리가 상기 1.0mm보다 가까워짐에 따라 발생하는 제 3 칩의 위치 틀어짐 현상을 방지할 수 있다.
또한, 본 발명에 따른 실시 예에서는 제 1 칩(C1)이 배치되는 패드에, 상기 패드의 두께 방향으로 함몰된 복수의 리세스를 형성한다. 상기 복수의 리세스는, 상기 패드 상에 상기 제 1 칩(C1)의 실장을 위해 형성되는 접속부에 의해 채워지게 된다. 즉, 상기 접속부는 상기 제 1 칩(C1)의 실장 과정에서, 진동 공간에 해당하는 유효부 내로 침투할 수 있다. 따라서, 본 발명에서는 상기 침투하는 접속부의 일부가 상기 홈 내를 채울 수 있도록 한다. 이에 따르면, 상기 접속부가 상기 유효부 내로 침투함에 따라 발생하는 동작 신뢰성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에서는, 상기 메인 기판 상에 상기 제 1 칩의 진동 공간과 연통하는 가스 배출구를 형성한다. 이에 따라, 본 발명에 따른 실시 예에 의하면, 상기 진동 공간 내에 존재하는 가스에 의해 기판이 팽창하는 문제나, 동작 신뢰성이 저하되는 문제를 해결할 수 있다.
도 1a는 기존의 인쇄회로기판을 포함하는 디스플레이부를 구비한 전자디바이스의 단면도이다.
도 1b는 도 1a에 따른 인쇄회로기판의 평면도이다.
도 2a는 실시예에 따른 지문 인식 장치를 포함하는 디스플레이부를 구비한 전자디바이스의 단면도이다.
도 2b는 도 2a에 따른 지문 인식 장치를 포함하는 전자 디바이스의 평면도이다.
도 3은 본 발명의 실시 예에 따른 지문 인식 장치를 나타낸 단면도이다.
도 4a는 도 3에서 제 1 칩이 실장되는 영역을 확대한 도면이다.
도 4b는 도 3의 리세스(R)의 변형 예를 나타낸 도면이다.
도 5는 실시 예에 의한 초음파 지문 센서의 사시도를 나타낸다.
도 6a는 도 5에 도시된 송신부의 일 실시 예에 의한 단면도를 나타낸다.
도 6b는 도 6a에 도시된 송신부의 평면도를 나타낸다.
도 6c는 도 5에 도시된 수신부의 일 실시 예에 의한 단면도를 나타낸다.
도 6d 및 도 6e는 도 6c의 수신부의 평면도를 나타낸다.
도 6f는 도 6e를 A-A` 및 B-B`를 따라 절단한 단면도를 나타낸다.
도 7은 실시 예에 의한 메인 기판(110), 송신부 및 수신부의 배치 관계를 나타낸 평면도이다.
도 8은 실시 예에 의한 메인 기판과 송신부 사이의 연결 관계를 나타낸 도면이다.
도 9는 실시 예에 의한 메인 기판과 수신부 사이의 연결 관계를 나타낸다.
도 10은 본 발명의 다른 실시 예에 따른 초음파 지문 센서의 구조를 나타낸 단면도이다.
도 11은 실시 예에 따른 지문 인식 장치(100)를 포함하는 전자 디바이스의 단면도이다.
도 12 내지 도 15는 지문 인식 모듈을 포함하는 다양한 전자 디바이스의 도면들이다.
실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
또한, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1a 내지 도 1b를 참조하여, 비교 예에 따른 지문 인식 장치를 설명한다.
디스플레이부를 가지는 전자 디바이스는 지문 인식 기능을 구현하기 위해서, 메인보드(40) 이외에 적어도 2개의 기판이 요구된다.
비교 예에 따른 디스플레이부를 포함하는 전자 디바이스에서, 지문 인식 장치를 구성하는 기판은 적어도 2개일 수 있다.
비교 예에 따른 디스플레이부를 포함하는 전자 디바이스는 제 1 기판(10) 및 제 2 기판(20)을 포함할 수 있다.
상기 제 1 기판(10)은 연성 인쇄회로기판(FPCB, Flexible Printed Circuit Board) 또는 실리콘 웨이퍼(silicon wafer)를 사용하였다.
상기 제 2 기판(20)은 연성 인쇄회로기판(FPCB, Flexible Printed Circuit Board)을 사용하였다.
비교 예에 따른 디스플레이부를 구비한 전자 디바이스는 디스플레이 패널과 메인보드 사이에 제 1 및 제 2 기판이 요구되기 때문에, 전자 디바이스의 전체적인 사이즈가 증가할 수 있다. 자세하게, 비교 예에 따른 디스플레이부를 구비한 전자 디바이스는 길이 방향으로 연결되는 제 1 및 제 2 기판이 요구되기 때문에, 전자 디바이스의 전체적인 사이즈가 증가할 수 있다.
상기 제 1 기판(10) 및 상기 제 2 기판(20)은 서로 다른 공정으로 형성되었다. 예를 들어, 상기 제 1 기판(10)은 일반적인 적층 공정에 의해서 제조되고, 상기 제 2 기판(20)은 시트(sheet) 방식으로 제조되고 있다.
비교 예에 따른 제 1 및 제 2 기판은 각각 서로 다른 공정으로 형성되므로, 공정 효율이 저하될 수 있다.
또한, 비교 예에 따른 기판을 포함하는 칩 패키지는 서로 다른 종류의 칩을 하나의 기판 상에 배치하는 공정의 난이성이 있으므로, 별도의 제 1 및 제 2 기판이 요구된다.
또한, 비교 예에 따른 기판을 포함하는 칩 패키지는 서로 다른 종류의 칩을 하나의 기판상에서 접속시키기 어려운 문제점이 있다.
디스플레이 패널(30)의 상부에 접근한 객체로부터 지문을 인식하여 처리 또는 전달하기 위하여 제 1 기판(10)은 제 2 기판(20)과 연결되고, 제 2 기판(20)은 메인보드(40)에 연결된다.
비교 예에 따른 디스플레이부를 구비한 전자 디바이스는 커버 윈도우(70)와 상기 제 1 기판(10)의 사이, 상기 제 1 기판(10)과 상기 제 2 기판(20)의 사이, 상기 제 2 기판(20)과 상기 메인보드(40)의 사이에 각각 별도의 접착층(50)이 요구될 수 있다. 즉, 비교 예에 따른 디스플레이부를 구비한 전자 디바이스는 다수 개의 접착층이 요구되므로, 접착층의 연결불량으로 인하여 전자 디바이스의 신뢰성이 저하될 수 있는 문제점을 가진다. 또한, 상, 하로 연결되는 상기 제 1 기판(10) 및 상기 제 2 기판(20)의 사이에 배치되는 접착층은 전자 디바이스의 두께를 증가시킬 수 있다.
도 1b를 참조하면, 비교 예는 복수의 기판이 요구되므로, 일 방향에서의 길이(L1)는 각각의 상기 제 1 기판(10) 및 상기 제 2 기판(20)의 길이의 합이다. 통상 길이(L1)는 300mm 정도이다. 비교 예에 따른 전자 디바이스는 복수의 기판이 요구됨에 따라, 다른 부품을 실장하기 위한 공간 또는 배터리(60)를 배치하기 위한 공간이 축소될 수 있다. 또한, 디스플레이부 외부에 지문인식 부품이 실장됨으로 전체 디바이스의 크기가 커져야 하는 문제가 있다.
최근 스마트폰과 같은 전자 디바이스는 사용자의 편의성 내지 보안을 강화하기 위하여 다양한 기능을 가지는 부품이 추가되고 있다. 예를 들어, 스마트 폰, 스마트 워치 등의 전자 디바이스에는 여러 개의 카메라 모듈(듀얼 카메라 모듈, dual camera module)이 탑재되거나, 홍채 인식, 가상현실(VR, Virtual Reality)과 같은 다양한 기능을 가지는 부품이 추가되고 있다. 이에 따라, 추가되는 부품을 실장하기 위한 공간의 확보가 중요하다.
또한, 웨어러블 디바이스를 비롯한 다양한 전자 디바이스는 사용자의 편의성 향상을 위해서, 배터리 공간의 확대가 요구된다.
따라서, 기존의 전자 디바이스에 사용된 복수의 인쇄회로기판을 하나의 인쇄회로기판으로 대체함에 따라, 새로운 부품을 실장하기 위한 공간 확보 또는 배터리 크기의 확대를 위한 공간 확보의 중요성이 대두된다.
비교 예에 따른 전자 디바이스는 서로 다른 종류의 제 1 칩, 제 2 칩 및 제 3 칩이 각각 별도의 제 1 기판(10) 및 제 2 기판(30)에 배치될 수 있다. 이에 따라, 제 1 기판(10) 및 제 2 기판(30)의 사이의 접착층(50)의 두께 및 상기 제 2 기판(30)의 두께는 전자 디바이스의 두께를 증가시키는 문제점이 있었다.
또한, 상기 제 2 기판(30)의 크기만큼 배터리 공간 내지 다른 부품을 실장하기 위한 공간이 축소되는 문제점이 있었다.
또한, 제 1 및 제 2 기판의 접합불량은 전자 디바이스의 신뢰성을 저하시키는 문제점이 있었다.
실시 예는 이러한 문제점을 해소하기 위해서, 복수의 칩을 하나의 기판에 실장하면서, 복수의 칩 사이의 신호 전달 거리를 최소화할 수 있는 새로운 구조의 지문 인식 장치 및 이를 포함하는 전자 디바이스를 제공할 수 있다.
실시 예와 비교 예의 동일한 도면 부호는 동일한 구성요소를 나타내며, 앞서 설명한 비교 예와 중복되는 설명은 제외한다.
도 2a 내지 도 2b를 참조하여, 실시 예에 따른 지문 인식 장치가 장착된 전자 디바이스를 설명한다.
실시 예에 따른 전자 디바이스는 디스플레이 패널의 일측에 접근한 객체로부터 획득한 지문 인식 신호를 메인보드까지 전달하기 위해서 하나의 인쇄회로기판을 사용할 수 있다.
실시 예에 따른 디스플레이부를 포함하는 전자 디바이스에 포함되는 인쇄회로 기판은 일단이 디스플레이 패널 또는 커버 윈도우와 연결되고, 타단이 메인 보드와 연결될 수 있다.
자세하게, 실시 예에 따른 지문 인식 장치(100)는 서로 다른 종류의 복수 개의 칩을 배치하기 위한 하나의 기판일 수 있다.
실시 예에 따른 지문 인식 장치(100)는 서로 다른 종류의 제 1 칩(c1), 제 2 칩(c2) 및 제 3 칩(c3)을 배치하기 위한 기판일 수 있다.
실시 예에 따른 디스플레이부를 구비한 전자 디바이스는 디스플레이 패널과 메인보드 사이에 오직 하나의 회로기판이 요구되기 때문에, 전자 디바이스의 전체적인 사이즈를 감소시킬 수 있다.
또한, 실시 예는 비교 예에 포함된 제 1 기판 및 제 2 기판 사이의 접착층(50)을 생략할 수 있어, 지문 인식 장치(100) 및 이를 포함하는 전자 디바이스의 전체적인 두께를 감소시킬 수 있다.
또한, 실시 예는 제 1 기판과 제 2 기판 사이의 접착층(50)을 생략할 수 있어, 접착 불량에 의한 문제점을 해소할 수 있으므로, 전자 디바이스의 신뢰성을 향상시킬 수 있다.
또한, 복수 개의 기판의 접착 공정을 생략할 수 있어, 공정 효율이 증가되고, 공정 비용이 저감될 수 있다.
또한, 별도의 공정으로 관리되었던 기판을 하나의 공정으로 대체함에 따라, 공정 효율 및 제품 수율을 향상시킬 수 있다.
도 2b는 도 2a의 하면에서의 평면도이다.
도 2b를 참조하면, 실시 예는 하나의 기판이 요구되므로, 일 방향에서의 길이(L2)는 하나의 기판의 길이일 수 있다. 실시 예에 따른 지문 인식 장치(100)의 일 방향에서의 길이(L2)는 실시 예에 따른 메인 기판을 포함한 지문 인식 장치(100)의 길이일 수 있다. 일례로, 실시 예에 지문 인식 장치(100)의 일 방향에서의 길이(L2)는 10㎜ 내지 50㎜일 수 있다. 예를 들어, 실시 예에 따른 지문 인식 장치(100)의 일 방향에서의 길이(L2)는 10㎜ 내지 30㎜ 일 수 있다. 예를 들어, 실시예에 따른 지문 인식 장치(100)의 일 방향에서의 길이(L2)는 15㎜ 내지 25㎜일 수 있다. 다만, 실시 예가 이에 제한되는 것은 아니며, 배치하기 위한 칩의 종류 및/또는 개수, 전자 디바이스의 종류에 따라 다양한 크기로 설계될 수 있음은 물론이다.
또한, 별도의 지문인식용 공간이 필요 없고, 디스플레이부와 중첩되도록 형성됨으로 전체 디바이스에서 디스플레이 영역을 넓게 사용할 수 있어 사용자 편의성을 높일 수 있다.
실시 예에 따른 메인 기판을 포함하는 지문 인식 장치(100)의 일 방향에서의 길이(L2)는 비교 예에 따른 기판의 일 방향에서의 길이(L1)의 10% 내지 70% 수준의 길이를 가질 수 있다.
이에 따라, 실시 예는 지문 인식 장치(100)의 사이즈를 감소시킬 수 있으며, 비교 예의 별도의 지문인식용 공간이 필요했던 것을 제거함으로 인해 전체 디스플레이 영역을 확대할 수 있을 뿐만 아니라, 배터리(60)를 배치하기 위한 공간이 확대될 수 있다. 또한, 실시 예에 따른 지문 인식 장치(100)는 평면적이 감소될 수 있어, 다른 부품을 탑재시키기 위한 공간 확보가 가능할 수 있다.
한편, 상기 지문 인식 장치(100)를 구성하는 메인 기판(110)의 상부 및 하부에 각각 제 1 칩(C1)과 제 2 칩(C2)이 상호 마주보며 배치될 수 있다. 다시 말해서, 메인 기판의 상부에 배치되는 제 1 칩(C1)의 적어도 일부는 상기 메인 기판의 하부에 배치되는 상기 제 2 칩(C2)의 적어도 일부와 수직 방향으로 중첩될 수 있다. 그리고, 상기 메인 기판(110)의 상면에는 상기 제 1 칩(C1)이 장착되는 제 1 패드부가 위치하고, 상기 메인 기판(110)의 하면에는 상기 제 2 칩(C2)이 장착되는 제 2 패드부가 위치한다. 이때, 상기 제 1 패드부와 제 2 패드부는, 상기 메인 기판(110)을 관통하는 비아 홀(VH)을 통해 연결된다. 즉, 상기 비아 홀(VH)은 상기 메인 기판(110)을 관통하면서, 일단이 상기 제 1 패드부와 직접 접촉하고, 타단이 상기 제 2 패드부와 직접 접촉한다. 이에 따라, 상기 제 1 칩(C1)과 상기 제 2 칩(C2) 사이의 신호 전달 거리는 상기 비아 홀(VH)의 길이에 대응된다. 따라서, 본 발명에서는 상기 제 1 칩(C1)과 상기 제 2 칩(C2) 사이의 신호 전달 거리를 최소화할 수 있으며, 상기 신호 전달 거리가 증가함에 따른 노이즈 발생이나 신호 손실을 최소화할 수 있다.
이하에서는, 본 발명의 실시 예에 따른 지문 인식 장치를 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 지문 인식 장치를 나타낸 단면도이다.
실시 예에 따른 지문 인식 장치(100)는 메인 기판(110), 상기 메인 기판(110) 상에 배치되는 패턴부(120) 및 보호층(140)을 포함하는 인터포저(interposer)를 포함할 수 있다. 상기 메인 기판(110), 상기 패턴부(120), 및 상기 보호층(140)을 포함하는 인터포저(interposer)는 제 1 칩(C1), 제 2 칩(C2) 및 제 3 칩(C3)이 실장되기 전의 기판이다.
상기 인터포저(interposer)는 기판 위에 칩들을 배치하거나, 실장하기 위해 기판에 비아를 형성하여 칩들 간, 칩과 인쇄회로기판(PCB) 간을 연결하는 전자 부품의 일종이다. 이때, 상기 인터포저(interposer)는 상기 메인 기판(110)을 구성하는 물질에 따라 실리콘 인터포저와 유리 인터포저로 구분될 수 있다. 이때, 본 발명에서는 전기적으로 부도체이고, 가격이 저렴한 유리를 상기 메인 기판(110)의 재료로 사용하기로 한다.
바람직하게, 상기 메인 기판(110)은 감광성 글래스(Photo Sensitive Glass)로 구성될 수 있다.
상기 메인 기판(110)은 상기 패턴부(120) 및 상기 보호층(140)을 지지하는 지지기판일 수 있다.
상기 메인 기판(110)은 상부 영역 및 하부 영역을 포함할 수 있다. 상기 메인 기판(110)은 상기 제 1 칩(C1)이 장착되는 상부 영역과, 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)이 장착되는 하부 영역으로 구분될 수 있다. 상기 메인 기판(110)은 유리 기판일 수 있다.
한편, 상기 메인 기판(110)이 유리 기판으로 형성된다고 하였으나, 이는 본 발명의 일 실시 예에 불과할 뿐, 상기 유리 기판 이외에도, 상기 제 1 칩(C1), 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)이 실장 가능한 기판이라면 상기 메인 기판(110)에 포함될 수 있을 것이다.
예를 들어, 상기 메인 기판(110)은 유리 기판이 아닌 연성 기판일 수도 있다. 상기 메인 기판(110)은 부분적인 절곡이 가능할 수 있다. 즉, 상기 메인 기판(110)은 연성 플라스틱을 포함할 수 있다. 즉, 상기 메인 기판(110)은 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시 예는 이에 제한되지 않고, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)과 같은 고분자 물질로 구성된 기판일 수 있다. 이에 따라, 상기 메인 기판(110)을 포함하는 상기 지문 인식 장치(100)는 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 메인 기판(110)을 포함하는 연성 회로기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다. 자세하게, 실시 예는 곡면 디스플레이를 포함하는 전자 디바이스에 적합할 수 있다.
상기 메인 기판(110)은 절연 기판일 수 있다. 즉, 상기 메인 기판(110)은 다양한 배선 패턴들을 지지하는 절연 기판일 수 있다.
상기 메인 기판(110)은 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 메인 기판(110)은 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 메인 기판(100)은 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 메인 기판(100)의 두께가 100㎛ 초과인 경우에는 전체적인 지문 인식 장치(100)의 두께가 증가할 수 있다. 상기 메인 기판(100)의 두께가 20㎛ 미만인 경우에는 제 1 칩(C1), 제 2 칩(C2) 및 제 3 칩(C3)을 동시에 배치하기 어려울 수 있다. 상기 메인 기판(110)의 두께가 20um 미만인 경우에는, 다수의 칩을 실장 하는 공정에서 상기 기판(110)이 열/압력 등에 취약할 수 있어, 다수의 칩을 동시에 배치하기 어려울 수 있다.
상기 메인 기판(110) 상에는 패턴부(120)가 배치될 수 있다. 상기 패턴부(120)는 패턴화된 복수 개의 배선일 수 있다. 예를 들어, 상기 메인 기판(110) 상에서 상기 패턴부(120)를 구성하는 상기 복수 개의 배선들은 서로 이격되어 배치될 수 있다.
한편, 상기 패턴부(120)는 복수의 층으로 구성될 수 있다. 바람직하게, 상기 패턴부(120)는 배선 패턴층과, 제 1 도금층과, 제 2 도금층을 포함할 수 있다. 상기 배선 패턴층은 상기 메인 기판(110) 위에 배치되고, 상기 제 1 도금층은 상기 배선 패턴층 위에 배치되며, 상기 제 2 도금층은, 상기 제 1 도금층 위에 배치될 수 있다.
바람직하게, 상기 메인 기판(110)의 양면에는 상기 배선 패턴층, 상기 제 1 도금층 및 상기 제 2 도금층을 포함하는 패턴부(120)가 각각 배치될 수 있다. 즉, 상기 메인 기판(110)의 상면에는 상부 패턴부가 배치될 수 있고, 상기 메인 기판(110)의 하면에는 하부 패턴부가 배치될 수 있다. 또한,
상기 패턴부(120)를 구성하는 배선 패턴층은 전도성 물질을 포함할 수 있다. 예를 들어, 상기 배선 패턴층은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 더 자세하게, 상기 배선 패턴층은 구리(Cu)를 포함할 수 있다. 다만, 실시 예가 이에 제한되는 것은 아니고, 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있음은 물론이다.
상기 배선 패턴층은 1㎛ 내지 15㎛의 두께로 배치될 수 있다. 예를 들어, 상기 배선 패턴층은 4㎛ 내지 10㎛의 두께로 배치될 수 있다. 예를 들어, 상기 배선 패턴층은 6㎛ 내지 9㎛의 두께로 배치될 수 있다.
상기 배선 패턴층의 두께가 1㎛ 미만인 경우에는 상기 배선 패턴층의 저항이 증가할 수 있다. 상기 배선 패턴층의 두께가 15㎛ 초과인 경우에는 리소 그라피 공법을 사용할 경우 사이드 에칭, 프린팅 공법을 사용할 경우 마스크 사용이 어렵고, 스퍼터링 공법의 경우 장기간에 증착을 해야 함으로 미세패턴을 구현하기 어려울 수 있다.
상기 패턴부(120)를 구성하는 상기 배선 패턴층 상에는 도금층이 배치될 수 있다. 상기 도금층은 상기 설명한 바와 같이 제 1 도금층 및 제 2 도금층을 포함할 수 있다. 즉, 상기 배선 패턴층 상에는 제 1 도금층이 배치되고, 상기 제 1 도금층 상에는 상기 제 2 도금층이 배치될 수 있다. 상기 제 1 도금층 및 상기 제 2 도금층은 위스커(whisker) 형성의 방지를 위해, 상기 배선 패턴층 상에 2층으로 형성될 수 있다. 이에 따라, 상기 배선 패턴층의 패턴들 사이의 단락을 방지할 수 있다. 또한, 상기 배선 패턴층 상에는 두 층의 도금층이 배치됨에 따라, 칩과의 본딩 특성이 향상될 수 있다. 상기 배선 패턴층이 구리(Cu)를 포함하는 경우에는, 상기 배선 패턴층이 제 1 칩(C1)과 직접 본딩될 수 없고, 별도로 접착을 위한 처리가 요구될 수 있다. 반면, 상기 배선 패턴층 상에 배치되는 상기 도금층을 단일층으로 형성하는 경우 도금공정에서 배선패턴층의 구리(Cu)가 도금층으로 확산되어 칩과의 본딩시 불량을 초래할 수 있다. 상기 1층의 도금층 상에 2층의 도금층을 추가로 형성함으로 인해 칩과의 본딩되는 표면에 구리(Cu)의 양이 없거나 감소시켜 칩 본딩이 용이해질 수 있다. 상기 도금층이 주석(Sn)을 포함하는 경우에는, 상기 도금층의 표면이 순수 주석층일 수 있어, 제 1 칩(C1)과 본딩이 용이할 수 있다.
상기 제 1 도금층이 배치되는 영역은 상기 제 2 도금층이 배치되는 영역과 대응될 수 있다. 즉, 상기 제 1 도금층이 배치되는 면적은 상기 제 2 도금층이 배치되는 면적과 대응될 수 있다. 뿐만 아니라 상기 제 1 도금층이 배치되는 영역은 상기 제 2 도금층이 배치되는 영역보다 클 수 있다. 상기 제 1 도금층을 형성한 후 보호층(140)을 형성하고, 보호층이 형성되지 않은 제 1 도금층 상에 상기 제 2 도금층을 형성하여도 상기 위스커 현상 및 구리(Cu) 확산을 방지할 수 있다.
상기 제 1 도금층 및 상기 제 2 도금층은 주석(Sn)을 포함할 수 있다. 일례로, 상기 배선 패턴층을 구리(Cu)로 배치하고, 상기 제 1 도금층 및 상기 제 2 도금층을 주석(Sn)으로 배치할 수 있다. 상기 도금층이 주석을 포함하는 경우에는, 주석(Sn)의 내식성이 우수하기 때문에, 상기 배선 패턴층의 산화를 방지할 수 있다.
한편, 상기 제 1 및 2 도금층의 물질은 상기 배선 패턴층의 물질보다 전기 전도도가 낮을 수 있다. 상기 제 1 및 2 도금층은 상기 배선 패턴층과 전기적인 접속이 가능할 수 있다. 상기 제 1 및 2 도금층은 동일한 주석(Sn)으로 형성되나, 별도의 공정으로 형성될 수 있다.
실시 예에 따른 인터포저와 같은 기판의 제조 공정에 열 경화와 같은 열처리 공정이 포함되는 경우에는, 상기 배선 패턴층의 구리(Cu) 또는 상기 제 1 및 2 도금층의 주석(Sn)의 확산 작용이 일어날 수 있다. 자세하게, 상기 보호층(140)의 경화를 통해, 상기 배선 패턴층의 구리(Cu) 또는 상기 제 1 및 2 도금층의 주석(Sn)의 확산 작용이 일어날 수 있다.
이에 따라, 상기 제 1 도금층에서 상기 제 2 도금층의 표면으로 갈수록 구리(Cu)의 확산 농도가 낮아짐에 따라, 구리(Cu)의 함량이 연속적으로 작아질 수 있다. 한편, 상기 제 1 도금층에서 상기 제 2 도금층의 표면으로 갈수록 주석(Sn)의 함량은 연속적으로 커질 수 있다. 이에 따라, 상기 제 2 도금층의 최상부는 순수한 주석을 포함할 수 있다.
즉, 상기 배선 패턴층, 상기 제 1 및 2 도금층은 적층 계면에서의 화학작용에 의해, 상기 제 1 및 2 도금층의 적어도 일부는 주석 및 구리의 합금일 수 있다. 상기 배선 패턴층 상에 상기 제 1 도금층을 형성한 후의 주석 및 구리의 합금의 두께보다, 상기 제 1 또는 2 도금층 상에 상기 보호층(140)을 경화시킨 후에 주석 및 구리의 합금의 두께는 증가할 수 있다.
상기 제 1 및 2 도금층의 적어도 일부에 포함된 주석 및 구리의 합금은 CuxSny의 화학식을 가지고, 0<x+y<12일 수 있다. 예를 들어, 상기 화학식에서, x와 y의 합은 4≤≤≤≤x+y≤≤≤≤11일 수 있다. 예를 들어, 상기 제 1 및 2 도금층에 포함된 주석 및 구리의 합금은 Cu3Sn 및 Cu6Sn5 중 적어도 하나를 포함할 수 있다. 자세하게, 상기 제 1 도금층은 주석 및 구리의 합금층일 수 있다.
또한, 상기 제 1 도금층 및 상기 제 2 도금층은 주석 및 구리의 함량이 서로 다를 수 있다. 상기 구리 배선 패턴층과 직접 접촉하는 상기 제 1 도금층은 상기 제 2 도금층보다 구리의 함량이 클 수 있다.
상기 제 2 도금층은 상기 제 1 도금층보다 주석의 함량이 클 수 있다. 상기 제 2 도금층은 순수 주석을 포함할 수 있다. 여기에서, 순수 주석이란 주석(Sn)의 함량이 50 원자% 이상인 것, 70 원자% 이상인 것, 90 원자% 이상인 것을 의미할 수 있다. 이때, 주석 이외의 원소는 구리일 수 있다. 예를 들어, 상기 제 2 도금층은 주석(Sn)의 함량이 50 원자% 이상일 수 있다. 예를 들어, 상기 제 2 도금층은 주석(Sn)의 함량이 70 원자% 이상일 수 있다. 예를 들어, 상기 제 2 도금층은 주석(Sn)의 함량이 90 원자% 이상일 수 있다. 예를 들어, 상기 제 2 도금층은 주석(Sn)의 함량이 95 원자% 이상일 수 있다. 예를 들어, 상기 제 2 도금층은 주석(Sn)의 함량이 98 원자% 이상일 수 있다.
실시 예에 따른 제 1 및 2 도금층은 Cu/Sn의 확산현상으로 인해, 전기화학적 마이그레이션(Electrochemical Migration Resistance)을 방지하여, 금속 성장으로 인한 합선 불량을 차단할 수 있다.
다만, 실시 예는 이에 제한되지 않고, 상기 제 1 및 2 도금층은 Ni/Au 합금, 금(Au), 무전해 니켈 금 도금(electroless nickel immersion gold, ENIG), Ni/Pd 합금, 유기화합물 도금(Organic Solderability Preservative, OSP) 중 어느 하나를 포함할 수 있음은 물론이다.
상기 제 1 도금층은 상기 제 2 도금층은 서로 대응되거나, 서로 다른 두께를 가질 수 있다. 상기 제 1 도금층 및 상기 제 2 도금층의 전체 두께는 0.07㎛ 내지 1㎛일 수 있다. 상기 제 1 도금층 및 상기 제 2 도금층의 전체 두께는 0.15㎛ 내지 0.7㎛일 수 있다. 상기 제 1 도금층 및 상기 제 2 도금층의 전체 두께는 0.3㎛ 내지 0.5㎛일 수 있다. 상기 제 1 도금층 및 상기 제 2 도금층 중 어느 하나의 도금층은 0.05㎛ 내지 0.15㎛ 이하의 두께일 수 있다. 예를 들어, 상기 제 1 도금층 및 상기 제 2 도금층 중 어느 하나의 도금층은 0.07㎛ 내지 0.13㎛ 이하의 두께일 수 있다.
상기 보호층(140)은 상기 패턴부(120) 상에 부분적으로 배치될 수 있다. 예를 들어, 상기 보호층(140)은 상기 패턴부(120)를 구성하는 배선 패턴층 상의 상기 제 1 또는 제 2 도금층 상에 배치될 수 있다. 상기 보호층(140)은 상기 제 1 또는 제 2 도금층을 덮을 수 있어, 상기 배선 패턴층 및 상기 제 1 또는 제 2 도금층의 산화에 의한 손상 또는 탈막을 방지할 수 있다.
상기 보호층(140)은 상기 패턴부(120)가 메인보드(40), 제 1 칩(C1) 또는 제 2 칩(C2) 또는 제 3 칩(C3)과 전기적으로 연결되기 위한 영역을 제외한 영역에 부분적으로 배치될 수 있다.
이에 따라, 상기 보호층(140)은 상기 패턴부(120)와 부분적으로 중첩될 수 있다.
상기 보호층(140)의 면적은 메인 기판(110)의 면적보다 작을 수 있다. 상기 보호층(140)은 기판의 끝단을 제외한 영역에 배치되며, 복수 개의 오픈 영역을 포함할 수 있다.
상기 보호층(140)은 홀과 같은 형상의 제 1 오픈 영역(OA1)을 포함할 수 있다. 상기 제 1 오픈 영역(OA1)은 상기 패턴부(120)가 상기 제 1 칩(C1)과 전기적으로 연결되기 상기 보호층(140)의 비배치 영역일 수 있다. 이에 따라, 상기 제 1 오픈 영역(OA1)에서, 상기 패턴부(120)는 외부로 노출될 수 있다.
상기 보호층(140)은 홀과 같은 형상의 제 2 오픈 영역(OA2)을 포함할 수 있다. 상기 제 2 오픈 영역(OA2)은 상기 패턴부(120)가 제 2 칩(C2)과 전기적으로 연결되기 위한 상기 보호층(140)의 비배치 영역일 수 있다. 이에 따라, 상기 제 2 오픈 영역(OA2)에서, 상기 패턴부(120)는 외부로 노출될 수 있다.
상기 제 2 오픈 영역(OA2)에서, 상기 패턴부(120)를 구성하는 제 1 및 2 도금층의 구리의 함량은 50 원자% 이상일 수 있다. 예를 들어, 상기 제 1 및 2 도금층에서의 구리의 함량은 60 원자% 이상일 수 있다. 예를 들어, 상기 제 1 및 2 도금층에서의 구리의 함량은 60 원자% 내지 80 원자% 일 수 있다. 자세하게, 상기 제 2 오픈 영역(OA2)에서 측정된 상기 제 1 도금층의 구리의 함량은 60 원자% 내지 80 원자% 일 수 있다.
상기 보호층(140)은 홀과 같은 형상의 제 3 오픈 영역(OA3)을 포함할 수 있다. 상기 제 3 오픈 영역(OA3)은 상기 패턴부(120)가 제 3 칩(C3)과 전기적으로 연결되기 위한 상기 보호층(140)의 비배치 영역일 수 있다. 이에 따라, 상기 제 3 오픈 영역(OA3)에서, 상기 패턴부(120)는 외부로 노출될 수 있다.
상기 보호층(140)은 상기 메인보드(40)와 전기적으로 연결되기 위한 패턴부(120) 상에 배치되지 않을 수 있다. 실시 예는 상기 메인보드(40)와 전기적으로 연결되기 위한 상기 패턴부(120) 상의 상기 보호층(140)의 비배치 영역인 제 4 오픈 영역(OA4)을 포함할 수 있다. 이에 따라, 상기 제 4 오픈 영역(OA4)에서, 상기 패턴부(120)는 외부로 노출될 수 있다.
즉, 상기 패턴부(120)는 상기 보호층(140)의 제 1 오픈 영역(OA1)에 의해 노출되어 상기 제 1 칩(C1)과 연결되는 제 1 패턴부(P1)와, 상기 보호층(140)의 제 2 오픈 영역(OA2)에 의해 노출되어 상기 제 2 칩(C2)과 연결되는 제 2 패턴부(P2)와, 상기 보호층(140)의 제 3 오픈 영역(OA3)에 의해 노출되어 상기 제 3 칩(C3)과 연결되는 제 3 패턴부(P3)와, 상기 보호층(140)의 제 4 오픈 영역(OA4)에 의해 노출되어 상기 메인 보드(40)와 연결되는 제 4 패턴부(P1)를 포함할 수 있다. 여기에서, 상기 제 1 패턴부(P1), 상기 제 2 패턴부(P2), 상기 제 3 패턴부(P3), 및 상기 제 4 패턴부(P4)는 패드라고도 할 수 있다.
이때, 상기 기판의 길이 방향의 2개의 최외곽 영역 중 적어도 어느 하나의 영역은 보호층(140)에 의해 덮일 수 있다. 다시 말해서, 메인 기판(110)은 제 1 외곽 영역 및 제 2 외곽 영역을 포함할 수 있다. 상기 제 1 외곽 영역은 메인 기판(110)의 좌측 단부 영역일 수 있다. 상기 제 2 외곽 영역은 메인 기판(110)의 우측 단부 영역일 수 있다. 그리고, 상기 제 2 외곽 영역에는 상기 설명한 바와 같이 메인 보드와 연결되기 위한 제 4 오픈 영역(OA4)이 위치한다. 이와 다르게, 제 1 외곽 영역은 오픈 영역을 가지지 않는다. 다시 말해서, 상기 제 1 외곽 영역은 보호층(140)이 형성되는 보호부(PP)를 포함할 수 있다.
실시 예에서는, 상기 제 1 외곽 영역에 보호층(140)이 형성됨으로 인해 인터포저를 포함하는 지문 인식 장치(100)의 제 1 외곽 영역의 마모를 방지할 수 있다. 즉, 본 발명의 경우 제 1 외곽 영역에는 추가적인 기판과 연결되는 부분이 없기 때문에, 제 1 외곽 영역은 별도의 보호부(PP)를 형성하여 마모를 방지할 수 있다.
상기 보호층(140)은 절연성 물질을 포함할 수 있다. 상기 보호층(140)은 패턴부(120)의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 보호층(140)은 레지스트(resist) 층일 수 있다. 예를 들어, 상기 보호층(140)은 유기 고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일례로, 상기 보호층(140)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 보호층(140)은 수지, 경화제, 광 개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 제한되지 않고, 상기 보호층(140)은 포토 솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.
상기 보호층(140)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 보호층(140)의 두께는 5㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 보호층(140)의 두께는 7㎛ 내지 12㎛일 수 있다. 상기 보호층(140)의 두께가 20㎛ 초과인 경우에는 지문 인식 장치(100)의 두께가 증가할 수 있다. 상기 보호층(140)의 두께가 1㎛ 미만인 경우에는 지문 인식 장치(100)에 포함된 패턴부(120)의 신뢰성이 저하될 수 있다.
실시 예에 따른 메인 기판(110)의 일면 상에 패턴부(120) 및 보호층(140)을 배치한 후, 상기 일면과 반대되는 타면 상에 패턴부(120) 및 보호층(140)을 배치할 수 있다.
즉, 실시 예에 따른 메인 기판(110)의 일면 상에 상부 패턴부 및 상부 보호층이 배치될 수 있다. 그리고, 상기 메인 기판(110)의 타면 상에 하부 패턴부 및 하부 보호층이 배치될 수 있다.
상기 상부 패턴부 및 상기 하부 패턴부는 상호 대응되는 금속 물질을 포함할 수 있다. 이에 따라, 공정 효율이 향상될 수 있다. 다만, 실시 예는 이에 제한되지 않고, 다른 전도성 물질을 포함할 수 있음은 물론이다.
상부 패턴부의 두께는 하부 패턴부의 두께와 서로 대응될 수 있다. 이에 따라, 공정 효율이 향상될 수 있다.
상기 메인 기판(110)은 관통 홀(TH: Through Hole)을 포함할 수 있다. 상기 메인 기판(110)은 복수 개의 관통 홀을 포함할 수 있다. 이때, 상기 메인 기판(110)이 감광성 유리 기판인 경우, 상기 관통 홀은 TGV(Through Glass Via)일 수 있다. 상기 TGV는, 상기 감광성 유리 기판의 상면 중 일부를 높은 밀도의 자외선이나 레이저 소스의 빛을 노출시키는 노광 공정, 상기 노광된 영역을 열처리하는 열처리 공정 및 상기 열처리된 영역을 식각하는 습식 식각 공정을 진행하여 형성될 수 있다. 상기 습식 식각은 불산(Hydrofluoric acid, HF)을 이용할 수 있다. 또한, 습식 식각의 부식액(etchant)으로는 불산, 질산, 초산 또는 이들의 혼합물을 사용할 수 있으며, 실리케이트를 재료로 하는 글래스 기판에 습식 식각으로 TGV를 형성할 수 있는 부식액이라면 특별히 한정되지 않고 모두 적용 가능하다.
한편, 상기 메인 기판(110)이 상기 설명한 바와 같은 유리 기판이 아닌 다른 종류의 기판인 경우, 상기 복수의 관통 홀은 기계적인 공정 또는 화학적인 공정에 의해서 각각 또는 동시에 형성될 수 있다. 예를 들어, 상기 메인 기판(110)의 복수 개의 관통 홀은 드릴 공정 또는 식각 공정에 의해서 형성될 수 있다. 일례로, 상기 기판의 관통 홀은 레이저를 통한 펀칭 및 디스미어 공정을 통해 형성될 수 있다. 상기 디스미어 공정은 상기 관통홀의 내측면에 부착된 폴리이미드 스미어를 제거하는 공정일 수 있다. 상기 디스미어 공정에 의해, 상기 폴리이미드 기판의 내측면은 직선과 유사한 경사면을 가질 수 있다.
상기 메인 기판(110) 상에는 상기 패턴부(120)가 배치되어 있다. 상기 패턴부(120)는 증착(evaporation), 도금(plating), 스퍼터링(sputtering) 중 적어도 하나의 방법으로 형성될 수 있다.
상기 메인 기판(110)을 관통하는 비아 홀(VH1, VH2)의 내부에는 전도성 물질이 채워질 수 있다. 비아 홀의 내부에 채워지는 전도성 물질은 상기 패턴부(120)의 배선 패턴층과 서로 대응되거나 서로 다른 전도성 물질일 수 있다. 예를 들어, 비아 홀의 내부에 채워지는 전도성 물질은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있다. 상기 메인 기판(110)의 상면의 패턴부(120)의 전기적인 신호는 상기 비아 홀에 채워진 전도성 물질을 통해서 상기 메인 기판(110)의 하면에 전달될 수 있다.
바람직하게, 상기 제 1 패턴부 상에는 상기 제 1 칩(C1)이 배치된다, 그리고, 상기 제 2 패턴부 상에는 상기 제 2 칩(C2)이 배치된다. 그리고, 상기 제 1 패턴부와 상기 제 2 패턴부 사이에는 상기 비아 홀(VH1, VH2)이 배치된다. 이에 따라, 상기 제 1 패턴부와 상기 제 2 패턴부는 상기 비아 홀(VH1, VH2)에 의해 상호 직접 연결된다. 다시 말해서, 상기 비아 홀(VH1, VH2)의 일면에는 상기 제 1 패턴부가 직접 접촉하며 배치되고, 타면에는 상기 제 2 패턴부가 직접 접촉하며 배치된다. 따라서, 본 발명에서는 상기 제 1 칩(C1)과 상기 제 2 칩(C2) 사이가 상기 비아 홀(VH1, VH2)을 통해 직접 연결되기 때문에, 상기 제 1 칩(C1)과 상기 제 2 칩(C2) 사이의 신호 전달 거리를 최소화할 수 있으며, 이에 따른 신호 손실이나 노이즈를 최소화할 수 있다.
한편, 상기 메인 기판 상에 상기 비아 홀(VH1, VH2)의 내부를 채우고, 상기 패턴부(120)의 배선 패턴층을 형성함으로 인해 상기 비아 홀(VH1, VH2) 내에 상기 배선 패턴층과 동일한 물질이 동일한 공정 내에서 진행될 수 있다. 이를 통해 별도로 비아 홀(VH1, VH2) 내에 전도성 물질을 채워 넣는 공정을 제거할 수 있다. 또한, 비아 홀 내에 채워진 전도성 물질과, 상기 배선 패턴층을 구성하는 전도성 물질의 차이로 인한 신호 전달/왜곡 현상을 줄일 수 있다.
상기 보호층(140)은 상기 메인 기판(110) 상에 직접 접촉하며 배치되거나, 상기 패턴부(120)에 직접 접촉하며 배치될 수 있다. 바람직하게, 상기 보호층(140)은 상기 패턴부(120)의 제 1 도금층과 직접 접촉하며 배치되거나, 상기 제 2 도금층 상에 직접 접촉하며 배치될 수 있다.
이때, 상기 보호층(140)의 하면이 접촉하는 상기 제 1 도금층은 구리 및 주석의 합금층일 수 있다. 상기 보호층(140)의 측면과 접촉하는 상기 제 2 도금층은 순수 주석을 포함할 수 있다. 이에 따라, 상기 보호층(140)과 상기 제 1 도금층 사이에 공동부가 형성됨에 따른 보호층의 탈막을 방지할 수 있고, 위스커의 형성을 방지할 수 있어, 보호층의 밀착력을 높일 수 있다. 따라서, 실시 예는 2층의 도금층을 포함할 수 있어, 신뢰성이 높은 전자 디바이스를 제공할 수 있다.
또한, 도면에는 도시하지 않았으나, 상기 메인 기판(110)과 상기 패턴부(120)의 배선 패턴층 사이에는 상기 배선 패턴층의 밀착력을 향상하기 위한 금속 시드층을 더 포함할 수 있다. 이때, 금속 시드층은 스퍼터링에 의해 형성할 수 있다. 금속 시드층은 구리를 포함할 수 있다.
상기 설명한 바와 같이, 상기 패턴부(120)의 일 영역과 다른 영역 상에는 상기 보호부(PP)가 배치되지 않을 수 있다. 이에 따라, 상기 보호부가 배치되지 않은 영역 상의 패턴부(120) 및 메인 기판(110)의 표면은 노출될 수 있다. 한편, 노출된 패턴부(120) 상에는 접속부가 배치될 수 있다. 바람직하게, 상기 제 1 패턴부(P1) 상에는 제 1 접속부(130)가 배치될 수 있다. 상기 제 2 패턴부(P2) 상에는 제 2 접속부(160)가 배치될 수 있다. 또한, 상기 제 3 패턴부(P3) 상에도 접속부가 배치될 수 있다. 상기 제 3 패턴부(P3) 상에 배치되는 접속부는 상기 제 2 패턴부(P2) 상에 배치되는 접속부와 동일할 수 있으며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다.
상기 제 1 접속부(130) 및 상기 제 2 접속부(160)는 서로 다른 형상을 가질 수 있다. 예를 들어, 상기 제 1 접속부(130)는 육면체 형상일 수 있다. 자세하게, 상기 제 1 접속부(130)의 단면은 사각형 형상을 포함할 수 있다. 더 자세하게, 상기 제 1 접속부(130)의 단면은 직사각형 또는 정사각형 형상을 포함할 수 있다. 예를 들어, 상기 제 2 접속부(160)는 구형 형상을 포함할 수 있다. 상기 제 2 접속부(160)의 단면은 원형 형상을 포함할 수 있다. 또는, 상기 제 2 접속부(160)는 부분적으로, 또는 전체적으로 라운드진 형상을 포함할 수 있다. 일례로, 상기 제 2 접속부(160)의 단면 형상은 일 측면에서 평면이고, 상기 일 측면과 반대되는 타 측면에서 곡면인 것을 포함할 수 있다.
상기 제 1 접속부(130) 및 상기 제 2 접속부(160)는 서로 다른 크기를 가질 수 있다. 상기 제 1 접속부(130) 및 상기 제 2 접속부(160)의 폭은 서로 다를 수 있다. 상기 제 1 접속부(130) 상에는 상기 제 1 칩(C1)이 배치될 수 있다. 상기 제 1 접속부(130)는 전도성 물질을 포함할 수 있다. 이에 따라, 상기 제 1 접속부(130)는 상기 제 1 접속부(130)의 상면에 배치되는 상기 제 1 칩(C1) 및 상기 제 1 접속부(150)의 하면에 배치되는 상기 제 1 패턴부를 전기적으로 연결할 수 있다.
상기 제 2 접속부(160) 상에는 상기 제 2 칩(C2)이 배치될 수 있다. 상기 제 2 접속부(160)는 전도성 물질을 포함할 수 있다. 이에 따라, 상기 제 2 접속부(160)는 상기 제 2 접속부(160)의 상면에 배치되는 상기 제 2 칩(C2) 및 상기 제 2 접속부(160)의 하면에 배치되는 상기 제 2 패턴부를 전기적으로 연결할 수 있다.
실시 예에 따른 메인 기판(110)의 상면 및 하면에는 서로 다른 종류의 제 1 칩(C1), 제 2 칩(C2) 및 제 3 칩(C3)이 배치될 수 있다. 자세하게, 실시예에 따른 메인 기판의 일면에는 하나의 상기 제 1 칩(C1)이 배치될 수 있고, 다른 일면 상에는 하나의 제 2 칩(C2) 및 복수 개의 제 3 칩(C3)이 배치될 수 있다.
상기 제 1 칩(C1)은 지문 인식 센서를 포함할 수 있다. 바람직하게, 제 1 칩(C1)은 초음파 지문 인식 센서를 포함할 수 있다. 바람직하게, 제 1 칩(C1)은 변환기(transducer)를 포함할 수 있다. 상기 변환기는 지문 인식 센서의 한 종류인 초음파 지문 센서를 구성하며, 이의 원리는 접촉 표면에 놓인 손가락에 초음파를 투사하여 반사되는 음파를 전기적 신호로 변환하여 지문 이미지를 취득한다. 따라서, 상기 제 1 칩(C1)은 손가락에 반사되는 음파를 전기적 신호로 변환하는 변환기(transducer)를 포함할 수 있다. 상기 제 1 칩(C1)의 상세 구조에 대해서는 하기에서 상세히 설명하기로 한다.
상기 제 2 칩(C2)은 주문형 집적 회로(ASIC)를 포함할 수 있다. 상기 주문형 집접 회로(ASIC)는 메인 보드(40)를 통해 전달되는 제어 신호를 수신하여 상기 제 1 칩(C1)에 전달하거나, 상기 제 1 칩(C1)을 통해 획득된 신호를 아날로그 처리하여 상기 메인 보드(40)로 전달할 수 있다.
제 3 칩(C3)은 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 하나인 것을 포함할 수 있다.
상기 복수 개의 제 3 칩(C3)은 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 하나가 여러 개 배치되는 것을 의미할 수 있다. 일례로, 메인 기판(110) 상에는 여러 개의 MLCC 칩이 배치될 수 있다.
또한, 상기 제 3 칩(C3)은 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 둘을 포함할 수 있다. 즉, 메인 기판(110) 상에는 서로 다른 종류의 복수 개의 제 3 칩(C3a, C3b)이 배치될 수 있다. 예를 들어, 메인 기판(110) 상에는 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 어느 하나의 제 3 칩(C3a) 및 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 상기 어느 하나와 다른 하나의 제 3 칩(C3b)을 포함할 수 있다.
실시 예에서 상기 제 3 칩의 종류가 이에 제한되는 것은 아니며, 상기 제 1 칩(C1) 및 제 2 칩(C2)의 동작의 신뢰성을 위한 다양한 서브 칩들이 모두 여기에 포함될 수 있다.
한편, 상기 제 1 칩(C1)은 제 1 접속부(130) 위에 실장될 수 있다. 이때, 상기 제 1 접속부(130)는 금(Au)을 포함할 수 있다. 상기 제 1 접속부(130)는 골드 범프일 수 있다. 실시 예에 따른 메인 기판(110)에 하나의 제 1 칩(C1)을 배치하기 위해서는 복수 개의 상기 제 1 접속부(130)가 상기 제 1 칩(C1) 및 상기 제 1 패턴부 사이에 배치될 수 있다.
상기 제 1 오픈 영역(OA1)의 상기 제 1 패턴부를 구성하는 제 2 도금층은 주석(Sn)의 함량이 50 원자% 이상임에 따라, 금(Au)을 포함하는 상기 제 1 접속부(130)와 밀착특성이 우수할 수 있다. 상기 지문 인식 장치(100)는 상기 제 1 접속부(130)를 통해 상기 제 1 칩(C1)과 전도성 패턴의 전기적인 연결이 우수할 수 있어, 신뢰성이 향상될 수 있다.
이와 다르게, 상기 제 1 접속부(130)는 이방성 도전 페이스트(ACP)를 포함할 수 있으며, 그에 따라 상기 제 1 칩(C1)의 단자와 상기 제 1 오픈 영역(OA1)을 통해 노출된 제 1 패턴부를 전기적으로 연결할 수 있다.
한편, 상기 제 1 접속부(130)가 배치되는 제 1 패턴부에는 상기 제 1 접속부(130)의 흐름을 방지하는 패터닝된 리세스(R, Recess)가 형성된다. 즉, 상기 메인 기판(110) 상에는 상기 제 1 칩(C1)과 연결되는 복수의 제 1 패턴부가 배치된다. 그리고, 상기 복수의 제 1 패턴부 상에는 각각 복수의 리세스(R)가 형성된다.
도 4a를 참조하면, 상기 리세스(R)는 상기 제 1 패턴부 상에 일정 간격을 두고 복수 개 형성된다. 상기 리세스(R)는 상기 제 1 접속부(130)의 열 처리 과정에서, 상기 제 1 접속부(130)가 상기 제 1 칩(C1)의 진동 공간 내로 침투하는 것을 방지하기 위해 형성된다. 즉, 상기 제 1 칩(C1)을 실장하기 위해서는, 상기 제 1 접속부(130)를 열 처리하는 공정을 진행해야 한다. 이때, 상기 열 처리 공정에서, 상기 제 1 접속부(130)의 적어도 일부는, 상기 진동 공간 방향으로 흘러갈 수 있으며, 이에 따라 상기 진동 공간 내로 침투할 수 있다.
따라서, 본 발명에서는, 상기 열 처리 공정에서 상기 진동 공간 방향으로 이동하는 상기 제 1 접속부(130)의 일부의 흐름을 차단하기 위해 상기 제 1 패턴부 상에 복수의 리세스(R)를 형성한다. 즉, 상기 열 처리 공정에서 상기 진동 공간 방향으로 이동하는 상기 제 1 접속부(130)의 일부는 상기 복수의 리세스(R) 내부로 이동하며, 이에 따라 상기 진동 공간 방향으로의 침투를 방지할 수 있다.
이때, 상기 제 1 패턴부의 적어도 일부는 상부 보호층에 의해 덮일 수 있다. 상기 상부 보호층은, 상기 열 처리 공정에서 상기 제 1 접속부(130)가 제 1 방향(진동 공간이 배치된 방향과 반대되는 방향)으로 이동하는 것을 방지하는 댐 역할을 할 수 있다. 다만, 상기 제 1 방향과 반대되는 제 2 방향(상기 진동 공간을 향하는 방향)에는 상기 상부 보호층이 배치되지 않으며, 이에 따라 상기 댐 기능을 하는 구성이 존재하지 않는다. 따라서, 상기 리세스(R)는 상기 제 1 패턴부의 중앙을 중심으로, 상기 제 2 방향으로 향하는 영역 상에만 선택적으로 형성될 수 있다.
예를 들어, 도 4a에서, 좌측에 위치한 제 1 패턴부의 좌측에는 상부 보호층이 배치된다. 따라서, 상기 제 1 패턴부의 중앙을 중심으로 좌측 영역에는 상기 리세스(R)가 형성되지 않을 수 있다. 또한, 상기 제 1 패턴부의 중앙을 중심으로 우측에는 상기 진동 공간이 형성되어 있다. 따라서, 상기 제 1 패턴부 중앙을 중심으로 우측 영역에는 일정 간격 이격되는 복수의 리세스(R)가 배치될 수 있다.
따라서, 본 발명에 따른 실시 예에서는 상기 제 1 패턴부의 제 1 영역(중앙을 중심으로 상기 제 1 방향에 위치한 영역)에는 상기 리세스(R)를 형성하지 않음에 따라 상기 제 1 접속부(130) 상에 상기 제 1 칩(C1)이 안정적으로 안착될 수 있도록 한다. 또한, 상기 제 1 패턴부의 제 2 영역(중앙을 중심으로 상기 제 2 방향에 위치한 영역)에만 선택적으로 상기 리세스(R)를 형성함에 따라 상기 제 2 방향으로 이동하는 제 1 접속부(130)의 흐름을 차단할 수 있다.
한편, 도 4b를 참조하면, 상기 리세스(R)는 다양한 조건으로 형성될 수 있다. 상기 조건은, 복수의 리세스(R) 사이의 간격일 수 있으며, 상기 복수의 리세스(R)가 가지는 각각의 폭일 수 있다.
도 4b의 (a)를 참조하면, 상기 복수의 리세스(R) 사이의 간격은, 상기 제 2 방향으로 갈수록 점차 감소할 수 있다. 즉, 상기 진동 공간과 가장 인접한 상기 이너 리드 패턴부의 가장자리 영역에는, 상기 제 1 접속부의 흐름을 완전히 차단할 필요가 있다. 따라서, 상기 진동 공간과 인접할수록 상기 리세스(R)의 배치 간격을 감소시킴으로써, 상기 제 1 접속부가 상기 진동 공간으로 침투할 수 있는 상황을 사전에 방지할 수 있도록 한다.
또한, 도 4b의 (b)를 참조하면, 상기 복수의 리세스(R) 가지는 각각의 폭은 서로 다를 수 있다. 즉, 상기 복수의 리세스(R)가 가지는 각각의 폭은 상기 제 2 방향으로 갈수록 점차 증가할 수 있다. 다시 말해서, 상기 복수의 리세스(R)가 가지는 각각의 폭은 상기 진동 공간과 인접할수록 클 수 있다. 따라서, 상기 진동 공간과 인접할수록 상기 리세스(R)가 가지는 폭을 증가시킴으로써, 상기 제 1 접속부가 상기 진동 공간으로 침투할 수 있는 상황을 사전에 방지할 수 있도록 한다.
한편, 상기 제 1 칩(C1)의 주위에는 제 1 사이드 몰딩부(150)가 배치될 수 있다. 상기 제 1 사이드 몰딩부(150)는 상기 지문 인식 장치의 사용 환경에서, 다양한 오염 요인으로부터 상기 제 1 칩(C1)의 동작 신뢰성이 확보될 수 있도록 한다. 이때, 상기 제 1 사이드 몰딩부(150)는 상기 제 1 칩(C1)의 하부 영역에는 배치되지 않는다. 바람직하게, 상기 제 1 사이드 몰딩부(150)는 상기 제 1 칩(C1)의 단자의 외곽 영역을 둘러싸며 배치되고, 그에 따라 상기 제 1 칩(C1)의 하부 영역의 주위를 밀폐한다. 따라서, 상기 제 1 칩(C1)의 하부 영역에는 상기 메인 기판(110)과 상기 제 1 칩(C1) 사이에 공극(AG:Air Gap)이 형성된다. 상기 공극(AG) 은 상기 제 1 칩(C1)의 동작 중에 발생하는 진동을 위해 형성된다. 즉, 상기 제 1 칩(C1)은 초음파 지문 센서이며, 그에 따라 동작 중에 진동이 발생한다. 따라서, 상기 공극(AG)은 상기 제 1 칩(C1)의 진동이 안정적으로 발생할 수 있도록 하는 공간을 확보한다.
이때, 상기 공극(AG)이 너무 넓으면, 그에 따른 지문 인식 모듈의 전체 부피가 커지는 문제가 있으며, 상기 공극(AG)이 너무 좁으면, 상기 지문 인식 센서의 동작 중에 상기 제 1 칩(C1)과 상기 메인 기판(110) 사이의 접촉에 따른 제 1 칩(C1)의 동작 신뢰성에 문제가 발생할 수 있다.
따라서, 상기 공극(AG)의 높이는 7㎛~12㎛ 사이를 가지도록 한다. 또한, 상기 공극(AG)의 높이는 8㎛~10㎛ 사이를 가지도록 한다. 바람직하게, 상기 공극(AG)의 높이는 최소 7㎛ 이상이 되도록 한다. 즉, 상기 공극(AG)의 높이가 7㎛보다 작으면, 상기 제 1 칩(C1)의 진동 공간이 충분히 확보되지 않음에 따른 문제가 발생할 수 있다. 이에 따라, 본 발명에서는 상기 패턴부(120)의 높이가 최소 7㎛ 이상이 되도록 상기 패턴부(120)를 구성하는 배선 패턴층의 두께, 제 1 도금층의 두께 및 제 2 도금층의 두께 범위를 조절한다.
또한, 상기 제 1 칩(C1)이 배치된 영역과 수직으로 중첩된 영역 상에는 적어도 하나의 통공(VP:Vent Path)이 형성된다. 상기 통공(VP:Vent Path)은 상기 공극(AG)과 연통한다. 상기 통공(VP:Vent Path)은 상기 공극(AG) 내에 충진된 가스를 외부로 배출시키기 위한 가스 배출 경로를 형성한다.
이를 위해, 상기 통공(VP:Vent Path)은 상기 공극(AG)과 연통하여, 상기 공극(AG) 내에 충진된 가스를 외부로 배출하기 위한 경로를 형성한다. 즉, 상기 통공(VP:Vent Path)은 상기 진동 공간과 수직으로 중첩된 영역 상에 위치한 상기 메인 기판(110)을 관통하여 형성된다. 이때, 상기 통공(VP:Vent Path)은 일정 간격 이격된 위치에 복수 개 배치될 수 있다. 예를 들어, 상기 통공(VP:Vent Path)은 상기 공극(AG)의 모서리 영역에 각각 배치될 수 있다.
결론적으로, 상기 제 1 칩(C1)의 동작은, 상기 공극(AG) 내에서의 상하 진동에 의해 이루어진다. 이때, 상기 공극(AG) 내에 침투하는 수분이나 제 1 접속부(130)와 같은 이물질 등은 상기 제 1 칩(C1)의 진동에 방해를 줄 수 있으며, 이에 따른 상기 제 1 칩(C1)의 동작 신뢰성에 문제가 발생할 수 있다.
이에 따라, 본 발명에서는, 상기 제 1 칩(C1)이 실장되는 상기 제 1 패턴부 상에 복수의 리세스(R)를 형성하여, 상기 제 1 접속부의 열 처리 과정에서, 상기 제 1 접속부의 일부가 상기 공극(AG) 내로 침투하는 것을 방지한다. 또한, 상기 제 1 칩(C1) 주위에는 상기 제 1 사이드 몰딩부(150)가 배치되며, 이에 따라 상기 진동 공간 내로의 수분이나 이물질 등의 침투를 차단한다. 또한, 상기 메인 기판(110) 상에는 상기 공극(AG)과 연통하는 통공(VP)이 형성되며, 이에 따라 상기 공극(AG) 내에 가스가 충진됨에 따라 발생하는 신뢰성 문제를 해결할 수 있다.
한편, 상기 제 2 오픈 영역(OA2)에는 제 2 접속부(160)가 배치된다.
즉 상기 제 2 칩(C2)을 배치하기 위해서는, 마스크(도시하지 않음)를 통해서 제 2 접속부(160)가 배치되는 영역과 대응되는 부분에만 선택적으로 열을 공급할 수 있다. 자세하게, 실시 예는 선택적인 리플로우(selective reflow) 공정을 통해서 제 2 칩(C2)을 연결하기 위한 제 2 접속부(160)가 배치되는 영역에 선택적으로 열의 공급을 할 수 있다. 자세하게, 실시 예에 따른 지문 인식 장치(100)는 상기 제 1 칩(C1)을 실장한 이후에 제 2 칩(C2)을 배치하는 경우에도, 선택적인 리플로우(selective reflow) 공정을 통한 부분적인 열 공급이 가능할 수 있다.
즉, 실시 예에 따른 제조 공정은 마스크를 통해 상기 제 1 오픈 영역(OA)이 열이 노출되는 것을 방지할 수 있다. 이에 따라, 상기 제 1 오픈 영역(OA1)에 배치되는 상기 제 2 도금층이 열 공급에 의하여 순수 주석으로부터 주석 및 구리의 합금층으로 변성되는 것을 방지할 수 있다. 이에 따라, 메인 기판(110) 상에 서로 다른 제 1 칩(C1) 및 제 2 칩(C2)을 실장하는 경우에도, 상기 제 1 오픈 영역에서 상기 제 2 도금층의 주석(Sn)의 함량은 50 원자% 이상일 수 있어, 제 1 칩(C1)의 조립(assembly)이 우수할 수 있다.
상기 제 2 접속부(160)는 금(Au)을 포함할 수 있으나, 바람직하게, 상기 제 2 접속부(160) 금(Au) 이외의 금속을 포함할 수 있다. 이에 따라, 상기 제 2 접속부(160)는 상기 제 2 접속부(160)의 하부에 위치한 상기 제 2 패턴부의 제 2 도금층이 순수 주석이 아닌 경우에도, 상기 제 2 칩(C2)과의 조립 성능이 우수할 수 있다. 또한, 상기 제 2 접속부(160)는 금(Au) 이외의 금속을 포함할 수 있어, 제조 비용을 저감시킬 수 있다.
예를 들어, 상기 제 2 접속부(160)는 구리(Cu), 주석(Sn), 알루미늄(Al), 아연(Zn), 인듐(In), 납(Pb), 안티몬(Sb), 비스무트(bi), 은(Ag), 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
상기 제 2 접속부(160)는 솔더 범프일 수 있다. 상기 제 2 접속부(160)는 솔더 볼일 수 있다. 상기 리플로우 공정의 온도에서 솔더볼은 용융될 수 있다.
실시 예에 따른 메인 기판(110)에 하나의 제 2 칩(C2)을 배치하기 위해서는 복수 개의 상기 제 2 접속부(160)가 상기 제 2 칩(C2) 및 상기 제 2 도금층(132) 사이에 배치될 수 있다.
상기 리플로우 공정의 온도에서, 제 2 칩(C2)은 제 2 접속부(160)를 통해 상기 제 2 오픈 영역(OA2) 상의 제 2 도금층(132)과 우수한 본딩이 가능할 수 있다.
실시 예에 따른 지문 인식 장치(100)는 상기 제 1 오픈 영역에서 제 1 접속부(150)를 통해 상기 제 1 칩(C1)의 연결이 우수한 동시에, 제 2 오픈 영역에서 제 2 접속부(160)를 통해 상기 제 2 칩(C2)의 연결이 우수할 수 있다.
한편, 상기 제 2 칩(C2)의 주위에는 제 2 사이드 몰딩부(170)가 배치될 수 있다. 상기 제 2 사이드 몰딩부(170)는 다양한 오염 요인으로부터 상기 제 2 칩(C2)의 동작 신뢰성이 확보될 수 있도록 한다. 이때, 상기 제 2 사이드 몰딩부(170)는 상기 제 1 사이드 몰딩부와는 다르게 상기 제 2 칩(C2)의 하부 영역을 모두 채우며 배치될 수 있다. 따라서, 상기 제 2 사이드 몰딩부(170)는 상기 제 2 칩(C2)의 장착 견고성을 향상시킬 수 있다.
한편, 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이는 제 1 거리 만큼 이격된다. 이때, 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이의 거리를 가까울수록 신호 처리에 있어 유리하다. 즉, 상기 제 2 칩(C2)과 제 3 칩(C3) 사이의 거리가 멀어지면, 그만큼 신호 배선의 길이가 길어지고, 이에 따른 배선 저항의 상승으로 인해 신호 전달 손실이 발생하게 된다. 그러나, 상기 제 2 칩과 제 3 칩(C3) 사이의 거리가 너무 인접하는 경우, 상기 제 2 칩(C2)과 제 3 칩(C3) 사이의 실장 과정에서 신뢰성 문제가 발생할 수 있다. 즉 일반적으로 상기 제 2 칩(C2)이 실장된 이후에 상기 제 3 칩(C3)의 실장 공정을 진행한다. 이때, 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이의 거리가 너무 인접한 경우, 상기 제 3 칩(C3)의 본딩 시에, 상기 본딩이 완료된 제 2 접속부(160)가 녹는 현상이 발생하며, 이에 따른 제 2 칩(C2)의 위치가 틀어지는 문제가 발생하게 된다. 따라서, 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이의 거리는 최소 1.0mm가 되도록 하여, 상기 발생할 수 있는 문제점을 해결할 수 있도록 한다.
또한, 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이의 거리가 5mm를 초과하는 경우, 상기 제 2 칩(C2)과 제 3 칩(C3) 사이의 신호에 손실이 발생할 수 있다. 상기 제 2 칩(C2)과 상기 제 3 칩(C3) 사이의 거리는 1.0mm 내지 5mm 사이의 범위를 가지도록 한다. 예를 들어, 상기 거리는 1.0mm 내지 3mm 사이 일수 있다. 예를 들어 상기 거리는 1.0mm 내지 1.5mm 사이 일수 있다.
한편, 도 11를 참조하면, 상기 지문 인식 장치(100)에 장착된 제 1 칩(C1)은 디스플레이 패널(30)과 접촉할 수 있다. 바람직하게, 상기 제 1 칩(C1)의 상면에는 접착층(50)이 배치될 수 있다. 그리고, 상기 제 1 칩(C1)은 상기 접착층(50)에 의해 상기 디스플레이 패널(30)의 하면에 부착될 수 있다. 이를 통해 디스플레이의 유효 영역을 최대한 확보하는 디바이스를 제작할 수 있다. 이때, 상기 접착층(50)은 초음파 임피던스 매칭 기능을 수행할 수 있다.
또한, 이와 다르게, 상기 제 1 칩(C1)은 디스플레이 패널(30) 위에 위치한 커버 윈도우(70)와 접촉할 수 있다. 바람직하게, 상기 커버 윈도우(70)의 적어도 일 영역은 상기 디스플레이 패널(30)과 수직으로 중첩되지 않을 수 있다. 바람직하게, 상기 커버 윈도우(70)의 적어도 일 영역은 영상이 표시되지 않은 비유효 영역을 포함할 수 있으며, 이에 따라 상기 제 1 칩(C1)은 상기 커버 윈도우(70)의 비유효 영역 하부에 부착될 수 있다.
이에 따라, 상기 디스플레이 패널(30) 또는 상기 커브 윈도우(70) 및 상기 지문 인식 장치(100)는 상기 접착층(50)을 사이에 두고 상, 하로 합착될 수 있다. 이를 통해 디스플레이를 통해 전달되는 지문신호의 왜곡을 최소화시킬 수 있다. 한편, 상기 커버 윈도우(70)는 글라스 필름일 수 있다.
상기 지문 인식 장치(100)의 일단과 반대되는 타단에는 제 4 패턴부가 배치되고, 상기 제 4 패턴부 상에는 메인보드(40)가 부착될 수 있다. 상기 제 4 패턴부 상에는 접착층(50)이 배치되고, 상기 접착층에 의해 상기 메인보드(40)가 부착될 수 있다. 자세하게, 상기 접착층(50)의 상면에는 메인보드(40)가 배치되고, 상기 접착층(50)의 하면에는 상기 지문 인식 장치(100)의 제 4 패턴부가 배치될 수 있다. 이에 따라, 상기 메인보드(40) 및 상기 지문 인식 장치(100)는 상기 접착층(50)을 사이에 두고 상, 하로 합착될 수 있다. 상기 메인보드(40) 및 상기 제 4 패턴부 사이에 위치한 상기 접착층(50)은 전도성 물질을 포함할 수 있다. 상기 접착층(50)은 전도성 입자가 접착 물질 내에 분산된 것일 수 있다. 예를 들어, 상기 접착층(50)은 이방성 전도성 필름(ACF)일 수 있다. 이에 따라, 상기 접착층(50)은 상기 지문 인식 장치(100) 및 상기 메인보드(40) 사이의 전기적인 신호를 전달함과 별도의 구성요소를 안정적으로 연결할 수 있다.
한편, 이와 다르게 상기 제 1 칩(C1) 위에 배치되는 접착층(50)은 OCA(Optical clear adhesive)로 PET 기반의 투명 접착층을 포함할 수 있다.
한편, 상기 디스플레이 패널(30)은 하부 기판 및 상부기판을 포함할 수 있다.
상기 디스플레이 패널이 액정표시 패널인 경우, 상기 디스플레이 패널(30)은 박막트랜지스터(Thin Film Transistor, TFT)와 화소 전극을 포함하는 하부기판과 컬러 필터층들을 포함하는 상부 기판이 액정층을 사이에 두고 합착된 구조로 형성될 수 있다.
또한, 상기 디스플레이 패널(30)은 박막트랜지스터, 칼라필터 및 블랙매트릭스가 하부기판에 형성되고, 상부 기판이 액정층을 사이에 두고 상기 하부 기판과 합착되는 COT(color filter on transistor)구조의 액정표시패널일 수도 있다.
또한, 상기 디스플레이 패널(30)이 액정 표시 패널인 경우, 상기 디스플레이 패널(30) 하부에서 광을 제공하는 백라이트 유닛을 더 포함할 수 있다.
상기 디스플레이 패널(30)이 유기전계발광표시 패널인 경우, 상기 디스플레이 패널(30)은 별도의 광원이 필요하지 않은 자발광 소자를 포함한다. 상기 디스플레이 패널(30)은 하부기판 상에 박막트랜지스터가 형성되고, 상기 박막트랜지스터와 접촉하는 유기발광소자가 형성된다. 상기 유기발광소자는 양극, 음극 및 상기 양극과 음극 사이에 형성된 유기발광층을 포함할 수 있다. 또한, 상기 유기발광소자 상에 인캡슐레이션을 위한 봉지 기판 / 배리어 기판 역할을 하는 상부 기판을 더 포함할 수 있다. 상기 상부 기판은 Rigid 할 수도 있고 Flexible 할 수도 있다.
또한, 상기 커버 윈도우(70) 하부에 편광판을 더 포함할 수 있다. 상기 편광판은 선 편광판 또는 외광 반사 방지 편광판 일 수 있다. 예를 들면, 상기 디스플레이 패널(30)이 액정표시패널인 경우, 상기 편광판은 선 편광판일 수 있다. 또한, 상기 디스플레이 패널(30)이 유기전계발광표시패널인 경우, 상기 편광판은 외광 반사 방지 편광판 일 수 있다.
상기 지문인식 모듈과 지문을 제공하는 사람의 손 사이에 이처럼 많은 층들이 존재함으로 인해 수신 신호가 약할 수 있다. 이에 따라, 상기 지문 인식 장치(100)를 구성하는 제 1 칩(C1)과 상기 제 2 칩(C2)이 상기 비아 홀을 통해 직접 연결될 수 있도록 하여, 상기 신호 전송 라인의 길이를 최소화하고, 이에 따른 수신 신호의 손실을 방지할 수 있다.
이하에서는, 도 5 내지 도 10을 참조하여, 상기 제 1 칩(C1) 및 상기 제 1 칩(C1)과 인터포저 사이의 연결 관계에 대해 구체적으로 설명하기로 한다.
도 5는 실시 예에 의한 초음파 지문 센서의 사시도이고, 도 6a는 도 5에 도시된 송신부의 일 실시 예에 의한 단면도이며, 도 6b는 도 6a에 도시된 송신부의 평면도이고, 도 6c는 도 5에 도시된 수신부의 일 실시 예에 의한 단면도이며, 도 6d 및 도 6e는 도 6c의 수신부의 평면도이고, 도 6f는 도 6e를 A-A` 및 B-B`를 따라 절단한 단면도이며, 도 7은 실시 예에 의한 메인 기판(110), 송신부 및 수신부의 배치 관계를 나타낸 평면도이고, 도 8은 실시 예에 의한 메인 기판과 송신부 사이의 연결 관계를 나타낸 도면이며, 도 9는 실시 예에 의한 메인 기판과 수신부 사이의 연결 관계를 나타낸 도면이고, 도 10은 본 발명의 다른 실시 예에 따른 초음파 지문 센서의 구조를 나타낸 단면도이다.
이하, 실시 예에 의한 초음파 지문 센서(200)(상기에서 설명한 제 1 칩(C1))는 데카르트 좌표계(x축, y축, z축)를 이용하여 설명하지만, 다른 좌표계에 의해서도 이를 설명할 수 있음은 물론이다. 데카르트 좌표계에 의하면, x축, y축, z축은 서로 직교하지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, x축, y축, z축은 서로 교차할 수도 있다.
실시 예에 따른 초음파 지문 센서(200)는 송신부(210) 및 수신부(220)를 포함할 수 있다.
수신부(220)는 대상물(미도시)에서 반사된 초음파(USR)를 수신하는 역할을 한다. 이를 위해, 수신부(220)는 압전 부재 및 복수의 수신 전극을 포함할 수 있다. 복수의 수신 전극은 압전 부재의 상면 또는 하면 중 적어도 한 곳에 서로 이격 배치되되, 일 방향(예를 들어, Y축 방향)을 따라 나란히 배치될 수 있다.
이때, 수신부(220)에서 수신된 초음파(USR)에 상응하는 전기적인 신호를 이용하여, 초음파를 반사한 대상물의 이미지를 생성할 수 있다. 이때, 생성되는 이미지의 해상도에 따라 수신부(220)에 포함된 수신 전극의 개수가 달라질 수 있다.
송신부(210)는 수신부(220)와 두께방향(예를 들어, z축 방향)으로 적어도 일부가 중첩되도록 배치되며, 초음파(UST)를 송신하는 역할을 한다. 이를 위해, 송신부(210)는 압전 부재 및 복수의 송신 전극을 포함할 수 있다. 상기 송신부(210)를 구성하는 복수의 송신 전극은 압전 부재의 하면에 배치될 수 있으며, 일 방향(예를 들어, X축 방향)을 따라 나란히 배치될 수 있다. 이때, 상기 송신 전극이 배치되는 방향은 상기 수신 전극이 배치되는 방향과 상이한, 즉 평면상에서 교차되도록 배치되는 것이 바람직하다. 예를 들어, 수신 전극이 배치되는 방향과 송신 전극이 배치되는 방향은 평면(예컨대, X-Y 평면) 상에서 직교할 수도 있고, 직교하지 않도록 교차할 수도 있다.
상기 수신부(220)는 송신부(210)에서 초음파(UST)가 송신되는 방향에 배치될 수 있다. 이에 따라, 송신부(210)에서 송신되는 초음파(UST)는 수신부(220)를 거쳐 대상물까지 진행한 후 대상물에서 반사되며, 반사된 초음파(USR)가 수신부(220)에서 수신될 수 있다.
한편, 도면 상에는 송신부(210)가 수신부(220)의 하부에 배치되는 것으로 설명하였으나, 이는 일 실시 예에 불과할 뿐, 상기 송신부(210)의 위치와 수신부(220)의 위치는 서로 바뀔 수도 있다. 이 경우, 송신부(210)에서 송신되는 초음파(UST)는 대상물에서 반사되며, 반사된 초음파는 다시 송신부(210)를 거쳐 수신부(220)에서 수신될 수 있다.
또한, 상기 송신부(210) 및 수신부(220) 중 적어도 어느 하나에는 공통 전극(225)이 배치될 수 있다. 상기 공통 전극(225)은 상기 송신부(210)의 압전 부재 상에 배치될 수 있고, 이와 다르게 상기 수신부(220)의 압전 부재 상에 배치될 수 있다. 바람직하게, 상기 송신부(210)는 상기 수신부(220)의 압전 부재 상에 배치될 수 있다. 상기 공통 전극(225)는 상기 수신부(220)의 수신 전극과, 상기 송신부(210)의 송신 전극의 역할을 함께 수행할 수 있다. 상기 공통 전극(225)은 판상형으로 형성될 수 있다.
바람직하게, 상기 송신부(210)는 상부 송신 전극과 하부 송신 전극을 포함하고, 수신부(220)는 상부 수신 전극과 하부 수신 전극을 포함해야 한다. 이때, 본 발명에서의 상기 송신부(210)는 상부 송신 전극 및 하부 송신 전극 중 어느 하나만을 포함하고, 상기 수신부(220)는 상기 상부 수신 전극 및 하부 수신 전극 중 어느 하나만을 포함할 수 있다. 그리고, 상기 하나의 공통 전극(225)은 상기 송신부(210)의 상부 송신 전극 또는 하부 송신 전극의 역할과, 상기 수신부(220)의 상부 수신 전극 또는 하부 수신 전극의 역할을 함께 수행한다.
도 6a 및 도 6b에서와 같이, 송신부(210)는 제 1 기판(211), 제 1 압전 부재(212) 및 복수의 송신 전극(215)을 포함한다.
상기 제 1 압전 부재(212)는 평면(즉, X-Y 평면) 상에서 장축(여기서는 Y축)과 단축(여기서는 X축)을 각각 가지며, 단축 방향으로 나란하되 장축 방향으로 서로 이격되어 배치되는 복수의 압전 빔(Beam) 또는 압전 바(bar) 형태일 수 있다. 이하, 편의상 제 1 압전 부재(212)는 “복수의 압전 빔(212)” 또는 “복수의 압전 바(212)”란 용어와 혼용하기로 한다.
이러한 압전 빔(Beam)은 2-2 콤포지트(composite) 구성을 가질 수 있다. 즉, 빔(Beam) 형태의 압전 부재는 장축 방향으로 가장 큰 길이 성분을 가지나, 전극은 비교적 짧은 수직 방향으로 서로 대면하도록 배치되어 분극은 수직방향으로 발생하게 되는 구조를 가질 수 있다.
복수의 제 1 압전 부재(212) 사이에는 제 1 충진 부재(213)가 충진되어 배치될 수 있다. 제 1 충진 부재(213)는 제 1 압전 부재(212)를 서로 지지하면서 연결하며 임의의 제 1 압전 부재(212)에서 초음파가 방출될 때 진동을 흡수하여 인접한 압전 빔으로 진동이 전파되는 것을 방지하는 역할도 수행할 수 있다. 제 1 충진 부재(213)는 폴리머(polymer) 또는 레진(resion) 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 한편, 제 1 압전 부재(212))의 수직 방향(예를 들어, Z축 방향)의 두께는 50㎛ 내지 300㎛, 바람직하게는 50㎛ 내지 100㎛일 수 있으나, 실시 예는 이에 국한되지 않는다. 또한, 제 1 압전 부재(212)의 단축 방향(즉, X축) 길이는 20㎛ 내지 300㎛, 바람직하게는 20㎛ 내지 50㎛일 수 있으며, 제 1 압전 부재(212) 간의 단축 방향으로의 이격 거리, 즉, 제 1 충진 부재(213)의 폭은 10㎛ 내지 200㎛, 바람직하게는 10㎛ 내지 40㎛일 수 있으나, 실시예는 이에 국한되지 않는다.
또한, 복수의 송신 전극(215)은 제 1 압전 부재(212)의 평면 형상에 대응되도록 배치될 수 있다. 즉, 복수의 송신 전극(215)은 상기 복수의 제 1 압전 부재(212)의 하면에 각각 배치되며, 일 방향으로 이격되어 나란히 배치될 수 있다.
이하에서는 2-2 콤포지트 구성의 압전 바가 1-3 콤포지트 구성에 비해 갖는 장점을 설명한다. 2-2 콤포지트 구성을 갖는 압전 바는, 특히 제조 과정에서의 가공 효율성 상의 이점을 갖는다.
예를 들어, 압전 바의 제조 과정은 압전 부재로서 압전 세라믹(PZT) 소결체를 형성하고, 소결체를 다이싱(Dicing)한 후, 다이싱으로 발생한 사이 공간에 충진 부재를 채우는 과정을 수행할 수 있다.
이 경우 압전바의 높이를 압전바의 폭 보다 크게하여, 압전 물질의 높이 방향으로의 분극을 극대화 할 수 있다. 이 때, 소결체를 가로 및 세로 방향으로 모두 다이싱 하면 1-3 composite 구성이 되고, 소결체를 가로 또는 세로 중 어느 하나의 방향으로 다이싱하면 2-2 composite 구성이 된다.
압전 초음파 변환 장치 또는 이를 이용하는 생체 정보 측정 장치 등에서는 높은 해상도를 요구하는 경우가 있다. 이를 구현하기 위해서 복수개의 압전 바 간의 간격 및 압전 바 자체의 폭이 좁아지도록 구성하는 것이 바람직하다. 그런데, 소결체는 비교적 작은 결정립 크기를 가지기 때문에, 1-3 composite 구성으로 제조하는 경우 좁은 압전 바의 폭 및 간격을 유지하면서 가로 및 세로 방향으로 모두 다이싱을 해야 한다. 이러한 경우, 특정 부분의 압전바 형상이 불완전하여 충분한 압전특성 또는 전압 출력 특성을 가질 수 없게 되거나 또는 각각의 압전바가 소결체에서 분리되어 원하는 형상을 얻을 수 없는 경우가 발생할 수 있다. 따라서, 1-3 콤포지트 구성보다 2-2 콤포지트 구성이 보다 높은 수율을 얻을 수 있는 장점이 있다.
한편, 도 6c 및 도 6d에서와 같이, 수신부(220)는 제 2 기판(221), 제 2 압전 부재(222), 복수의 수신 전극(224) 및 공통 전극(225)을 포함한다.
보다 상세히, 제 2 압전 부재(222)는 판상형으로 사각형 단면 형상을 가질 수 있다. 또한, 복수의 수신 전극(224)은 상기 제 2 압전 부재(222)의 하면에서 서로 이격되되, 한 방향(예컨대, X축 방향)을 따라 나란히 배치될 수 있다. 여기서 제 2 압전 부재(222)의 수직 방향(예를 들어, Z축 방향) 두께는 10 내지 100㎛일 수 있으나, 실시 예는 이에 국한되지 않는다. 한편, 상기 복수의 제 2 압전 부재(222)의 사이에는 제 2 충진 부재(223)가 배치될 수 있다.
또한, 복수의 송신 전극(224)의 x축 방향 폭은 20 내지 300㎛일 수 있으며, 서로 인접한 송신 전극(224) 간의 이격 거리는 10 내지 200㎛일 수 있으나, 실시예는 이에 국한되지 않는다.
한편, 상기 제 2 압전 부재(222)의 상면에는 공통 전극(225)이 배치될 수 있다.
상기 공통 전극(225)은 상기 제 2 압전 부재(222)의 상면에 판상형을 가지며 배치될 수 있으며, 상기 제 2 압전 부재(222) 및 상기 제 2 충진 부재(223)의 상면을 덮으며 배치될 수 있다.
한편, 도 6f에서와 같이, 상기 복수의 송신 전극(224) 및 상기 공통 전극(225)은 상기 제 2 기판(221)과 전기적으로 연결된다. 이때, 상기 송신 전극(224)은 상기 제 2 기판(221) 위에 배치될 수 있으며, 이에 따라 상기 제 2 기판(221)과 직접 연결될 수 있다. 또한, 상기 공통 전극(225)은 상기 제 2 압전 부재(222) 및 상기 제 2 충진 부재(223) 위에 배치될 수 있다. 따라서, 상기 공통 전극(225)은 상기 제 2 압전 부재(222) 및 상기 제 2 충진 부재(223) 상면에 배치되는 제 1 부분과, 상기 제 2 충진 부재(223) 측면에 배치되는 제 2 부분을 포함할 수 있다. 그리고, 상기 공통 전극(225)의 상기 제 2 부분은 상기 제 2 기판(221)과 전기적으로 연결될 수 있다.
이때, 상기 공통 전극(225)의 상기 제 2 부분은 상기 제 2 압전 부재(222)와 접촉하지 않을 수 있다. 즉, 상기 제 2 부분은 상기 제 2 충진 부재(223)의 상면에 일부가 배치되고, 상기 제 2 충진 부재(223)의 측면에 나머지 일부가 배치되어 상기 공통 전극(225)의 제 1 부분과 상기 제 2 기판(221)을 전기적으로 연결할 수 있다.
이를 위해, 상기 제 2 기판(221)에는 상기 수신 전극(224) 및 상기 공통 전극(225)과 연결되는 복수의 패드(226)가 형성된다. 상기 복수의 패드(226)는 상기 제 2 기판(221)의 상면 및 하면에 각각 배치될 수 있다. 상기 복수의 패드(226) 중 상기 제 2 기판(221)의 상면에 배치된 패드는 상기 수신 전극(224) 및 상기 공통 전극(225)과 연결되는 패드이다. 그리고, 상기 제 2 기판(221)의 하면에 배치된 패드는 상기 메인 기판(110) 상에 배치된 패턴부(120)와 전기적으로 연결되는 패드이다. 한편, 상기 제 2 기판(221)에는 상기 제 2 기판(221)의 상면 및 하면에 각각 배치된 패드들을 상호 전기적으로 연결하는 복수의 비아 홀(VH5, VH6)이 형성된다.
한편, 도 7에서와 같이, 상기 송신부(210) 및 수신부(220)는 상기 메인 기판(110) 위에 서로 다른 방향으로 배치될 수 있다. 즉, 송신부(210)는 상기 메인 기판(110) 위에 제 1 방향(예를 들어, X축 방향)으로 배치될 수 있다. 그리고, 수신부(220)는 상기 메인 기판(110) 위에 상기 제 1 방향과 교차하는 제 2 방향(예를 들어, Y축 방향)으로 배치될 수 있다.
또한, 상기 제 1 압전 부재(212) 및 상기 제 2 압전 부재(222)는 압전 세라믹(예를 들어, PZT), 압전 단결정(예를 들어, PMN-PT 또는 PMN-PZT), 압전폴리머(예를 들어, PVDF, PVDF-TrFE, PVDF-TrFE-CTFE), 압전복합체(예를 들어, PVDF계열+PZT) 또는 압전후막재료(예를 들어, PZT, AlN) 중 적어도 하나를 포함할 수 있다. 특히, 수신부에 적용되는 제 2 압전 부재는 수신영역 전체가 일체로 형성되는 압전 물질이 사용될 수 있으므로, 두께가 약 10㎛ 내지 30㎛인 판상 또는 박막 형태의 압전폴리머가 적용될 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 예를 들어, 제 1 압전 부재(212)는 압전 세라믹(예를 들어, PZT) 또는 압전단결정(예를 들어, PMN-PT 또는 PMN-PZT) 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 상기 제 2 압전 부재(222)에 압전폴리머, 압전복합체 등 상대적으로 압전상수가 우수한 재료를 사용하고, 제 1 압전 부재(212)에 압전 세라믹, 압전 단결정 등 상대적으로 전압출력 상수가 높은 재료를 사용하여 송신 및 수신 성능을 향상시킬 수 있다.
또한, 송신 전극(215) 및 수신 전극(224), 그리고 공통 전극(225) 각각은 도전성을 갖는 물질로서, 패터닝될 수 있는 물질일 수 있다. 예를 들어, 송신 전극(215) 및 수신 전극(224), 그리고 공통 전극(225) 각각은 크롬(Cr), 니켈(Ni), 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 또는 이들의 합금 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
한편, 도 8을 참조하면, 상기 송신부(210) 및 수신부(220)를 포함하는 초음파 지문 센서(200)는 상기 메인 기판(110) 위에 부착될 수 있다. 바람직하게, 상기 송신부(210)를 구성하는 제 1 기판(211)과, 상기 수신부(220)를 구성하는 제 2 기판(221)은 상기 메인 기판(110)의 패턴부(120) 상에 배치될 수 있다. 이를 위해, 상기 제 1 기판(211)의 상면 및 하면에는 상기 송신부(210)의 송신 전극(215)과 연결되는 패드(216)들이 배치된다. 그리고, 상기 제 1 기판(211)에는 상기 제 1 기판(211)의 상면 및 하면에 각각 배치된 패드(216)들을 전기적으로 연결하는 비아 홀(VH7, VH8)가 형성된다.
한편, 상기 제 1 기판(211)의 하면에 배치된 패드들은 상기 메인 기판(110)의 상면에 배치된 제 1 패턴부 상에 배치된다. 이때, 상기 제 1 기판(211)의 하면에 배치될 패드들과 상기 제 1 패턴부 사이에는 상기 제 1 접속부(130)가 위치한다. 따라서, 상기 제 1 패턴부(120)와 상기 패드들은 상기 제 1 접속부(130)를 통해 직접 연결된다.
이때, 상기 제 1 기판(211)은 상기 초음파 지문 센서(200)의 최하부에 위치한다. 따라서, 상기 제 1 기판(211)은 상기 메인 기판(110) 상에 편평한 형태로 배치되어 상기 제 1 패턴부와 전기적으로 연결될 수 있다.
한편, 도 9를 참조하면, 상기 수신부(220)를 구성하는 제 2 기판(221)은 상기 메인 기판(110)의 패턴부(120) 상에 배치될 수 있다. 이를 위해, 상기 제 2 기판(221)의 상면 및 하면에는 상기 수신부(220)의 수신 전극(224)과 연결되는 패드(226)들이 배치된다. 그리고, 상기 제 2 기판(221)에는 상기 제 2 기판(221)의 상면 및 하면에 각각 배치된 패드(226)들을 전기적으로 연결하는 비아 홀(VH5, VH6)가 형성된다.
한편, 상기 제 2 기판(221)의 하면에 배치된 패드들은 상기 메인 기판(110)의 상면에 배치된 제 1 패턴부 상에 배치된다. 이때, 상기 제 2 기판(221)의 하면에 배치될 패드들과 상기 제 1 패턴부 사이에는 상기 제 1 접속부(130)가 위치한다. 따라서, 상기 제 1 패턴부(120)와 상기 패드들은 상기 제 1 접속부(130)를 통해 직접 연결된다.
이때, 상기 제 2 기판(211)은 상기 초음파 지문 센서(200) 상에서 상기 송신부(210) 위에 배치된다. 따라서, 상기 제 1 기판(211)과는 다르게, 상기 메인 기판(110)의 제 1 패턴부와 상기 제 2 기판(221) 사이에는 일정 높이 차가 존재한다. 그러나, 상기 초음파 지문 센서(200)의 두께가 슬림하기 때문에, 상기 제 2 기판(221)과 상기 메인 기판(110) 사이의 단차도 매우 작을 것이다. 이때, 상기 제 2 기판(221)은 플렉서블한 재질로 형성된다. 이에 따라, 상기 제 1 기판(211)이 상기 메인 기판(110)의 상기 제 1 패턴부 상에 본딩된 상태에서, 상기 제 2 기판(221)의 양단부는 하측 방향으로 일정 곡률을 가지며 배치된다. 따라서, 상기 제 2 압전 부재(222)의 양단부에 배치되는 패드(226)들은 상기 제 1 접속부를 통해 상기 메인 기판(110)의 상기 제 1 패턴부 상에 용이하게 부착될 수 있다.
한편, 상기 송신부(210)의 송신 전극(215)과, 상기 수신부(220)의 수신 전극(224) 및 공통 전극(225)은 하나의 제 1 기판(211)과 전기적으로 연결될 수 있다.
즉, 도 10을 참조하면, 제 1 기판(211)의 상면에는 송신부(210)의 송신 전극(215)과 연결되는 제 1 패드와, 상기 수신부(220)의 수신 전극(224)과 연결되는 제 2 패드와, 상기 수신부(220)의 공통 전극(225)과 연결되는 제 3 패드를 포함할 수 있다. 그리고, 상기 제 1 패드는 비아 홀(VH9)을 통해 상기 제 1 기판(211)의 하면에 배치된 패드와 연결될 수 있다. 또한, 상기 제 2 패드는 상기 송신부(210)의 제 1 압전 부재(212) 또는 제 1 충진 부재(213)를 관통하며 배치되는 비아 홀(215)을 통해 상기 수신부(220)의 수신 전극(224)과 전기적으로 연결될 수 있다. 그리고, 상기 제 2 패드는 비아 홀(VH10)을 통해 상기 제 1 기판(211)의 하면에 배치된 패드와 연결될 수 있다. 또한, 상기 공통 전극(225)은 상기 수신부(220)의 제 2 충진 부재(223) 및 상기 송신부(210)의 제 1 충진 부재(213)의 측면을 따라 연장되는 상기 공통 전극(225)의 제 2 부분을 통해 상기 공통 전극(225)과 전기적으로 연결될 수 있다. 그리고, 상기 제 3 패드는 비아 홀(VH11)을 통해 상기 제 1 기판(211)의 하면에 배치된 패드와 전기적으로 연결될 수 있다. 따라서, 본 발명의 다른 실시 예에 따르면, 상기 제 1 기판(211)의 하면에는 상기 송신부(210)의 송신 전극(215), 상기 수신부(220)의 수신 전극(224) 및 상기 수신부(220)의 상기 공통 전극(225)과 연결되는 패드들이 각각 배치된다. 따라서, 상기 제 1 기판(211)을 상기 메인 기판(110)의 상기 제 1 패드부 상에 본딩하는 것으로, 상기 초음파 지문 센서(200)를 상기 메인 기판(110) 상에 용이하게 실장할 수 있다. 이때, 상기 제 1 압전 부재(212) 및 제 1 충진 부재(213) 위에는 보호 부재(227)가 배치될 수 있고, 상기 수신 전극(224)은 상기 보호 부재(227) 상에 배치될 수 있다.
한편, 상기와 같은 초음파 지문 센서(200)는 모바일 전화, 멀티미디어 인터넷 휴대 전화, 이동용 텔레비젼 수상기, 무선 장치, 스마트 폰, 블루투스 장치, 휴대 정보 단말기(PDA), 무선 전자 메일 수신기, 휴대용 컴퓨터, 넷북(netbook), 노트북, 스마트북, 테블릿(tablets), 핸드라이팅 계수기(handwriting digitizers), 지문 검사기, 프린터, 복사기, 스캐너, 팩시밀리 장치, GPS 수신기, GPS 네비게이터, 카메라, 디지털 미디어 플레이어(예를 들어, MP3), 캠코더, 게임 콘솔, 손목 시계, 벽시계, 계산기, 텔레비젼 모니터, 평판형 디스플레이, 전자 판독기(예를 들어, e-readers), 휴대용 건강 (모니터링) 장치, 컴퓨터 모니터, 자동차용 디스플레이 장치(주행계 및 속도계 포함), 조종석 제어 장치나 디스플레이 장치, 카메라 뷰 디스플레이(camera view display)(예를 들어, 자동차용 블랙 박스), 전자 사진기, 전자 광고판, 프로젝터, 전자 레인지(microwave), 냉장고, 스테레오 시스템, 카셋트 리코더나 플레이어, DVD 플레이어, CD 플레이어, VCR, 라디오, 휴대용 메모리 칩, 세탁기, 드라이, 주차 미터, 패키징(packaging)(EMS, MEMS 등), 심미적 구조 장치(예를 들어, 보석 가게나 옷가게 등에서 사용되는 영상 표시 장치) 등의 전자 기기에 포함될 수 있으나, 실시 예는 이에 국한되지 않는다.
구체적으로, 전술한 실시 예에 의한 초음파 지문 센서(200)는 생체 감지, 영상, 터치 및 제스쳐 인식용 전기적 센서 어레이 또는 쌍방향 디스플레이 등에 적용될 수 있다.
더욱 구체적으로, 실시 예에 의한 초음파 지문 센서(200)는 생체 감지 장치, 제스쳐 검사 장치, 마이크로폰, 스피커, 초음파 영상 장치, 초음파 화학적 센서, 초음파 터치 패드 등에 적용될 수 있다. 예를 들어, 생체 감지 장치로서, 초음파 지문 센서뿐만 아니라, 초음파 표피나 진피 센서, 피부의 팽팽한 정도나 피부의 손상 정도를 인식하는 초음파 피부 상태 센서 등이 있다.
한편, 실시 예에 따른 지문 인식 장치(100)는 양면에 미세한 피치의 패턴부(120)를 구현할 수 있어, 고해상도의 디스플레이부를 가지는 전자 디바이스에 적합할 수 있다.
도 12를 참조하면, 실시 예에 따른 지문 인식 장치(100)는 베젤을 축소할 수 있으므로, 에지 디스플레이에 사용될 수 있다.
예를 들어, 도 13을 참조하면, 실시 예에 따른 지문 인식 장치(100)는 휘어지는 플렉서블(flexible) 전자 디바이스에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.
도 14를 참조하면, 실시 예에 따른 지문 인식 장치(100)은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 실시 예에 따른 지문 인식 장치(100)를 포함하는 전자 디바이스는 슬림화, 소형화 또는 경량화될 수 있다.
도 15를 참조하면, 실시 예에 따른 지문 인식 장치(100)는 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자 디바이스에 사용될 수 있다.
상술한 실시 예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 메인 기판;
    상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층;
    상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 제 2 패턴부;
    상기 메인 기판의 하면에 배치되며, 상기 보호층의 제 3 오픈 영역을 통해 노출된 제 3 패턴부;
    상기 메인 기판의 하면에 배치되어 상기 보호층의 제 4 오픈 영역을 통해 노출되고, 메인 보드와 연결되는 제 4 패턴부;
    상기 제 1 패턴부 상에 배치되는 제 1 접속부;
    상기 제 2 패턴부 상에 배치되는 제 2 접속부;
    상기 제 3 패턴부 상에 배치되는 제 3 접속부; 및
    상기 제 1 접속부 상에 배치되며, 상기 제1 접속부를 통해 상기 제 1 패턴부와 직접 연결되는 제 1 칩;
    상기 제 2 접속부 상에 배치되며, 상기 제2 접속부를 통해 상기 제 2 패턴부와 연결되는 제 2 칩;
    상기 제 3 접속부 상에 배치되며, 상기 제 3 패턴부와 연결되는 적어도 하나의 제 3 칩;
    상기 메인 기판을 관통하며 배치되고, 상면이 상기 제 1 패턴부와 직접 연결되고, 하면이 상기 제 2 패턴부와 연결되는 비아 홀을 포함하는
    지문 인식 장치.
  2. 제 1항에 있어서,
    상기 제 1 칩이 배치된 상기 메인 기판의 상면의 적어도 일부는,
    상기 제 2 칩이 배치된 상기 메인 기판의 하면의 적어도 일부와 수직 방향으로 중첩되는
    지문 인식 장치.
  3. 제 1항에 있어서,
    상기 제 1 칩은, 초음파 지문 센서이고,
    상기 제 2 칩은 주문형 집적 회로인
    지문 인식 장치.
  4. 제 3항에 있어서,
    상기 적어도 하나의 제 3 칩은,
    다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 하나를 포함하는
    지문 인식 장치.
  5. 제 3항에 있어서,
    상기 초음파 지문 센서는,
    상기 메인 기판 상에 제 1 방향으로 배치되는 송신부와,
    상기 송신부 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 수신부를 포함하는
    지문 인식 장치.
  6. 메인 기판;
    상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층;
    상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 제 2 패턴부;
    상기 제 1 패턴부 상에 배치되는 제 1 접속부;
    상기 제 2 패턴부 상에 배치되는 제 2 접속부;
    상기 제 1 접속부 상에 배치되며, 상기 제1 접속부를 통해 상기 제 1 패턴부와 연결되는 제 1 칩;
    상기 제 2 접속부 상에 배치되며, 상기 제2 접속부를 통해 상기 제 2 패턴부와 연결되는 제 2 칩;
    상기 메인 기판을 관통하며 배치되고, 상면이 상기 제 1 패턴부와 연결되고 하면이 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고,
    상기 제1 칩은 상기 메인 기판 상에 제 1 방향으로 배치되는 송신부와, 상기 송신부 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 수신부를 포함하는 초음파 지문 센서이고,
    상기 송신부는,
    제 1 기판과,
    상기 제 1 기판 상에 배치되는 송신 전극과,
    상기 송신 전극 상에 배치되는 제 1 압전 부재를 포함하고,
    상기 수신부는,
    상기 제 1 압전 부재 상에 배치되는 제 2 기판과,
    상기 제 2 기판 상에 배치되는 수신 전극과,
    상기 수신 전극 상에 배치되며 상호 일정 간격 이격된 복수의 제 2 압전 부재와,
    상기 복수의 제 2 압전 부재 사이에 배치되는 충진 부재와,
    상기 복수의 제 2 압전 부재 및 상기 충진 부재 상에 배치되는 공통 전극을 포함하는
    지문 인식 장치.
  7. 제 6항에 있어서,
    상기 제 1 패턴부는,
    상기 송신부와 연결되는 제 1 상부 패턴부와,
    상기 수신부와 연결되는 복수의 제 2 상부 패턴부를 포함하고,
    상기 제 1 기판의 하면에는,
    상기 송신 전극과 연결되는 제 1 패드가 배치되고,
    상기 제 2 기판의 하면에는,
    상기 수신 전극과 연결되는 제 2 패드 및 상기 공통 전극과 연결되는 제 3 패드가 배치되며,
    상기 제 1 패드는, 상기 제 1 접속부를 통해 상기 제 1 상부 패턴부와 직접 연결되고,
    상기 제 2 패드 및 상기 제 3 패드는, 상기 복수의 제 2 상부 패턴부와 각각 직접 연결되는
    지문 인식 장치.
  8. 제 7항에 있어서,
    상기 제 2 기판은,
    상기 제 1 기판과 수직 방향으로 중첩되는 제 1 영역과,
    상기 제 2 패드 및 상기 제 3 패드가 배치되고, 상기 제 1 영역을 제외한 제 2 영역을 포함하고,
    상기 제 2 영역의 적어도 일부는 일정 곡률을 가지고 절곡되는
    지문 인식 장치.
  9. 제 7항에 있어서,
    상기 공통 전극은,
    상기 복수의 제 2 압전 부재 상면 및 상기 충진 부재의 상면에 배치되는 제 1 부분과,
    상기 제 1 부분으로부터 연장되고, 상기 충진 부재의 측면을 따라 상기 제 3 패드와 연결되는 제 2 부분을 포함하는
    지문 인식 장치.
  10. 메인 기판;
    상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층;
    상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 제 2 패턴부;
    상기 제 1 패턴부 상에 배치되는 제 1 접속부;
    상기 제 2 패턴부 상에 배치되는 제 2 접속부;
    상기 제 1 접속부 상에 배치되며, 상기 제1 접속부를 통해 상기 제 1 패턴부와 연결되는 제 1 칩;
    상기 제 2 접속부 상에 배치되며, 상기 제2 접속부를 통해 상기 제 2 패턴부와 연결되는 제 2 칩;
    상기 메인 기판을 관통하며 배치되고, 상면이 상기 제 1 패턴부와 연결되고 하면이 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고,
    상기 제1 칩은 상기 메인 기판 상에 제 1 방향으로 배치되는 송신부와, 상기 송신부 상에 상기 제 1 방향과 교차하는 제 2 방향으로 배치되는 수신부를 포함하는 초음파 지문 센서이고,
    상기 송신부는,
    제 1 기판과,
    상기 제 1 기판 상에 배치되는 제 1 내지 3 패드와,
    상기 제 1 기판 상에 배치되고, 상기 제 1 패드와 연결되는 송신 전극과,
    상기 송신 전극 상에 배치되는 제 1 압전 부재를 포함하고,
    상기 수신부는,
    상기 제 1 압전 부재 상에 배치되는 보호 부재와,
    상기 보호 부재 상에 배치되고, 상기 보호 부재 및 상기 제 1 압전 부재를 관통하는 비아 홀을 통해 상기 제 2 패드와 연결되는 수신 전극과,
    상기 수신 전극 상에 배치되며 상호 일정 간격 이격된 복수의 제 2 압전 부재와,
    상기 복수의 제 2 압전 부재 사이에 배치되는 충진 부재와,
    상기 복수의 제 2 압전 부재 및 상기 충진 부재 상에 배치되는 제 1 부분과, 상기 제 1 부분으로부터 연장되어 상기 제 3 패드와 연결되는 공통 전극을 포함하는
    지문 인식 장치.
  11. 제6항 또는 제10항에 있어서,
    상기 메인 기판의 하면에 배치되며, 상기 보호층의 제 3 오픈 영역을 통해 노출된 제 3 패턴부;
    상기 메인 기판의 하면에 배치되어 상기 보호층의 제 4 오픈 영역을 통해 노출되고, 메인 보드와 연결되는 제 4 패턴부;
    상기 제 3 패턴부 상에 배치되는 제 3 접속부; 및
    상기 제 3 접속부 상에 배치되며, 상기 제 3 패턴부와 연결되는 적어도 하나의 제 3 칩을 더 포함하는,
    지문 인식 장치.
  12. 메인 기판;
    상기 메인 기판의 상면 및 하면의 일 영역에 부분적으로 배치되는 보호층;
    상기 메인 기판의 상면에 배치되며 상기 보호층의 제 1 오픈 영역을 통해 노출된 제 1 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 2 오픈 영역을 통해 노출된 제 2 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 3 오픈 영역을 통해 노출된 제 3 패턴부;
    상기 메인 기판의 하면에 배치되고, 상기 보호층의 제 4 오픈 영역을 통해 노출된 제 4 패턴부;
    상기 제 1 패턴부 상에 배치되는 제 1 접속부를 통해 상기 제 1 패턴부와 연결되는 제 1 칩;
    상기 제 2 패턴부 상에 배치되는 제 2 접속부를 통해 상기 제 2 패턴부와 연결되는 제 2 칩;
    상기 제 3 패턴부 상에 배치되는 제 3 접속부를 통해 상기 제 2 패턴부와 연결되는 제 3 칩;
    상기 메인 기판을 관통하며 배치되고, 상기 제 1 패턴부 및 상기 제 2 패턴부와 연결되는 비아 홀을 포함하고,
    상기 제 1 패턴부는,
    상기 제 1 접속부를 통해 상기 제 1 칩과 직접 연결되고,
    상기 제 2 패턴부는,
    상기 제 2 접속부를 통해 상기 제 2 칩과 직접 연결되며,
    상기 비아 홀은,
    상면이 상기 제 1 패턴부와 직접 연결되고, 하면이 상기 제 2 패턴부와 직접 연결되는 지문 인식 장치;
    상기 제 1 칩 상에 부착되는 디스플레이부; 및
    상기 지문 인식 장치의 상기 제 4 패턴부와 연결되는 메인 보드를 포함하는
    전자 디바이스.
  13. 제 12항에 있어서,
    상기 디스플레이부는,
    디스플레이 패널; 및
    상기 디스플레이 패널 상에 위치하는 커버 윈도우를 포함하며,
    상기 제 1 칩은 상기 디스플레이 패널의 하면 또는 상기 커버 윈도우 하면에 부착되는
    전자 디바이스.
KR1020180007857A 2018-01-22 2018-01-22 지문 인식 장치 및 이를 포함하는 전자 디바이스 KR102395435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180007857A KR102395435B1 (ko) 2018-01-22 2018-01-22 지문 인식 장치 및 이를 포함하는 전자 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180007857A KR102395435B1 (ko) 2018-01-22 2018-01-22 지문 인식 장치 및 이를 포함하는 전자 디바이스

Publications (2)

Publication Number Publication Date
KR20190089406A KR20190089406A (ko) 2019-07-31
KR102395435B1 true KR102395435B1 (ko) 2022-05-09

Family

ID=67473625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180007857A KR102395435B1 (ko) 2018-01-22 2018-01-22 지문 인식 장치 및 이를 포함하는 전자 디바이스

Country Status (1)

Country Link
KR (1) KR102395435B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111482390A (zh) * 2020-04-20 2020-08-04 湖州锦安企业管理咨询有限公司 一种企业咨询用讲解帷幕自收缩清洁装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170364726A1 (en) * 2016-06-16 2017-12-21 Qualcomm Incorporated Fingerprint sensor device and methods thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043450A (ko) * 2014-10-13 2016-04-21 삼성전기주식회사 지문센서 패키지
KR20170071248A (ko) * 2015-12-15 2017-06-23 삼성전기주식회사 지문 감지 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170364726A1 (en) * 2016-06-16 2017-12-21 Qualcomm Incorporated Fingerprint sensor device and methods thereof

Also Published As

Publication number Publication date
KR20190089406A (ko) 2019-07-31

Similar Documents

Publication Publication Date Title
US11100351B2 (en) Fingerprint recognition module and electronic device comprising same
JP7050698B2 (ja) 指紋センサーデバイスおよびその方法
JP4650896B2 (ja) イメージセンサモジュール及びその製造方法、並びにこれを利用したカメラモジュール
US11129281B2 (en) Flexible circuit film and electronic device comprising the same
CN105404880B (zh) 一种具有指纹传感器组件的电子装置
WO2020216301A1 (zh) 输入输出组件和电子设备
US9332649B2 (en) Flexible printed circuit board for packaging semiconductor device and method of producing the same
JP5594452B1 (ja) カメラモジュール
TWI452386B (zh) 觸控顯示裝置、觸控面板以及其製作方法
KR20140123919A (ko) 지문센서 모듈, 이를 구비한 휴대용 전자기기 및 그 제조방법
US20130026583A1 (en) Vibrating device and electronic apparatus
US20110267534A1 (en) Image sensor package and camera module using same
JP5721588B2 (ja) 表示装置
US20180049324A1 (en) Semiconductor packages and display devices including the same
KR102395435B1 (ko) 지문 인식 장치 및 이를 포함하는 전자 디바이스
JP4174664B2 (ja) 光モジュール及びその製造方法並びに電子機器
KR102430864B1 (ko) 지문 인식 모듈 및 이를 포함하는 전자 디바이스
KR102568983B1 (ko) 지문 인식 모듈 및 이를 포함하는 전자 디바이스
US11456349B2 (en) Display device having flexible film with window portion
US20230005893A1 (en) Fingerprint recognition module and electronic device comprising same
JP3228508U (ja) 電子装置
US20230119961A1 (en) Chip on film package and display device including the same
JP2004221876A (ja) 光モジュール及びその製造方法並びに電子機器
CN117651457A (zh) 显示装置和制作显示装置的方法
KR20140131266A (ko) 지문센서 모듈, 이를 구비한 휴대용 전자기기 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant