KR102387082B1 - Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same - Google Patents
Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same Download PDFInfo
- Publication number
- KR102387082B1 KR102387082B1 KR1020210050452A KR20210050452A KR102387082B1 KR 102387082 B1 KR102387082 B1 KR 102387082B1 KR 1020210050452 A KR1020210050452 A KR 1020210050452A KR 20210050452 A KR20210050452 A KR 20210050452A KR 102387082 B1 KR102387082 B1 KR 102387082B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor
- light emitting
- emitting device
- conductive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 291
- 239000000758 substrate Substances 0.000 title claims abstract description 247
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 16
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 126
- 239000008393 encapsulating agent Substances 0.000 description 29
- 238000005520 cutting process Methods 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000000149 argon plasma sintering Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910008599 TiW Inorganic materials 0.000 description 3
- 238000002144 chemical decomposition reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H01L33/62—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 개시는 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계; 그리고, 제2 면 측에서, 도전부와 도통하도록 제1 도전 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법 및 이 방법에 의해 제조되는 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이 반도체 장치를 제조하는 방법에 관한 것이다.The present disclosure provides a method of manufacturing a support substrate for a semiconductor device, the method comprising: preparing a first substrate having a first surface and a second surface opposite to the first surface; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; bonding a second substrate to the first substrate from the first side side; And, on the second surface side, the step of forming a first conductive pad so as to be conductive with the conductive portion; Method for manufacturing a support substrate for a semiconductor device, characterized in that comprising; and the support substrate for a semiconductor device manufactured by the method , to a semiconductor device including the same, and to a method of manufacturing the semiconductor device.
Description
본 개시(Disclosure)는 전체적으로 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법에 관한 것으로, 특히 반도체 소자의 크랙 또는 깨짐을 방지할 수 있는 반도체 소자용 지지 기판, 이를 포함하는 반도체 장치 및 이를 제조하는 방법에 관한 것이다. 여기서, 반도체 소자는 pn접합을 이용하는 반도체 소자를 의미하며, 반도체 광소자(예: 반도체 발광소자, 반도체 수광소자)를 예로 들 수 있다. 또한 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.The present disclosure generally relates to a support substrate for a semiconductor device, a semiconductor device including the same, and a method for manufacturing the same, and in particular, a support substrate for a semiconductor device capable of preventing cracks or breakage of the semiconductor device, and a semiconductor device including the same and to a method for manufacturing the same. Here, the semiconductor device means a semiconductor device using a pn junction, and may include a semiconductor optical device (eg, a semiconductor light emitting device, a semiconductor light receiving device). In addition, the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. The group III nitride semiconductor is composed of a compound of Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1). In addition, a GaAs-based semiconductor light emitting device used for red light emission may be exemplified.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, background information related to the present disclosure is provided, and they do not necessarily mean prior art (This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극(901,902,903), 그리고 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)을 포함한다. 전극(901)은 반사막으로 기능하며, 전극(902)은 베리어(barrier)로 기능하고, 전극(903)은 외부 전극과의 본딩을 원활히 하는 기능을 한다. 이러한 형태의 반도체 발광소자 칩은 전극(800) 및 전극(903)이 SMD 타입 패키지, PCB(Printed Circuit Board), COB(Chip-on Board), 서브마운트 등에 (와이어 본딩에 의하지 않고) 직접 연결되는 형태이며, 플립 칩(Flip Chip)이라 일컫는다.1 is a view showing an example of a semiconductor light emitting device chip presented in US Patent No. 7,262,436, the semiconductor light emitting device chip is a
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. n형 반도체층(300)과 p형 반도체층(500)은 각각 복수의 층으로 구성될 수 있으며, 바람직하지는 않지만 버퍼층(200)과 투광성 도전막(600)은 생략될 수 있고, n형 반도체층(300)과 p형 반도체층(500)의 위치는 서로 바뀔 수 있다.2 is a view showing an example of a semiconductor light emitting device chip presented in Japanese Patent Application Laid-Open No. 2006-120913, wherein the semiconductor light emitting device chip includes a
도 3은 국제 공개특허공보 WO2014/014298호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되며 활성층(400)에서 생성된 빛을 반사하도록 형성된 비도전성 반사막(900; 예: DBR), 비도전성 반사막(900) 위에 형성되는 전극(700)과 전극(800)을 포함한다. 전극(700)과 전극(800)은 각각 도통부(710)와 도통부(810)를 통해 n형 반도체층(300)과 p형 반도체층(500)과 전기적으로 연통(electrical communication)한다.3 is a view showing an example of a semiconductor light emitting device chip presented in International Patent Application Laid-Open No. WO2014/014298, wherein the semiconductor light emitting device chip includes a
도 4는 일본 공개특허공보 제2001-358371호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 p측 전극(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 전극(800)을 포함한다. 전극(700)과 전극(800) 사이에는 절연막(9)이 구비되어 있다. 반도체 발광소자는 반도체 발광소자 칩에 더하여, 몸체(1), 몸체(1)에 형성된 리드 프레임(2,3), 리드 프레임(2,3) 위에서 공동(4)을 형성하는 몰드부(5) 그리고 반도체 발광소자 칩을 둘러싸는 봉지제(1000)를 포함한다. 봉지제(1000)에는 형광체, 광산란제 등이 포함될 수 있다. 전극(700,800)은 접합층(7)을 통해 리드 프레임(2,3)에 고정된다. 전극(700,800)과 리드 프레임(2,3)의 전기적 연결에는 스터드 범프를 이용한 접합, 도전 접착제를 이용한 접합, 솔더링을 이용한 접합, 유테틱 본딩 등의 방법이 이용될 수 있으며, 특별한 제한이 있는 것은 아니다.4 is a view showing an example of the semiconductor light emitting device shown in Japanese Patent Application Laid-Open No. 2001-358371. The semiconductor light emitting device chip is a
도 5는 종래의 반도체 발광소자의 다른 예를 나타내는 도면으로서, 반도체 발광소자 칩의 기판(100)이 리드 프레임(2)에 고정된 상태에서 와이어(8)를 이용하여, 리드 프레임(2,3)과 전기적으로 연결된 형태의 반도체 발광소자가 제시되어 있다. 와이어 본딩을 이용하는 경우에, 소자내에 열이 발생해도, 복수의 반도체층(300,400,500)과 리드 프레임(2,3) 사이에 기판(100)이 존재하므로 반도체로 된 복수의 반도체층(300,400,500)과 금속으로 된 리드 프레임(2,3) 사이에 열팽창의 차이가 있어도, 복수의 반도체층(300,400,500)의 크랙 또는 깨짐을 방지할 수 있다. 일반적으로 이러한 형태의 칩을 래터럴 칩(Lateral Chip)이라 일컫는다. 예를 들어, 3족 질화물 반도체 발광소자의 경우에, 복수의 반도체층(300,400,500)의 전체 두께는 10㎛이하이며, 기판(100; 예: 사파이어)의 두께는 80~150㎛인 것이 일반적이다.5 is a view showing another example of a conventional semiconductor light emitting device, in a state in which the
도 4로 돌아가서, 반도체 발광소자 칩이 플립 칩 본딩된 경우에, 복수의 반도체층(300,400,500)이 리드 프레임(2,3)을 직접 마주하게 되며, 발열로 인해 금속으로 된 리드 프레임(2,3)이 팽창되면, 복수의 반도체층(300,400,500)에 크랙 또는 깨짐이 발생할 가능성이 높아지게 된다. 또한 최근에는 래터럴 칩에 비해 고전류로 구동이 가능한 플립 칩의 사용이 확대되고 있으며, 고전류 즉, 고전력(high power)을 사용하는 칩의 경우에, 소자내 발열량이 많아 복수의 반도체층(300,400,500)의 크랙 또는 깨짐이 문제가 될 가능성이 더욱 커지고 있다 하겠다.Returning to FIG. 4 , when the semiconductor light emitting device chip is flip-chip bonded, the plurality of
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure (This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계; 그리고, 제2 면 측에서, 도전부와 도통하도록 제1 도전 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법이 제공된다.According to one aspect according to the present disclosure (According to one aspect of the present disclosure), in a method of manufacturing a support substrate for a semiconductor device, a first substrate having a first surface and a second surface opposite to the first surface preparing; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; bonding a second substrate to the first substrate from the first side side; And, there is provided a method of manufacturing a support substrate for a semiconductor device comprising the; forming a first conductive pad to be conductive with the conductive portion on the second surface side.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 도전부에 적어도 하나의 도전 패드를 형성하는 단계; 그리고, 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법이 제공된다.According to another aspect of the present disclosure (According to another aspect of the present disclosure), in a method of manufacturing a support substrate for a semiconductor device, a first substrate having a first surface and a second surface opposite to the first surface to prepare; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; forming at least one conductive pad on the conductive portion; And, there is provided a method of manufacturing a support substrate for a semiconductor device comprising the; bonding the second substrate to the first substrate from the first surface side.
본 개시에 따른 또 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 장치에 있어서, 제1 열팽창 계수를 가지는 3족 질화물 반도체를 성장 기판으로 하여 성장되는 반도체 소자; 그리고, 제1 열팽창 계수와 2ppm 이내의 차이를 가지는 제2 열팽창 계수를 가지며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.According to another aspect of the present disclosure (According to another aspect of the present disclosure), in a semiconductor device, a semiconductor device grown using a group III nitride semiconductor having a first coefficient of thermal expansion as a growth substrate; and a first substrate having a second coefficient of thermal expansion having a difference of within 2 ppm from the first coefficient of thermal expansion and coupled to a semiconductor device, comprising a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device A semiconductor device comprising: a first substrate is provided.
본 개시에 따른 또 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 장치에 있어서, GaN으로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고, AlN로 되어 있으며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.According to another aspect according to the present disclosure (According to another aspect of the present disclosure), in a semiconductor device, a semiconductor device grown using a growth substrate made of GaN; and a first substrate made of AlN and coupled to a semiconductor device, the first substrate having a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device; A device is provided.
본 개시에 따른 또 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 장치에 있어서, 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하며, 제1 기판은 제1 면, 제1 면에 대향하는 제2 면 및 제1 면과 제2 면을 이어주는 측면을 가지며, 제2 면 측에 반도체 소자가 결합되어 있고, 측면에는 제1 면 및 제2 면과 이격되어 레이저 조사에 의한 크랙에 의해 형성된 거친 표면이 형성되어 있는 것을 특징으로 하는 반도체 장치가 제공된다.According to another aspect of the present disclosure (According to another aspect of the present disclosure), there is provided a semiconductor device, comprising: a semiconductor device grown using a growth substrate made of a group III nitride semiconductor; and a first substrate coupled to the semiconductor device, the first substrate having a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device, wherein the first substrate has a first surface and a first It has a second surface opposite to the surface and a side surface connecting the first surface and the second surface, the semiconductor device is coupled to the second surface side, and the first surface and the second surface are spaced apart from the side surface to crack due to laser irradiation A semiconductor device is provided, characterized in that a rough surface formed by
본 개시에 따른 또 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 장치를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계; 그리고, 도전부와 도통하도록 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자를 제1 기판에 결합하는 단계;를 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법이 제공된다.According to another aspect according to the present disclosure (According to another aspect of the present disclosure), in a method of manufacturing a semiconductor device, a first substrate having a first surface and a second surface opposite to the first surface are prepared to do; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; bonding a second substrate to the first substrate from the first side side; In addition, there is provided a method of manufacturing a semiconductor device comprising: bonding a semiconductor device to be grown using a growth substrate made of a group III nitride semiconductor to the first substrate so as to be conductive with the conductive portion.
본 개시에 따른 또 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 장치에 있어서, 제1 열팽창 계수를 가지는 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고 제1 열팽창 계수보다 작은 제2 열팽창 계수를 가지며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.According to another aspect of the present disclosure (According to another aspect of the present disclosure), there is provided a semiconductor device, comprising: a semiconductor device grown using a growth substrate made of a group III nitride semiconductor having a first coefficient of thermal expansion; and a first substrate having a second coefficient of thermal expansion smaller than the first coefficient of thermal expansion and coupled to the semiconductor device, the first substrate having a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device; There is provided a semiconductor device comprising:
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.
도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 3은 국제 공개특허공보 WO2014/014298호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 4는 일본 공개특허공보 제2001-358371호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 종래의 반도체 발광소자의 다른 예를 나타내는 도면,
도 6 및 도 7은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 일 예를 나타내는 도면,
도 8 및 도 9는 본 개시에 따라 반도체 장치를 제조하는 방법의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 다른 일 예를 나타내는 도면,
도 11 및 도 12는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 13은 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 14는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 15는 본 개시에 따른 반도체 장치의 또 다른 일 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 18은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면.1 is a view showing an example of a semiconductor light emitting device chip presented in US Patent No. 7,262,436;
2 is a view showing an example of a semiconductor light emitting device chip presented in Japanese Patent Laid-Open No. 2006-120913;
3 is a view showing an example of a semiconductor light emitting device chip presented in International Patent Publication No. WO2014/014298;
4 is a view showing an example of the semiconductor light emitting device shown in Japanese Patent Laid-Open No. 2001-358371;
5 is a view showing another example of a conventional semiconductor light emitting device;
6 and 7 are views showing an example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure;
8 and 9 are views illustrating an example of a method of manufacturing a semiconductor device according to the present disclosure;
10 is a view showing another example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure;
11 and 12 are views illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
13 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
14 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
15 is a view showing another example of a semiconductor device according to the present disclosure;
16 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
17 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
18 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).Hereinafter, the present disclosure will be described in detail with reference to the accompanying drawings (The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6 및 도 7은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 일 예를 나타내는 도면으로서, 도 6에 도시된 바와 같이, 제1 기판(10)을 준비한다. 제1 기판(10)은 제1 면(11), 제2 면(12) 및 제1 면(11)과 제2 면(12)을 이어주는 측면(13)을 구비한다. 다음으로, 제1 면(11) 측에서 홈(14)을 형성한다. 홈(14)의 형상에 특별한 제한이 있는 것은 아니며, 원형, 다각형, 슬릿, 트렌치(trench) 등의 형태를 가질 수 있다. 즉, 길게 이어진 형태 또는 독립된 오목부의 형태를 가질 수 있다. 다음으로, 홈(14)에 도전부(15)를 형성한다. 바람직하게는, 도전부(15)에 도전 패드(16)를 형성한다. 도전부(15)와 도전 패드(16)는 별도의 공정으로 형성되어도 좋고, 하나의 공정으로 형성되어도 좋다.6 and 7 are views illustrating an example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure, and as shown in FIG. 6 , a
다음으로, 도 7에 도시된 바와 같이, 제2 기판(17)을 결합층(18)을 이용하여 제1 기판(10)에 결합한다. 다음으로, 제2 면(12) 측에서 연마 등을 통해 제1 기판(10)의 두께를 감소시킨다. 바람직하게는 도전부(15)에 도전 패드(19)를 형성한다. 제2 기판(17)이 제1 기판(10)에 직접 접착될 수 있는 물성을 가진다면, 결합층(18)은 생략될 수 있다. 필요에 따라, 도전 패드(19)를 형성하기 전 또는 후에, 제1 기판(10)에 반사층 또는 절연층(12a)을 형성할 수 있다.Next, as shown in FIG. 7 , the
도 8 및 도 9는 본 개시에 따라 반도체 장치를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에 도시된 바와 같이, 반도체 발광소자 칩(20)을 제1 기판(10)에 고정한다. 반도체 발광소자 칩(20)은 성장 기판(21; 예: Al2O3), 제1 도전성을 가지는 제1 반도체층(22; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(23; 예: p형 GaN), 제1 반도체층(22)과 제2 반도체층(23) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(24; 예: InGaN/(In)(Al)GaN 다중양자우물구조), 그리고 제1 반도체층(22)과 제2 반도체층(23) 각각에 전기적으로 연결되는 제1 전극(25) 및 제2 전극(26)을 구비한다. 반도체 발광소자 칩(20)은 도 1 내지 도 3에 도시된 반도체 발광소자 칩 중의 하나일 수 있으며, 플립 칩의 형태라면, 특별한 제한을 가지는 것은 아니다. 제1 전극(25)과 제2 전극(26)은 대응하는 도전부(15)에 고정된다. 도전부(15)는 전기적 통로 및 열적 통로로서 기능한다. 바람직하게는, 반도체 발광소자 칩(20)을 덮도록 봉지제(27)를 형성한다. 봉지제(27)가 형광체 및/또는 광산란제를 포함할 수 있음은 물론이다. 바람직하게는, 봉지제(27)의 일부를 제거하여 봉지제(27)의 측면이 노출되도록 한다. 이는 후술할 절단 공정에 도움을 주거나, 봉지제(27)가 반도체 발광소자 칩(20)의 형상을 따르게 하는 등을 위함이다. 봉지제(27)의 제거에는 커팅, Sawing 등의 방법이 사용될 수 있다. 또한 봉지제(27)로 반도체 발광소자 칩(20)을 덮기 전에, 제거될 봉지제(27)의 형태를 따라 틀을 미리 제1 기판(10)에 놓은 후, 봉지제(27)를 형성하는 방법도 사용할 수 있다. 각각의 전극(25,26)에 하나씩의 도전부(15)가 대응될 수도 있지만, 하나의 전극이 복수의 도전부(15)와 결합될 수 있음은 물론이다. 전극(25,26)과 도전부(15) 또는 전극(25,26)과 도전 패드(19)는 정렬된 후, 열압착을 통해 본딩될 수 있다.8 and 9 are views illustrating an example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. As shown in FIG. 8 , the semiconductor light emitting
다음으로, 도 9에 도시된 바와 같이, 제2 기판(17)이 제1 기판(10)으로부터 분리되어 있다. 다음으로, 반도체 발광소자 칩(20)을 포함하도록 제1 기판(10)을 절단한다. 바람직하게는, 레이저(28)를 제1 기판(10) 내부로 조사하여 크랙(29)을 형성한 다음, 브레이킹 공정을 통해, 제1 기판(10)을 절단함으로써, 반도체 발광소자 칩(20) 및 봉지제(27)에 기계적, 화학적 및/또는 열적 손상을 줄여서, 제1 기판(10)을 절단할 수 있게 된다. 쏘잉과 같이 기계적인 절단 방법을 사용하는 경우에, 제2 기판(17)을 제1 기판(10)으로부터 분리하지 않고, 제1 기판(10)을 절단하는 것도 가능하다, 제2 기판(17)을 함께 절단하는 것도 가능하지만, 제1 기판(10)만 절단한 후 제2 기판(17)을 제거하는 것이 공정상 이점을 가진다. 제2 기판(17)을 제1 기판(10)으로부터 분리하는 과정에서, 결합층(18)을 에칭 등의 방법으로 제거함으로써, 양자를 분리하는 것도 가능하다. 도 9에 제시된 예에서, 제1 기판(10)의 제2 면(12)의 일부가 노출되어 있으며, 도전 패드(19)를 포함한 도전부(15)는 봉지제(27)에 의해 덮혀 있다.Next, as shown in FIG. 9 , the
도 10은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 다른 일 예를 나타내는 도면으로서, 제1 기판(10)에 제2 기판(17)을 결합하기 전에, 먼저 제1 기판(10)을 관통하도록 홈(14)을 형성하고, 다음으로 도전부(15)를 형성한 다음, 결합층(18)을 이용하여, 제1 기판(10)에 제2 기판(17)을 결합한다. 이후의 과정은 동일하다. 바람직하게는 도전부(15)의 적어도 일측에 도전 패드(16,19)가 형성되어 있다. 제1 기판(10)을 관통하지 않도록 홈(14)을 형성한 다음, 도전부(15)를 형성하고, 연마를 통해, 홈(14)이 제1 기판(10)을 관통한 형태를 가지도록 하는 것도 가능하다.10 is a view showing another example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure, before bonding the
도 11 및 도 12는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 11에 도시된 바와 같이, 제1 기판(10)에 반도체 발광소자 칩(20)을 고정하고, 다음으로, 봉지제(27)를 형성하기에 앞서, 반도체 발광소자 칩(20) 옆에 댐(30)을 먼저 형성한다. 다음으로, 봉지제(27)로 반도체 발광소자 칩(20)을 덮는다. 댐(30)은 반사막 등으로 기능한다.11 and 12 are views illustrating still another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. 11 , the semiconductor light emitting
다음으로, 도 12에 도시된 바와 같이, 댐(30)의 전부를 제거나 댐(30)의 일부를 제거한다. 댐(30)을 포토리지스터(PSR)와 같은 물질로와 같은 물질로 형성함으로써, 쉽게 패턴닝하는 한편, 쉽게 제거하는 것이 가능하다. 쏘잉 공정을 통해 댐(30)의 일부를 남기는 것이 가능하다. 또한 댐(30)을 반사막 기능을 갖는 백색 유기물(TiO2, SiO2 성분 포함)로 형성하는 것도 가능하다.Next, as shown in FIG. 12 , the whole of the
도 13은 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 제2 기판(17)을 제1 기판(10)으로부터 분리하기에 앞서, 성장 기판(10)을 복수의 반도체층(22,23,24)으로부터 분리한다. 바람직하게는, 제1 전극(25)과 제2 전극(26) 사이의 공간이 절연체(31)로 메워져있다. 더욱 바람직하게는, 제2 반도체층과(23)과 제1 기판(10)이 마주하는 공간 전체가 메워져있다. 이 공간을 메우는 과정은 반도체 발광소자 칩(20)을 제조하는 과정에서 이루어지거나, 반도체 발광소자 칩(20)을 제1 전극(10)에 고정하기에 앞서서 행해질 수 있다. 또한, 제1 반도체층과(22) 상부에 투명한 접착제를 이용하여 직접 또는 간접적으로 형광체 및/또는 광산란제를 포함한 구조물(도시 생략)을 형성하는 것도 가능하다.13 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. Before separating the
도 14는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에서와 같이 제1 기판(10)에 낱개의 반도체 발광소자 칩(20)이 고정되는 것이 아니라, 제1 기판(10)에 복수의 반도체 발광소자 칩(20a,20b,20c,20d)이 하나의 성장 기판(21)을 통해 고정된다. 복수의 반도체 발광소자 칩(20a,20b,20c,20d)이 서로 배선을 통해 병렬, 직렬 또는 직병렬로 연결되어 있을 수 있음은 물론이다.14 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. As in FIG. 8 , a plurality of semiconductor light emitting
도 15는 본 개시에 따른 반도체 장치의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 15에 도시된 반도체 발광소자는 도 6 내지 도 9에 제시된 방법에 따라 만들어진 반도체 발광소자(A)에 더하여, 도전부(15,15)가 결합되는 리드 프레임(2,3)과 반도체 발광소자(A)를 둘러싸는 봉지제(1000) 그리고 봉지제(1000)를 수용하는 몰드부(5)를 선택적으로 더 포함한다.15 is a diagram illustrating another example of a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. The semiconductor light emitting device shown in FIG. 15 includes, in addition to the semiconductor light emitting device A made according to the method shown in FIGS. 6 to 9 , the lead frames 2 and 3 to which the
도 16은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에 제시된 반도체 소자와 달리, 성장 기판으로서, 3족 질화물 반도체, 즉, Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 성장 기판(21a; 예: GaN)이 사용된 예가 제시되어 있다. GaN 기판을 이용하는 반도체 소자의 경우에, 고출력, 저동작전압, 저발열 등을 특징으로 하지만, 사파이어 기판에 비해 여전히 고가여서, 원가 절감을 위해 칩 사이즈를 축소할 필요가 있으며, 칩의 크랙킹, 전극 크기로 인한 칩 크기 축소의 한계, 전류밀도 상승으로 인한 고발열 등의 문제를 야기할 수 있다. 한편, GaN의 열팽창 계수가 5.56ppm이므로, 종래의 금속(Cu, Al)으로 된 리드 프레임에 탑재되는 경우(예를 들어, Cu로 된 리드 프레임의 열팽창 계수가 16ppm이다), 3족 질화물 반도체로 된 성장 기판을 사용하는 반도체 칩과 지지 기판 간에 열팽창 계수의 차이로 인한 다양한 기계적 문제를 야기할 가능성이 높다. 도 6 내지 도 15에 걸쳐서 제시된 본 개시에 따른 반도체 소자용 지지 기판을 사용함으로써, 이러한 문제점을 해소하는 것이 가능하다. 또한 반도체 칩을 파지할 때, 발생하는 반도체 칩의 손상도 지지 기판을 이용함으로써 방지할 수 있게 된다. 바람직하게는 제1 기판(10)의 재질을 성장 기판(21a)의 재질과 열팽창 계수의 차이가 작은 재질(바람직하게는, 2ppm)로 선정함으로써, 열팽창 계수의 차이로 인해 발생할 있는 다양한 기계적 및 열적 결함을 해소하는 것이 가능하다. 예를 들어, 성장 기판(21a)이 GaN(5.56ppm)인 경우에, 세라믹 AlN(4.8ppm)를 제1 기판(10)으로 선정함으로써, 양자 간 열팽창 계수의 차이를 2ppm이내, 더욱 바람직하게는 1ppm 이내로 하는 것이 가능해진다. Al2O3 세라믹의 열팽창 계수가 6.9~7.5ppm이므로 제1 기판(10)으로 적용 가능하다. 동일 부호에 대한 설명은 제외하며, 도 7에 제시된 것과 같이, 반사층 또는 절연층(12a)이 양 전극(25,26) 사이에 구비될 수 있음은 물론이다.16 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. Unlike the semiconductor device shown in FIG. 8, as a growth substrate, a group III nitride semiconductor, that is, Al(x)Ga(y)In(1-xy)N (0=x=1, 0=y=1, 0= An example in which a
도 17은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 성장 기판(21a)을 이용한 수직형 칩이 제1 기판(10)에 탑재되어 있다. 제2 전극(26)이 제2 반도체층(23)에 전기적으로 연결되어 있으며, 제2 전극(26)은 와이어를 통해 도전 패드(19-1) 및 도전부(15-1)에 전기적으로 연결되어 있고, 제1 반도체층(22)은 성장 기판(21a)을 통해 도전 패드(19-2) 및 도전부(15-2)에 전기적 연결되어 있다. 성장 기판(21a)의 하부에 별도의 전극(제1 전극(25)에 해당)이 구비될 수 있으며, 성장 기판(21a)과 수직형 칩은 통상의 방법을 통해 고정될 수 있다. 동일 부호에 대한 설명을 생략한다.17 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. A vertical chip using the
도 18은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 성장 기판(21a)을 이용한 레터럴 칩이 제1 기판(10)에 탑재되어 있다. 제1 전극(25)은 제1 반도체층(22)에 전기적으로 연결되어 있으며, 제2 전극(26)은 제2 반도체층(23)에 전기적으로 연결되어 있다. 제1 전극(25)은 와이어를 통해 도전 패드(19-2) 및 도전부(15-2)에 전기적으로 연결되어 있고, 제2 전극(26)은 와이어를 통해 도전 패드(19-1) 및 도전부(15-1)에 전기적으로 연결되어 있다. 바람직하게는 도전 패드(19-3) 및 도전부(15-3)가 추가로 구비되어, 반도체 칩으로부터의 방열 통로로 기능한다. 성장 기판(21a)이 도통가능한 경우에, 도전 패드(19-3)와 성장 기판(21a) 사이에 별도의 절연층이 구비될 수 있으며, 도전 패드(19-3)를 비도전성 물질로 대체하는 것도 가능하다.18 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. A lateral chip using the
본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described.
(1) 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지며, 제1 면 측으로부터 제2 면 측으로 향하는 제1 홈 및 제2 홈을 가지고, 제1 홈 및 제2 홈 각각에 도전부가 형성되어 열팽창시 제1 홈 및 제2 홈이 각각의 도전부의 열팽창을 제한할 수 있는 제1 기판을 준비하는 단계; 제1 면 측에서 결합층을 통해 제1 기판에 제2 기판을 결합하는 단계; 그리고, 성장 기판, 성장 기판에 성장되는 복수의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층, 그리고 제1 반도체층과 제2 반도체층 각각에 전기적으로 연결되는 제1 전극 및 제2 전극을 가지는 반도체 발광소자 칩을 제2 면 측에서 제1 기판에 고정하는 단계;로서, 제1 전극 및 제2 전극 각각을 제1 홈의 도전부와 제2 홈의 도전부에 고정하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(1) A method of manufacturing a semiconductor light emitting device, having a first surface and a second surface opposite to the first surface, and having a first groove and a second groove directed from the first surface side to the second surface side; preparing a first substrate in which conductive portions are formed in each of the first and second grooves to limit thermal expansion of the conductive portions by the first and second grooves during thermal expansion; bonding the second substrate to the first substrate through the bonding layer on the first side side; A growth substrate, a plurality of semiconductor layers grown on the growth substrate, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, a first semiconductor layer and a second semiconductor layer A semiconductor light emitting having a plurality of semiconductor layers interposed therebetween and having an active layer generating light through recombination of electrons and holes, and first and second electrodes electrically connected to the first semiconductor layer and the second semiconductor layer, respectively A method comprising: fixing the device chip to the first substrate from the second surface side; fixing each of the first electrode and the second electrode to the conductive part of the first groove and the conductive part of the second groove; A method of manufacturing a semiconductor light emitting device.
제1 기판(10)은 세라믹 기판, Al2O3 결정 기판, AlN 결정 기판, HTCC, LTCC, Al2O3 혼합물 또는 세라믹, Al2O3-ZrO2 혼합물 또는 세라믹, AlN 혼합물 또는 세라믹 등으로 이루어질 수 있다.The
도전부(15)를 홈(14)에 위치시킴으로써, 주로 금속 재질로 이루어지는 도전부(15)의 열팽창을 억제할 수 있다.By locating the
제1 기판(10)의 두께는 10㎛이상 2000㎛인 것이 좋다. 너무 얇으면 지지 기판으로 역할하기가 쉽지 않기 때문이다. 바람직하게는 30㎛에서 500㎛의 두께를 가진다. 너무 두꺼우면 이후 연마 공정 등에서 불필요한 공정 시간을 초래한다.The thickness of the
예를 들어, 홈(14)은 30㎛ 폭을 가질 수 있으며, 그 길이는 전극(25,26)의 길이에 따라 달라질 수 있다. 하나의 전극(25)이 복수의 홈(14)에 대응할 수 있음은 물론이다. 홀(hole) 형태를 가지는 경우에, 한변의 길이가 200㎛ 이하인 것이 적절하다. 홈(14)은 30㎛이상 200㎛이하의 폭을 가지는 것이 바람직하다. 지나치게 작으면 방열 특성이 나빠지고, 지나치게 커지면, 제1 기판(10)이 깨질 수 있다. 기본적으로 홈(14)의 크기를 전극(25,26)의 형상에 따라 달라질 수 있다. 예를 들어, 홈(14)의 깊이가 연마된 후의 제1 기판(10)의 두께보다 10% 정도 크게 되도록 형성할 수 있다.For example, the
도전 패드(16)를 포함하는 도전부(15)는 예를 들어, E-Beam, Sputter를 이용하여 씨앗층(seed layer)을 형성한 다음, 도금을 통해 형성할 수 있다. 도금 물질로는 Cu, Ni, Au, Ag, In, Sn 등을 예로 들 수 있다. Ag, Cu계 전도성 paste를 이용하는 것도 가능하다. 이외에도, Graphite, CNT, AlN, SiC가 포함된 전기전도성 paste를 이용할 수 있다. 도전 패드(16)는 Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, TiW 중의 어느 하나 또는 이들의 조합으로 형성할 수 있으며, 이들 물질을 이용하여 복수의 층으로 형성될 수 있고, 도전부(15)와 함께 또는 별도로 형성하는 것이 가능하다. 또한 도전 패드(16)를 Ag, Cu계 전도성 페이스트로 형성하는 것도 가능하다. 도전부(15) 및/또는 도전 패드(16)를 제1 기판(10)과 제2 기판(17)을 결합한 다음 형성할 수 있음은 물론이다. 한편, 도금을 통해 통해 1차적으로 도전부(15)의 일부를 형성한 다음, 남은 부분은 도전성 페이스트로 채우는 방법을 채택할 수 있다. 이는 도금 금속의 경우에 작은 전기저항을 가진다는 이점이 있지만, 도금 금속 자체가 열팽창을 하는 문제점이 있으므로, 도전성 페이스트과 함께 사용함으로써, 높은 전기전도도와 열팽창 억제를 함께 고려하기 위함이다.The
제2 기판(17)은 전기 절연성 물질로 형성할 수 있으며, 예를 들어, 유리, 사파이어, Al2O3 혼합물, Al2O3-ZrO2 혼합물, AlN 혼합물, 실리콘, 산화물 세라믹 등을 이용할 수 있다. 제2 기판(17)을 결합층(18)을 통해 제1 기판(10)에 결합할 수도 있지만, 제1 기판(10)에 제2 기판(17)을 증착 등의 방법으로 형성하는 방법도 있다. 이렇게 형성된 제2 기판(17)은 에칭을 통해 제거될 수 있다. 제2 기판(17)을 제1 기판(10)과 동일한 물질로 형성함으로써, 양자간 열팽창 계수를 맞출 수 있다. 예를 들어, 제1 기판(10)과 제2 기판(17) 모두를 사파이어로 형성할 수 있다.The
바람직하게는, 반도체 발광소자 칩(20)은 동일한 간격을 두고 고정된다.Preferably, the semiconductor light emitting device chips 20 are fixed at equal intervals.
제1 전극(25)과 제2 전극(26) 사이에는 절연체가 구비될 수 있으며, thermo-set 또는 thermo-plastic 레진을 포함하고, phenol resin, epoxy resin, BT resin, PPA, Silicon resin 등으로 이루어질 수 있다.An insulator may be provided between the
(2) 고정하는 단계에 앞서, 제1 기판이 제2 기판에 고정된 상태에서 제1 기판의 두께를 감소시키는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(2) prior to the fixing step, reducing the thickness of the first substrate in a state in which the first substrate is fixed to the second substrate;
(3) 감소된 제1 기판의 두께는 30㎛이상 500㎛이하인 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. 너무 얇으며 지지 기능을 하기 쉽지 않고, 너무 두꺼우면 절단 공정 등에서 어려움을 야기하고, 또한 도 15에서와 같이 패키지에 수용하기가 어려워질 수 있다.(3) A method of manufacturing a semiconductor light emitting device, characterized in that the reduced thickness of the first substrate is 30 μm or more and 500 μm or less. If it is too thin and is not easy to perform a supporting function, if it is too thick, it may cause difficulties in a cutting process and the like, and it may be difficult to accommodate it in a package as shown in FIG. 15 .
(4) 고정하는 단계에 앞서, 제2 면 측에서 도전부에 도전 패드를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. (4) prior to the fixing step, forming a conductive pad on the conductive portion on the second surface side; the method of manufacturing a semiconductor light emitting device further comprising a.
도전 패드(19)는 도금 또는 증착을 통해서 형성될 수 있다. 도전 패드(19)는 Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, TiW 중의 어느 하나 또는 이들의 조합으로 형성할 수 있으며, 이들 물질을 이용하여 복수의 층으로 형성될 수 있다. 또한 도전 패드(16)를 Ag, Cu계 전도성 페이스트로 형성하는 것도 가능하다. 도전 패드(19) 사이의 제1 기판(10)에는 반사층 또는 절연층(12a)을 구비할 수 있다. 반사층(12a)으로 기능하는 경우에, 반사율이 높은 Ag, Al, Rh, Cr, Ti, TiW, Au, DBR, OBR 으로 형성할 수 있다. 절연층(12a)으로 기능하는 경우에, SiO2, TiO2, ZrO2, Al2O3, DBR, SOG(Spin On Gel), Epoxy, resin 등으로 형성할 수 있다. 반사층 또는 절연층(12a)이 양쪽의 위치하는 도전 패드(19)에 대한 절연층으로 기능하는 경우에, 도전 패드(19)의 높이보다 절연층(12a)의 높이가 더 높은 것이 바람직하다.The
(5) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(5) forming an encapsulant so as to cover the semiconductor light emitting device chip from the second surface side;
봉지제는 형광체 및/또는 광산란제를 포함할 수 있으며, 단층 또는 다층으로 구성될 수 있고, 각각의 층은 투명하거나, 종류를 달리하는 형광체 등을 함유할 수 있다.The encapsulant may include a phosphor and/or a light scattering agent, and may be composed of a single layer or multiple layers, and each layer may be transparent or contain different types of phosphors.
(6) 봉지제를 형성하는 단계는 봉지제의 측면을 노출하는 과정을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(6) The step of forming the encapsulant is a method of manufacturing a semiconductor light emitting device, characterized in that it includes the process of exposing the side of the encapsulant.
예를 들어, 레이저, 다이싱, 커팅 공정 등을 통하여 봉지제(27)를 일부 제거할 수 있다.For example, the
(7) 제2 기판을 제1 기판으로부터 분리하는 단계;를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(7) separating the second substrate from the first substrate; Method of manufacturing a semiconductor light emitting device, characterized in that it further comprises.
폴리싱, 습식에칭 등을 이용하여 제2 기판(17)을 제거하는 것도 가능하며, 결합층(18) 또는 제2 기판(17)이 빛에 반응하는 물질로 이루어진 경우에, 광학적인 방법(빛)으로 제거하는 것도 가능하다.It is also possible to remove the
(8) 분리하는 단계는 결합층을 제거하는 과정을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(8) The method of manufacturing a semiconductor light emitting device, characterized in that the step of separating includes the step of removing the bonding layer.
결합층(18)으로 테이프를 이용할 수 있다. 또한, 금속, 산화물, 질화물 등을 증착한 다음, 이를 에칭을 통해 제거하는 방식으로 결합층(18)을 구성할 수 있다. 결합층(18)을 열 박리, 열-화학 분해, 광-화학 분해, 광-열-화합 분해가능한 물지로 형성하는 것도 가능하다.A tape may be used as the
(9) 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(9) cutting the first substrate to include the semiconductor light emitting device chip; Method of manufacturing a semiconductor light emitting device comprising the further comprising.
봉지제(27) 내에 반드시 하나의 반도체 발광소자 칩(20)이 놓일 필요는 없으며, 복수의 반도체 발광소자 칩(20)이 봉지제(27) 내에 구비될 수 있다. 복수의 반도체 발광소자 칩(20)이 반드시 동일한 색을 발광해야 하는 것은 아니며, 청색, 녹색, 자외선 등 다양한 색을 발광할 수 있다. 또한 ESD 보호소자를 함께 구비하는 것도 가능하다.One semiconductor light emitting
절단에는 Laser Ablation, Dicing Saw 등이 이용될 수 있다.For cutting, laser ablation, dicing saw, etc. may be used.
(10) 절단하는 단계에 앞서, 제1 기판 내부에 크랙을 발생시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(10) Prior to the step of cutting, generating a crack in the inside of the first substrate; Method of manufacturing a semiconductor light emitting device comprising a further comprising.
소위 Stealth Laser를 이용하여 크랙을 형성할 수 있다.Cracks can be formed using so-called Stealth Lasers.
(11) 도전부의 제1 면 측 및 도전부의 제2 면 측 중 적어도 하나에 도전 패드가 형성되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(11) A method of manufacturing a semiconductor light emitting device, characterized in that a conductive pad is formed on at least one of the first surface side of the conductive portion and the second surface side of the conductive portion.
(12) 제1 전극 또는 제2 전극에 복수의 도전부가 고정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(12) A method of manufacturing a semiconductor light emitting device, characterized in that a plurality of conductive portions are fixed to the first electrode or the second electrode.
(13) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계; 그리고, 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 더 포함하며, 절단 후 제1 기판의 제2 면의 일부가 봉지제 없이 노출되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(13) forming an encapsulant so as to cover the semiconductor light emitting device chip on the second surface side; And, cutting the first substrate to include the semiconductor light emitting device chip; manufacturing a semiconductor light emitting device, characterized in that after cutting, a portion of the second surface of the first substrate is exposed without an encapsulant Way.
노출될 영역의 길이는 100㎛를 넘지 않는 것이 적절하다. 지나치게 넓으면 재료의 손실이 많아지고, Stealth Laser를 이용하는 경우에, 칩 간 거리가 30㎛ 정도면 공정이 가능하다.It is appropriate that the length of the region to be exposed does not exceed 100 μm. If it is too wide, material loss increases, and in the case of using a Stealth Laser, the process is possible when the distance between chips is about 30㎛.
(14) 제1 기판을 준비하는 단계에서, 도전부의 제1 면 측 및 도전부의 제2 면 측 중 적어도 하나에 도전 패드가 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(14) A method of manufacturing a semiconductor light emitting device, characterized in that in the step of preparing the first substrate, a conductive pad is formed on at least one of the first surface side of the conductive part and the second surface side of the conductive part.
(15) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계;를 더 포함하며, 봉지제를 형성하는 단계에 앞서, 제2 면 측에서 제1 기판에 반도체 발광소자 칩 옆에 댐을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(15) on the second surface side, forming an encapsulant to cover the semiconductor light emitting element chip; further comprising, prior to the step of forming the encapsulant, the semiconductor light emitting element chip on the first substrate from the second surface side Forming a dam next to; Method of manufacturing a semiconductor light emitting device, characterized in that it further comprises.
댐(30)은 PR 및 Dry film을 활용할 수 있다. 반사막으로 기능하도록 할 수 있으며, EMC, White Silicone, TiO2가 포함된 Silicone 등을 활용할 수 있다.
(16) 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 더 포함하며, 절단하는 단계에 앞서, 댐의 적어도 일부를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(16) cutting the first substrate to include the semiconductor light emitting device chip; further comprising, prior to the cutting step, removing at least a portion of the dam; How to manufacture.
(17) 제2 기판을 제1 기판으로부터 분리하는 단계;를 더 포함하며, 제2 기판을 분리하는 단계에 앞서, 성장 기판을 복수의 반도체층으로부터 분리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(17) separating the second substrate from the first substrate; further comprising, prior to the step of separating the second substrate, separating the growth substrate from the plurality of semiconductor layers; A method of manufacturing a semiconductor light emitting device.
(18) 고정하는 단계는 제1 전극과 제2 전극 사이의 공간을 절연체로 채우는 과정을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(18) The fixing step comprises filling a space between the first electrode and the second electrode with an insulator.
(19) 고정하는 단계에 앞서, 제1 전극과 제2 전극 사이의 공간을 절연체로 채우는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(19) prior to the fixing step, filling the space between the first electrode and the second electrode with an insulator;
(20) 고정하는 단계에서, 상기 반도체 발광소자 칩을 포함하는 복수의 반도체 발광소자 칩이 제1 기판에 고정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(20) In the fixing step, a method of manufacturing a semiconductor light emitting device, characterized in that the plurality of semiconductor light emitting device chips including the semiconductor light emitting device chip is fixed to the first substrate.
(21) 제1 기판과 성장 기판이 동일한 재질로 되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(21) A method of manufacturing a semiconductor light emitting device, characterized in that the first substrate and the growth substrate are made of the same material.
동일한 재질로 이루어지는 것이 가장 바람직하지만, 열팽창계수의 차이가 크지 않은 재질을 사용하는 것도 가능하다.(예: Al2O3과 AlN)It is most preferable to use the same material, but it is also possible to use a material that does not have a large difference in thermal expansion coefficient (eg, Al 2 O 3 and AlN).
(22) 제1 기판은 투광성 재질로 되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. 이러한 경우에, Stealth Laser 가공이 가능하다.(22) A method of manufacturing a semiconductor light emitting device, characterized in that the first substrate is made of a light-transmitting material. In this case, Stealth Laser processing is possible.
(23) 성장 기판, 성장 기판에 성장되는 복수의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층, 그리고 제1 반도체층과 제2 반도체층 각각에 전기적으로 연결되는 제1 전극 및 제2 전극을 구비하는 반도체 발광소자 칩; 그리고, 제1 면 및 제1 면에 대향하는 제2 면을 가지며, 제1 면 측으로부터 제2 면 측으로 향하는 제1 홈 및 제2 홈을 가지고, 제1 홈 및 제2 홈 각각에 도전부가 형성되어 열팽창시 제1 홈 및 제2 홈이 각각의 도전부의 열팽창을 제한할 수 있는 제1 기판;으로서, 투광성을 가지며, 제1 전극이 제1 홈의 도전부에 고정되고, 제2 전극이 제2 홈의 도전부에 고정되는 제1 기판;을 포함하는 것을 반도체 발광소자.(23) a growth substrate, a plurality of semiconductor layers grown on the growth substrate, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, a first semiconductor layer and a second semiconductor A plurality of semiconductor layers interposed between the layers and having an active layer generating light through recombination of electrons and holes, and first and second electrodes electrically connected to the first semiconductor layer and the second semiconductor layer, respectively semiconductor light emitting device chip; And, it has a first surface and a second surface opposite to the first surface, has a first groove and a second groove directed from the first surface side to the second surface side, and a conductive part is formed in each of the first groove and the second groove a first substrate in which the first groove and the second groove can limit the thermal expansion of each conductive part during thermal expansion, and have light-transmitting properties, the first electrode is fixed to the conductive part of the first groove, and the second electrode is the second electrode 2 A semiconductor light emitting device comprising a; a first substrate fixed to the conductive portion of the groove.
(24) 제1 기판은 성장 기판과 동일한 물질로 되어 있는 것을 특징으로 하는 반도체 발광소자. (24) A semiconductor light emitting device, characterized in that the first substrate is made of the same material as the growth substrate.
(25) 반도체 발광소자 칩은 제1 면과 제2 면을 이어주는 측면을 가지며, 측면에는 제1 면 및 제2 면과 이격되어 레이저 조사에 의한 크랙에 의해 형성된 거친 면이 형성되어 있는 것을 특징으로 하는 반도체 발광소자.(25) The semiconductor light emitting device chip has a side surface connecting the first surface and the second surface, and the side surface is spaced apart from the first surface and the second surface, and a rough surface formed by a crack by laser irradiation is formed. semiconductor light emitting device.
(26) 반도체 발광소자에 있어서, 성장 기판을 이용하여 성장되는 복수의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층, 그리고 제1 반도체층과 제2 반도체층 각각에 전기적으로 연결되는 제1 전극 및 제2 전극을 구비하는 반도체 발광소자 칩; 그리고, 제1 면, 제1 면에 대향하는 제2 면 및 제1 면과 제2 면을 이어주는 측면을 가지며, 제1 면 측으로부터 제2 면 측으로 향하는 제1 홈 및 제2 홈을 가지는 제1 기판;으로서, 측면에 제1 면 및 제2 면과 이격되어 레이저 조사에 의한 크랙에 의해 형성된 거친 면이 형성되어 있으며, 제1 전극이 제1 홈의 도전부에 고정되고, 제2 전극이 제2 홈의 도전부에 고정되는 제1 기판;을 포함하는 것을 반도체 발광소자.(26) In a semiconductor light emitting device, a plurality of semiconductor layers grown using a growth substrate, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, a first semiconductor A plurality of semiconductor layers interposed between the layer and the second semiconductor layer and having an active layer generating light through recombination of electrons and holes, and a first electrode and a first electrode electrically connected to each of the first semiconductor layer and the second semiconductor layer a semiconductor light emitting device chip having two electrodes; In addition, a first surface having a first surface, a second surface opposite to the first surface, and a side surface connecting the first surface and the second surface, and having a first groove and a second groove directed from the first surface side to the second surface side A substrate; the side surface is spaced apart from the first surface and the second surface and has a rough surface formed by a crack by laser irradiation, the first electrode is fixed to the conductive part of the first groove, and the second electrode is the second electrode 2 A semiconductor light emitting device comprising a; a first substrate fixed to the conductive portion of the groove.
(27) 제1 홈의 도전부가 고정되는 제1 리드 프레임; 제2 홈의 도전부가 고정되는 제2 리드 프레임; 그리고, 반도체 발광소자 칩 및 제1 기판을 둘러싸는 추가의 봉지제;를 더 포함하는 것을 특징으로 하는 반도체 발광소자.(27) a first lead frame to which the conductive portion of the first groove is fixed; a second lead frame to which the conductive portion of the second groove is fixed; and an additional encapsulant surrounding the semiconductor light emitting device chip and the first substrate.
(28) 반도체 발광소자를 제조하는 방법에 있어서, 제1 기판에 제2 기판을 결합하는 단계; 전자와 정공을 재결합을 통해 빛을 생성하는 활성층을 구비하는 반도체 발광소자 칩을 제1 기판에 고정하는 단계; 제2 기판을 제1 기판으로부터 분리하는 단계; 제1 기판 내부에 크랙을 형성하는 단계; 그리고, 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(28) A method of manufacturing a semiconductor light emitting device, comprising: bonding a second substrate to a first substrate; fixing a semiconductor light emitting device chip having an active layer that generates light through recombination of electrons and holes to a first substrate; separating the second substrate from the first substrate; forming a crack in the first substrate; and, cutting the first substrate to include the semiconductor light emitting device chip.
(29) 반도체 발광소자를 제조하는 방법에 있어서, 제2 기판에 결합되어 있으며, 내부에 크랙이 형성되어 있는 제1 기판을 준비하는 단계; 전자와 정공을 재결합을 통해 빛을 생성하는 활성층을 구비하는 반도체 발광소자 칩을 제1 기판에 고정하는 단계; 제2 기판을 제1 기판으로부터 분리하는 단계; 제1 기판을 가압하여 크랙을 따라 제1 기판을 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(29) A method of manufacturing a semiconductor light emitting device, comprising: preparing a first substrate coupled to a second substrate and having cracks formed therein; fixing a semiconductor light emitting device chip having an active layer that generates light through recombination of electrons and holes to a first substrate; separating the second substrate from the first substrate; Cutting the first substrate along the cracks by pressing the first substrate; A method of manufacturing a semiconductor light emitting device comprising:
(30) 고정하는 단계에 앞서, 제1 기판의 제2 면 측에 반사층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. 반사층이 도전성 물질로 이루어지는 경우에, 도전부(15) 또는 도전 패드(19)와는 거리를 두고 형성된다.(30) prior to the fixing step, forming a reflective layer on the second surface side of the first substrate; When the reflective layer is made of a conductive material, it is formed at a distance from the
(31) 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계; 그리고, 제2 면 측에서, 도전부와 도통하도록 제1 도전 패드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(31) A method of manufacturing a support substrate for a semiconductor device, comprising: preparing a first substrate having a first surface and a second surface opposite to the first surface; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; bonding a second substrate to the first substrate from the first side side; and forming, on the second surface side, a first conductive pad so as to be electrically conductive with the conductive part.
(32) 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 도전부에 적어도 하나의 도전 패드를 형성하는 단계; 그리고, 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(32) A method of manufacturing a support substrate for a semiconductor device, comprising: preparing a first substrate having a first surface and a second surface opposite to the first surface; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; forming at least one conductive pad on the conductive portion; and bonding the second substrate to the first substrate from the side of the first surface.
(33) 반도체 장치에 있어서, 제1 열팽창 계수를 가지는 3족 질화물 반도체를 성장 기판으로 하여 성장되는 반도체 소자; 그리고, 제1 열팽창 계수와 2ppm 이내의 차이를 가지는 제2 열팽창 계수를 가지며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치.(33) A semiconductor device comprising: a semiconductor element grown using a group III nitride semiconductor having a first coefficient of thermal expansion as a growth substrate; and a first substrate having a second coefficient of thermal expansion having a difference of within 2 ppm from the first coefficient of thermal expansion and coupled to a semiconductor device, comprising a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device A semiconductor device comprising a; a first substrate.
(34) 반도체 장치에 있어서, GaN으로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고, AlN를 포함하며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치. 제1 기판은 AlN 혼합물, AlN 단결정 또는 이들의 결합으로 이루어질 수 있다.(34) A semiconductor device comprising: a semiconductor element grown using a growth substrate made of GaN; and a first substrate including AlN and coupled to a semiconductor device, the first substrate having a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device; Device. The first substrate may be formed of an AlN mixture, an AlN single crystal, or a combination thereof.
(35) 반도체 장치에 있어서, 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하며, 제1 기판은 제1 면, 제1 면에 대향하는 제2 면 및 제1 면과 제2 면을 이어주는 측면을 가지며, 제2 면 측에 반도체 소자가 결합되어 있고, 측면에는 제1 면 및 제2 면과 이격되어 레이저 조사에 의한 크랙에 의해 형성된 거친 표면이 형성되어 있는 것을 특징으로 하는 반도체 장치.(35) A semiconductor device comprising: a semiconductor element grown using a growth substrate made of a group III nitride semiconductor; and a first substrate coupled to the semiconductor device, the first substrate having a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device, wherein the first substrate has a first surface and a first It has a second surface opposite to the surface and a side surface connecting the first surface and the second surface, the semiconductor device is coupled to the second surface side, and the first surface and the second surface are spaced apart from the side surface to crack due to laser irradiation A semiconductor device characterized in that a rough surface formed by
(36) 반도체 장치를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계; 홈에 도전부를 형성하는 단계; 제1 면 측에서 제1 기판에 제2 기판을 결합하는 단계; 그리고, 도전부와 도통하도록 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자를 제1 기판에 결합하는 단계;를 포함하는 것을 특징으로 하는 반도체 장치를 제조하는 방법.(36) A method of manufacturing a semiconductor device, comprising: preparing a first substrate having a first surface and a second surface opposite to the first surface; forming a groove in the first substrate from the first surface side to the second surface side; forming a conductive part in the groove; bonding a second substrate to the first substrate from the first side side; and bonding the grown semiconductor device to the first substrate using a growth substrate made of a group III nitride semiconductor so as to be electrically conductive with the conductive portion.
(37) 반도체 장치에 있어서, 제1 열팽창 계수를 가지는 3족 질화물 반도체로 된 성장 기판을 이용하여 성장되는 반도체 소자; 그리고 제1 열팽창 계수보다 작은 제2 열팽창 계수(예: AlN 혼합물)를 가지며, 반도체 소자에 결합되는 제1 기판;으로서, 반도체 소자에 전기적 통로를 제공하도록 제1 기판을 관통하여 형성되는 도전부를 구비하는 제1 기판;을 포함하는 것을 특징으로 하는 반도체 장치.(37) A semiconductor device comprising: a semiconductor element grown using a growth substrate made of a group III nitride semiconductor having a first coefficient of thermal expansion; and a first substrate having a second coefficient of thermal expansion (eg, AlN mixture) that is smaller than the first coefficient of thermal expansion, and coupled to the semiconductor device, comprising a conductive portion formed through the first substrate to provide an electrical path to the semiconductor device A semiconductor device comprising a; a first substrate.
(38) 반도체 장치에 있어서, 제1 기판; 그리고 제1 기판에 탑재되며, 이종 기판(예: 사파이어 기판)을 성장 기판으로하여 성장되고, 성장 후 성장 기판이 제거된 형태의 수직형 칩;을 포함하는 것을 특징으로 하는 반도체 장치. (38) A semiconductor device comprising: a first substrate; and a vertical chip mounted on the first substrate, grown using a heterogeneous substrate (eg, a sapphire substrate) as a growth substrate, and having the growth substrate removed after growth.
본 개시에 따른 하나의 반도체 소자용 지지 기판에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to one supporting substrate for a semiconductor device according to the present disclosure, it is possible to prevent cracks or cracks in the semiconductor device chip.
본 개시에 따른 하나의 반도체 장치에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to one semiconductor device according to the present disclosure, it is possible to prevent a crack or breakage of the semiconductor element chip.
본 개시에 따른 하나의 반도체 장치를 제조하는 방법에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to the method of manufacturing one semiconductor device according to the present disclosure, it is possible to prevent cracks or cracks in the semiconductor device chip.
제1 기판(10), 홈(14), 도전부(15), 도전 패드(16), 반도체 발광소자 칩(20)The
Claims (1)
제1 면 및 제1 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계;
제1 기판에 제1 면 측으로부터 제2 면 측으로 향하는 홈을 형성하는 단계;
홈에 도전부를 형성하는 단계;
제2 면에 대향하는 제1 면 측에서 제1 기판에, 사파이어로 된 제2 기판을 빛에 반응하는 물질로서 광학적인 방법으로 제거가능한 결합층을 통해 결합하는 단계; 그리고,
반도체 소자가 결합될 제2 면 측에서, 도전부와 도통하도록 제1 도전 패드를 형성하는 단계;를 포함하며,
반도체 소자가 결합되는 제1 도전 패드가 형성된 제2 면에 대향하는 제1 면 측에서 제1 기판에 결합된 제2 기판은 빛을 이용해 결합층을 통해 제거하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.A method for manufacturing a support substrate for a semiconductor device, comprising:
preparing a first substrate having a first surface and a second surface opposite to the first surface;
forming a groove in the first substrate from the first surface side to the second surface side;
forming a conductive part in the groove;
bonding a second substrate made of sapphire to the first substrate on the side of the first side opposite to the second side through an optically removable bonding layer as a light-responsive material; And,
Including; forming a first conductive pad so as to conduct with the conductive portion on the side of the second surface to which the semiconductor device is to be coupled;
The second substrate coupled to the first substrate from the side opposite to the second surface on which the first conductive pad to which the semiconductor device is coupled is formed is removed through the bonding layer using light. how to manufacture it.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210050452A KR102387082B1 (en) | 2016-11-22 | 2021-04-19 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160155973A KR20160137485A (en) | 2016-11-22 | 2016-11-22 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
KR1020210050452A KR102387082B1 (en) | 2016-11-22 | 2021-04-19 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160155973A Division KR20160137485A (en) | 2016-11-22 | 2016-11-22 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210064119A KR20210064119A (en) | 2021-06-02 |
KR102387082B1 true KR102387082B1 (en) | 2022-04-26 |
Family
ID=57707291
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160155973A KR20160137485A (en) | 2016-11-22 | 2016-11-22 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
KR1020210050452A KR102387082B1 (en) | 2016-11-22 | 2021-04-19 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160155973A KR20160137485A (en) | 2016-11-22 | 2016-11-22 | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR20160137485A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150229A (en) * | 2005-10-27 | 2007-06-14 | Kyocera Corp | Package for housing light emitting element, light source using the same and light emitting device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120039587A (en) * | 2012-03-06 | 2012-04-25 | 서울옵토디바이스주식회사 | Wafer level led package |
-
2016
- 2016-11-22 KR KR1020160155973A patent/KR20160137485A/en not_active Application Discontinuation
-
2021
- 2021-04-19 KR KR1020210050452A patent/KR102387082B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150229A (en) * | 2005-10-27 | 2007-06-14 | Kyocera Corp | Package for housing light emitting element, light source using the same and light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR20210064119A (en) | 2021-06-02 |
KR20160137485A (en) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113380928B (en) | Method for manufacturing semiconductor device | |
KR102276207B1 (en) | Semiconductor light-emitting element and semiconductor light-emitting device | |
TWI595686B (en) | Semiconductor light-emitting device | |
KR101978968B1 (en) | Semiconductor light emitting device and light emitting apparatus | |
TWI543399B (en) | Semiconductor light emitting device | |
KR20100091207A (en) | Improved led structure | |
KR101426433B1 (en) | Manufacturing method of semiconductor light emitting device | |
JP6185415B2 (en) | Semiconductor light emitting device | |
KR20220004002A (en) | Light emitting device | |
JP2006073618A (en) | Optical element and manufacturing method thereof | |
KR102387087B1 (en) | Method of manufacturing supporting substrate for semiconductor light emittin device | |
KR101764129B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR102387082B1 (en) | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same | |
KR102056618B1 (en) | Semiconductor light emitting device | |
KR20160047306A (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR20150052513A (en) | LED device and package having the same | |
KR20170052546A (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101428774B1 (en) | Semiconductor light emitting device and manufacturing method of the same | |
KR102538039B1 (en) | Method of manufacturing supporting substrate for semiconductor light emittin device | |
KR20160097082A (en) | Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same | |
KR20170124496A (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101403640B1 (en) | Semiconductor light emitting device and method of encapsulating the same | |
JP2006049765A (en) | Semiconductor luminous element and manufacturing method therefor | |
JP6940739B2 (en) | Light emitting element and manufacturing method of light emitting element | |
KR101647068B1 (en) | Semiconductor light emitting device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20210419 Patent event code: PA01071R01D Filing date: 20161122 Application number text: 1020160155973 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210729 Patent event code: PE09021S01D |
|
PN2301 | Change of applicant |
Patent event date: 20211007 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20220407 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20220412 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20220413 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |