KR102382987B1

KR102382987B1 - Power supply circuit

Info

Publication number: KR102382987B1
Application number: KR1020200151202A
Authority: KR
Inventors: 최재순; 최석문; 설경식; 백인국; 김영기
Original assignee: 주식회사 실리콘마이터스
Priority date: 2020-11-12
Filing date: 2020-11-12
Publication date: 2022-04-05
Also published as: CN116261825B; CN116261825A; WO2022103107A1

Abstract

The present invention relates to a power supply circuit in which a switched capacitor converter and a 3-level buck converter are integrated. As a power supply circuit that receives power from an external charger and provides power to a battery and/or electronic device system, one aspect of the present invention is a power supply circuit comprising: a converter selectively operating in either a charge pump mode or a buck mode according to an on/off switching operation of a plurality of transistors, wherein at least a part of the transistors performs a switching operation in both the charge pump mode and the buck mode; and a controller for controlling the switching operations of the transistors. Accordingly, the size and loss of an inductor can be reduced.

Description

Power supply circuit {POWER SUPPLY CIRCUIT}

본 발명은 전원 공급 회로에 관한 것이다. 구체적으로, 본 발명은 스위치드 커패시터 컨버터(Switched Capacitor Converter)와 3-레벨 벅 컨버터(3-level Buck Converter)가 병합된 전원 공급 회로에 관한 것이다.The present invention relates to a power supply circuit. Specifically, the present invention relates to a power supply circuit in which a switched capacitor converter and a three-level buck converter are integrated.

전원 공급 회로는 전자장치 내에서 배터리 충전이나 외부 충전장치로부터 수신한 전압의 변환 등의 기능을 수행하는 전압 조정기로 사용될 수 있다. The power supply circuit may be used as a voltage regulator performing functions such as charging a battery in an electronic device or converting a voltage received from an external charging device.

예를 들어, 휴대폰이나 태블릿 등과 같은 모바일 전자장치 내부에는 통상 전력관리집적회로(PMIC)라고 언급되는 장치가 포함되어 전자장치 내부의 전력을 관리한다. 이를 위해 전력관리집적회로는 배터리 충전, 외부 충전장치로부터 수신한 전압의 변환, 전원 선택 등의 기능을 수행하는 전압 조정기를 필요로 하는데, 본 발명의 전원 공급 회로는 예시적으로 모바일 전자장치 내에서 전압 조정기로 사용될 수 있다. For example, a device commonly referred to as a power management integrated circuit (PMIC) is included in a mobile electronic device, such as a mobile phone or a tablet, to manage power inside the electronic device. To this end, the power management integrated circuit requires a voltage regulator that performs functions such as battery charging, conversion of voltage received from an external charging device, and power selection. It can be used as a voltage regulator.

최근 모바일 전자장치를 외부에서 충전하는 충전기(TA)가 다양화되면서, 외부 충전기가 제공하는 전압이 5V 또는 9V 등과 같이 고정되는 방식과 3V ~ 11V 또는 3V ~ 20V 범위에서 가변이 가능한 방식 등 다양한 충전 방식이 사용되고 있다. 예를 들어, USB-PD PPS(USB Power Delivery Programmable Power Supply) 방식의 외부 충전기는 전자장치와의 통신을 통해 전자장치가 요구하는 전압을 3V ~ 20V 범위에서 20mV 단위로 조절하여 제공할 수 있다. 즉, 전자장치는 자신의 상태에 따라 최적의 전압을 외부 충전기에게 요청함으로써 고속 및 고효율 충전이 가능하다. Recently, as chargers (TA) for externally charging mobile electronic devices have been diversified, various charging methods such as a method in which the voltage provided by an external charger is fixed, such as 5V or 9V, and a method that can be varied in the range of 3V to 11V or 3V to 20V, etc. method is being used. For example, a USB-PD PPS (USB Power Delivery Programmable Power Supply) type external charger may provide a voltage required by the electronic device through communication with the electronic device by adjusting the voltage in the range of 3V to 20V in 20mV increments. That is, the electronic device can be charged with high speed and high efficiency by requesting an optimal voltage from an external charger according to its state.

이와 같은 다양한 충전 방식으로 인해, 전압 조정기에 사용되는 전원공급회로는 외부 충전기로부터 제공되는 전압이 소정의 값으로 고정되거나 또는 다양한 전압 범위에서 가변 될 수 있는 상황을 고려하여 최적으로 동작할 필요가 있다.Due to such various charging methods, the power supply circuit used in the voltage regulator needs to operate optimally in consideration of the situation in which the voltage provided from the external charger may be fixed to a predetermined value or may be varied in various voltage ranges. .

본 발명의 일 목적은, 실시예에 따라, 외부 충전기로부터 제공되는 전압이 고정되거나 또는 가변 될 수 있는 상황에서 고속 및 고효율로 배터리를 충전하거나 전자장치 내부의 시스템으로 전력을 제공할 수 있는 전원공급회로를 제공하는 것이다.One object of the present invention is, according to an embodiment, a power supply capable of charging a battery at high speed and high efficiency or providing power to a system inside an electronic device in a situation in which a voltage provided from an external charger may be fixed or variable to provide a circuit.

본 발명의 일 목적은, 실시예에 따라, 간단한 구조의 하나의 회로를 사용하여 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드(차지 펌프 모드)와 3-레벨 벅 컨버터(3-level Buck Converter) 모드(벅 모드) 중에서 선택적으로 동작할 수 있는 전원공급회로를 제공함으로써, 다양한 외부 충전 방식에 대해 효과적으로 동작할 수 있을 뿐만 아니라, 소자의 개수를 줄이고 인덕터의 사이즈 및 손실을 줄일 수 있다.One object of the present invention is, according to an embodiment, a switched capacitor converter mode (charge pump mode) and a 3-level buck converter mode ( By providing a power supply circuit that can selectively operate in the buck mode), it is possible to effectively operate for various external charging methods, as well as reduce the number of elements and reduce the size and loss of an inductor.

본 발명의 일 측면은, 외부 충전기로부터 전력을 제공받고 배터리 및/또는 전자장치 시스템으로 전력을 제공하는 전원공급회로로서, 복수의 트랜지스터의 온/오프 스위칭 동작에 따라 차지 펌프 모드 또는 벅 모드 중에서 선택적으로 동작하되, 상기 복수의 트랜지스터 중의 적어도 일부는 상기 차지 펌프 모드와 상기 벅 모드 모두에서 스위칭 동작하는 컨버터; 및 상기 복수의 트랜지스터의 스위칭 동작을 제어하는 컨트롤러;를 포함하는 전원공급회로이다.One aspect of the present invention is a power supply circuit that receives power from an external charger and provides power to a battery and/or an electronic device system, and is selected from a charge pump mode or a buck mode according to on/off switching operations of a plurality of transistors. a converter in which at least some of the plurality of transistors are switched in both the charge pump mode and the buck mode; and a controller controlling the switching operation of the plurality of transistors.

상기 전원공급회로에 있어서, 상기 컨버터는, 제1노드와 제2노드 사이에 연결된 제1트랜지스터(Q_CH); 제2노드와 제3노드 사이에 연결된 제2트랜지스터(Q_DH1); 제3노드와 제4노드 사이에 연결된 제3트랜지스터(Q_CL1); 제4노드와 제5노드 사이에 연결된 제4트랜지스터(Q_DL); 제2노드와 제6노드 사이에 연결된 제5트랜지스터(Q_DH2); 제6노드와 제4노드 사이에 연결된 제6트랜지스터(Q_CL2); 제2노드와 제4노드 사이에 연결된 플라잉 커패시터; 및 제6노드와 제7노드 사이에 연결된 인덕터;를 포함하되, 제1노드는 입력 전압에 연결되고, 제3노드는 배터리 전압에 연결되며, 제5노드는 기준 전압(PGND)에 연결되고, 제7노드는 시스템 전압에 연결될 수 있다. In the power supply circuit, the converter comprises: a first transistor connected between a first node and a second node (Q _CH ); a second transistor connected between the second node and the third node (Q _DH1 ); a third transistor (Q _CL1 ) connected between the third node and the fourth node; a fourth transistor connected between the fourth node and the fifth node (Q _DL ); a fifth transistor (Q _DH2 ) connected between the second node and the sixth node; a sixth transistor Q _CL2 connected between the sixth node and the fourth node; a flying capacitor connected between the second node and the fourth node; and an inductor connected between the sixth node and the seventh node, wherein the first node is connected to the input voltage, the third node is connected to the battery voltage, and the fifth node is connected to the reference voltage (PGND), The seventh node may be connected to a system voltage.

상기 전원공급회로에 있어서, 상기 컨버터는 제3노드와 제7노드 사이에 연결된 제7트랜지스터(Q_BAT)를 더 포함할 수 있다.In the power supply circuit, the converter may further include a seventh transistor (Q _BAT ) connected between the third node and the seventh node.

상기 전원공급회로에 있어서, 상기 컨버터는, 상기 차지 펌프 모드에서, 상기 제1트랜지스터 내지 상기 제4트랜지스터의 스위칭 동작에 의해 상기 입력 전압과 상기 배터리 전압의 비가 실질적으로 2:1의 관계를 가지도록 동작하고, 상기 벅 모드에서, 상기 제1트랜지스터, 상기 제4트랜지스터, 상기 제5트랜지스터 및 상기 제6트랜지스터의 스위칭 동작과 상기 인덕터에 의해 상기 시스템 전압이 상기 입력 전압보다 낮으면서 상기 입력 전압(VIN)과 상기 시스템 전압(VSYS)의 비를 가변할 수 있다. In the power supply circuit, the converter is configured to have a substantially 2:1 relationship between the input voltage and the battery voltage by the switching operation of the first to fourth transistors in the charge pump mode. In the buck mode, the system voltage is lower than the input voltage by the switching operation of the first transistor, the fourth transistor, the fifth transistor, and the sixth transistor and the inductor, and the input voltage VIN ) and the system voltage VSYS can be varied.

상기 전원공급회로에 있어서, 상기 차지 펌프 모드에서, 상기 제1트랜지스터와 상기 제3트랜지스터는 실질적으로 0.5의 듀티(duty)를 가지고 동시에 온/오프 되고, 상기 제2트랜지스터와 상기 제4트랜지스터는 실질적으로 상기 제1트랜지스터와 반대로 온/오프 될 수 있다. In the power supply circuit, in the charge pump mode, the first transistor and the third transistor are simultaneously turned on/off with a duty of substantially 0.5, and the second transistor and the fourth transistor are substantially may be turned on/off opposite to that of the first transistor.

상기 전원공급회로에 있어서, 상기 차지 펌프 모드에서, 상기 제3노드로부터 상기 배터리로 공급되는 전류는 트랜지스터를 거치지 않을 수 있다. In the power supply circuit, in the charge pump mode, the current supplied from the third node to the battery may not pass through the transistor.

상기 전원공급회로에 있어서, 상기 벅 모드에서, 상기 제1트랜지스터는 제1듀티(duty)를 가지고 온/오프 되고, 상기 제5트랜지스터는 상기 제1트랜지스터와 실질적으로 동일한 듀티를 가지면서 180도 위상 쉬프트된 형태로 온/오프 되며, 상기 제6트랜지스터는 상기 제5트랜지스터와 반대로 온/오프 되고, 상기 제4트랜지스터는 상기 제1트랜지스터와 반대로 온/오프 될 수 있다. In the power supply circuit, in the buck mode, the first transistor is turned on/off with a first duty, and the fifth transistor has a 180 degree phase with substantially the same duty as the first transistor. It is turned on/off in a shifted form, the sixth transistor may be turned on/off opposite to the fifth transistor, and the fourth transistor may be turned on/off opposite to the first transistor.

상기 전원공급회로에 있어서, 상기 컨트롤러는 상기 제1듀티를 조절하여 상기 입력 전압과 상기 시스템 전압의 비를 제어할 수 있다. In the power supply circuit, the controller may control the ratio of the input voltage to the system voltage by adjusting the first duty.

상기 전원공급회로에 있어서, 상기 인덕터의 전류 리플(current ripple) 주파수는 상기 제1트랜지스터의 스위칭 주파수의 두 배일 수 있다. In the power supply circuit, a current ripple frequency of the inductor may be twice a switching frequency of the first transistor.

상기 전원공급회로에 있어서, 상기 차지 펌프 모드에서, 상기 제5트랜지스터와 상기 제6트랜지스터는 온/오프 동작을 수행하지 않을 수 있다. In the power supply circuit, in the charge pump mode, the fifth transistor and the sixth transistor may not perform an on/off operation.

상기 전원공급회로에 있어서, 상기 차지 펌프 모드에서, 상기 제5트랜지스터와 상기 제6트랜지스터도 스위칭 동작을 수행할 수 있다. In the power supply circuit, in the charge pump mode, the fifth transistor and the sixth transistor may also perform a switching operation.

상기 전원공급회로에 있어서, 상기 제5트랜지스터는 상기 제2트랜지스터와 동일하게 온/오프 되고, 상기 제6트랜지스터는 상기 제3트랜지스터와 동일하게 온/오프 될 수 있다. In the power supply circuit, the fifth transistor may be turned on/off in the same manner as the second transistor, and the sixth transistor may be turned on/off in the same manner as the third transistor.

상기 전원공급회로에 있어서, 제1노드가 연결되는 상기 입력 전압은 상기 외부 충전기로부터 제공된 전압으로부터 생성되는 중간버스 전압일 수 있다. In the power supply circuit, the input voltage to which the first node is connected may be an intermediate bus voltage generated from a voltage provided from the external charger.

상기 전원공급회로에 있어서, 상기 외부 충전기에 연결되는 노드와 제1노드 사이에는 입력단 트랜지스터(Q_RB)가 더 포함될 수 있다. In the power supply circuit, an input transistor Q _RB may be further included between the first node and the node connected to the external charger.

상기 전원공급회로에 있어서, 상기 제2트랜지스터 및 상기 제3트랜지스터 및 상기 제7트랜지스터는 양방향 제어가 가능한 트랜지스터일 수 있다. In the power supply circuit, the second transistor, the third transistor, and the seventh transistor may be transistors capable of bidirectional control.

본 발명에 의하면, 실시예에 따라, 충전기로부터 제공되는 전압이 고정되거나 또는 가변 될 수 있는 상황에서 고속 및 고효율로 배터리를 충전하거나 전자장치 시스템으로 전력을 제공할 수 있다.According to the present invention, according to an embodiment, it is possible to charge a battery or provide power to an electronic device system at high speed and high efficiency in a situation in which the voltage provided from the charger may be fixed or variable.

본 발명에 의하면, 실시예에 따라, 간단한 구조의 하나의 회로를 사용하여 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드(차지 펌프 모드)와 3-레벨 벅 컨버터(3-level Buck Converter) 모드(벅 모드) 중에서 선택적으로 동작할 수 있어, 다양한 외부 충전 방식에 대해 효과적으로 동작할 수 있을 뿐만 아니라, 소자의 개수를 줄이고 인덕터의 사이즈 및 손실을 줄일 수 있다.According to the present invention, according to an embodiment, a switched capacitor converter mode (charge pump mode) and a 3-level buck converter mode (buck mode) are used using a single circuit having a simple structure. ), it is possible to effectively operate for various external charging methods, as well as reduce the number of elements and reduce the size and loss of the inductor.

도 1은 본 발명의 일 실시예에 따른 전원공급회로를 예시한다.
도 2 내지 도 4는 도 1의 실시예에 따른 전원공급회로가 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드로 동작하는 경우를 예시적으로 설명한다.
도 5 내지 도 9는 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드에서 듀티(duty)가 0.5보다 크게 동작하는 경우를 예시적으로 설명한다
도 10 내지 도 12는 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드에서 듀티(duty)가 0.5로 동작하는 경우를 예시적으로 설명한다.
도 13 내지 도 17은 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드에서 듀티(duty)가 0.5 미만으로 동작하는 경우를 예시적으로 설명한다.
도 18 및 도 19는 도 1의 실시예에 따른 전원공급회로가 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드에서 도 4 내지 도 5와는 다른 방식으로 동작하는 경우를 예시적으로 설명한다.1 illustrates a power supply circuit according to an embodiment of the present invention.
2 to 4 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates in a switched capacitor converter mode.
5 to 9 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates in a 3-level buck converter mode with a duty greater than 0.5.
10 to 12 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates at a duty of 0.5 in a 3-level buck converter mode.
13 to 17 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates with a duty of less than 0.5 in a 3-level buck converter mode.
18 and 19 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates in a manner different from that of FIGS. 4 to 5 in a switched capacitor converter mode.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, or order of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but another component is formed between each component. It should be understood that elements may also be “connected,” “coupled,” or “connected.”

도 1은 본 발명의 일 실시예에 따른 전원공급회로를 예시한다. 1 illustrates a power supply circuit according to an embodiment of the present invention.

도 1을 참조하면, 전원공급회로는 컨트롤러(110)와 복수의 트랜지스터를 포함하는 집적회로(100) 및 집적회로(100)의 주변 소자들(인덕터, 커패시터 등)을 포함할 수 있다. 도 1에서 컨트롤러(110)와 배터리(10)를 제외한 나머지 소자들(트랜지스터, 버퍼, 인덕터, 커패시터 등)은 컨버터를 구성하는 것으로 이해될 수 있다. 즉, 전원공급회로는 복수의 트랜지스터와 수동 소자들을 포함하는 컨버터와 컨트롤러(110)를 포함하는 것으로 이해될 수 있다. 배터리(10)는 전원공급회로 외부의 구성으로 보는 것이 일반적이지만 상황에 따라 배터리(10)도 전원공급회로에 포함되는 것으로 볼 수 있다.Referring to FIG. 1 , the power supply circuit may include a controller 110 , an integrated circuit 100 including a plurality of transistors, and peripheral elements (inductors, capacitors, etc.) of the integrated circuit 100 . In FIG. 1 , elements (transistors, buffers, inductors, capacitors, etc.) other than the controller 110 and the battery 10 may be understood as constituting a converter. That is, the power supply circuit may be understood to include a converter including a plurality of transistors and passive elements and the controller 110 . The battery 10 is generally viewed as a configuration outside the power supply circuit, but the battery 10 can also be considered to be included in the power supply circuit depending on circumstances.

전원공급회로는 외부 충전기(TA)로부터 전력을 제공받고 배터리 및/또는 전자장치 시스템으로 전력을 제공할 수 있다. 예시적으로, 전원공급회로는 휴대폰이나 태블릿 등과 같은 모바일 전자장치 내부에 사용되어 배터리 충전, 외부 충전장치로부터 수신한 전압의 변환, 전원 선택 등의 기능을 수행할 수 있다. 예시적으로, 전원공급회로는 모바일 전자장치 내에서 전력관리집적회로(PMIC) 내부의 전압 조정기로 또는 전력관리집적회로(PMIC) 외부에서 전력관리집적회로(PMIC)와 협업하는 전압 조정기로 사용될 수 있다.The power supply circuit may receive power from an external charger TA and provide power to a battery and/or an electronic device system. For example, the power supply circuit may be used inside a mobile electronic device such as a mobile phone or tablet to perform functions such as charging a battery, converting a voltage received from an external charging device, and selecting power. Illustratively, the power supply circuit may be used as a voltage regulator inside a power management integrated circuit (PMIC) within the mobile electronic device or as a voltage regulator that cooperates with a power management integrated circuit (PMIC) outside the power management integrated circuit (PMIC). there is.

전원공급회로는 입력포트(도면 미도시)를 통해 외부의 충전기(TA)와 연결될 수 있다. 입력포트는 전자장치 외부의 충전기(TA)와 접속되어 외부 충전기(TA)로부터 전력을 공급받을 수 있다. 외부 충전기(TA)로부터 제공되는 전압은 5V, 9V 등과 같이 고정된 전압이거나 3V ~ 11V 또는 3V ~ 20V 범위에서 가변 되는 전압일 수 있다. 예를 들어, 입력포트는 USB A-type 또는 USB C-type일 수 있으나, 이로 한정되는 것은 아니다.The power supply circuit may be connected to an external charger TA through an input port (not shown). The input port may be connected to a charger TA external to the electronic device to receive power from the external charger TA. The voltage provided from the external charger TA may be a fixed voltage, such as 5V or 9V, or a voltage variable in the range of 3V to 11V or 3V to 20V. For example, the input port may be a USB A-type or a USB C-type, but is not limited thereto.

버스 커패시터(C_VBUS)는 버스 전압 단자(VBUS)와 기준 전압(PGND) 사이에 연결될 수 있다. 버스 커패시터(C_VBUS)는 버스 전압(V_BUS)을 안정화하기 위해 필요에 따라 선택적으로 사용될 수 있다.The bus capacitor C _VBUS may be connected between the bus voltage terminal VBUS and the reference voltage PGND. The bus capacitor C _VBUS may be selectively used as needed to stabilize the bus voltage V _BUS .

입력단 트랜지스터(Q_RB)는 버스 전압(V_BUS)과 중간 버스 전압(V_MID) 사이에 연결될 수 있다. 입력단 트랜지스터(Q_RB)는 버스 전압(V_BUS)을 중간 버스 전압(V_MID)으로 전달하는 기능을 수행하기 위해 필요에 따라 선택적으로 사용될 수 있다. 예시적으로, 입력단 트랜지스터(Q_RB)는 전원공급회로의 동작 초기나 과도 상태에서 과도한 전류가 흐르는 것을 방지하기 위한 전류 레귤레이션(current regulation) 기능을 수행할 수 있다. 예시적으로, VBUS 단자의 전류 및/또는 배터리 전류를 검출하고 설정된 전류 이상으로 흐를 경우, 입력단 트랜지스터(Q_RB)는 VBUS 단자의 전류 및/또는 배터리 전류에 대한 레귤레이션 기능을 수행할 수 있다. 또한, 실시예에 따라, 측정된 배터리 전압(V_BAT)이 설정된 전압보다 높아지는 경우 입력단 트랜지스터(Q_RB)를 활용하여 배터리 전압(V_BAT)을 조절하는 기능을 수행할 수 있다. 이 경우, 입력단 트랜지스터(Q_RB)는 버스 전압(V_BUS)을 중간 버스 전압(V_MID)으로 전달할 때 전압을 낮추어 전달하는 방식으로 중간 버스 전압(V_MID)을 조절함으로써 배터리 전압(V_BAT)을 조절하는 기능을 수행할 수 있다. 예시적으로, 입력단 트랜지스터(Q_RB)는 비정상적인 상태에서 버스 전압(V_BUS)이 중간 버스 전압(V_MID)으로 전달되는 것을 차단하는 기능을 수행할 수 있다. 예시적으로, 정상적인 동작 상태에서 입력단 트랜지스터(Q_RB)는 도통되어 버스 전압(V_BUS)을 별다른 처리 없이 중간 버스 전압(V_MID)으로 전달할 수 있다. 이 경우 중간 버스 전압(V_MID)은 실질적으로 버스 전압(V_BUS)과 동일할 수 있다.The input transistor Q _RB may be connected between the bus voltage V _BUS and the intermediate bus voltage V _MID . The input transistor Q _RB may be selectively used as needed to perform a function of transferring the bus voltage V _BUS to the intermediate bus voltage V _MID . For example, the input terminal transistor Q _RB may perform a current regulation function for preventing an excessive current from flowing in an initial operation or a transient state of the power supply circuit. For example, when the current and/or the battery current of the VBUS terminal are detected and the current flows more than the set current, the input transistor Q _RB may perform a regulating function for the current and/or the battery current of the VBUS terminal. In addition, according to an embodiment, when the measured battery voltage V _BAT becomes higher than the set voltage, a function of adjusting the battery voltage V _BAT may be performed by using the input terminal transistor Q _RB . In this case, the input stage transistor (Q _RB ) controls the intermediate bus voltage (V _MID ) in such a way that, when transferring the bus voltage (V _BUS ) to the intermediate bus voltage (V _MID ), the voltage is lowered to transfer the battery voltage (V _BAT ) can perform a function to control For example, the input transistor Q _RB may perform a function of blocking the transfer of the bus voltage V _BUS to the intermediate bus voltage V _MID in an abnormal state. For example, in a normal operating state, the input terminal transistor Q _RB may be conductive to transfer the bus voltage V _BUS as the intermediate bus voltage V _MID without any special processing. In this case, the intermediate bus voltage V _MID may be substantially equal to the bus voltage V _BUS .

중간 버스 커패시터(C_MID)는 중간 버스 전압(V_MID)과 기준 전압(PGND) 사이에 연결될 수 있다. 중간 버스 커패시터(C_MID)는 중간 버스 전압(V_MID)을 안정화하기 위해 필요에 따라 선택적으로 사용될 수 있다.The intermediate bus capacitor C _MID may be connected between the intermediate bus voltage V _MID and the reference voltage PGND. The intermediate bus capacitor C _MID may optionally be used as needed to stabilize the intermediate bus voltage V _MID .

배터리(10)는 외부 충전기(TA)로부터 제공된 전력을 저장하고, 저장된 전력을 필요에 따라 전자장치의 시스템 전압 단자(VSYS_PWR)로 제공할 수 있다. 예시적으로, 배터리(10)는 모바일 전자장치 등에서 주로 사용되는 리튬-이온 배터리일 수 있으나, 이로 한정되는 것은 아니다. 실시예에 따라, 배터리(10)의 전압 센싱 단자(S+, S-)로부터 제공되는 신호는 집적회로(100)의 배터리 전압 검출 단자(BATSNSP, BATSNSN)를 통해 컨트롤러(110)로 제공될 수 있다. 배터리 전압 검출 단자(BATSNSP, BATSNSN)는 전원공급회로의 동작 상황에 영향을 받지 않고 배터리(10)의 전압을 정밀하게 검출하기 위해 필요에 따라 선택적으로 사용될 수 있다.The battery 10 may store power provided from the external charger TA and provide the stored power to the system voltage terminal VSYS_PWR of the electronic device as needed. Illustratively, the battery 10 may be a lithium-ion battery mainly used in mobile electronic devices, but is not limited thereto. According to an embodiment, a signal provided from the voltage sensing terminals S+ and S- of the battery 10 may be provided to the controller 110 through the battery voltage detecting terminals BATSNSP and BATSNSN of the integrated circuit 100 . . The battery voltage detection terminals BATSNSP and BATSNSN may be selectively used as necessary to precisely detect the voltage of the battery 10 without being affected by the operating condition of the power supply circuit.

다음으로, 중간 버스 전압(V_MID), 배터리 전압(V_BAT) 및 시스템 전압(V_SYS) 사이의 컨버터 회로 구성에 대해 설명한다. 도 1의 실시예에서는 중간 버스 전압(V_MID)이 컨버터의 입력 전압으로 볼 수 있으므로 중간 버스 전압(V_MID)은 입력 전압(V_IN)으로 표현될 수 있다. 중간 버스 전압(V_MID)은 외부 충전기(TA)로부터 제공된 전압으로부터 생성되는 것으로서, 입력단 트랜지스터(Q_RB)가 완전히 도통되는 경우, 입력 전압(V_IN)은 외부 충전기(TA)로부터 제공되는 버스 전압(V_BUS)과 실질적으로 동일할 수 있다.Next, a converter circuit configuration between the intermediate bus voltage (V _MID ), the battery voltage (V _BAT ), and the system voltage (V _SYS ) will be described. In the embodiment of FIG. 1 , since the intermediate bus voltage V _MID can be viewed as an input voltage of the converter, the intermediate bus voltage V _MID can be expressed as the input voltage V _IN . The intermediate bus voltage V _MID is generated from the voltage provided from the external charger TA. When the input stage transistor Q _RB is fully conducted, the input voltage V _IN is the bus voltage provided from the external charger TA. (V _BUS ) may be substantially the same.

컨버터는, 제1노드(N1)와 제2노드(N2) 사이에 연결된 제1트랜지스터(Q_CH), 제2노드(N2)와 제3노드(N3) 사이에 연결된 제2트랜지스터(Q_DH1), 제3노드(N3)와 제4노드(N4) 사이에 연결된 제3트랜지스터(Q_CL1), 제4노드(N4)와 제5노드(N5) 사이에 연결된 제4트랜지스터(Q_DL), 제2노드(N2)와 제6노드(N6) 사이에 연결된 제5트랜지스터(Q_DH2), 제6노드(N6)와 제4노드(N4) 사이에 연결된 제6트랜지스터(Q_CL2), 제2노드(N2)와 제4노드(N4) 사이에 연결된 플라잉 커패시터(C_FLY) 및 제6노드(N6)와 제7노드(N7) 사이에 연결된 인덕터(L)를 포함할 수 있다. 실시예에 따라, 컨터버는 제7노드(N7)와 제3노드(N3) 사이에 연결된 제7트랜지스터(Q_BAT)를 더 포함할 수 있다. The converter includes a first transistor (Q _CH ) connected between the first node (N1) and the second node (N2), a second transistor (Q _DH1 ) connected between the second node (N2) and the third node (N3) , a third transistor (Q _CL1 ) connected between the third node (N3) and the fourth node (N4), a fourth transistor (Q _DL ) connected between the fourth node (N4) and the fifth node (N5), the first A fifth transistor Q _DH2 connected between the second node N2 and the sixth node N6, a sixth transistor Q _CL2 connected between the sixth node N6 and the fourth node N4, the second node It may include a flying capacitor C _FLY connected between N2 and the fourth node N4 and an inductor L connected between the sixth node N6 and the seventh node N7 . According to an embodiment, the converter may further include a seventh transistor Q _BAT connected between the seventh node N7 and the third node N3 .

여기서, 제1노드(N1)는 입력 전압(V_IN)에 연결되고, 제3노드(N3)는 제1출력 전압 단자(VOUT1)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 제5노드(N5)는 기준 전압(PGND)에 연결되고, 제7노드(N7)는 시스템 전압 단자(VSYS)를 통해 시스템 전압(V_SYS)에 연결될 수 있다. Here, the first node N1 may be connected to the input voltage V _IN , and the third node N3 may be connected to the battery voltage V _BAT through the first output voltage terminal VOUT1 . The fifth node N5 may be connected to the reference voltage PGND, and the seventh node N7 may be connected to the system voltage V _SYS through the system voltage terminal VSYS.

시스템 전압(V_SYS)과 기준 전압(PGND) 사이에는 필요에 따라 시스템 전압 커패시터(C_VSYS)가 연결되어 시스템 전압(V_SYS)을 안정화할 수 있다. If necessary, a system voltage capacitor C _VSYS may be connected between the system voltage V _SYS and the reference voltage PGND to stabilize the system voltage V _SYS .

배터리 전압(V_BAT)과 기준 전압(PGND) 사이에는 필요에 따라 배터리 전압 커패시터(C_VBAT)가 연결되어 배터리 전압(V_BAT)을 안정화할 수 있다.If necessary, a battery voltage capacitor C _VBAT may be connected between the battery voltage V _BAT and the reference voltage PGND to stabilize the battery voltage V _BAT .

컨트롤러(110)는 전원공급회로의 전반적인 제어를 수행할 수 있다. 실시예에 따라, 컨트롤러(110)는 전자장치 시스템의 전력을 관리하는 전력관리 집적회로(도면 미도시)와 통신하며 전원공급회로의 제어를 위한 정보를 송수신할 수 있다. 예시적으로, 컨트롤러(110)는 전원공급회로 내부의 복수의 트랜지스터의 온/오프 스위칭 동작을 제어하여 배터리 전압 단자(VBAT)와 시스템 전압 단자(VSYS)로 공급하는 전압, 전류, 전력 중의 적어도 하나를 조절할 수 있다. 이를 위해, 필요에 따라 컨트롤러(110)는 배터리(10)의 전압, 전류 중의 적어도 하나 이상에 대한 정보를 획득할 수 있다. 예시적으로, 컨트롤러(110)는 배터리 전압 검출 단자(BATSNSP, BATSNSN)를 통해 배터리 전압 정보를 획득할 수 있다. 예시적으로, 컨트롤러(110)는 전류 검출 저항 또는 CT(current transformer) 등을 사용하여 검출된 배터리 전류 정보를 배터리 전류 검출 단자를 통해 획득할 수 있다. 외부 충전기(TA)가 전압을 가변 할 수 있는 경우, 컨트롤러(110)는 외부 충전기(TA)로부터 제공받을 전압에 대한 정보를 외부 충전기(TA)에 직접 요청하거나 또는 전력관리 집적회로를 통해 외부 충전기(TA)에 요청할 수 있다.The controller 110 may perform overall control of the power supply circuit. According to an embodiment, the controller 110 may communicate with a power management integrated circuit (not shown) that manages power of the electronic device system and may transmit/receive information for controlling the power supply circuit. Exemplarily, the controller 110 controls on/off switching operations of a plurality of transistors in the power supply circuit to supply at least one of voltage, current, and power to the battery voltage terminal VBAT and the system voltage terminal VSYS. can be adjusted. To this end, if necessary, the controller 110 may acquire information on at least one of a voltage and a current of the battery 10 . For example, the controller 110 may acquire battery voltage information through the battery voltage detection terminals BATSNSP and BATSNSN. For example, the controller 110 may acquire battery current information detected using a current detection resistor or a current transformer (CT) through a battery current detection terminal. When the external charger (TA) can vary the voltage, the controller 110 directly requests information about the voltage to be provided from the external charger (TA) to the external charger (TA) or the external charger through the power management integrated circuit (TA) can be requested.

전원공급회로는 도 1에 예시된 바와 같이 다수의 버퍼(BF)를 포함할 수 있다. 각각의 버퍼(BF)는 컨트롤러(110)가 트랜지스터를 구동하기 위해 제공하는 신호를 수신하고 대응되는 트랜지스터에 적절한 구동 신호를 인가하기 위해 필요에 따라 선택적으로 사용될 수 있다. 예시적으로, 버퍼(BF)는 트랜지스터의 게이트 단자에 인가되는 전류를 증폭하거나, 전압을 증폭하거나 또는 플로팅(floating) 상태의 트랜지스터를 구동하기 위해 사용될 수 있다. 컨트롤러(110)가 트랜지스터를 직접 구동할 수 있는 경우에는 트랜지스터를 구동하기 위한 버퍼(BF)가 사용되지 않을 수 있다.The power supply circuit may include a plurality of buffers BF as illustrated in FIG. 1 . Each buffer BF may be selectively used as needed to receive a signal provided by the controller 110 for driving a transistor and apply an appropriate driving signal to a corresponding transistor. For example, the buffer BF may be used to amplify a current applied to a gate terminal of the transistor, amplify a voltage, or drive a transistor in a floating state. When the controller 110 can directly drive the transistor, the buffer BF for driving the transistor may not be used.

이와 같이 구성된 전원공급회로는 두 가지 동작 모드 중에서 필요에 따라 선택적으로 동작할 수 있다. 두 가지 동작 모드 중의 하나는 스위치드 커패시터 컨버터(switched capacitor converter; SCC) 모드이고, 다른 하나는 3-레벨 벅 컨버터(3-level Buck converter) 모드이다. 스위치드 커패시터 컨버터 모드는 '차지 펌프(charge pump) 모드'라고 언급될 수 있다. 3-레벨 벅 컨버터(3-level Buck converter) 모드는 혼동이 없는 경우 간략히 '벅 모드'라고 언급하기로 한다.The power supply circuit configured as described above may selectively operate among two operation modes as needed. One of the two operating modes is a switched capacitor converter (SCC) mode, and the other is a three-level buck converter (3-level Buck converter) mode. The switched capacitor converter mode may be referred to as a 'charge pump mode'. The 3-level buck converter mode will be briefly referred to as 'buck mode' if there is no confusion.

즉, 전원공급회로 내부의 컨버터는 복수의 트랜지스터의 온/오프 스위칭 동작에 따라 차지 펌프 모드 또는 벅 모드 중에서 선택적으로 동작할 수 있다. 이 때, 컨버터 내부의 복수의 트랜지스터 중의 적어도 일부는 차지 펌프 모드와 벅 모드 모두에서 스위칭 동작하도록 구성될 수 있다. 다시 말해, 본 발명의 실시예에 따른 전원공급회로는 하나의 회로를 사용하여 서로 다른 동작 방식에 해당하는 차지 펌프 회로의 동작과 3-레벨 벅 회로의 동작이 모두 가능한 것으로서, 차지 펌프 회로와 3-레벨 벅 회로가 하나로 병합된 새로운 회로로 이해될 수 있다.That is, the converter in the power supply circuit may selectively operate in the charge pump mode or the buck mode according to on/off switching operations of the plurality of transistors. In this case, at least some of the plurality of transistors in the converter may be configured to perform a switching operation in both the charge pump mode and the buck mode. In other words, in the power supply circuit according to the embodiment of the present invention, both the operation of the charge pump circuit and the operation of the 3-level buck circuit corresponding to different operation methods are possible using one circuit, and the charge pump circuit and the three It can be understood as a new circuit in which the -level buck circuit is merged into one.

컨버터는, 차지 펌프 모드에서, 제1트랜지스터(Q_CH) 내지 제4트랜지스터(Q_DL)의 스위칭 동작에 의해 입력 전압(V_IN)과 배터리 전압(V_BAT)의 비가 실질적으로 2:1의 관계를 가지도록 동작할 수 있다. 차지 펌프 모드에서, 제5트랜지스터(Q_DH2)와 제6트랜지스터(Q_CL2)는 필요에 따라 선택적으로 동작할 수 있다. 차지 펌프 모드는 제1노드(N1) 전압(즉, 입력 전압(V_IN))과 제3노드(N3) 전압(즉, 배터리 전압(V_BAT))의 비가 2:1의 관계를 가질 때 주로 사용되어 고효율로 전력을 전달할 수 있다.In the converter, in the charge pump mode, the ratio of the input voltage V _IN to the battery voltage V _BAT is substantially 2:1 by the switching operation of the first transistor Q _CH to the fourth transistor Q _DL . It can operate to have . In the charge pump mode, the fifth transistor Q _DH2 and the sixth transistor Q _CL2 may selectively operate as needed. The charge pump mode is mainly performed when the ratio of the first node (N1) voltage (ie, the input voltage (V _IN )) to the third node (N3) voltage (ie, the battery voltage (V _BAT )) has a relationship of 2:1. It can be used to deliver power with high efficiency.

컨버터는, 벅 모드에서, 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 스위칭 동작과 인덕터(L)에 의해 시스템 전압(V_SYS)이 입력 전압(V_IN)보다 낮으면서 입력 전압(V_IN)과 시스템 전압(V_SYS)의 비를 가변할 수 있다. 벅 모드에서, 필요에 따라, 제2트랜지스터(Q_DH1)와 제3트랜지스터(Q_CL1)는 오프 상태를 유지할 수 있다. 벅 모드에서 제1노드(N1) 전압(즉, 입력 전압(V_IN))에 대한 제7노드(N7) 전압(즉, 시스템 전압(V_SYS))의 비(전압 변환비)는 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 제어를 통해 조절될 수 있다. 따라서 벅 모드는 제1노드(N1) 전압과 제7노드(N7) 전압의 비가 2:1이 아닌 상황, 즉 다양한 전압 변환비가 필요한 상황에서 효과적으로 동작할 수 있다.The converter, in the buck mode, the switching operation of the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ) and the sixth transistor (Q _CL2 ) and the system voltage by the inductor (L) While (V _SYS ) is lower than the input voltage (V _IN ), the ratio of the input voltage (V _IN ) to the system voltage (V _SYS ) may be varied. In the buck mode, if necessary, the second transistor Q _DH1 and the third transistor Q _CL1 may maintain an off state. In the buck mode, the ratio (voltage conversion ratio) of the seventh node N7 voltage (ie, the system voltage V _SYS ) to the first node N1 voltage (ie, the input voltage V _IN ) is the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ), and the sixth transistor (Q _CL2 ) may be controlled through control. Therefore, the buck mode can effectively operate in a situation where the ratio of the voltage of the first node (N1) to the voltage of the seventh node (N7) is not 2:1, that is, in a situation where various voltage conversion ratios are required.

제7트랜지스터(Q_BAT)는 시스템 전압 노드(VSYS_PWR)와 배터리 전압 노드(VBAT) 사이에서 필요에 따라 양방향 중의 어느 방향으로나 선택적으로 전류를 전달할 수 있다. 즉, 제7트랜지스터(Q_BAT)는 시스템 전압 노드(VSYS_PWR)로부터 배터리 전압 노드(VBAT)로 전류를 전달하여 배터리(10)를 충전하거나 또는 배터리 전압 노드(VBAT)로부터 시스템 전압 노드(VSYS_PWR)로 전류를 전달하여 배터리(10)에 저장된 에너지를 시스템으로 공급하도록 할 수 있다. 제7트랜지스터(Q_BAT)의 이러한 동작은 차지 펌프 모드와 벅 모드 중의 어느 모드에서나 필요에 따라 선택적으로 수행될 수 있다.The seventh transistor Q _BAT may selectively transmit current in either direction between the system voltage node VSYS_PWR and the battery voltage node VBAT in either direction as needed. That is, the seventh transistor Q _BAT transfers a current from the system voltage node VSYS_PWR to the battery voltage node VBAT to charge the battery 10 or from the battery voltage node VBAT to the system voltage node VSYS_PWR. The energy stored in the battery 10 may be supplied to the system by passing a current. This operation of the seventh transistor Q _BAT may be selectively performed as needed in any mode of the charge pump mode and the buck mode.

차지 펌프 모드와 벅 모드에서의 구체적인 동작에 대해서는 아래에서 도면을 통해 상세히 설명하기로 한다.Specific operations in the charge pump mode and the buck mode will be described in detail below with reference to the drawings.

도 1에서는 컨트롤러(110)와 트랜지스터들 및 버퍼들이 집적회로(100) 내에 포함되고 수동 소자들(커패시터, 인덕터 등)은 집적회로(100) 외부에 배치되는 것으로 예시되어 있으나, 집적회로(100) 내에 배치되는 소자들은 다양하게 변경될 수 있다. 예를 들어, 트랜지스터들과 버퍼들 중의 일부가 집적회로(100) 외부에 배치되거나 및/또는 수동 소자들 중의 일부가 집적회로(100) 내에 배치될 수도 있다.In FIG. 1 , the controller 110, transistors, and buffers are included in the integrated circuit 100 and passive elements (capacitors, inductors, etc.) are exemplified as being disposed outside the integrated circuit 100, but the integrated circuit 100 The elements disposed therein may be variously changed. For example, some of the transistors and buffers may be disposed outside the integrated circuit 100 and/or some of the passive components may be disposed within the integrated circuit 100 .

도 2 내지 도 4는 도 1의 실시예에 따른 전원공급회로가 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드(차지 펌프 모드)로 동작하는 경우를 예시적으로 설명한다.2 to 4 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates in a switched capacitor converter mode (charge pump mode).

도 2는 차지 펌프 모드에서의 제1트랜지스터(Q_CH) 내지 제4트랜지스터(Q_DL)의 온/오프 동작과 주요 파형(V_CP, V_OUT1, V_CN)을 예시한다. V_CP는 제2노드(N2)의 전압이고, V_OUT1은 제3노드(N3)의 전압이며, V_CN은 제4노드(N4)의 전압이다. FIG. 2 illustrates on/off operations and main waveforms V _CP , V _OUT1 , and V _CN of the first transistor Q _CH to the fourth transistor Q _DL in the charge pump mode. V _CP is the voltage of the second node N2 , V _OUT1 is the voltage of the third node N3 , and V _CN is the voltage of the fourth node N4 .

도 2를 참조하면, 제1트랜지스터(Q_CH)와 제3트랜지스터(Q_CL1)는 실질적으로 0.5의 듀티(duty)를 가지고 동시에 온/오프 되고, 제2트랜지스터(Q_DH1)와 제4트랜지스터(Q_DL)는 실질적으로 제1트랜지스터(Q_CH)와 반대로 온/오프 될 수 있다. 여기서, 듀티는 스위칭 주기(온 구간과 오프 구간의 합)에 대한 온 구간의 비율로 정의될 수 있다. Referring to FIG. 2 , the first transistor Q _CH and the third transistor Q _CL1 are turned on/off at the same time with a duty of substantially 0.5, and the second transistor Q _DH1 and the fourth transistor (Q CL1 ) Q _DL ) may be turned on/off substantially opposite to that of the first transistor Q _CH . Here, the duty may be defined as a ratio of the on period to the switching period (the sum of the on period and the off period).

차지 펌프 모드에서 제5트랜지스터(Q_DH2)와 제6트랜지스터(Q_CL2)는 오프 상태를 유지할 수 있다. 다만, 실시예에 따라, 차지 펌프 모드에서 제5트랜지스터(Q_DH2)와 제6트랜지스터(Q_CL2)도 온/오프 스위칭 동작을 수행할 수 있는데, 이 부분에 대해서는 도 18과 도 19를 참조하여 후술하기로 한다.In the charge pump mode, the fifth transistor Q _DH2 and the sixth transistor Q _CL2 may maintain an off state. However, depending on the embodiment, the fifth transistor Q _DH2 and the sixth transistor Q _CL2 may also perform an on/off switching operation in the charge pump mode. For this part, refer to FIGS. 18 and 19 , to be described later.

도 3은 제1트랜지스터(Q_CH)와 제3트랜지스터(Q_CL1)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제3트랜지스터(Q_CL1)를 통해 배터리 전압(V_BAT)에 연결된다. 따라서 입력 전압(V_IN)은 플라잉 커패시터 양단의 전압(V_CFLY)과 배터리 전압(V_BAT)의 합과 같다.FIG. 3 exemplarily describes operations in the ON period of the first transistor Q _CH and the third transistor Q _CL1 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH , and the CN node connected to the fourth node N4 is connected to the third transistor Q _CL1 through the third transistor Q CL1 . It is connected to the battery voltage (V _BAT ). Therefore, the input voltage (V _IN ) is equal to the sum of the voltage (V _CFLY ) across the flying capacitor and the battery voltage (V _BAT ).

도 4는 제2트랜지스터(Q_DH1)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제2트랜지스터(Q_DH1)를 통해 배터리 전압(V_BAT)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 따라서 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)은 서로 같아진다.FIG. 4 exemplarily describes operations in the ON period of the second transistor Q _DH1 and the fourth transistor Q _DL . The CP node connected to the second node N2 is connected to the battery voltage V _BAT through the second transistor Q _DH1 , and the CN node connected to the fourth node N4 is connected to the fourth transistor Q _DL through the It is connected to the reference voltage PGND. Accordingly, the flying capacitor voltage V _CFLY and the battery voltage V _BAT are equal to each other.

이와 같이, 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)은 서로 같고, 입력 전압(V_IN)은 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)의 합과 같으므로, 결과적으로 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)은 각각 입력 전압(V_IN)의 절반이 된다. 따라서 제1노드(N1) 전압인 입력 전압(V_IN)과 제3노드(N3) 전압인 배터리 전압(V_BAT)의 비는 2:1의 관계를 가지게 된다.As such, the flying capacitor voltage (V _CFLY ) and the battery voltage (V _BAT ) are equal to each other, and the input voltage (V _IN ) is equal to the sum of the flying capacitor voltage (V _CFLY ) and the battery voltage (V _BAT ), as a result, The flying capacitor voltage V _CFLY and the battery voltage V _BAT are each half of the input voltage V _IN . Accordingly, the ratio of the input voltage V _IN which is the voltage of the first node N1 to the battery voltage V _BAT which is the voltage of the third node N3 has a relationship of 2:1.

본 실시예에 따른 차지 펌프 모드에서 제3노드(N3)로부터 배터리(10)로 공급되는 전류는 트랜지스터를 거치지 않고 바로 공급된다. 즉, 차지 펌프 모드에서 배터리(10)를 충전하는 전류는 제3노드(N3)로부터 트랜지스터를 거치지 않고 배터리(10)로 공급될 수 있으므로 손실을 줄이고 고효율로 동작할 수 있다. 전원공급회로는 차지 펌프 모드로 동작할 경우 인덕터(L)로 인한 손실이 없거나 감소하므로 인덕터를 활용하는 벅 모드보다 더욱 고전류 및 고효율로 동작할 수 있다. 따라서 고속 충전 또는 초고속 충전과 같이 큰 전류 또는 큰 전력을 전달하는 상황에서는 차지 펌프 모드를 주로 사용하게 되는데, 본 실시예에 의하면 차지 펌프 모드에서 배터리를 충전할 때 그 경로 상의 트랜지스터 개수를 줄임으로써 더욱 효율을 높일 수 있다.In the charge pump mode according to the present embodiment, the current supplied from the third node N3 to the battery 10 is directly supplied without passing through the transistor. That is, in the charge pump mode, the current for charging the battery 10 may be supplied from the third node N3 to the battery 10 without passing through the transistor, thereby reducing loss and operating with high efficiency. When the power supply circuit operates in the charge pump mode, the loss due to the inductor (L) is eliminated or reduced, so it can operate with higher current and higher efficiency than the buck mode using the inductor. Therefore, the charge pump mode is mainly used in situations where a large current or large power is transmitted, such as fast charging or super fast charging. According to this embodiment, when the battery is charged in the charge pump mode, the efficiency can be increased.

차지 펌프 모드에서 제3 노드(N3)로부터 배터리 전압 단자(VBAT)로 공급된 전력은 필요에 따라 제7트랜지스터(Q_BAT)를 통해 시스템 전압 노드(VSYS_PWR)로 공급될 수도 있다. In the charge pump mode, power supplied from the third node N3 to the battery voltage terminal VBAT may be supplied to the system voltage node VSYS_PWR through the seventh transistor Q _BAT as needed.

도 5 내지 도 9는 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드(벅 모드)에서 듀티(duty, D)가 0.5보다 크게 동작하는 경우를 예시적으로 설명한다.5 to 9 illustrate a case in which the power supply circuit according to the embodiment of FIG. 1 operates with a duty (D) greater than 0.5 in a 3-level buck converter mode (buck mode). explain negatively.

도 5는 벅 모드(D > 0.5)에서 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 온/오프 동작과 주요 파형(V_CP, V_OUT2, V_CN,I_L)을 예시한다. V_OUT2는 제6노드(N6) 전압이고, 전류 I_L은 인덕터(L)의 전류이다.5 is a buck mode (D > 0.5) in the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ) and the sixth transistor (Q _CL2 ) on/off operation and main waveforms (V _CP , V _OUT2 , V _{CN ,} I _L ) is illustrated. V _OUT2 is the voltage of the sixth node (N6), and the current I _L is the current of the inductor (L).

도 5를 참조하면, 제1트랜지스터(Q_CH)는 조절가능한 듀티를 가지고 온/오프를 반복할 수 있다. 듀티는 스위칭 주기(온 구간과 오프 구간의 합)에 대한 온 구간의 비율로 정의될 수 있다. 설명의 편의상, 벅 모드에서의 듀티는 제1트랜지스터(Q_CH)의 듀티로 정의하기로 한다. 예를 들어, 제1트랜지스터(Q_CH)의 듀티는 ① ~ ④ 구간의 길이의 합에 대한 ①, ② 및 ④ 구간(제1트랜지스터(Q_CH)의 온 구간)의 길이의 합의 비율로 이해될 수 있다. 제5트랜지스터(Q_DH2)는 제1트랜지스터(Q_CH)와 동일한 듀티를 가지되 실질적으로 180도 위상 쉬프트(phase shift)된 형태로 온/오프 될 수 있다. 제6트랜지스터(Q_CL2)는 제5트랜지스터(Q_DH2)와 실질적으로 반대로 온/오프 될 수 있다. 제4트랜지스터(Q_DL)는 제1트랜지스터(Q_CH)와 실질적으로 반대로 온/오프 될 수 있다. Referring to FIG. 5 , the first transistor Q _CH may be repeatedly turned on/off with an adjustable duty. The duty may be defined as a ratio of the on period to the switching period (the sum of the on period and the off period). For convenience of description, the duty in the buck mode is defined as the duty of the first transistor Q _CH . For example, the duty of the first transistor (Q _CH ) is to be understood as the ratio of the sum of the lengths of the ①, ② and ④ sections (the ON section of the first transistor (Q _CH )) to the sum of the lengths of the sections ① to ④ can The fifth transistor Q _DH2 has the same duty as the first transistor Q _CH , but may be turned on/off in a substantially 180 degree phase shifted form. The sixth transistor Q _CL2 may be turned on/off substantially opposite to that of the fifth transistor Q _DH2 . The fourth transistor Q _DL may be turned on/off substantially opposite to that of the first transistor Q _CH .

벅 모드(D>0.5)에서 제2트랜지스터(Q_DH1)와 제3트랜지스터(Q_CL1)는 오프 상태를 유지할 수 있으나, 본 실시예가 이로 한정되는 것은 아니다.In the buck mode (D>0.5), the second transistor Q _DH1 and the third transistor Q _CL1 may maintain an off state, but the present embodiment is not limited thereto.

도 6은 도 5의 ① 구간, 즉, 제1트랜지스터(Q_CH)와 제6트랜지스터(Q_CL2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제6트랜지스터(Q_CL2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 입력 전압(V_IN)에서 플라잉 커패시터 전압(V_CFLY)을 뺀 전압(즉, Vin/2)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 듀티가 0.5 보다 큰 경우 시스템 전압(V_SYS)은 후술할 바와 같이 입력 전압(V_IN)의 절반보다 크므로, 인덕터 전류(I_L)는 감소한다. FIG. 6 exemplarily describes the operation in the period ① of FIG. 5 , that is, the ON period of the first transistor Q _CH and the sixth transistor Q _CL2 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH , and the CN node connected to the fourth node N4 is connected to the sixth transistor Q _CL2 through the It is connected to the second output voltage (V _OUT2 ) and one end of the inductor (L). The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, a voltage (ie, Vin/2) obtained by subtracting the flying capacitor voltage V _CFLY from the input voltage V _IN is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the inductor ( A system voltage (V _SYS ) is applied to the other end of L), and when the duty is greater than 0.5, the system voltage (V _SYS ) is greater than half of the input voltage (V _IN ) as will be described later, so the inductor current (I _L ) decreases.

도 7은 도 5의 ② 구간, 즉 제1트랜지스터(Q_CH)와 제5트랜지스터(Q_DH2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고 제5트랜지스터(Q_DH2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 제4노드(N4)에 연결된 CN 노드는 플로팅 상태가 된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 입력 전압(V_IN)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 입력 전압(V_IN)이 시스템 전압(V_SYS)보다 높으므로, 인덕터 전류(I_L)는 증가한다. FIG. 7 exemplarily describes the operation in the period ② of FIG. 5 , that is, the ON period of the first transistor Q _CH and the fifth transistor Q _DH2 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH and the second output voltage V _OUT2 and the inductor L through the fifth transistor Q _DH2 . ) is connected to one end of The CN node connected to the fourth node N4 is in a floating state. The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, the input voltage V _IN is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the system voltage V _SYS is applied to the other end of the inductor L, the input voltage ( Since V _IN ) is higher than the system voltage (V _SYS ), the inductor current (I _L ) increases.

도 8은 도 5의 ③ 구간, 즉 제5트랜지스터(Q_DH2)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제5트랜지스터(Q_DH2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 제4노드(N4)에 연결된 CN 노드는 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 플라잉 커패시터 전압(V_CFLY)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 시스템 전압(V_SYS)은 플라잉 커패시터 전압(V_CFLY)(= V_IN/2)보다 높으므로, 인덕터 전류(I_L)는 감소한다.FIG. 8 exemplarily describes the operation in the period ③ of FIG. 5 , that is, the ON period of the fifth transistor Q _DH2 and the fourth transistor Q _DL . The CP node connected to the second node N2 is connected to the second output voltage V _OUT2 and one end of the inductor L through the fifth transistor Q _DH2 . The CN node connected to the fourth node N4 is connected to the reference voltage PGND through the fourth transistor Q _DL . The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, the flying capacitor voltage V _CFLY is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the system voltage V _SYS is applied to the other end of the inductor L. The system voltage Since (V _SYS ) is higher than the flying capacitor voltage (V _CFLY ) (= V _IN /2), the inductor current (I _L ) decreases.

도 9는 도 5의 ④ 구간, 즉 제1트랜지스터(Q_CH)와 제5트랜지스터(Q_DH2)의 온 구간에서의 동작을 예시적으로 설명한다. ④ 구간에서의 동작은 ② 구간에서의 동작과 유사하므로 구체적인 설명은 생략한다. FIG. 9 exemplarily describes the operation in the period ④ of FIG. 5 , that is, the ON period of the first transistor Q _CH and the fifth transistor Q _DH2 . Since the operation in section ④ is similar to the operation in section ②, a detailed description will be omitted.

벅 모드에서 듀티가 0.5 보다 큰 경우, 도 5의 ① 구간 내지 ④ 구간의 동작을 반복하게 되는데, 인덕터(L)의 일단에는 제2출력 전압(V_OUT2)이 인가되고 타단에는 시스템 전압(V_SYS)이 인가된다. 이 때, 제2출력 전압(V_OUT2)에는 ① 구간과 ③ 구간에서 입력 전압(V_IN)의 절반이 인가되고, ② 구간과 ④ 구간에서 입력 전압(V_IN)이 인가된다. 시스템 입력단의 커패시턴스는 통상 충분히 크기 때문에 시스템 전압(V_SYS)은 하나의 스위칭 주기 내에서는 변화가 없이 일정한 값을 가지는 것으로 가정할 수 있다. 정상상태(steady-state)에서 인덕터(L)의 일단과 타단에 걸리는 전압의 평균은 서로 동일하므로, 결국 시스템 전압(V_SYS)은 입력 전압(V_IN)의 절반보다 높고 입력 전압(V_IN)보다는 낮은 값을 가지게 된다. 입력 전압(V_IN)에 대한 시스템 전압(V_SYS)의 비율은 스위칭 주기에 대한 ① 구간과 ③ 구간의 합의 비율 또는 ② 구간과 ④ 구간의 합의 비율을 조절함으로써 제어될 수 있다. 즉, 입력 전압(V_IN)에 대한 시스템 전압(V_SYS)의 비율은 제1트랜지스터(Q_CH)의 듀티를 통해 조절될 수 있다(설명의 편의상 제1트랜지스터(Q_CH)의 듀티를 대표적으로 예를 들지만 다른 트랜지스터들의 듀티에 따라 조절되는 것으로도 이해될 수 있다).When the duty is greater than 0.5 in the buck mode, the operation of sections ① to ④ of FIG. 5 is repeated, and the second output voltage V _OUT2 is applied to one end of the inductor L and the system voltage V _SYS is applied to the other end of the inductor L. ) is approved. At this time, half of the input voltage (V _IN ) is applied to the second output voltage (V _OUT2 ) in sections ① and ③, and the input voltage V _IN is applied in sections ② and ④. Since the capacitance of the system input stage is usually sufficiently large, it can be assumed that the system voltage (V _SYS ) has a constant value without change within one switching period. In the steady-state, the average of the voltages applied to one end and the other end of the inductor L are equal to each other, so the system voltage V _SYS is higher than half of the input voltage V _IN , and the input voltage V _IN ) will have a lower value than The ratio of the system voltage (V _SYS ) to the input voltage (V _IN ) can be controlled by adjusting the ratio of the sum of sections ① and ③ or the ratio of the sum of sections ② and ④ with respect to the switching period. That is, the ratio of the system voltage V _SYS to the input voltage V _IN may be adjusted through the duty of the first transistor Q _CH (for convenience of description, the duty of the first transistor Q _CH is representative For example, it can also be understood as being adjusted according to the duty of other transistors).

도 10 내지 도 12는 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드(벅 모드)에서 듀티(duty, D)가 0.5로 동작하는 경우를 예시적으로 설명한다.10 to 12 exemplarily illustrate a case in which the power supply circuit according to the embodiment of FIG. 1 operates at a duty (D) of 0.5 in a 3-level buck converter mode (buck mode). explained as

도 10은 벅 모드(D = 0.5)에서 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 온/오프 동작과 주요 파형(V_CP, V_OUT2, V_CN,I_L)을 예시한다.10 is a buck mode (D = 0.5) in the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ) and the sixth transistor (Q _CL2 ) on/off operation and main waveforms (V _CP , V _OUT2 , V _{CN ,} I _L ) is illustrated.

도 10을 참조하면, 제1트랜지스터(Q_CH)는 실질적으로 0.5의 듀티를 가지고 온/오프를 반복할 수 있다. 제5트랜지스터(Q_DH2)는 제1트랜지스터(Q_CH)와 동일한 듀티를 가지되 실질적으로 180도 위상 쉬프트(phase shift)된 형태로 온/오프 될 수 있다. 제6트랜지스터(Q_CL2)는 제5트랜지스터(Q_DH2)와 실질적으로 반대로 온/오프 될 수 있다. 제4트랜지스터(Q_DL)는 제1트랜지스터(Q_CH)와 실질적으로 반대로 온/오프 될 수 있다. Referring to FIG. 10 , the first transistor Q _CH may be repeatedly turned on/off with a duty of substantially 0.5. The fifth transistor Q _DH2 has the same duty as the first transistor Q _CH , but may be turned on/off in a substantially 180 degree phase shifted form. The sixth transistor Q _CL2 may be turned on/off substantially opposite to that of the fifth transistor Q _DH2 . The fourth transistor Q _DL may be turned on/off substantially opposite to that of the first transistor Q _CH .

도 11은 도 10의 ① 구간, 즉, 제1트랜지스터(Q_CH)와 제6트랜지스터(Q_CL2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제6트랜지스터(Q_CL2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 입력 전압(V_IN)에서 플라잉 커패시터 전압(V_CFLY)을 뺀 전압(즉, Vin/2)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 듀티가 0.5인 경우 시스템 전압(V_SYS)은 후술할 바와 같이 입력 전압(V_IN)의 절반이 되므로, 인덕터 전류(I_L)는 실질적으로 증가하거나 감소하지 않는다(실제로는 듀티가 정확히 0.5가 되지 않음으로 인해 또는 기생 성분 등의 영향으로 인해 인덕터 전류(I_L)에 약간의 증가나 감소가 발생할 수 있다). FIG. 11 exemplarily describes the operation in the period ① of FIG. 10 , that is, the ON period of the first transistor Q _CH and the sixth transistor Q _CL2 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH , and the CN node connected to the fourth node N4 is connected to the sixth transistor Q _CL2 through the It is connected to the second output voltage (V _OUT2 ) and one end of the inductor (L). The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, a voltage (ie, Vin/2) obtained by subtracting the flying capacitor voltage V _CFLY from the input voltage V _IN is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the inductor ( The system voltage V _SYS is applied to the other end of L), and when the duty is 0.5, the system voltage V _SYS becomes half of the input voltage V _IN , as will be described later, so the inductor current I _L is substantially (Actually, there may be a slight increase or decrease in the inductor current (I _L ) due to the duty not being exactly 0.5 or the effect of parasitics, etc.).

도 12는 도 10의 ② 구간, 즉 제5트랜지스터(Q_DH2)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제5트랜지스터(Q_DH2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 제4노드(N4)에 연결된 CN 노드는 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 플라잉 커패시터 전압(V_CFLY)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 시스템 전압(V_SYS)은 플라잉 커패시터 전압(V_CFLY)(= V_IN/2)과 실질적으로 동일하므로, 인덕터 전류(I_L)는 실질적으로 증가하거나 감소하지 않는다.FIG. 12 exemplarily describes the operation in the period ② of FIG. 10 , that is, the on period of the fifth transistor Q _DH2 and the fourth transistor Q _DL . The CP node connected to the second node N2 is connected to the second output voltage V _OUT2 and one end of the inductor L through the fifth transistor Q _DH2 . The CN node connected to the fourth node N4 is connected to the reference voltage PGND through the fourth transistor Q _DL . The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, the flying capacitor voltage V _CFLY is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the system voltage V _SYS is applied to the other end of the inductor L. The system voltage Since (V _SYS ) is substantially equal to the flying capacitor voltage (V _CFLY ) (= V _IN /2), the inductor current (I _L ) does not substantially increase or decrease.

벅 모드에서 듀티가 0.5일 경우, 도 10의 ① 구간과 ② 구간의 동작을 반복하게 된다. 이 때, 제2출력 전압(V_OUT2)에는 ① 구간과 ② 구간에서 공통적으로 입력 전압(V_IN)의 절반이 인가된다. 정상상태(steady-state)에서 인덕터(L)의 양단에 걸리는 전압의 평균은 서로 동일하므로 시스템 전압(V_SYS)도 입력 전압(V_IN)의 절반이 된다. When the duty is 0.5 in the buck mode, the operations of sections ① and ② of FIG. 10 are repeated. At this time, half of the input voltage V _IN is commonly applied to the second output voltage V _OUT2 in the section ① and section ②. In a steady-state, the average of the voltages across the inductor L is equal to each other, so the system voltage V _SYS is also half of the input voltage V _IN .

도 13 내지 도 17은 도 1의 실시예에 따른 전원공급회로가 3-레벨 벅 컨버터(3-level Buck Converter) 모드(벅 모드)에서 듀티(duty)가 0.5 미만으로 동작하는 경우를 예시적으로 설명한다.13 to 17 exemplarily illustrate a case in which the power supply circuit according to the embodiment of FIG. 1 operates with a duty of less than 0.5 in a 3-level buck converter mode (buck mode). Explain.

도 13은 벅 모드(D < 0.5)에서 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 온/오프 동작과 주요 파형(V_CP, V_OUT2, V_CN,I_L)을 예시한다.13 is a buck mode (D < 0.5) of the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ), and the sixth transistor (Q _CL2 ) on/off operation and main waveforms (V _CP , V _OUT2 , V _{CN ,} I _L ) is illustrated.

도 13을 참조하면, 제1트랜지스터(Q_CH)는 조절가능한 듀티를 가지고 온/오프를 반복할 수 있다. 듀티는 스위칭 주기(온 구간과 오프 구간의 합)에 대한 온 구간의 비율로 정의될 수 있다. 설명의 편의상, 벅 모드에서의 듀티는 제1트랜지스터(Q_CH)의 듀티로 정의하기로 한다. 예를 들어, 제1트랜지스터(Q_CH)의 듀티는 ① ~ ④ 구간의 길이의 합에 대한 ① 구간(제1트랜지스터(Q_CH)의 온 구간)의 길이의 비율로 이해될 수 있다. 제5트랜지스터(Q_DH2)는 제1트랜지스터(Q_CH)와 실질적으로 동일한 듀티를 가지되 180도 위상 쉬프트(phase shift)된 형태로 온/오프 될 수 있다. 제6트랜지스터(Q_CL2)는 제5트랜지스터(Q_DH2)와 실질적으로 반대로 온/오프 될 수 있다. 제4트랜지스터(Q_DL)는 제1트랜지스터(Q_CH)와 실질적으로 반대로 온/오프 될 수 있다. Referring to FIG. 13 , the first transistor Q _CH may be repeatedly turned on/off with an adjustable duty. The duty may be defined as a ratio of the on period to the switching period (the sum of the on period and the off period). For convenience of description, the duty in the buck mode is defined as the duty of the first transistor Q _CH . For example, the duty of the first transistor Q _CH may be understood as a ratio of the length of the section ① (the ON section of the first transistor Q _CH ) to the sum of the lengths of sections ① to ④. The fifth transistor Q _DH2 has substantially the same duty as the first transistor Q _CH , but may be turned on/off in a 180 degree phase shifted form. The sixth transistor Q _CL2 may be turned on/off substantially opposite to that of the fifth transistor Q _DH2 . The fourth transistor Q _DL may be turned on/off substantially opposite to that of the first transistor Q _CH .

벅 모드(D<0.5)에서 제2트랜지스터(Q_DH1)와 제3트랜지스터(Q_CL1)는 오프 상태를 유지할 수 있으나, 본 실시예가 이로 한정되는 것은 아니다.In the buck mode (D<0.5), the second transistor Q _DH1 and the third transistor Q _CL1 may maintain an off state, but the present embodiment is not limited thereto.

도 14는 도 13의 ① 구간, 즉, 제1트랜지스터(Q_CH)와 제6트랜지스터(Q_CL2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제6트랜지스터(Q_CL2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 입력 전압(V_IN)에서 플라잉 커패시터 전압(V_CFLY)을 뺀 전압(즉, Vin/2)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 듀티가 0.5 보다 작은 경우 시스템 전압(V_SYS)은 후술할 바와 같이 입력 전압(V_IN)의 절반보다 작게 되므로, 인덕터 전류(I_L)는 증가한다. FIG. 14 exemplarily describes the operation in the period ① of FIG. 13 , that is, the ON period of the first transistor Q _CH and the sixth transistor Q _CL2 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH , and the CN node connected to the fourth node N4 is connected to the sixth transistor Q _CL2 through the It is connected to the second output voltage (V _OUT2 ) and one end of the inductor (L). The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, a voltage (ie, Vin/2) obtained by subtracting the flying capacitor voltage V _CFLY from the input voltage V _IN is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the inductor ( A system voltage (V _SYS ) is applied to the other end of L), and when the duty is less than 0.5, the system voltage (V _SYS ) becomes less than half of the input voltage (V _IN ) as will be described later, so the inductor current (I _L ) is increased

도 15는 도 13의 ② 구간, 즉 제6트랜지스터(Q_CL2)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 플로팅 상태가 된다. 제4노드(N4)에 연결된 CN 노드는 제6트랜지스터(Q_CL2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결되고 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 기준 전압(PGND)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되므로, 인덕터 전류(I_L)는 감소한다. FIG. 15 exemplarily describes the operation in the period ② of FIG. 13 , that is, the on period of the sixth transistor Q _CL2 and the fourth transistor Q _DL . The CP node connected to the second node N2 is in a floating state. The CN node connected to the fourth node N4 is connected to the second output voltage V _OUT2 and one end of the inductor L through the sixth transistor Q _CL2 and the reference voltage (Q _DL ) through the fourth transistor (Q DL ) PGND). The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, the reference voltage PGND is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the system voltage V _SYS is applied to the other end of the inductor L, so the inductor current I _L ) decreases.

도 16은 도 13의 ③ 구간, 즉 제5트랜지스터(Q_DH2)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제5트랜지스터(Q_DH2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 제4노드(N4)에 연결된 CN 노드는 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 인덕터(L)의 타단은 시스템 전압(V_SYS)에 연결되고, 필요에 따라 선택적으로 제7트랜지스터(Q_BAT)를 통해 배터리 전압(V_BAT)에 연결될 수 있다. 이 때, 인덕터(L)의 일단이 연결된 제2출력 전압(V_OUT2)에는 플라잉 커패시터 전압(V_CFLY)이 인가되고, 인덕터(L)의 타단에는 시스템 전압(V_SYS)이 인가되는데, 시스템 전압(V_SYS)은 플라잉 커패시터 전압(V_CFLY)(= V_IN/2)보다 낮으므로, 인덕터 전류(I_L)는 증가한다.FIG. 16 exemplarily illustrates the operation in section ③ of FIG. 13 , that is, in the ON section of the fifth transistor Q _DH2 and the fourth transistor Q _DL . The CP node connected to the second node N2 is connected to the second output voltage V _OUT2 and one end of the inductor L through the fifth transistor Q _DH2 . The CN node connected to the fourth node N4 is connected to the reference voltage PGND through the fourth transistor Q _DL . The other end of the inductor L may be connected to the system voltage V _SYS and may be selectively connected to the battery voltage V _BAT through the seventh transistor Q _BAT if necessary. At this time, the flying capacitor voltage V _CFLY is applied to the second output voltage V _OUT2 to which one end of the inductor L is connected, and the system voltage V _SYS is applied to the other end of the inductor L. The system voltage Since (V _SYS ) is less than the flying capacitor voltage (V _CFLY ) (= V _IN /2), the inductor current (I _L ) increases.

도 17은 도 13의 ④ 구간, 즉 제6트랜지스터(Q_CL2)와 제4트랜지스터(Q_DL)의 온 구간에서의 동작을 예시적으로 설명한다. ④ 구간에서의 동작은 ② 구간에서의 동작과 유사하므로 구체적인 설명은 생략한다. FIG. 17 exemplarily describes the operation in section ④ of FIG. 13 , that is, in the ON section of the sixth transistor Q _CL2 and the fourth transistor Q _DL . Since the operation in section ④ is similar to the operation in section ②, a detailed description will be omitted.

벅 모드에서 듀티가 0.5 보다 작을 경우, 도 13의 ① 구간 내지 ④ 구간의 동작을 반복하게 된다. 이 때, 제2출력 전압(V_OUT2)에는 ① 구간과 ③ 구간에서 입력 전압(V_IN)의 절반이 인가되고, ② 구간과 ④ 구간에서 기준 전압(PGND)(즉, 0V)이 인가된다. 정상상태(steady-state)에서 인덕터(L)의 양단에 걸리는 전압의 평균은 서로 동일하므로 시스템 전압(V_SYS)은 입력 전압(V_IN)의 절반보다 낮은 값을 가지게 된다. 입력 전압(V_IN)에 대한 시스템 전압(V_SYS)의 비율(즉, 전압 변환비)은 스위칭 주기에 대한 ① 구간과 ③ 구간의 합의 비율(즉, 듀티)을 조절함으로써 제어될 수 있다. When the duty is less than 0.5 in the buck mode, the operations of sections ① to ④ of FIG. 13 are repeated. At this time, half of the input voltage V _IN is applied to the second output voltage V _OUT2 in sections ① and ③, and the reference voltage PGND (ie, 0V) is applied in sections ② and ④. In the steady-state, the averages of the voltages across the inductor L are equal to each other, so the system voltage V _SYS has a value lower than half of the input voltage V _IN . The ratio (ie, voltage conversion ratio) of the system voltage V _SYS to the input voltage V _IN may be controlled by adjusting the ratio (ie, duty) of the sum of sections ① and ③ for the switching period.

도 5, 도 10 및 도 13을 참조하면, 제1트랜지스터(Q_CH)는 제1듀티(duty)를 가지고 온/오프 되고, 제5트랜지스터(Q_DH2)는 제1트랜지스터(Q_CH1)와 실질적으로 동일한 듀티를 가지면서 180도 위상 쉬프트된 형태로 온/오프 되며, 제6트랜지스터(Q_CL2)는 제5트랜지스터(Q_DH2)와 반대로 온/오프 되고, 제4트랜지스터(Q_DL)는 제1트랜지스터(Q_CH)와 반대로 온/오프 된다는 점에서 동일하다. 즉, 벅 모드에서의 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)의 스위칭 시퀀스는 듀티에 무관하게 공통의 방법이 적용될 수 있고, 입력 전압(V_IN)에 대한 시스템 전압(V_SYS)의 비율(즉, 전압 변환비)은 듀티에 따라 이론적으로는 0 ~ 1 사이의 값을 가지면서 넓은 범위에서 가변 될 수 있다. 실제 구현시에는 듀티는 소정의 범위에서, 예시적으로, 0.1 ~ 0.9의 범위에서 가변 될 수 있다. 컨트롤러는 트랜지스터들의 듀티(예, 제1듀티)를 조절하여 입력 전압(V_IN)과 시스템 전압(V_SYS)의 비(전압 변환비)를 제어할 수 있다.5, 10 and 13 , the first transistor Q _CH is turned on/off with a first _duty , and the fifth transistor Q _DH2 is substantially is turned on/off in a ₁₈₀ -degree phase- _shifted form while having the same _duty as It is the same in that it is turned on/off opposite to the transistor Q _CH . That is, the switching sequence of the first transistor (Q _CH ), the fourth transistor (Q _DL ), the fifth transistor (Q _DH2 ), and the sixth transistor (Q _CL2 ) in the buck mode, regardless of the duty, a common method is applied In addition, the ratio of the system voltage (V _SYS ) to the input voltage (V _IN ) (ie, voltage conversion ratio) may be varied in a wide range while theoretically having a value between 0 and 1 according to the duty. In actual implementation, the duty may be varied in a predetermined range, for example, in the range of 0.1 to 0.9. The controller may control the ratio (voltage conversion ratio) of the input voltage V _IN to the system voltage V _SYS by adjusting the duty (eg, the first duty) of the transistors.

또한, 도 5 및 도 13을 통해 알 수 있는 바와 같이, 인덕터(L)의 전류 리플(current ripple) 주파수는 트랜지스터(예, 제1트랜지스터(Q_CH))의 스위칭 주파수의 두 배가 될 수 있다. 도 5 및 도 13을 참조하면, 제1트랜지스터(Q_CH)의 스위칭 주기는 ① 구간 내지 ④ 구간의 합이지만, 인덕터(L)의 전류 리플 주기는 ① 구간과 ② 구간의 합(또는 ③ 구간과 ④ 구간의 합)이 되어 제1트랜지스터(Q_CH)의 스위칭 주기의 절반이 된다. 이 경우, 인덕터(L)의 인덕턴스를 작게 할 수 있으므로 인덕터(L)의 크기와 손실을 줄일 수 있다. In addition, as can be seen from FIGS. 5 and 13 , the current ripple frequency of the inductor L may be doubled the switching frequency of the transistor (eg, the first transistor Q _CH ). 5 and 13 , the switching period of the first transistor Q _CH is the sum of sections ① to ④, but the current ripple period of the inductor L is the sum of sections ① and ② (or ③ and ④ sum of the sections) becomes half of the switching period of the first transistor (Q _CH ). In this case, since the inductance of the inductor L can be reduced, the size and loss of the inductor L can be reduced.

본 실시예에 따른 벅 모드에서 인덕터(L)를 통해 공급되는 전류는 추가의 트랜지스터를 거치지 않고 시스템 전압 노드(VSYS_PWR)로 공급될 수 있다. 따라서 벅 모드는 시스템으로 전력을 공급할 때 효과적으로 사용될 수 있다. 벅 모드에서 배터리 충전이 필요한 경우 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 공급된 전류 중의 적어도 일부는 제7트랜지스터(Q_BAT)를 통해 배터리(10)로 공급될 수 있다.In the buck mode according to the present embodiment, the current supplied through the inductor L may be supplied to the system voltage node VSYS_PWR without passing through an additional transistor. Therefore, buck mode can be effectively used to power the system. When the battery needs to be charged in the buck mode, at least a portion of the current supplied to the system voltage node VSYS_PWR through the inductor L may be supplied to the battery 10 through the seventh transistor Q _BAT .

이와 같이, 본 실시예에 따른 전원공급회로는 간단한 구조를 가진 하나의 회로를 사용하여 차지 펌프 모드와 벅 모드 중에서 선택적으로 동작이 가능함으로써 외부 충전기로부터 제공되는 전압이 고정되거나 또는 가변 될 수 있는 상황에서 효과적으로 동작할 수 있을 뿐만 아니라, 차지 펌프 모드에서 배터리(10)를 충전하는 전류는 제3노드(N3)로부터 트랜지스터를 거치지 않고 배터리(10)로 공급될 수 있으므로 고효율로 배터리(10)를 충전할 수 있고, 벅 모드에서 시스템으로 공급되는 전류는 인덕터(L)로부터 트랜지스터를 거치지 않고 시스템 전압 노드(VSYS_PWR)로 공급될 수 있으므로 시스템으로 전력을 공급할 때 효율을 높일 수 있다.As such, the power supply circuit according to the present embodiment can selectively operate in the charge pump mode and the buck mode using one circuit having a simple structure, so that the voltage provided from the external charger can be fixed or variable. In addition to being able to operate effectively in the charge pump mode, the current for charging the battery 10 in the charge pump mode can be supplied to the battery 10 from the third node N3 without going through the transistor, thereby charging the battery 10 with high efficiency. In the buck mode, the current supplied to the system can be supplied from the inductor (L) to the system voltage node (VSYS_PWR) without going through the transistor, thereby increasing the efficiency when supplying power to the system.

도 18 및 도 19는 도 1의 실시예에 따른 전원공급회로가 스위치드 커패시터 컨버터(Switched Capacitor Converter) 모드(차지 펌프 모드)에서 도 4 내지 도 5와는 다른 방식으로 동작하는 경우를 예시적으로 설명한다.18 and 19 exemplarily describe a case in which the power supply circuit according to the embodiment of FIG. 1 operates in a switched capacitor converter mode (charge pump mode) in a manner different from that of FIGS. 4 to 5 . .

도 18 및 도 19의 실시예에 따른 차지 펌프 모드의 동작에서, 제1트랜지스터(Q_CH) 내지 제4트랜지스터(Q_DL)의 온/오프 동작과 주요 파형(V_CP, V_OUT1, V_CN)은 도 2에 예시된 바와 유사할 수 있다. 즉, 제1트랜지스터(Q_CH)와 제3트랜지스터(Q_CL1)는 실질적으로 0.5의 듀티(duty)를 가지고 동시에 온/오프 되고, 제2트랜지스터(Q_DH1)와 제4트랜지스터(Q_DL)는 실질적으로 제1트랜지스터(Q_CH)와 반대로 온/오프 될 수 있다. 다만, 도 18 및 도 19의 실시예에서는 제5트랜지스터(Q_DH2)와 제6트랜지스터(Q_CL2)도 함께 스위칭 동작을 수행한다는 점에서 도 3 및 도 4에 예시된 방법과 차이가 있다. 구체적으로, 제5트랜지스터(Q_DH2)는 제2트랜지스터(Q_DH1)와 동일하게 온/오프 되고, 제6트랜지스터(Q_CL2)는 제3트랜지스터(Q_CL1)와 동일하게 온/오프 될 수 있다.In the operation of the charge pump mode according to the embodiment of FIGS. 18 and 19 , the on/off operation of the first transistor Q _CH to the fourth transistor Q _DL and the main waveforms V _CP , V _OUT1 , V _CN ) may be similar to that illustrated in FIG. 2 . That is, the first transistor Q _CH and the third transistor Q _CL1 are turned on/off simultaneously with a duty of substantially 0.5, and the second transistor Q _DH1 and the fourth transistor Q _DL are It may be turned on/off substantially opposite to that of the first transistor Q _CH . However, the embodiment of FIGS. 18 and 19 is different from the method illustrated in FIGS. 3 and 4 in that the fifth transistor Q _DH2 and the sixth transistor Q _CL2 also perform the switching operation. Specifically, the fifth transistor Q _DH2 may be turned on/off in the same manner as the second transistor Q _DH1 , and the sixth transistor Q _CL2 may be turned on/off in the same manner as the third transistor Q _CL1 . .

도 18은 제1트랜지스터(Q_CH), 제3트랜지스터(Q_CL1) 및 제6트랜지스터(Q_CL2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제1트랜지스터(Q_CH)를 통해 입력 전압(V_IN)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제3트랜지스터(Q_CL1)를 통해 배터리 전압(V_BAT)에 연결된다. 따라서 입력 전압(V_IN)은 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)의 합과 같다. 이 때, 제6트랜지스터(Q_CL2)도 온 상태이므로 CN 노드는 제6트랜지스터(Q_CL2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 따라서 CN 노드에는 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 전류를 공급할 수 있는 경로가 추가로 생성된다. 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 공급된 전류는 상황에 따라 제7트랜지스터(Q_BAT)를 통해 배터리(10)로 전달되어 배터리(10)를 충전하는데 사용될 수 있다.18 exemplarily describes operations in the ON period of the first transistor Q _CH , the third transistor Q _CL1 , and the sixth transistor Q _CL2 . The CP node connected to the second node N2 is connected to the input voltage V _IN through the first transistor Q _CH , and the CN node connected to the fourth node N4 is connected to the third transistor Q _CL1 through the third transistor Q CL1 . It is connected to the battery voltage (V _BAT ). Accordingly, the input voltage V _IN is equal to the sum of the flying capacitor voltage V _CFLY and the battery voltage V _BAT . At this time, since the sixth transistor Q _CL2 is also in an on state, the CN node is connected to the second output voltage V _OUT2 and one end of the inductor L through the sixth transistor Q _CL2 . Accordingly, a path for supplying current to the system voltage node (VSYS_PWR) through the inductor (L) is additionally created in the CN node. The current supplied to the system voltage node VSYS_PWR through the inductor L may be transferred to the battery 10 through the seventh transistor Q _BAT depending on circumstances to be used to charge the battery 10 .

도 19는 제2트랜지스터(Q_DH1), 제4트랜지스터(Q_DL) 및 제5트랜지스터(Q_DH2)의 온 구간에서의 동작을 예시적으로 설명한다. 제2노드(N2)에 연결된 CP 노드는 제2트랜지스터(Q_DH1)를 통해 배터리 전압(V_BAT)에 연결되고, 제4노드(N4)에 연결된 CN 노드는 제4트랜지스터(Q_DL)를 통해 기준 전압(PGND)에 연결된다. 따라서 플라잉 커패시터 전압(V_CFLY)과 배터리 전압(V_BAT)은 서로 같아진다. 이 때, 제5트랜지스터(Q_DH2)도 온 상태이므로 CP 노드는 제5트랜지스터(Q_DH2)를 통해 제2출력 전압(V_OUT2) 및 인덕터(L)의 일단에 연결된다. 따라서 CP 노드에는 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 전류를 공급할 수 있는 경로가 추가로 생성된다. 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 공급된 전류는 상황에 따라 제7트랜지스터(Q_BAT)를 통해 배터리(10)로 전달되어 배터리(10)를 충전하는데 사용될 수 있다.19 exemplarily describes operations in the ON period of the second transistor Q _DH1 , the fourth transistor Q _DL , and the fifth transistor Q _DH2 . The CP node connected to the second node N2 is connected to the battery voltage V _BAT through the second transistor Q _DH1 , and the CN node connected to the fourth node N4 is connected to the fourth transistor Q _DL through the It is connected to the reference voltage PGND. Accordingly, the flying capacitor voltage V _CFLY and the battery voltage V _BAT are equal to each other. At this time, since the fifth transistor Q _DH2 is also in an on state, the CP node is connected to the second output voltage V _OUT2 and one end of the inductor L through the fifth transistor Q _DH2 . Accordingly, a path for supplying current to the system voltage node (VSYS_PWR) through the inductor (L) is additionally created in the CP node. The current supplied to the system voltage node VSYS_PWR through the inductor L may be transferred to the battery 10 through the seventh transistor Q _BAT depending on circumstances to be used to charge the battery 10 .

도 18 및 도 19의 실시예에서, 입력 전압(V_IN)에 대한 배터리 전압(V_BAT)의 비인 전압 변환비 관점에서는 도 2 내지 도 4의 실시예와 동일할 수 있다. 다만, 도 18 및 도 19의 실시예에서, 입력 전압(V_IN)으로부터 시스템 전압 노드(VSYS_PWR) 및/또는 배터리 전압 노드(VBAT)로 공급되는 전류 경로로서, 제3노드(N3)를 통해 배터리 전압 노드(VBAT)로 공급되는 경로와 제6노드(N6)와 인덕터(L)를 통해 시스템 전압 노드(VSYS_PWR)로 공급되는 경로가 함께 형성될 수 있다. 시스템 전압 노드(VSYS_PWR)와 배터리 전압 노드(VBAT)는 제7트랜지스터(Q_BAT)를 통해 필요에 따라 양방향 중의 어느 방향으로나 전류를 전달할 수 있다. 즉, 제7트랜지스터(Q_BAT)를 통해 시스템 전압 노드(VSYS_PWR)로부터 배터리 전압 노드(VBAT)로 전류를 전달하여 배터리(10)를 충전하거나 또는 배터리 전압 노드(VBAT)로부터 시스템 전압 노드(VSYS_PWR)로 전류를 전달하여 배터리(10)에 저장된 에너지를 시스템으로 공급할 수 있다. 이와 같이, 입력 전압(V_IN)으로부터 시스템 전압 노드(VSYS_PWR) 및/또는 배터리 전압 노드(VBAT)로 공급되는 전류 경로를 복수로 형성할 경우 전류 경로 상의 유효 임피던스를 낮추어 손실을 줄이고 효율을 높이는 장점이 있다. 도 18 및 도 19의 실시예에 따른 이러한 장점은 특히 고속 충전 또는 초고속 충전과 같이 큰 전류 또는 전력을 처리하는 상황에서 더욱 효과적일 수 있다.In the embodiments of FIGS. 18 and 19 , the voltage conversion ratio, which is the ratio of the battery voltage V _BAT to the input voltage V _IN , may be the same as in the embodiments of FIGS. 2 to 4 . However, in the embodiments of FIGS. 18 and 19 , as a current path supplied from the input voltage V _IN to the system voltage node VSYS_PWR and/or the battery voltage node VBAT, the battery through the third node N3 A path supplied to the voltage node VBAT and a path supplied to the system voltage node VSYS_PWR through the sixth node N6 and the inductor L may be formed together. The system voltage node VSYS_PWR and the battery voltage node VBAT may transfer current in either direction through the seventh transistor Q _BAT as needed. That is, a current is transferred from the system voltage node VSYS_PWR to the battery voltage node VBAT through the seventh transistor Q _BAT to charge the battery 10 or from the battery voltage node VBAT to the system voltage node VSYS_PWR. The energy stored in the battery 10 may be supplied to the system by transferring the current to the system. As such, when a plurality of current paths supplied from the input voltage V _IN to the system voltage node VSYS_PWR and/or the battery voltage node VBAT are formed, the effective impedance on the current path is lowered to reduce losses and increase efficiency. There is this. This advantage according to the embodiment of Figs. 18 and 19 may be more effective, especially in situations where large currents or powers are processed, such as fast charging or super fast charging.

이상 설명한 실시예들에서, 컨트롤러(110)는 소프트웨어로 구현되어 컴퓨터로 판독 가능한 저장매체(메모리 등)에 저장된 상태에서 CPU 등의 연산장치에 의해 그 기능을 수행할 수 있다. 실시예에 따라, 컨트롤러(110)는 ASIC (Application Specific Integrated Circuit), FPGA (Field Programmable Gate Array) 등과 같이 하드웨어로 구현될 수도 있다.In the above-described embodiments, the controller 110 may be implemented in software and stored in a computer-readable storage medium (memory, etc.), and may perform its function by an arithmetic device such as a CPU. According to an embodiment, the controller 110 may be implemented as hardware such as an Application Specific Integrated Circuit (ASIC), a Field Programmable Gate Array (FPGA), or the like.

또한, 제1트랜지스터(Q_CH), 제4트랜지스터(Q_DL), 제5트랜지스터(Q_DH2) 및 제6트랜지스터(Q_CL2)에는 단방향 제어가 가능한 트랜지스터가 사용될 수 있고, 제2트랜지스터(Q_DH1), 제3트랜지스터(Q_CL1), 제7트랜지스터(Q_BAT) 및 입력단 트랜지스터(Q_RB)에는 양방향 제어가 가능한 트랜지스터가 사용될 수 있다. 양방향 제어가 가능한 트랜지스터의 예로서, 백-게이트 제어 MOSFET(back-gate control MOSFET) 또는 백-투-백 MOSFET(back-to-back MOSFET) 등이 사용될 수 있다.In addition, a transistor capable of unidirectional control may be used for the first transistor Q _CH , the fourth transistor Q _DL , the fifth transistor Q _DH2 , and the sixth transistor Q _CL2 , and the second transistor Q _DH1 ), the third transistor Q _CL1 , the seventh transistor Q _BAT , and the input terminal transistor Q _RB , a transistor capable of bidirectional control may be used. As an example of a transistor capable of bidirectional control, a back-gate control MOSFET or a back-to-back MOSFET may be used.

이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as "include", "comprise" or "have" described above mean that the corresponding component may be embedded unless otherwise stated, so it does not exclude other components. It should be construed as being able to further include other components. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless otherwise defined. Terms commonly used, such as those defined in the dictionary, should be interpreted as being consistent with the meaning of the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present invention.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

Claims

A power supply circuit that receives power from an external charger and provides power to a battery and/or electronic device system, comprising:
a converter selectively operating in a charge pump mode or a buck mode according to an on/off switching operation of a plurality of transistors, wherein at least some of the plurality of transistors perform a switching operation in both the charge pump mode and the buck mode; and
a controller controlling a switching operation of the plurality of transistors;
A power supply circuit comprising a.

The method according to claim 1, The converter,
a first transistor connected between the first node and the second node (Q _CH );
a second transistor connected between the second node and the third node (Q _DH1 );
a third transistor (Q _CL1 ) connected between the third node and the fourth node;
a fourth transistor connected between the fourth node and the fifth node (Q _DL );
a fifth transistor (Q _DH2 ) connected between the second node and the sixth node;
a sixth transistor Q _CL2 connected between the sixth node and the fourth node;
a flying capacitor connected between the second node and the fourth node; and
Including; an inductor connected between the sixth node and the seventh node,
The first node is connected to the input voltage,
The third node is connected to the battery voltage,
The fifth node is connected to the reference voltage PGND,
The seventh node is connected to the system voltage, the power supply circuit.

3. The method according to claim 2,
The converter further comprises a seventh transistor (Q _BAT ) connected between the third node and the seventh node, the power supply circuit.

3. The method according to claim 2,
The converter is
In the charge pump mode, a ratio of the input voltage to the battery voltage is substantially 2:1 by switching operations of the first to fourth transistors;
In the buck mode, the system voltage is lower than the input voltage by the switching operation of the first transistor, the fourth transistor, the fifth transistor, and the sixth transistor and the inductor, and the input voltage and the system voltage are Power supply circuit with variable ratio.

5. The method according to claim 4,
In the charge pump mode,
The first transistor and the third transistor are turned on/off at the same time with a duty of substantially 0.5,
and the second transistor and the fourth transistor are turned on/off substantially opposite to the first transistor.

5. The method according to claim 4,
In the charge pump mode,
The current supplied to the battery from the third node does not pass through a transistor, a power supply circuit.

5. The method according to claim 4,
In the buck mode,
The first transistor is turned on/off with a first duty,
The fifth transistor is turned on/off in a 180 degree phase-shifted form while having substantially the same duty as the first transistor,
The sixth transistor is turned on/off opposite to the fifth transistor,
The fourth transistor is turned on/off opposite to the first transistor, the power supply circuit.

8. The method of claim 7,
and the controller controls the ratio of the input voltage and the system voltage by adjusting the first duty.

8. The method of claim 7,
The current ripple frequency of the inductor is twice the switching frequency of the first transistor, the power supply circuit.

5. The method according to claim 4,
In the charge pump mode, the fifth transistor and the sixth transistor do not perform an on/off operation, the power supply circuit.

5. The method according to claim 4,
In the charge pump mode, the fifth transistor and the sixth transistor also perform a switching operation, the power supply circuit.

12. The method of claim 11,
The fifth transistor is turned on/off substantially the same as the second transistor,
The sixth transistor is turned on/off substantially the same as that of the third transistor, the power supply circuit.

3. The method according to claim 2,
The input voltage to which the first node is connected is an intermediate bus voltage generated from a voltage provided from the external charger.

3. The method according to claim 2,
The input terminal transistor (Q _RB ) is further included between the node connected to the external charger and the first node, the power supply circuit.

4. The method according to claim 3,
The second transistor, the third transistor, and the seventh transistor are transistors capable of bidirectional control, a power supply circuit.