KR102380262B1 - 표시패널 및 이의 제조방법 - Google Patents

표시패널 및 이의 제조방법 Download PDF

Info

Publication number
KR102380262B1
KR102380262B1 KR1020160147653A KR20160147653A KR102380262B1 KR 102380262 B1 KR102380262 B1 KR 102380262B1 KR 1020160147653 A KR1020160147653 A KR 1020160147653A KR 20160147653 A KR20160147653 A KR 20160147653A KR 102380262 B1 KR102380262 B1 KR 102380262B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
organic
disposed
light emitting
Prior art date
Application number
KR1020160147653A
Other languages
English (en)
Other versions
KR20180051702A (ko
Inventor
김재현
서석훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160147653A priority Critical patent/KR102380262B1/ko
Priority to US15/661,375 priority patent/US10256280B2/en
Priority to EP17198453.7A priority patent/EP3319141B1/en
Priority to CN202310953581.XA priority patent/CN116723727A/zh
Priority to CN201711070483.2A priority patent/CN108074955B/zh
Publication of KR20180051702A publication Critical patent/KR20180051702A/ko
Priority to US16/366,008 priority patent/US10658437B2/en
Priority to US16/866,444 priority patent/US11177330B2/en
Priority to US17/526,864 priority patent/US11825692B2/en
Priority to KR1020220036898A priority patent/KR20220044255A/ko
Application granted granted Critical
Publication of KR102380262B1 publication Critical patent/KR102380262B1/ko
Priority to US18/515,181 priority patent/US20240090257A1/en

Links

Images

Classifications

    • H01L51/5275—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H01L27/3211—
    • H01L51/5256—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/301—
    • H01L2251/303—
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기발광 표시패널은 제1 전극, 제1 전극 상에 배치된 제2 전극, 제1 전극과 제2 전극 사이에 배치되고 적어도 하나의 발광층을 포함하는 유기층, 제2 전극 상에 배치된 유기 커버층, 유기 커버층 및 제2 전극 사이에 배치되고, 순차적으로 적층되고 서로 상이한 제1 층, 제2 층, 및 제3 층을 포함하는 하부층, 및 유기 커버층 상에 배치된 상부층을 포함하고, 제1 층은 제2 전극과 접촉하고, 제2 층과 제3 층은 각각 실리콘 화합물을 포함하고, 제2 층의 광학 거리는 제2 층의 굴절률 및 제2 층의 두께의 곱에 의해 정의되고, 제2 층의 광학 거리는 약 280Å이상 약 900Å 이하이다.

Description

표시패널 및 이의 제조방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시패널 및 이의 제조방법에 관한 것으로, 상세하게는 공정이 단순화된 표시패널 및 이의 제조방법에 관한 것이다.
표시패널은 전기적 신호에 응답하여 영상을 표시하고, 영상을 통해 사용자에게 정보를 제공한다. 표시패널은 액정 표시패널, 유기발광 표시패널, 전기영동 표시패널, 전기습윤 표시패널 등 다양한 실시예들을 포함할 수 있다.
유기발광 표시패널은 응답속도가 빠르며, 저 전압으로 구동되고, 자기 발광형 소자인 유기발광소자를 포함한다. 이에 따라, 유기발광 표시패널은 별도의 광원을 생략할 수 있어 경량 박형이 가능하며, 휘도가 뛰어나고 시야각 의존성이 없는 등 여러 가지 장점을 가지고 있다.
유기발광 표시패널은 복수의 유기층들 및 무기층들을을 포함한다. 유기발광 표시패널은 복수의 층들을 형성하는 다양한 공정들을 거쳐 형성될 수 있다.
따라서, 본 발명은 광 효율 및 수명이 향상된 표시패널을 제공하는 것을 목적으로 한다. 또한, 본 발명은 공정이 단순화되고 공정 비용이 절감된 표시패널 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 유기발광 표시패널은 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 적어도 하나의 발광층을 포함하는 유기층, 상기 제2 전극 상에 배치된 유기 커버층, 상기 유기 커버층 및 상기 제2 전극 사이에 배치되고, 순차적으로 적층되며 서로 상이한 제1 층, 제2 층, 및 제3 층을 포함하는 하부층, 및 상기 유기 커버층 상에 배치된 상부층을 포함하고, 상기 제1 층은 상기 제2 전극과 접촉하고, 상기 제2 층과 상기 제3 층은 각각 실리콘 화합물을 포함하고, 상기 제2 층의 광학 거리는 상기 제2 층의 굴절률 및 상기 제2 층의 두께의 곱에 의해 정의되고, 상기 제2 층의 상기 광학 거리는 약 280Å 이상 약 900Å 이하일 수 있다.
상기 제2 층은 상기 제1 층보다 낮은 굴절률을 갖고, 상기 제2 층의 상기 굴절률과 상기 제1 층의 상기 굴절률 사이의 차이는 0.2 이상일 수 있다.
상기 제2 층은 실리콘 옥사이드를 포함할 수 있다.
상기 제2 층의 두께는 약 200Å 이상 약 600Å 이하일 수 있다.
상기 제3 층은 실리콘 옥시나이트라이드 또는 실리콘 나이트라이드를 포함할 수 있다.
상기 제3 층이 실리콘 옥시나이트라이드를 포함할 때 상기 제2 층에 대한 상기 제3 층의 두께 비는 상기 제3 층이 실리콘 나이트라이드를 포함할 때 상기 제2 층에 대한 상기 제3 층의 두께 비보다 상대적으로 작을 수 있다.
상기 하부층은 상기 제3 층 및 상기 유기 커버층 사이에 배치되어 상기 제3 층에 접촉하는 제4 층을 더 포함하고, 상기 제4 층은 실리콘 화합물을 포함할 수 있다.
상기 제4 층은 상기 제3 층 보다 높은 산소 함량을 가질 수 있다.
상기 유기층은 상기 발광층 및 상기 제1 전극 사이에 배치된 정공 제어층, 및 상기 발광층 및 상기 제2 전극 사이에 배치된 전자 제어층을 더 포함하고, 상기 제1 층은 상기 정공 제어층 또는 상기 전자 제어층의 호스트 물질을 포함할 수 있다.
상기 제1 전극은 복수로 구비되고, 상기 발광층은 상기 복수의 제1 전극들 중 어느 하나의 제1 전극 상에 배치되어 상기 제1 색 광을 생성하는 제1 유기 패턴 및 상기 복수의 제1 전극들 중 다른 하나의 제1 전극 상에 배치되어 상기 제1 색과 상이한 제2 색 광을 생성하는 제2 유기 패턴을 포함하고, 상기 제1 유기 패턴 및 상기 제2 유기 패턴은 서로 상이한 두께를 갖고, 상기 제2 층 중 상기 제1 유기 패턴에 중첩하는 부분의 두께와 상기 제2 유기 패턴에 중첩하는 부분의 두께는 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시패널 제조방법은 기판 상에 제1 전극, 상기 제1 전극 상에 배치된 유기층, 및 상기 유기층 상에 배치되는 제2 전극을 형성하는 단계, 상기 제2 전극 상에 상기 제2 전극에 접촉하는 제1 층을 형성하는 단계, 상기 제1 층 상에 각각이 실리콘 화합물을 포함하는 제2 층 및 제3 층을 순차적으로 적층하는 단계, 상기 제3 층 상에 유기물로 유기 커버층을 형성하는 단계, 상기 유기 커버층 상에 무기물로 상부층을 형성하는 단계를 포함하고, 상기 제2 층 및 상기 제3 층은 동일한 공정에 의해 형성될 수 있다.
상기 제2 층은 실리콘 옥사이드로 형성될 수 있다.
상기 제3 층은 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드로 형성될 수 있다.
상기 제2 층 및 상기 제3 층은 각각 화학 기상 증착에 의해 형성될 수 있다.
상기 제2 층 및 상기 제3 층은 동일한 챔버 내에서 연속적으로 형성될 수 있다.
본 발명에 따르면, 공정 내에서 형성 가능한 복수의 층들을 포함할 수 있어 표시패널의 제조 공정이 단순화되고 공정 비용이 절감될 수 있다. 또한, 표시패널의 광 효율과 수명을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시패널을 간략히 도시한 사시도이다.
도 1b는 도 1a에 도시된 표시패널의 단면도이다.
도 1c는 도 1a의 일부 구성을 도시한 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 부분 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 일부를 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널에서의 광 경로 일부를 도시한 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 휘도 수명을 도시한 그래프이다.
도 5b는 본 발명의 일 실시예에 따른 표시패널의 색 수명을 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 일부를 도시한 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시패널의 일 부분을 도시한 평면도이다.
도 7b는 도 7a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시패널의 일 부분을 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 일 실시예에 대해 설명하기로 한다.
도 1a는 본 발명의 일 실시예에 따른 표시패널을 간략히 도시한 사시도이고, 도 1b는 도 1a에 도시된 표시패널의 단면도이다. 도 1c는 도 1a의 일부 구성을 도시한 등가 회로도이다. 이하, 도 1a 내지 도 1c를 참조하여 본 발명의 일 실시예에 따른 표시패널(100)에 대해 설명하기로 한다.
표시패널(100)은 전기적 신호에 따라 생성되는 영상을 표시한다. 표시패널(100)은 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시패널(100)은 유기발광 표시패널, 액정 표시패널, 전기영동 표시패널, 및 전기습윤 표시패널 중 적어도 어느 하나일 수 있다.
다만, 이는 예시적으로 기재한 것이고, 본 발명의 일 실시예에 따른 표시패널(100)은 전기적 신호에 응답하여 영상을 표시할 수 있다면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 본 실시예에서, 표시패널(100)은 유기발광 표시패널을 예로 들어 설명한다.
표시패널(100)은 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX)은 제1 방향(D1) 및 제2 방향(D2)에 의해 정의되는 평면상에서 매트릭스 형상으로 배열될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 복수의 화소들(PX)은 다양한 형상으로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
복수의 화소들(PX)은 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 포함할 수 있다. 제1 내지 제3 화소들(PX1, PX2, PX3)은 각각 상이한 컬러를 가진 광들을 발광할 수 있다. 예를 들어, 제1 화소(PX1)는 제1 색 광을 생성하고, 제2 화소(PX2)는 제2 색 광을 생성하고, 제3 화소(PX3)는 제3 색 광을 생성할 수 있다.
표시패널(100)은 평면상에서 복수의 화소 영역들(PA) 및 주변 영역(NPA)으로 구분될 수 있다. 복수의 화소들(PX)은 복수의 화소 영역들(PA)에 각각 배치될 수 있다. 이에 따라, 표시패널(100)은 복수의 화소 영역들(PA)을 통해 생성되는 광들의 조합을 통해 영상을 구현할 수 있다.
도 1b를 참조하면, 표시패널(100)은 베이스 기판(BS), 화소층(PL), 하부층(LL), 유기 커버층(MN), 상부층(UL), 및 윈도우 어셈블리(WA)를 포함할 수 있다. 베이스 기판(BS)은 절연층일 수 있다. 예를 들어, 베이스 기판(BS)은 절연 필름, 플라스틱 기판 또는 유리기판일 수 있다.
화소층(PL)은 베이스 기판(BS) 상에 배치된다. 화소층(PL)은 복수의 화소들(PX)을 포함할 수 있다.
용이한 설명을 위해 도 1c에는 도 1a의 제1 화소(PX1)의 등가 회로도를 예시적으로 도시하였다. 한편, 본 발명의 일 실시예에 따른 복수의 화소들(PX)은 각각 제1 화소(PX1)와 대응되는 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 1c에 도시된 것과 같이, 제1 화소(PX1)는 제1 트랜지스터(TFT1), 커패시터(Cap), 제2 트랜지스터(TFT2), 및 유기발광소자(OLED)를 포함할 수 있다. 제1 트랜지스터(TFT1)는 제1 신호 라인(SL)에 연결된 제어 전극, 제2 신호 라인(DL)에 연결된 입력 전극, 및 출력 전극을 포함할 수 있다.
제1 트랜지스터(TFT1)는 제1 화소(PX1)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 트랜지스터(TFT1)는 제1 신호 라인(SL)을 통해 전달된 스캔 신호에 응답하여 제2 신호 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(Cap)는 제1 트랜지스터(TFT1) 연결된 제1 커패시터 전극 및 제1 전원전압(ELVDD)을 수신하는 제2 커패시터 전극을 포함한다. 커패시터(Cap)는 제1 트랜지스터(TFT1)로부터 수신한 데이터 신호에 대응하는 전압과 제1 전원전압(ELVDD)의 차이에 대응하는 전하량을 충전한다.
제2 트랜지스터(TFT2)는 제1 트랜지스터(TFT1)의 출력 전극 및 커패시터(Cap)의 제1 커패시터 전극에 연결된 제어전극, 제1 전원전압(ELVDD)을 수신하는 입력전극, 및 출력전극을 포함한다. 제2 트랜지스터(TFT2)의 출력전극은 유기발광소자(OLED)에 연결된다.
제2 트랜지스터(TFT2)는 커패시터(Cap)에 저장된 전하량에 대응하여 유기발광소자(OLED)에 흐르는 구동전류를 제어한다. 커패시터(Cap)에 충전된 전하량에 따라 제2 트랜지스터(TFT2)의 턴-온 시간이 결정된다. 실질적으로 제2 트랜지스터(TFT2)의 출력전극은 유기발광소자(OLED)에 제1 전원전압(ELVDD)보다 낮은 레벨의 전압을 공급한다.
유기발광소자(OLED)는 제2 트랜지스터(TFT2)에 연결되고, 제2 전원전압(ELVSS)을 수신한다. 유기발광소자(OLED)는 제2 트랜지스터(TFT2)의 턴-온 구간 동안 발광한다.
유기발광소자(OLED)는 발광 물질을 포함한다. 유기발광소자(OLED)는 발광 물질에 대응하는 컬러의 광을 생성할 수 있다. 유기발광소자(OLED)에서 생성된 광의 컬러는 적색, 녹색, 청색, 백색 중 어느 하나일 수 있다.
다시 도 1b를 참조하면, 하부층(LL)은 화소층(PL) 상에 배치되어 화소층(PL)을 커버한다. 하부층(LL)은 화소층(PL)에 직접 접촉한다. 하부층(LL)의 적어도 일부는 화소층(PL)의 측면을 커버할 수도 있다. 미 도시되었으나, 하부층(LL)은 복수의 박막층들을 포함할 수 있다. 이에 관한 상세한 설명은 후술하기로 한다.
유기 커버층(MN)은 하부층(LL) 상에 배치된다. 유기 커버층(MN)은 유기 물질을 포함할 수 있다. 유기 커버층(MN)은 인접하는 층들에 비해 상대적으로 큰 두께를 가질 수 있다. 예를 들어, 유기 커버층(MN)은 하부층(LL) 및 상부층(UL) 각각보다 큰 두께를 가질 수 있다.
한편, 유기 커버층(MN)은 하부층(LL) 상면을 커버하여 상측에 평탄면을 제공할 수 있다. 이에 따라, 유기 커버층(MN)은 영역에 따라 상이한 두께들을 가질 수 있다. 유기 커버층(MN)의 영역에 따른 두께 분포는 하부층(LL)의 상면의 상태에 따라 달라질 수 있다.
상부층(UL)은 유기 커버층(MN) 상에 배치된다. 상부층(UL)은 전기적으로 절연될 수 있다. 상부층(UL)은 무기 물질을 포함할 수 있다. 예를 들어, 상부층(UL)은 실리콘 화합물을 포함할 수 있다.
상부층(UL)은 유기 커버층(MN)을 커버하여 외부와 유기 커버층(MN)의 접촉을 차단할 수 있다. 또한, 상부층(UL)은 유기 커버층(NN)으로부터 발생되는 습기 등이 외부로 빠져나오는 것을 차단할 수 있다.
윈도우 부재(WM)는 상부층(UL) 상에 배치된다. 윈도우 부재(WM)는 평면상에서 화소층(PL) 전면을 커버할 수 있다. 윈도우 부재(WM)는 투과율이 높은 물질을 포함할 수 있다. 윈도우 부재(WM)는 화소층(PL)에서 생성되는 광이 외부에서 용이하게 시인되도록 하고, 외부 충격으로부터 화소층(PL)을 보호할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 부분 단면도이다. 도 2에는 용이한 설명을 위해 도 1c에 도시된 제1 화소(PX1)의 일부 구성들이 배치된 영역을 기준으로 도시하였다.
도 2에 도시된 것과 같이, 화소층(PL: 도 2a 참조)은 제1 절연층(L1), 제2 절연층(L2), 제3 절연층(L3), 및 제4 절연층(PDL)을 더 포함할 수 있다. 제2 트랜지스터(TFT2)의 반도체 패턴(SM2)은 제1 절연층(L1)과 베이스 기판(BS) 사이에 배치될 수 있다. 제2 트랜지스터(TFT2)의 제어 전극(CE2)은 제1 절연층(IL1) 및 제2 절연층(IL2) 사이에 배치될 수 있다.
또한, 제2 트랜지스터(TFT2)의 입력 전극(IE2) 및 출력 전극(OE2)은 제2 절연층(IL2) 및 제3 절연층(IL3) 사이에 배치될 수 있다. 입력 전극(IE2) 및 출력 전극(OE2)은 서로 이격되어 배치된다. 입력 전극(IE2) 및 출력 전극(OE2)은 각각 제1 절연층(IL1) 및 제2 절연층(IL2)을 관통하여 반도체 패턴(SM2)에 접속될 수 있다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 제2 트랜지스터(TFT2)는 다양한 위치에 배치된 입력 전극(IE2), 출력 전극(OE2), 반도체 패턴(SM2), 및 제어 전극(CE2)을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
유기발광소자(OLED)는 제3 절연층(L3) 상에 배치된다. 유기발광소자(OLED)는 상측 방향을 따라 순차적으로 적층된 제1 전극(ED1), 유기층(OL), 및 제2 전극(ED2)을 포함할 수 있다.
제1 전극(ED1)은 제3 절연층(L3) 상에 배치된다. 제1 전극(ED1)은 제3 절연층(L3)을 관통하여 제2 트랜지스터(TFT2)에 접속될 수 있다. 한편, 제1 전극(ED1)은 복수로 제공되어 서로 이격되어 배치될 수 있다.
제4 절연층(PDL)은 제3 절연층(IL3) 상에 배치된다. 절연층(PDL)에는 복수의 개구부들이 정의될 수 있다. 복수의 개구부들은 각각 복수의 제1 전극들(ED1)의 적어도 일부들을 노출시킨다.
유기층(OL)은 제1 전극(ED1) 상에 배치된다. 유기층(OL)은 단일 물질로 이루어진 단일층 구조, 복수의 서로 다른 물질로 이루어진 단일층 구조 또는 복수의 서로 다른 물질로 이루어진 복수의 층으로 구성된 다층 구조를 가질 수 있다.
유기층(OL)은 발광 물질을 포함할 수 있다. 예를 들어, 유기층(OL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 유기층(OL)은 제1 전극(ED1) 및 제2 전극(ED2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
한편, 도시되지 않았으나, 유기층(OL)은 각각이 서로 다른 발광 물질들을 포함하는 복수의 발광 패턴들을 포함할 수 있다. 복수의 발광 패턴들은 복수의 제1 전극들(ED1) 각각에 대응되도록 배치될 수 있다.
제2 전극(ED2)은 유기층(OL) 상에 배치된다. 제2 전극(ED2)은 제1 전극(ED1)과 대향될 수 있다. 유기발광소자(OLED)는 제2 전극(ED2)을 통해 제2 전원 전압(ELVSS, 도 1c 참조)에 연결될 수 있다.
하부층(LL)은 제2 전극(ED2) 및 유기 커버층(MN) 사이에 배치될 수 있다. 하부층(LL)은 상측 방향을 따라 순차적으로 적층된 제1 층(IL1), 제2 층(IL2), 및 제3 층(IL3)을 포함한다.
제1 층(IL1)은 제2 전극(ED2) 상에 직접 배치되어 제2 전극(ED2)에 접촉할 수 있다. 제1 층(IL1)은 절연 물질을 포함한다. 예를 들어, 제1 층(IL1)은 유기물 또는 무기물을 포함할 수 있다.
제2 층(IL2)은 제1 층(IL1) 상에 직접 배치되어 제1 층(IL1)에 접촉할 수 있다. 제2 층(IL2)은 외부 수분이나 산소의 침투를 차단할 수 있다. 제2 층(IL2)은 무기 절연 물질을 포함한다. 예를 들어, 제2 층(IL2)은 실리콘 화합물을 포함할 수 있다.
제3 층(IL3)은 제2 층(IL2) 상에 직접 배치되어 제2 층(IL2)에 접촉할 수 있다. 제3 층(IL3)은 외부 수분이나 산소의 침투를 차단할 수 있다.
제3 층(IL3)은 무기 절연 물질을 포함한다. 예를 들어, 제3 층(IL3)은 실리콘 화합물을 포함할 수 있다. 이때, 제3 층(IL3)을 구성하는 실리콘 화합물과 제2 층(IL2)을 구성하는 실리콘 화합물은 서로 상이할 수 있다.
유기 커버층(MN)은 하부층(LL) 상에 직접 배치되어 하부층(LL)에 접촉할 수 있다. 유기 커버층(MN)은 하부층(LL) 중 최상층과 접촉한다. 본 실시예에서, 유기 커버층(MN)은 제3 층(IL3)과 접촉할 수 있다.
상술한 바와 같이, 유기 커버층(MN)은 상측에 평탄면을 제공한다. 이에 따라, 하부층(LL)의 상면에 발생하는 굴곡이나 하부층(LL) 상에 존재하는 파티클(particle)은 유기 커버층(MN)에 의해 커버되어 상부층(UL)은 평탄면 상에 안정적으로 형성될 수 있다. 또한, 유기 커버층(MN)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다.
유기 커버층(MN)은 유기 물질을 포함할 수 있다. 예를 들어, 유기 커버층(MN)은 수지 또는 폴리머를 포함할 수 있다.
상부층(UL)은 유기 커버층(MN) 상에 직접 배치되어 유기 커버층(MN)에 접촉할 수 있다. 상부층(UL)은 수분이나 산소의 침투를 차단할 수 있다. 상부층(UL)은 무기 물질을 포함할 수 있다. 예를 들어, 상부층(UL)은 실리콘 화합물을 포함할 수 있다.
윈도우 부재(WM)는 유기 커버층(MN) 상에 배치될 수 있다. 윈도우 부재(MN)는 유기 커버층(MN)을 커버하고, 외부 충격으로부터 유기발광소자(OLED)를 보호할 수 있다.
본 발명의 일 실시예에 따른 표시패널(100)은 하부층(LL) 중 제2 층(IL2) 및 제3 층(IL3)은 각각 실리콘 화합물을 포함할 수 있다. 이에 따라, 제2 층(IL2) 및 제3 층(IL3)은 실질적으로 동일한 공정 하에서 형성될 수 있어, 공정 비용이 절감되고 공정이 단순화될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 일부를 도시한 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시패널에서의 광 경로 일부를 도시한 단면도이다. 도 4에서는 용이한 설명을 위해 비교 실시예(CM)와 본 발명에 따른 실시예(EX)를 동시에 도시하였다. 이하, 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 표시패널에 대해 설명한다.
도 3에 도시된 것과 같이, 유기발광소자(OLED)의 제1 전극(ED1) 및 제2 전극(ED2)은 소정의 간격으로 이격될 수 있다. 제1 전극(ED1) 및 제2 전극(ED2) 사이의 이격 거리는 유기층의 두께(D-OL)와 대응될 수 있다.
본 실시예에서, 유기발광소자(OLED)는 공진 구조(resonance structure)를 가질 수 있다. 이에 따라, 유기층의 두께(D-OL)는 유기층(OL)으로부터 생성된 광의 반 파장의 정수 배일 수 있다.
유기층(OL)으로부터 생성된 광 중 일부는 제1 전극(ED1)과 유기층(OL) 사이의 계면 및 제2 전극(ED2)과 유기층(OL) 사이의 계면으로부터 반사되어 유기발광소자(OLED) 내에서 공진할 수 있다. 이에 따라, 유기발광소자(OLED)는 유기층의 두께(D-OL)를 제어함으로써 향상된 광효율을 가질 수 있다.
한편, 제1 내지 제3 층들(IL1, IL2, IL3)은 서로 다른 소정의 굴절률들(n1, n2, n3)을 가질 수 있다. 예를 들어, 제1 층(IL1)은 제1 굴절률(n1)을 갖고, 제2 층(IL2)은 제2 굴절률(n2)을 갖고, 제3 층(IL3)은 제3 굴절률(n3)을 가질 수 있다.
이때, 제2 굴절률(n2)은 제1 굴절률(n1)보다 작을 수 있다. 이에 따라, 유기층(OL)으로부터 생성된 광 중 일부는 제1 층(IL1) 및 제2 층(IL2) 사이의 계면에 도달하여 계면으로부터 용이하게 반사되어 유기발광소자(OLED)로 재 입사될 수 있다.
재 입사된 광은 제1 전극(ED1) 및 제2 전극(ED2)에 의해 공진되어 향상된 세기를 갖고 외부로 출사될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시패널은 제2 층(IL2)의 굴절률을 제어함으로써, 향상된 광 추출 효율을 가질 수 있다.
한편, 제2 층(IL2)의 광학 거리(optical path)는 약 280Å이상 900Å 이하 범위 내에 존재할 수 있다. 제2 층(IL2)의 광학 거리는 제2 층(IL2)에 입사되는 광이 단위 시간 내에 진공을 통과하는 거리로, 제2 굴절률(n2) 및 제2 층의 두께(D2)의 곱에 의해 정의될 수 있다.
본 실시예에서, 제2 층(IL2)이 실리콘 옥사이드를 포함할 때, 제2 층의 두께(D2)는 약 200Å 이상 600Å 이하일 수 있다. 제2 층(IL2)이 실리콘 옥사이드를 포함할 때, 제2 층의 굴절률(n2)은 약 1.4 이상 1.5 이하일 수 있다. 이때, 제1 층(IL1)과 제2 층(IL2) 사이의 계면에 입사되는 광의 일부가 재 반사되어 광 효율이 향상될 수 있다. 다만, 이는 예시적으로 기재한 것이고, 제2 두께(D2)는 제2 굴절률(n2)에 따라 달라질 수 있다.
도 4를 참조하여 구체적으로 살펴보면, 비교예(CM)와 일 실시예(EX)를 구성하는 층들은 서로 동일한 굴절률을 갖고 두께만 서로 상이할 수 있다. 구체적으로, 비교예(CM)의 제1 층(IL1)은 일 실시예(EX)의 제1 층(IL1)과 동일한 두께(TH1)를 갖고 동일한 물질로 형성될 수 있다. 즉, 비교예(CM)의 제1 층(IL1)은 일 실시예(EX)의 제1 층(IL1)과 실질적으로 동일한 층일 수 있다.
한편, 비교예(CM)의 제2 층(IL2-C)은 일 실시예(EX)의 제2 층(IL2)과 동일한 물질로 구성되고 상이한 두께를 가질 수 있다. 일 실시예(EX)의 제2 층(IL2)의 두께(TH2)는 비교예(CM)의 제2 층(IL2-C)의 두께(TH-C)보다 작을 수 있다. 일 실시예(EX)의 제2 층(IL2)의 두께(TH2)는 제2 층(IL2)의 광학 거리를 만족하는 수치일 수 있다.
이때, 비교예(CM)에 입사되는 광(L-CM)은 제1 층(IL1)을 투과하여 제2 층(IL2-C)과 제1 층(IL1)의 계면에 제1 각도(Θ1)로 입사된다. 입사된 광 중 적어도 일부는 제2 각도(Θ2)로 제2 층(IL2-C)을 투과하여 외부로 출사될 수 있다.
즉, 비교예(CM)에서는 광 경로 변화는 있으나, 입사광(L-CM) 중 대부분이 제2 층(IL2-C)을 투과하여 출사된다. 이에 따라 제2 층(IL2) 외측에서 시인되는 광의 세기는 제2 층(IL2-C)을 투과하는 광의 세기와 동등하거나 그 이하일 수 있다.
한편, 일 실시예(EX)에 입사되는 광(L-EX)은 제1 층(IL1)을 투과하여 제2 층(IL2)과 제1 층(IL1)의 계면에 제1 각도(Θ1)로 입사된다. 이는 비교예(CM)에 입사되는 광(L-CM)과 대응될 수 있다.
다만, 이후, 일 실시예(EX)에 입사되는 광(L-EX)은 제2 층(IL2)을 투과하지 않고, 제2 층(IL2)과 제1 층(IL1)의 계면으로부터 반사된다. 이때, 제2 굴절률(n2)과 제1 굴절률(n1) 사이의 차이는 0.2 이상일 수 있다. 제2 굴절률(n2)과 제1 굴절률(n1) 사이의 차이와 제2 층(IL2)과 제1 층(IL1)의 계면으로부터 반사 효율은 대체로 비례할 수 있다.
제2 층(IL2)과 제1 층(IL1)의 계면으로부터 반사된 광은 제1 층(IL1)을 투과하여 제1 층(IL1) 하측에 배치된 유기발광소자(OLED)로 재 입사될 수 있다. 재 입사된 광은 유기발광소자(OLED) 내에서 공진하여 향상된 세기를 갖고 유기발광소자(OLED)로부터 출사되어 외부에서 시인될 수 있다.
본 발명의 일 실시예에 따른 표시패널(100)은 제2 층(IL2)의 광학 거리를 제어함으로써, 광 효율을 향상시킬 수 있다. 또한, 제2 층(IL2)의 광학 거리를 제어함으로써, 동일한 굴절률을 가진 층을 적용하면서도 두께 제어를 통해 향상된 광 추출 효율을 발생시킬 수 있다.
다시 도 3을 참조하면, 제3 층(IL3)은 제2 층(IL2) 보다 높은 굴절률을 가질 수 있다. 즉, 제2 굴절률(n2)은 제3 굴절률(n3)보다 작을 수 있다. 이에 따라, 제2 층(IL2)과 제3 층(IL3) 사이의 계면에 입사되는 광은 재 반사되지 않고 제3 층(IL3)을 투과하여 외부로 출사될 수 있다.
상술한 바와 같이, 제3 층(IL3)은 실리콘 화합물을 포함한다. 제3 층(IL3)을 구성하는 실리콘 화합물은 제2 층(IL2)을 구성하는 실리콘 화합물과 상이할 수 있다. 예를 들어, 제3 층(IL3)은 실리콘 옥시나이트라이드(SiON) 또는 실리콘 나이트라이드(SiNx)를 포함할 수 있다.
제2 층(IL2)과 제3 층(IL3)은 동일한 공정을 통해 형성될 수 있다. 구체적으로, 제2 층(IL2)과 제3 층(IL3)은 화학 기상 증착(Chemical vapor deposition)에 의해 각각 형성될 수 있다.
한편, 제2 층(IL2)과 제3 층(IL3)은 동일한 챔버 내에서 연속적으로 형성될 수 있다. 제2 층(IL2)과 제3 층(IL3)은 각각 실리콘계 화합물을 포함하므로, 주입되는 플라즈마 제어를 통해 제2 층(IL2)과 제3 층(IL3)을 각각 형성할 수 있다.
예를 들어, 단일 챔버 내에서 산소 함량이 높은 플라즈마를 이용하여 실리콘 옥사이드를 포함하는 제2 층(IL2)을 형성하고, 동일 챔버 내에서 상대적으로 질소 함량이 높은 플라즈마를 이용하여 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함하는 제3 층(IL3)을 연속적으로 형성할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 제2 층(IL2) 및 제3 층(IL3) 사이의 계면은 연속 증착에 의해 단속 증착으로 형성된 경우보다 상대적으로 불분명하게 형성될 수 있다.
본 발명의 일 실시예에 따른 표시패널은 제2 층(IL2) 및 제3 층(IL3)을 동일한 공정을 통해 형성할 수 있어 공정이 단순화될 수 있다. 또한, 본 발명에 따르면, 제2 층(IL20 및 제3 층(IL3)이 동일 챔버 내에서 연속적으로 형성될 수 있어 공정 시간 단축 및 공정 비용이 절감될 수 있다.
한편, 제3 층의 두께(D3)는 제2 층의 두께(D2)보다 클 수 있다. 예를 들어, 제3 층의 두께(D3)는 5000Å 이상 10000Å 이하일 수 있다. 이에 따라, 광학 제어를 위해 제2 층(IL2)의 제한되는 두께 부분을 제3 층(IL3)의 두께로 보완함으로써, 하부층(LL)은 배리어 역할을 위한 충분한 두께를 확보할 수 있다.
본 발명의 일 실시예에 따른 표시패널에 있어서, 제3 층의 두께(D3)는 제3 층(IL3)을 구성하는 물질에 따라 다양하게 설계될 수 있다. 예를 들어, 동일한 제2 층(IL2)에 대하여, 실리콘 나이트라이드로 구성된 제3 층의 두께(D3)는 실리콘 옥시나이트라이드로 구성된 제3 층의 두께(D3)보다 작을 수 있다. 본 발명의 일 실시예에 따르면, 제3 층(IL3)의 재료를 제어함으로써, 제3 층(IL3)의 두께(D3)를 다양하게 변경할 수 있고, 공정 시간을 용이하게 단축시킬 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 휘도 수명을 도시한 그래프이고, 도 5b는 본 발명의 일 실시예에 따른 표시패널의 색 수명을 도시한 그래프이다. 도 5a 및 도 5b에는 용이한 설명을 위해 비교 실시예와 본 발명의 제1 실시예 및 제2 실시예를 함께 도시하였다.
비교 실시예, 제1 실시예, 및 제2 실시예는 각각 동일한 층들로 구성되며, 하부층(LL)의 구성에 차이가 있는 실험예들일 수 있다. 비교 실시예, 제1 실시예, 및 제2 실시예에 있어서, 제1 층(IL1)은 서로 동일하고, 제2 층(IL2) 및 제3 층(IL3)에 서로 차이가 있을 수 있다.
구체적으로, 비교 실시예의 제2 층(IL2)은 리튬플루오르(LiF)를 포함하고, 제3 층(IL3)은 실리콘 옥시나이트라이드를 포함할 수 있다. 이와 달리, 제1 실시예의 제2 층(IL2)은 실리콘 옥사이드를 포함하고, 제3 층(IL3)은 실리콘 옥시나이트라이드를 포함할 수 있다. 즉, 제1 실시예는 비교 실시예와 서로 제2 층(IL2)의 구성물질을 달리한다.
제2 실시예의 제2 층(IL2)은 실리콘 옥사이드를 포함하고 제3 층(IL3)은 실리콘 나이트라이드를 포함할 수 있다. 즉, 제2 실시예는 제1 실시예와 서로 제3 층(IL3)의 구성물질을 달리한다. 이하, 도 5a 및 도 5b를 참조하여 본 발명의 일 실시예에 따른 표시패널에 대해 설명한다.
도 5a에 있어서, 제1 그래프(PL1)는 비교 실시예의 휘도 수명을 도시한 것이고, 제2 그래프(PL2)는 제1 실시예의 휘도 수명을 도시한 것이고, 제3 그래프(PL3)는 제2 실시예의 휘도 수명을 도시한 것이다. 제1 내지 제3 그래프들(PL1 PL2, PL3)에 도시된 것과 같이, 최초 휘도에 대한 휘도 비(ratio)는 시간이 지남에 따라 점차적으로 감소한다.
이때, 제1 내지 제3 그래프들(PL1 PL2, PL3)은 실질적으로 유사한 양상을 보인다. 특히, 제2 그래프(PL2) 및 제3 그래프(PL3)를 참조하면, 동일 시간 경과 시점에서 대체로 향상된 휘도비(ratio)를 갖는 것으로 나타난다. 즉, 제2 층(IL2)을 리튬플루오르(LiF)가 아닌 실리콘 화합물을 포함하는 층으로 대체하더라도 동등 이상의 휘도 수명 특성을 가질 수 있음을 알 수 있다.
한편, 제2 그래프(PL2) 및 제3 그래프(PL3)를 참조하면, 제3 그래프(PL3)가 제2 그래프(PL2)보다 완만한 기울기를 가지는 것으로 나타난다. 이에 따라, 동일 시간 경과 시점에서 제3 그래프(PL3)가 제2 그래프(PL2)보다 더 큰 휘도비(ratio)를 가진다. 즉, 실리콘 옥시나이트라이드를 포함하는 제1 실시예보다 실리콘 나이트라이드를 포함하는 제2 실시예가 향상된 휘도 수명을 가질 수 있다.
도 5b에 있어서, 제4 그래프(PL4)는 비교 실시예의 색 수명을 도시한 것이고, 제5 그래프(PL5)는 제1 실시예의 색 수명을 도시한 것이고, 제6 그래프(PL6)는 제2 실시예의 색 수명을 도시한 것이다. 색 수명은 소자가 구동 과정에서 지속적으로 열적 손상을 입게 되면서 발광 당시의 잔상이 남는 현상과 관계되는 것으로, 소자의 수명과 관련될 수 있다. 이에 따라, 제4 내지 제6 그래프들(PL4, PL5, PL6)에 도시된 것과 같이, 최초 색상이 잔존하는 비(ratio)는 시간(time)이 지남에 따라 대체로 증가하는 양상을 보인다.
이때, 제4 내지 제6 그래프들(PL4, PL5, PL6) 중 제5 및 제6 그래프들(PL5, PL6)이 제4 그래프(PL4)보다 동일 시간 경과 시점에서 상대적으로 낮은 색 잔존비(ratio)를 가지는 것으로 나타난다. 즉, 본 발명의 제1 실시예 및 제2 실시예들이 비교 실시예보다 상대적으로 향상된 색 수명을 가지는 것으로 볼 수 있다.
한편, 제5 그래프(PL5) 및 제 6 그래프(PL6)를 참조하면, 제 6 그래프(PL6)로 나타나는 제2 실시예가 제5 그래프(PL5)로 나타나는 제1 실시예보다 향상된 색 수명을 가지는 것으로 측정되었다. 즉, 실리콘 나이트라이드로 구성된 제3 층(IL3)을 포함하는 실시예는 실리콘 옥시나이트라이드로 구성된 제3 층(IL3)을 포함하는 실시예보다 색 수명 측면에서 향상될 수 있다.
본 발명의 일 실시예에 따른 표시패널은 제2 층(IL2) 및 제3 층(IL3) 각각을 실리콘 화합물로 구성함으로써, 동일 공정 하에서 형성할 수 있는 이점을 가진다. 이와 더불어, 도 5a 및 도 5b에 도시된 것과 같이, 기존의 리튬플루오르(LiF)로 구성된 제2 층(IL2)을 포함하는 경우와 동등 이상의 색 수명 및 휘도 수명을 확보할 수 있어, 소자 수명 측면에서도 우수한 특성을 가질 수 있다. 또한, 본 발명의 일 실시예에 따른 표시패널은 실리콘 화합물 내에서도 다양한 물질을 선택함으로써, 소자의 수명이나 잔상 특성을 적절히 제어할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 일부를 도시한 단면도이다. 한편, 도 1a 내지 도 5b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 6에 도시된 것과 같이, 유기층(OL)은 복수의 층들을 포함할 수 있다. 예를 들어, 유기층(OL)은 제1 전하 제어층(CML1), 발광층(EML), 및 제2 전하 제어층(CML2)을 포함할 수 있다.
발광층(EML)은 제1 색 광을 생성한다. 발광층(EML)은 유기 발광 물질 및 무기 발광 물질 중 적어도 어느 하나를 포함할 수 있다. 또한, 발광층(EML)은 인광 물질 또는 형광 물질을 포함할 수 있다.
제1 전하 제어층(CML1)은 단일층 또는 복수의 층들로 구성될 수 있다. 본 실시예에서, 제1 전하 제어층(CML1)은 제1 전하 주입층(CML11) 및 제1 전하 수송층(CML12)을 포함할 수 있다.
제1 전하 주입층(CML11) 및 제1 전하 수송층(CML12) 각각은 제1 전극(ED1)으로부터 발광층(EML)으로의 전하 이동을 용이하게 할 수 있다. 전하는 정공 또는 전자일 수 있으며, 유기발광소자의 구동 방식에 따라 결정될 수 있다.
제2 전하 제어층(CML2)은 단일층 또는 복수의 층들로 구성될 수 있다. 본 실시예에서, 제2 전하 제어층(CML2)은 제2 전하 주입층(CML21) 및 제2 전하 수송층(CML22)을 포함할 수 있다.
제2 전하 주입층(CML21) 및 제2 전하 수송층(CML22) 각각은 제2 전극(ED2)으로부터 발광층(EML)으로의 전하 이동을 용이하게 할 수 있다. 전하는 정공 또는 전자일 수 있으며, 제1 전극(ED1)으로부터 이동하는 전하와 대향되는 극성을 가질 수 있다.
제1 전하 제어층(CML1) 및 제2 전하 제어층(CML2) 각각은 호스트 및 도펀트를 포함할 수 있다. 호스트 및 도펀트의 물질은 제1 전하 제어층(CML1) 및 제2 전하 제어층(CML2) 각각이 전달하는 전하에 따라 다양하게 설계될 수 있다.
한편, 하부층(LL)의 제1 층(IL1)은 제1 전하 제어층(CML1) 및 제2 전하 제어층(CML2) 중 적어도 어느 하나의 호스트 물질을 포함할 수 있다. 이에 따라, 제1 층(IL1)은 유기층(OL)을 형성하기 위한 재료를 이용할 수 있어 공정 비용이 절감될 수 있다. 한편, 이는 예시적으로 기재한 것이고, 제1 층(IL1)은 무기 절연 물질로 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
이때, 제1 전극(ED1)과 유기층(OL) 사이의 계면으로부터 제2 전극(ED2)과 유기층(OL) 사이의 계면까지의 거리는 발광층(EML), 제1 전하 제어층(CML1), 및 제2 전하 제어층(CML2)에 의해 정의될 수 있다. 제1 전극(ED1)과 유기층(OL) 사이의 계면으로부터 제2 전극(ED2)과 유기층(OL) 사이의 계면까지의 거리는 발광층(EML)이 생성하는 제1 색 광이 공진 가능한 거리일 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시패널은 유기층(OL)을 구성하는 복수의 층들의 두께 및 수를 제어함으로써, 유기발광소자의 광 효율을 용이하게 향상시킬 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시패널의 일 부분을 도시한 평면도이다. 도 7b는 도 7a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 도 7b에는 용이한 설명을 위해 일부 구성들은 생략하여 도시하였다.
이하, 도 7a 및 도 7b를 참조하여 본 발명의 일 실시예에 따른 표시패널(100)에 대해 설명한다. 한편, 도 1a 내지 도 6에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 7a에 도시된 것과 같이, 화소 영역(PA)은 제1 화소 영역(PA1), 제2 화소 영역(PA2), 및 제3 화소 영역(PA3)을 포함할 수 있다. 제1 화소 영역(PA1), 제2 화소 영역(PA2), 및 제3 화소 영역(PA3)은 일 방향을 따라 순차적으로 배열된 영역들일 수 있다.
제1 화소 영역(PA1), 제2 화소 영역(PA2), 및 제3 화소 영역(PA3)은 각각 서로 상이한 색상을 가진 광들을 생성할 수 있다. 예를 들어, 제1 화소 영역(PA1)에서는 제1 색 광이 출사되고, 제2 화소 영역(PA2)에서는 제2 색 광이 출사되고, 제3 화소 영역(PA3)에서는 제3 색 광이 출사될 수 있다.
구체적으로 살펴보면, 도 7b에 도시된 것과 같이, 유기층(OL)은 제1 화소 영역(PA1), 제2 화소 영역(PA2), 및 제3 화소 영역(PA3) 각각에 배치되는 제1 내지 제3 발광 패턴들(EL1, EL2, EL3)을 포함할 수 있다. 제1 색 광은 제1 발광 패턴(EL1)으로부서 생성되고, 제2 색 광은 제2 발광 패턴(EL2)으로부터 생성되고, 제3 색 광은 제3 발광 패턴(EL3)으로부터 생성될 수 있다.
제1 내지 제3 발광 패턴들(EL1, EL2, EL3)은 각각 상이한 두께들로 설계될 수 있다. 예를 들어, 제1 발광 패턴(EL1)은 제1 두께(D-EL1)를 갖고, 제2 발광 패턴(EL2)은 제2 두께(D-EL2)를 갖고, 제3 발광 패턴(EL3)은 제3 두께(D-EL3)를 갖도록 설계될 수 있다.
제1 내지 제3 두께들(D-EL1, D-EL2, D-EL3) 각각은 해당 발광 패턴으로부터 생성되는 광이 공진 가능한 거리일 수 있다. 본 실시예에서, 제1 내지 제3 색 광들 중 제1 색 광의 파장이 가장 길고 제3 색 광의 파장이 가장 짧은 경우를 예시적으로 도시하였다. 이에 따라, 제1 내지 제3 두께들(D-EL1, D-EL2, D-EL3) 중 제1 두께(D-EL1)가 가장 크고 제3 두께(D-EL3)가 가장 작게 설계될 수 있다.
도 7b에 도시된 것과 같이, 유기층(OL) 상에 배치되는 제2 전극(ED2), 제1 층(IL1), 제2 층(IL2), 및 제3 층(IL3)은 제1 내지 제3 화소 영역들(PA1, PA2, PA3) 내에서 실질적으로 균일한 두께를 가질 수 있다.
제2 층(IL2) 및 제3 층(IL3)은 각각 실리콘 화합물을 포함하므로, 제2 층(IL2) 및 제3 층(IL3)은 하측에 배치되는 층의 표면이 그대로 반영된 상면을 가질 수 있다. 이에 따라, 제3 층(IL3)의 상면은 제1 화소 영역(PA1), 제2 화소 영역(PA2), 및 제3 화소 영역(PA3)에서 불균일한 면을 정의할 수 있다.
본 발명의 일 실시예에 따른 유기 커버층(MN)은 제3 층(IL3)의 상면을 커버하고 상측에 평탄면을 제공할 수 있다. 유기 커버층(MN)은 제1 내지 제3 발광 패턴들(EL1, EL2, EL3) 각각의 두께 차이를 실질적으로 보완할 수 있다. 따라서, 유기 커버층(MN) 상에 배치되는 상부층(UL)은 평탄화된 면 상에 안정적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시패널(100)에 있어서, 제1 층(IL1), 제2 층(IL2), 및 제3 층(IL3)은 서로 다른 색상의 광들을 출사하는 복수의 화소 영역들(PA1, PA2, PA2)에 공통적으로 배치되어 복수의 화소 영역들(PA1, PA2, PA2) 각각에 대한 광 효율을 향상시킬 수 있다. 이에 따라, 복수의 화소 영역들(PA1, PA2, PA2)마다 동일한 하부층을 적용시킬 수 있어 공정이 단순화될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시패널의 일 부분을 도시한 단면도이다. 도 8을 참조하여 본 발명의 일 실시예에 따른 표시패널에 대해 설명한다. 한편, 도 1a 내지 도 7b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8에 도시된 것과 같이, 하부층(LL-1)은 제4 층(IL4)을 더 포함할 수 있다. 제4 층(IL4)은 제3 층(IL3) 상에 배치되어 하부층(LL-1)의 최상층이 될 수 있다. 이에 따라, 유기 커버층(MN)은 제4 층(IL4)에 직접 접촉하여 소정의 계면을 형성할 수 있다.
제4 층(IL4)은 실리콘 옥시나이트라이드를 포함할 수 있다. 한편, 제3 층(IL3)이 실리콘 옥시나이트라이드를 포함하는 경우, 제4 층(IL4)의 실리콘 옥시나이트라이드는 제3 층(IL3)이 포함하는 실리콘 옥시나이트라이드보다 높은 산소 함량을 가질 수 있다. 이에 따라, 제3 층(IL3) 및 제4 층(IL4)은 서로 동일한 물질을 포함하더라도 실질적으로 구분 가능한 층들일 수 있다.
제4 층(IL4)은 제3 층(IL3)을 보호할 수 있다. 제4 층(IL4)은 유기 커버층(MN) 형성 과정에서 제3 층(IL3)이 손상되는 것을 방지할 수 있다. 본 발명의 일 실시예에 따른 표시패널은 제4 층(IL4)을 더 포함하는 하부층(LL-1)을 포함함으로써, 공정 신뢰성을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시패널 OLED: 유기발광소자
ED1: 제1 전극 ED2: 제2 전극
OL: 유기층 LL: 하부층
L1: 제1 층 L2: 제2 층
L3: 제3 층 MN: 유기 커버층
UL: 상부층

Claims (15)

  1. 제1 전극;
    상기 제1 전극 상에 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되고 적어도 하나의 발광층을 포함하는 유기층;
    상기 제2 전극 상에 배치된 유기 커버층;
    상기 유기 커버층 및 상기 제2 전극 사이에 배치되고, 순차적으로 적층되고 서로 상이한 제1 층, 제2 층, 및 제3 층을 포함하는 하부층; 및
    상기 유기 커버층 상에 배치된 상부층을 포함하고,
    상기 제1 층은 상기 제2 전극과 접촉하고,
    상기 제2 층은 상기 제3 층보다 높은 산소 함량을 갖는 실리콘 화합물을 포함하고,
    상기 제3 층은 상기 제2 층보다 높은 질소 함량을 갖는 실리콘 화합물을 포함하고,
    상기 제2 층의 광학 거리는 상기 제2 층의 굴절률 및 상기 제2 층의 두께의 곱에 의해 정의되고, 상기 제2 층의 상기 광학 거리는 280Å이상 900Å 이하인 유기발광 표시패널.
  2. 제1 항에 있어서,
    상기 제2 층은 상기 제1 층보다 낮은 굴절률을 갖고,
    상기 제2 층의 상기 굴절률과 상기 제1 층의 상기 굴절률 사이의 차이는 0.2 이상인 유기발광 표시패널.
  3. 제2 항에 있어서,
    상기 제2 층은 실리콘 옥사이드를 포함하는 유기발광 표시패널.
  4. 제3 항에 있어서,
    상기 제2 층의 두께는 200Å 이상 600Å인 유기발광 표시패널.
  5. 제3 항에 있어서,
    상기 제3 층은 실리콘 옥시나이트라이드 또는 실리콘 나이트라이드를 포함하는 유기발광 표시패널.
  6. 제5 항에 있어서,
    상기 제3 층이 실리콘 옥시나이트라이드를 포함할 때 상기 제2 층에 대한 상기 제3 층의 두께 비는 상기 제3 층이 실리콘 나이트라이드를 포함할 때 상기 제2 층에 대한 상기 제3 층의 두께 비보다 상대적으로 작은 유기발광 표시패널.
  7. 제1 항에 있어서,
    상기 하부층은 상기 제3 층 및 상기 유기 커버층 사이에 배치되어 상기 제3 층에 접촉하는 제4 층을 더 포함하고,
    상기 제4 층은 실리콘 화합물을 포함하는 유기발광 표시패널.
  8. 삭제
  9. 제1 항에 있어서,
    상기 유기층은 상기 발광층 및 상기 제1 전극 사이에 배치된 정공 제어층, 및 상기 발광층 및 상기 제2 전극 사이에 배치된 전자 제어층을 더 포함하고,
    상기 제1 층은 상기 정공 제어층 또는 상기 전자 제어층의 호스트 물질을 포함하는 유기발광 표시패널.
  10. 제1 항에 있어서,
    상기 제1 전극은 복수로 구비되고,
    상기 발광층은 상기 복수의 제1 전극들 중 어느 하나의 제1 전극 상에 배치되어 제1 색 광을 생성하는 제1 유기 패턴 및 상기 복수의 제1 전극들 중 다른 하나의 제1 전극 상에 배치되어 상기 제1 색 광과 상이한 제2 색 광을 생성하는 제2 유기 패턴을 포함하고,
    상기 제1 유기 패턴 및 상기 제2 유기 패턴은 서로 상이한 두께를 갖고,
    상기 제2 층 중 상기 제1 유기 패턴에 중첩하는 부분의 두께와 상기 제2 유기 패턴에 중첩하는 부분의 두께는 실질적으로 동일한 유기발광 표시패널.
  11. 기판 상에 제1 전극, 상기 제1 전극 상에 배치된 유기층, 및 상기 유기층 상에 배치되는 제2 전극을 형성하는 단계;
    상기 제2 전극 상에 상기 제2 전극에 접촉하는 제1 층을 형성하는 단계;
    상기 제1 층 상에 각각이 실리콘 화합물을 포함하는 제2 층 및 제3 층을 순차적으로 적층하는 단계;
    상기 제3 층 상에 유기물로 유기 커버층을 형성하는 단계; 및
    상기 유기 커버층 상에 무기물로 상부층을 형성하는 단계를 포함하고,
    상기 제2 층은 상기 제3 층보다 높은 산소 함량을 갖는 실리콘 화합물을 포함하고, 상기 제3 층은 상기 제2 층보다 높은 질소 함량을 갖는 실리콘 화합물을 포함하고,
    상기 제2 층 및 상기 제3 층은 동일 챔버 내에서 연속 공정에 의해 형성되는 유기발광 표시패널 제조방법.
  12. 제11 항에 있어서,
    상기 제2 층은 실리콘 옥사이드로 형성되는 유기발광 표시패널 제조방법.
  13. 제12 항에 있어서,
    상기 제3 층은 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드로 형성되는 유기발광 표시패널 제조방법.
  14. 제11 항에 있어서,
    상기 제2 층 및 상기 제3 층은 각각 화학 기상 증착에 의해 형성되는 유기발광 표시패널 제조방법.
  15. 삭제
KR1020160147653A 2016-11-07 2016-11-07 표시패널 및 이의 제조방법 KR102380262B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020160147653A KR102380262B1 (ko) 2016-11-07 2016-11-07 표시패널 및 이의 제조방법
US15/661,375 US10256280B2 (en) 2016-11-07 2017-07-27 Organic light emitting display panel including a plurality of organic and inorganic layers
EP17198453.7A EP3319141B1 (en) 2016-11-07 2017-10-26 Display panel and method of manufacturing the same
CN201711070483.2A CN108074955B (zh) 2016-11-07 2017-11-03 有机发光显示面板
CN202310953581.XA CN116723727A (zh) 2016-11-07 2017-11-03 有机发光显示面板
US16/366,008 US10658437B2 (en) 2016-11-07 2019-03-27 Semiconductor device having a carbon containing insulation layer formed under the source/drain
US16/866,444 US11177330B2 (en) 2016-11-07 2020-05-04 Organic light emitting display panel including a plurality organic and inorganic layers
US17/526,864 US11825692B2 (en) 2016-11-07 2021-11-15 Organic light emitting display panel including a plurality organic and inorganic layers
KR1020220036898A KR20220044255A (ko) 2016-11-07 2022-03-24 표시패널 및 이의 제조방법
US18/515,181 US20240090257A1 (en) 2016-11-07 2023-11-20 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160147653A KR102380262B1 (ko) 2016-11-07 2016-11-07 표시패널 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220036898A Division KR20220044255A (ko) 2016-11-07 2022-03-24 표시패널 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20180051702A KR20180051702A (ko) 2018-05-17
KR102380262B1 true KR102380262B1 (ko) 2022-03-30

Family

ID=60190638

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160147653A KR102380262B1 (ko) 2016-11-07 2016-11-07 표시패널 및 이의 제조방법
KR1020220036898A KR20220044255A (ko) 2016-11-07 2022-03-24 표시패널 및 이의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220036898A KR20220044255A (ko) 2016-11-07 2022-03-24 표시패널 및 이의 제조방법

Country Status (4)

Country Link
US (5) US10256280B2 (ko)
EP (1) EP3319141B1 (ko)
KR (2) KR102380262B1 (ko)
CN (2) CN108074955B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102380262B1 (ko) * 2016-11-07 2022-03-30 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
JP6994914B2 (ja) * 2017-11-21 2022-01-14 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR20200136552A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
US20220140282A1 (en) * 2020-03-27 2022-05-05 Boe Technology Group Co., Ltd. Display Substrate, Preparation Method Thereof, and Display Device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056666A (ja) * 2012-09-11 2014-03-27 Sony Corp 表示装置およびその製造方法、並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100097513A (ko) * 2009-02-26 2010-09-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101813171B1 (ko) 2011-09-01 2017-12-28 삼성전자주식회사 가스차단성 박막, 이를 포함하는 전자소자 및 이의 제조방법
KR101883848B1 (ko) * 2011-12-28 2018-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20140033867A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 유기 전계 발광 표시 패널
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
KR101502206B1 (ko) 2012-11-20 2015-03-12 삼성디스플레이 주식회사 발광효율이 향상된 유기발광 표시장치
KR102105608B1 (ko) 2013-09-27 2020-04-28 엘지디스플레이 주식회사 유기 발광 장치와 이의 제조 방법
KR102215147B1 (ko) * 2014-08-14 2021-02-15 삼성디스플레이 주식회사 유기발광 표시장치
KR20160036722A (ko) * 2014-09-25 2016-04-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160065318A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160083986A (ko) 2015-01-02 2016-07-13 삼성디스플레이 주식회사 유기발광 표시장치
US9985082B2 (en) * 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR102380262B1 (ko) * 2016-11-07 2022-03-30 삼성디스플레이 주식회사 표시패널 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056666A (ja) * 2012-09-11 2014-03-27 Sony Corp 表示装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN108074955B (zh) 2023-08-22
US10256280B2 (en) 2019-04-09
US20220077249A1 (en) 2022-03-10
CN108074955A (zh) 2018-05-25
US11177330B2 (en) 2021-11-16
US11825692B2 (en) 2023-11-21
CN116723727A (zh) 2023-09-08
US20240090257A1 (en) 2024-03-14
US20200266254A1 (en) 2020-08-20
US20190221619A1 (en) 2019-07-18
US10658437B2 (en) 2020-05-19
KR20220044255A (ko) 2022-04-07
KR20180051702A (ko) 2018-05-17
EP3319141A1 (en) 2018-05-09
EP3319141B1 (en) 2022-08-31
US20180130858A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
KR20220044255A (ko) 표시패널 및 이의 제조방법
CN107689423B (zh) 有机发光二极管显示装置
JP5167723B2 (ja) 発光装置
US9125279B2 (en) Organic electroluminescent device, luminaire device, and method for manufacturing organic electroluminescent device
US9343510B2 (en) Organic light emitting display device
KR101504117B1 (ko) 유기발광 디스플레이 장치
TWI610432B (zh) 有機發光二極體顯示器
EP3493289B1 (en) Electroluminescent display device
JP2008515129A (ja) 表示装置
US10439157B2 (en) Display device
US20170236880A1 (en) Electro-optical device and electronic apparatus
KR20150039487A (ko) 디스플레이 장치
JP2008515130A (ja) 有機ｅｌ表示装置
WO2018072454A1 (zh) 有机发光二极管器件及其制作方法和显示面板
JP2007027042A (ja) 有機ｅｌ表示装置
KR102116414B1 (ko) 유기전계발광 표시장치
JP2019096439A (ja) 有機ｅｌ表示装置
WO2021035549A1 (zh) 显示基板及其制备方法，电子设备
KR102159710B1 (ko) 유기전계발광 표시장치
JP2006100139A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant