KR102379188B1 - Display device and driving method of the same - Google Patents

Display device and driving method of the same Download PDF

Info

Publication number
KR102379188B1
KR102379188B1 KR1020150124717A KR20150124717A KR102379188B1 KR 102379188 B1 KR102379188 B1 KR 102379188B1 KR 1020150124717 A KR1020150124717 A KR 1020150124717A KR 20150124717 A KR20150124717 A KR 20150124717A KR 102379188 B1 KR102379188 B1 KR 102379188B1
Authority
KR
South Korea
Prior art keywords
gate
signal
deterioration
gate driver
voltage
Prior art date
Application number
KR1020150124717A
Other languages
Korean (ko)
Other versions
KR20170028000A (en
Inventor
이중영
최봉필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150124717A priority Critical patent/KR102379188B1/en
Publication of KR20170028000A publication Critical patent/KR20170028000A/en
Application granted granted Critical
Publication of KR102379188B1 publication Critical patent/KR102379188B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 구동부 구동 환경과 구동 시간에 비례하여 열화를 보상하여 게이트 구동부를 구성하는 박막 트랜지스터의 구동 신뢰성과 수명을 연장하고, 박막 트랜지스터의 열화에 따른 불량을 개선한다. 이를 위해, 본 발명은 게이트구동부로부터 출력된 게이트신호를 센싱하고 센싱된 게이트신호를 기반으로 게이트전압을 보상하기 위한 보상신호를 출력하는 열화 보상 회로부를 포함한다.The present invention compensates for deterioration in proportion to the driving environment and driving time of the gate driver to extend the driving reliability and lifespan of a thin film transistor constituting the gate driver, and to improve defects caused by deterioration of the thin film transistor. To this end, the present invention includes a deterioration compensation circuit unit that senses the gate signal output from the gate driver and outputs a compensation signal for compensating the gate voltage based on the sensed gate signal.

Description

표시장치 및 이의 구동방법{DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}Display device and its driving method

본 발명은 표시장치 및 이의 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.With the development of information technology, the market for display devices, which is a connection medium between users and information, is growing. Accordingly, the use of display devices such as an organic light emitting display (OLED), a liquid crystal display (LCD), and a plasma display panel (PDP) is increasing.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.Some of the display devices described above, for example, a liquid crystal display device or an organic light emitting display device, include a display panel including a plurality of sub-pixels arranged in a matrix form and a driving unit for driving the display panel. The driver includes a gate driver that supplies a gate signal (or a scan signal) to the display panel and a data driver that supplies a data signal to the display panel.

위와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 게이트신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.In the above-described display device, when a gate signal and a data signal are supplied to sub-pixels arranged in a matrix form, the selected sub-pixel emits light to display an image.

게이트 구동부는 박막 트랜지스터 공정과 함께 이루어지는 게이트인패널(Gate In Panel; GIP) 방식으로 표시패널 내에 형성된다. 게이트 구동부는 박막 트랜지스터를 포함한다. 게이트 구동부를 구성하는 박막 트랜지스터는 표시패널의 환경과 구동 시간에 비례하여 열화(threshold voltage 상승)가 진행되므로, 표시장치의 구동 신뢰성과 수명을 연장하기 위해서는 열화에 대한 보상이 필요하다.The gate driver is formed in the display panel in a gate-in-panel (GIP) method, which is performed together with a thin film transistor process. The gate driver includes a thin film transistor. Since the thin film transistor constituting the gate driver deteriorates in proportion to the environment and driving time of the display panel, it is necessary to compensate for the deterioration in order to extend the driving reliability and lifespan of the display device.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 게이트 구동부 구동 환경과 구동 시간에 비례하여 열화를 보상하여 게이트 구동부를 구성하는 박막 트랜지스터의 구동 신뢰성과 수명을 연장하고, 박막 트랜지스터의 열화에 따른 불량을 개선하는 것이다.The present invention for solving the problems of the above-described background art compensates for deterioration in proportion to the driving environment and driving time of the gate driver to extend the driving reliability and lifespan of the thin film transistors constituting the gate driver, and to improve the performance of the thin film transistors due to deterioration is to improve

상술한 과제 해결 수단으로 본 발명은 표시패널, 게이트 구동부, 전원 공급부 및 열화 보상 회로부를 포함하는 표시장치를 제공한다. 표시패널은 영상을 표시한다. 게이트 구동부는 표시패널의 비표시영역에 위치한다. 전원 공급부는 게이트 구동부에 게이트전압을 제공한다. 열화 보상 회로부는 게이트 구동부로부터 출력된 게이트신호를 센싱하고 센싱된 게이트신호를 기반으로 게이트전압을 보상하기 위한 보상신호를 출력한다.As a means of solving the above problems, the present invention provides a display device including a display panel, a gate driver, a power supply, and a deterioration compensation circuit. The display panel displays an image. The gate driver is located in the non-display area of the display panel. The power supply provides a gate voltage to the gate driver. The deterioration compensation circuit unit senses the gate signal output from the gate driver and outputs a compensation signal for compensating the gate voltage based on the sensed gate signal.

열화 보상 회로부는 센싱된 게이트신호와 내부 기준전압을 비교한 결과 게이트 구동부를 구성하는 박막 트랜지스터의 열화로 판단되면 게이트전압을 가변하기 위한 보상신호를 출력할 수 있다.The deterioration compensation circuit unit may output a compensation signal for varying the gate voltage when it is determined that the thin film transistor constituting the gate driver is deteriorated as a result of comparing the sensed gate signal with the internal reference voltage.

전원 공급부는 보상신호에 대응하여 게이트하이전압과 게이트로우전압 중 선택된 하나 또는 둘의 레벨을 가변할 수 있다.The power supply unit may vary the level of one or both of the gate high voltage and the gate low voltage in response to the compensation signal.

전원 공급부는 게이트 구동부를 구성하는 박막 트랜지스터의 열화에 대응하여 게이트하이전압을 증가시킬 수 있다.The power supply unit may increase the gate high voltage in response to deterioration of the thin film transistor constituting the gate driver.

열화 보상 회로부는 센싱된 게이트신호와 내부 기준전압을 비교하는 센싱 회로부와, 센싱 회로부로부터 출력된 차신호값을 기반으로 게이트 구동부를 구성하는 박막 트랜지스터의 열화 정도를 파악하고 열화를 보상하기 위한 보상신호를 전원 공급부에 전달하는 보상 신호 생성부를 포함할 수 있다.The deterioration compensation circuit unit includes a sensing circuit unit that compares the sensed gate signal with an internal reference voltage, and a compensation signal for compensating for deterioration by grasping the degree of deterioration of the thin film transistor constituting the gate driving unit based on the difference signal value output from the sensing circuit unit. may include a compensation signal generating unit that transmits to the power supply.

게이트 구동부는 더미 게이트 구동부를 더 포함하고, 열화 보상 회로부는 더미 게이트 구동부의 출력단자에 연결된 피드백라인을 통해 더미 게이트신호를 센싱할 수 있다.The gate driver may further include a dummy gate driver, and the deterioration compensation circuit may sense the dummy gate signal through a feedback line connected to an output terminal of the dummy gate driver.

전원 공급부는 열화 보상 회로부와, 표시패널의 좌측에 위치하는 더미 게이트 구동부의 출력단자에 연결된 좌측 피드백라인과, 표시패널의 우측에 위치하는 더미 게이트 구동부의 출력단자에 연결된 우측 피드백라인을 포함할 수 있다.The power supply unit may include a deterioration compensation circuit unit, a left feedback line connected to an output terminal of the dummy gate driver located on the left side of the display panel, and a right feedback line connected to an output terminal of the dummy gate driver unit located on the right side of the display panel. there is.

다른 측면에서 본 발명은 표시장치의 구동방법을 제공한다. 표시장치의 구동방법은 표시패널에 데이터신호를 공급하는 단계; 표시패널에 게이트신호를 공급하는 단계; 및 게이트신호를 센싱하고, 센싱된 게이트신호를 기반으로 게이트전압을 보상하는 단계를 포함할 수 있다.In another aspect, the present invention provides a method of driving a display device. A method of driving a display device includes: supplying a data signal to a display panel; supplying a gate signal to the display panel; and sensing the gate signal and compensating for the gate voltage based on the sensed gate signal.

게이트전압을 보상하는 단계는 센싱된 게이트신호와 내부 기준전압을 비교한 결과 게이트 구동부를 구성하는 박막 트랜지스터의 열화로 판단되면 게이트전압을 가변할 수 있다.Compensating the gate voltage may vary the gate voltage if it is determined that the thin film transistor constituting the gate driver is deteriorated as a result of comparing the sensed gate signal and the internal reference voltage.

게이트전압을 보상하는 단계는 게이트하이전압과 게이트로우전압 중 선택된 하나 또는 둘의 레벨을 가변할 수 있다.Compensating the gate voltage may vary the level of one or both of the gate high voltage and the gate low voltage.

본 발명은 게이트 구동부 구동 환경과 구동 시간에 비례하여 열화를 보상할 수 있는 효과가 있다. 또한, 본 발명은 게이트 구동부를 구성하는 박막 트랜지스터의 구동 신뢰성과 수명을 연장하고, 박막 트랜지스터의 열화에 따른 불량을 개선할 수 있는 효과가 있다. 또한, 본 발명은 박막 트랜지스터의 열화 정도에 따라 게이트전압을 증가시키므로, 고정된 게이트전압을 사용하는 종래 방식 대비 신뢰성 마진(MARGIN)의 부족한 상황을 탈피하여 추가 신뢰성 확보가 가능한 효과가 있다. 또한, 본 발명은 픽셀 충전전압 드랍 등의 영향을 최소화하면서도 게이트 구동부의 수명을 연장할 수 있는 효과가 있다.The present invention has the effect of compensating for deterioration in proportion to the driving environment and driving time of the gate driver. In addition, the present invention has the effect of extending the driving reliability and lifespan of the thin film transistor constituting the gate driver, and improving the defect caused by the deterioration of the thin film transistor. In addition, since the present invention increases the gate voltage according to the deterioration degree of the thin film transistor, it is possible to secure additional reliability by avoiding the insufficient reliability margin (MARGIN) compared to the conventional method using a fixed gate voltage. In addition, the present invention has the effect of extending the life of the gate driver while minimizing the effect of the pixel charging voltage drop.

도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 게이트 구동부로부터 출력된 게이트신호의 파형 예시도.
도 4 및 도 5는 게이트 구동부에 포함된 박막 트랜지스터의 문턱전압 이동 특성을 설명하기 위한 도면들.
도 6은 본 발명의 실시예에 따른 표시장치의 주요 구성 블록도.
도 7은 게이트 구동부와 더미 게이트 구동부를 개략적으로 나타낸 도면.
도 8은 본 발명의 실시예에 따른 보상 개념을 설명하기 위한 파형도.
도 9는 열화 보상 회로부의 개략적인 회로 구성 예시도.
도 10은 열화 보상 회로부를 갖는 전원 공급부의 개략적인 회로 구성 예시도.
도 11은 도 10을 기반으로 구성한 표시장치 모듈의 예시도.1 is a schematic block diagram of a display device;
FIG. 2 is an exemplary configuration diagram of the sub-pixel shown in FIG. 1;
3 is a diagram illustrating waveforms of a gate signal output from a gate driver;
4 and 5 are diagrams for explaining threshold voltage shift characteristics of a thin film transistor included in a gate driver.
6 is a block diagram of main components of a display device according to an embodiment of the present invention;
7 is a diagram schematically illustrating a gate driver and a dummy gate driver;
8 is a waveform diagram for explaining a compensation concept according to an embodiment of the present invention.
9 is a schematic circuit configuration exemplary diagram of a deterioration compensation circuit unit;
10 is a schematic circuit configuration diagram of a power supply unit having a deterioration compensation circuit unit;
11 is an exemplary diagram of a display device module configured based on FIG. 10 .

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, specific details for carrying out the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 표시장치는 텔레비젼, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈시어터, 웨어러블 기기(예: 스마트워치) 및 스마트폰(모바일폰) 등으로 구현된다. 표시장치의 표시패널은 액정표시패널, 유기발광표시패널, 전기영동표시패널 등이 선택될 수 있으나 이에 한정되지 않는다.The display device according to the present invention is implemented as a TV, a set-top box, a navigation system, an image player, a Blu-ray player, a personal computer (PC), a home theater, a wearable device (eg, a smart watch) and a smart phone (mobile phone). The display panel of the display device may be a liquid crystal display panel, an organic light emitting display panel, an electrophoretic display panel, or the like, but is not limited thereto.

도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이며, 도 3은 게이트 구동부로부터 출력된 게이트신호의 파형 예시도이다.FIG. 1 is a schematic block diagram of a display device, FIG. 2 is an exemplary configuration diagram of the sub-pixel shown in FIG. 1, and FIG. 3 is an exemplary waveform diagram of a gate signal output from a gate driver.

도 1 내지 도 3에 도시된 바와 같이, 표시장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120), 전원 공급부(130), 게이트 구동부(140L, 140R) 및 열화 보상 회로부(150)가 포함된다.1 to 3 , the display device includes a display panel 100, a timing controller 110, a data driver 120, a power supply 130, gate drivers 140L and 140R, and a deterioration compensation circuit unit ( 150) is included.

표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 게이트 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 서브 픽셀들이 형성되는 표시영역(AA)과 표시영역(AA)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(LNA, RNA)을 포함한다.The display panel 100 includes sub-pixels that are separated and connected to the data lines DL and the gate lines GL that cross each other. The display panel 100 includes a display area AA in which sub-pixels are formed and a non-display area LNA and RNA in which various signal lines or pads are formed outside the display area AA.

하나의 서브 픽셀(SP)에는 제1게이트 라인(GL1)과 제1데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 게이트신호(또는 스캔신호)에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 표시패널(100)은 서브 픽셀(SP)의 픽셀회로(PC)의 구성에 따라 액정표시패널, 유기발광표시패널, 전기영동표시패널 등으로 구현될 수 있다.One sub-pixel SP has a switching transistor SW connected to the first gate line GL1 and the first data line DL1 and a gate signal (or scan signal) supplied through the switching transistor SW. A pixel circuit PC operating in response to the supplied data signal DATA is included. The display panel 100 may be implemented as a liquid crystal display panel, an organic light emitting display panel, an electrophoretic display panel, etc. according to the configuration of the pixel circuit PC of the sub-pixel SP.

표시패널(100)이 액정표시패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시패널(100)이 유기발광표시패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.When the display panel 100 is configured as a liquid crystal display panel, it is a TN (Twisted Nematic) mode, VA (Vertical Alignment) mode, IPS (In Plane Switching) mode, FFS (Fringe Field Switching) mode, or ECB (Electrically Controlled Birefringence) mode. implemented in mode. When the display panel 100 is configured as an organic light emitting display panel, it is implemented in a top-emission method, a bottom-emission method, or a dual-emission method.

타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍신호를 입력받는다. 타이밍 제어부(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)와 게이트 구동부(140L, 140R)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.The timing controller 110 receives timing signals such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and a dot clock through an LVDS or TMDS interface receiving circuit connected to the image board. The timing controller 110 generates timing control signals for controlling the operation timings of the data driver 120 and the gate drivers 140L and 140R based on the input timing signal.

데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.The data driver 120 includes a plurality of source drive integrated circuits (ICs). The source drive ICs receive the data signal DATA and the source timing control signal DDC from the timing controller 110 . The source drive ICs convert the data signal DATA from a digital signal to an analog signal in response to the source timing control signal DDC, and supply it through the data lines DL of the display panel 100 . The source drive ICs are connected to the data lines DL of the display panel 100 by a chip on glass (COG) process or a tape automated bonding (TAB) process.

전원 공급부(130)는 IC 형태로 표시패널(100)에 접속되는 외부 기판에 형성된다. 전원 공급부(130)는 타이밍 제어부(110)의 제어하에 동작할 수 있다. 전원 공급부(130)는 게이트하이전압(VGH) 및 게이트로우전압(VGL)의 레벨을 시프팅한 후 시프트 레지스터부에 공급한다. 한편, 전원 공급부(130)는 표시장치의 구성 또는 크기에 따라 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 출력하는 부분만 레벨 시프터부(미도시)에 포함되어 별도의 IC 형태로 구성될 수도 있다.The power supply unit 130 is formed on an external substrate connected to the display panel 100 in the form of an IC. The power supply unit 130 may operate under the control of the timing control unit 110 . The power supply unit 130 shifts the levels of the gate high voltage VGH and the gate low voltage VGL and supplies them to the shift register unit. On the other hand, the power supply unit 130 is configured in the form of a separate IC by including only the portion outputting the gate high voltage VGH and the gate low voltage VGL according to the configuration or size of the display device in the level shifter unit (not shown). it might be

게이트 구동부(140L, 140R)는 시프트 레지스터부를 포함한다. 게이트 구동부(140L, 140R)를 구성하는 시프트 레지스터부는 표시패널(100)의 비표시영역(LNA, RNA) 상에 게이트인패널(Gate In Panel; 이하 GIP) 방식으로 형성된다.The gate drivers 140L and 140R include a shift register unit. The shift register unit constituting the gate drivers 140L and 140R is formed on the non-display area LNA and RNA of the display panel 100 in a gate-in-panel (GIP) method.

시프트 레지스터부는 표시패널(100)의 비표시영역(LNA, RNA)의 좌우측 상에 박막 트랜지스터 형태로 형성될 수 있다. 시프트 레지스터부는 전원 공급부(130)로부터 공급된 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 게이트신호로 변경하여 순차적으로 출력할 수 있는 스테이지 형태로 구성된다.The shift register unit may be formed in the form of a thin film transistor on left and right sides of the non-display areas LNA and RNA of the display panel 100 . The shift register unit is configured in the form of a stage capable of sequentially outputting a gate signal by changing the gate high voltage VGH and the gate low voltage VGL supplied from the power supply unit 130 .

시프트 레지스터부를 구성하는 스테이지 회로부들(미도시)은 출력단자들을 통해 게이트신호들(GL1 ~ GLn)을 순차적으로 출력한다. 게이트신호들은 게이트하이전압(VGH)에 해당하는 레벨과 게이트로우전압(VGL)에 해당하는 레벨로 이루어진다. 게이트하이전압(VGH)은 표시패널의 서브 픽셀(SP)의 스위칭 트랜지스터를 턴온하는 신호로 사용된다. 반면, 게이트로우전압(VGL)은 표시패널의 서브 픽셀(SP)의 스위칭 트랜지스터를 턴오프하는 신호로 사용된다.Stage circuit units (not shown) constituting the shift register unit sequentially output gate signals GL1 to GLn through output terminals. The gate signals have a level corresponding to the gate high voltage VGH and a level corresponding to the gate low voltage VGL. The gate high voltage VGH is used as a signal to turn on the switching transistor of the sub-pixel SP of the display panel. On the other hand, the gate low voltage VGL is used as a signal to turn off the switching transistor of the sub-pixel SP of the display panel.

도 3에서는 제1게이트신호(GL1)와 제2게이트신호(GL2) 간에 게이트하이전압(VGH)이 중첩하지 않는 것을 일례로 하였지만 이는 표시패널(100)의 구동 특성에 따라 중첩될 수도 있다. 또한, 게이트신호들(GL1 ~ GLn)은 도 3에 도시된 형태 외에 다른 형태로 이루어질 수도 있다.In FIG. 3 , the gate high voltage VGH does not overlap between the first gate signal GL1 and the second gate signal GL2 as an example, but this may overlap depending on the driving characteristics of the display panel 100 . Also, the gate signals GL1 to GLn may be formed in a form other than the form shown in FIG. 3 .

앞서 설명하였듯이, 게이트 구동부(140L, 140R)는 다수의 박막 트랜지스터를 포함한다. 게이트 구동부(140L, 140R)를 구성하는 박막 트랜지스터는 표시패널(100)의 환경과 구동 시간에 비례하여 열화(threshold voltage 상승)가 진행된다. 그러므로 표시장치의 구동 신뢰성과 수명을 연장하기 위해서는 열화에 대한 보상이 필요하다.As described above, the gate drivers 140L and 140R include a plurality of thin film transistors. The thin film transistors constituting the gate drivers 140L and 140R deteriorate (threshold voltage rise) in proportion to the environment and driving time of the display panel 100 . Therefore, in order to extend the driving reliability and lifespan of the display device, it is necessary to compensate for deterioration.

열화 보상 회로부(150)는 게이트 구동부(140L, 140R)를 구성하는 박막 트랜지스터의 구동 신뢰성과 수명을 연장하기 위한 센싱 동작을 수행하는 회로이다. 열화 보상 회로부(150)에 대한 설명은 이하에서 더욱 자세히 다룬다.The deterioration compensation circuit unit 150 is a circuit that performs a sensing operation to extend driving reliability and lifespan of the thin film transistors constituting the gate drivers 140L and 140R. The description of the deterioration compensation circuit unit 150 will be described in more detail below.

이하, 구동 시간 및 환경(예: 온도)에 따른 게이트 구동부(140L, 140R)의 열화와 관련하여 설명한다.Hereinafter, deterioration of the gate drivers 140L and 140R according to the driving time and environment (eg, temperature) will be described.

도 4 및 도 5는 게이트 구동부에 포함된 박막 트랜지스터의 문턱전압 이동 특성을 설명하기 위한 도면들이다.4 and 5 are views for explaining the threshold voltage shift characteristics of the thin film transistor included in the gate driver.

도 4 및 도 5에 도시된 바와 같이, 게이트 구동부에 포함된 박막 트랜지스터의 문턱전압(Vth)은 구동 시간 및 환경(예: 온도)에 대하여 지수적인 관계에 있다. 따라서, 구동 시간이 장기화되거나 온도가 높아질수록 문턱전압이 변화한다. 즉, 트랜지스터의 신뢰성과 관계되는 주요 인자는 구동 시간과 온도의 변화이다.4 and 5 , the threshold voltage Vth of the thin film transistor included in the gate driver has an exponential relationship with respect to the driving time and environment (eg, temperature). Accordingly, as the driving time is prolonged or the temperature is increased, the threshold voltage is changed. That is, the main factors related to the reliability of the transistor are the change in driving time and temperature.

게이트 구동부에 포함된 박막 트랜지스터는 이와 같은 특성이 있기 때문에 구동 시간(도 4 참조)이 장기화됨에 따라 문턱전압(Vth)이 포지티브(X2 방향) 또는 네거티브(X1) 방향으로 이동(Postive/Negative Shift)하게 된다. 그리고 게이트 구동부에 포함된 박막 트랜지스터는 이와 같은 특성이 있기 때문에 온도(도 5 참조)가 높아짐에 따라 문턱전압(Vth)이 달라진다. 이와 같은 특성 때문에, 설정된 전압보다 문턱전압이 높아지게 되면, 표시장치의 게이트 구동부는 수명은 다하게 된다.Since the thin film transistor included in the gate driver has such characteristics, the threshold voltage Vth shifts in the positive (X2 direction) or negative (X1) direction as the driving time (see FIG. 4 ) is prolonged (Positive/Negative Shift) will do And, since the thin film transistor included in the gate driver has such a characteristic, the threshold voltage Vth changes as the temperature (refer to FIG. 5 ) increases. Due to these characteristics, when the threshold voltage is higher than the set voltage, the life of the gate driver of the display device is exhausted.

위와 같은 문제를 해결하고자 다양한 실험을 실시 해 보았다. 예컨대, 게이트 구동부에 미리 높은 전압을 인가해 본 결과, 픽셀 충전전압 드랍양(ΔVp)이 높아지는 현상이 관측되었다. 픽셀 충전전압 드랍양(ΔVp)은 게이트전압에 비례하여 커지기 때문에 게이트전압을 높이게 되면 이 양이 커지게 되는 것으로 나타났다.Various experiments were conducted to solve the above problems. For example, as a result of applying a high voltage to the gate driver in advance, it was observed that the pixel charging voltage drop amount ΔVp increases. Since the pixel charge voltage drop amount (ΔVp) increases in proportion to the gate voltage, it was found that this amount increases when the gate voltage is increased.

그리고 이를 액정표시장치에 적용한 결과 액정에 비대칭적인 직류(DC) 전압이 쌓이게 되어 얼룩계 불량과 기타 신뢰성 불량이 야기됨을 확인하였다. 즉, 실험을 통해 게이트 구동부의 박막 트랜지스터에 처음부터 높은 전압이 인가될수록 열화되는 속도가 가속화되어 신뢰성에 좋지 않은 영향이 있음을 알게 되었다.And as a result of applying this to a liquid crystal display, it was confirmed that asymmetrical direct current (DC) voltage was accumulated in the liquid crystal, causing a defect in the speckle system and other reliability defects. That is, it was found through an experiment that as a high voltage was applied to the thin film transistor of the gate driver from the beginning, the rate of deterioration accelerated, which adversely affected reliability.

이후 다른 실험을 지속한 결과, 하기의 실시예를 적용하면 실시간(또는 실시간에 가깝게)으로 게이트 구동부에 포함된 박막 트랜지스터의 특성(문턱전압 등)을 센싱하고 보상할 수 있는 것으로 확인되었다.As a result of continuing other experiments, it was confirmed that the characteristics (threshold voltage, etc.) of the thin film transistor included in the gate driver can be sensed and compensated for in real time (or close to real time) by applying the following example.

설명을 덧붙이면, 하기에서 설명되는 실시예는 열화 보상 회로부로 피드백된 전압이 내부에 설정된 기준전압(또는 한계값)을 벗어날 시 게이트 구동부로부터 출력되는 게이트전압의 레벨을 가변한다. 즉, 실시예는 정상적인 게이트신호(또는 클록신호)의 파형이 출력되지 않으면 게이트전압을 보상하기 위해 게이트전압의 레벨을 가변한다.Incidentally, the embodiment described below varies the level of the gate voltage output from the gate driver when the voltage fed back to the deterioration compensation circuit unit deviates from the reference voltage (or limit value) set therein. That is, in the embodiment, when the waveform of the normal gate signal (or clock signal) is not output, the level of the gate voltage is varied to compensate for the gate voltage.

실시예는 고정된 게이트전압을 사용하는 종래 방식 대비 신뢰성 마진(MARGIN)의 부족한 상황을 탈피하여 추가 신뢰성 확보가 가능한 것으로 나타났다. 또한, 실시예는 픽셀 충전전압 드랍 등의 영향을 최소화하면서도 게이트 구동부의 수명을 연장할 수 있는 것으로 나타났다.In the embodiment, it was found that additional reliability could be secured by avoiding the insufficient reliability margin (MARGIN) compared to the conventional method using a fixed gate voltage. In addition, it has been shown that the embodiment can extend the life of the gate driver while minimizing the effect of the pixel charging voltage drop and the like.

이하, 본 발명의 실시예를 더욱 자세히 설명한다.Hereinafter, embodiments of the present invention will be described in more detail.

도 6은 본 발명의 실시예에 따른 표시장치의 주요 구성 블록도이고, 도 7은 게이트 구동부와 더미 게이트 구동부를 개략적으로 나타낸 도면이며, 도 8은 본 발명의 실시예에 따른 보상 개념을 설명하기 위한 파형도이다.6 is a block diagram showing the main components of a display device according to an embodiment of the present invention, FIG. 7 is a diagram schematically showing a gate driver and a dummy gate driver, and FIG. 8 is a diagram illustrating a compensation concept according to an embodiment of the present invention waveform diagram for

도 6에 도시된 바와 같이, 열화 보상 회로부(150)는 게이트 구동부(140)의 출력단자에 연결된 피드백라인(FB)을 갖는다. 열화 보상 회로부(150)는 피드백라인(FB)을 통해 게이트 구동부(140)의 출력단자를 통해 출력된 게이트신호(Vgout)를 피드백 받는다.As shown in FIG. 6 , the deterioration compensation circuit unit 150 has a feedback line FB connected to an output terminal of the gate driver 140 . The deterioration compensation circuit unit 150 receives a feedback of the gate signal Vgout output through the output terminal of the gate driver 140 through the feedback line FB.

열화 보상 회로부(150)는 피드백 받은 게이트신호(Vgout)를 기반으로 게이트 구동부(140)를 구성하는 박막 트랜지스터의 열화 정도를 파악하고 이를 보상할 수 있는 보상신호(PCS)를 출력한다.The deterioration compensation circuit unit 150 detects the degree of deterioration of the thin film transistor constituting the gate driver 140 based on the feedback gate signal Vgout, and outputs a compensation signal PCS capable of compensating the deterioration degree.

전원 공급부(130)는 열화 보상 회로부(150)로부터 출력된 보상신호(PCS)를 기반으로 게이트하이전압(VGH) 및 게이트로우전압(VGL) 중 하나 또는 둘을 보상하여 출력한다. 전원 공급부(130)는 보상신호(PCS)를 분석하고 게이트하이전압(VGH) 또는 게이트로우전압(VGL)에 대한 보상이 필요하다고 판단되는 경우 이들의 레벨을 가변한다.The power supply unit 130 compensates and outputs one or both of the gate high voltage VGH and the gate low voltage VGL based on the compensation signal PCS output from the deterioration compensation circuit unit 150 . The power supply unit 130 analyzes the compensation signal PCS and, when it is determined that compensation for the gate high voltage VGH or the gate low voltage VGL is necessary, changes the level thereof.

위의 설명을 통해 알 수 있듯이, 열화 보상 회로부(150)는 게이트 구동부(140)를 구성하는 박막 트랜지스터의 열화에 따른 불량을 개선하기 위해 게이트 구동부(140)의 출력단자를 통해 출력되는 게이트신호(Vgout)의 전압을 가변한다.As can be seen from the above description, the deterioration compensation circuit unit 150 includes a gate signal ( Vgout) is varied.

한편, 게이트 구동부(140)의 출력단자를 통해 출력된 게이트신호(Vgout)는 표시장치의 구동 안정성과 신뢰성을 높이기 위해 안정적인 레벨을 유지하는 것이 좋다. 그 이유는 열화 보상 회로부(150)가 게이트 구동부(140)의 출력단자를 통해 출력된 게이트신호(Vgout)를 피드백 받을 경우 게이트신호(Vgout)의 전압 다운이 유발될 수 있다. 이 경우, 게이트신호(Vgout)의 전압 다운(레벨 다운) 등으로 인하여 해당 라인의 표시품질이 저하될 수 있기 때문에 표시장치의 구동 안정성과 신뢰성 저하가 야기될 수 있다.Meanwhile, it is preferable that the gate signal Vgout output through the output terminal of the gate driver 140 maintain a stable level in order to increase driving stability and reliability of the display device. The reason is that when the deterioration compensation circuit unit 150 receives the feedback of the gate signal Vgout output through the output terminal of the gate driver 140 , a voltage drop of the gate signal Vgout may be induced. In this case, since the display quality of the corresponding line may be deteriorated due to the voltage drop (level down) of the gate signal Vgout, driving stability and reliability of the display device may be deteriorated.

따라서, 이하에서는 열화 보상 회로부(150)와 게이트 구동부(140) 간의 회로 구성을 다음과 같이 변경한다.Therefore, hereinafter, the circuit configuration between the deterioration compensation circuit unit 150 and the gate driver 140 is changed as follows.

도 7에 도시된 바와 같이, 본 발명의 실시예에서는 표시패널(100)을 구동하기 위한 게이트 구동부(140A) 외에 더미 게이트 구동부(140D)를 더 형성한다. 이로 인하여, 좌측 및 우측 게이트 구동부는 표시패널(100)을 구동하기 위한 게이트 구동부(140A)와 더미 게이트 구동부(140D)를 포함하게 된다. 도 7에서는 좌측 게이트 구동부에 포함된 게이트 구동부(140A)와 더미 게이트 구동부(140D)를 도시한 것임을 참조한다.7 , in the exemplary embodiment of the present invention, a dummy gate driver 140D is further formed in addition to the gate driver 140A for driving the display panel 100 . Accordingly, the left and right gate drivers include the gate driver 140A and the dummy gate driver 140D for driving the display panel 100 . Referring to FIG. 7 , the gate driver 140A and the dummy gate driver 140D included in the left gate driver are illustrated.

게이트 구동부(140A)로부터 출력된 게이트신호(Vgout)는 표시패널(100)의 표시영역(AA)에 형성된 서브 픽셀들에 공급한다. 반면, 더미 게이트 구동부(140D)로부터 출력된 더미 게이트신호(DVgout)는 열화 보상 회로부로 피드백된다.The gate signal Vgout output from the gate driver 140A is supplied to the sub-pixels formed in the display area AA of the display panel 100 . On the other hand, the dummy gate signal DVgout output from the dummy gate driver 140D is fed back to the deterioration compensation circuit unit.

도 7에 도시되어 있진 않지만 도 6을 참조하여 회로를 구성해보면, 열화 보상 회로부는 더미 게이트 구동부(140D)의 출력단자에 연결된 피드백라인을 갖게 된다. 그리고 열화 보상 회로부는 피드백라인을 통해 더미 게이트 구동부(140D)의 출력단자를 통해 출력된 더미 게이트신호(DVgout)를 피드백 받게 된다.Although not shown in FIG. 7 , when the circuit is configured with reference to FIG. 6 , the deterioration compensation circuit unit has a feedback line connected to the output terminal of the dummy gate driver 140D. In addition, the deterioration compensation circuit unit receives feedback of the dummy gate signal DVgout output through the output terminal of the dummy gate driver 140D through the feedback line.

이와 같은 구성에 따라, 열화 보상 회로부는 더미 게이트 구동부(140D)로부터 출력된 더미 게이트신호(DVgout)를 기반으로 게이트 구동부(140A)를 구성하는 박막 트랜지스터에 대한 열화 정도를 파악하게 된다. 열화 보상 회로부는 특히 게이트 구동부(140A)의 Q노드(Q) 및 QB노드(QB)를 관장하는 풀업 및 풀다운 박막 트랜지스터(Tpu, Tpd)에 대한 열화 정도를 파악한다. 이를 위해, 타이밍 제어부는 더미 게이트 구동부(140D) 또한 게이트 구동부(140A)와 동일한 조건으로 동작시키게 된다.According to this configuration, the deterioration compensation circuit unit detects the degree of deterioration of the thin film transistor constituting the gate driver 140A based on the dummy gate signal DVgout output from the dummy gate driver 140D. In particular, the deterioration compensation circuit unit detects the degree of deterioration of the pull-up and pull-down thin film transistors Tpu and Tpd that control the Q node Q and the QB node QB of the gate driver 140A. To this end, the timing controller operates the dummy gate driver 140D and the gate driver 140A under the same conditions.

한편, 표시패널(100)의 서브 픽셀들에 포함된 스위칭 트랜지스터 등은 게이트하이전압에 의해 턴온된다. 만약, 게이트 구동부(140A)의 열화로 인하여 게이트하이전압의 레벨에 문제가 생길 경우 스위칭 트랜지스터 등은 턴온되지 않는다. 따라서, 이하의 설명에서는 게이트하이전압을 보상하는 것을 일례로 설명한다.Meanwhile, the switching transistors included in the sub-pixels of the display panel 100 are turned on by the gate high voltage. If a problem occurs in the level of the gate high voltage due to deterioration of the gate driver 140A, the switching transistor is not turned on. Therefore, in the following description, compensating the gate high voltage will be described as an example.

도 8에 도시된 바와 같이, 전원 공급부(130)는 노말 구동시 제1레벨의 게이트하이전압(VGH1)을 출력한다. 그런데 보상신호(PCS)를 분석한 결과 보상이 필요하다고 판단되는 경우 박막 트랜지스터의 열화 정도에 대응하여 제2 내지 제M레벨의 게이트하이전압(VGH2 ~ VGHm)을 출력하게 된다. 예컨대, 전원 공급부(130)는 박막 트랜지스터의 열화 정도에 대응하여 게이트하이전압(VGH)을 단계별로 증가시킬 수 있다.As shown in FIG. 8 , the power supply unit 130 outputs the gate high voltage VGH1 of the first level during normal driving. However, when it is determined that compensation is necessary as a result of analyzing the compensation signal PCS, the gate high voltages VGH2 to VGHm of the second to Mth levels are output in response to the deterioration degree of the thin film transistor. For example, the power supply unit 130 may increase the gate high voltage VGH step by step in response to the deterioration degree of the thin film transistor.

전원 공급부(130)는 게이트 구동부(140)를 구성하는 박막 트랜지스터의 열화 정도에 따른 보상 테이블로 이루어진 룩업테이블(LUT)을 가질 수 있다. 이와 같은 경우, 전원 공급부(130)로 보상신호(PCS)가 공급될 때마다 열화 정도에 따른 보상값이 룩업테이블(LUT)을 통해 자동으로 출력된다. 그 결과, 게이트하이전압(VGH)의 레벨은 구동 시간 및 환경에 대응하여 적응적으로 보상(가변)된다.The power supply 130 may have a look-up table LUT including a compensation table according to the degree of deterioration of the thin film transistor constituting the gate driver 140 . In this case, whenever the compensation signal PCS is supplied to the power supply unit 130 , a compensation value according to the degree of deterioration is automatically output through the lookup table LUT. As a result, the level of the gate high voltage VGH is adaptively compensated (varied) in response to the driving time and environment.

이하, 본 발명의 실시예에 따른 회로의 구성에 대한 예를 설명한다.Hereinafter, an example of the configuration of a circuit according to an embodiment of the present invention will be described.

도 9는 열화 보상 회로부의 개략적인 회로 구성 예시도이고, 도 10은 열화 보상 회로부를 갖는 전원 공급부의 개략적인 회로 구성 예시도이다.9 is a schematic circuit configuration diagram of a degradation compensation circuit unit, and FIG. 10 is a schematic circuit configuration diagram of a power supply unit having a degradation compensation circuit unit.

<제1회로 구성 예시도><Example diagram of the first circuit configuration>

도 9에 도시된 바와 같이, 열화 보상 회로부(150)에는 센싱 회로부(153)와 보상 신호 생성부(155)가 포함된다. 센싱 회로부(153)는 피드백라인(FB)을 통해 더미 게이트신호를 센싱한다.As shown in FIG. 9 , the deterioration compensation circuit unit 150 includes a sensing circuit unit 153 and a compensation signal generator 155 . The sensing circuit unit 153 senses the dummy gate signal through the feedback line FB.

예컨대, 센싱 회로부(153)는 센싱된 더미 게이트신호의 레벨과 내부 기준전압(Vref)을 비교하고 이를 기반으로 더미 게이트신호의 레벨 변화에 따른 차신호값을 출력할 수 있다. 이때, 기준전압(Vref)은 초기 게이트하이전압에 대응되는 전압값으로 설정될 수 있다.For example, the sensing circuit unit 153 may compare the sensed level of the dummy gate signal with the internal reference voltage Vref, and output a difference signal value according to the level change of the dummy gate signal based on the comparison. In this case, the reference voltage Vref may be set to a voltage value corresponding to the initial gate high voltage.

보상 신호 생성부(155)는 센싱 회로부(153)로부터 전달된 차신호값을 기반으로 게이트 구동부를 구성하는 박막 트랜지스터의 열화 정도를 파악하고 이를 보상할 수 있는 보상신호(PCS)를 출력한다. 앞서 설명한 바와 같이, 보상신호(PCS)는 게이트하이전압 또는 게이트로우전압 중 하나 이상을 보상하라는 신호로 구성될 수 있다.The compensation signal generator 155 detects the degree of deterioration of the thin film transistor constituting the gate driving part based on the difference signal value transmitted from the sensing circuit part 153 , and outputs a compensation signal PCS capable of compensating the same. As described above, the compensation signal PCS may be configured as a signal for compensating at least one of a gate high voltage and a gate low voltage.

앞서 설명된 제1회로 구성 방식은 열화 보상 회로부(150)가 별도로 구성된다. 따라서, 열화 보상 회로부(150)로부터 출력된 보상신호(PCS)는 전원 공급부로 전달되고, 전원 공급부는 보상신호(PCS)에 대응하여 게이트하이전압(VGH)을 보상하여 출력하게 된다.In the first circuit configuration method described above, the deterioration compensation circuit unit 150 is configured separately. Accordingly, the compensation signal PCS output from the deterioration compensation circuit unit 150 is transmitted to the power supply unit, and the power supply unit compensates and outputs the gate high voltage VGH in response to the compensation signal PCS.

<제2회로 구성 예시도><Example diagram of the second circuit configuration>

도 10에 도시된 바와 같이, 전원 공급부(130)는 게이트전압 생성 회로부(135)와 열화 보상 회로부(150)를 갖는다. 열화 보상 회로부(150)에는 센싱 회로부(153)와 보상 신호 생성부(155)가 포함된다. 센싱 회로부(153)는 피드백라인(FB)을 통해 더미 게이트신호를 센싱한다.As shown in FIG. 10 , the power supply unit 130 includes a gate voltage generation circuit unit 135 and a deterioration compensation circuit unit 150 . The deterioration compensation circuit unit 150 includes a sensing circuit unit 153 and a compensation signal generator 155 . The sensing circuit unit 153 senses the dummy gate signal through the feedback line FB.

예컨대, 센싱 회로부(153)는 센싱된 더미 게이트신호의 레벨과 내부 기준전압(Vref)을 비교하고 이를 기반으로 더미 게이트신호의 레벨 변화에 따른 차신호값을 출력할 수 있다. 이때, 기준전압(Vref)은 초기 게이트하이전압에 대응되는 전압값으로 설정될 수 있다.For example, the sensing circuit unit 153 may compare the sensed level of the dummy gate signal with the internal reference voltage Vref, and output a difference signal value according to the level change of the dummy gate signal based on the comparison. In this case, the reference voltage Vref may be set to a voltage value corresponding to the initial gate high voltage.

보상 신호 생성부(155)는 센싱 회로부(153)로부터 전달된 차신호값을 기반으로 게이트 구동부를 구성하는 박막 트랜지스터의 열화 정도를 파악하고 이를 보상할 수 있는 보상신호(PCS)를 출력한다.The compensation signal generator 155 detects the degree of deterioration of the thin film transistor constituting the gate driving part based on the difference signal value transmitted from the sensing circuit part 153 , and outputs a compensation signal PCS capable of compensating the same.

게이트전압 생성 회로부(135)는 전압 변경부(135a)와 전압 생성부(135b)를 갖는다. 전압 변경부(135a)는 열화 보상 회로부(150)로부터 출력된 보상신호(PCS)에 대응하여 게이트하이전압의 변경 여부를 결정한다.The gate voltage generating circuit unit 135 includes a voltage changing unit 135a and a voltage generating unit 135b. The voltage change unit 135a determines whether to change the gate high voltage in response to the compensation signal PCS output from the deterioration compensation circuit unit 150 .

전압 변경부(135a)는 보상신호(PCS)를 분석하고, 분석한 결과에 대응하여 전압변경신호를 출력하거나 출력하지 않는다. 전압 변경부(135a)는 보상신호(PCS)를 분석하고, 분석한 결과 게이트하이전압(VGH)에 대한 보상이 필요하다고 판단되는 경우 이들의 레벨을 가변하라는 전압변경신호(VC)를 출력한다.The voltage change unit 135a analyzes the compensation signal PCS, and outputs or does not output the voltage change signal in response to the analysis result. The voltage change unit 135a analyzes the compensation signal PCS, and when it is determined that compensation for the gate high voltage VGH is necessary as a result of the analysis, it outputs a voltage change signal VC to change the level thereof.

전압 생성부(135b)는 게이트하이전압을 생성 및 출력한다. 전압 생성부(135b)는 전압 변경부(135a)로부터 전압변경신호(VC)가 전달되면 게이트하이전압(VGH)에 대한 레벨을 가변한다. 전압 생성부(135b)는 전압변경신호에 대응하여 게이트하이전압(VGH)을 특정 레벨로 승압하여 출력한다.The voltage generator 135b generates and outputs a gate high voltage. The voltage generator 135b changes the level of the gate high voltage VGH when the voltage change signal VC is transmitted from the voltage changer 135a. The voltage generator 135b boosts the gate high voltage VGH to a specific level in response to the voltage change signal and outputs it.

앞서 설명된 제2회로 구성 방식은 열화 보상 회로부(150)가 전원 공급부(130) 내에 포함되도록 구성된다. 따라서, 전원 공급부(130)는 게이트 구동부의 출력단자에 연결된 피드백라인(FB)을 갖게 된다. 그리고 전원 공급부(130)는 보상신호(PCS)에 대응하여 게이트하이전압(VGH)을 보상하게 된다.In the second circuit configuration method described above, the deterioration compensation circuit unit 150 is configured to be included in the power supply unit 130 . Accordingly, the power supply 130 has a feedback line FB connected to the output terminal of the gate driver. In addition, the power supply unit 130 compensates the gate high voltage VGH in response to the compensation signal PCS.

이상의 설명에 따르면 본 발명에 따른 표시장치는 표시패널에 데이터신호를 공급하고, 표시패널에 게이트신호를 공급하고, 게이트신호를 센싱하고, 센싱된 게이트신호를 기반으로 게이트전압을 보상하는 흐름으로 구동하게 된다.According to the above description, the display device according to the present invention is driven in a flow that supplies a data signal to the display panel, supplies a gate signal to the display panel, senses the gate signal, and compensates the gate voltage based on the sensed gate signal. will do

이하, 표시장치가 제2회로 구성 방식을 기반으로 모듈 형태로 제작된 예를 설명한다. 다만, 이하에서 설명되는 표시장치는 하나의 예시일 뿐, 구현하고자 하는 장치의 형태에 따라 장치의 구성이나 전기적인 연결관계가 달라질 수 있다.Hereinafter, an example in which the display device is manufactured in the form of a module based on the second circuit configuration method will be described. However, the display device described below is only an example, and the configuration or electrical connection relationship of the device may vary depending on the type of device to be implemented.

도 11은 도 10을 기반으로 구성한 표시장치 모듈의 예시도이다.11 is an exemplary diagram of a display device module configured based on FIG. 10 .

도 11에 도시된 바와 같이, 표시장치는 표시패널(100), 제1회로기판(FPCB), 제2회로기판(S-PCB) 및 제3회로기판(C-PCB)이 전기적으로 연결됨에 따라 모듈 형태로 제작된다.As shown in FIG. 11 , the display device is electrically connected to the display panel 100 , the first circuit board FPCB, the second circuit board S-PCB, and the third circuit board C-PCB. It is manufactured in the form of a module.

제1회로기판(FPCB)은 연성회로기판으로 선택될 수 있다. 제1회로기판(FPCB)은 표시패널(100)의 일측에 전기적으로 연결된다. 제1회로기판(FPCB) 상에는 데이터 구동부(120)가 실장된다. 데이터 구동부(120)가 실장된 제1회로기판(FPCB)은 다수로 구성될 수 있다. 다만, 제1회로기판(FPCB) 및 데이터 구동부(120)의 개수는 표시장치의 해상도 및 크기에 따라 달라질 수 있다.The first circuit board FPCB may be selected as a flexible circuit board. The first circuit board FPCB is electrically connected to one side of the display panel 100 . The data driver 120 is mounted on the first circuit board FPCB. The first circuit board FPCB on which the data driver 120 is mounted may be configured in plurality. However, the number of the first circuit board FPCB and the data driver 120 may vary depending on the resolution and size of the display device.

제2회로기판(S-PCB)은 인쇄회로기판으로 선택될 수 있다. 제2회로기판(S-PCB)은 제1회로기판(FPCB)의 일측에 전기적으로 연결된다. 제2회로기판(S-PCB)은 제1회로기판(FPCB)과 제3회로기판(C-PCB)을 전기적으로 연결하는 역할을 한다.The second circuit board S-PCB may be selected as a printed circuit board. The second circuit board S-PCB is electrically connected to one side of the first circuit board FPCB. The second circuit board S-PCB serves to electrically connect the first circuit board FPCB and the third circuit board C-PCB.

제3회로기판(C-PCB)은 인쇄회로기판으로 선택될 수 있다. 제3회로기판(C-PCB)은 제2회로기판(S-PCB)의 일측에 전기적으로 연결된다. 제3회로기판(C-PCB)은 케이블(CAB) 등을 통해 제2회로기판(S-PCB)의 일측에 전기적으로 연결될 수 있다. 제3회로기판(C-PCB) 상에는 전원 공급부(130, PMIC)가 실장된다.The third circuit board C-PCB may be selected as a printed circuit board. The third circuit board C-PCB is electrically connected to one side of the second circuit board S-PCB. The third circuit board C-PCB may be electrically connected to one side of the second circuit board S-PCB through a cable CAB or the like. The power supply unit 130 (PMIC) is mounted on the third circuit board (C-PCB).

열화 보상 회로부가 포함된(내재된) 전원 공급부(130)는 더미 게이트 구동부의 출력단자(GIP Dummy 출력)에 연결된 피드백라인(FB)을 갖는다. 피드백라인(FB)은 표시패널(100), 제1회로기판(FPCB), 제2회로기판(S-PCB), 케이블(CAB) 및 제3회로기판(C-PCB) 상에 배선된다.The power supply unit 130 including (embedded) the deterioration compensation circuit has a feedback line FB connected to an output terminal (GIP dummy output) of the dummy gate driver. The feedback line FB is wired on the display panel 100 , the first circuit board FPCB, the second circuit board S-PCB, the cable CAB, and the third circuit board C-PCB.

피드백라인(FB)은 표시패널(100)의 좌측에 위치하는 더미 게이트 구동부의 출력단자(GIP Dummy 출력)에 연결된 좌측 피드백라인(140L_FB)과 표시패널(100)의 우측에 위치하는 더미 게이트 구동부의 출력단자(GIP Dummy 출력)에 연결된 우측 피드백라인(140R_FB)을 포함할 수 있다. 즉, 피드백라인(FB)은 표시패널(100)의 좌우측으로부터 출력된 더미 게이트신호를 열화 보상 회로부가 포함된 전원 공급부(130)에 전달할 수 있다.The feedback line FB includes the left feedback line 140L_FB connected to the output terminal (GIP dummy output) of the dummy gate driver positioned on the left side of the display panel 100 and the dummy gate driver positioned on the right side of the display panel 100 . It may include a right feedback line 140R_FB connected to an output terminal (GIP dummy output). That is, the feedback line FB may transmit the dummy gate signal output from the left and right sides of the display panel 100 to the power supply unit 130 including the deterioration compensation circuit unit.

열화 보상 회로부가 포함된 전원 공급부(130)는 피드백라인(FB)을 통해 전달된 더미 게이트신호를 기반으로 게이트하이전압(VGH)을 보상할 수 있다. 한편, 위의 설명에서는 게이트하이전압(VGH)을 보상하는 것을 일례로 하였다. 그러나 앞서 설명한 바와 같이, 열화 보상 회로부가 포함된 전원 공급부(130)는 게이트하이전압 또는 게이트로우전압 중 하나 이상을 보상할 수 있다.The power supply unit 130 including the deterioration compensation circuit unit may compensate the gate high voltage VGH based on the dummy gate signal transmitted through the feedback line FB. Meanwhile, in the above description, compensating the gate high voltage VGH is taken as an example. However, as described above, the power supply unit 130 including the deterioration compensation circuit unit may compensate for at least one of the gate high voltage and the gate low voltage.

아울러, 위의 설명에서는 열화 보상 회로부가 포함된 전원 공급부(130)가 제3회로기판(C-PCB) 상에 실장된 것을 일례로 하였다. 그러나 열화 보상 회로부가 포함된 전원 공급부(130)는 제1회로기판(FPCB)이나 제2회로기판(S-PCB) 등에 실장될 수 있다.In addition, in the above description, it is assumed that the power supply unit 130 including the deterioration compensation circuit unit is mounted on the third circuit board (C-PCB) as an example. However, the power supply unit 130 including the deterioration compensation circuit unit may be mounted on the first circuit board FPCB or the second circuit board S-PCB.

그리고 위의 설명에서는 열화 보상 회로부가 더미 게이트 구동부로부터 출력된 더미 게이트신호를 기반으로 게이트 구동부를 구성하는 박막 트랜지스터의 열화를 보상하는 것을 일례로 한다. 그러나 열화 보상 회로부는 더미 형태가 아닌 게이트 구동부의 출력단자를 통해 출력된 게이트신호를 기반으로 게이트 구동부를 구성하는 박막 트랜지스터의 열화를 보상할 수도 있다.And, in the above description, it is assumed that the deterioration compensation circuit part compensates for deterioration of the thin film transistor constituting the gate driver based on the dummy gate signal output from the dummy gate driver. However, the deterioration compensation circuit unit may compensate for deterioration of the thin film transistor constituting the gate driver based on a gate signal output through an output terminal of the gate driver rather than a dummy type.

이상 본 발명은 게이트 구동부 구동 환경과 구동 시간에 비례하여 열화를 보상할 수 있는 효과가 있다. 또한, 본 발명은 게이트 구동부를 구성하는 박막 트랜지스터의 구동 신뢰성과 수명을 연장하고, 박막 트랜지스터의 열화에 따른 불량을 개선할 수 있는 효과가 있다. 또한, 본 발명은 박막 트랜지스터의 열화 정도에 따라 게이트전압을 증가시키므로, 고정된 게이트전압을 사용하는 종래 방식 대비 신뢰성 마진(MARGIN)의 부족한 상황을 탈피하여 추가 신뢰성 확보가 가능한 효과가 있다. 또한, 본 발명은 픽셀 충전전압 드랍 등의 영향을 최소화하면서도 게이트 구동부의 수명을 연장할 수 있는 효과가 있다.As described above, the present invention has an effect of compensating for deterioration in proportion to the driving environment and driving time of the gate driver. In addition, the present invention has the effect of extending the driving reliability and lifespan of the thin film transistor constituting the gate driver, and improving the defect caused by the deterioration of the thin film transistor. In addition, since the present invention increases the gate voltage according to the deterioration degree of the thin film transistor, it is possible to secure additional reliability by avoiding the insufficient reliability margin (MARGIN) compared to the conventional method using a fixed gate voltage. In addition, the present invention has the effect of extending the life of the gate driver while minimizing the effect of the pixel charging voltage drop.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention can be changed to other specific forms by those skilled in the art to which the present invention pertains without changing the technical spirit or essential features of the present invention. It will be appreciated that this may be practiced. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the above detailed description. In addition, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention.

100: 표시패널 110: 타이밍 제어부
120: 데이터 구동부 130: 전원 공급부
140L, 140R: 게이트 구동부 150: 열화 보상 회로부
153: 센싱 회로부 155: 보상 신호 생성부
FB: 피드백라인 PCS: 보상신호100: display panel 110: timing control unit
120: data driver 130: power supply
140L, 140R: gate driving unit 150: deterioration compensation circuit unit
153: sensing circuit unit 155: compensation signal generating unit
FB: feedback line PCS: compensation signal

Claims (10)

영상을 표시하는 표시패널;
상기 표시패널의 비표시영역에 위치하는 게이트 구동부;
상기 게이트 구동부에 게이트전압을 제공하는 전원 공급부; 및
상기 게이트전압을 보상하기 위한 보상신호를 출력하는 열화 보상 회로부를 포함하고,
상기 열화 보상 회로부는
센싱된 게이트신호와 내부 기준전압을 비교하는 센싱 회로부와,
상기 센싱 회로부로부터 출력된 차신호값을 기반으로 상기 게이트 구동부를 구성하는 박막 트랜지스터의 열화 정도를 파악하고 열화를 보상하기 위한 상기 보상신호를 상기 전원 공급부에 전달하는 보상 신호 생성부를 포함하고,
상기 게이트 구동부는 더미 게이트 구동부를 더 포함하고,
상기 열화 보상 회로부는 상기 더미 게이트 구동부의 출력단자에 연결된 피드백라인을 통해 더미 게이트신호를 센싱하고, 상기 센싱된 더미 게이트신호와 내부 기준전압을 비교한 결과 상기 게이트 구동부를 구성하는 박막 트랜지스터의 열화로 판단되면 상기 게이트전압을 가변하기 위한 상기 보상신호를 출력하는 표시장치.a display panel for displaying an image;
a gate driver positioned in a non-display area of the display panel;
a power supply supplying a gate voltage to the gate driver; and
and a deterioration compensation circuit unit outputting a compensation signal for compensating for the gate voltage;
The deterioration compensation circuit unit
A sensing circuit unit for comparing the sensed gate signal and an internal reference voltage;
Comprising a compensation signal generating unit that detects the degree of deterioration of the thin film transistor constituting the gate driving unit based on the difference signal value output from the sensing circuit unit and transmits the compensation signal for compensating for the deterioration to the power supply unit,
The gate driver further includes a dummy gate driver,
The deterioration compensation circuit unit senses a dummy gate signal through a feedback line connected to an output terminal of the dummy gate driver, and compares the sensed dummy gate signal with an internal reference voltage. As a result, deterioration of the thin film transistor constituting the gate driver When it is determined, the display device outputs the compensation signal for varying the gate voltage. 삭제delete 제1항에 있어서,
상기 전원 공급부는
상기 보상신호에 대응하여 게이트하이전압과 게이트로우전압 중 선택된 하나 또는 둘의 레벨을 가변하는 표시장치.According to claim 1,
The power supply is
A display device that varies the level of one or both of a gate high voltage and a gate low voltage in response to the compensation signal. 제1항에 있어서,
상기 전원 공급부는
상기 게이트 구동부를 구성하는 박막 트랜지스터의 열화에 대응하여 게이트하이전압을 증가시키는 표시장치.According to claim 1,
The power supply is
A display device for increasing a gate high voltage in response to deterioration of a thin film transistor constituting the gate driver. 삭제delete 삭제delete 제1항에 있어서,
상기 전원 공급부는
상기 열화 보상 회로부와,
상기 표시패널의 좌측에 위치하는 더미 게이트 구동부의 출력단자에 연결된 좌측 피드백라인과,
상기 표시패널의 우측에 위치하는 더미 게이트 구동부의 출력단자에 연결된 우측 피드백라인을 포함하는 표시장치.According to claim 1,
The power supply is
the deterioration compensation circuit unit;
a left feedback line connected to an output terminal of the dummy gate driver located on the left side of the display panel;
and a right feedback line connected to an output terminal of a dummy gate driver positioned on a right side of the display panel. 청구항 제1항에 의해 제작된 표시장치의 구동방법에 있어서,
상기 표시패널에 데이터신호를 공급하는 단계;
상기 표시패널에 게이트신호를 공급하는 단계; 및
상기 더미 게이트 구동부의 출력단자에 연결된 상기 피드백라인을 통해 상기 더미 게이트신호를 센싱하고, 상기 센싱된 더미 게이트신호와 내부 기준전압을 비교한 결과 상기 게이트 구동부를 구성하는 박막 트랜지스터의 열화로 판단되면 상기 게이트전압을 보상하는 단계를 포함하는 표시장치의 구동방법.In the method of driving the display device manufactured according to claim 1,
supplying a data signal to the display panel;
supplying a gate signal to the display panel; and
The dummy gate signal is sensed through the feedback line connected to the output terminal of the dummy gate driver, and when it is determined that the thin film transistor constituting the gate driver is deteriorated as a result of comparing the sensed dummy gate signal and an internal reference voltage, the A method of driving a display device, comprising compensating for a gate voltage. 삭제delete 제8항에 있어서,
상기 게이트전압을 보상하는 단계는
게이트하이전압과 게이트로우전압 중 선택된 하나 또는 둘의 레벨을 가변하는 표시장치의 구동방법.9. The method of claim 8,
Compensating the gate voltage
A method of driving a display device for varying the level of one or two selected from a gate high voltage and a gate low voltage.
KR1020150124717A 2015-09-03 2015-09-03 Display device and driving method of the same KR102379188B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150124717A KR102379188B1 (en) 2015-09-03 2015-09-03 Display device and driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150124717A KR102379188B1 (en) 2015-09-03 2015-09-03 Display device and driving method of the same

Publications (2)

Publication Number Publication Date
KR20170028000A KR20170028000A (en) 2017-03-13
KR102379188B1 true KR102379188B1 (en) 2022-03-25

Family

ID=58412027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150124717A KR102379188B1 (en) 2015-09-03 2015-09-03 Display device and driving method of the same

Country Status (1)

Country Link
KR (1) KR102379188B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448354B1 (en) 2017-08-24 2022-09-28 삼성디스플레이 주식회사 Display device
KR102420545B1 (en) 2017-10-26 2022-07-14 삼성디스플레이 주식회사 Display device having gate driving circuit
KR102631977B1 (en) * 2018-11-16 2024-01-31 엘지디스플레이 주식회사 Panel Driver, Display Apparatus including the Panel Driver and Driving Method of the same
CN112150974B (en) * 2019-06-26 2021-08-27 京东方科技集团股份有限公司 Display method, time schedule controller and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133730A (en) * 2005-11-11 2007-05-31 Nec Electronics Corp Constant voltage power supply circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026196B1 (en) * 2013-06-28 2019-11-04 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133730A (en) * 2005-11-11 2007-05-31 Nec Electronics Corp Constant voltage power supply circuit

Also Published As

Publication number Publication date
KR20170028000A (en) 2017-03-13

Similar Documents

Publication Publication Date Title
JP2019074764A (en) Organic light emitting display device, organic light emitting display panel, image driving method of organic light emitting display device, and organic light emitting diode degradation sensing driving method of organic light emitting display device
KR102472193B1 (en) Data drivign circuit, display panel and display device
US8723853B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR102281753B1 (en) Stage circuit and scan driver using the same
US9704431B2 (en) Display device
US9251735B2 (en) Display device and method of controlling a gate driving circuit having two shift modes
US10235955B2 (en) Stage circuit and scan driver using the same
KR20160000097A (en) Scan Driver and Display Device Using the same
US9941018B2 (en) Gate driving circuit and display device using the same
KR20180066375A (en) Shift Register and Display Device Using the same
KR102379188B1 (en) Display device and driving method of the same
US10497328B2 (en) Display panel driving apparatus, method of driving display panel using the same, and display apparatus having the same
CN116110335A (en) Display device, display panel, and display driving method
KR20160055324A (en) Organic light emitting display device and organic light emitting display panel
KR102576534B1 (en) Gate driver, display device and method for driving thereof
US10008157B2 (en) Display device having power supply with varying output voltage and driving method thereof
KR20220095592A (en) Gate driving circuit, display device, and gate driving emthod
CN107799046B (en) Display device and controller
KR102420492B1 (en) Level shifter device using serial interface and display device having the same
KR102242651B1 (en) Display Device
KR102523251B1 (en) Organic light emitting display device and method for driving the organic light emitting display device
KR102481897B1 (en) Display device and the method for driving the same
KR102223903B1 (en) Display Device
KR102487712B1 (en) Display device
KR20220093764A (en) Gate Driving Circuit and Organic Light Emitting Display using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant