KR102373363B1 - Nitrogen surface nitride semiconductor device and manufacturing method thereof - Google Patents
Nitrogen surface nitride semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- KR102373363B1 KR102373363B1 KR1020200094390A KR20200094390A KR102373363B1 KR 102373363 B1 KR102373363 B1 KR 102373363B1 KR 1020200094390 A KR1020200094390 A KR 1020200094390A KR 20200094390 A KR20200094390 A KR 20200094390A KR 102373363 B1 KR102373363 B1 KR 102373363B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- hemt
- nitrogen
- plane
- hemt structure
- Prior art date
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 103
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000926 separation method Methods 0.000 claims abstract description 37
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910002704 AlGaN Inorganic materials 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910021389 graphene Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- 229910020776 SixNy Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 2
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 120
- 230000000694 effects Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02444—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 질소면 극성을 가지는 고전자 이동도 트랜지스터(HEMT)를 용이하게 구현하기 위한 질소면 질화물 반도체 소자 및 그 제조방법에 관한 것으로, 상기 제조방법은 기판 상부에 질화갈륨 버퍼층을 성장시키는 단계와, 상기 질화갈륨 버퍼층 상부에 분리층을 형성하는 단계와, 상기 분리층 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT 구조체를 형성하는 단계와, 패시베이션층이 증착된 지지기판을 상기 HEMT 구조체 상부에 본딩하는 단계와, 상기 HEMT 구조체를 상기 분리층으로부터 분리하는 단계와, 분리된 질소면 극성을 가지는 상기 HEMT 구조체 상부에 소스, 드레인 및 게이트를 형성하여 질소면 극성을 가지는 HEMT를 제조함을 특징으로 한다.The present invention relates to a nitrogen plane nitride semiconductor device for easily realizing a high electron mobility transistor (HEMT) having a nitrogen plane polarity and a method for manufacturing the same, the manufacturing method comprising the steps of: growing a gallium nitride buffer layer on a substrate; , forming a separation layer on the gallium nitride buffer layer, stacking a plurality of gallium nitride-based heterojunction layers having a gallium plane polarity on the separation layer to form a HEMT structure; Bonding a substrate on the HEMT structure, separating the HEMT structure from the separation layer, and forming a source, drain, and gate on the HEMT structure having the separated nitrogen surface polarity to have nitrogen surface polarity Characterized in manufacturing HEMT.
Description
본 발명은 질소면 질화물 반도체 소자에 관한 것으로, 특히 질소면 극성을 가지는 고전자 이동도 트랜지스터(HEMT)를 용이하게 구현하기 위한 질소면 질화물 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a nitrogen plane nitride semiconductor device, and more particularly, to a nitrogen plane nitride semiconductor device for easily realizing a high electron mobility transistor (HEMT) having a nitrogen plane polarity, and a method for manufacturing the same.
질화물 반도체 소자는 예를 들어 전력 제어에 사용되는 파워 소자로 사용될 수 있다. 전력 변환 시스템에서 파워소자의 효율이 전체 시스템의 효율을 좌우할 수 있다. 파워소자의 일 예로 실리콘(Si)을 기반으로 하는 MOSFET이나 IGBT(Insulated Gate Bipolar Transistor) 등이 있다.The nitride semiconductor device may be used, for example, as a power device used for power control. In a power conversion system, the efficiency of a power device may influence the efficiency of the entire system. An example of the power device includes a MOSFET or an IGBT (Insulated Gate Bipolar Transistor) based on silicon (Si).
그러나 실리콘의 물성 한계와 제조공정의 한계 등으로 인해 실리콘을 기반으로 하는 파워소자의 효율을 증가시키는 것이 어렵다. 또 다른 파워 소자의 예로서, Ⅲ-Ⅴ족 계열의 화합물 반도체를 이용한 파워소자가 있다. 이러한 파워 소자 중 하나가 고전자 이동도 트랜지스터(High Electron Mobility Transistor:HEMT)이다.However, it is difficult to increase the efficiency of silicon-based power devices due to limitations in the physical properties and manufacturing process of silicon. As another example of the power device, there is a power device using a III-V series compound semiconductor. One such power device is a High Electron Mobility Transistor (HEMT).
HEMT는 화합물 반도체의 이종접합(heterojunction) 구조를 이용한다. HEMT는 전기적 분극(polarization) 특성이 서로 다른 반도체층들을 포함하고, 상대적으로 큰 분극률을 갖는 반도체층이 이와 접합된 다른 반도체층에 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)층을 유발(induction)할 수 있다. 2차원 전자가스층(2DEG)은 갈륨면과 질소면에 따라서 그 형성 위치가 달라진다.HEMT uses a heterojunction structure of a compound semiconductor. HEMT includes semiconductor layers having different electrical polarization characteristics, and a semiconductor layer having a relatively large polarization rate induces a two-dimensional electron gas (2DEG) layer in another semiconductor layer bonded thereto. (induction) is possible. The formation position of the two-dimensional electron gas layer 2DEG varies depending on the gallium surface and the nitrogen surface.
참고적으로 도 1의 (a)와 (b)는 각각 Ga-면 극성(Ga-face polarity)과 N-면 극성(N-face polarity)의 GaN층의 결정 구조를 도시한 것이다.For reference, (a) and (b) of FIG. 1 shows the crystal structure of the GaN layer having Ga-face polarity and N-face polarity, respectively.
울자이츠(Wurtzite) 구조의 GaN층은 (a)에서와 같이 Ga 원자들이 최상층(노출 면)에 배열되는 Ga-면 극성을 갖거나, (b)에서와 같이 N 원자들이 최상층(노출 면)에 배열되는 N-면 극성을 가질 수 있다. N-면 극성은 Ga을 N보다 먼저 성장시킴으로써 구현되고, Ga-면 극성은 N을 Ga보다 먼저 성장시킴으로써 구현될 수 있다.The GaN layer of the Wurtzite structure has a Ga-plane polarity in which Ga atoms are arranged in the uppermost layer (exposed face) as in (a), or N atoms are in the uppermost layer (exposed face) as in (b). It may have an arranged N-plane polarity. N-plane polarity is implemented by growing Ga before N, and Ga-plane polarity can be implemented by growing N before Ga.
한편, GaN계 이종접합구조, 예컨대, GaN/AlGaN 구조에서 GaN 및 AlGaN의 면 극성에 따라 2DEG층의 형성 위치가 달라질 수 있는데, 도 2의 (a)를 참조하면, GaN/AlGaN/GaN 이 N-면 극성을 갖는 경우, 자발 분극()과 피에조 분극()이 위쪽으로 형성되어 2DEG층은 AlGaN 위쪽의 GaN에 형성되고, 도 2의 (b)와 같이 GaN/AlGaN/GaN 이 Ga-면 극성을 갖는 경우에는 자발 분극()과 피에조 분극()이 아래쪽으로 형성되어 2DEG층은 AlGaN 아래의 GaN 에 형성된다.On the other hand, in a GaN-based heterojunction structure, for example, a GaN/AlGaN structure, the formation position of the 2DEG layer may vary depending on the surface polarities of GaN and AlGaN. Referring to FIG. 2(a), GaN/AlGaN/GaN is N - if it has plane polarity, spontaneous polarization ( ) and piezo polarization ( ) is formed upward, and the 2DEG layer is formed on GaN above AlGaN, and when GaN/AlGaN/GaN has Ga-plane polarity, ) and piezo polarization ( ) is formed downwards, so that the 2DEG layer is formed on GaN under AlGaN.
상술한 바와 같은 GaN층의 결정 구조들에서 기판상에 질소면(N-면) 질화물 반도체를 직접 성장하는 경우 갈륨면(Ga-면) 대비 결정성 및 계면의 특성이 좋지 않아 우수한 성능의 HEMT를 구현하기 어려운 단점이 있기 때문에, 갈륨면을 이용한 HEMT 소자 구현방식이 일반화되어 있다.In the case of directly growing a nitrogen plane (N-plane) nitride semiconductor on a substrate in the crystal structures of the GaN layer as described above, the crystallinity and interface characteristics are poor compared to the gallium plane (Ga-plane), so HEMTs with excellent performance can be obtained. Since it is difficult to implement, the HEMT device implementation method using a gallium surface is generalized.
그러나 질소면을 이용한 GaN HEMT 기술 역시 갈륨면 대비 몇 가지 우수한 특성을 가지는데, 우선 백 배리어(back barrier) 때문에 채널 한정 능력이 우수하여 크기 축소시 쇼트 채널 이펙트(short channel effect)를 감소시키는데 유리하며, 질소면에서는 배리어층 위에 2DEG층이 존재하기 때문에 갈륨면 대비 게이트-채널 거리가 짧아 수직 방향으로 크기를 축소하는데 유리하고, 또한 갈륨면에서는 오믹 메탈(ohmic metal)이 배리어층을 통과하여 2DEG층과 접합되어야 하나 질소면에서는 상대적으로 에너지 밴드갭이 작은 GaN층에 접합하므로 저저항 오믹 컨텍트(ohmic contact)에 유리하다.However, the GaN HEMT technology using the nitrogen surface also has several superior characteristics compared to the gallium surface. , on the nitrogen plane, since the 2DEG layer exists on the barrier layer, the gate-channel distance is short compared to the gallium plane, which is advantageous for vertical size reduction. However, it is advantageous for low-resistance ohmic contact because it is bonded to the GaN layer, which has a relatively small energy bandgap on the nitrogen side.
이와 같이 질소면을 이용한 GaN HEMT 역시 갈륨면 대비 우수한 장점이 있음에도 불구하고 갈륨면 대비 결정성 및 계면의 특성이 좋지 않아 우수한 성능의 HEMT를 구현하기 어려운 문제가 있다.As such, GaN HEMT using a nitrogen surface also has superior advantages compared to the gallium surface, but has poor crystallinity and interface characteristics compared to the gallium surface, making it difficult to implement a HEMT with excellent performance.
이에 본 발명은 상술한 문제를 해결하기 위해 창안된 발명으로서, 본 발명의 주요 목적은 결정성 및 계면의 특성이 우수한 질소면 질화물 반도체 소자를 제조할 수 있는 방법을 제공함에 있으며,Accordingly, the present invention is an invention devised to solve the above-mentioned problems, and the main object of the present invention is to provide a method for manufacturing a nitrogen plane nitride semiconductor device having excellent crystallinity and interfacial properties,
더 나아가 본 발명의 또 다른 목적은 열전도도가 우수하고 고절연성을 갖는 지지기판을 이용해 소자의 방열성능을 높이고 누설전류를 최소화하여 높은 항복 전압(Breakdown Voltage) 특성을 가지는 질소면 질화물 반도체 소자를 제조할 수 있는 방법과 그 방법에 의해 제조된 질소면 질화물 반도체 소자를 제공함에 있다.Further, another object of the present invention is to use a support substrate having excellent thermal conductivity and high insulation to increase the heat dissipation performance of the device and minimize leakage current to manufacture a nitrogen plane nitride semiconductor device having high breakdown voltage characteristics It is to provide a method and a nitrogen plane nitride semiconductor device manufactured by the method.
또한 본 발명은 질화물 반도체 소자의 크기를 소형화하는데 기여할 수 있는 질소면 질화물 반도체 소자의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a nitride semiconductor device, which can contribute to downsizing the nitride semiconductor device.
전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 질소면 질화물 반도체 소자의 제조방법은,A method of manufacturing a nitrogen plane nitride semiconductor device according to an embodiment of the present invention for achieving the above object,
기판 상부에 질화갈륨 버퍼층을 성장시키는 단계와;growing a gallium nitride buffer layer on the substrate;
상기 질화갈륨 버퍼층 상부에 분리층을 형성하는 단계와;forming a separation layer on the gallium nitride buffer layer;
상기 분리층 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT(High Electron Mobility Transistor) 구조체를 형성하는 단계와;forming a HEMT (High Electron Mobility Transistor) structure by stacking a plurality of gallium nitride-based heterojunction layers having a gallium plane polarity on the separation layer;
패시베이션층이 증착된 지지기판을 상기 HEMT 구조체 상부에 본딩하는 단계와;bonding a support substrate on which a passivation layer is deposited on the HEMT structure;
상기 HEMT 구조체를 상기 분리층으로부터 분리하는 단계와;separating the HEMT structure from the separation layer;
분리된 질소면 극성을 가지는 상기 HEMT 구조체 상부에 소스, 드레인 및 게이트를 형성하여 질소면 HEMT를 제작하는 단계;를 포함함을 특징으로 한다.and forming a source, a drain, and a gate on the HEMT structure having a separated nitrogen surface polarity to fabricate a nitrogen surface HEMT.
이러한 질소면 질화물 반도체 소자의 제조방법에 있어서, 상기 분리층은 상기 질화갈륨 버퍼층 상부에 형성되는 그라핀층일 수 있으며, 층일 수도 있다.In this nitrogen plane nitride semiconductor device manufacturing method, the separation layer may be a graphene layer formed on the gallium nitride buffer layer, It could be a layer.
변형 가능한 또 다른 실시예로서, 상술한 질소면 질화물 반도체 소자의 제조방법은 상기 분리층과 상기 복수의 질화갈륨계 이종접합층 사이에 AlGaN 캡층을 더 형성함을 또 다른 특징으로 하며,As another deformable embodiment, the above-described method for manufacturing a nitrogen plane nitride semiconductor device is characterized by further forming an AlGaN cap layer between the separation layer and the plurality of gallium nitride-based heterojunction layers,
상기 AlGaN 캡층 상부에 질화막(SixNy)을 더 형성하되, 상기 질화막의 두께는 1-20 nm임을 또 다른 특징으로 한다.A nitride film (SixNy) is further formed on the AlGaN cap layer, and the nitride film has a thickness of 1-20 nm.
상술한 실시예들에 있어서, 상기 지지기판은 SiC, 사파이어, AlN, Cu, Au, 폴리머 중 하나 이상을 포함함을 특징으로 하며,In the above-described embodiments, the support substrate is characterized in that it includes at least one of SiC, sapphire, AlN, Cu, Au, and a polymer,
상기 분리층 상부에 적층되는 갈륨면 극성을 가지는 HEMT 구조체는 상방으로 첫 번째 GaN층, AlGaN 배리어층, 두 번째 GaN층을 포함하되, 상기 AlGaN 배리어층과 두 번째 GaN층 계면에 Si 델타 도핑을 수행하여 페르미 레벨이 상승되도록 처리함을 또 다른 특징으로 한다.The HEMT structure having a gallium plane polarity stacked on the separation layer includes a first GaN layer, an AlGaN barrier layer, and a second GaN layer upward, and Si delta doping is performed at the interface of the AlGaN barrier layer and the second GaN layer. Another feature is that processing is performed so that the Fermi level is increased.
한편 본 발명의 일 실시예에 따른 질소면 질화물 반도체 소자는,On the other hand, the nitrogen plane nitride semiconductor device according to an embodiment of the present invention,
지지기판과;a support substrate;
상기 지지기판 상부에 증착된 패시베이션층과;a passivation layer deposited on the support substrate;
상기 패시베이션층 상부에 질소면 극성을 가지는 복수의 질활갈륨계 이종접합층을 적층하여 형성된 HEMT 구조체와;a HEMT structure formed by stacking a plurality of gallium nitride-based heterojunction layers having a nitrogen surface polarity on the passivation layer;
상기 HEMT 구조체 상부에 소스, 드레인 및 게이트가 형성되되,A source, a drain, and a gate are formed on the HEMT structure,
상기 HEMT 구조체는 상방으로 첫 번째 GaN층, AlGaN 배리어층, 두 번째 GaN층을 포함하고, 상기 AlGaN 배리어층과 첫 번째 GaN층 계면에는 페르미 레벨이 상승되도록 도핑 처리되어 있음을 특징으로 한다.The HEMT structure includes a first GaN layer, an AlGaN barrier layer, and a second GaN layer upward, and an interface between the AlGaN barrier layer and the first GaN layer is doped to increase the Fermi level.
본 발명의 실시예에 따른 질소면 질화물 반도체 소자의 제조방법은 분리층이 형성되어 있는 기판 위에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT 구조체를 형성하고, 그 HEMT 구조체 상부에 또 다른 지지기판을 본딩한 후 상기 분리층으로부터 HEMT 구조체를 분리하면 질소면 극성을 가지는 HEMT 구조체를 얻을 수 있기 때문에, 결과적으로 본 발명의 실시예에 따른 제조방법은 결정성 및 계면의 특성이 우수한 질소면 질화물 반도체 소자를 제조할 수 있는 효과가 있다.In the method of manufacturing a nitrogen plane nitride semiconductor device according to an embodiment of the present invention, a HEMT structure is formed by stacking a plurality of gallium nitride-based heterojunction layers having a gallium plane polarity on a substrate on which a separation layer is formed, and the upper part of the HEMT structure is formed. Since a HEMT structure having a nitrogen plane polarity can be obtained by separating the HEMT structure from the separation layer after bonding another support substrate to the There is an effect that an excellent nitrogen plane nitride semiconductor device can be manufactured.
더 나아가 본 발명의 제조방법에 의해 제조된 반도체 소자는 열전도도가 우수하고 고절연성을 갖는 지지기판을 사용함으로써 소자의 방열성능이 개선되며 누설전류 역시 최소화되어 항복전압(BV) 개선 효과를 얻을 수 있다.Furthermore, the semiconductor device manufactured by the manufacturing method of the present invention has excellent thermal conductivity and uses a support substrate having high insulation, so that the heat dissipation performance of the device is improved, and the leakage current is also minimized, so that the breakdown voltage (BV) improvement effect can be obtained. there is.
또한 본 발명의 제조방법에 의해 제조된 질소면 극성을 가지는 HEMT 구조체는 백 배리어(back barrier) 때문에 채널 한정 능력이 우수하여 크기 축소시 쇼트 채널 이펙트(short channel effect)를 감소시키는데 유리하며, 배리어층 위에 2DEG가 존재하기 때문에 갈륨면 대비 게이트-채널 거리가 짧아 질화물 반도체 소자의 크기를 소형화하는데 기여할 수 있는 장점이 있다.In addition, the HEMT structure having nitrogen surface polarity manufactured by the manufacturing method of the present invention has excellent channel confinement ability due to a back barrier, which is advantageous in reducing the short channel effect when the size is reduced, and the barrier layer Because the 2DEG is present on the top, the gate-channel distance is short compared to the gallium plane, which has the advantage of contributing to the miniaturization of the size of the nitride semiconductor device.
도 1은 Ga-면 극성을 갖는 GaN층과 N-면 극성을 갖는 GaN층의 결정 구조 예시도.
도 2는 질화갈륨계 이종접합 구조의 면극성에 따른 2차원 전자가스(2DEG)층의 형성 위치를 설명하기 위한 도면.
도 3은 본 발명의 일 실시예에 따른 질소면 질화물 반도체 소자의 제조공정 흐름 예시도.
도 4 내지 도 8은 도 3에 예시한 제조공정별 구조체의 단면 구조 예시도.1 is an exemplary view of a crystal structure of a GaN layer having a Ga-plane polarity and a GaN layer having an N-plane polarity.
2 is a view for explaining a formation position of a two-dimensional electron gas (2DEG) layer according to the surface polarity of the gallium nitride-based heterojunction structure.
3 is an exemplary flow diagram of a manufacturing process of a nitrogen plane nitride semiconductor device according to an embodiment of the present invention.
4 to 8 are cross-sectional structural views of the structure for each manufacturing process illustrated in FIG. 3 .
후술하는 본 발명에 대한 상세한 설명은, 본 발명의 목적들, 기술적 해법들 및 장점들을 분명하게 하기 위하여 본 발명이 실시될 수 있는 특정 실시예를 예시한 것으로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 통상의 기술자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following detailed description of the present invention refers to the accompanying drawings, which show by way of illustration a specific embodiment in which the present invention may be practiced, in order to clarify the objects, technical solutions and advantages of the present invention. These embodiments are described in sufficient detail to enable those skilled in the art to practice the present invention.
또한 본 발명의 상세한 설명 및 청구항들에 걸쳐, '포함하다'라는 단어 및 그 변형은 다른 기술적 특징들, 부가물들, 구성요소들 또는 단계들을 제외하는 것으로 의도된 것이 아니다. 통상의 기술자에게 본 발명의 다른 목적들, 장점들 및 특성들이 일부는 본 설명서로부터, 그리고 일부는 본 발명의 실시로부터 드러날 것이다. 아래의 예시 및 도면은 실례로서 제공되며, 본 발명을 한정하는 것으로 의도된 것이 아니다. 더욱이 본 발명은 본 명세서에 표시된 실시예들의 모든 가능한 조합들을 망라한다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 구조 및 특성은 일 실시예에 관련하여 본 발명의 사상 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.Also throughout this description and claims, the word 'comprise' and variations thereof are not intended to exclude other technical features, additions, components or steps. Other objects, advantages and characteristics of the present invention will become apparent to a person skilled in the art in part from this description and in part from practice of the present invention. The following illustrations and drawings are provided by way of illustration and are not intended to limit the invention. Moreover, the invention encompasses all possible combinations of the embodiments indicated herein. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain structures and features described herein with respect to one embodiment may be implemented in other embodiments without departing from the spirit and scope of the invention. In addition, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the present invention. Accordingly, the following detailed description is not intended to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all scope equivalents to those claimed. Like reference numerals in the drawings refer to the same or similar functions throughout the various aspects.
본 명세서에서 달리 표시되거나 분명히 문맥에 모순되지 않는 한, 단수로 지칭된 항목은, 그 문맥에서 달리 요구되지 않는 한, 복수의 것을 아우른다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.In this specification, unless indicated otherwise or clearly contradicted by context, items referred to in the singular encompass the plural unless the context requires otherwise. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
도 3은 본 발명의 일 실시예에 따른 질소면 질화물 반도체 소자의 제조공정 흐름도를 예시한 것이며, 도 4 내지 도 8은 도 3에 예시한 제조공정별 기판 구조체의 단면 구조를 각각 예시한 것이다.3 is a flowchart illustrating a manufacturing process of a nitrogen plane nitride semiconductor device according to an embodiment of the present invention, and FIGS. 4 to 8 are each illustrating a cross-sectional structure of a substrate structure for each manufacturing process illustrated in FIG. 3 .
도 3과 도 4를 참조하면, 우선 기판(100)을 준비하고 그 기판(100) 상부에 도 4의 (a)에 도시한 바와 같이 질화갈륨(GaN) 버퍼층(105)을 성장시켜 형성한다(S10단계).3 and 4, first, a
기판(100)은 실리콘(Si), 사파이어(sapphire), 실리콘 카바이드(SiC) 또는 질화갈륨(GaN), 갈륨옥사이드(GaO) 등을 포함하여 형성된 것일 수 있다. 이는 예시일뿐 기판(100)은 다양한 물질로 형성된 것일 수 있다.The
기판(100) 상부에 형성되는 질화갈륨(GaN) 버퍼층(105)은 반도체 박막 성장장비(MOCVD, MBE)를 이용하여 기판(100) 상부에 성장시킬 수 있다. 이러한 질화갈륨(GaN) 버퍼층(105)은 단층 또는 다층 구조로 형성될 수 있다.The gallium nitride (GaN)
참고적으로 기판(100)과 질화갈륨(GaN) 버퍼층(105) 사이에는 반도체 물질층의 성장을 위한 시드층(seed layer)이 더 구비될 수 있으며, 기판(100)과 질화갈륨(GaN) 버퍼층(105)은 고전자 이동도 트랜지스터의 제작 후 제거될 수도 있다.For reference, a seed layer for growth of a semiconductor material layer may be further provided between the
한편, 기판(100) 상부에 질화갈륨(GaN) 버퍼층(105)이 형성 완료되면 그 질화갈륨(GaN) 버퍼층(105) 상부에 분리층(110)을 형성한다. 이러한 분리층(110)은 후술한 역 HEMT 구조체를 기판(100)으로부터 분리하기 위해 사용된다.Meanwhile, when the gallium nitride (GaN)
분리층(110)은 상기 질화갈륨 버퍼층(105) 상부에 형성되는 그라핀(graphene)층일 수 있으며, 도 6의 (a)에 도시한 바와 같이 층일 수 있다. 상기 층은 1-50nm의 두께를 가지며 10%(0.1)<x<50%(0.5), y<20%의 조성을 가지는 것이 바람직하다.The
질화갈륨(GaN) 버퍼층(105) 상부에 분리층(110)이 형성되면, 도 4의 (b)에 도시한 바와 같이 분리층(110) 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층(반도체층)(GaN-1/AlGaN/GaN-2)을 적층(S30단계)하여 HEMT(High Electron Mobility Transistor) 구조체(115)를 형성(성장)한다. 이때 두 번째 GaN 층(GaN-2)의 두께 범위는 500 nm 이하인 것이 바람직하다.When the
참고적으로 HEMT 구조체(115)를 구성하는 AlGaN 배리어층에서 Al 조성이 30% 가까이 되면 두 번째 GaN층(GaN-2)과 AlGaN 배리어층 계면에서 밸런스 밴드(valence band)가 페르미 레벨과 가까워지게 되고 밸런스 밴드 보다 높은 60 meV 높은 위치에 도우너(donor) 같이 동작하는 홀 트랩(Hole trap)이 발생한다. 홀 트랩은 대신호 DC-RF 분산(Large-signal DC-RF dispersion) 및 출력 컨덕턴스를 증가시키기에, 본 발명의 실시예에서는 두 번째 GaN층(GaN-2)과 AlGaN 배리어층 계면에서 Si 델타(delta) 도핑을 하여 페르미 레벨을 상승시켜 해결한다.For reference, when the Al composition of the AlGaN barrier layer constituting the
분리층(110) 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT 구조체(115)를 성장시킨 이후에는 도 4의 (c)에 도시한 바와 같이 패시베이션층(120)이 증착된 지지기판(125)을 상기 HEMT 구조체(115) 상부에 본딩(S40단계)한다. 참고적으로 상기 패시베이션층(120)의 두께는 10-200 nm이며, 혹은 를 포함하는 것이 바람직하며, 상기 지지기판(125)은 열전도도가 우수하고 고절연성을 갖는 지지기판(125)을 사용한다. 이러한 지지기판(125)은 SiC, 사파이어, AlN, Cu, Au, 폴리머 중 하나 이상을 포함하는 것이 바람직하다.After the
한편, 지지기판(125)을 본딩한 이후에는 도 4의 (d)에 도시한 바와 같이 상기 HEMT 구조체(115)를 분리층(110)에 해당하는 그라핀으로부터 분리(S50단계)한다. 분리방법으로는 기계적 힘(mechanical force)을 가하여 HEMT 구조체(115)를 분리할 수 있다. 이와 같이 분리된 HEMT 구조체(115)를 뒤집어 놓으면 도 5의 (a)에 도시한 바와 같이 질소면 극성을 가지는 HEMT 구조체(115)가 된다.Meanwhile, after bonding the
이어 질소면 극성을 가지는 상기 HEMT 구조체(115) 상부에 소스(S) 전극, 드레인(D) 전극 및 게이트(G) 전극과 같은 전극층을 형성(S60단계)하면 도 5의 (a)에 도시한 바와 같은 질소면 HEMT를 제작할 수 있다.Then, when an electrode layer such as a source (S) electrode, a drain (D) electrode, and a gate (G) electrode is formed on the
이상에서 설명한 바와 같이 분리층(110)이 형성되어 있는 기판(100) 위에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT 구조체(115)를 형성하고, 그 HEMT 구조체(115) 상부에 또 다른 지지기판(125)을 본딩한 후 상기 분리층(110)으로부터 HEMT 구조체(115)를 분리하면 질소면 극성을 가지는 HEMT 구조체(115)를 얻을 수 있기 때문에, 결과적으로 본 발명의 실시예에 따른 제조방법은 결정성 및 계면의 특성이 우수한 질소면 질화물 반도체 소자를 제조할 수 있는 효과를 제공한다.As described above, the
더 나아가 본 발명의 제조방법에 의해 제조된 반도체 소자는 열전도도가 우수하고 고절연성을 갖는 지지기판(125)을 사용함으로써 소자의 방열성능이 개선되며 누설전류 역시 최소화되어 항복전압(BV) 개선 효과를 얻을 수도 있다.Furthermore, the semiconductor device manufactured by the manufacturing method of the present invention has excellent thermal conductivity and uses the
이상의 실시예에서는 분리층(110)으로서 그라핀층을 이용하는 것을 설명하였으나, 별다른 변형 없이 층을 분리층으로 사용할 수도 있다. 즉, 도 6의 (a)에 도시한 바와 같이 사파이어 기판(100) 상에 질화갈륨(GaN) 버퍼층(105)을 성장시킨후, 분리층으로서 층(110)을 형성한 후 도 3에서 설명한 갈륨면 극성을 가지는 HEMT 구조체(115)(이를 질소면 극성을 가지는 HEMT 구조에 대비하여 역 HEMT 구조체라 할 수 있다)를 성장시킨다.In the above embodiment, it has been described that the graphene layer is used as the
이후 도 6의 (b)와 같이 패시베이션층(120)이 증착된 지지기판(125)을 역 HEMT 구초체(115)의 상부에 본딩한 이후, 도 6의 (c)에 도시한 것처럼 역 HEMT 구조체(115)를 분리층인 층(110)으로부터 분리하면 질소면 극성을 가지는 HEMT 구조체(115)를 얻을 수 있다.After bonding the
역 HEMT 구조체(115)를 분리하는 방법은 기판(100) 후면에서 레이저를 조사하는 방법을 이용할 수 있다. 레이저 조사시 층(110)에서만 선택적으로 레이저 흡수가 일어나도록 하여 층(110)의 분해가 일어나 기판(100)이 분리되도록 한다. 이를 위해 층(110)은 GaN 버퍼층(105)의 밴드갭 보다 작은 조성에서 설정하며, 레이저 리프트-오프(LLO)시 레이저도 GaN 밴드갭 보다 작은 에너지를 사용한다. 상기 층(100)은 1-50 nm의 두께를 가지며 10%<x<50%, y<20%의 조성을 가지는 것이 바람직하다. 이러한 층(110)의 조성 및 밴드갭을 도 7에 도시하였다.A method of separating the
이상에서 설명한 바와 같이 분리층(110)으로서 층이 형성되어 있는 기판(100) 위에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 역 HEMT 구조체(115)를 형성하고, 그 역 HEMT 구조체(115) 상부에 또 다른 지지기판(125)을 본딩한 후 상기 분리층(110)으로부터 역 HEMT 구조체(115)를 분리하면 질소면 극성을 가지는 HEMT 구조체(115)를 얻을 수 있기 때문에, 결과적으로 본 발명의 또 다른 실시예에 따른 제조방법 역시 결정성 및 계면의 특성이 우수한 질소면 질화물 반도체 소자를 제조할 수 있는 효과를 제공한다.As the
한편, 이상의 실시예에서는 AlGaN 캡을 포함하지 않는 역 HEMT 구조체(115)에 대해 설명하였으나, 본 발명의 또 다른 실시예에 따른 질소면 질화물 반도체 소자의 제조방법은 도 8의 (a) 및 (b)에 도시한 바와 같이 분리층인 그라핀층 혹은 층 각각과 역 HEMT 구조체(GaN-1/AlGaN 배리어/GaN-2) 사이에 AlGaN 캡층을 더 형성하여 질소면 극성을 가지는 HEMT 구조체를 제조할 수도 있다. 이러한 질소면 극성을 가지는 HEMT 구조체 상에 전극층(S,G,D)을 추가 형성한 도면이 도 5의 (b)에 도시되어 있다. 참고적으로 AlGaN 캡층은 1-10 nm의 두께를 가지며 알루미늄 조성이 10-60%인 것이 바람직하다. Meanwhile, in the above embodiment, the
더 나아가 본 발명의 또 다른 변형 실시예로서, 도 5의 (c)에 도시한 바와 같이 AlGaN 캡층 상부에 질화막(SixNy)층을 더 형성한 후 전극층(S,G,D)을 형성할 수도 있다. 이러한 경우 질화막의 두께는 1-20 nm인 것이 바람직하다.Furthermore, as another modified embodiment of the present invention, as shown in FIG. 5C , the electrode layers S, G, and D may be formed after further forming a nitride film (SixNy) layer on the AlGaN cap layer. . In this case, the thickness of the nitride film is preferably 1-20 nm.
이상에서 설명한 여러 실시예들에 따라 제조 가능한 질소면 극성을 가지는 HEMT 구조체는 백 배리어(back barrier) 때문에 채널 한정 능력이 우수하여 크기 축소시 쇼트 채널 이펙트(short channel effect)를 감소시키는데 유리하며, 갈륨면에서는 오믹 메탈(ohmic metal)이 배리어층을 통과하여 2DEG와 접합되어야 하나 질소면에서는 상대적으로 에너지 밴드갭이 작은 GaN층에 접합하므로 저저항 오믹 컨택(ohmic contact)에 유리한 면이 있다.The HEMT structure having a nitrogen plane polarity, which can be manufactured according to the various embodiments described above, has excellent channel limiting ability due to a back barrier, which is advantageous in reducing the short channel effect when the size is reduced. On the surface, an ohmic metal must pass through the barrier layer to bond with the 2DEG, but on the nitrogen surface, it is bonded to the GaN layer, which has a relatively small energy bandgap, so there is an advantage in low-resistance ohmic contact.
또한 질화물 반도체 소자의 크기 축소시 쇼트 채널 이펙(short channel effect)를 줄이려면 수직, 수평향 모두 크기를 축소해야 한다. 수직 방향으로는 게이트-채널 거리를 줄여야 하는데, 질소면에서는 배리어층 위에 2DEG가 존재하기 때문에 갈륨면 대비 게이트-채널 거리가 짧아 크기 축소에 유리한 장점이 있다.In addition, in order to reduce a short channel effect when the size of the nitride semiconductor device is reduced, it is necessary to reduce the size in both the vertical and horizontal directions. In the vertical direction, the gate-channel distance must be reduced. In the nitrogen plane, since 2DEG exists on the barrier layer, the gate-channel distance is short compared to the gallium plane, which is advantageous for size reduction.
이상에서는 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 사람이라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.In the above, the present invention has been described with specific matters such as specific components and limited embodiments and drawings, but these are provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , a person of ordinary skill in the art to which the present invention pertains can devise various modifications and variations from these descriptions. Therefore, the spirit of the present invention should not be limited to the above-described embodiments, and not only the claims described below, but also all modifications equivalently or equivalently to the claims described below belong to the scope of the spirit of the present invention. will do it
Claims (14)
상기 질화갈륨 버퍼층 상부에 분리층을 형성하는 단계와;
상기 분리층 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT(High Electron Mobility Transistor) 구조체를 형성하는 단계와;
패시베이션층이 증착된 지지기판을 상기 HEMT 구조체 상부에 본딩하는 단계와;
상기 HEMT 구조체를 상기 분리층으로부터 분리하는 단계와;
분리된 질소면 극성을 가지는 상기 HEMT 구조체 상부에 소스, 드레인 및 게이트를 형성하여 질소면 HEMT를 제작하는 단계;를 포함하되,
상기 분리층은 그라핀층임을 특징으로 하는 질소면 질화물 반도체 소자 제조방법.growing a gallium nitride buffer layer on the substrate;
forming a separation layer on the gallium nitride buffer layer;
forming a HEMT (High Electron Mobility Transistor) structure by stacking a plurality of gallium nitride-based heterojunction layers having a gallium plane polarity on the separation layer;
bonding a support substrate on which a passivation layer is deposited on the HEMT structure;
separating the HEMT structure from the separation layer;
Forming a source, a drain, and a gate on the HEMT structure having a separate nitrogen surface polarity to fabricate a nitrogen surface HEMT; including,
The separation layer is a nitrogen plane nitride semiconductor device manufacturing method, characterized in that the graphene layer.
상기 질화갈륨 버퍼층 상부에 분리층을 형성하는 단계와;
상기 분리층 상부에 갈륨면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 HEMT(High Electron Mobility Transistor) 구조체를 형성하는 단계와;
패시베이션층이 증착된 지지기판을 상기 HEMT 구조체 상부에 본딩하는 단계와;
상기 HEMT 구조체를 상기 분리층으로부터 분리하는 단계와;
분리된 질소면 극성을 가지는 상기 HEMT 구조체 상부에 소스, 드레인 및 게이트를 형성하여 질소면 HEMT를 제작하는 단계;를 포함하되,
상기 분리층은 층임을 특징으로 하는 질소면 질화물 반도체 소자 제조방법.growing a gallium nitride buffer layer on the substrate;
forming a separation layer on the gallium nitride buffer layer;
forming a HEMT (High Electron Mobility Transistor) structure by stacking a plurality of gallium nitride-based heterojunction layers having a gallium plane polarity on the separation layer;
bonding a support substrate on which a passivation layer is deposited on the HEMT structure;
separating the HEMT structure from the separation layer;
Forming a source, a drain, and a gate on the HEMT structure having a separate nitrogen surface polarity to fabricate a nitrogen surface HEMT; including,
The separation layer is Nitrogen plane nitride semiconductor device manufacturing method, characterized in that the layer.
상기 지지기판 상부에 증착된 패시베이션층과;
상기 패시베이션층 상부에 질소면 극성을 가지는 복수의 질화갈륨계 이종접합층을 적층하여 형성된 HEMT 구조체와;
상기 HEMT 구조체 상부에 소스, 드레인 및 게이트가 형성되되,
상기 HEMT 구조체는 상방으로 첫 번째 GaN층, AlGaN 배리어층, 두 번째 GaN층을 포함하고, 상기 AlGaN 배리어층과 첫 번째 GaN층 계면에는 페르미 레벨이 상승되도록 도핑 처리되어 있음을 특징으로 하는 질소면 질화물 반도체 소자.a support substrate;
a passivation layer deposited on the support substrate;
a HEMT structure formed by stacking a plurality of gallium nitride-based heterojunction layers having nitrogen-plane polarity on the passivation layer;
A source, a drain, and a gate are formed on the HEMT structure,
The HEMT structure includes a first GaN layer, an AlGaN barrier layer, and a second GaN layer upward, and the interface between the AlGaN barrier layer and the first GaN layer is doped to increase the Fermi level. semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200094390A KR102373363B1 (en) | 2020-07-29 | 2020-07-29 | Nitrogen surface nitride semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200094390A KR102373363B1 (en) | 2020-07-29 | 2020-07-29 | Nitrogen surface nitride semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220014596A KR20220014596A (en) | 2022-02-07 |
KR102373363B1 true KR102373363B1 (en) | 2022-03-11 |
Family
ID=80253376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200094390A KR102373363B1 (en) | 2020-07-29 | 2020-07-29 | Nitrogen surface nitride semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102373363B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115863399A (en) * | 2023-02-24 | 2023-03-28 | 成都功成半导体有限公司 | Method and device for bonding GaN layer on diamond substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165719A (en) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor element |
JP2011114269A (en) * | 2009-11-30 | 2011-06-09 | Sumitomo Electric Ind Ltd | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057158A (en) * | 2000-08-09 | 2002-02-22 | Sony Corp | Insulating nitride layer and its formation method, and semiconductor device and its manufacturing method |
KR101205872B1 (en) | 2011-05-09 | 2012-11-28 | 삼성전자주식회사 | GaN based semiconductor device and method of manufacturing the same |
KR101291148B1 (en) | 2011-12-27 | 2013-07-31 | 전자부품연구원 | N-polar Nitride semiconductor device and method for manufacturing thereof |
KR101936060B1 (en) * | 2016-12-30 | 2019-01-09 | (재)한국나노기술원 | Laser lift-off for semiconductor devices and semiconductor devices thereby |
-
2020
- 2020-07-29 KR KR1020200094390A patent/KR102373363B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165719A (en) * | 2005-12-15 | 2007-06-28 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor element |
JP2011114269A (en) * | 2009-11-30 | 2011-06-09 | Sumitomo Electric Ind Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20220014596A (en) | 2022-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502398B2 (en) | Composite device with integrated diode | |
JP5793120B2 (en) | Composite semiconductor device having SOI substrate with integrated diode | |
US9412858B2 (en) | Group III nitride semiconductor device which can be used as a power transistor | |
JP6035721B2 (en) | Manufacturing method of semiconductor device | |
US9252255B2 (en) | High electron mobility transistor and method of manufacturing the same | |
US8513703B2 (en) | Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same | |
EP2722890A1 (en) | Schottky diode structure and method of fabrication | |
Lee et al. | AlGaN/GaN-based lateral-type Schottky barrier diode with very low reverse recovery charge at high temperature | |
JP2010225703A (en) | Semiconductor wafer, semiconductor element and method of manufacturing the same | |
TW201535739A (en) | Semiconductor device | |
US20220029007A1 (en) | Semiconductor structure and semiconductor device | |
US11424321B2 (en) | Semiconductor structure and preparation method thereof | |
US20150263155A1 (en) | Semiconductor device | |
KR20150051822A (en) | High electron mobility transistor and method of manufacturing the same | |
WO2013161478A1 (en) | Nitride semiconductor element | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
US20120168771A1 (en) | Semiconductor element, hemt element, and method of manufacturing semiconductor element | |
CN113892186B (en) | Semiconductor structure and manufacturing method thereof | |
JP5415668B2 (en) | Semiconductor element | |
KR102373363B1 (en) | Nitrogen surface nitride semiconductor device and manufacturing method thereof | |
JP6213520B2 (en) | Heterojunction semiconductor device and manufacturing method thereof | |
JP2017005248A (en) | Semiconductor device | |
JP2011108712A (en) | Nitride semiconductor device | |
WO2012140915A1 (en) | Semiconductor device | |
JP6096523B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |