KR102367989B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102367989B1
KR102367989B1 KR1020170115129A KR20170115129A KR102367989B1 KR 102367989 B1 KR102367989 B1 KR 102367989B1 KR 1020170115129 A KR1020170115129 A KR 1020170115129A KR 20170115129 A KR20170115129 A KR 20170115129A KR 102367989 B1 KR102367989 B1 KR 102367989B1
Authority
KR
South Korea
Prior art keywords
openings
conductive layer
layer
organic material
disposed
Prior art date
Application number
KR1020170115129A
Other languages
English (en)
Other versions
KR20190028592A (ko
Inventor
김민상
권승욱
권오준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170115129A priority Critical patent/KR102367989B1/ko
Priority to US16/122,972 priority patent/US10608193B2/en
Publication of KR20190028592A publication Critical patent/KR20190028592A/ko
Application granted granted Critical
Publication of KR102367989B1 publication Critical patent/KR102367989B1/ko

Links

Images

Classifications

    • H01L51/5256—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/32—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 위하여, 적어도 일부가 제1 방향으로 연장된 벤딩축을 중심으로 벤딩되는 벤딩 영역을 포함하는, 기판; 상기 기판 상에 배치되며 상기 벤딩 영역에 대응하는 복수개의 제1 개구들을 갖는, 제1 유기물층; 상기 복수개의 제1 개구들의 적어도 일부를 덮도록 상기 제1 유기물층 상에 배치되는, 제1 도전층; 상기 제1 도전층 상에 배치되며 복수개의 제2 개구들을 갖는, 제2 유기물층; 및 상기 복수개의 제2 개구들의 적어도 일부를 덮도록 상기 제2 유기물층 상에 배치되며, 상기 복수개의 제2 개구들을 통해 상기 제1 도전층과 전기적으로 연결되는, 제2 도전층;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 기판 상에 위치한 디스플레이부를 갖는다. 이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이영역의 면적을 줄일 수 있다.
하지만 종래의 디스플레이 장치의 경우 이와 같이 벤딩된 디스플레이 장치를 제조하는 과정에서 불량이 발생하거나 디스플레이 장치의 수명이 줄어든다는 문제점 등이 발생하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 적어도 일부가 제1 방향으로 연장된 벤딩축을 중심으로 벤딩되는 벤딩 영역을 포함하는, 기판; 상기 기판 상에 배치되며 상기 벤딩 영역에 대응하는 복수개의 제1 개구들을 갖는, 제1 유기물층; 상기 복수개의 제1 개구들의 적어도 일부를 덮도록 상기 제1 유기물층 상에 배치되는, 제1 도전층; 상기 제1 도전층 상에 배치되며 복수개의 제2 개구들을 갖는, 제2 유기물층; 및 상기 복수개의 제2 개구들의 적어도 일부를 덮도록 상기 제2 유기물층 상에 배치되며, 상기 복수개의 제2 개구들을 통해 상기 제1 도전층과 전기적으로 연결되는, 제2 도전층;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 복수개의 제1 개구들은 상기 제1 방향을 따라 연장될 수 있다.
본 실시예에 따르면, 상기 복수개의 제2 개구들은 상기 제1 방향을 따라 연장될 수 있다.
본 실시예에 따르면, 상기 제1 도전층은 상기 복수개의 제1 개구들을 통해 상기 기판의 적어도 일부와 컨택할 수 있다.
본 실시예에 따르면, 상기 기판과 상기 제1 유기물층 사이에 개재되는 무기막을 더 포함하고, 상기 제1 도전층은 상기 복수개의 제1 개구들을 통해 상기 무기막의 적어도 일부와 컨택할 수 있다.
본 실시예에 따르면, 상기 복수개의 제1 개구들과 상기 복수개의 제2 개구들은 서로 엇갈려 배치될 수 있다.
본 실시예에 따르면, 상기 복수개의 제1 개구들 각각의 사이에 복수개의 제1 돌출부(ridge)들이 위치하고, 상기 복수개의 제2 개구들 각각의 사이에 복수개의 제2 돌출부(ridge)들이 위치할 수 있다.
본 실시예에 따르면, 상기 복수개의 제2 돌출부들은 상기 복수개의 제1 개구들 상에 각각 배치될 수 있다.
본 실시예에 따르면, 상기 제1 도전층 및 상기 제2 도전층 중 적어도 하나는 상기 벤딩 영역에 대응하는 평면의 형상이 'S' 자 형상을 가질 수 있다.
본 실시예에 따르면, 상기 기판 상에 배치되는 디스플레이소자를 더 포함하고, 상기 기판은 상기 벤딩 영역의 일측에 상기 디스플레이소자가 배치되는 제1 영역과 상기 벤딩 영역의 타측에 제2 영역을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 유기물층과 상기 기판은 일체(一體)일 수 있다.
본 실시예에 따르면, 상기 제2 도전층 상에 배치되며 복수개의 제3 개구들을 갖는, 제3 유기물층; 및 상기 제3 유기물층 상에 배치되며, 상기 복수개의 제3 개구들을 통해 상기 제2 도전층과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 복수개의 제3 개구들은 상기 제1 방향(+y 방향)을 따라 연장될 수 있다.
본 실시예에 따르면, 상기 복수개의 제2 개구들과 상기 복수개의 제3 개구들은 서로 엇갈려 배치될 수 있다.
본 실시예에 따르면, 상기 복수개의 제3 개구들은 각각의 사이에 복수개의 제3 돌출부(ridge)들이 위치하고, 상기 복수개의 제3 돌출부들은 상기 복수개의 제2 개구들 상에 각각 배치될 수 있다.
본 실시예에 따르면, 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층은 서로 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 유기물층은 제1 높이를 갖고, 상기 제2 유기물층은 상기 제1 높이보다 작은 제2 높이를 가질 수 있다.
본 실시예에 따르면, 상기 복수개의 제2 개구들은 상기 제1 도전층의 적어도 일부를 노출시킬 수 있다.
제1 영역과 제2 영역 사이에 위치하는 벤딩 영역을 가져, 제1 방향(+y 방향)으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
본 발명의 다른 관점에 따르면, 상기 기판의 상기 제1 영역 상에 배치되는, 디스플레이소자; 및 상기 기판 상에 배치되고, 상기 벤딩 영역에 대응하여 소정의 제1 간격으로 이격되어 배치되며 상기 제1 방향(+y 방향)을 따라 연장된 복수개의 제1 돌출부들을 갖는 제1 유기물층, 상기 제1 유기물층 상에 배치되는 제1 도전층, 상기 제1 도전층 상에 소정의 제2 간격으로 이격되어 배치되며 상기 제1 방향(+y 방향)을 따라 연장된 복수개의 제2 돌출부들을 갖는 제2 유기물층 및 상기 제2 유기물층 상에 배치되며 상기 제2 간격을 통해 상기 제1 도전층과 전기적으로 연결되는 제2 도전층을 포함하는, 배선부;를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 도전층 및 상기 제2 도전층 중 적어도 하나는 상기 벤딩 영역에 대응하는 평면의 형상이 'S' 자 형상을 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치의 장수명을 담보할 수 있으면서도 제조과정에서의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 3은 도 2의 디스플레이 장치의 일부를 확대하여 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이고, 도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이며, 도 3은 도 2의 디스플레이 장치의 일부를 확대하여 개략적으로 도시하는 단면도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 디스플레이 장치의 일부인 기판(100)의 일부가 벤딩되어, 디스플레이 장치의 일부분이 기판(100)과 마찬가지로 벤딩된 형상을 갖는다. 다만 도시의 편의상 도 2에서는 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시한다.
도 1 및 도 2에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 제1 방향(+y 방향)으로 연장된 벤딩 영역(BA)을 갖는다. 이 벤딩 영역(BA)은 제1 방향(+y 방향)과 교차하는 제2방향(+x 방향)에 있어서, 제1 영역(1A)과 제2 영역(2A) 사이에 위치한다. 그리고 기판(100)은 도 1에 도시된 것과 같이 제1 방향(+y 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
제1 영역(1A)은 디스플레이영역(DA)을 포함한다. 물론 제1 영역(1A)은 도 2에 도시된 것과 같이 디스플레이영역(DA) 외에도 디스플레이영역(DA) 외측의 비디스플레이영역의 일부를 포함한다. 제2 영역(2A) 역시 비디스플레이영역을 포함한다.
기판(100)의 디스플레이영역(DA)에는 디스플레이소자(300) 외에도, 도 2에 도시된 것과 같이 디스플레이소자(300)가 전기적으로 연결되는 박막트랜지스터(210)도 위치할 수 있다. 도 2에서는 디스플레이소자(300)로서 유기발광소자가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이영역(DA) 외측의 주변영역에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215a) 및 드레인전극(215b)을 포함할 수 있다. 반도체층(211)과 게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다. 아울러 게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(215a) 및 드레인전극(215b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(210)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 2에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 2에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 2에 도시된 것과 같이 평탄화층(140)이 디스플레이영역(DA) 외측에서 개구를 가져, 디스플레이영역(DA)의 평탄화층(140)의 부분과 제2 영역(2A)의 평탄화층(140)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(140) 내부를 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자가 위치할 수 있다. 화소전극(310)은 도 2에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 2에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 2에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 2에 도시된 것과 같이 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 2에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 디스플레이영역(DA) 외측에 위치한 그 자장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도시되지는 않았으나, 봉지층(400) 상에는 투광성 접착제(OCA; optically clear adhesive)에 의해 편광판(미도시)이 위치하도록 할 수 있다. 이러한 편광판은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판을 통과할 경우, 편광판을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 이러한 투광성 접착제와 편광판은 예컨대 도 2에 도시된 것과 같이 평탄화층(140)의 개구를 덮을 수도 있다. 물론 본 실시예에 따른 디스플레이 장치가 언제나 편광판을 구비하는 것은 아니며, 필요에 따라 편광판을 생략할 수도 있고 다른 구성들로 대체할 수도 있다. 예컨대 편광판을 생략하고 블랙매트릭스와 칼라필터를 이용하여 외광반사를 줄일 수도 있다.
도 1 내지 도 3을 함께 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530) 및 제2 유기물층(530) 상에 배치되는 제2 도전층(540)을 포함하는 배선부(500)를 구비할 수 있다.
제1 유기물층(510)은 벤딩 영역(BA)에 대응하는 복수개의 제1 개구(510a)들을 가질 수 있으며, 복수개의 제1 개구(510a)들은 벤딩축(BAX)과 동일한 제1 방향(+y 방향)을 따라 연장될 수 있다. 이러한 복수개의 제1 개구(510a)들은 복수개의 제1 돌출부(510b)들을 이룰 수 있다. 즉, 복수개의 제1 개구(510a)들 각각의 사이에는 제1 돌출부(510b)가 배치될 수 있다. 복수개의 제1 개구(510a)들이 제1 방향(+y 방향)을 따라 연장된다고 함은, 복수개의 제1 돌출부(510b)들은 능선을 이루고, 복수개의 제1 개구(510a)들은 골을 형성하는 것으로 이해될 수 있다.
본 실시예에 있어서, 제1 유기물층(510)은 게이트절연막(120) 상에 배치되기 때문에, 제1 유기물층(510)의 복수개의 제1 개구(510a)들은 게이트절연막(120)의 적어도 일부를 노출시킬 수 있다. 이러한 게이트절연막(120)의 적어도 일부는 제1 유기물층(510) 상에 배치되는 제1 도전층(520)과 컨택할 수 있다.
제1 유기물층(510) 상에는 제1 도전층(520)이 배치될 수 있다. 일 실시예로, 제1 도전층(520)은 게이트전극(213)과 동일층에 배치되거나, 동일 물질을 포함할 수 있다.
제1 도전층(520) 상에는 제2 유기물층(530)에 배치될 수 있다. 제2 유기물층(530)은 벤딩 영역(BA)에 대응하는 복수개의 제2 개구(530a)들을 가질 수 있으며, 복수개의 제2 개구(530a)들은 벤딩축(BAX)과 동일한 제1 방향(+y 방향)을 따라 연장될 수 있다. 이러한 복수개의 제2 개구(530a)들은 복수개의 제2 돌출부(530b)들을 이룰 수 있다. 즉, 복수개의 제2 개구(530a)들 각각의 사이에는 제2 돌출부(530b)가 배치될 수 있다. 복수개의 제2 개구(530a)들이 제1 방향(+y 방향)을 따라 연장된다고 함은, 복수개의 제2 돌출부(530b)들은 능선을 이루고, 복수개의 제2 개구(530a)들은 골을 형성하는 것으로 이해될 수 있다.
한편, 도 3의 실시예에서는, 복수개의 제1 돌출부(510b)들 및 복수개의 제2 돌출부(530b)들은 상면이 곡면인 것으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 도 3에 도시된 것과 같이, 복수개의 제1 돌출부(510b)들 및 복수개의 제2 돌출부(530b)들의 단면은 대략 반원 형태를 가질 수도 있고, 모서리가 둥근 사다리꼴 또는 직사각형의 형태를 가질 수도 있다.
본 실시예에 있어서, 제1 유기물층(510)의 복수개의 제1 개구(510a)들과 제2 유기물층(530)의복수개의 제2 개구(530a)들은 서로 엇갈려서 배치될 수 있다. 즉, 복수개의 제2 개구(530a)들 각각은 복수개의 제1 돌출부(510b)들 상부에 위치할 수 있다. 제1 도전층(520)이 제1 유기물층(510) 상에 배치됨에 따라, 제1 도전층(520)은 제1 유기물층(510)의 굴곡을 따라 형성되고, 제1 도전층(520) 상에 배치되는 제2 유기물층(530)의 복수개의 제2 돌출부(530b)들이 복수개의 제1 개구(510a)들에 대응하는 홈부에 안착됨에 따라, 더욱 컴팩트한 배선부(500) 구조를 형성할 수 있다.
제2 유기물층(530) 상에는 제2 도전층(540)이 배치될 수 있다. 일 실시예로, 제2 도전층(540)은 소스전극(215a) 및/또는 드레인전극(215b)과 동일층에 배치되거나, 동일 물질을 포함할 수 있다. 제2 도전층(540)은 복수개의 제2 개구(530a)들을 통해 하부에 배치된 제1 도전층(520)과 전기적으로 컨택할 수 있다. 즉, 제1 도전층(520) 및 제2 도전층(540)은 서로 전기적으로 연결되어 하나의 배선처럼 기능할 수 있다.
본 발명의 일 실시예와 같이 기판(100)의 적어도 일부가 벤딩되어 벤딩 영역(BA)을 갖는 경우, 벤딩 영역(BA) 상에 위치하는 배선들에 스트레스가 집중되어 크랙이 발생하거나 단선되는 등의 불량이 발생하는 문제가 있다. 이에 본 발명의 일 실시예에 따른 디스플레이 장치에서는 벤딩 영역(BA) 상에 배치되는 배선부(500)에 있어서, 제1 도전층(520) 하부에 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510)을 배치하고, 제2 도전층(540) 하부에 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530)을 배치하여 도전층들의 스트레스를 저감시킴과 동시에, 제1 도전층(520) 및 제2 도전층(540)을 전기적으로 연결시켜 크랙 또는 단선에 강건한 벤딩 영역(BA) 배선부(500) 구조를 구현할 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 4의 실시예에서는, 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)의 구조에서 전술한 실시예와 차이가 있다. 따라서 이하의 설명에서는 전술한 실시예와 차별화되는 배선부(500)의 구조를 중심으로 서술하며, 중복되는 내용은 전술한 실시예를 원용한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530) 및 제2 유기물층(530) 상에 배치되는 제2 도전층(540)을 포함하는 배선부(500)를 구비할 수 있다.
본 실시예에 따르면, 벤딩 영역(BA)에 대응하는 부분에 무기막을 제거하여 오픈부(OP)를 형성할 수 있다. 이때, 기판(100) 상에 배치되는 버퍼층(110) 및 게이트절연막(120)을 통칭하여 무기막이라 할 수 있다. 즉, 벤딩 영역(BA) 상에 배치되는 무기막은 벤딩 영역(BA)에서 기판(100)이 벤딩 됨에 따라 크랙이 발생할 확률이 높다. 이 경우 무기막 상에 배치되는 배선부(500)는 무기막에 발생한 크랙을 따라 손상될 가능성이 있는바, 벤딩 영역(BA)에 대응하는 부분에 무기막을 제거하여 배선부(500)의 불량 위험을 감소시킬 수 있다. 일 실시예로, 이러한 오픈부(OP)는 벤딩 영역(BA)의 폭보다 넓게 형성될 수 있으나, 본 실시예에 이에 한정되는 것은 아니다.
제1 유기물층(510)은 벤딩 영역(BA)에 대응하는 복수개의 제1 개구(510a)들을 가질 수 있으며, 복수개의 제1 개구(510a)들은 벤딩축(BAX)과 동일한 제1 방향(+y 방향)을 따라 연장될 수 있다. 이러한 복수개의 제1 개구(510a)들은 복수개의 제1 돌출부(510b)들을 이룰 수 있다. 이러한 복수개의 제1 개구(510a)들은 기판(100)의 적어도 일부를 노출시킬 수 있다. 제1 유기물층(510) 상에는 제1 도전층(520)이 배치될 수 있으며, 제1 도전층(520)의 일부는 복수개의 제1 개구(510a)들을 통해 기판(100)과 컨택할 수 있다.
전술한 실시예와 마찬가지로, 제1 도전층(520) 상에는 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530)이 배치될 수 있고, 이러한 제2 유기물층(530) 상에는 제2 도전층(540)이 배치될 수 있다.
도 5는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 5의 실시예에서는, 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)의 구조에서 전술한 실시예와 차이가 있다. 따라서 이하의 설명에서는 전술한 실시예와 차별화되는 배선부(500)의 구조를 중심으로 서술하며, 중복되는 내용은 전술한 실시예를 원용한다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530) 및 제2 유기물층(530) 상에 배치되는 제2 도전층(540)을 포함하는 배선부(500)를 구비할 수 있다.
본 실시예에 따르면, 제1 도전층(520) 하부에는 제1 유기물층(510)이 위치할 수 있는데, 제1 유기물층(510)은 기판(100)과 일체(一體)로 형성될 수 있다. 즉, 제1 유기물층(510)은 기판(100)의 일부로 이해될 수 있다. 제1 유기물층(510)은 벤딩 영역(BA)에 대응하는 기판(100)의 일부를 패터닝하여 기판(100)의 상면에 복수개의 제1 돌출부(510b)들을 형성하도록 할 수 있다. 제1 도전층(520)은 이러한 제1 유기물층(510) 상에 배치될 수 있다.
본 실시예에 있어서, 기판(100)은 플렉서블한 특성을 갖는 재질로 형성되며, 예컨대 유기물을 포함하는 플라스틱재로 구비될 수 있다. 따라서, 기판(100)을 형성함에 있어서, 벤딩 영역(BA)에 대응하는 부분의 일부를 패터닝하여 기판(100) 자체의 상면을 굴곡지게 형성할 수 있다.
기판(100)과 일체로 형성되는 제1 유기물층(510)은 복수개의 제1 돌출부(510b)들을 가질 수 있으며, 복수개의 제1 돌출부(510b)들 사이에는 복수개의 제1 개구(510a)들 즉, 복수개의 홈들이 구비될 수 있다. 제1 유기물층(510) 상에 배치되는 제1 도전층(520)은 제1 유기물층(510)의 굴곡을 따라 배치될 수 있다.
도 6은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6의 실시예에서는, 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)의 구조에서 전술한 실시예와 차이가 있다. 따라서 이하의 설명에서는 전술한 실시예와 차별화되는 배선부(500)의 구조를 중심으로 서술하며, 중복되는 내용은 전술한 실시예를 원용한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530), 제2 유기물층(530) 상에 배치되는 제2 도전층(540), 복수개의 제3 개구(550a)들을 갖는 제3 유기물층(550) 및 제3 유기물층(550) 상에 배치되는 제3 도전층(560)을 포함하는 배선부(500)를 구비할 수 있다. 본 실시예에 있어서, 제1 유기물층(510)은 게이트절연막(120) 상에 배치되는 것으로 도시되어 있으나, 도 4의 실시예와 같이 무기막을 제거한 오픈부 상에 배치될 수도 있다.
본 실시예에 따르면, 제3 유기물층(550)은 제2 도전층(540) 상에 배치될 수 있다. 제3 유기물층(550)은 복수개의 제3 개구(550a)들을 가질 수 있으며, 복수개의 제3 개구(550a)들은 벤딩축(BAX)과 동일한 제1 방향(+y 방향)을 따라 연장될 수 있다. 이러한 복수개의 제3 개구(550a)들은 복수개의 제3 돌출부(550b)들을 이룰 수 있다. 제2 유기물층(530)은 전술한 실시예들과 같이 복수개의 제2 개구(530a)들을 가질 수 있으며, 본 실시예에서 복수개의 제3 개구(550a)들과 복수개의 제2 개구(530a)들은 서로 엇갈려 배치될 수 있다.
도 6을 참조하면, 복수개의 제3 개구(550a)들 각각은 제2 유기물층(530)의 복수개의 제2 돌출부(530b)들 상부에 위치할 수 있다. 제2 도전층(540)이 제2 유기물층(530) 상에 배치됨에 따라, 제2 도전층(540)은 제2 유기물층(530)의 굴곡을 따라 형성될 수 있다. 따라서, 제2 도전층(540) 상에 배치되는 제3 유기물층(550)의 복수개의 제3 돌출부(550b)들이 복수개의 제2 개구(530a)들에 대응하는 홈부에 안착됨에 따라, 더욱 컴팩트한 배선부(500) 구조를 형성할 수 있다.
한편 일 실시예로, 제1 도전층(520)은 게이트전극(213)과 동일층에 배치되거나 동일 물질을 포함할 수 있고, 제2 도전층(540)은 소스전극(215a) 및/또는 드레인전극(215b)과 동일층에 배치되거나 동일 물질을 포함할 수 있다. 제3 도전층(560)은 화소전극(310)과 동일 물질을 포함할 수 있다. 따라서 제3 도전층(560) 상에는 화소정의막(150)이 연장되어 제3 도전층(560)을 커버할 수 있다.
다른 실시예로, 제3 도전층(560)은 소스전극(215a) 및/또는 드레인전극(215b) 상부에 위치하는 도전성 물질층으로 형성되면 족하며, 화소전극(310) 이외에도 대향전극(330) 또는 디스플레이소자(300) 상부에 배치되는 터치부(미도시)에 포함되는 금속 배선들과 동일 물질을 포함할 수도 있다. 또한, 도시되어 있지는 않으나, 상술한 것과 같이 공정을 추가하지 않고도, 필요에 따라 유기물층들 또는 도전층들을 더 추가하여 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)를 다층구조(multi-layer)로 형성할 수 있다.
도 6에 도시된 것과 같이, 복수개의 제2 개구(530a)들을 통해 제1 도전층(520)과 제2 도전층(540)이 전기적으로 연결되고, 복수개의 제3 개구(550a)들을 통해 제2 도전층(540)과 제3 도전층(560)이 전기적으로 연결될 수 있다. 따라서, 제1 도전층(520), 제2 도전층(540) 및 제3 도전층(560)은 서로 전기적으로 연결될 수 있으며, 동일한 신호를 전달하는 하나의 배선으로 기능할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 7의 실시예에서는, 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)의 구조에서 전술한 실시예와 차이가 있다. 따라서 이하의 설명에서는 전술한 실시예와 차별화되는 배선부(500)의 구조를 중심으로 서술하며, 중복되는 내용은 전술한 실시예를 원용한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530) 및 제2 유기물층(530) 상에 배치되는 제2 도전층(540)을 포함하는 배선부(500)를 구비할 수 있다. 본 실시예에 있어서, 제1 유기물층(510)은 게이트절연막(120) 상에 배치되는 것으로 도시되어 있으나, 도 4의 실시예와 같이 무기막을 제거한 오픈부 상에 배치될 수도 있다.
본 실시예에 따르면, 제1 유기물층(510)은 제1 높이(h1)를 갖도록 구비될 수 있고, 제2 유기물층(530)은 제1 높이(h1)보다 낮은 제2 높이(h2)를 갖도록 구비될 수 있다. 여기서 유기물층의 높이라고 함은 유기물층의 두께를 의미하는 것으로 이해될 수 있다. 또한, 제1 유기물층(510)의 제1 높이(h1)는 제1 유기물층(510)의 하부면을 기준으로 제1 유기물층(510)의 제1 돌출부(510b)의 최상부까지의 높이로 정의될 수 있다. 마찬가지로, 제2 유기물층(530)의 제2 높이(h2)는 복수개의 제1 개구(510a)들에 대응하는 제1 도전층(520)의 홈부를 기준으로 제2 유기물층(530)의 제2 돌출부(530b)의 최상부까지의 높이로 정의될 수 있다.
제1 유기물층(510)은 복수개의 제1 개구(510a)들을 갖고, 복수개의 제1 개구(510a)들 사이에는 각각 제1 돌출부(510b)가 위치할 수 있다. 또한, 제2 유기물층(530)은 복수개의 제2 개구(530a)들을 갖고, 복수개의 제2 개구(530a)들 사이에는 각각 제2 돌출부(530b)가 위치할 수 있다. 복수개의 제1 돌출부(510b)들 및 복수개의 제2 돌출부(530b)들의 상면은 곡면으로 형성될 수 있는데, 본 실시예와 같이 제2 유기물층(530)의 제2 높이(h2)가 제1 유기물층(510)의 제1 높이(h1)에 비해 낮게 형성되는 경우, 복수개의 제2 돌출부(530b)들 상면의 곡면이 복수개의 제1 돌출부(510b)들 상면의 곡면보다 완만하게 형성될 수 있다. 따라서, 제1 유기물층(510)의 굴곡을 따라 배치되는 제1 도전층(520)에 비해 제2 유기물층(530)의 굴곡을 따라 배치되는 제2 도전층(540)을 더 평탄화하게 형성할 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 8 및 도 9의 실시예들에서는, 벤딩 영역(BA)에 대응하여 배치되는 배선부(500)의 구조에서 전술한 실시예와 차이가 있다. 따라서 이하의 설명에서는 전술한 실시예와 차별화되는 배선부(500)의 구조를 중심으로 서술하며, 중복되는 내용은 전술한 실시예를 원용한다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 벤딩 영역(BA)에 대응하며 복수개의 제1 개구(510a)들을 갖는 제1 유기물층(510), 제1 유기물층(510) 상에 배치되는 제1 도전층(520), 복수개의 제2 개구(530a)들을 갖는 제2 유기물층(530) 및 제2 유기물층(530) 상에 배치되는 제2 도전층(540)을 포함하는 배선부(500)를 구비할 수 있다.
본 실시예에 따르면, 제1 도전층(520) 및 제2 도전층(540)은 벤딩 영역(BA)에 대응하는 평면의 형상이 'S' 자 형상으로 구비될 수 있다. 도 8에 도시된 것과 같이 제1 도전층(520) 및 제2 도전층(540)은 벤딩 영역(BA)에 대응하는 일정한 주기를 갖도록 'S' 자 형상이 반복되는 형상을 가질 수 있다. 이러한 제1 도전층(520) 및 제2 도전층(540)은 약 반 주기 어긋나도록 서로 엇갈려 배치될 수 있다.
제1 도전층(520) 상에는 제2 유기물층(530)이 배치될 수 있는데, 제2 유기물층(530)은 복수개의 제2 개구(530a)들을 가질 수 있고, 복수개의 제2 개구(530a)들 사이에는 제2 돌출부(530b)가 위치할 수 있다. 복수개의 제2 개구(530a)들 사이로 제1 도전층(520) 하부에 배치된 제1 유기물층(510)의 적어도 일부가 노출될 수 있다. 즉, 제1 유기물층(510) 상에는 제1 도전층(520)이 배치되나, 제1 도전층(520)은 제1 유기물층(510)의 전면을 커버하는 것은 아니므로, 일부 제1 도전층(520)이 배치되지 않은 영역에서 복수개의 제2 개구(530a)들을 통해 제1 유기물층(510)이 노출될 수 있다.
제2 유기물층(530) 상에는 제2 도전층(540)이 배치될 수 있다. 제2 도전층(540)은 복수개의 제2 개구(530a)들을 통해 하부의 제1 도전층(520)과 전기적으로 연결될 수 있다. 즉, 제2 도전층(540)은 복수개의 제2 개구(530a)들을 통해 하부의 제1 도전층(520)과 접촉하는 컨택부(C)를 형성하고, 컨택부(C)를 통해 전기적으로 접촉 할 수 있다.
본 발명의 일 실시예와 같이 기판(100)의 적어도 일부가 벤딩되어 벤딩 영역(BA)을 갖는 경우, 벤딩 영역(BA) 상에 위치하는 배선들에 스트레스가 집중되어 크랙이 발생하거나 단선되는 등의 불량이 발생하는 문제가 있다.
이에 본 발명의 일 실시예에 따른 디스플레이 장치에서는 벤딩 영역(BA) 상에 배치되는 배선부(500)에 있어서, 제1 도전층(520) 및 제2 도전층(540)의 평면의 형상을 'S'자 형태로 형성함에 따라 도전층들(520, 540)의 스트레스를 저감시킬 수 있다. 다만, 이 경우 배선들 자체의 길이가 길어지게 되고 이는 곧 전압 저하로 이어질 수 있다. 따라서, 본 실시예에 따른 디스플레이 장치에서는 복수개의 제2 개구(530a)들을 통해 제1 도전층(520) 및 제2 도전층(540)을 전기적으로 연결시켜 전압 감소를 방지하면서 동시에 크랙 또는 단선에 강건한 벤딩 영역(BA) 배선부(500) 구조를 구현할 수 있다.
도 9의 실시예는 도 8의 실시예와 유사하나, 제2 도전층(540)의 평면 형상만 'S'자 형태를 갖도록 구비될 수 있다. 다른 실시예로, 제1 도전층(520)의 평면 형상만 'S'자 형태로 형성되고, 제2 도전층(540)은 직선의 형상을 갖도록 구비될 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판
110: 버퍼층
120: 게이트절연막
130: 층간절연막
140: 평탄화층
150: 화소정의막
210: 박막트랜지스터
300: 디스플레이소자
400: 봉지층
500: 배선부
510: 제1 유기물층
520: 제1 도전층
530: 제2 유기물층
540: 제2 도전층
550: 제3 유기물층
560: 제3 도전층

Claims (20)

  1. 적어도 일부가 제1 방향으로 연장된 벤딩축을 중심으로 벤딩되는 벤딩 영역을 포함하는, 기판;
    상기 기판 상에 배치되며 상기 벤딩 영역에 대응하는 복수개의 제1 개구들을 갖는, 제1 유기물층;
    상기 복수개의 제1 개구들의 적어도 일부를 덮도록 상기 제1 유기물층 상에 배치되는, 제1 도전층;
    상기 제1 도전층 상에 배치되며 복수개의 제2 개구들을 갖는, 제2 유기물층; 및
    상기 복수개의 제2 개구들의 적어도 일부를 덮도록 상기 제2 유기물층 상에 배치되며, 상기 복수개의 제2 개구들을 통해 상기 제1 도전층과 전기적으로 연결되는, 제2 도전층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수개의 제1 개구들은 상기 제1 방향을 따라 연장되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 복수개의 제2 개구들은 상기 제1 방향을 따라 연장되는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 도전층은 상기 복수개의 제1 개구들을 통해 상기 기판의 적어도 일부와 컨택하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판과 상기 제1 유기물층 사이에 개재되는 무기막을 더 포함하고,
    상기 제1 도전층은 상기 복수개의 제1 개구들을 통해 상기 무기막의 적어도 일부와 컨택하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 복수개의 제1 개구들과 상기 복수개의 제2 개구들은 서로 엇갈려 배치되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 복수개의 제1 개구들 각각의 사이에 복수개의 제1 돌출부(ridge)들이 위치하고, 상기 복수개의 제2 개구들 각각의 사이에 복수개의 제2 돌출부(ridge)들이 위치하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 복수개의 제2 돌출부들은 상기 복수개의 제1 개구들 상에 각각 배치되는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 중 적어도 하나는 상기 벤딩 영역에 대응하는 평면의 형상이 'S' 자 형상을 갖는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 기판 상에 배치되는 디스플레이소자를 더 포함하고,
    상기 기판은 상기 벤딩 영역의 일측에 상기 디스플레이소자가 배치되는 제1 영역과 상기 벤딩 영역의 타측에 제2 영역을 더 포함하는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1 유기물층과 상기 기판은 일체(一體)인, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제2 도전층 상에 배치되며 복수개의 제3 개구들을 갖는, 제3 유기물층; 및
    상기 제3 유기물층 상에 배치되며, 상기 복수개의 제3 개구들을 통해 상기 제2 도전층과 전기적으로 연결되는, 제3 도전층;
    을 더 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 복수개의 제3 개구들은 상기 제1 방향을 따라 연장되는, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 복수개의 제2 개구들과 상기 복수개의 제3 개구들은 서로 엇갈려 배치되는, 디스플레이 장치.
  15. 제12항에 있어서,
    상기 복수개의 제3 개구들은 각각의 사이에 복수개의 제3 돌출부(ridge)들이 위치하고, 상기 복수개의 제3 돌출부들은 상기 복수개의 제2 개구들 상에 각각 배치되는, 디스플레이 장치.
  16. 제12항에 있어서,
    상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층은 서로 전기적으로 연결된, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 제1 유기물층은 제1 높이를 갖고, 상기 제2 유기물층은 상기 제1 높이보다 작은 제2 높이를 갖는, 디스플레이 장치.
  18. 제1항에 있어서,
    상기 복수개의 제2 개구들은 상기 제1 도전층의 적어도 일부를 노출시키는, 디스플레이 장치.
  19. 제1 영역과 제2 영역 사이에 위치하는 벤딩 영역을 가져, 제1 방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
    상기 기판의 상기 제1 영역 상에 배치되는, 디스플레이소자; 및
    상기 기판 상에 배치되고, 상기 벤딩 영역에 대응하여 소정의 제1 간격으로 이격되어 배치되며 상기 제1 방향을 따라 연장된 복수개의 제1 돌출부들을 갖는 제1 유기물층, 상기 제1 유기물층 상에 배치되는 제1 도전층, 상기 제1 도전층 상에 소정의 제2 간격으로 이격되어 배치되며 상기 제1 방향을 따라 연장된 복수개의 제2 돌출부들을 갖는 제2 유기물층 및 상기 제2 유기물층 상에 배치되며 상기 제2 간격을 통해 상기 제1 도전층과 전기적으로 연결되는 제2 도전층을 포함하는, 배선부;
    를 구비하는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층 중 적어도 하나는 상기 벤딩 영역에 대응하는 평면의 형상이 'S' 자 형상을 갖는, 디스플레이 장치.
KR1020170115129A 2017-09-08 2017-09-08 디스플레이 장치 KR102367989B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170115129A KR102367989B1 (ko) 2017-09-08 2017-09-08 디스플레이 장치
US16/122,972 US10608193B2 (en) 2017-09-08 2018-09-06 Display device having reduced stress of conductive layers in bending area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170115129A KR102367989B1 (ko) 2017-09-08 2017-09-08 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190028592A KR20190028592A (ko) 2019-03-19
KR102367989B1 true KR102367989B1 (ko) 2022-02-28

Family

ID=65631526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115129A KR102367989B1 (ko) 2017-09-08 2017-09-08 디스플레이 장치

Country Status (2)

Country Link
US (1) US10608193B2 (ko)
KR (1) KR102367989B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113920870A (zh) * 2018-05-18 2022-01-11 群创光电股份有限公司 电子装置
US10770667B2 (en) * 2018-08-21 2020-09-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display device and manufacturing method thereof
CN109494314B (zh) * 2018-10-16 2020-12-08 武汉华星光电半导体显示技术有限公司 一种柔性oled显示面板及其制备方法
KR102562604B1 (ko) * 2018-11-08 2023-08-01 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
KR102166149B1 (ko) 2019-03-13 2020-10-15 큐렉소 주식회사 페디클 스크류 고정 플래닝 시스템 및 방법
CN110854130A (zh) * 2019-10-24 2020-02-28 武汉华星光电半导体显示技术有限公司 一种柔性薄膜基板及其制备方法、显示面板、显示装置
CN110931530B (zh) * 2019-11-26 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR102394901B1 (ko) 2020-04-06 2022-05-09 큐렉소 주식회사 2차원 의료영상 기반 척추 수술 플래닝 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102000052B1 (ko) * 2012-12-31 2019-07-15 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102222680B1 (ko) 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR101796812B1 (ko) 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102402759B1 (ko) 2015-05-29 2022-05-31 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20190028592A (ko) 2019-03-19
US10608193B2 (en) 2020-03-31
US20190081257A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
KR102367989B1 (ko) 디스플레이 장치
US11594692B2 (en) Display apparatus having inorganic insulating layers with contact holes and grooves
KR102505879B1 (ko) 디스플레이 장치
KR102536250B1 (ko) 디스플레이 장치
KR102357392B1 (ko) 디스플레이 장치
US10050227B2 (en) Display apparatus
KR102357393B1 (ko) 디스플레이 장치
US10664083B2 (en) Display apparatus and method of manufacturing the same
CN107799536B (zh) 显示装置
KR102531673B1 (ko) 디스플레이 장치
CN107768403B (zh) 显示设备
KR102411537B1 (ko) 디스플레이 장치 제조방법 및 디스플레이 장치
KR102602192B1 (ko) 디스플레이 장치
KR102550695B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant