KR102363332B1 - Semiconductor device package mounting test chamber block and aapratus including the same - Google Patents

Semiconductor device package mounting test chamber block and aapratus including the same Download PDF

Info

Publication number
KR102363332B1
KR102363332B1 KR1020210043471A KR20210043471A KR102363332B1 KR 102363332 B1 KR102363332 B1 KR 102363332B1 KR 1020210043471 A KR1020210043471 A KR 1020210043471A KR 20210043471 A KR20210043471 A KR 20210043471A KR 102363332 B1 KR102363332 B1 KR 102363332B1
Authority
KR
South Korea
Prior art keywords
block
semiconductor device
device package
test
dut
Prior art date
Application number
KR1020210043471A
Other languages
Korean (ko)
Inventor
이창욱
Original Assignee
유정시스템(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유정시스템(주) filed Critical 유정시스템(주)
Priority to KR1020210043471A priority Critical patent/KR102363332B1/en
Application granted granted Critical
Publication of KR102363332B1 publication Critical patent/KR102363332B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

The present invention relates to a semiconductor device package mounting test apparatus. The apparatus comprises: a DUT block accommodating a test kit for a semiconductor device package mounting test; a chamber block disposed on an upper portion of the DUT block and including a pusher module for pressing a semiconductor device package on the test kit when moving in the direction of the DUT block; and a sealing unit, wherein one end is connected to a lower surface of the chamber block, when the chamber block descends and the pusher module presses the semiconductor device package, the other end is in close contact with an upper surface of the DUT block, and sidewalls surround a pusher part of the pusher module and the test kit to seal an internal space in which the pusher part and the test kit are located. The present invention can prevent moisture in the air and dew from condensing in the test kit, the pusher module, or the semiconductor device package during the mounting test.

Description

반도체 디바이스 패키지의 실장 테스트용 챔버 블록 및 이를 포함한 장치{SEMICONDUCTOR DEVICE PACKAGE MOUNTING TEST CHAMBER BLOCK AND AAPRATUS INCLUDING THE SAME}A chamber block for mounting test of a semiconductor device package and an apparatus including the same

본 명세서는 반도체 디바이스 패키지의 실장 테스트를 위한 테스트 장치에 관한 것으로, 상세하게는 챔버 및 푸셔 블록과 DUT 블록을 구비하여 다수의 테스트 키트를 동시에 가압하여 실장 테스트를 할 수 있는 테스트 장치에 관한 것이다.The present specification relates to a test apparatus for a mounting test of a semiconductor device package, and more particularly, to a test apparatus having a chamber, a pusher block, and a DUT block and capable of performing a mounting test by simultaneously pressing a plurality of test kits.

반도체 디바이스 패키지의 제조과정에서는 최종적으로 제조된 반도체 디바이스 패키지 제품을 테스트하는 장치를 필요로 한다.In the manufacturing process of the semiconductor device package, an apparatus for testing the finally manufactured semiconductor device package product is required.

이러한 테스트 장치의 일종으로서 고온, 상온 또는 상온보다 낮은 저온의 온도 조건에서 반도체 디바이스 패키지를 테스트하기 위한 테스트 장치가 알려져 있으며, 이러한 실장 테스트는 메모리 등의 반도체 디바이스 패키지를 AP, CPU 등이 장착된 테스트 키트에 로딩한 뒤, 고온 또는 저온을 가하는 동시에 디바이스 표면을 푸셔로 가압하여 디바이스가 테스트 키트의 컨택 영역에 전기적으로 연결되도록 함으로써 실제 작동 환경과 유사한 환경에서도 정상적으로 작동하는 지의 여부를 확인할 수 있도록 수행된다.As a type of such a test apparatus, a test apparatus for testing a semiconductor device package under high temperature, room temperature, or a low temperature condition lower than room temperature is known, and such a mounting test is a test in which a semiconductor device package such as a memory is installed with an AP, a CPU, etc. After loading into the kit, high or low temperatures are applied while simultaneously pressing the device surface with a pusher so that the device is electrically connected to the contact area of the test kit. .

한편, 이러한 테스트 장치는 테스트의 속도를 높이기 위해서 16개, 32개, 64개, 128개 등 다수의 반도체 디바이스 패키지를 동시에 테스트할 수 있도록 반도체 디바이스 패키지를 테스트 키트에 적재한 뒤, 테스트 챔버에서 다수의 푸셔 모듈을 구비한 챔버 블록으로 다수의 반도체 디바이스 패키지를 동시에 가압하여 테스트를 수행한다.On the other hand, in order to speed up the test, these test devices load semiconductor device packages into a test kit so that multiple semiconductor device packages such as 16, 32, 64, and 128 can be tested simultaneously, and then in the test chamber. The test is performed by simultaneously pressing a plurality of semiconductor device packages with a chamber block equipped with a pusher module.

상술한 바와 같은 반도체 디바이스 패키지 테스트 장치에 관한 예가 대한민국 공개특허공보 제2009-0098939호에 개시되어 있다.An example of the semiconductor device package testing apparatus as described above is disclosed in Korean Patent Laid-Open Publication No. 2009-0098939.

한국공개특허공보 제2009-0098939호, 2009.09.18.Korean Patent Publication No. 2009-0098939, 2009.09.18.

그러나, 전술한 테스트 장치는 챔버 블록으로 다수의 반도체 디바이스 패키지를 동시에 가압하여 저온 테스트를 진행할 때, 테스트 키트와 반도체 디바이스 패키지의 연결 단자 등의 표면에 공기 중의 수분이 응결되어 맺히거나 결로가 발생하는 문제가 발생하여 이러한 문제점을 해결해야할 필요성이 증가하고 있다.However, in the above-described test apparatus, when a low-temperature test is performed by simultaneously pressing a plurality of semiconductor device packages with a chamber block, moisture in the air is condensed on the surface of the connection terminal of the test kit and the semiconductor device package. Problems arise and the need to solve these problems is increasing.

본 발명이 해결하고자 하는 과제들은 이상에서 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

본 명세서는 반도체 디바이스 패키지의 실장 테스트 장치를 제시한다. 상기 장치는 반도체 디바이스 패키지의 실장 테스트를 위한 테스트 키트를 수납하는 DUT 블록, 상기 DUT 블록의 상부에 배치되어 상기 DUT 블록 방향으로 이동할 때, 상기 테스트 키트 상의 반도체 디바이스 패키지를 가압하는 푸셔 모듈을 포함하는 챔버 블록, 및 일단이 상기 챔버 블록의 하면에 연결되며, 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 타단이 상기 DUT 블록의 상면에 밀착하고, 측벽들이 상기 푸셔 모듈의 푸셔부 및 상기 테스트 키트를 둘러싸 상기 푸셔부 및 상기 테스트 키트가 위치하는 내부 공간을 밀폐시키는 실링 유닛(sealing unit)을 포함할 수 있다.The present specification provides a mounting test apparatus for a semiconductor device package. The apparatus includes a DUT block accommodating a test kit for mounting a semiconductor device package, and a pusher module disposed on the DUT block to press the semiconductor device package on the test kit when moving in the direction of the DUT block A chamber block and one end are connected to the lower surface of the chamber block, and when the chamber block is lowered and the pusher module presses the semiconductor device package, the other end is in close contact with the upper surface of the DUT block, and sidewalls are the pusher module It may include a sealing unit surrounding the pusher unit and the test kit to seal the inner space in which the pusher unit and the test kit are located.

상기 장치 및 그 밖의 실시 예는 다음과 같은 특징을 포함할 수 있다.The device and other embodiments may include the following features.

실시 예에 따라, 상기 실링 유닛은 일단이 상기 챔버 블록의 하면에 연결되는 지지부, 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 일단이 상기 DUT 블록의 상면에 기밀 밀착하고, 타단이 상기 지지부의 타단의 외측면을 둘러싸도록 마련되는 실링부, 상기 실링부의 타단을 외부에서 감싸 상기 실링부의 타단의 내측면을 상기 지지부의 타단의 외측면에 밀착시키고, 상기 실링부의 타단을 수납하여, 상기 실링부가 그 이동 범위 내에서 슬라이딩하도록 수납하는 연결부, 및 상기 실링부의 타단과 상기 연결부 사이에 위치하되, 상기 실링부의 타단을 따라 미리 정해진 위치에 배치되어 상기 실링부를 탄성적으로 지지하는 는 적어도 하나의 탄성부재를 포함할 수 있다.According to an embodiment, the sealing unit includes a support part having one end connected to the lower surface of the chamber block, and when the chamber block descends and the pusher module presses the semiconductor device package, one end is in close contact with the upper surface of the DUT block. and a sealing part provided so that the other end surrounds the outer surface of the other end of the support part, the other end of the sealing part is wrapped from the outside so that the inner surface of the other end of the sealing part is in close contact with the outer surface of the other end of the support part, and the other end of the sealing part A connection part for receiving and accommodating the sealing part to slide within its movement range, and located between the other end of the sealing part and the connection part, disposed at a predetermined position along the other end of the sealing part to elastically support the sealing part and may include at least one elastic member.

또한, 실시 예에 따라, 상기 실링부는 상기 지지부의 타단의 외측면 및 상기 연결부의 내측면 사이에 위치하여 상하방향으로 슬라이딩하는 슬라이딩 블록, 및 일단이 상기 슬라이딩 블록의 일단에 연결되고, 타단에 실 링(seal ring)을 수납하는 실 링 수납홈이 형성되어 있는 실 링 바디(seal ring body);를 포함하고, 상기 실 링(seal ring)은 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 상기 실링 유닛의 타단을 상기 DUT 블록의 상면에 기밀 밀착시킬 수 있다.In addition, according to an embodiment, the sealing part is located between the outer surface of the other end of the support part and the inner surface of the connection part and slides in the vertical direction, and one end is connected to one end of the sliding block, and the seal is at the other end. and a seal ring body having a seal ring receiving groove for accommodating a seal ring, wherein the seal ring is configured such that the chamber block is lowered so that the pusher module is installed in the semiconductor device. When the package is pressed, the other end of the sealing unit may be hermetically adhered to the upper surface of the DUT block.

또한, 실시 예에 따라, 상기 슬라이딩 블록은 테프론 소재로 형성되고, 상기 슬라이딩 블록의 내측면과 상기 지지부의 타단의 외측면의 사이, 및 상기 슬라이딩 블록의 외측면과 상기 연결부의 내측면의 사이에는 기밀 유지를 위해 테프론 소재의 가스켓이 구비될 수 있다.In addition, according to an embodiment, the sliding block is formed of a Teflon material, between the inner surface of the sliding block and the outer surface of the other end of the support, and between the outer surface of the sliding block and the inner surface of the connection part A gasket made of Teflon material may be provided to maintain airtightness.

또한, 실시 예에 따라, 상기 챔버 블록은 상기 내부 공간으로 건조 공기를 유입하는 유입구 및 상기 공간 내부의 공기를 외부로 유출하는 유출구를 포함할 수 있다.In addition, according to an embodiment, the chamber block may include an inlet for introducing dry air into the inner space and an outlet for discharging the air inside the space to the outside.

또한, 실시 예에 따라, 상기 실링 유닛은 상면과 하면이 오픈된 형태의 사각형의 틀 형상을 가지고, 상기 챔버 블록의 이동 방향으로 연장되어 있는 네 개의 측벽을 포함하며, 상기 네 개의 측벽의 일단이 상기 챔버 블록의 하면에 연결되고, 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 상기 네 개의 측벽의 타단이 상기 DUT 블록의 상면에 밀착할 수 있다.In addition, according to an embodiment, the sealing unit has a rectangular frame shape with an open upper surface and a lower surface, and includes four sidewalls extending in the moving direction of the chamber block, and one end of the four sidewalls is It is connected to the lower surface of the chamber block, and when the chamber block descends and the pusher module presses the semiconductor device package, the other ends of the four sidewalls may be in close contact with the upper surface of the DUT block.

또한, 본 명세서는 반도체 디바이스 패키지의 실장 테스트 장치용 챔버 블록을 제시한다. 상기 챔버 블록은 DUT 블록의 상부에 배치되어 상기 DUT 블록 방향으로 이동할 때, 상기 DUT 블록에 연결된 테스트 키트 상의 반도체 디바이스 패키지를 가압하는 푸셔 모듈, 일단이 하면에 연결되며, 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 타단이 상기 DUT 블록의 상면에 밀착하고, 가압 방향으로 연장되어 형성된 측벽들이 상기 푸셔 모듈의 푸셔부 및 상기 테스트 키트를 둘러싸 상기 푸셔부 및 상기 테스트 키트가 위치하는 내부 공간을 밀폐시키는 실링 유닛(sealing unit), 상기 내부 공간으로 건조 공기를 유입하는 유입구, 및 상기 내부 공간 내의 공기를 외부로 유출하는 유출구를 포함할 수 있다.In addition, the present specification provides a chamber block for a mounting test apparatus of a semiconductor device package. The chamber block is disposed on an upper portion of the DUT block and when moving in the direction of the DUT block, a pusher module for pressing a semiconductor device package on a test kit connected to the DUT block, one end is connected to the lower surface, and the pusher module is connected to the semiconductor device When the package is pressed, the other end is in close contact with the upper surface of the DUT block, and sidewalls formed by extending in the pressing direction surround the pusher part and the test kit of the pusher module to form an internal space in which the pusher part and the test kit are located. It may include a sealing unit for sealing the air, an inlet for introducing dry air into the inner space, and an outlet for discharging the air in the inner space to the outside.

상기 챔버 블록 및 그 밖의 실시 예는 다음과 같은 특징을 포함할 수 있다.The chamber block and other embodiments may include the following features.

실시 예에 따라, 상기 실링 유닛은 일단이 상기 챔버 블록의 하면에 연결되는 지지부, 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 일단이 상기 DUT 블록의 상면에 기밀 밀착하고, 타단이 상기 지지부의 타단의 외측면을 둘러싸도록 마련되는 실링부, 상기 실링부의 타단의 내측면을 외부에서 감싸 상기 지지부의 타단의 외측면에 밀착시키고, 상기 실링부의 타단을 수납하여, 상기 실링부가 그 이동 범위 내에서 슬라이딩하도록 수납하는 연결부 및 상기 실링부의 타단과 상기 연결부 사이에 위치하여 상기 실링부를 탄성적으로 지지하는 탄성부재를 포함할 수 있다.According to an embodiment, the sealing unit includes a support part having one end connected to the lower surface of the chamber block, and when the chamber block descends and the pusher module presses the semiconductor device package, one end is in close contact with the upper surface of the DUT block. and a sealing part provided so that the other end surrounds the outer surface of the other end of the support part, the inner surface of the other end of the sealing part is wrapped from the outside to be in close contact with the outer surface of the other end of the support part, and the other end of the sealing part is accommodated, It may include a connection part for accommodating the sealing part to slide within its movement range, and an elastic member positioned between the other end of the sealing part and the connection part to elastically support the sealing part.

또한, 실시 예에 따라, 상기 실링부는 상기 지지부의 타단의 외측면 및 상기 연결부의 내측면 사이에 위치하여 상하방향으로 슬라이딩하는 슬라이딩 블록 및 일단이 상기 슬라이딩 블록의 일단에 연결되고, 타단에 실 링(seal ring)을 수납하는 실 링 수납홈이 형성되어 있는 실 링 바디(seal ring body)를 포함하고, 상기 실 링(seal ring)은 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 상기 실링 유닛의 타단을 상기 DUT 블록의 상면에 기밀 밀착시킬 수 있다.In addition, according to an embodiment, the sealing part is located between the outer surface of the other end of the support part and the inner surface of the connection part and a sliding block sliding in the vertical direction and one end are connected to one end of the sliding block, and a seal ring is provided at the other end. and a seal ring body having a seal ring receiving groove for accommodating a seal ring, wherein the seal ring lowers the chamber block so that the pusher module holds the semiconductor device package. When pressing, the other end of the sealing unit may be in close contact with the upper surface of the DUT block.

본 명세서에 개시된 실시 예에 따른 반도체 디바이스 패키지의 실장 테스트용 챔버 블록 및 이를 포함한 장치는 반도체 디바이스 패키지들을 극저온으로 실장 테스트할 때, 테스트 키트, 푸셔 모듈 또는 반도체 디바이스 패키지에 공기 중의 수분이 응결되거나 결로가 생기는 문제를 방지할 수 있는 효과가 있다.When a chamber block for a semiconductor device package mounting test and an apparatus including the same according to an embodiment disclosed in the present specification perform a cryogenic mounting test of the semiconductor device packages, moisture in the air is condensed or condensed on the test kit, the pusher module, or the semiconductor device package This has the effect of preventing problems from occurring.

또한, 본 명세서에 개시된 실시 예에 따른 반도체 디바이스 패키지의 실장 테스트용 챔버 블록 및 이를 포함한 장치는 다양한 반도체 디바이스 패키지들 및 이에 따른 다양한 테스트 키트의 교체로 인한 DUT 블록의 평탄도 오차에도, 테스트 키트, 푸셔 모듈 또는 반도체 디바이스 패키지가 배치되는 공간을 밀폐할 수 있는 효과가 있다.In addition, the chamber block for a mounting test of a semiconductor device package and an apparatus including the same according to the embodiment disclosed in the present specification can provide a test kit, a test kit, There is an effect of sealing a space in which the pusher module or the semiconductor device package is disposed.

한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.On the other hand, the effects obtainable in the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention belongs from the following description. will be able

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시 예를 예시하는 것이며, 발명을 실시하기 위한 구체적인 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 반도체 디바이스 패키지의 실장 테스트용 장치의 사시도를 도시한다.
도 2는 도 1에 도시한 테스트 장치를 위에서 바라본 모습 및 테스트 장치의 각 구성 요소들의 동선을 도시한다.
도 3은 도 1에 도시한 테스트 장치를 좌측 후면 쪽에서 바라본 모습을 도시한다.
도 4는 본 발명의 실시 예에 따른 테스트 장치에 사용되는 DUT 블록 및 DUT 블록에 장착되는 테스트 키트를 도시한다.
도 5는 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록 및 푸셔 모듈을 도시한다.
도 6은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록 및 DUT 블록을 도시한다.
도 7은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록 및 실링 유닛의 부분 절개도를 도시한다.
도 8은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록이 DUT 블록에 결합된 상태를 도시한다.
도 9는 도 8에서 부분 절개된 실링 유닛을 확대하여 도시한다.
도 10은 본 발명의 실시 예에 따른 테스트 장치에서 실장 테스트가 수행될 때, 실링 유닛의 작동 메커니즘을 도시한다.The following drawings attached to this specification illustrate preferred embodiments of the present invention, and serve to further understand the technical spirit of the present invention together with specific details for carrying out the invention, so the present invention is described in such drawings It should not be construed as being limited only to the matters.
1 is a perspective view of an apparatus for a mounting test of a semiconductor device package according to an embodiment of the present invention.
FIG. 2 shows a top view of the test device shown in FIG. 1 and a movement line of each component of the test device.
3 is a view showing the test apparatus shown in FIG. 1 as viewed from the left rear side.
4 shows a DUT block used in a test apparatus according to an embodiment of the present invention and a test kit mounted on the DUT block.
5 shows a chamber block and a pusher module used in a test apparatus according to an embodiment of the present invention.
6 illustrates a chamber block and a DUT block used in a test apparatus according to an embodiment of the present invention.
7 is a partial cut-away view of a chamber block and a sealing unit used in a test apparatus according to an embodiment of the present invention.
8 illustrates a state in which a chamber block used in a test apparatus according to an embodiment of the present invention is coupled to a DUT block.
9 is an enlarged view of the sealing unit partially cut in FIG. 8 .
10 illustrates an operation mechanism of a sealing unit when a mounting test is performed in a test apparatus according to an embodiment of the present invention.

본 명세서에 개시된 기술은 반도체 디바이스 패키지 테스트용 장치 및 상기 테스트 장치에 구비되는 챔버 블록에 적용될 수 있다. 그러나 본 명세서에 개시된 기술은 이에 한정되지 않고, 상기 기술의 기술적 사상이 적용될 수 있는 모든 장치 및 방법에도 적용될 수 있다.The technology disclosed herein may be applied to an apparatus for testing a semiconductor device package and a chamber block provided in the testing apparatus. However, the technology disclosed in the present specification is not limited thereto, and may be applied to all devices and methods to which the technical idea of the technology may be applied.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 명세서에 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 명세서에 개시된 기술의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 본 명세서에 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 명세서에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥 상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It should be noted that the technical terms used in this specification are only used to describe specific embodiments, and are not intended to limit the spirit of the technology disclosed herein. In addition, the technical terms used in this specification should be interpreted in the meaning generally understood by those of ordinary skill in the art to which the technology disclosed in this specification belongs, unless otherwise defined in this specification. It should not be construed in a very comprehensive sense or in an excessively reduced meaning. In addition, when the technical term used in this specification is an erroneous technical term that does not accurately express the spirit of the technology disclosed in this specification, a technical term that can be correctly understood by those of ordinary skill in the art to which the technology disclosed in this specification belongs should be understood and replaced with In addition, general terms used in this specification should be interpreted according to the definition in the dictionary or according to the context before and after, and should not be interpreted in an excessively reduced meaning.

본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.As used herein, terms including an ordinal number such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예들을 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiments disclosed in the present specification will be described in detail with reference to the accompanying drawings, but the same or similar components are assigned the same reference numerals regardless of reference numerals, and redundant description thereof will be omitted.

또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 기술의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 그 기술의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.In addition, in describing the technology disclosed in the present specification, if it is determined that a detailed description of a related known technology may obscure the gist of the technology disclosed in this specification, the detailed description thereof will be omitted. In addition, it should be noted that the accompanying drawings are only for easy understanding of the spirit of the technology disclosed in this specification, and should not be construed as limiting the spirit of the technology by the accompanying drawings.

이하에서는 첨부의 도면들을 참조하여 본 발명의 실시 예에 따른 반도체 디바이스 패키지의 실장 테스트용 챔버 블록 및 이를 포함한 테스트 장치의 구성을 설명한다.Hereinafter, a configuration of a chamber block for a mounting test of a semiconductor device package and a test apparatus including the same according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 반도체 디바이스 패키지의 실장 테스트용 장치의 사시도를 도시한다.1 is a perspective view of an apparatus for a mounting test of a semiconductor device package according to an embodiment of the present invention.

도 1을 참조하면, 본 명세서에서 개시된 반도체 디바이스 패키지의 실장 테스트용 장치(100)는 트레이 스택커(110), 버퍼 셔틀 테이블(120), 제1 적재부(130), 제2 적재부(140) 및 테스트 챔버(150)를 포함하여 구성될 수 있다.Referring to FIG. 1 , the apparatus 100 for testing a semiconductor device package disclosed herein includes a tray stacker 110 , a buffer shuttle table 120 , a first loading unit 130 , and a second loading unit 140 . ) and the test chamber 150 .

트레이 스택커(110)는 반도체 디바이스 패키지가 담겨있는 트레이들을 쌓아 놓는 장치로서 테스트 전의 생산 제품 및 테스트 후의 양품/불량품이 구분되어 적재될 수 있다.The tray stacker 110 is an apparatus for stacking trays containing semiconductor device packages, and the production product before the test and the good/defective product after the test can be separately loaded.

버퍼 셔틀 테이블(120)은 테스트 챔버(150)에서 1회분으로 테스트될 반도체 디바이스 패키지들을 셔틀(121)에 로딩하거나, 테스트가 완료된 반도체 디바이스 패키지들이 테스트 챔버(150)에서 셔틀(121)로 언로딩하는 장치로서, DUT(Device Under Test) 블록(160)의 테스트 키트 수만큼 반도체 디바이스 패키지가 로딩 및 언로딩될 수 있다.The buffer shuttle table 120 loads semiconductor device packages to be tested in the test chamber 150 in one batch into the shuttle 121 , or unloads semiconductor device packages that have been tested from the test chamber 150 to the shuttle 121 . As an apparatus for performing an operation, as many test kits as the number of test kits in the Device Under Test (DUT) block 160 may be loaded and unloaded, semiconductor device packages may be loaded and unloaded.

제1 적재부(130)는 트레이 스택커(110)와 버퍼 셔틀 테이블(120) 사이에서 반도체 디바이스 패키지의 로딩/언로딩 및 이송을 담당한다.The first loading unit 130 is responsible for loading/unloading and transferring the semiconductor device package between the tray stacker 110 and the buffer shuttle table 120 .

제2 적재부(140)는 버퍼 셔틀 테이블(120)과 테스트 챔버(150) 간에 반도체 디바이스 패키지의 로딩/언로딩 및 이송을 담당하는 장치로서, 테스트를 위해 버퍼 셔틀 테이블(120)의 셔틀(121)에 로딩된 반도체 디바이스 패키지를 픽업하여 테스트 장치(100) 후방으로 이송한 뒤, 테스트 키트에 실장하거나, 테스트가 완료된 반도체 디바이스 패키지를 테스트 키트로부터 회수하여 버퍼 셔틀 테이블(120)의 셔틀(121)로 이송한다.The second loading unit 140 is a device responsible for loading/unloading and transferring the semiconductor device package between the buffer shuttle table 120 and the test chamber 150 , and is a shuttle 121 of the buffer shuttle table 120 for testing. ) is picked up and transported to the rear of the test apparatus 100 , then mounted in a test kit, or a semiconductor device package that has been tested is retrieved from the test kit and the shuttle 121 of the buffer shuttle table 120 . transfer to

테스트 챔버(150)는 반도체 디바이스 패키지의 실장 테스트를 수행하는 장치로 테스트 장치(100)의 후방에 구비되어 있으며, 하나의 테스트 장치 (100)에 다수가 구비되어 동시에 다수의 반도체 디바이스 패키지의 실장 테스트를 수행할 수 있다. 또한, 테스트 챔버(150)는 필요에 따라 테스트 장치 (100)에 추가로 더 포함될 수 있다.The test chamber 150 is an apparatus for performing a mounting test of a semiconductor device package, and is provided at the rear of the test apparatus 100 , and a plurality of test chambers 150 are provided in one test apparatus 100 to perform a mounting test of a plurality of semiconductor device packages at the same time. can be performed. In addition, the test chamber 150 may be further included in the test apparatus 100 if necessary.

테스트 챔버(150)는 DUT 블록(160) 및 챔버 블록(170)을 포함하여 구성될 수 있으며, 하나의 테스트 챔버(150)는 두 개 이상의 반도체 디바이스 패키지를 한번에 테스트할 수 있다.The test chamber 150 may include a DUT block 160 and a chamber block 170 , and one test chamber 150 may test two or more semiconductor device packages at once.

도 2는 도 1에 도시한 테스트 장치(100)를 위에서 바라본 모습 및 테스트 장치(100)의 각 구성 요소들의 동선을 도시한 도면이다.FIG. 2 is a view showing a top view of the test apparatus 100 shown in FIG. 1 and a movement line of each component of the test apparatus 100 .

도 2를 참조하면, 제1 적재부(130)는 트레이 스택커(110)와 버퍼 셔틀 테이블(120) 사이에서 동선(200)과 같이 전후좌우 방향으로 이동하면서 셔틀(121)에 반도체 디바이스 패키지를 로딩 및 언로딩 한다.Referring to FIG. 2 , the first loading unit 130 loads the semiconductor device package onto the shuttle 121 while moving in the forward, backward, left and right directions like the copper wire 200 between the tray stacker 110 and the buffer shuttle table 120 . loading and unloading.

버퍼 셔틀 테이블(120)의 셔틀(121)은 동선(210)과 같이 좌우 방향으로 이동하며 테스트 챔버(150)에서 테스트될 반도체 디바이스 패키지들을 로딩하여 이송하거나, 테스트가 완료된 반도체 디바이스 패키지들을 테스트 챔버(150)로부터 언로딩하여 이송한다.The shuttle 121 of the buffer shuttle table 120 moves in the left and right directions like the copper wire 210 to load and transport semiconductor device packages to be tested in the test chamber 150, or transfer the semiconductor device packages that have been tested to the test chamber ( 150) and unloaded.

제2 적재부(140)는 동선(220)과 같이 전후 방향으로 이동하며 버퍼 셔틀 테이블(120)과 테스트 챔버(150) 간에 반도체 디바이스 패키지의 로딩/언로딩 및 이송을 수행한다. 제2 적재부(140)는 셔틀(121)로부터 DUT 블록 단위 별로 반도체 디바이스 패키지를 픽업하여 DUT 블록에 비치된 테스트 키트에 로딩하고, 테스트가 종료된 반도체 디바이스 패키지를 다시 언로딩하여 셔틀(121)로 이송한다.The second loading unit 140 moves forward and backward like the copper wire 220 and performs loading/unloading and transfer of semiconductor device packages between the buffer shuttle table 120 and the test chamber 150 . The second loading unit 140 picks up the semiconductor device package for each DUT block from the shuttle 121 , loads it into a test kit provided in the DUT block, and unloads the semiconductor device package after the test is finished again to the shuttle 121 . transfer to

DUT 블록(160)은 테스트 키트에 테스트할 반도체 디바이스 패키지가 로딩된 상태로 동선(230)과 같이 좌우 방향으로 이동하여 테스트할 반도체 디바이스 패키지를 테스트 챔버(150) 이송하거나 테스트 완료 후에 회수한다.The DUT block 160 moves in the left-right direction like the copper wire 230 with the semiconductor device package to be tested loaded in the test kit to transfer the semiconductor device package to be tested to the test chamber 150 or retrieved after completion of the test.

도 3은 좌측 후면 쪽에서 바라본 테스트 장치(100)를 도시한 도면으로, 도면을 참조하면, 제2 적재부(140)는 갠트리 형태의 로봇으로 이동 레일(141) 및 픽업부(142)를 포함하여 구성될 수 있다. 이동 레일(141)은 테스트 장치(100)의 천장 가운데에서 전후 방향으로 설치되어 있으며, 픽업부(142)가 반도체 디바이스 패키지를 로딩/언로딩할 DUT 블록(160)의 상부로 이동하여 반도체 디바이스 패키지를 DUT 블록의(160)의 테스트 키트에 로딩/언로딩 한다. 도 3에서는 DUT 블록(160-1)은 로딩/언로딩을 위해 테스트 장치(100)의 가운데 부분으로 이동한 상태를 도시하고 있으며, DUT 블록(160-2)은 테스트 챔버(150) 내에 위치한 상태를 도시한다. 챔버 블록(170)은 제어부의 제어 명령에 의해 테스트 챔버(150) 내에서 위/아래 방향으로 이동하여 DUT 블록(160-2)을 가압하면서 반도체 디바이스 패키지의 실장 테스트를 수행한다.3 is a view showing the test apparatus 100 viewed from the left rear side. Referring to the drawings, the second loading unit 140 is a gantry-type robot including a moving rail 141 and a pickup unit 142 . can be configured. The moving rail 141 is installed in the front-rear direction from the center of the ceiling of the test apparatus 100 , and the pickup unit 142 moves to the upper portion of the DUT block 160 to load/unload the semiconductor device package to the semiconductor device package. is loaded/unloaded into the test kit of 160 of the DUT block. In FIG. 3 , the DUT block 160 - 1 is moved to the center of the test apparatus 100 for loading/unloading, and the DUT block 160 - 2 is located in the test chamber 150 . shows The chamber block 170 moves up/down in the test chamber 150 according to a control command from the controller to press the DUT block 160 - 2 to perform a mounting test of the semiconductor device package.

도 4는 본 발명의 실시 예에 따른 테스트 장치에 사용되는 DUT 블록(160) 및 테스트 키트(400)를 도시한 도면으로, 도 4(a)는 DUT 블록(160)의 일 예이고, 도 4(b)는 DUT 블록(160)에 장착된 테스트 키트(400) 중 하나를 확대하여 도시한 도면이다.4 is a view showing a DUT block 160 and a test kit 400 used in a test apparatus according to an embodiment of the present invention. FIG. 4 (a) is an example of the DUT block 160, FIG. (b) is an enlarged view of one of the test kits 400 mounted on the DUT block 160 .

도 4를 참조하면, DUT 블록(160)에는 적어도 두 개 이상의 테스트 키트(400)가 장착될 수 있으며, 본 발명의 실시 예에서는 도 4(a)에 도시한 바와 같이 16개의 테스트 키트(400)가 하나의 DUT 블록(160)에 구비되어 있는 16개의 베이스 보드에 장착되어 하나의 16-PARA DUT 블록을 구성할 수 있다. 베이스 보드를 포함하는 DUT 블록의 본체는 공용으로 사용되며, 베이스 보드에 장착되는 테스트 키트의 구성을 변경함으로써 DUT 블록(160)은 다양한 Application Processor(AP)의 환경에서 여러 종류의 메모리 등 다양한 반도체 디바이스 패키지를 테스트하는 데 사용될 수 있다. 한편, 도 1에 도시된 본 발명의 실시 예에 따른 테스트 장치(100)는 8 개의 테스트 챔버(150)가 구비되어 있으므로, 1회 테스트에 최대 128개의 반도체 디바이스 패키지를 동시에 테스트할 수 있으며, DUT 블록 및 챔버 블록을 확장하면 더 많은 반도체 디바이스 패키지를 동시에 테스트할 수 있다.Referring to FIG. 4 , at least two test kits 400 may be mounted on the DUT block 160 , and in an embodiment of the present invention, 16 test kits 400 as shown in FIG. 4( a ). may be mounted on 16 base boards provided in one DUT block 160 to constitute one 16-PARA DUT block. The main body of the DUT block including the base board is used in common, and by changing the configuration of the test kit mounted on the base board, the DUT block 160 can be used for various semiconductor devices such as various types of memories in the environment of various application processors (APs). It can be used to test packages. Meanwhile, since the test apparatus 100 according to the embodiment of the present invention shown in FIG. 1 is provided with eight test chambers 150, it is possible to simultaneously test up to 128 semiconductor device packages in one test, and the DUT Expanding the block and chamber blocks allows more semiconductor device packages to be tested simultaneously.

도 4(b)에 도시한 바와 같이, 개별 테스트 키트(400)는 테스트 보드(410), 테스트 보드 커버 프레임(420), 소켓 베이스(430), 디바이스 가이드(435), 테스트 키트의 교체를 위한 이젝터(440) 및 커넥터(450)를 포함하여 구성될 수 있다.As shown in FIG. 4( b ), the individual test kit 400 includes a test board 410 , a test board cover frame 420 , a socket base 430 , a device guide 435 , and a test kit for replacement. It may be configured to include an ejector 440 and a connector 450 .

테스트 보드(410)는 반도체 디바이스 패키지가 실제 구동되는 환경을 조성하기 위하여 다양한 AP들이 장착될 수 있다.The test board 410 may be equipped with various APs to create an environment in which the semiconductor device package is actually driven.

테스트 보드 커버 프레임(420)은 테스트 보드(410)를 덮어 내부의 AP 및 회로 등의 구성요소들을 보호하며, 구비되어 있는 이젝터(440)들은 테스트 키트(400)를 DUT 블록(160)의 베이스 보드에 탈부착하고, 테스트 보드 커버 프레임(420)과 테스트 보드(410)를 결합 또는 분리시킨다.The test board cover frame 420 covers the test board 410 to protect the internal AP and components such as circuits, and the provided ejectors 440 attach the test kit 400 to the base board of the DUT block 160 . is attached to and detached from, and the test board cover frame 420 and the test board 410 are coupled or separated.

소켓 베이스(430)는 가운데 부분에 디바이스 가이드(435)가 결합되어 있으며, 디바이스 가이드(435)의 가운데 부분에 테스트될 반도체 디바이스 패키지가 수납되는 안착 홈(460)이 형성되어 있으며, 소켓 베이스의 일부분에 반도체 디바이스 패키지가 전기적으로 접촉할 수 있는 컨택 회로가 형성되어 있다.The socket base 430 has a device guide 435 coupled to the center portion, and a seating groove 460 for receiving a semiconductor device package to be tested is formed in the center portion of the device guide 435 , and is a part of the socket base. A contact circuit to which the semiconductor device package can electrically contact is formed.

커넥터(450)는 테스트 키트(400)를 베이스 보드에 연결하고, 및 테스트 키트(400)에 네트워크와 전원을 연결한다.The connector 450 connects the test kit 400 to the base board, and connects a network and power to the test kit 400 .

따라서, 사용자는 다양한 AP를 구비한 테스트 키트(400)를 DUT 블록(160)에 장착함으로써, 다양한 AP 환경에서 반도체 디바이스 패키지의 정상 작동 여부를 테스트할 수 있다.Accordingly, the user can test whether the semiconductor device package operates normally in various AP environments by mounting the test kit 400 having various APs on the DUT block 160 .

도 5는 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170) 및 푸셔 모듈(500)을 도시한 도면으로, 도 5(a)는 챔버 블록(170)을 측면에서 바라본 단면을 도시하고 있고, 도 5(b)는 본 발명의 실시 예에 따른 챔버 블록(170)의 푸셔 모듈(500) 및 테스트 키트(400)를 도시한다.5 is a view showing a chamber block 170 and a pusher module 500 used in a test apparatus according to an embodiment of the present invention, FIG. 5 (a) is a cross-sectional view of the chamber block 170 from the side And, Figure 5 (b) shows the pusher module 500 and the test kit 400 of the chamber block 170 according to an embodiment of the present invention.

도 5를 참조하면, 챔버 블록(170)의 아래 부분, 즉, DUT 블록(160)을 대면하는 부분에는 DUT 블록(160) 상의 테스트 키트(400)에 대응되는 위치에 푸셔 모듈(500)이 구비되어 있으며, 챔버 블록(170)이 하강할 때, 푸셔 모듈(500)의 푸셔(510)가 테스트 키트(400)의 안착 홈(460)에 놓여있는 반도체 디바이스 패키지의 상부면을 가압하여 반도체 디바이스 패키지가 테스트 키트(400)의 컨택 회로에 전기적으로 연결되게 된다.Referring to FIG. 5 , a pusher module 500 is provided at a position corresponding to the test kit 400 on the DUT block 160 in the lower portion of the chamber block 170 , that is, in the portion facing the DUT block 160 . When the chamber block 170 descends, the pusher 510 of the pusher module 500 presses the upper surface of the semiconductor device package placed in the seating groove 460 of the test kit 400 to package the semiconductor device. is electrically connected to the contact circuit of the test kit 400 .

이때, 테스트 장치는 테스트 키트(400)를 통해서 실장된 반도체 디바이스 패키지에 테스트를 위한 전기신호를 전송하는 동시에, 푸셔(510)를 통해서 반도체 디바이스 패키지의 표면을 극저온의 상태로 만들어서 극저온의 상태에서도 반도체 디바이스 패키지가 정상적인 동작을 하는 지 테스트를 수행한다. 그러나, 기존의 챔버 블록 및 챔버 블록을 포함한 테스트 장치는 푸셔를 통해서 반도체 디바이스 패키지의 표면을 극저온으로 만들면, 대기 중에 존재하는 수분이 테스트 키트 또는 푸셔 모듈 전기 회로, 또는 반도체 디바이스 패키지의 컨택 회로 등에 응결되거나 결로가 발생하기 때문에 정확한 테스트 결과를 얻기 어려운 문제가 발생한다. 이러한 문제를 해결하기 위해서, 종래에는 테스트가 수행되는 공간에 건조 공기를 주입함으로써 결로나 응결을 방지해왔지만, 대기로부터 수분을 함유한 공기의 유입을 차단하지 못했기 때문에 전술한 문제점을 근본적으로 해결하지 못하였다.At this time, the test apparatus transmits an electric signal for testing to the mounted semiconductor device package through the test kit 400 , and at the same time makes the surface of the semiconductor device package in a cryogenic state through the pusher 510 to make the semiconductor device package in a cryogenic state. Test whether the device package operates normally. However, in the conventional chamber block and test apparatus including the chamber block, when the surface of the semiconductor device package is made cryogenic through the pusher, moisture present in the air condenses on the test kit or pusher module electrical circuit, or the contact circuit of the semiconductor device package, etc. or condensation occurs, so it is difficult to obtain accurate test results. To solve this problem, conventionally, condensation or condensation has been prevented by injecting dry air into the space where the test is performed, but the above-mentioned problems cannot be fundamentally solved because the inflow of moisture-containing air from the atmosphere cannot be blocked. couldn't

본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170)은 전술한 문제점을 해결하기 위하여, 실장 테스트를 수행할 때, 대기 중에 노출되는 공간을 대기로부터 완전히 차단하기 위하여, 도 6에 도시한 바와 같은 실링 유닛(sealing unit; 600)을 도입하였다.The chamber block 170 used in the test apparatus according to an embodiment of the present invention is shown in FIG. 6 to completely block a space exposed to the atmosphere from the atmosphere when performing a mounting test in order to solve the above-mentioned problems. A sealing unit 600 as described above was introduced.

도 6은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170) 및 DUT 블록(160)을 도시한 도면으로, 도 6(a)는 챔버 블록(170)을 위쪽에서 바라본 사시도를 도시하고, 도 6(b)는 챔버 블록(170)을 아래쪽에서 바라본 사시도를 도시하며, 도 6(c)는 챔버 블록(170)과 DUT 블록(160)이 테스트 직전의 정 위치에서 대기하고 있는 모습을 도시 한다.6 is a view showing a chamber block 170 and a DUT block 160 used in a test apparatus according to an embodiment of the present invention, FIG. 6 (a) is a perspective view of the chamber block 170 viewed from above And, Figure 6 (b) shows a perspective view of the chamber block 170 viewed from the bottom, Figure 6 (c) is a state that the chamber block 170 and the DUT block 160 is waiting at the correct position just before the test to show

도 6을 참조하면, 실링 유닛(600)은 네 개의 측벽을 가진 직육면체의 형상을 가지고 있어서, 챔버 블록(170)이 하강하여 그 내부의 푸셔 모듈(500)이 테스트 키트(400) 위의 반도체 디바이스 패키지를 가압할 때, 푸셔 모듈(500)의 푸셔부(510) 및 테스트 키트(400)를 둘러싼 채로 실링 유닛(600)의 밀착부가 DUT 블록(160)의 상면에 밀착함으로써, 푸셔부(510) 및 테스트 키트(400)가 위치하는 내부 공간을 밀폐시켜 수분을 포함하고 있는 대기 중의 공기가 내부 공간에 침투하는 것을 막을 수 있다. 상기 내부 공간은 직육면체 모양으로 상부면은 챔버 블록(170)의 하면, 하부면은 DUT 블록(160)의 상면, 네 개의 측면은 실링 유닛(600)의 측벽들로 구성된다.Referring to FIG. 6 , the sealing unit 600 has a rectangular parallelepiped shape having four sidewalls, so that the chamber block 170 is lowered and the pusher module 500 therein is a semiconductor device on the test kit 400 . When the package is pressed, the close contact portion of the sealing unit 600 is in close contact with the upper surface of the DUT block 160 while surrounding the pusher unit 510 of the pusher module 500 and the test kit 400, thereby the pusher unit 510 And by sealing the inner space in which the test kit 400 is located, it is possible to prevent air in the atmosphere containing moisture from penetrating into the inner space. The inner space has a rectangular parallelepiped shape, and the upper surface is the lower surface of the chamber block 170 , the lower surface is the upper surface of the DUT block 160 , and four side surfaces are sidewalls of the sealing unit 600 .

다시 말하면, 실링 유닛(600)은 상면과 하면이 오픈된 형태의 사각형의 틀 형상을 가지고 있으며, 챔버 블록(170)의 이동 방향으로 연장되어 있는 네 개의 측벽을 포함하며, 네 개의 측벽의 일단이 챔버 블록(170)의 하면에 연결되고, 챔버 블록(170)이 하강하여 푸셔 모듈(500)이 반도체 디바이스 패키지를 가압할 때, 네 개의 측벽의 타단이 DUT 블록(160)의 상면에 밀착하도록 구성되어 있다.In other words, the sealing unit 600 has a rectangular frame shape with an open upper surface and a lower surface, and includes four sidewalls extending in the moving direction of the chamber block 170 , and one end of the four sidewalls is It is connected to the lower surface of the chamber block 170 , and when the chamber block 170 descends and the pusher module 500 presses the semiconductor device package, the other ends of the four sidewalls are configured to be in close contact with the upper surface of the DUT block 160 . has been

또한, 챔버 블록(170)은 전술한 내부 공간으로 건조 공기를 유입하는 유입구(171)과 내부 공간의 공기를 외부로 유출하는 유출구(172)를 포함할 수 있으며, 밀폐 상태가 유지된 상태에서 내부 공간에 건조 공기를 유입시키고, 내부의 수분을 포함한 공기를 외부로 유출시킴으로써 밀폐 공간 내부의 건조 상태를 유지할 수 있다.In addition, the chamber block 170 may include an inlet 171 for introducing dry air into the above-described internal space and an outlet 172 for discharging the air from the internal space to the outside, and the interior in a sealed state is maintained. The dry state inside the closed space can be maintained by introducing dry air into the space and discharging the air containing moisture inside to the outside.

도 7은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170) 및 실링 유닛(600)의 부분 절개도를 도시한 것으로, 도 7(a)는 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170)을 측면에서 바라본 모습을 도시하고, 도 7(b)는 도 7(a)의 실링 유닛(600)의 부분 절개도로서 실링 유닛(600)의 측벽 부분을 절개한 상태를 도시한다.7 is a partial cutaway view of a chamber block 170 and a sealing unit 600 used in a test apparatus according to an embodiment of the present invention, and FIG. 7 (a) is a test apparatus according to an embodiment of the present invention. Shows a side view of the chamber block 170 used in FIG. 7 (b) is a partial cut-away view of the sealing unit 600 of FIG. show the status

도 8은 본 발명의 실시 예에 따른 테스트 장치에 사용되는 챔버 블록(170)이 DUT 블록(160)에 결합된 상태를 도시하는 것으로, 도 8은 챔버 블록(170)의 결합 가이드(171)가 DUT 블록(160)의 결합 홈(161)에 삽입된 상태를 도시하고 있으며, 반도체 디바이스 패키지의 테스트를 위한 푸셔의 가압이 완료된 상태를 나타내지는 않는다.8 shows a state in which the chamber block 170 used in the test apparatus according to an embodiment of the present invention is coupled to the DUT block 160, and FIG. 8 is a coupling guide 171 of the chamber block 170. The state of being inserted into the coupling groove 161 of the DUT block 160 is shown, and the state of pressing the pusher for testing the semiconductor device package is not shown.

도 6 내지 도 8을 참조하면, 본 발명의 실시 예에 따른 테스트 장치는 DUT 블록(160), 챔버 블록(170) 및 실링 유닛(600)을 포함하여 구성될 수 있다.6 to 8 , the test apparatus according to an embodiment of the present invention may include a DUT block 160 , a chamber block 170 , and a sealing unit 600 .

DUT 블록(160)은 전술한 바와 같이 테스트될 반도체 디바이스 패키지가 실장된 테스트 키트(400)를 수납할 수 있다.The DUT block 160 may accommodate the test kit 400 in which the semiconductor device package to be tested is mounted as described above.

챔버 블록(170)은 DUT 블록(160)의 상부에 배치되며, 테스트 키트(400) 상의 반도체 디바이스 패키지를 가압하는 푸셔 모듈(500)을 포함하고 있고, 반도체 디바이스 패키지의 가압을 위해 하부 방향, 즉 DUT 블록(160)의 방향으로 이동할 수 있다.The chamber block 170 is disposed on the DUT block 160 and includes a pusher module 500 for pressing the semiconductor device package on the test kit 400 in a downward direction, that is, for pressing the semiconductor device package. It can move in the direction of the DUT block 160 .

실링 유닛(600)은 일단이 챔버 블록(170)의 하면에 연결되며, 챔버 블록(170)이 하강하여 푸셔 모듈(500)이 반도체 디바이스 패키지를 가압할 때, 타단이 DUT 블록(160)의 상면에 밀착하고, 측벽들이 푸셔 모듈(500)의 푸셔부(510) 및 테스트 키트(400)를 둘러쌈으로써 푸셔부(510) 및 테스트 키트(400)가 위치하는 내부 공간을 밀폐시킬 수 있다.One end of the sealing unit 600 is connected to the lower surface of the chamber block 170 , and when the chamber block 170 descends and the pusher module 500 presses the semiconductor device package, the other end is the upper surface of the DUT block 160 . The inner space in which the pusher unit 510 and the test kit 400 are located can be sealed by closely adhering to the sidewalls and surrounding the pusher unit 510 and the test kit 400 of the pusher module 500 .

도 9는 도 8에서 부분 절개된 실링 유닛(600)의 S 부분을 확대하여 도시한다.FIG. 9 shows an enlarged portion S of the sealing unit 600 partially cut in FIG. 8 .

도 9를 참조하면, 실링 유닛(600)은 지지부(610), 실링부(620), 연결부(630) 및 적어도 하나의 탄성부재(640)를 포함하여 구성될 수 있다.Referring to FIG. 9 , the sealing unit 600 may include a support part 610 , a sealing part 620 , a connection part 630 , and at least one elastic member 640 .

지지부(610)는 일단이 챔버 블록(170)의 하면에 연결될 수 있다. 지지부(610)는 실링 유닛(600)의 네 개의 측벽을 이루므로 네 개의 측벽의 상부 끝 부분(직사형 모양을 나타냄)이 챔버 블록(170)의 하면에 밀착되게 연결되어, 연결 부분으로 외부의 공기가 유입되지 않도록 한다.One end of the support 610 may be connected to the lower surface of the chamber block 170 . Since the support 610 forms the four sidewalls of the sealing unit 600, the upper ends (representing a rectangular shape) of the four sidewalls are closely connected to the lower surface of the chamber block 170, and are connected to the outside as a connection part. Make sure no air gets in.

실링부(620)는 직사각형 형태의 일단이 지지부(610)의 직사각형 형태의 타단의 외측면을 둘러싸도록 마련되어 상하 방향으로 이동하도록 구성되고, 챔버 블록(170)이 하강하여 푸셔 모듈(500)로 하여금 테스트 키트(400) 위의 반도체 디바이스 패키지를 가압할 때, 직사각형 형태의 타단이 DUT 블록(160)의 상면에 기밀하게 밀착하도록 구성될 수 있다.The sealing part 620 is provided so that one end of the rectangular shape surrounds the outer surface of the other end of the rectangular shape of the support part 610 and is configured to move in the vertical direction, and the chamber block 170 descends to cause the pusher module 500 to move. When the semiconductor device package on the test kit 400 is pressed, the other end of the rectangular shape may be configured to tightly adhere to the upper surface of the DUT block 160 .

연결부(630)는 실링부(620)의 타단을 외부에서 감싸 실링부(620)의 타단의 내측면을 지지부(610)의 타단의 외측면에 밀착시키고, 실링부(620)의 타단을 수납하여, 실링부(620)가 그 이동 범위 내에서 슬라이딩하도록 수납할 수 있다. 즉, 연결부(630)는 실링부(620)가 그 이동 한계 범위 내에서 슬라이딩하면서 이동하도록 하되, 지지부(610)에서 이탈하지 않도록 지지부(610)에 연결할 수 있다. 사용자는 이러한 구조로 인해 실링부(620)가 마모되어도 연결부(630)를 해체하여 실이부(620)를 교체할 있으므로 유지보수를 용이하게 할 수 있다.The connection part 630 wraps the other end of the sealing part 620 from the outside so that the inner surface of the other end of the sealing part 620 is in close contact with the outer surface of the other end of the support part 610, and the other end of the sealing part 620 is accommodated. , the sealing part 620 can be accommodated to slide within its movement range. That is, the connection part 630 may be connected to the support part 610 so that the sealing part 620 moves while sliding within its movement limit range, but does not deviate from the support part 610 . Due to this structure, even if the sealing part 620 is worn out, the user can dismantle the connection part 630 to replace the sealing part 620 , so maintenance can be facilitated.

탄성부재(640)는 실링부(620)의 일단과 연결부(630) 사이에 위치하되, 실링부(620)의 일단을 따라 미리 정해진 위치에 배치되어 실링부(620)를 탄성적으로 지지할 수 있다. 따라서, 반도체 디바이스 패키지의 가압 테스트 시, 실링부(620)가 DUT 블록(160)의 상면에 밀착하여도 탄성부재(640)의 탄성 한계 내에서 실링부(620)가 상측으로 이동하면서 DUT 블록(160)의 상면과의 밀착 상태를 유지할 수 있으며, 테스트 키트를 교체하는 등으로 인해 DUT 블록(160)의 상면의 평탄 상태가 바뀌어도 DUT 블록(160)의 상면과의 밀착 상태를 유지할 수 있다.The elastic member 640 is positioned between one end of the sealing unit 620 and the connection unit 630, but is disposed at a predetermined position along one end of the sealing unit 620 to elastically support the sealing unit 620. have. Therefore, during the pressure test of the semiconductor device package, even when the sealing unit 620 is in close contact with the upper surface of the DUT block 160, the sealing unit 620 moves upward within the elastic limit of the elastic member 640 while the DUT block ( 160) can be maintained, and even if the flat state of the upper surface of the DUT block 160 is changed due to replacement of a test kit, the state in close contact with the upper surface of the DUT block 160 can be maintained.

실링부(620)는 지지부(610)의 타단의 외측면 및 연결부(630)의 내측면 사이에 위치하여 상하방향으로 슬라이딩하는 슬라이딩 블록(621) 및 일단(6221)이 슬라이딩 블록(621)의 일단(6211)에 연결되고, 타단(6222)에 실 링(seal ring; 624)을 수납하는 실 링 수납홈(623)이 형성되어 있는 실 링 바디(seal ring body; 622)를 포함할 수 있다.The sealing part 620 is positioned between the outer surface of the other end of the support part 610 and the inner surface of the connection part 630 and the sliding block 621 and one end 6221 sliding in the vertical direction are one end of the sliding block 621 . It may include a seal ring body (622) connected to the 6211, the other end (6222) of the seal ring receiving groove (623) for receiving the seal ring (seal ring; 624) is formed.

실 링(624)은 챔버 블록(170)이 하강하여 푸셔 모듈(500)이 반도체 디바이스 패키지를 가압할 때, 실링 유닛(600)의 타단을 상기 DUT 블록의 상면에 기밀하게 밀착시킬 수 있다.When the chamber block 170 descends and the pusher module 500 presses the semiconductor device package, the seal ring 624 may hermetically adhere the other end of the sealing unit 600 to the upper surface of the DUT block.

한편, 슬라이딩 블록(621)은 기밀 유지를 위해 테프론 소재로 형성될 수 있으며, 슬라이딩 블록(621)의 내측면과 지지부(610)의 타단의 외측면의 사이 및 슬라이딩 블록(621)의 외측면과 연결부(630)의 내측면의 사이에는 기밀 유지를 위해 테프론 소재의 가스켓(650)이 구비될 수 있다.On the other hand, the sliding block 621 may be formed of a Teflon material for airtight maintenance, between the inner surface of the sliding block 621 and the outer surface of the other end of the support unit 610 and the outer surface of the sliding block 621 and A gasket 650 made of Teflon material may be provided between the inner surfaces of the connection part 630 to maintain airtightness.

도 10은 본 발명의 실시 예에 따른 테스트 장치에서 실장 테스트가 수행될 때, 실링 유닛(600)의 작동 메커니즘을 도시하는 것으로, 도 10(a)는 가압 시, 챔버 블록(170)과 DUT 블록(160) 사이의 공간이 밀폐되기 전의 상태를 도시하고 도 10(b)는 가압이 완료되어 상기 공간이 밀폐된 상태를 도시한다.10 is a diagram illustrating an operation mechanism of the sealing unit 600 when a mounting test is performed in a test apparatus according to an embodiment of the present invention, and FIG. 10 (a) is a chamber block 170 and a DUT block when pressurized. Shows a state before the space between 160 is sealed, and Figure 10 (b) shows a state in which the pressurization is completed and the space is closed.

도 10을 참조하면, 도 10(a)와 같이 챔버 블록(170)과 DUT 블록(160) 사이의 공간이 밀폐되기 전에는 실링 유닛(600)과 DUT 블록(160)의 상면의 구조물(하부 COK; 1601) 사이의 틈(G)으로 수분을 포함하고 있는 외부의 공기가 유입되므로, 테스트 키트(400)의 테스트 보드 커버 프레임(420)과 소켓 베이스(430) 등이 외기에 노출되어 극저온 테스트 시에는 그 표면 또는 테스트 될 반도체 디바이스 패키지 등에 물방울이 맺히거나 결로가 발생할 수 있다. 도 10(b)와 같이 실장 테스트를 위해 챔버 블록(170)이 하부 방향의 이동 한계 지점까지 이동하였을 경우, 실링 유닛(600)의 슬라이딩 블록(621)이 용수철의 탄성 부재(640)에 의해 지지되면서 실 링(624)이 DUT 블록(160)의 상면의 구조물(하부 COK; 1601)에 밀착하게 되어, 내부 공간으로 외부의 공기가 유입하지 못하게 된다.Referring to FIG. 10, before the space between the chamber block 170 and the DUT block 160 is sealed as shown in FIG. 1601), since external air containing moisture flows in through the gap G, the test board cover frame 420 and socket base 430 of the test kit 400 are exposed to the outside air, Water droplets or condensation may form on the surface or the semiconductor device package to be tested. When the chamber block 170 is moved to the lower movement limit point for the mounting test as shown in FIG. 10( b ), the sliding block 621 of the sealing unit 600 is supported by the elastic member 640 of the spring. As the seal ring 624 is in close contact with the structure (lower COK; 1601) of the upper surface of the DUT block 160, external air is prevented from flowing into the internal space.

본 명세서에서 사용된 용어 "부"는(예를 들면, 제어부 등), 예를 들어, 하드웨어, 소프트웨어 또는 펌웨어(firmware) 중 하나 또는 둘 이상의 조합을 포함하는 단위(unit)를 의미할 수 있다. "부"는, 예를 들어, 유닛(unit), 로직(logic), 논리블록(logical block), 부품(component), 또는 회로(circuit) 등의 용어와 바꾸어 사용(interchangeably use)될 수 있다. "부"는, 일체로 구성된 부품의 최소 단위 또는 그 일부가 될 수 있다. "부"는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수도 있다. "부"는 기계적으로 또는 전자적으로 구현될 수 있다.As used herein, the term “unit” (eg, a control unit, etc.) may mean, for example, a unit including one or a combination of two or more of hardware, software, or firmware. The term “unit” may be used interchangeably with terms such as, for example, unit, logic, logical block, component, or circuit. A “part” may be a minimum unit of an integrally formed part or a part thereof. A “unit” may be a minimum unit or a part of performing one or more functions. “Part” may be implemented mechanically or electronically.

본 명세서에 사용된 용어 "하나"는 하나 또는 하나 이상으로 정의된다. 또한, 청구 범위에서 "적어도 하나" 및 "하나 이상"과 같은 도입 문구를 사용하는 것은, 동일한 청구항에 "적어도 하나" 및 "하나 이상"과 같은 도입 문구 및 "하나" 같은 불명료한 문구가 포함되어 있는 경우라 할지라도, 불명료한 문구 "하나"에 의한 다른 청구항 요소의 도입이 그러한 요소를 하나만을 포함하는 발명에 대해 그렇게 도입된 청구항 요소를 포함하는 임의의 특정 청구항을 제한한다는 것을 의미하는 것으로 해석되어서는 안된다.As used herein, the term “a” is defined as one or more than one. Also, the use of introductory phrases such as “at least one” and “one or more” in a claim includes introductory phrases such as “at least one” and “one or more” and an obscure phrase such as “a” in the same claim. Even if there is, the introduction of another claim element by the obfuscated phrase "a" shall be construed to mean to limit any particular claim containing the claim element so introduced, to an invention containing only one such element. shouldn't be

달리 명시하지 않는 한, "제1" 및 "제2"와 같은 용어는 그러한 용어가 설명하는 요소들을 임의로 구별하는 데 사용된다. 따라서, 이들 용어는 그러한 요소들의 시간적 또는 다른 우선 순위를 나타내도록 반드시 의도된 것은 아니며, 특정 수단이 서로 다른 청구항들에 열거되어 있다는 단순한 사실만으로 이러한 수단들의 조합이 유리하게 사용될 수 없다는 것을 나타내는 것은 아니다. 따라서, 이들 용어는 그러한 요소의 시간적 또는 다른 우선 순위를 나타내도록 반드시 의도되지는 않는다.Unless otherwise indicated, terms such as “first” and “second” are used to arbitrarily distinguish the elements described by such terms. Accordingly, these terms are not necessarily intended to indicate a temporal or other priority of such elements, and the mere fact that certain measures are recited in different claims does not indicate that a combination of these measures cannot be used to advantage. . Accordingly, these terms are not necessarily intended to indicate the temporal or other priorities of such elements.

또한, 상세한 설명 및 청구 범위에서의 "앞", "뒤", "꼭대기", "상부", "밑", "바닥", "위에", "아래" 등의 용어는 설명을 목적으로 사용되었지만 영구적인 상대적 위치를 설명하는 데 반드시 사용되는 것은 아니다. 그렇게 사용되는 용어는 본 명세서에 기술된 본 발명의 실시 예가 예를 들어 여기에 도시되거나 달리 설명된 것 외의 다른 방향으로 작동할 수 있도록 적절한 환경 하에서 상호 교환 가능하다는 것으로 이해된다.Also, in the description and claims, terms such as “front”, “back”, “top”, “top”, “bottom”, “bottom”, “above”, “below”, etc. have been used for descriptive purposes, but It is not necessarily used to describe a permanent relative position. It is understood that the terms so used are interchangeable under appropriate circumstances to enable the embodiments of the invention described herein to operate otherwise than, for example, as shown or otherwise described herein.

도시의 단순성 및 명료성을 위해, 도면들에 도시된 요소들(요소)은 반드시 일정한 비율로 그려진 것은 아니라는 것으로 이해될 것이다. 예를 들어, 일부 요소들의 치수는 명확성을 위해 다른 요소들에 비해 과장될 수 있다. 또한, 적절한 것으로 고려되는 경우, 참조 번호들은 대응되거나 유사한 요소들을 나타내기 위해 도면들 사이에서 반복될 수 있다.For simplicity and clarity of illustration, it will be understood that elements (elements) illustrated in the drawings are not necessarily drawn to scale. For example, the dimensions of some elements may be exaggerated relative to others for clarity. Also, where considered appropriate, reference numerals may be repeated among the figures to indicate corresponding or analogous elements.

동일한 기능을 달성하기 위한 구성 요소의 배열은 효과적으로 "관련"되어 원하는 기능이 달성된다. 따라서, 특정 기능성을 달성하기 위해 결합된 임의의 2 개의 구성 요소는 구조 또는 중개하는 구성 요소와 관계없이 원하는 기능이 달성되도록 서로 "관련"되는 것으로 간주될 수 있다. 마찬가지로 이와 같이 연관된 두 개의 구성 요소는 원하는 기능을 달성하기 위해 서로 "작동 가능하게 연결"되거나 "작동 가능하게 결합된" 것으로 간주될 수 있다.The arrangement of components to achieve the same function is effectively “related” such that the desired function is achieved. Thus, any two components combined to achieve a particular functionality may be considered "related" to each other so that the desired function is achieved, regardless of structure or intervening component. Likewise, two components thus associated may be considered “operably connected” or “operably coupled” to each other to achieve a desired function.

"X일 수 있다"는 문구는 조건 X가 충족될 수 있음을 나타낸다. 이 문구는 또한 조건 X가 충족되지 않을 수도 있음을 나타낸다. 예를 들어, 특정 구성 요소를 포함하는 시스템에 대한 참조는 시스템이 특정 구성 요소를 포함하지 않는 시나리오도 포함해야 한다. 예를 들어, 특정 동작을 포함하는 방법에 대한 참조는 해당 방법이 특정 구성 요소를 포함하지 않는 시나리오도 포함해야 한다. 그러나 또 다른 예를 들면, 특정 동작을 수행하도록 구성된 시스템에 대한 참조는 시스템이 특정 작업을 수행하도록 구성되지 않은 시나리오도 포함해야 한다.The phrase “may be X” indicates that condition X may be satisfied. This phrase also indicates that condition X may not be met. For example, a reference to a system that includes a particular component must also include a scenario in which the system does not contain the specific component. For example, a reference to a method that includes a particular action should also include a scenario in which the method does not include the particular component. As another example, however, references to a system configured to perform a specific action should also include scenarios in which the system is not configured to perform a specific action.

용어 "포함하는", "갖는", "구성된", "이루어진" 및 "본질적으로 이루어진"은 상호 교환적으로 사용된다. 예를 들어, 임의의 방법은 적어도 도면 및/또는 명세서에 포함된 동작을 포함할 수 있으며, 도면 및/또는 명세서에 포함된 동작만을 포함할 수 있다.The terms “comprising,” “having,” “consisting of,” “consisting of,” and “consisting essentially of,” are used interchangeably. For example, any method may include at least the acts contained in the drawings and/or the specification, and may include only the acts contained in the drawings and/or the specification.

이 명세서에 언급된 시스템, 장치 또는 디바이스는 적어도 하나의 하드웨어 구성 요소를 포함한다.A system, apparatus, or device referred to in this specification includes at least one hardware component.

본 명세서에 설명된 바와 같은 연결들은 예를 들어 중간 장치를 통해 각각의 노드, 유닛 또는 장치로부터 또는 각각의 노드, 유닛 또는 장치로 신호를 전송하기에 적합한 임의의 유형의 연결일 수 있다. 따라서, 묵시적으로 또는 달리 언급되지 않는 한, 연결은 예를 들어 직접 연결 또는 간접 연결일 수 있다. 연결은 단일 연결, 다수의 연결, 단방향 연결 또는 양방향 연결이라는 것을 참조하여 설명되거나 묘사될 수 있다. 그러나, 서로 다른 실시 예들은 연결의 구현을 변화시킬 수 있다. 예를 들어 양방향 연결이 아닌 별도의 단방향 연결을 사용할 수 있으며 그 반대의 경우도 가능할 수 있다. 또한, 다수의 연결은 복수의 신호를 순차적으로 또는 시간 다중화 방식으로 전송하는 단일 연결로 대체될 수 있다. 마찬가지로, 복수의 신호를 전송하는 단일 연결은 이러한 신호의 서브 세트를 전송하는 다양한 연결로 분리될 수 있다. 따라서 신호를 전송하기 위한 많은 옵션들이 존재한다.Connections as described herein may be any type of connection suitable for transmitting a signal to or from each node, unit or apparatus, for example via an intermediate apparatus. Thus, unless implied or otherwise stated, a connection may be, for example, a direct connection or an indirect connection. A connection may be described or depicted with reference to being a single connection, multiple connections, one-way connection, or two-way connection. However, different embodiments may change the implementation of the connection. For example, a separate one-way connection can be used rather than a two-way connection, and vice versa. In addition, a plurality of connections may be replaced with a single connection that transmits a plurality of signals sequentially or in a time multiplexing manner. Likewise, a single connection carrying multiple signals may be split into various connections carrying subsets of these signals. Therefore, many options exist for transmitting the signal.

청구항에서, 괄호 사이에 위치한 임의의 참조 부호는 청구항을 제한하는 것으로 해석되어서는 아니 된다. '포함하는'이라는 단어는 청구항에 나열된 요소들 또는 동작들의 존재를 배제하지 않는다.In the claims, any reference signs placed between parentheses shall not be construed as limiting the claim. The word 'comprising' does not exclude the presence of elements or acts listed in a claim.

이상에서 본 명세서의 기술에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명되었다. 여기서, 본 명세서 및 청구 범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. 본 발명의 범위는 본 명세서에 개시된 실시 예들로 한정되지 아니하고, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있다.In the above, preferred embodiments of the technology of the present specification have been described with reference to the accompanying drawings. Here, the terms or words used in the present specification and claims should not be construed as being limited to conventional or dictionary meanings, but should be interpreted as meanings and concepts consistent with the technical spirit of the present invention. The scope of the present invention is not limited to the embodiments disclosed herein, and the present invention may be modified, changed, or improved in various forms within the scope of the spirit and claims of the present invention.

100: 테스트 장치
110: 트레이 스택커 115: 트레이
120: 버퍼 셔틀 테이블 125: 셔틀
130: 제1 적재부 140: 제2 적재부
150: 테스트 챔버 160, 160-1, 160-2: DUT 블록
170: 챔버 블록
400: 테스트 키트 410: 테스트 보드
420: 테스트 보드 커버 프레임 430: 소켓 베이스
440: 이젝터 450: 커넥터
460: 안착 홈
500: 푸셔 모듈 510: 푸셔
520: 소켓 헤드 530: 푸셔 어댑터
600: 실링 유닛 610: 지지부
620: 실링부 630: 연결부
640: 탄성부재100: test device
110: tray stacker 115: tray
120: buffer shuttle table 125: shuttle
130: first loading unit 140: second loading unit
150: test chamber 160, 160-1, 160-2: DUT block
170: chamber block
400: test kit 410: test board
420: test board cover frame 430: socket base
440: ejector 450: connector
460: seating groove
500: pusher module 510: pusher
520: socket head 530: pusher adapter
600: sealing unit 610: support
620: sealing portion 630: connection portion
640: elastic member

Claims (9)

반도체 디바이스 패키지의 실장 테스트를 위한 테스트 키트를 수납하는 DUT 블록;
상기 DUT 블록의 상부에 배치되어 상기 DUT 블록 방향으로 이동할 때, 상기 테스트 키트 상의 반도체 디바이스 패키지를 가압하는 푸셔 모듈을 포함하는 챔버 블록; 및
일단이 상기 챔버 블록의 하면에 연결되며, 상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 타단이 상기 DUT 블록의 상면에 밀착하고, 측벽들이 상기 푸셔 모듈의 푸셔부 및 상기 테스트 키트를 둘러싸 상기 푸셔부 및 상기 테스트 키트가 위치하는 내부 공간을 밀폐시키는 실링 유닛(sealing unit);을 포함하고,
상기 실링 유닛은,
일단이 상기 챔버 블록의 하면에 연결되는 지지부;
상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 일단이 상기 DUT 블록의 상면에 기밀 밀착하고, 타단이 상기 지지부의 타단의 외측면을 둘러싸도록 마련되는 실링부;
상기 실링부의 타단을 외부에서 감싸 상기 실링부의 타단의 내측면을 상기 지지부의 타단의 외측면에 밀착시키고, 상기 실링부의 타단을 수납하여, 상기 실링부가 그 이동 범위 내에서 슬라이딩하도록 수납하는 연결부; 및
상기 실링부의 타단과 상기 연결부 사이에 위치하되, 상기 실링부의 타단을 따라 미리 정해진 위치에 배치되어 상기 실링부를 탄성적으로 지지하는 적어도 하나의 탄성부재;를 포함하는 반도체 디바이스 패키지의 실장 테스트 장치.a DUT block accommodating a test kit for mounting a semiconductor device package;
a chamber block disposed on the DUT block and including a pusher module for pressing the semiconductor device package on the test kit when moving in the direction of the DUT block; and
One end is connected to the lower surface of the chamber block, and when the chamber block descends and the pusher module presses the semiconductor device package, the other end is in close contact with the upper surface of the DUT block, and the sidewalls are the pusher part of the pusher module and A sealing unit enclosing the test kit and sealing the inner space in which the pusher part and the test kit are located; includes;
The sealing unit,
a support part having one end connected to a lower surface of the chamber block;
When the chamber block descends and the pusher module presses the semiconductor device package, one end is in close contact with the upper surface of the DUT block, and the other end is a sealing portion provided to surround the outer surface of the other end of the support portion;
a connection part that wraps the other end of the sealing part from the outside so that the inner surface of the other end of the sealing part is in close contact with the outer surface of the other end of the support part, the other end of the sealing part is accommodated, and the sealing part slides within its movement range; and
and at least one elastic member positioned between the other end of the sealing part and the connection part, and disposed at a predetermined position along the other end of the sealing part to elastically support the sealing part. 삭제delete 제1 항에 있어서, 상기 실링부는,
상기 지지부의 타단의 외측면 및 상기 연결부의 내측면 사이에 위치하여 상하방향으로 슬라이딩하는 슬라이딩 블록; 및
일단이 상기 슬라이딩 블록의 일단에 연결되고, 타단에 실 링(seal ring)을 수납하는 실 링 수납홈이 형성되어 있는 실 링 바디(seal ring body);를 포함하고,
상기 실 링(seal ring)은,
상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 상기 실링 유닛의 타단을 상기 DUT 블록의 상면에 기밀 밀착시키는 것을 특징으로 하는 반도체 디바이스 패키지의 실장 테스트 장치.According to claim 1, wherein the sealing portion,
a sliding block positioned between the outer surface of the other end of the support part and the inner surface of the connection part and sliding in the vertical direction; and
A seal ring body having one end connected to one end of the sliding block and having a seal ring receiving groove for accommodating a seal ring at the other end thereof;
The seal ring is
When the chamber block descends and the pusher module presses the semiconductor device package, the other end of the sealing unit is hermetically attached to the upper surface of the DUT block. 제3 항에 있어서,
상기 슬라이딩 블록은 테프론 소재로 형성되고,
상기 슬라이딩 블록의 내측면과 상기 지지부의 타단의 외측면의 사이, 및 상기 슬라이딩 블록의 외측면과 상기 연결부의 내측면의 사이에는 기밀 유지를 위해 테프론 소재의 가스켓이 구비되어 있는 것을 특징으로 하는 반도체 디바이스 패키지의 실장 테스트 장치.4. The method of claim 3,
The sliding block is formed of a Teflon material,
A Teflon gasket is provided between the inner surface of the sliding block and the outer surface of the other end of the support part and between the outer surface of the sliding block and the inner surface of the connection part for airtight maintenance. Device package implementation test equipment. 제1 항에 있어서, 상기 챔버 블록은,
상기 내부 공간으로 건조 공기를 유입하는 유입구; 및
상기 공간 내부의 공기를 외부로 유출하는 유출구;
를 포함하는 것을 특징으로 하는 반도체 디바이스 패키지의 실장 테스트 장치.According to claim 1, The chamber block,
an inlet for introducing dry air into the inner space; and
an outlet for discharging the air inside the space to the outside;
A mounting test apparatus for a semiconductor device package comprising a. 제1 항에 있어서, 상기 실링 유닛은,
상면과 하면이 오픈된 형태의 사각형의 틀 형상을 가지고,
상기 챔버 블록의 이동 방향으로 연장되어 있는 네 개의 측벽을 포함하며,
상기 네 개의 측벽의 일단이 상기 챔버 블록의 하면에 연결되고,
상기 챔버 블록이 하강하여 상기 푸셔 모듈이 상기 반도체 디바이스 패키지를 가압할 때, 상기 네 개의 측벽의 타단이 상기 DUT 블록의 상면에 밀착
하는 것을 특징으로 하는 반도체 디바이스 패키지의 실장 테스트 장치.According to claim 1, wherein the sealing unit,
It has a rectangular frame shape with an open top and bottom,
It includes four side walls extending in the moving direction of the chamber block,
One end of the four side walls is connected to the lower surface of the chamber block,
When the chamber block descends and the pusher module presses the semiconductor device package, the other ends of the four sidewalls are in close contact with the upper surface of the DUT block.
A mounting test apparatus for a semiconductor device package, characterized in that 삭제delete 삭제delete 삭제delete
KR1020210043471A 2021-04-02 2021-04-02 Semiconductor device package mounting test chamber block and aapratus including the same KR102363332B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210043471A KR102363332B1 (en) 2021-04-02 2021-04-02 Semiconductor device package mounting test chamber block and aapratus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210043471A KR102363332B1 (en) 2021-04-02 2021-04-02 Semiconductor device package mounting test chamber block and aapratus including the same

Publications (1)

Publication Number Publication Date
KR102363332B1 true KR102363332B1 (en) 2022-02-15

Family

ID=80325828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210043471A KR102363332B1 (en) 2021-04-02 2021-04-02 Semiconductor device package mounting test chamber block and aapratus including the same

Country Status (1)

Country Link
KR (1) KR102363332B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090098939A (en) 2008-03-15 2009-09-18 (주)테크윙 Semiconductor device test system and test handler
KR20150034230A (en) * 2012-07-02 2015-04-02 도쿄엘렉트론가부시키가이샤 Semiconductor inspection system and method for preventing condensation at interface part
KR101952722B1 (en) * 2017-09-12 2019-02-27 리노공업주식회사 A testing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090098939A (en) 2008-03-15 2009-09-18 (주)테크윙 Semiconductor device test system and test handler
KR20150034230A (en) * 2012-07-02 2015-04-02 도쿄엘렉트론가부시키가이샤 Semiconductor inspection system and method for preventing condensation at interface part
KR101952722B1 (en) * 2017-09-12 2019-02-27 리노공업주식회사 A testing device

Similar Documents

Publication Publication Date Title
US8207744B2 (en) Testing apparatus
US10823778B2 (en) Inspection system
US5227717A (en) Contact assembly for automatic test handler
US20170219629A1 (en) Wafer testing system and associated methods of use and manufacture
JP6655516B2 (en) Board inspection equipment
US11486924B2 (en) Inspection apparatus
WO2002046781A1 (en) Socket for electronic component test, and electronic component test apparatus using the socket
KR101228207B1 (en) Pushing apparatus for testing a semiconductor device and test handler including the same
KR102367037B1 (en) inspection system
JP2016095141A (en) Inspection unit for semiconductor device
KR101222505B1 (en) Socket guide, socket, pusher and electronic part testing device
KR102363332B1 (en) Semiconductor device package mounting test chamber block and aapratus including the same
KR101969214B1 (en) Semiconductor device pick-up module and apparatus testing semiconductor devices having the same
KR20160044975A (en) Semiconductor package test blade and semiconductor package test apparatus comprising the same
KR102339157B1 (en) Test socket for mounting test of semiconductor device package and test aapratus including the same
KR102286021B1 (en) Semiconductor device mounting test chamber and aapratus including the same
KR102496532B1 (en) Test apparatus for semiconductor package
TWI614821B (en) Systems and methods for generating and preserving vacuum between semiconductor wafer and wafer translator
KR102371540B1 (en) Apparatus for testing semiconductor devices
KR100660456B1 (en) Handler for testing semiconductor device
KR20140091797A (en) Insert for test handler
CN100362351C (en) Non-suction head type apparatus for taking and putting measured electronic elements
KR20030088289A (en) Carrier Module for Semiconductor Test Handler
KR100660455B1 (en) Handler for testing semiconductor device
KR20210051690A (en) Buffer tray and test handler including the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant