KR102356226B1 - Semiconductor device and Semiconductor device package - Google Patents
Semiconductor device and Semiconductor device package Download PDFInfo
- Publication number
- KR102356226B1 KR102356226B1 KR1020170074541A KR20170074541A KR102356226B1 KR 102356226 B1 KR102356226 B1 KR 102356226B1 KR 1020170074541 A KR1020170074541 A KR 1020170074541A KR 20170074541 A KR20170074541 A KR 20170074541A KR 102356226 B1 KR102356226 B1 KR 102356226B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- wavelength conversion
- semiconductor
- conversion layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
반도체소자는 기판 상에 제1 파장변환층과, 제1 파장변환층 상에 제1 반도체층과, 제1 반도체층 상에 활성층과, 활성층 상에 제2 반도체층과, 제1 반도체층과 전기적으로 연결되는 제1 전극과, 제2 반도체층과 전기적으로 연결되는 제2 전극을 포함한다.
활성층은 제1 파장 영역의 광을 발광할 수 있다. 제1 파장변환층은 서로 다른 2개의 반도체층으로 이루어질 수 있다. 제1 파장변환층은 활성층에서 생성된 제1 파장 영역의 광에 의해 제2 파장 영역의 광을 발광할 수 있다. 제1 파장 영역과 제2 파장 영역은 서로 상이할 수 있다. The semiconductor device includes a first wavelength conversion layer on a substrate, a first semiconductor layer on the first wavelength conversion layer, an active layer on the first semiconductor layer, a second semiconductor layer on the active layer, a first semiconductor layer and electrical It includes a first electrode connected to the , and a second electrode electrically connected to the second semiconductor layer.
The active layer may emit light in the first wavelength region. The first wavelength conversion layer may be formed of two different semiconductor layers. The first wavelength conversion layer may emit light of the second wavelength region by the light of the first wavelength region generated in the active layer. The first wavelength region and the second wavelength region may be different from each other.
Description
실시예는 반도체소자 및 반도체소자 패키지에 관한 것이다.The embodiment relates to a semiconductor device and a semiconductor device package.
GaN, AlGaN 등의 화합물 반도체 물질을 포함하는 반도체소자는 넓고 조정이 용이한 밴드갭 에너지를 가지는 등의 많은 장점을 가져서 발광소자, 수광소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound semiconductor material such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등과 같은 다양한 색을 구현할 수 있다. 발광소자는 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다. 이러한 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light may be implemented. In the light emitting device, efficient white light can be realized by using a fluorescent material or combining colors. These light emitting devices have advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.
이와 같은 발광소자를 이용하여 백색광을 얻기 위한 반도체소자 패키지가 활발하게 개발되고 있다.A semiconductor device package for obtaining white light using such a light emitting device is being actively developed.
종래의 반도체소자 패키지에서는 적색 발광소자와 녹색 발광소자 위에 적색 형광체를 포함하는 몰딩부재가 배치되어 백색광이 얻어진다.In a conventional semiconductor device package, a molding member including a red phosphor is disposed on the red light emitting device and the green light emitting device to obtain white light.
하지만, 종래의 반도체소자 패키지에서는 적색 발광소자와 녹색 발광소자가 차지하는 면적이 증가되어 반도체 소자 패키지의 사이즈가 증가되고, 적어도 2개의 발광소자가 사용되어야 하므로 제조 비용이 증가되며, 서로 수평적으로 배치되는 적색 발광소자와 녹색 발광소자 간의 혼색 문제가 발생된다. However, in the conventional semiconductor device package, the area occupied by the red light emitting device and the green light emitting device is increased to increase the size of the semiconductor device package, and since at least two light emitting devices must be used, the manufacturing cost is increased, and they are arranged horizontally with each other. There is a problem of color mixing between the red light emitting device and the green light emitting device.
또한, 종래의 반도체소자 패키지에서는 적색 발광소자와 녹색 발광소자가 개별적으로 구동되므로, 구동 제어가 복잡하고 소비전력이 증가되는 문제가 있다. In addition, in the conventional semiconductor device package, since the red light emitting device and the green light emitting device are individually driven, there is a problem in that driving control is complicated and power consumption is increased.
실시예는 적어도 2개의 컬러 광이 발광되어 사이즈를 최소화할 수 있는 반도체소자 및 반도체소자 패키지를 제공한다. The embodiment provides a semiconductor device and a semiconductor device package capable of minimizing a size by emitting at least two color lights.
실시예는 적어도 2개의 컬러 광이 발광되어 제조 비용을 감소시킬 수 있는 반도체소자 및 반도체소자 패키지를 제공한다.The embodiment provides a semiconductor device and a semiconductor device package capable of reducing manufacturing cost by emitting at least two color lights.
실시예는 적어도 2개의 컬러 광이 상하 방향에서 발광되어 혼색 발생을 최소화할 수 있는 반도체소자 및 반도체소자 패키지를 제공한다.The embodiment provides a semiconductor device and a semiconductor device package in which at least two color lights are emitted in a vertical direction to minimize color mixing.
실시예는 적어도 2개의 컬러 광이 발광되어 소비전력을 줄일 수 있는 반도체소자 및 반도체소자 패키지를 제공한다.The embodiment provides a semiconductor device and a semiconductor device package capable of reducing power consumption by emitting at least two color lights.
실시예에 따른 반도체소자는, 기판; 상기 기판 상에 제1 파장변환층; 상기 제1 파장변환층 상에 제1 반도체층; 상기 제1 반도체층 상에 활성층; 상기 활성층 상에 제2 반도체층; 상기 제1 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 반도체층과 전기적으로 연결되는 제2 전극;을 포함한다. A semiconductor device according to an embodiment includes a substrate; a first wavelength conversion layer on the substrate; a first semiconductor layer on the first wavelength conversion layer; an active layer on the first semiconductor layer; a second semiconductor layer on the active layer; a first electrode electrically connected to the first semiconductor layer; and a second electrode electrically connected to the second semiconductor layer.
상기 활성층은 제1 파장 영역의 광을 발광할 수 있다. The active layer may emit light in a first wavelength region.
상기 제1 파장변환층은 서로 다른 2개의 반도체층으로 이루어질 수 있다. The first wavelength conversion layer may be formed of two different semiconductor layers.
상기 제1 파장변환층은 상기 활성층에서 생성된 상기 제1 파장 영역의 광에 의해 제2 파장 영역의 광을 발광할 수 있다. The first wavelength conversion layer may emit light of a second wavelength region by the light of the first wavelength region generated by the active layer.
상기 제1 파장 영역과 상기 제2 파장 영역은 서로 상이할 수 있다. The first wavelength region and the second wavelength region may be different from each other.
실시예에 따른 반도체소자 패키지, 캐비티를 갖는 몸체; 상기 몸체 내에 제1 및 제2 리드프레임; 및 상기 반도체소자를 포함할 수 있다. A semiconductor device package according to an embodiment, a body having a cavity; first and second leadframes within the body; and the semiconductor device.
실시예에 따르면, 단일 반도체소자에서 예컨대 활성층을 포함하는 발광구조물에 의해 제1 파장 영역의 광이 전계 발광으로 생성되고, 파장변환층에 의해 제2 파장 영역의 광이 광 발광으로 생성될 수 있으므로, 제1 파장 영역의 광과 제2 파장 영역의 광을 각각 생성하는 반도체소자를 개별적으로 제조할 필요가 없어 제조 비용이 절감될 수 있다.According to an embodiment, in a single semiconductor device, for example, light of a first wavelength region may be generated as electroluminescence by a light emitting structure including an active layer, and light of a second wavelength region may be generated as photoluminescence by a wavelength conversion layer. , it is not necessary to separately manufacture the semiconductor device that generates the light of the first wavelength region and the light of the second wavelength region, respectively, so that the manufacturing cost can be reduced.
실시예에 따르면, 단일 반도체소자에서 예컨대 발광구조물에 의해 제1 파장 영역의 광이 전계 발광으로 생성되고, 파장변환층에 의해 제2 파장 영역의 광이 광 발광으로 생성될 수 있으므로, 상부에 위치된 발광구조물에서 생성된 제1 파장 영역의 광이 사방으로 방출되고, 그 중 일부 광이 하부 방향으로 진행되어 발광구조물의 활성층의 하부에 위치된 파장변환층에 의해 제2 파장 영역의 광으로 생성되므로, 제1 파장 영역의 광과 제2 파장 영역의 광의 혼색의 발생 가능성이 현저하게 줄어들 수 있다. According to the embodiment, in a single semiconductor device, for example, light of a first wavelength region may be generated as electroluminescence by a light emitting structure, and light of a second wavelength region may be generated as photoluminescence by a wavelength conversion layer, so it is located on the upper part The light of the first wavelength region generated by the light emitting structure is emitted in all directions, and some of the light proceeds in the downward direction and is generated as light of the second wavelength region by the wavelength conversion layer located under the active layer of the light emitting structure Therefore, the possibility of occurrence of a color mixture of the light of the first wavelength region and the light of the second wavelength region may be remarkably reduced.
실시예에 따르면, 제1 파장 영역의 광을 생성하는 발광구조물에만 전압이 인가되고 제2 파장 영역의 광을 생성하는 파장변환층은 전압이 인가될 필요가 없으므로, 소비전력이 줄어들 수 있다.According to an embodiment, a voltage is applied only to the light emitting structure that generates light in the first wavelength region and no voltage needs to be applied to the wavelength conversion layer that generates light in the second wavelength region, so power consumption can be reduced.
실시예에 따르면, 이와 같이 제조된 반도체소자가 반도체소자 패키지에 실장되는 경우, 반도체소자 패키지의 사이즈가 감소될 수 있다.According to an embodiment, when the semiconductor device manufactured as described above is mounted on the semiconductor device package, the size of the semiconductor device package may be reduced.
실시예에 따르면, 발광구조물을 성장할 때 파장변환층도 함께 성장할 수 있으므로, 별도로 형광체를 형성할 필요가 없어 공정이 단순하고 구조가 간단할 수 있다. According to the embodiment, since the wavelength conversion layer may be grown together when the light emitting structure is grown, there is no need to separately form a phosphor, and thus the process may be simple and the structure may be simple.
실시예에 따르면, 열에 강한 화합물 반도체 재질로 파장변환층이 형성되어, 종래의 녹색 형광체의 형성시 열에 의한 변형으로 인한 연색 지수(CRI: Color Rendering Index)가 저하되는 문제를 해소할 수 있다,According to the embodiment, the wavelength conversion layer is formed of a heat-resistant compound semiconductor material, so that it is possible to solve the problem of lowering the color rendering index (CRI) due to deformation due to heat when the conventional green phosphor is formed.
실시예에 따르면, 파장변환층의 도핑 농도를 높게 하여 파장변환층에서 생성되는 제1 파장 영역의 광의 세기를 증가시켜 줌으로써, 색재현율을 향상시킬 수 있다.According to an embodiment, by increasing the doping concentration of the wavelength conversion layer to increase the intensity of light in the first wavelength region generated in the wavelength conversion layer, color gamut may be improved.
실시예에 따르면, 제1 반도체층과 파장변환층 사이에 제4 반도체층을 배치하여 줌으로써, 파장변환층 아래로 흘러 발생되는 전류의 손실을 방지하여 줄 수 있다. According to the embodiment, by disposing the fourth semiconductor layer between the first semiconductor layer and the wavelength conversion layer, it is possible to prevent loss of current generated by flowing down the wavelength conversion layer.
실시예에 따르면, 제1 파장 영역의 광을 생성하는 활성층과 제2 및 제3 파장 영역의 광 각각을 생성하는 제1 및 제2 파장변환층을 배치하여 줌으로써, 예컨대 청색 광, 녹색 광 및 적색 광이 모두 발광되어 백색광 구현이 가능하므로, 반도체소자 패키지 제조시에 또 다른 컬러 광을 생성하기 위한 추가적인 재질이 포함되거나 추가적인 레이어(layer)가 포함되는 공정이 필요하지 않게 되어, 제조 비용을 절감하고 구조를 단순화하며, 또한 소비전력을 줄이고 구동 회로나 와이어와 같은 전기적인 연결 라인의 개수를 줄일 수 있다. According to an embodiment, by disposing an active layer for generating light in the first wavelength region and first and second wavelength conversion layers for generating light in the second and third wavelength regions, respectively, for example, blue light, green light, and red light. Since all light is emitted to realize white light, there is no need for a process including an additional material or an additional layer for generating another color light when manufacturing a semiconductor device package, thereby reducing manufacturing cost and It is possible to simplify the structure, reduce power consumption, and reduce the number of electrical connection lines such as driving circuits and wires.
도 1은 제1 실시예에 따른 반도체소자를 나타낸 도면이다.
도 2는 에너지 밴드 다이어그램을 나타낸 도면이다.
도 3는 파장변환층의 우물층의 도핑 농도에 따른 제2 파장 영역의 광의 세기를 나타낸다.
도 4는 실시예에 따른 수평형 반도체소자를 나타낸다.
도 5는 실시예에 따른 플립형 반도체소자를 나타낸다.
도 6은 제2 실시예에 따른 반도체소자를 나타낸 도면이다.
도 7은 제3 실시예에 따른 반도체소자를 나타낸 도면이다.
도 8은 실시예에 따른 수평형 반도체소자를 나타낸다.
도 9는 제4 실시예에 따른 반도체소자를 나타낸 도면이다.
도 10은 제5 실시예에 따른 반도체소자를 나타낸 도면이다.
도 11은 실시예에 따른 반도체소자 패키지를 나타낸 도면이다. 1 is a diagram illustrating a semiconductor device according to a first embodiment.
2 is a diagram illustrating an energy band diagram.
3 shows the intensity of light in the second wavelength region according to the doping concentration of the well layer of the wavelength conversion layer.
4 shows a horizontal type semiconductor device according to an embodiment.
5 shows a flip-type semiconductor device according to an embodiment.
6 is a diagram illustrating a semiconductor device according to a second embodiment.
7 is a diagram illustrating a semiconductor device according to a third embodiment.
8 shows a horizontal type semiconductor device according to an embodiment.
9 is a diagram illustrating a semiconductor device according to a fourth embodiment.
10 is a diagram illustrating a semiconductor device according to a fifth embodiment.
11 is a diagram illustrating a semiconductor device package according to an embodiment.
이하 상기의 과제를 해결하기 위한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments for solving the above problems will be described with reference to the accompanying drawings.
실시예의 설명에 있어서, 각 구성(element)이 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성이 서로 직접(directly)접촉되거나 하나 이상의 다른 구성이 상기 두 구성 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 구성을 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where each element is described as being formed on "on or under", under) includes both elements in which two elements are in direct contact with each other or in which one or more other elements are disposed between the two elements indirectly. In addition, when expressed as "up (up) or down (on or under)", the meaning of the downward direction as well as the upward direction based on one configuration may be included.
반도체소자는 발광소자, 수광소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 적어도 제1 반도체층과 활성층 및 제2 반도체층을 포함하는 발광구조물을 포함할 수 있다. 실시예에 따른 반도체소자는 발광소자일 수 있다. 발광소자는 제1 캐리어, 즉 전자와 제2 캐리어, 즉 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 밴드갭 에너지(Bandgap Energy)에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device, and both the light emitting device and the light receiving device may include a light emitting structure including at least a first semiconductor layer, an active layer, and a second semiconductor layer. The semiconductor device according to the embodiment may be a light emitting device. The light emitting device emits light by recombination of a first carrier, that is, an electron and a second carrier, that is, a hole, and the wavelength of this light is determined by the material's inherent bandgap energy. Accordingly, the emitted light may vary depending on the composition of the material.
발광소자 대신에 반도체 발광소자로 명명될 수도 있다.Instead of the light emitting device, it may be referred to as a semiconductor light emitting device.
이하에서는 다양한 실시예의 반도체소자를 설명한다.Hereinafter, semiconductor devices of various embodiments will be described.
(제1 실시예)(Example 1)
도 1은 제1 실시예에 따른 반도체소자를 나타낸 도면이다.1 is a diagram illustrating a semiconductor device according to a first embodiment.
도 1을 참조하면, 제1 실시예에 따른 반도체소자(10)는 기판(11), 발광구조물(13) 및 파장변환층(21)을 포함할 수 있다.Referring to FIG. 1 , the
발광구조물(13)은 전기적으로 인가되는 신호(전압), 즉 전계 발광에 의해 제1 파장 영역의 광을 생성하고, 파장변환층(21)은 제1 파장 영역의 광에 의하여 제2 파장 영역의 광을 생성할 수 있다. The
제1 파장 영역의 광은 예컨대, 대략 400nm 내지 대략 470nm 범위의 청색 광일 수 있지만, 이에 대해서는 한정하지 않는다. 제2 파장 영역의 광은 예컨대, 대략 500nm 내지 대략 560nm 범위의 녹색 광일 수 있지만, 이에 대해서는 한정하지 않는다. The light of the first wavelength region may be, for example, blue light in a range of about 400 nm to about 470 nm, but is not limited thereto. The light of the second wavelength region may be, for example, green light in a range of about 500 nm to about 560 nm, but is not limited thereto.
발광구조물(13)은 전압 인가에 의해 전류가 흘러야 제1 파장 영역의 광이 생성되고, 파장변환층(21)은 제1 파장 영역의 광이 흡수되어야 제2 파장 영역의 광이 생성될 수 있다. 즉, 제1 파장 영역의 광은 전압을 구동소스로 하여 생성되고, 제2 파장 영역의 광은 제1 파장 영역의 광을 구동소스로 하여 생성될 수 있다. The
따라서, 제1 파장 영역의 광을 생성하기 위해 발광구조물(13)에 전압이 인가될 수 있다. 발광구조물(13)에 인가된 전압에 의해 발광구조물 내에 전류가 흘러 이 전류에 따라 제1 파장 영역의 광이 생성될 수 있다. 이와 같이 생성된 제1 파장 영역의 광의 일부가 파장변환층(21)으로 흡수되는 경우, 제1 파장 영역의 광에 의해 제2 파장 영역의 광이 생성될 수 있다. Accordingly, a voltage may be applied to the
발광구조물(13)은 기판(11) 상에 배치될 수 있다. 파장변환층(21)은 기판(11)과 발광구조물 사이에 배치될 수 있다. 발광구조물(13)과 파장변환층(21)은 3-5족 또는 2-6족 화합물 반도체 물질을 포함할 수 있다.The
발광구조물(13)은 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 포함할 수 있다. The
제1 반도체층(15)은 기판(11) 상에 배치될 수 있다. The
기판(11)은 발광구조물(13)을 성장시키는 한편 발광구조물(13)을 지지하는 역할을 할 수 있다. 따라서, 기판(11)은 3-5족 또는 2-6족 화합물 반도체 물질의 성장에 적합한 물질로 형성되며, 발광구조물(13)과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있다. 예컨대, 기판(11)은 전도성 기판 또는 절연성 기판으로서, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.The
제1 반도체층(15)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1)의 화합물 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 반도체층(15)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, GaAs, AlGaAs, GaAsP GaP, InP, GaInP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The
제1 반도체층(15)은 대략 1㎛ 내지 대략 10㎛의 두께를 가질 수 있다. The
제1 반도체층(15)은 Si, Ge, Sn와 같은 n형 도펀트를 포함할 수 있다. 제1 반도체층(15)의 도핑 농도는 대략 1×1017cm-3 내지 대략 2×1019cm-3일 수 있다. 제1 반도체층(15)은 활성층(17)에 전자를 제공하여 줄 수 있다.The
활성층(17)은 제1 반도체층(15) 상에 배치될 수 있다. The
활성층(17)은 제1 파장 영역의 광을 생성할 수 있다. 이러한 제1 파장 영역의 광은 스스로 생성되지 않고, 제1 반도체층(15)과 제2 반도체층(19) 사이에 전압이 인가될 때 생성될 수 있다.The
즉, 활성층(17)은 제1 반도체층(15)을 통해서 주입되는 전자와 제2 반도체층(19)을 통해서 주입되는 정공이 서로 재결합(recombination)되어, 활성층(17)의 화합물 반도체 물질에 따른 밴드갭 에너지에 상응하는 파장 영역의 광을 방출할 수 있다. That is, in the
다시 말해, 활성층(17)은 제1 반도체층(15)과 제2 반도체층(19) 사이에 공급된 전기적 신호를 빛으로 변환하는 전계 발광(EL: Electro Luminescence)을 수행할 수 있다.In other words, the
활성층(17)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(17)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. The
우물층과 배리어층의 반복주기는 반도체소자(10)의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다. 우물층과 배리어층로 이루어지는 한 주기를 한 쌍(1 pair)이라고 정의할 때, 활성층(17)은 예컨대, 1쌍 내지 20쌍의 우물층과 배리어층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. Since the repetition period of the well layer and the barrier layer can be modified according to the characteristics of the
활성층(17)은 예를 들면, InGaN/InGaN, InGaN/GaN, InGaN/AlGaN과 같은 우물층과 배리어층을 포함할 수 있다. 도 2에 도시한 바와 같이, 배리어층의 밴드갭 에너지는 우물층의 밴드갭 에너지(Eg1)보다 클 수 있다.The
제1 파장 영역의 광은 활성층(17)의 우물층의 밴드갭 에너지(Eg1)에 의해 결정될 수 있다. 따라서, 활성층(17)의 우물층은 제1 파장 영역의 광에 상응하는 밴드갭 에너지를 갖는 화합물 반도체 물질을 포함할 수 있다. The light of the first wavelength region may be determined by the bandgap energy Eg1 of the well layer of the
우물층은 대략 1nm 내지 대략 10nm의 두께를 가지고, 배리어층은 대략 1nm 내지 대략 20nm의 두께를 가질 수 있다.The well layer may have a thickness of approximately 1 nm to approximately 10 nm, and the barrier layer may have a thickness of approximately 1 nm to approximately 20 nm.
활성층(17)은 도펀트를 포함하지 않을 수 있다.The
활성층(17)은 Si와 같은 n형 도펀트로 도핑될 수 있지만, 이에 대해서는 한정하지 않는다. 활성층(17)의 도핑 농도는 1×1017cm-3 내지 2×1019cm-3일 수 있다. 활성층(17)에 도핑되는 도펀트에 의해 활성층(17)의 스트레스가 완화되어 활성층(17)에서 생성되는 제1 파장 영역의 광의 효율이 향상될 수 있다. The
n형 도펀트는 활성층(17)의 우물층이 및/또는 배리어층에 포함될 수 있다.The n-type dopant may be included in the well layer and/or the barrier layer of the
제2 반도체층(19)은 활성층(17) 상에 배치될 수 있다.The
제2 반도체층(19)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화합물 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 반도체층(19)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, GaAs, AlGaAs, GaAsP GaP, InP, GaInP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The
제2 반도체층(19)은 대략 1㎛ 이하의 두께를 가질 수 있다. The
제2 반도체층(19)은 Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. 제2 반도체층(19)의 도핑 농도는 대략 1×1017cm-3 내지 대략 2×1019cm-3일 수 있다.The
제2 반도체층(19)은 활성층(17)에 정공을 제공하여 줄 수 있다.The
도시되지 않았지만, 전압이 공급되도록 하기 위해 제1 반도체층(15)과 제2 반도체층(19) 각각의 일부에 전압 인가를 위한 전극이 배치될 수 있다. Although not shown, an electrode for applying a voltage may be disposed in a portion of each of the
한편, 파장변환층(21)은 발광구조물(13)의 아래에 배치될 수 있다. 구체적으로, 파장변환층(21)은 발광구조물(13)의 제1 반도체층(15) 아래에 배치될 수 있다.Meanwhile, the
파장변환층(21)은 제2 파장 영역의 광을 생성할 수 있다. 이러한 제2 파장 영역의 광은 스스로 생성되지 않고, 제1 파장 영역의 광을 이용하여 생성될 수 있다.The
즉, 활성층(17)에서 생성된 제1 파장 영역의 광의 일부가 활성층(17)의 하부 방향으로 진행되어 파장변환층(21)에 의해 흡수될 수 있다. 이러한 경우, 상기 흡수된 제1 파장 영역의 광에 의해 파장변환층(21)의 우물층의 전자가 여기된 후 안정화되면서 제2 파장 영역의 광이 생성될 수 있다. 따라서, 파장변환층(21)은 제1 파장 영역의 광과 같은 광 신호를 빛으로 변환하는 광 발광(PL: Photo Luminescence)을 수행할 수 있다.That is, a portion of the light of the first wavelength region generated in the
파장변환층(21)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 파장변환층(21)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 우물층과 배리어층의 반복주기는 반도체소자(10)의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다. The
우물층과 배리어층로 이루어지는 한 주기를 한 쌍(1 pair)이라고 정의할 때, 파장변환층(21)은 예컨대, 1쌍 내지 20쌍의 우물층과 배리어층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. When a period composed of a well layer and a barrier layer is defined as a pair, the
파장변환층(21)은 예를 들면, InGaN/InGaN, InGaN/GaN, InGaN/AlGaN과 같은 우물층과 배리어층을 포함할 수 있다. 도 2에 도시한 바와 같이, 배리어층의 밴드갭 에너지는 우물층의 밴드갭 에너지(Eg2)보다 클 수 있다.The
제2 파장 영역의 광은 파장변환층(21)의 우물층의 밴드갭 에너지(Eg2)에 의해 결정될 수 있다. 따라서, 파장변환층(21)의 우물층은 제2 파장 영역의 광에 상응하는 밴드갭 에너지를 갖는 화합물 반도체 물질을 포함할 수 있다. Light in the second wavelength region may be determined by the bandgap energy Eg2 of the well layer of the
우물층은 대략 1nm 내지 대략 10nm의 두께를 가지고, 배리어층은 대략 1nm 내지 대략 20nm의 두께를 가질 수 있다.The well layer may have a thickness of approximately 1 nm to approximately 10 nm, and the barrier layer may have a thickness of approximately 1 nm to approximately 20 nm.
파장변환층(21)은 Si와 같은 n형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 파장변환층(21)의 도핑 농도는 1×1017cm-3 내지 2×1019cm-3일 수 있다. The
n형 도펀트는 파장변환층(21)의 우물층이 및/또는 배리어층에 포함될 수 있다.The n-type dopant may be included in the well layer and/or the barrier layer of the
파장변환층(21)에서 제2 파장 영역의 광이 생성되기 위해서는 제1 파장 영역의 광이 흡수되어야 한다. 파장변환층(21)에 제1 파장 영역의 광이 흡수되기 위해서는 제1 파장 영역의 광의 에너지(hν)가 파장변환층(21)의 우물층의 밴드갭 에너지(Eg2)보다 적어도 커야 한다. 제1 파장 영역의 광의 에너지(hν)는 활성층(17)의 우물층의 밴드갭 에너지(Eg1)에 상응하므로, 도 2에 도시한 바와 같이, 파장변환층(21)의 우물층의 밴드갭 에너지(Eg2)는 활성층(17)의 우물층의 밴드갭 에너지(Eg1)보다 작다. In order to generate light in the second wavelength region in the
파장 영역은 밴드갭 에너지에 반비례하므로, 상술한 바와 같이 발광구조물(13)의 활성층(17)에서 청색 광이 생성되는 경우, 활성층(17)의 우물층의 밴드갭 에너지(Eg1)보다 작은 밴드갭 에너지를 갖는 파장변환층(21)에서는 활성층(17)에서 생성된 청색 광의 파장 영역보다 큰 파장 영역을 갖는 녹색 광이 생성될 수 있다.Since the wavelength region is inversely proportional to the bandgap energy, when blue light is generated from the
한편, 제3 반도체층(23)이 기판(11)과 파장변환층(21) 사이에 배치될 수 있다. 제3 반도체층(23)은 기판(11) 상에 주기적인 우물층과 배리어층을 포함하는 파장변환층(21)을 용이하게 성장되도록 도와주는 역할을 할 수 있다. 즉, 기판(11) 상에 파장변환층(21)이 직접 성장되는 경우, 기판(11)과 파장변환층(21) 간의 격자 상수 차이로 파장변환층(21)에 전위(dislocation)이나 v피트(pit)와 같은 결합이 발생되며 막질도 저하될 수 있다. Meanwhile, the
제3 반도체층(23)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화합물 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제3 반도체층(23)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, GaAs, AlGaAs, GaAsP GaP, InP, GaInP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The
제3 반도체층(23)은 대략 1㎛ 내지 대략 10㎛의 두께를 가질 수 있다. The
제3 반도체층(23)은 제1 반도체층(15)와 동일한 도전형을 가질 수 있다. 예컨대, 제3 반도체층(23)은 Si, Ge, Sn와 같은 n형 도펀트를 포함할 수 있다. 제1 반도체층(15)의 도핑 농도는 대략 1×1017cm-3 내지 대략 2×1019cm-3일 수 있다.The
발광구조물(13)의 제1 반도체층(15)과 제2 반도체층(19)에 전압이 인가되는 경우, 제1 반도체층(15)뿐만 아니라 제3 반도체층(23)에도 전류가 흐르게 되어, 제1 반도체층(15)뿐만 아니라 제3 반도체층(23)의 전자도 활성층(17)으로 제공될 수도 있다. When a voltage is applied to the
한편, 도시되지 않았지만, 버퍼층이 기판(11)과 제3 반도체층(23) 사이에 배치될 수 있다. 버퍼층은 3-5족 또는 2-6족 화합물 반도체 물질을 포함할 수 있다.Meanwhile, although not shown, a buffer layer may be disposed between the
버퍼층은 기판(11)과 발광구조물(13) 사이의 격자 상수 차이를 완화시켜주는 역할을 할 수 있다. 격자 상수에 의해 기판(11)과 발광구조물(13) 사이의 격자 상수 차이가 완화되므로, 발광구조물(13)이 불량 없이 안정적으로 성장될 수 있다. The buffer layer may serve to alleviate a lattice constant difference between the
이상에서는, 발광구조물(13)에 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)이 포함되는 것으로 설명되었지만, 파장변환부(21) 아래에 배치된 제3 반도체층(23)도 발광구조물(13)에 포함될 수 있지만, 이에 대해서는 한정하지 않는다. In the above, it has been described that the
한편, 제3 반도체층(23)은 도펀트를 포함하지 않을 수 있다. 이러한 경우, 제3 반도체층(23)은 단순히 제3 반도체층으로 명명되고 발광구조물(13)에 포함되지 않을 수 있다. Meanwhile, the
제1 실시예의 반도체소자에 따르면, 단일 반도체소자에서 예컨대 발광구조물(13)에 의해 제1 파장 영역의 광이 전계 발광으로 생성되고, 파장변환층(21)에 의해 제2 파장 영역의 광이 광 발광으로 생성될 수 있으므로, 제1 파장 영역의 광과 제2 파장 영역의 광을 각각 생성하는 반도체소자를 개별적으로 제조할 필요가 없어 제조 비용이 절감될 수 있다.According to the semiconductor device of the first embodiment, in a single semiconductor device, for example, light of a first wavelength region is generated as electroluminescence by the
제1 실시예의 반도체소자에 따르면, 단일 반도체소자에서 예컨대 발광구조물(13)에 의해 제1 파장 영역의 광이 전계 발광으로 생성되고, 파장변환층(21)에 의해 제2 파장 영역의 광이 광 발광으로 생성될 수 있으므로, 상부에 위치된 발광구조물(13)에서 생성된 제1 파장 영역의 광이 사방으로 방출되고, 그 중 일부 광이 하부 방향으로 진행되어 발광구조물(13)의 활성층(17)의 하부에 위치된 파장변환층(21)에 의해 제2 파장 영역의 광으로 생성되므로, 제1 파장 영역의 광과 제2 파장 영역의 광의 혼색의 발생 가능성이 현저하게 줄어들 수 있다. According to the semiconductor device of the first embodiment, in a single semiconductor device, for example, light of a first wavelength region is generated as electroluminescence by the
제1 실시예의 반도체소자에 따르면, 제1 파장 영역의 광을 생성하는 발광구조물(13)에만 전압이 인가되고 제2 파장 영역의 광을 생성하는 파장변환층(21)은 전압이 인가될 필요가 없으므로, 소비전력이 줄어들 수 있다.According to the semiconductor device of the first embodiment, a voltage is applied only to the
제1 실시예의 반도체소자에 따르면, 이와 같이 제조된 반도체소자가 반도체소자 패키지에 실장되는 경우, 반도체소자 패키지의 사이즈가 감소될 수 있다.According to the semiconductor device of the first embodiment, when the manufactured semiconductor device is mounted on a semiconductor device package, the size of the semiconductor device package may be reduced.
제1 실시예의 반도체소자에 따르면, 발광구조물(13)을 성장할 때 파장변환층(21)도 함께 성장할 수 있으므로, 별도로 형광체를 형성할 필요가 없어 공정이 단순하고 구조가 간단할 수 있다. According to the semiconductor device of the first embodiment, when the
제1 실시예의 반도체소자에 따르면, 열에 강한 화합물 반도체 재질로 파장변환층(21)이 형성되어, 종래의 녹색 형광체의 형성시 열에 의한 변형으로 인한 연색 지수(CRI: Color Rendering Index)가 저하되는 문제를 해소할 수 있다,According to the semiconductor device of the first embodiment, the
한편, 도 3에 도시한 바와 같이, 제1 실시예에 따른 반도체소자(10)에서는 제1 파장영역의 광의 세기에 비해 제2 파장 영역의 광의 세기가 상대적으로 낮아, 색재현율이 저하될 수 있다.Meanwhile, as shown in FIG. 3 , in the
이러한 색재현율의 저하를 방지하기 위해, 파장변환층(21)의 도핑 농도를 비교적 높게 하여 줄 수 있다.In order to prevent such a decrease in color gamut, the doping concentration of the
도 3는 파장변환층의 도핑 농도에 따른 제2 파장 영역의 광의 세기를 나타낸다.3 shows the intensity of light in the second wavelength region according to the doping concentration of the wavelength conversion layer.
도 3에서, (a)는 파장변환층(21)에 도펀트가 포함되지 않는 경우이고, (b)는 파장변환층(21)의 도핑 농도가 1×1018cm-3인 경우이며, (c)는 파장변환층(21)의 도핑 농도가 5×1018cm-3인 경우이다.In FIG. 3, (a) is a case in which a dopant is not included in the
도 3에 도시한 바와 같이, 파장변환층(21)의 도핑 농도가 증가할수록 파장변환층(21)에서 생성되는 제2 파장 영역의 광의 세기가 증가됨을 알 수 있다.As shown in FIG. 3 , it can be seen that as the doping concentration of the
색재현율의 향상을 위해 파장변환층(21)의 도핑 농도는 대략 1×1018cm-3이상일 수 있지만, 이에 대해서는 한정하지 않는다.In order to improve color gamut, the doping concentration of the
한편, 파장변환층(21)은 발광구조물(13)의 활성층(17)으로부터 1㎛ 내지 10㎛의 범위로 이격될 수 있다. Meanwhile, the
파장변환층(21)과 발광구조물(13)의 활성층(17) 사이가 1㎛이하인 경우, 제1 반도체층(15)의 두께가 얇아져 제1 반도체층(15)에서 전류스프레딩이 잘 이루어지지 않아 제1 반도체층(15)의 전 영역에서 균일하게 전자가 활성층(17)으로 주입되지 않는다. 이에 따라, 활성층(17)의 전 영역에서 균일한 제1 파장 영역의 광이 생성되지 않게 된다. When the distance between the
파장변환층(21)과 발광구조물(13)의 활성층(17) 사이가 10㎛이상인 경우, 파장변환층(21)이 발광구조물(13)의 활성층(17)으로부터 멀리 떨어져 활성층(17)에서 생성된 제1 파장 영역의 광이 파장변환층(21)에 도달되기 어렵다. 이에 따라, 제2 파장 영역의 광이 용이하게 생성되지 않게 된다.When the distance between the
이상에서 설명되는 반도체소자(10)의 각 구성 요소, 즉 제3 반도체층(23), 파장변환층(21), 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)은 MOCVD 장비를 이용하여 순차적으로 성장될 수 있다. 즉, MOCVD(Metal Organic Chemical Vapor Deposition) 장비의 챔버 내에 기판(11)이 인입된 후, 기판(11) 상에 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제3 반도체층(23), 파장변환층(21), 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 순차적으로 성장될 수 있다. 제1 반도체층(15), 파장변환층(21) 및 제3반도체층(23)의 성장시 n형 도펀트가 도핑될 수 있다. 제2 반도체층(19)의 성장시 p형 도펀트가 도핑될 수 있다.Each component of the
이후 반도체소자(10)의 각 구성 요소가 모두 성장된 이후, 해당 기판(11)이 MOCVD 장비의 챔버로부터 인출될 수 있다. Thereafter, after each component of the
이상에서 설명된 MOCVD 장비 대신에 예컨대, CVD 장비(Chemical Vapor Deposition), PECVD 장비(Plasma-Enhanced Chemical Vapor Deposition), MBE 장비(Molecular Beam Epitaxy), HVPE 장비(Hydride Vapor Phase Epitaxy)가 반도체소자(10)의 성장에 사용될 수 있지만, 이에 대해서는 한정하지 않는다.Instead of the above-described MOCVD equipment, for example, CVD equipment (Chemical Vapor Deposition), PECVD equipment (Plasma-Enhanced Chemical Vapor Deposition), MBE equipment (Molecular Beam Epitaxy), HVPE equipment (Hydride Vapor Phase Epitaxy) is the semiconductor device 10 ), but is not limited thereto.
제1 실시예에 따른 반도체소자(10)는 수평형 반도체소자나 플립형 반도체소자로 제조될 수 있다. The
도 4는 실시예에 따른 수평형 반도체소자를 나타낸다.4 shows a horizontal type semiconductor device according to an embodiment.
실시예에 따른 수평형 반도체소자는 도 1에 도시된 제1 실시예에 따른 반도체소자(10)에 대한 후속 공정이 추가되어 제조될 수 있다.The horizontal semiconductor device according to the embodiment may be manufactured by adding a subsequent process to the
도 4를 참조하면, 도 1에 도시된 제1 실시예에 따른 반도체소자(10)가 마련되는 경우, 메사 에칭(mesa etching)이 수행되어 발광구조물(13)의 일부 영역이 제거될 수 있다. 즉, 메사 에칭에 의해 제2 반도체층(19), 활성층(17) 및 제1 반도체층(15) 각각의 가장자리 영역이 제거될 수 있다. 제1 반도체층(15)은 그 상부 일부가 제거되고 하부 일부는 제거되지 않는다. Referring to FIG. 4 , when the
이어서, 제2 반도체층(19) 상에 투명전극층(25)이 형성될 수 있다. 투명전극층(25)은 스퍼터(sputter) 장비를 이용하여 형성될 수 있지만, 이에 대해서는 한정하지 않는다. Subsequently, the
투명전극층(25)은 투명한 도전 물질을 포함할 수 있다. 투명전극층(25)은 제2 반도체층(19)과의 오믹 특성이 우수하고 전류 스프레딩 특성이 우수한 물질로 형성될 수 있다. 예컨대, 투명전극층(25)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The
투명전극층(25)이 먼저 형성된 후 메사 에칭이 수행될 수도 있다.After the
이어서, 메사에칭으로 식각된 제1 반도체층(15) 상에 제1 전극(27)이 형성되고, 투명전극층(25)의 일부 영역 상에 제2 전극(29)이 형성될 수 있다. 제1 전극(27) 및 제2 전극(29)은 도전성이 우수한 금속 물질로 형성될 수 있다. 제1 전극(27) 및 제2 전극(29) 각각은 적어도 하나 이상의 층을 포함할 수 있다. Subsequently, a
제1 전극(27)의 상면은 발광구조물(13)의 활성층(17)보다 낮게 위치되도록 형성됨으로써, 발광구조물(13)의 활성층(17)에서 생성되는 제1 파장 영역의 광이 활성층(17)의 측면으로 발광될 때 제1 전극(27)에 의해 반사되지 않게 될 수 있다.The upper surface of the
이와 달이, 제1 전극(27)의 상면은 발광구조물(13)의 활성층(17)보다 높게 위치되도록 형성됨으로써, 발광구조물(13)의 활성층(17)에서 생성되는 제1 파장 영역의 광이 활성층(17)의 측면에서 발광될 때, 제1 전극(27)의 측면에 의해 반사될 수 있다. This and the moon, the upper surface of the
도시되지 않았지만, 제2 전극(29)에 대응하는 투명전극층(25)과 제2 반도체층(19) 사이에 전류의 집중을 방지하기 위해 절연층이 형성될 수도 있지만, 이에 대해서는 한정하지 않는다. Although not shown, an insulating layer may be formed between the
이와 같이 제조된 실시예에 따른 수평형 반도체소자에서, 제1 및 제2 전극(27, 29)에 전압이 인가되는 경우, 제2 반도체층(19)과 제1 반도체층(15) 사이에 전류가 흐르게 되어, 제2 반도체층(19)에서의 정공과 제1 반도체층(15)에서의 전자가 활성층(17)으로 주입되고, 활성층(17)에서 상기 주입된 정공과 전자가 재결합되어 활성층(17)의 화합물 반도체 물질에 의해 형성된 우물층의 밴드갭 에너지(Eg1)에 상응하는 제1 파장 영역의 광이 생성될 수 있다. 즉, 활성층(17)에서는 재1 파장 영역의 광이 전기적으로 생성될 수 있다.In the horizontal semiconductor device according to the manufactured embodiment, when a voltage is applied to the first and
활성층(17)에서 생성된 제1 파장 영역의 광은 사방으로 방출될 수 있다. 제1 파장 영역의 광의 일부가 하부 방향으로 진행되어 파장변환층(21)에 도달될 수 있다. Light of the first wavelength region generated by the
파장변환층(21)의 우물층은 제1 파장 영역의 광의 에너지(hν)보다 작은 밴드갭 에너지(Eg2)를 갖는 화합물 반도체 물질로 형성될 수 있다. 이에 따라, 파장변환층(21)에 도달된 제1 파장 영역의 광은 파장변환층(21)에 의해 흡수되고, 이와 같이 흡수된 제1 파장 영역의 광에 의해 파장변환층(21)의 전자가 여기된 후 안정화되면서 파장변환층(21)의 우물층의 밴드갭 에너지에 상응하는 제2 파장 영역의 광이 생성될 수 있다. 파장변환층(21)에서는 제2 파장 영역의 광이 광 발광으로 생성될 수 있다. The well layer of the
상술한 바와 같이, 제1 파장 영역의 광은 전압을 소스로 하여 전압이 인가될 때 생성되는데 반해, 제2 파장 영역의 광은 제1 파장 영역의 광을 소스로 하여 제2 파장 영역의 광이 흡수될 때 생성될 수 있다. As described above, the light of the first wavelength region is generated when a voltage is applied by using the voltage as the source, whereas the light of the second wavelength region is the light of the second wavelength region using the light of the first wavelength region as the source. It can be formed when absorbed.
이상에서 같이, 실시예에 따른 수평형 반도체소자에서는 제1 및 제2 전극(27, 29)에 전압을 인가해 줌으로써, 활성층(17)에서 제1 파장 영역의 광이 생성되는 한편 파장변환층(21)에서 제2 파장 영역의 광이 생성되므로, 하나의 반도체소자에서 2개의 컬러 광이 생성될 수 있다.As described above, in the horizontal semiconductor device according to the embodiment, by applying a voltage to the first and
예컨대, 실시예에 따른 수평형 반도체소자 상에 적색 형광체를 포함하는 몰딩부재가 배치되는 반도체소자 패키지가 제조되는 경우, 반도체소자의 활성층(17)에서 청색 광이 전계 발광으로 생성되고, 파장변환층(21)에서 녹색 광이 광 발광으로 생성되며, 적색 형광체에서 적색 광이 광 발광으로 생성되어, 백색광이 얻어질 수 있다.For example, when a semiconductor device package in which a molding member including a red phosphor is disposed on the horizontal semiconductor device according to the embodiment is manufactured, blue light is generated by electroluminescence in the
따라서, 녹색광이 반도체소자에서 생성되므로, 몰딩부재에 별도로 녹색 형광체가 포함될 필요가 없어, 구조가 단순하고 비용이 절감되며 연색 지수의 저하가 방지될 수 있다. Therefore, since green light is generated in the semiconductor device, there is no need to separately include a green phosphor in the molding member, so that the structure is simple, the cost is reduced, and the deterioration of the color rendering index can be prevented.
도 5는 실시예에 따른 플립형 반도체소자를 나타낸다.5 shows a flip-type semiconductor device according to an embodiment.
실시예에 따른 플립형 반도체소자는 실시예에 따른 수평형 반도체소자에 형성된 투명전극층(25) 대신에 반사전극층(31)이 형성된 것을 제외하고는 실시예에 따른 수평형 반도체소자와 유사한 구조를 가질 수 있다.The flip-type semiconductor device according to the embodiment may have a structure similar to that of the horizontal semiconductor device according to the embodiment, except that the
즉, 제2 반도체층(19) 상에 반사전극층(31)이 형성될 수 있다. 반사전극층(31)은 반사 특성이 우수한 금속 물질을 포함할 수 있다.That is, the
이어서, 메사 에칭이 수행되어 발광구조물(13)의 일부 영역이 식각되고, 그 식각된 일부 영역, 즉 제1 반도체층(15) 상에 제1 전극(27)이 형성되고 반사전극층(31)의 일부 영역 상에 제2 전극(29)이 형성될 수 있다. Subsequently, mesa etching is performed to etch a partial region of the
먼저 메사 에칭이 수행된 후 반사전극층(31)이 형성될 수도 있다.First, after mesa etching is performed, the
이와 같이 제조된 실시예에 따른 플립형 반도체소자가 뒤집어진 후 리드프레임에 전기적으로 연결되어 반도체소자 패키지로 제조될 수 있다.After the flip-type semiconductor device according to the manufactured embodiment is turned over, it may be electrically connected to a lead frame to manufacture a semiconductor device package.
실시예에 따른 플립형 반도체소자에서는 기판(11)이 맨 위에 배치되고, 기판(11) 아래에 순차적으로 제3 반도체층(23), 파장변환층(21), 제1 반도체층(15), 활성층(17), 제2 반도체층(19) 및 반사전극층(31)이 배치될 수 있다.In the flip-type semiconductor device according to the embodiment, the
이러한 구조를 갖는 실시예에 따른 플립형 반도체소자에서는 발광구조물(13)의 활성층(17)이 파장변환층(21)의 아래에 배치될 수 있다. In the flip-type semiconductor device according to the embodiment having such a structure, the
전압 인가에 의해 발광구조물(13)의 활성층(17)에서 생성된 제1 파장 영역의 광이 사방으로 방출될 수 있다. 이러한 경우, 활성층(17)에서 생성된 제1 파장 영역의 광의 일부가 상부 방향으로 진행되어 파장변환층(21)에 의해 흡수되어 파장변환층(21)에서 제2 파장 영역의 광이 생성될 수 있다. 또한, 활성층(17)에서 생성된 제1 파장 영역의 광의 다른 일부가 하부 방향으로 진행되어 반사전극층(31)에 의해 상부 방향으로 반사될 수 있다. 이와 같이 반사된 제1 파장 영역의 광이 활성층(17)을 경유하여 파장변환층(21)으로 진행되어 제2 파장 영역의 광이 생성될 수 있다.Light of the first wavelength region generated in the
따라서, 실시예에 따른 플립형 반도체소자에 따르면, 파장변환층(21)에서 생성되는 제2 파장 영역의 광은 활성층(17)에서 생성되어 직접 도달된 제1 파장 영역의 광에 더해 활성층(17)에서 생성되어 반사전극층(31)에 의해 반사되어 도달된 제1 파장 영역의 광에 의해 생성되므로, 제2 파장 영역의 광의 세기가 더욱 증가되어, 색재현율이 향상될 수 있다.Therefore, according to the flip-type semiconductor device according to the embodiment, the light of the second wavelength region generated in the
한편, 도 5에 도시된 플립형 반도체소자에서 최상층의 기판(11)이 제거될 수 있다. 이와 같이 기판(11)이 제거됨으로써, 플립형 반도체소자의 두께를 최소화하여 줄 수 있고, 광이 기판(11)을 투과하면서 손실되는 광 손실이 방지되고, 광 효율이 향상될 수 있다. Meanwhile, in the flip-type semiconductor device shown in FIG. 5 , the
(제2 실시예)(Second embodiment)
도 6은 제2 실시예에 따른 반도체소자를 나타낸 도면이다.6 is a diagram illustrating a semiconductor device according to a second embodiment.
제2 실시예는 제4 반도체층(33)을 제외하고는 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 구조, 형상 또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략하기로 한다. 이하의 설명에서 생략된 부분은 제1 실시예의 설명으로부터 용이하게 이해될 수 있다.The second embodiment is the same as the first embodiment except for the
도 6을 참조하면, 제2 실시예에 따른 반도체소자(10A)는 파장변환층(21)과 파장변환층(21)의 일측 상에 배치되는 발광구조물(13)을 포함할 수 있다.Referring to FIG. 6 , the
발광구조물(13)은 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 포함할 수 있다. 파장변환층(21)의 타측 상에 제3 반도체층(23)이 배치될 수 있다. The
제4 반도체층(33)은 파장변환층(21)과 발광구조물(13) 사이에 배치될 수 있다. 구체적으로, 제4 반도체층(33)은 파장변환층(21)과 발광구조물(13)의 제1 반도체층(15) 사이에 배치될 수 있다.The
제4 반도체층(33)은 발광구조물(13)에 전압이 인가되는 경우, 전류가 파장변환층(21) 아래에 배치되는 제3 반도체층(23)에 흐르게 되어 전류 손실이 발생되는 것을 방지하여 줄 수 있다.When a voltage is applied to the
제4 반도체층(33)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화합물 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제4 반도체층(33)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, GaAs, AlGaAs, GaAsP GaP, InP, GaInP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The
제4 반도체층(33)은 대략 1㎛ 이하의 두께를 가질 수 있다. The
제4 반도체층(33)은 제2 반도체층(19)와 동일한 도전형을 가질 수 DT다. 예컨대, 제4 반도체층(33)은 Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 포함할 수 있다. 제4 반도체층(33)은 의 도핑 농도는 대략 1×1017cm-3 내지 대략 2×1019cm-3일 수 있다.The
제3 반도체층(23), 파장변환층(21), 제4 반도체층(33) 및 발광구조물(13)은 MOCVD 장비를 이용하여 기판(11) 상에서 성장될 수 있다. The
(제3 실시예)(Example 3)
도 7은 제3 실시예에 따른 반도체소자를 나타낸 도면이다.7 is a diagram illustrating a semiconductor device according to a third embodiment.
제3 실시예는 제3 파장 영역의 광을 생성하는 제2 파장변환층(35)을 제외하고는 제1 및 제2 실시예와 동일하다. 제3 실시예에서 제1 및 제2 실시예와 동일한 구조, 형상 또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략하기로 한다. 이하의 설명에서 생략된 부분은 제1 및 제2 실시예의 설명으로부터 용이하게 이해될 수 있다.The third embodiment is the same as the first and second embodiments except for the second
도 7을 참조하면, 제3 실시예에 따른 반도체소자(10B)는 발광구조물(13), 발광구조물(13)의 일측 상에 배치되는 제1 파장변환층(21) 및 발광구조물(13)의 타측 상에 배치되는 제2 파장변환층(35)을 포함할 수 있다. 제1 파장변환층(21)은 도 1 내지 도 6에 도시된 파장변환층일 수 있다. Referring to FIG. 7 , the
발광구조물(13)은 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 포함할 수 있다.The
구체적으로, 제1 파장변환층(21)은 발광구조물(13)의 제1 반도체층(15)의 아래에 배치될 수 있다. 제2 파장변환층(35)은 발광구조물(13)의 제2 반도체층(19)의 위에 배치될 수 있다. Specifically, the first
제3 실시예에 따른 반도체소자(10B)는 제1 파장변환층(21) 아래에 배치되는 제3 반도체층(23)을 더 포함할 수 있다.The
제3 반도체층(23), 제1 파장변환층(21), 발광구조물(13) 및 제2 파장변환층(35)은 MOCVD 장비를 이용하여 기판(11) 상에서 성장될 수 있다. The
제3 반도체층(23), 제1 파장변환층(21) 및 발광구조물(13)은 제1 및 제2 실시예에 따른 반도체소자(10, 10A)로부터 용이하게 이해될 수 있으므로, 상세한 설명은 생략한다.Since the
제2 파장변환층(35)은 제3 파장 영역의 광을 생성할 수 있다. 제3 파장 영역의 광은 대략 610nm 내지 대략 760nm의 범위의 적색 광일 수 있지만, 이에 대해서는 한정하지 않는다.The second
이러한 제3 파장 영역의 광은 스스로 생성되지 않고, 제1 파장 영역의 광을 이용하여 생성될 수 있다. 즉, 활성층(17)에서 생성된 제1 파장 영역의 광의 일부가 활성층(17)의 상부 방향으로 진행되어 제2 파장변환층(35)에 의해 흡수될 수 있다. 이러한 경우, 상기 흡수된 제1 파장 영역의 광에 의해 제3 파장 영역의 광이 생성될 수 있다. The light of the third wavelength region may not be generated by itself, but may be generated using the light of the first wavelength region. That is, a portion of the light of the first wavelength region generated by the
따라서, 제2 파장변환층(35)은 제1 파장 영역의 광과 같은 광 신호에 응답하여 또 다른 광, 즉 제3 파장 영역의 광으로 변환하는 광 발광(PL: Photo Luminescence)을 수행할 수 있다.Accordingly, the second
제2 파장변환층(35)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 제2 파장변환층(35)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 우물층과 배리어층의 반복주기는 반도체소자의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다. The second
우물층과 배리어층로 이루어지는 한 주기를 한 쌍(1 pair)이라고 정의할 때, 제2 파장변환층(35)은 대략 1쌍 내지 대략 20쌍의 우물층과 배리어층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. When a period composed of a well layer and a barrier layer is defined as a pair, the second
제2 파장변환층(35)은 예를 들면, InGaAlP/InGaAlP, InGaAlP/GaN, InGaAlP/InGaP, InGaP/InGaP와 같은 우물층과 배리어층을 포함할 수 있다. 제2 파장변환층(35)의 배리어층의 밴드갭 에너지는 우물층의 밴드갭 에너지(Eg3)보다 클 수 있다.The second
제3 파장 영역의 광은 제2 파장변환층(35)의 우물층의 밴드갭 에너지(Eg3)에 의해 결정될 수 있다. 따라서, 제2 파장변환층(35)의 우물층은 제3 파장 영역의 광에 상응하는 밴드갭 에너지(Eg3)을 갖는 화합물 반도체 물질을 포함할 수 있다. Light in the third wavelength region may be determined by the bandgap energy Eg3 of the well layer of the second
우물층은 대략 1nm 내지 대략 10nm의 두께를 가지고, 배리어층은 대략 1nm 내지 대략 20nm의 두께를 가질 수 있다.The well layer may have a thickness of approximately 1 nm to approximately 10 nm, and the barrier layer may have a thickness of approximately 1 nm to approximately 20 nm.
제2 파장변환층(35)은 도펀트를 포함하지 않을 수 있다.The second
제2 파장변환층(35)은 Si와 같은 n형 도펀트로 도핑될 수 있지만, 이에 대해서는 한정하지 않는다. 제2 파장변환층(35)의 도핑 농도는 1×1017cm-3 내지 2×1019cm-3일 수 있다. 이와 같이 도핑에 의해 제2 파장변환층(35)에서 생성되는 제3 파장 영역의 광의 세기가 증가될 수 있다.The second
n형 도펀트는 제2 파장변환층(35)의 우물층 및/또는 배리어층에 포함될 수 있다. The n-type dopant may be included in the well layer and/or the barrier layer of the second
제2 파장변환층(35)에서 제3 파장 영역의 광이 생성되기 위해서는 제1 파장 영역의 광이 흡수되어야 한다. 제2 파장변환층(35)에 제1 파장 영역의 광이 흡수되기 위해서는 제1 파장 영역의 광의 에너지(hν)가 제2 파장변환층(35)의 우물층의 밴드갭 에너지(Eg3)보다 적어도 커야 한다. 제1 파장 영역의 광의 에너지(hν)는 활성층(17)의 우물층의 밴드갭 에너지(Eg1)에 상응하므로, 제2 파장변환층(35)의 우물층의 밴드갭 에너지(Eg3)은 활성층(17)의 우물층의 밴드갭 에너지(Eg1)보다 작다. In order for the second
파장 영역은 밴드갭 에너지에 반비례하므로, 상술한 바와 같이 발광구조물(13)의 활성층(17)에서 청색 광이 생성되는 경우, 활성층(17)의 우물층의 밴드갭 에너지(Eg1)보다 작은 밴드갭 에너지(Eg3)을 갖는 제2 파장변환층(35)에서는 활성층(17)에서 생성된 청색 광의 파장 영역보다 큰 파장 영역을 갖는 적색 광이 생성될 수 있다.Since the wavelength region is inversely proportional to the band gap energy, as described above, when blue light is generated from the
아울러, 제2 파장변환층(35)의 우물층의 밴드갭 에너지(Eg3)은 제1 파장변환층(21)의 우물층의 밴드갭 에너지(Eg2)보다 작을 수 있다. 이러한 경우, 제1 파장변환층(21)에서 생성된 녹색 광의 파장 영역보다 큰 파장 영역을 갖는 적색 광이 생성될 수 있다. In addition, the bandgap energy Eg3 of the well layer of the second
정리하면, 발광구조물(13)의 제1 활성층(17)은 전기적 전압 인가에 의해 제1 파장 영역의 광을 전계 발광으로 생성할 수 있다. 발광구조물(13)의 아래에 배치되는 제1 파장변환층(21)은 제1 파장 영역의 광을 이용하여 제2 파장 영역의 광을 광 발광으로 생성할 수 있다. 발광구조물(13)의 위에 배치되는 제2 파장변환층(35)은 제1 파장 영역의 광을 이용하여 제3 파장 영역의 광을 광 발광으로 생성할 수 있다. In summary, the first
제1 파장 영역의 광은 예컨대, 대략 400nm 내지 대략 470nm 범위의 청색 광일 수 있지만, 이에 대해서는 한정하지 않는다. 제2 파장 영역의 광은 예컨대, 대략 500nm 내지 대략 560nm 범위의 녹색 광일 수 있지만, 이에 대해서는 한정하지 않는다. 제3 파장 영역의 광은 대략 610nm 내지 대략 760nm의 범위의 적색 광일 수 있지만, 이에 대해서는 한정하지 않는다.The light of the first wavelength region may be, for example, blue light in a range of about 400 nm to about 470 nm, but is not limited thereto. The light of the second wavelength region may be, for example, green light in a range of about 500 nm to about 560 nm, but is not limited thereto. The light of the third wavelength region may be red light in a range of approximately 610 nm to approximately 760 nm, but is not limited thereto.
제3 실시예의 반도체소자에 따른 반도체소자는 청색 광, 녹색 광 및 적색 광이 모두 발광되어 백색광 구현이 가능하므로, 반도체소자 패키지 제조시에 또 다른 컬러 광을 생성하기 위한 추가적인 재질이 포함되거나 추가적인 레이어(layer)가 포함되는 공정이 필요하지 않게 되어, 제조 비용을 절감하고 구조를 단순화할 수 있다. Since the semiconductor device according to the third embodiment emits all of blue light, green light, and red light to realize white light, an additional material for generating another color light is included or an additional layer is used when manufacturing a semiconductor device package. Since a process including a layer is not required, it is possible to reduce the manufacturing cost and simplify the structure.
제3 실시예의 반도체소자에 따른 반도체소자는 청색 광을 생성하기 위해서만 발광구조물(13)에 전안이 인가되며, 녹색 광이나 적색 광은 청색 광을 이용하여 생성되어 별도의 전압 인가가 필요하지 않게 되어 소비전력을 줄이고 구동 회로나 와이어와 같은 전기적인 연결 라인의 개수를 줄일 수 있다. In the semiconductor device according to the third embodiment, the entire eye is applied to the
한편, 제1 파장변환층(21)과 제2 파장변환층(35)은 서로 교환될 수 있다. 즉, 제1 파장변환층(21)의 위치에 제2 파장변환층(35)이 배치되고, 제2 파장변환층(35)의 위치에 제1 파장변환층(21)이 배치될 수 있다. 이러한 경우, 제1 파장변환층(21)은 발광구조물(13)의 위에 배치되고, 제2 파장변환층(35)은 발광구조물(13)의 아래에 배치될 수 있다. Meanwhile, the first
도 8은 실시예에 따른 수평형 반도체소자를 나타낸다. 즉, 도 8은 도 7에 도시된 제3 실시예에 따른 반도체소자(10B)를 이용하여 제조된 수평형 반도체소자를 도시한다. 8 shows a horizontal type semiconductor device according to an embodiment. That is, FIG. 8 shows a horizontal type semiconductor device manufactured using the
도 8에 도시한 바와 같이, 도 7에 도시된 제3 실시예에 따른 반도체소자(10B)를 1차적으로 메사에칭하여 제2 반도체층(19)의 일부가 노출될 수 있다. 이어서, 해당 반도체소자(10B)를 2차적으로 메사에칭하여 제1 반도체층(15)의 일부가 노출될 수 있다. 1차적인 메사에칭으로 인해 제2 파장변환층(35)의 가장자리가 부분적으로 제거될 수 있다. 2차적인 메사에칭으로 인해 제2 파장변환층(35), 제2 반도체층(19), 활성층(17) 및 제1 반도체층(15)의 가장자리가 부분적으로 제거될 수 있다. As shown in FIG. 8 , a portion of the
이어서, 상기 노출된 제1 반도체층(15)의 일부 영역 상에 제1 전극(27)이 형성되고, 상기 노출된 제2 반도체층(19)의 제2 반도체층의 일부 영역 상에 제2 전극(29)이 형성될 수 있다. Subsequently, a
이와 같이 제조된 실시예에 따른 수평형 반도체소자에서는 제1 및 제2 전극(27, 29)에 전기적으로 전압이 인가되는 경우, 이러한 전압에 의해 발광구조물(13) 내에 전류가 흐르게 되어 전자와 정공의 재결합에 의한 제1 파장 영역의 광이 생성될 수 있다. 이와 같이 생성된 제1 파장 영역의 광은 사방으로 방출될 수 있다. In the horizontal semiconductor device according to the manufactured embodiment, when a voltage is electrically applied to the first and
제1 파장 영역의 광의 일부는 하부 방향으로 진행되어 제1 파장변환층(21)에 흡수될 수 있다. 이러한 경우, 제1 파장변환층(21)은 상기 흡수된 제1 파장 영역의 광을 이용하여 제2 파장 영역의 광을 광 발광으로 생성할 수 있다.A portion of the light in the first wavelength region may be absorbed by the first
제1 파장 영역의 광의 다른 일부는 상부 방향으로 진행되어 제2 파장변환층(35)에 흡수될 수 있다. 이러한 경우, 제2 파장변환층(35)은 상기 흡수된 제1 파장 영역의 광을 이용하여 제3 파장 영역의 광을 광 발광으로 생성할 수 있다.Another portion of the light in the first wavelength region may be absorbed by the second
도 8에 도시된 수평형 반도체소자가 뒤집혀 반도체소자 패키지에 채택되는 경우, 플립형 반도체소자로 사용될 수 있다. 이러한 경우, 제2 파장변환층(35) 상에 반사전극층(31)이 추가적으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. When the horizontal type semiconductor device shown in FIG. 8 is turned over and adopted for a semiconductor device package, it may be used as a flip type semiconductor device. In this case, the
(제4 실시예)(Example 4)
도 9는 제4 실시예에 따른 반도체소자를 나타낸 도면이다.9 is a diagram illustrating a semiconductor device according to a fourth embodiment.
제4 실시예는 제2 파장변환층(37)이 발광구조물(13)의 아래에 배치되는 것을 제외하고는 제1 내지 제3 실시예와 동일하다. 제4 실시예에서 제1 내지 제3 실시예와 동일한 구조, 형상 또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략하기로 한다. 이하의 설명에서 생략된 부분은 제1 내지 제3 실시예의 설명으로부터 용이하게 이해될 수 있다.The fourth embodiment is the same as the first to third embodiments except that the second
도 9를 참조하면, 제4 실시예에 따른 반도체소자(10C)는 발광구조물(13), 발광구조물(13)의 일측 상에 배치되는 제1 파장변환층(21) 및 제2 파장변환층(37)을 포함할 수 있다. Referring to FIG. 9 , the
발광구조물(13)은 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 포함할 수 있다.The
제1 파장변환층(21)은 발광구조물(13)의 제1 반도체층(15)의 아래에 배치될 수 있다. 제2 파장변환층(37)은 제1 파장변환층(21)의 아래에 배치될 수 있다. The first
제4 실시예에 따른 반도체소자(10C)는 제2 파장변환층(37) 아래에 배치되는 제3 반도체층(23)을 더 포함할 수 있다.The
제3 반도체층(23), 제2 파장변환층(37), 제1 파장변환층(21) 및 발광구조물(13)은 MOCVD 장비를 이용하여 기판(11) 상에서 성장될 수 있다. The
정리하면, 발광구조물(13)의 제1 활성층(17)은 전기적 전압 인가에 의해 제1 파장 영역의 광을 생성하여 상기 생성된 제1 파장 영역의 광을 사방으로 방출시킬 수 있다. 상기 생성된 제1 파장 영역의 광의 일부는 아래 방향으로 진행되어 제1 파장변환부와 제2 파장변환부를 통과할 수 있다. 이러한 경우, 제1 파장변환부는 제1 파장 영역의 광을 흡수시켜 그 흡수된 제1 파장 영역의 광을 이용하여 제2 파장 영역의 광을 광 발광으로 생성할 수 있다. 제2 파장변환부는 제1 파장 영역의 광을 흡수시켜 그 흡수된 제1 파장 영역의 광을 이용하여 제3 파장 영역의 광을 광 발광으로 생성할 수 있다. In summary, the first
제4 실시예에 따른 반도체소자(10C)에 따르면, 제1 파장변환층(21)과 제2 파장변환층(37) 모두 발광구조물(13) 아래에 배치됨으로써, 발광구조물(13)에서 생성되는 제1 파장 영역의 광 중에서 하부 방향으로 진행되는 광이 제2 파장 영역의 광과 제3 파장 영역의 광을 생성하는데 사용될 수 있다. 나머지 제1 파장 영역의 광은 손실 없이 반도체소자의 외부로 방출될 수 있어 제1 파장 영역의 광의 손실을 최소화하여 색재현율 저하를 방지할 수 있다. According to the
한편, 도 9에 도시된 제4 실시예에 따른 반도체소자(10C)와 달리, 제2 파장변환층(37)이 발광구조물(13)의 제1 반도체층(15)의 아래에 배치되고, 제1 파장변환층(21)은 제2 파장변환층(37)의 아래에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 제3 반도체층(23)은 제1 파장변환층(21) 아래에 배치될 수 있다. On the other hand, unlike the
(제5 실시예)(Example 5)
도 10은 제5 실시예에 따른 반도체소자를 나타낸 도면이다.10 is a diagram illustrating a semiconductor device according to a fifth embodiment.
제5 실시예는 제1 파장변환층(21)과 제2 파장변환층(39)이 서로 간에 이격되는 것을 제외하고는 제1 내지 제4 실시예와 동일하다. 제5 실시예에서 제1 내지 제4 실시예와 동일한 구조, 형상 또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략하기로 한다. 이하의 설명에서 생략된 부분은 제1 내지 제4 실시예의 설명으로부터 용이하게 이해될 수 있다.The fifth embodiment is the same as the first to fourth embodiments except that the first
도 10을 참조하면, 제5 실시예에 따른 반도체소자(10D)는 발광구조물(13), 발광구조물(13)의 일측 상에 배치되는 제1 파장변환층(21) 및 제2 파장변환층(39)을 포함할 수 있다. Referring to FIG. 10 , a
발광구조물(13)은 제1 반도체층(15), 활성층(17) 및 제2 반도체층(19)을 포함할 수 있다.The
제1 파장변환층(21)은 발광구조물(13)의 제1 반도체층(15)의 아래에 배치될 수 있다. 제2 파장변환층(39)은 제1 파장변환층(21)의 아래에 배치될 수 있다. The first
제5 실시예에 따른 반도체소자(10D)는 제2 파장변환층(39) 아래에 배치되는 제3 반도체층(23)을 더 포함할 수 있다.The
또한, 제5 실시예에 따른 반도체소자(10D)는 제1 파장변환층(21)과 제2 파장변환층(39) 사이에 배치되는 제5 반도체층(41)을 더 포함할 수 있다. In addition, the
제5 반도체층(41)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화합물 반도체 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제5 반도체층(41)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, GaAs, AlGaAs, GaAsP GaP, InP, GaInP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The
제5 반도체층(41)은 대략 1㎛ 내지 대략 10㎛의 두께를 가질 수 있다. 제3 반도체층(23)의 두께는 제1 반도체층(15)의 두께 또는 제3 반도체층(23)의 두께보다 작을 수 있다. 제3 반도체층(23)의 두께는 제2 실시예의 제4 반도체층(33)의 두께와 동일하거나 클 수 있다. The
제5 반도체층(41)은 제1 반도체층(15) 또는 제3 반도체층(23)과 동일한 도전형을 가질 수 있다, 예컨대, 제5 반도체층(41)은 Si, Ge, Sn와 같은 n형 도펀트를 포함할 수 있다. 제5 반도체층(41)의 도핑 농도는 대략 1×1017cm-3 내지 대략 2×1019cm-3일 수 있다. 제5 반도체층(41)은 활성층(17)에 전자를 제공하여 줄 수 있다.The
제3 반도체층(23), 제2 파장변환층(39), 제5 반도체층(41), 제1 파장변환층(21) 및 발광구조물(13)은 MOCVD 장비를 이용하여 기판(11) 상에서 성장될 수 있다. The
제5 실시예에 따른 반도체소자(10D)에 따르면, 제1 파장변환층(21)과 제2 파장변환층(39)가 제5 반도체층(41)을 매개로 서로 이격되도록 배치됨으로써, 제1 파장변환층(21)에서 생성된 제2 파장 영역의 광과 제2 파장변환층(39)에서 생성되는 제3 파장 영역의 광 간의 혼색이나 간섭을 최소화할 수 있다. According to the
한편, 도 10에 도시된 제5 실시예에 따른 반도체소자(10D)와 달리, 제2 파장변환층(39)이 발광구조물(13)의 제1 반도체층(15)의 아래에 배치되고, 제1 파장변환층(21)은 제5 반도체층(41)의 아래에 배치될 수 있지만, 이에 대해서는 한정하지 않는다. On the other hand, unlike the
(반도체소자 패키지)(Semiconductor device package)
도 11은 실시예에 따른 반도체소자 패키지를 나타낸 도면이다. 11 is a diagram illustrating a semiconductor device package according to an embodiment.
도 11에 도시된 바와 같이, 실시예에 따른 반도체소자 패키지는 캐비티(cavity, 315)를 갖는 몸체(311), 몸체(311) 내에 배치된 제1 리드프레임(321) 및 제2 리드프레임(323), 반도체소자(100), 와이어들(331) 및 몰딩부재(341)를 포함할 수 있다.11 , the semiconductor device package according to the embodiment includes a
몸체(311)는 전도성 재질 또는 절연성 재질을 포함할 수 있다. 몸체(311)는 수지 재질, 실리콘 재질, 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 수지 재질은 폴리프탈아미드(PPA: Polyphthalamide) 또는 에폭시일 수 있다.The
몸체(311)는 상부가 개방되고, 측면과 바닥으로 이루어진 캐비티(315)를 갖는다. 캐비티(315)는 몸체(311)의 상면으로부터 오목한 컵(cup) 구조 또는 리세스(recess) 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. The
제1 리드프레임(321)은 캐비티(315)의 바닥 영역 중 제1 영역에 배치되며, 제2 리드프레임(323)은 캐비티(315)의 바닥 영역 중 제2 영역에 배치된다. 제1 리드프레임(321)과 제2 리드프레임(323)은 캐비티(315) 내에서 서로 이격될 수 있다. The
제1 및 제2 리드프레임(321, 323)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 제1 및 제2 리드프레임(321, 323)은 단일 금속층 또는 다층 금속층으로 형성될 수 있다. The first and
반도체소자(100)는 제1 및 제2 리드프레임(321, 223) 중 적어도 하나의 위에 배치될 수 있다. 반도체소자(100)는 예컨대, 제1 리드프레임(321) 위에 배치되고, 와이어(331)로 제1 및 제2 리드프레임(321, 223)과 연결된다. The
반도체소자(100)는 적어도 2개 이상의 파장 영역의 광을 발광할 수 있다. 반도체소자(100)는 3-5족 또는 2-6족의 화합물 반도체 물질을 포함할 수 있다. 반도체소자(100)는 도 1 내지 도 10의 기술적 특징을 채용할 수 있다.The
몸체(311)의 캐비티(315)에는 몰딩부재(341)가 배치될 수 있다. 몰딩부재(341)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함할 수 있다. 몰딩부재(341)는 단층 또는 다층으로 형성될 수 있다. A
몰딩부재(341)는 반도체소자(100) 상에서 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수도 있고 포함하지 않을 수도 있다.The
예컨대, 청색 광과 녹색 광이 생성되는 제1 내지 제2 실시예에 따른 반도체소자가 실시예 따른 반도체소자 패키지에 채택되는 경우, 몰딩부재(341)는 예컨대, 적색 형광체를 포함할 수 있다. 따라서, 반도체소자로부터 생성되는 청색 광 및 녹색 광 그리고 몰딩부재에 포함된 적색 형광체에 의해 파장 변환된 적색 광에 의해 백색 광이 얻어질 수 있다. For example, when the semiconductor device according to the first to second embodiments in which blue light and green light are generated is employed in the semiconductor device package according to the embodiment, the
예컨대, 청색 광, 녹색 광 및 적색 광 모두가 생성되는 제3 내지 제5 실시예에 따른 반도체소자가 실시예에 따른 반도체소자 패키지에 채택되는 경우, 몰딩부재(341)는 적색 형광체를 포함하지 않을 수 있다. 이러한 경우에도, 필요에 따라 몰딩부재는 적색 광을 제외한 다른 컬러 광을 생성하는 형광체를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.For example, when the semiconductor device according to the third to fifth embodiments in which all of blue light, green light, and red light are generated is adopted in the semiconductor device package according to the embodiment, the
몰딩부재(341)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The surface of the
몸체(311)의 상부에는 렌즈(미도시)가 더 형성될 수 있다. 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 반도체소자(100)가 방출하는 빛의 배광(light distribution)을 조절할 수 있다.A lens (not shown) may be further formed on the upper portion of the
반도체소자 패키지 내에는 보호소자(미도시)가 배치될 수 있다. 보호소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있다.A protection device (not shown) may be disposed in the semiconductor device package. The protection device may be implemented as a thyristor, a Zener diode, or a transient voltage suppression (TVS).
상술한 반도체소자 패키지는 예컨대 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다.The above-described semiconductor device package may be used, for example, as a light source of an image display device or a light source of a lighting device.
영상표시장치의 광원은 예컨대, 백라이트유닛을 포함할 수 있다. 백라이트유닛은 반도체소자 패키지의 배치 형태에 따라 에지(edge) 타입과 직하(direct) 타입으로 구분될 수 있다. 에지 타입에서는 반도체소자 패키지가 도광판의 측면 상에 배치될 수 있다. 직하 타입에서는 반도체소자 패키지가 디스플레이 패널의 아래에 배치될 수 있다. The light source of the image display device may include, for example, a backlight unit. The backlight unit may be classified into an edge type and a direct type according to the arrangement of the semiconductor device package. In the edge type, the semiconductor device package may be disposed on the side surface of the light guide plate. In the direct type, the semiconductor device package may be disposed under the display panel.
조명장치의 광원은 등기구, 벌브(bulb) 타입 램프, 이동 단말기의 광원을 포함할 수 있다. The light source of the lighting device may include a luminaire, a bulb-type lamp, and a light source of a mobile terminal.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment belongs are provided with several examples not illustrated above in the range that does not deviate from the essential characteristics of the embodiment. It can be seen that the transformation and application of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And the differences related to these modifications and applications should be interpreted as being included in the scope of the embodiments set forth in the appended claims.
10, 10A, 10B, 10C, 10D: 반도체소자
11: 기판
13: 발광구조물
15: 제1 반도체층
17: 활성층
19: 제2 반도체층
21: 파장변환층
23: 제3 반도체층
25: 투명전극층
27: 제1 전극
29: 제2 전극
31: 반사전극층
33: 제4 반도체층
35, 37, 39: 제2 파장변환층
41: 제5 반도체층10, 10A, 10B, 10C, 10D: semiconductor device
11: Substrate
13: light emitting structure
15: first semiconductor layer
17: active layer
19: second semiconductor layer
21: wavelength conversion layer
23: third semiconductor layer
25: transparent electrode layer
27: first electrode
29: second electrode
31: reflective electrode layer
33: fourth semiconductor layer
35, 37, 39: second wavelength conversion layer
41: fifth semiconductor layer
Claims (18)
상기 기판 상에 제1 파장변환층;
상기 제1 파장변환층 상에 제1 반도체층;
상기 제1 반도체층 상에 활성층;
상기 활성층 상에 제2 반도체층;
상기 제2 반도체층 상에 제2 파장변환층;
상기 제1 반도체층과 전기적으로 연결되는 제1 전극; 및
상기 제2 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,
상기 활성층은 제1 파장 영역의 청색 광을 발광하고,
상기 제1 파장변환층은 서로 다른 2개의 반도체층으로 이루어지며,
상기 제1 파장변환층은 상기 활성층에서 생성된 상기 청색 광에 의해 제2 파장 영역의 녹색 광을 발광하고,
상기 제2 파장변환층은 상기 활성층에서 생성된 상기 청색 광에 의해 제3 파장 영역의 적색 광을 생성하고,
상기 제2 파장변환층과 상기 제2 전극은 상기 제2 반도체층의 동일 면 상에 배치되는
반도체 소자.Board;
a first wavelength conversion layer on the substrate;
a first semiconductor layer on the first wavelength conversion layer;
an active layer on the first semiconductor layer;
a second semiconductor layer on the active layer;
a second wavelength conversion layer on the second semiconductor layer;
a first electrode electrically connected to the first semiconductor layer; and
a second electrode electrically connected to the second semiconductor layer; and
The active layer emits blue light in a first wavelength region,
The first wavelength conversion layer is made of two different semiconductor layers,
The first wavelength conversion layer emits green light in a second wavelength region by the blue light generated in the active layer,
The second wavelength conversion layer generates red light in a third wavelength region by the blue light generated in the active layer,
The second wavelength conversion layer and the second electrode are disposed on the same surface of the second semiconductor layer
semiconductor device.
상기 활성층은 서로 다른 2개의 반도체층으로 이루어지고,
상기 활성층과 상기 제1 파장변환층 각각의 상기 2개의 반도체층은 우물층과 배리어층을 포함하고,
상기 제1 파장변환층의 상기 우물층의 제2 밴드갭 에너지는 상기 활성층의 상기 우물층의 제1 밴드갭 에너지보다 작은 반도체소자.According to claim 1,
The active layer is made of two different semiconductor layers,
The two semiconductor layers of each of the active layer and the first wavelength conversion layer include a well layer and a barrier layer,
A second bandgap energy of the well layer of the first wavelength conversion layer is less than a first bandgap energy of the well layer of the active layer.
상기 기판과 상기 제1 파장변환층 사이에 제3 반도체층; 및
상기 제1 파장변환층과 상기 제1 반도체층 사이에 제4 반도체층; 을 더 포함하고,
상기 활성층, 상기 제1 파장변환층 및 상기 제2 파장변환층은 화합물 반도체 물질을 포함하며,
상기 제2 파장변환층은 상기 활성층에서 생성된 상기 청색 광에 의해 제3 파장 영역의 적색 광을 생성하는 반도체소자.3. The method of claim 2,
a third semiconductor layer between the substrate and the first wavelength conversion layer; and
a fourth semiconductor layer between the first wavelength conversion layer and the first semiconductor layer; further comprising,
The active layer, the first wavelength conversion layer, and the second wavelength conversion layer include a compound semiconductor material,
The second wavelength conversion layer is a semiconductor device that generates red light in a third wavelength region by the blue light generated in the active layer.
상기 제2 파장변환층의 우물층의 제3 밴드갭 에너지는 상기 활성층의 상기 우물층의 제1 밴드갭 에너지보다 작고 상기 제1 파장변환층의 상기 우물층의 제2 밴드갭 에너지보다 작은 반도체소자.4. The method of claim 3,
a third bandgap energy of the well layer of the second wavelength conversion layer is less than a first bandgap energy of the well layer of the active layer and less than a second bandgap energy of the well layer of the first wavelength conversion layer .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170074541A KR102356226B1 (en) | 2017-06-14 | 2017-06-14 | Semiconductor device and Semiconductor device package |
PCT/KR2018/006619 WO2018230916A1 (en) | 2017-06-14 | 2018-06-12 | Semiconductor device and semiconductor device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170074541A KR102356226B1 (en) | 2017-06-14 | 2017-06-14 | Semiconductor device and Semiconductor device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180136053A KR20180136053A (en) | 2018-12-24 |
KR102356226B1 true KR102356226B1 (en) | 2022-01-27 |
Family
ID=64660826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170074541A KR102356226B1 (en) | 2017-06-14 | 2017-06-14 | Semiconductor device and Semiconductor device package |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102356226B1 (en) |
WO (1) | WO2018230916A1 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100702740B1 (en) * | 1996-06-26 | 2007-04-03 | 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 | Light-emitting semiconductor component with luminescence conversion element |
EP1142033A1 (en) * | 1999-09-27 | 2001-10-10 | LumiLeds Lighting U.S., LLC | A light emitting diode device that produces white light by performing complete phosphor conversion |
KR100888438B1 (en) * | 2007-11-22 | 2009-03-11 | 삼성전기주식회사 | White light emitting diode and fabrication method thereof |
KR101603777B1 (en) * | 2009-04-16 | 2016-03-15 | 삼성전자주식회사 | White light emitting diode |
US8847198B2 (en) * | 2011-05-26 | 2014-09-30 | Micron Technology, Inc. | Light emitting devices with built-in chromaticity conversion and methods of manufacturing |
KR20170028200A (en) * | 2015-09-03 | 2017-03-13 | 서울바이오시스 주식회사 | Light emitting diode using recombination of deep level electron and method of fabricating the same |
-
2017
- 2017-06-14 KR KR1020170074541A patent/KR102356226B1/en active IP Right Grant
-
2018
- 2018-06-12 WO PCT/KR2018/006619 patent/WO2018230916A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20180136053A (en) | 2018-12-24 |
WO2018230916A1 (en) | 2018-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101778161B1 (en) | Light emitting device | |
KR102189129B1 (en) | Light emitting device module | |
KR20130022056A (en) | Light emitting device | |
KR20130013869A (en) | Light emitting device | |
KR20120111364A (en) | Light emitting device and light emitting device package | |
KR20130007169A (en) | Light emitting device | |
KR20120098349A (en) | Light emitting device | |
KR20120100056A (en) | Light emitting device | |
KR20170109899A (en) | Light emitting device and lighting apparatus | |
KR20130080300A (en) | Light emitting device | |
US10385266B2 (en) | Phosphor composition, light emitting element package comprising same, and lighting system | |
US20170324004A1 (en) | Light-emitting device and lighting system | |
KR20170082889A (en) | Light emitting device | |
US10510925B2 (en) | Light-emitting device and lighting system comprising same | |
KR102359824B1 (en) | Uv light emitting device and light emitting device package | |
KR102356226B1 (en) | Semiconductor device and Semiconductor device package | |
KR102400339B1 (en) | Semiconductor device and semiconductor device package | |
KR20130006846A (en) | Light emitting device | |
KR102075119B1 (en) | Light emitting device | |
KR20120046374A (en) | Light emitting device | |
KR102316095B1 (en) | Semiconductor device | |
KR102302320B1 (en) | Light emitting device | |
KR102199997B1 (en) | Light emitting device and light emitting device package | |
KR102034709B1 (en) | Light emitting device | |
KR20190013196A (en) | Semiconductor device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |