KR102348352B1 - Light-emitting device - Google Patents
Light-emitting device Download PDFInfo
- Publication number
- KR102348352B1 KR102348352B1 KR1020167027921A KR20167027921A KR102348352B1 KR 102348352 B1 KR102348352 B1 KR 102348352B1 KR 1020167027921 A KR1020167027921 A KR 1020167027921A KR 20167027921 A KR20167027921 A KR 20167027921A KR 102348352 B1 KR102348352 B1 KR 102348352B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode pad
- type
- light emitting
- type electrode
- chip body
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000000853 adhesive Substances 0.000 claims abstract description 40
- 230000001070 adhesive effect Effects 0.000 claims abstract description 40
- 239000002245 particle Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 15
- 230000001629 suppression Effects 0.000 abstract description 2
- 239000011550 stock solution Substances 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 14
- 239000010931 gold Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
- H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83444—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
Abstract
발광 소자(10)가, 기판(20) 상에 형성된 n형측, p형측 전극 패드(21, 22)에 이방성 도전 접착 페이스트(30)를 사용하여 범프리스로 플립 칩 실장해야 하는 발광 장치(100)에 있어서, 단락의 억제와 방열 효율의 향상이라는 두 가지 과제를 동시에 해결할 수 있게 한다. 발광 소자(10)가, 기판(20) 상에 형성된 n형측, p형측 전극 패드(21, 22)에 이방성 도전 접착 페이스트(30)를 사용하여 범프리스로 플립 칩 실장된 발광 장치(100)에 있어서, n형측, p형측 전극 패드(21, 22)의 폭을 발광 소자(10)의 폭과 동등 또는 그것보다도 좁게 한다.The light emitting device 100 in which the light emitting element 10 is to be flip-chip mounted using an anisotropic conductive adhesive paste 30 on the n-type and p-type electrode pads 21 and 22 formed on the substrate 20 in a bump-free manner. In this, it is possible to simultaneously solve the two problems of suppression of short circuit and improvement of heat dissipation efficiency. The light emitting device 10 is flip-chip mounted in a bumpless manner using an anisotropic conductive adhesive paste 30 on the n-type and p-type electrode pads 21 and 22 formed on the substrate 20 to the light emitting device 100 . In this case, the widths of the n-type and p-type electrode pads 21 and 22 are made equal to or narrower than the width of the light emitting element 10 .
Description
본 발명은 발광 다이오드(LED) 칩 등의 발광 소자가 이방성 도전 접착 페이스트에 의해 기판에 플립 칩 실장된 발광 장치에 관한 것이다.The present invention relates to a light emitting device in which a light emitting element such as a light emitting diode (LED) chip is flip-chip mounted on a substrate with an anisotropic conductive adhesive paste.
발광 다이오드(LED) 칩 등의 발광 소자를 기판에 실장할 경우, Au 와이어 본딩 공법에 비해, 광 취출 효율이나 방열 특성의 향상을 기대할 수 있는 플립 칩 공법이 널리 적용되게 되었다(특허문헌 1). 그런데, LED 칩 등의 발광 소자는 통상 대구경의 반도체 웨이퍼에 다수의 발광 소자를 만들어 넣은 후에 다이싱 공정에서 절단되어, 발광 소자인 반도체 칩이 되고 있으며, 도전 입자를 함유하는 이방성 도전 접착제가 반도체 칩의 측면에 부착되면, 도전 입자가 다수 모인 덩어리에 의해, 반도체층과 전극이 전기적으로 접속되어, 단락 불량이 발생한다는 문제가 있었다.When a light emitting device such as a light emitting diode (LED) chip is mounted on a substrate, compared to the Au wire bonding method, the flip chip method, which can be expected to improve light extraction efficiency and heat dissipation characteristics, has been widely applied (Patent Document 1). By the way, light emitting devices such as LED chips are usually cut in a dicing process after making a large number of light emitting devices on a large-diameter semiconductor wafer to become a semiconductor chip that is a light emitting device, and an anisotropic conductive adhesive containing conductive particles is a semiconductor chip When attached to the side surface of the conductive particles, there is a problem that the semiconductor layer and the electrode are electrically connected by the mass of the conductive particles, resulting in a short circuit failure.
이로 인해, 발광 소자 또는 기판에 범프를 형성해 두고, 플립 칩 실장을 함으로써, 단락의 발생을 방지하고 있었다. 구체적으로는, 도 3a(발광 장치의 평면도), 도 3b(도 3a의 A 방향에서 본 발광 장치의 측면도)에 도시하는 바와 같이, 발광 장치(110)의 칩 본체(131)의 이면의 n형측 소자 전극(111)과 p형측 소자 전극(112)을 각각, 금 범프 Bp가 형성된 기판(120) 표면의 n형측 전극 패드(121)와 p형측 전극 패드(122)에, 이방성 도전 접착 페이스트(130)를 통하여 열 압착함으로써 플립 칩 실장을 행하고 있다. 이 경우, n형측 전극 패드(121)의 폭 L1과 p형측 전극 패드(122)의 폭 L2는, 도통 신뢰성을 확보하기 위해, 칩 본체(131)의 폭 L0보다 크게 구성하고, 게다가, 비어져 나온 부분의 폭 L1a, L2a, L1b, L2b를 30㎛ 이상 50㎛ 이하 정도로 하는 것이 일반적이다.For this reason, the generation|occurrence|production of a short circuit was prevented by forming a bump in a light emitting element or a board|substrate, and performing flip-chip mounting. Specifically, as shown in Figs. 3A (a plan view of the light emitting device) and Fig. 3B (a side view of the light emitting device viewed from the direction A in Fig. 3A ), the n-type side of the back surface of the
그러나, 도 3a와 같이 범프를 사용하여 구성한 발광 장치의 경우, 단락을 억제할 수 있지만, 금 범프 형성 비용이 매우 높고, 또한 광과 열을 발하는 발광 소자의 발광층과 기판의 거리가 이격되기 때문에, 방열 특성이 저하(환언하면, 열저항이 증대)된다는 문제가 있었다. 이로 인해, 발광 장치를 범프리스(bumpless) 구조로 하는 것도 생각할 수 있는데, 금 범프 형성 비용이 불필요하게 된다는 이점과 방열 특성이 향상된다는 이점이 있지만, 종전대로 단락이 발생하는 것이 염려된다. 이와 같이, 단락의 억제와 방열 특성의 향상이라는 두 가지 과제를 동시에 해결한, 범프리스 구조의 발광 장치가 요구되고 있는 것이 현 상황이다.However, in the case of a light emitting device constructed using bumps as shown in FIG. 3A, although short circuits can be suppressed, the cost of forming gold bumps is very high, and the distance between the light emitting layer and the substrate of the light emitting device that emits light and heat is spaced apart, There was a problem that the heat dissipation characteristics were lowered (in other words, the heat resistance was increased). For this reason, it is also conceivable that the light emitting device has a bumpless structure, which has the advantage that the cost of forming gold bumps becomes unnecessary and the heat dissipation characteristic is improved. As described above, the current situation is that there is a demand for a light emitting device having a bumpless structure that simultaneously solves the two problems of suppression of short circuit and improvement of heat dissipation characteristics.
본 발명의 목적은 종래 기술의 문제점을 해결하고자 하는 것이며, 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장되어야 하는 발광 장치에 있어서, 단락의 억제와 방열 특성의 향상이라는 두 가지 과제를 동시에 해결할 수 있도록 하는 것이다.An object of the present invention is to solve the problems of the prior art. The goal is to solve the two problems of improving heat dissipation characteristics at the same time.
본 발명자들은, 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 발광 장치에 있어서, 기판 상의 전극 패드의 폭을 발광 소자의 폭과 동등 또는 그것보다도 좁게 함으로써, 기판 상의 전극 패드와 발광 소자와의 사이로부터 비어져 나온 이방성 도전 접착 페이스트가, 전극 패드와 발광 소자와의 간극보다도 넓은 발광 소자와 기판 표면과의 간극에 유지되므로, P층과 N층의 사이를 단락해 버리는 것을 방지할 수 있고, 게다가 범프리스로 플립 칩 실장된 것이기 때문에 제조 비용을 압축할 수 있으며, 또한 방열 특성을 향상(열저항을 저감)시킬 수 있음을 알아내어, 본 발명을 완성시키기에 이르렀다.The present inventors have found that in a light emitting device in which a light emitting element is flip-chip mounted on an electrode pad formed on a substrate in a bumpless manner using an anisotropic conductive adhesive paste, the width of the electrode pad on the substrate is equal to or greater than that of the light emitting element. By narrowing, the anisotropic conductive adhesive paste protruding from between the electrode pad and the light emitting element on the substrate is held in the gap between the light emitting element and the substrate surface wider than the gap between the electrode pad and the light emitting element, so the P layer and the N layer It is possible to prevent short-circuiting between the came to complete.
즉, 본 발명은 반도체의 칩 본체를 갖는 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 발광 장치이며, 전극 패드의 폭이 상기 칩 본체의 폭과 동등 또는 그것보다도 좁은 것을 특징으로 하는 발광 장치이다.That is, the present invention is a light emitting device in which a light emitting element having a semiconductor chip body is flip-chip mounted using an anisotropic conductive adhesive paste on an electrode pad formed on a substrate in a bumpless manner, wherein the width of the electrode pad is the width of the chip body It is a light emitting device characterized in that it is equal to or narrower than that.
또한, 본 발명은 발광 장치이며, 상기 칩 본체가 발광 다이오드 칩인 발광 장치이다.Further, the present invention is a light emitting device, wherein the chip body is a light emitting diode chip.
또한, 본 발명은 발광 장치이며, 상기 칩 본체의 폭을 100이라 했을 경우에, 상기 전극 패드의 폭이 80% 이상 100% 이하인 발광 장치이다.Further, the present invention is a light emitting device, wherein when the width of the chip body is 100, the width of the electrode pad is 80% or more and 100% or less.
또한, 본 발명은 발광 장치이며, 상기 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하인 발광 장치이다.Further, the present invention is a light emitting device, wherein the distance between the edge of the electrode pad in the width direction and the edge of the chip body in the width direction is 10 µm or more and 40 µm or less.
또한, 본 발명은 발광 소자와 탑재 장치의 사이에 도전 입자를 함유하는 이방성 도전 접착 페이스트가 배치되고, 상기 이방성 도전 접착 페이스트에 의해 상기 발광 소자가 상기 탑재 장치에 설치된 발광 장치이며, 상기 탑재 장치는 기판과, 상기 기판 상에 배치된 n형측 전극 패드와 p형측 전극 패드를 갖고, 상기 발광 소자는, 평면 형상이 사변형 형상인 칩 본체와, 상기 칩 본체에 설치된 p형측 소자 전극과 n형측 소자 전극을 갖고, 상기 칩 본체의 내부에는, p형 영역과 n형 영역이 설치되어, pn 접합이 형성되고, 상기 p형측 소자 전극은 상기 도전 입자를 통하여 상기 p형 영역에 전기적으로 접속되며, 상기 n형측 소자 전극은 상기 도전 입자를 통하여 상기 n형 영역에 전기적으로 접속되고, 상기 p형측 전극 패드의 표면과 상기 n형측 전극 패드의 표면은, 상기 기판 표면의 상방에 위치하고, 상기 p형측 전극 패드와 상기 n형측 전극 패드는 폭이 일정 값인 띠 형상으로 형성되고, 상기 p형측 전극 패드의 선단과 상기 n형측 전극 패드의 선단은 상기 칩 본체의 바로 아래인 직하 영역 내에 위치하고, 상기 p형측 전극 패드의 선단과는 반대측의 부분과, 상기 n형측 전극 패드의 선단과는 반대측의 부분은, 상기 직하 영역의 외측에 위치하고, 상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이 이하의 길이가 되고, 상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이 이하의 길이가 된 발광 장치이다.Further, the present invention is a light emitting device in which an anisotropic conductive adhesive paste containing conductive particles is disposed between a light emitting element and a mounting device, and the light emitting device is installed in the mounting device by the anisotropic conductive adhesive paste, the mounting device comprising: a substrate, and an n-type electrode pad and a p-type electrode pad disposed on the substrate; A p-type region and an n-type region are provided inside the chip body to form a pn junction, and the p-type device electrode is electrically connected to the p-type region through the conductive particles, and the n The type-side element electrode is electrically connected to the n-type region through the conductive particles, and the surface of the p-type electrode pad and the surface of the n-type electrode pad are located above the substrate surface, and the p-type electrode pad and The n-type electrode pad is formed in a band shape having a predetermined width, and the tip of the p-type electrode pad and the tip of the n-type electrode pad are located in a region directly below the chip body, and the p-type electrode pad The portion opposite to the tip and the portion opposite to the tip of the n-type electrode pad are located outside the direct region, and the width of the p-type electrode pad is the p-type electrode pad of the chip body. light emission whose length is less than or equal to the length of the first side positioned directly above of it is a device
또한, 본 발명은 발광 장치이며, 상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이보다도 짧게 되고, 상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이보다도 짧게 되고, 상기 직하 영역 내의 상기 p형측 전극 패드와 상기 n형측 전극 패드의 외측의 상기 발광 소자와 상기 기판과의 사이에는, 상기 발광 소자와 상기 p형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트와, 상기 발광 소자와 상기 n형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트가 배치된 발광 장치이다.In addition, the present invention is a light emitting device, wherein the width of the p-type electrode pad is shorter than a length of a first side of the chip body located directly above the p-type electrode pad, and the width of the n-type electrode pad is shorter than the length of the second side of the chip body positioned directly above the n-type electrode pad, the light emitting element and the substrate outside the p-type electrode pad and the n-type electrode pad in the region directly below the Between the light emitting devices, the anisotropic conductive adhesive paste protruding from between the light emitting device and the p-type electrode pad and the anisotropic conductive adhesive paste protruding from between the light emitting device and the n-type electrode pad are disposed. it is a device
또한, 본 발명은 발광 장치이며, 상기 제1 변과 상기 제2 변은 동일한 길이로 평행하게 배치되고, 상기 제1 변의 양단은 상기 p형측 전극 패드의 바로 위의 외측에 위치하고, 상기 제2 변의 양단은 상기 n형측 전극 패드의 바로 위의 외측에 위치하도록 된 발광 장치이다.In addition, the present invention is a light emitting device, wherein the first side and the second side are arranged in parallel with the same length, and both ends of the first side are located outside the p-type electrode pad immediately above the second side Both ends of the light emitting device are positioned on the outside just above the n-type electrode pad.
발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 본 발명의 발광 장치에 의하면, 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁게 구성되어 있다. 이로 인해, 단락의 발생을 억제하고, 게다가 방열 특성의 향상(열저항의 저감)을 동시에 실현할 수 있다.According to the light emitting device of the present invention in which the light emitting element is flip-chip mounted on an electrode pad formed on a substrate in a bumpless manner using an anisotropic conductive adhesive paste, the width of the electrode pad is configured to be equal to or narrower than that of the light emitting element, have. For this reason, generation|occurrence|production of a short circuit can be suppressed and the improvement (reduction of thermal resistance) of a heat dissipation characteristic can be implement|achieved simultaneously.
또한, 이방성 도전 접착 페이스트는 발광 소자의 측면에 부착되지 않으므로, 발광 소자의 측면으로부터 방사되는 광의 방출을 방해하지 않는다.In addition, since the anisotropic conductive adhesive paste does not adhere to the side surface of the light emitting element, it does not interfere with the emission of light emitted from the side surface of the light emitting element.
도 1a는 본 발명의 발광 장치의 평면도이다.
도 1b는 도 1a의 A 방향에서 본, 본 발명의 발광 장치의 측면도이다.
도 2a는 탑재 기판 상의 이방성 도전 접착 페이스트에 발광 소자를 배치한 상태를 설명하기 위한 부분 확대 단면도이다.
도 2b는 발광 소자를 가압하고 있을 때의 상태를 설명하기 위한 부분 확대 단면도이다.
도 2c는 p형측, n형측 소자 전극과, p형측, n형측 기판 전극이 도전 입자로 전기적으로 접속된 상태를 설명하기 위한 부분 확대 단면도이다.
도 2d는 종래 기술의 발광 장치의 소자 본체의 측면에 부착된 이방성 도전 접착 페이스트를 설명하기 위한 확대도이다.
도 3a는 종래의 발광 장치의 평면도이다.
도 3b는 도 3a의 A 방향에서 본 종래의 발광 장치의 측면도이다.1A is a plan view of a light emitting device of the present invention.
Fig. 1B is a side view of the light emitting device of the present invention as seen from the direction A in Fig. 1A.
2A is a partially enlarged cross-sectional view for explaining a state in which a light emitting element is disposed on an anisotropic conductive adhesive paste on a mounting substrate.
Fig. 2B is a partially enlarged cross-sectional view for explaining a state when the light emitting element is being pressed.
Fig. 2C is a partially enlarged cross-sectional view for explaining a state in which the p-type side and n-type element electrodes and the p-type side and n-type side substrate electrodes are electrically connected with conductive particles.
2D is an enlarged view for explaining the anisotropic conductive adhesive paste attached to the side surface of the element body of the light emitting device of the prior art.
3A is a plan view of a conventional light emitting device.
3B is a side view of a conventional light emitting device viewed from the direction A of FIG. 3A .
이하, 본 발명의 발광 장치를 도면을 참조하면서 상세하게 설명한다.Hereinafter, the light emitting device of the present invention will be described in detail with reference to the drawings.
도 1a는, 본 발명의 발광 장치(100)의 평면도이며, 도 1b는, 도 1a의 A 방향에서 본, 본 발명의 발광 장치(100)의 측면도이다. 본 발명의 발광 장치(100)는, 발광 소자(10)가 기판(20) 상에 범프리스로 플립 칩 실장된 발광 장치이다. 상세하게는, 발광 소자(10)는 칩 본체(31)와, n형측 소자 전극(11)과, p형측 소자 전극(12)을 갖고, n형측 소자 전극(11)과 p형측 소자 전극(12)은 칩 본체(31) 상에 배치되어 있다.Fig. 1A is a plan view of the
기판(20) 상에는, n형측 전극 패드(21)와 p형측 전극 패드(22)가 배치되고, 기판(20)과, n형측 전극 패드(21)와, p형측 전극 패드(22)로 탑재 장치(18)가 형성되어 있다. n형측 소자 전극(11)과 p형측 소자 전극(12)은 각각 탑재 장치(18)의 n형측 전극 패드(21)와 p형측 전극 패드(22)에, 경화된 이방성 도전 접착 페이스트(30)를 통하여 이방성 도전 접속되어 있다.An n-
그 발광 장치(100)의 제조 공정을 설명한다.The manufacturing process of the
이방성 도전 접착 페이스트(30)에는 도전 입자(36)가 함유되어 있고, 미경화의 이방성 도전 접착 페이스트를 원액이라 부르면, 탑재 장치(18)의 표면 중, 탑재 장치(18)에 고정되는 발광 소자(10)의 바로 뒤에 위치하는 n형측 전극 패드(21) 상과 p형측 전극 패드(22) 상에, 원액을 배치한 후, 발광 소자(10)의 n형측 소자 전극(11)과 p형측 소자 전극(12)이 형성된 면을, 기판(20) 상에 배치된 원액과 대면시켜, 발광 소자(10)의 n형측 소자 전극(11)을 n형측 전극 패드(21) 상의 원액에 접촉시키고, p형측 소자 전극(12)을 p형측 전극 패드(22) 상의 원액에 접촉시킨다.The anisotropic conductive
도 2a는 그 상태를 도시하고, 부호 28은 원액을 나타내고 있으며, 원액(28)의 접착 성분(29)에는 도전 입자(36)가 분산되어 있다. 기판(20)은 받침대(51) 상에 적재되어 있다.2A shows the state,
여기서, 원액(28) 상에 발광 소자(10)를 얹었을 때에는, 칩 본체(31)의 저면과 기판(20)의 표면은 평행하게 되어 있는 것으로 하면, 도 2a 중의 부호 H1은, 기판(20)의 표면(39)으로부터 칩 본체(31)의 저면(38)까지의 거리인, 칩 본체(31)의 저면(38)의 높이를 나타내고 있다. 부호 Wa, Wb는 n형측 전극 패드(21)와 p형측 전극 패드(22)의, 칩 본체(31)의 테두리로부터의 기판(20)과 평행한 방향의 거리이다.Here, when the
n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께는 동등하고, 또한 n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께도 동등하게 되어 있으며, 이 칩 본체(31)의 저면(38)의 높이 H1은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1과, n형측 또는 p형측 전극 패드(21, 22)와 n형 또는 p형측 소자 전극(11, 12) 사이에 끼인 원액(28)의 두께 Q1과, n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께 E1을 합계한 값이다.The thickness of the n-
n형측 소자 전극(11)과 p형측 소자 전극(12)은, 칩 본체(31)의 표면에 형성된 도전성 박막을 에칭하여 형성되어 있으며, n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께 E1은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1보다도 얇게 되어 있어, 높이 방향의 거리 계산상 무시할 수 있는 것이라 하면, 탑재 장치(18)의 표면(39)으로부터 n형측 소자 전극(11) 또는 p형측 소자 전극(12)의 표면까지의 거리(H1-E1)는, 기판(20)의 표면(39)으로부터 칩 본체(31)의 저면(38)까지의 높이 H1과 같은 값이다.The n-
또한, 발광 소자(10)의 n형측 소자 전극(11) 상과 p형측 소자 전극(12) 상에 원액(28)을 배치하여, n형측 소자 전극(11) 상의 원액(28)에 n형측 전극 패드(21)를 접촉시키고, p형측 소자 전극(12) 상의 원액(28)에 p형측 전극 패드(22)를 접촉시킬 수도 있다.Further, the
이어서, 발광 소자(10)와 기판(20)을 서로 가압한다. 여기에서는, 도 2b에 도시하는 바와 같이, 발광 소자(10)를, 가압 부재(52)에 의해 기판(20)에 가압하고 있으며, 그 때, n형측 소자 전극(11)과 n형측 전극 패드(21)의 사이와, p형측 소자 전극(12)과 p형측 전극 패드(22)의 사이로부터, 원액(28)이 압출되면서, n형측 소자 전극(11)과 p형측 소자 전극(12)은, 각각 n형측 전극 패드(21)와 p형측 전극 패드(22)에 가까워진다. 이때의 높이 H2는 발광 소자(10)를 얹었을 때의 높이 H1보다 낮아져, n형측 전극 패드(21)와 p형측 전극 패드(22) 상의 원액(28)의 두께 Q2는 원래의 두께 Q1보다도 감소한다.Next, the
그리고, 도 2c에 도시하는 바와 같이, n형측 소자 전극(11)은 도전 입자(36)를 통해서 n형측 전극 패드(21)에 접촉하고, p형측 소자 전극(12)은 도전 입자(36)를 통해서 p형측 전극 패드(22)에 접촉한다.Then, as shown in FIG. 2C , the n-
이때, 도전 입자(36)의 크기는 무시할 수 있을 만큼 작으므로, n형측 또는 p형측 소자 전극(11, 12)과 n형측 또는 p형측 전극 패드(21, 22)가 도전 입자(36)를 통하여 접속된 경우에는, 직접 접촉된 경우와 동일하여, 원액(28)의 두께 Q3은 제로라고 생각할 수 있다. n형측 또는 p형측 소자 전극(11, 12)의 두께 E1을 무시하면, 발광 소자(10)와 기판(20) 사이의 거리인 높이 H3은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1이 된다.At this time, since the size of the
원액(28)의 접착 성분(29)은 열경화 성분을 함유하고 있으며, n형측 소자 전극(11)과 p형측 소자 전극(12)이, 도전 입자(36)를 통해서 n형측 전극 패드(21)와 p형측 전극 패드(22)에 접촉된 상태에서, 발광 소자(10)와 기판(20)이 가열되어, 원액(28)이 승온하면, 경화된 이방성 도전 접착 페이스트(30)가 형성되고, 발광 소자(10)와 기판(20)이 서로 고정되어, 도전 입자(36)에 의해 n형측 또는 p형측 소자 전극(11, 12)과 n형측 또는 p형측 전극 패드(21, 22)가 각각 전기적으로 접속된 발광 장치(100)가 얻어진다.The
칩 본체(31)는, 내부에 N형 반도체 영역과 P형 반도체 영역이 설치된 반도체 웨이퍼가 절단에 의해 복수개로 분할된 반도체 칩이며, 각 칩 본체(31)의 내부에는, N형 반도체 영역과, N형 반도체 영역과 접촉된 P형 반도체 영역이 각각 설치되어, pn 접합이 각각 형성되어 있다.The
각 칩 본체(31) 상의 n형측 소자 전극(11)은 N형 반도체 영역에 전기적으로 접속되고, p형측 소자 전극(12)은 P형 반도체 영역에 전기적으로 접속되어 있으며, 이방성 도전 접착 페이스트(30)의 경화에 의해, n형측 소자 전극(11)은 도전 입자(36)를 통해서 n형측 전극 패드(21)에 전기적으로 접속되고, p형측 소자 전극(12)은 도전 입자(36)를 통해서 p형측 전극 패드(22)에 전기적으로 접속되어 있기 때문에, p형측 전극 패드(22)와 n형측 전극 패드(21)의 사이에 전압이 인가 되면, p형측 소자 전극(12)과 n형측 소자 전극(11)을 통하여, P형 반도체 영역과 N형 반도체 영역의 사이에 전압이 인가되어, pn 접합이 순바이어스 되어서 pn 접합에 전류가 흐르면, pn 접합 부근이 발광한다.The n-
기판(20)은 예를 들어 판상의 수지이며, n형측 전극 패드(21)와 p형측 전극 패드(22)는, 기판(20)의 표면 상에 배치된 금속막 등의 도전성 막이며, n형측 전극 패드(21)의 표면과 p형측 전극 패드(22)의 표면은, 기판(20)의 표면보다도 n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1만큼 높은 장소에 위치하고 있게 된다.The
도전 입자(36)의 크기를 무시한 경우에는, n형측 소자 전극(11)은 n형측 전극 패드(21)와 접촉하고, p형측 소자 전극(12)은 p형측 전극 패드(22)와 접촉하게 되지만, n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1은 제로가 아니기 때문에, 기판(20)의 표면(39)과 칩 본체(31)의 저면(38)은 높이 H3만큼 이격하여 간극(13)이 형성되고, 또한 기판(20)의 표면(39)과 n형측 소자 전극(11)의 표면 또는 p형측 소자 전극(12)의 표면과의 사이에도 간극이 형성되게 되어 있다. 즉, 발광 소자(10)의 표면과 기판(20)의 표면(39)은 이격되어 있고, 간극이 형성되어 있다.When the size of the
상술한 바와 같이, n형측 소자 전극(11)과 p형측 소자 전극(12)이, 칩 본체(31)의 표면 상에 배치된 도전성 박막, 예를 들어 금속 박막인 경우에는, 그 막 두께 E1의 값은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1의 값보다도 작고, 칩 본체(31)의 저면(38)과 n형측 전극 패드(21) 또는 p형측 전극 패드(22) 사이의 거리보다도, n형측 소자 전극(11)의 표면 또는 p형측 소자 전극(12)의 표면과 기판(20)의 표면(39)과의 사이의 거리 쪽이 크다(도 2c).As described above, when the n-
그에 반해, 도 2d에 도시하는 바와 같이, 종래 기술의 발광 장치에서는, n형측 전극 패드(121)와 p형측 전극 패드(122)가, 발광 소자(110)의 외주보다도 외측으로 비어져 나와 있으며, 탑재 장치(180)의 표면(139)으로부터 칩 본체(131)의 저면(138)까지의 높이 H4는, n형측 전극 패드(121)와 p형측 전극 패드(122)의 막 두께 P1의 분만큼, 본 발명의 높이 H3보다도 작게 되어 있다.In contrast, as shown in FIG. 2D , in the light emitting device of the prior art, the n-
그리고, 높이 H4는 낮으므로, 원액(128)은 발광 소자(110)와 n형측 또는 p형측 전극 패드(121, 122)의 사이로부터 발광 소자(110)의 외주보다도 외측을 향하여 압출된다.And, since the height H 4 is low, the stock solution 128 is extruded outward from the outer periphery of the
원액(128)의 점성은 높기 때문에, 압출된 원액(128) 중, 나중에 압출된 원액(128)은, 먼저 압출된 원액(128) 상에 올라가, 압출된 원액(128)은 발광 소자(110)의 칩 본체(131)의 저면(138)보다도 높이 솟아올라, 칩 본체(131)의 측면에 부착되면, 접착 성분(129)을 경화시킨 후의 도전 입자(136)의 덩어리가 단락의 원인이 된다.Since the viscosity of the stock solution 128 is high, among the extruded stock solutions 128, the later extruded stock solutions 128 rise on the first extruded stock solutions 128, and the extruded stock solutions 128 are light emitting
본원 발명에서는, 높이 H3은 종래 기술의 발광 장치의 높이 H4보다도 높고, n형측 소자 전극(11)과 n형측 전극 패드(21)의 사이와, p형측 소자 전극(12)과 p형측 전극 패드(22)의 사이로부터 압출된 원액(28)은, 간극(13)에 수용되어, 발광 소자(10)의 측면에 솟아오르지 않게 되어 있다.In the present invention, the height H 3 is higher than the height H 4 of the light emitting device of the prior art, between the n-
칩 본체(31)의 평면 형상은 4변이 직각으로 교차하는 사각형이며, 4변 중, 대향된 2개의 변을 1조로 하면, 1조의 2개의 변의 길이는 동등하다.The planar shape of the
또한, 1조의 2개의 변 중, 한쪽 변의 바로 아래에는 n형측 전극 패드(21)가 위치하고 있고, 다른 쪽 변의 바로 아래에는 p형측 전극 패드(22)가 위치하고 있으며, 따라서, n형측 전극 패드(21)와 p형측 전극 패드(22)는, 1조의 2개의 변의 바로 아래의 위치로부터, 칩 본체(31)의 바로 아래에 위치하는 직하 영역에 들어가고, 직하 영역 내에서 직선 형상으로 연장되게 되어 있다.In addition, among the two sides of the pair, the n-
다른 조의 2변의 아래에는 p형측 전극 패드(22)와 n형측 전극 패드(21)는 위치하고 있지 않다.The p-
여기서, n형측 전극 패드(21)가 연장되는 방향과 직각인 방향의 길이를, n형측 전극 패드(21)의 폭 L1이라 하고, p형측 전극 패드(22)가 연장되는 방향과 직각인 방향의 길이를, p형측 전극 패드(22)의 폭 L2라 하고, 칩 본체(31)의, n형측 전극 패드(21)의 바로 위 또는 p형측 전극 패드(22)의 바로 위에 위치하는 변의 길이를 발광 소자 폭 L0이라 한다.Here, the length in a direction perpendicular to the extending direction of the n-
본 발명의 발광 장치(100)에 있어서는, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2를, 칩 본체(31)의 폭 L0과 동등 또는 그것보다도 짧게 구성한다. 이에 의해, 기판(20) 상의 n형측, p형측 전극 패드(21, 22)와 발광 소자(10)의 사이로부터 비어져 나온 이방성 도전 접착 페이스트(30)가, n형측, p형측 전극 패드(21, 22)와 발광 소자(10)와의 간극보다도 넓은 발광 소자(10)와 기판(20) 표면과의 간극(13)에 유지되므로, P층과 N층의 사이를 단락시켜 버리는 것을 방지할 수 있고, 게다가 범프리스로 플립 칩 실장된 것이므로 제조 비용을 압축할 수 있으며, 또한 방열 효율을 향상(환언하면, 열저항을 저감)시킬 수 있다.In the
이어서, 상술한 A 방향은, n형측 전극 패드(21)와 p형측 전극 패드(22) 중 어느 한쪽이, 칩 본체(31)의 변 바로 아래의 위치로부터 내측을 향하여 연장되는 방향이다.Next, the A-direction described above is a direction in which either one of the n-
여기서, 도 1a 및 도 3a에 있어서의 n형측, p형측 전극 패드(21, 22)의 폭 방향은 A 방향을 가로지르는 방향이다. 환언하면, n형측, p형측 전극 패드(21, 22)의 폭 방향은, 기판(20)의 표면과 평행한 평면 내에서, A 방향과 직각인 방향이다.Here, the width direction of the n-type and p-
따라서, 도 1a 및 도 3a에 있어서의 A 방향이란, n형측 전극 패드(21)와 p형측 전극 패드(22) 사이의 간극을 가로지르는 방향이라고 정의할 수 있다. 또한, 도 1a 및 도 3a에서는, 기판(20) 상에 각각 직사각형의 p형측 전극 패드(22)와 n형측 전극 패드(21)를 소정의 간격을 두고 인접하는 위치에 형성하고 있기 때문에, n형측, p형측 전극 패드(21, 22)의 폭 방향은 A 방향에 대략 직교하는 방향이 되었지만, n형측, p형측 전극 패드(21, 22)의 형상이 직사각형이 아닌, 평행사변형, 사다리꼴, 삼각형 등의 형상일 경우에는, n형측, p형측 전극 패드(21, 22)의 폭 방향은, 반드시 A 방향에 대략 직교하는 방향은 아니며, A 방향에 대하여 경사진 각도를 갖고 가로지르는 방향일 수도 있다.Accordingly, the A direction in FIGS. 1A and 3A can be defined as a direction crossing the gap between the n-
또한, n형측 전극 패드(21)와 p형측 전극 패드(22)의 폭 L1, L2를, 칩 본체(31)의 폭 L0보다도 짧게 구성하는 정도로서는, 너무 짧으면 방열 특성이 저하되는 경향이 있으므로, 칩 본체(31)의 폭 L0의 길이를 100이라 했을 경우에, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2의 길이를, 바람직하게는 80 이상 100 이하, 보다 바람직하게는 90 이상 99 이하로 한다.In addition, the width L1, L2 of the n-
이 경우, n형측 전극 패드(21)와 p형측 전극 패드(22)의 폭 방향 편측 또는 양측에 발광 소자(10)의 칩 본체(31)가 오버행되어 있게 되지만, 오버행 양(도 1a의 L1a, L1b, L2a, L2b), 즉, n형측, p형측 전극 패드(21, 22)의 폭 방향의 에지와 칩 본체(31)의 폭 방향의 에지와의 간격)은, 너무 작게 하면 발광 소자(10) 측면의 도전 접착 페이스트(30)의 기어오름 양이 증가하는 경향이 있으므로, 바람직하게는 0 이상 120㎛ 이하, 보다 바람직하게는 5㎛ 이상 80㎛ 이하, 특히 바람직하게는 10㎛ 이상 40㎛ 이하이다.In this case, the
또한, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, 통상 동일한 길이이지만, 상이한 길이일 수도 있다. 또한, 오버행 양(L1a, L1b, L2a, L2b)도 서로 동일한 길이일 수도 있지만, 각각 서로 상이할 수도 있다. 통상, 이들 오버행 양을 서로 동일한 양으로 해 두는 것이, 제조 시의 위치 정렬 등의 조작의 정밀도를 향상시키고, 또한 조작의 난이도를 완화하는 점에서 바람직하다.The width L1 of the n-
n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, 상술한 바와 같이, n형측 전극 패드(21)의 바로 위에 위치하는 칩 본체(31)의 변의 길이 이하의 길이가 되게 되고, 또한 p형측 전극 패드(22)의 바로 위에 위치하는 칩 본체(31)의 변 길이 이하의 길이가 되게 되어 있다.The width L1 of the n-
n형측 전극 패드(21)와 p형측 전극 패드(22)의 선단은, 칩 본체(31)의 바로 아래에 위치하는 직하 영역 내에서, 서로 이격하여 배치되어 있다.The tips of the n-
여기에서는, 상술한 바와 같이, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, n형측 전극 패드(21)의 바로 위에 위치하는 칩 본체(31)의 변의 길이보다도 짧게 되고, 또한 p형측 전극 패드(22)의 바로 위에 위치하는 칩 본체(31)의 변의 길이보다도 짧게 되어 있는 것이 바람직하고, 또한 n형측 전극 패드(21)의 폭 L1의 바로 위에 위치하는 칩 본체(31)의 변은, 폭 L1의 양측으로 비어져 나와 있으며, 또한 p형측 전극 패드(22)의 폭 L2의 바로 위에 위치하는 칩 본체(31)의 변은, 폭 L2의 양측으로 비어져 나와 있는 것이 바람직하다.Here, as described above, the width L1 of the n-
이 경우에는, n형측 전극 패드(21)와 p형측 전극 패드(22)의, 칩 본체(31)의 직하 영역 내에 위치하는 선단 부분의 외측에는, 칩 본체(31)의 변의 바로 아래에 위치하는 부분을 제외하고, 발광 소자(10)와 기판(20)의 사이에 형성된 간극이 배치되어 있고, 기판(20)과 발광 소자(10) 사이의 거리는, 발광 소자(10)와 n형측 전극 패드(21) 또는 p형측 전극 패드(22)와의 사이의 거리보다도, n형측 전극 패드(21) 또는 p형측 전극 패드(22)의 막 두께 P1만큼 길게 되어 있다.In this case, on the outside of the tip portion of the n-
따라서, 발광 소자(10)가 가압되어, n형측 소자 전극(11)이 도전 입자(36)를 통해서 n형측 전극 패드(21)에 접촉되고, p형측 소자 전극(12)이 도전 입자(36)를 통해서 p형측 전극 패드(22)에 접촉될 때, 발광 소자(10)와 n형측 전극 패드(21)와의 사이에 위치하는 원액(28)과, 발광 소자(10)와 p형측 전극 패드(22)와의 사이에 위치하는 원액(28)은, 발광 소자(10)와 n형측 또는 p형측 전극 패드(21, 22)와의 사이로부터 압출되면, 압출된 분량은, 발광 소자(10)와 기판(20) 사이의 간극(13)에 수용되어, 발광 소자(10)의 주위에서 원액(28)이 솟아오르는 일이 없게 되어 있다.Accordingly, the
본 발명의 발광 장치(100)에 있어서는, n형측, p형측 전극 패드(21, 22)의 폭을, 칩 본체(31)의 폭과 동등 또는 그것보다도 좁게 구성하는 것 이외에, 종래의 발광 장치의 구성 요소(예를 들어, 발광 소자의 종류·크기, 그의 접속 패드의 종류·크기, 기판의 종류·크기, 그 위의 배선 패턴의 소재·두께, 이방성 도전 접착 페이스트의 종류·점도, 함유되어 있는 도전 입자(36)의 종류나 평균 입경 등)와 마찬가지의 구성으로 할 수 있다.In the
또한, 본 발명의 발광 장치(100)의 구성 요소 중 하나인 발광 소자(10)로서는, LED 칩, 유기 EL 칩, 무기 EL 칩 소자 등을 들 수 있으며, 그 중에서 LED 칩을 바람직하게 들 수 있다. 이것들은, 당연히 범프리스이다.Moreover, as the
[실시예][Example]
이하, 본 발명을 보다 구체적인 실시예에 의해 설명한다.Hereinafter, the present invention will be described by way of more specific examples.
실시예 1 내지 7Examples 1 to 7
LED 칩을 기판에, 범프리스이며 또한 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁아지도록 플립 칩 실장한 예로서, 도 1a 내지 1b에 도시하는 구조의 발광 장치를, 이하의 기판, LED 칩, 이방성 도전 접착 페이스트를 사용하여 제작하였다. 구체적으로는, LED 소자의 중앙부에 대응하는 기판 상에 소정량의 이방성 도전 접착 페이스트를 디스펜서로부터 공급하고, 그 이방성 도전 접착 페이스트에 LED 칩을 적재하여, 온도 230℃, 압력 3N/chip, 30초라는 조건에서 열 압착함으로써 발광 장치를 제작하였다.As an example in which an LED chip is flip-chip mounted on a substrate so that it is bumpless and the width of the electrode pad is equal to or narrower than that of the light emitting element, the light emitting device having the structure shown in Figs. It produced using the LED chip and anisotropic electrically conductive adhesive paste. Specifically, a predetermined amount of anisotropic conductive adhesive paste is supplied from a dispenser on a substrate corresponding to the central portion of the LED element, and an LED chip is loaded on the anisotropic conductive adhesive paste, temperature 230°C, pressure 3N/chip, 30 seconds. A light emitting device was manufactured by thermocompression under the conditions of
또한, LED 소자의 폭 방향의 에지로부터 전극 패드의 폭 방향의 에지까지의 폭(실시예의 형태에 대하여 환언하면, 전극 패드에 대하여 LED 소자의 오버행되어 있는 양(L1a=L1b=L2a=L2b))을 표 1에 나타낸다. 표 1에서는, ΔLD라고 기재해 둔다. 실시예 1 내지 7에 있어서는, ΔLD의 수치는 0 또는 양의 수가 된다.In addition, the width from the edge in the width direction of the LED element to the edge in the width direction of the electrode pad (in other words, the amount of overhang of the LED element with respect to the electrode pad (L1a = L1b = L2a = L2b)) is shown in Table 1. In Table 1, it is described as ΔLD. In Examples 1 to 7, the numerical value of ΔLD is 0 or a positive number.
<기판><substrate>
베이스 재질: 알루미나 0.6㎜ 두께Base Material: Alumina 0.6mm thick
전극 패드: 구리 10㎛ 두께Electrode pad:
전극 패드 표면 처리: Ni 도금 3㎛ 두께/Au 0.3㎛ 두께Electrode pad surface treatment: Ni plating 3㎛ thickness / Au 0.3㎛ thickness
<LED 칩><LED chip>
제품명: DA3547, Cree사 제조(미국 Cree.Inc.)Product name: DA3547, manufactured by Cree (Cree.Inc., USA)
사이즈: 350㎛×470㎛×155㎛tSize: 350㎛ × 470㎛ × 155㎛t
<이방성 도전 접착 페이스트><Anisotropic conductive adhesive paste>
제품명: SLP-04, 데쿠세리아루즈(주) 제조Product name: SLP-04, manufactured by Decuceria Rouge Co., Ltd.
비교예 1 내지 2Comparative Examples 1 to 2
LED 칩을 기판에, 전극 패드에 범프가 형성되며 또한 전극 패드의 폭이 발광 소자의 폭보다도 넓어지도록 플립 칩 실장한 비교예로서, 도 3a 내지 도 3b에 도시하는 구조의 발광 장치를, 이하의 기판을 사용하는 것 이외에, 실시예 1의 경우와 마찬가지의 LED 칩, 이방성 도전 접착 페이스트를 사용하여, 실시예 1과 마찬가지의 조작을 반복함으로써 발광 장치를 제작하였다.As a comparative example in which an LED chip is flip-chip mounted on a substrate, bumps are formed on electrode pads, and the width of the electrode pad becomes wider than the width of the light emitting element, a light emitting device having the structure shown in FIGS. 3A to 3B is described below. A light emitting device was produced by repeating the same operation as in Example 1 using the same LED chip and anisotropic conductive adhesive paste as in Example 1 except for using the substrate.
<비교예 1에서 사용한 기재><Substrate used in Comparative Example 1>
베이스 재질: 알루미나 0.6㎜ 두께Base Material: Alumina 0.6mm thick
전극 패드: 구리 10㎛ 두께Electrode pad:
Au 범프: 직경 80㎛, 높이 15㎛Au bump: diameter 80㎛, height 15㎛
Au 범프 수: 각 전극 패드에 3개Number of Au bumps: 3 on each electrode pad
Au 범프 피치: 500㎛Au bump pitch: 500㎛
<비교예 2에서 사용한 기재><Substrate used in Comparative Example 2>
베이스 재질: 알루미나 0.6㎜ 두께Base Material: Alumina 0.6mm thick
전극 패드: 구리 10㎛ 두께Electrode pad:
Au 범프: 직경 80㎛, 높이 15㎛Au bump: diameter 80㎛, height 15㎛
Au 범프 수: 각 전극 패드에 6개Number of Au bumps: 6 on each electrode pad
Au 범프 피치: 200㎛Au bump pitch: 200㎛
또한, LED 소자의 폭 방향의 에지로부터 전극 패드의 폭 방향의 에지까지의 폭(환언하면, LED 소자의 폭 방향으로부터 전극 패드가 비어져 나온 양(L1a=L1b=L2a=L2b))을 표 1에 나타낸다. 표 1에서는 ΔLD라고 기재한다. 비교예 1 및 2 그리고 이하의 비교예 3에서는, ΔLD의 수치는, 반드시 음의 수가 된다.Table 1 shows the width from the edge of the LED element in the width direction to the edge in the width direction of the electrode pad (in other words, the amount of the electrode pad protruding from the width direction of the LED element (L1a = L1b = L2a = L2b)). is shown in In Table 1, it is described as ΔLD. In Comparative Examples 1 and 2 and Comparative Example 3 below, the numerical value of ΔLD is always a negative number.
비교예 3Comparative Example 3
기판으로서, Au 범프를 형성하지 않고, 전극 패드 표면 처리를 실시예 1과 마찬가지로 실시한 기판을 사용하는 것 이외에, 비교예 1과 마찬가지로 발광 장치를 제작하였다.A light emitting device was produced in the same manner as in Comparative Example 1, except that, as a substrate, a substrate subjected to electrode pad surface treatment in the same manner as in Example 1 without forming Au bumps was used.
(평가)(evaluation)
실시예 및 비교예에서 제작한 발광 소자에 대해서, 「단락 불량」과 「방열 특성」을 이하에 설명하는 것처럼 시험 평가하였다. 얻어진 결과를 표 1에 나타낸다.About the light emitting element produced by the Example and the comparative example, "short-circuit failure" and "heat dissipation characteristic" were tested and evaluated as demonstrated below. The obtained result is shown in Table 1.
<단락 불량><short failure>
각 실시예 및 각 비교예의 발광 소자를 각각 100개 제작하고, P극측과 N극측의 사이에서 단락이 발생하고 있는지 여부를 테스터(커브 트레이서 TCT-2004, 고쿠요덴키코교(주))를 사용하여 확인하고, 단락이 발생한 발광 소자의 비율(단락 발생률)을 구하였다. 단락 발생률은, 1% 이하인 것이 바람직하고, 0.5% 이하가 보다 바람직하며, 0%인 것이 특히 바람직하다.100 light emitting devices of each Example and each comparative example were produced, respectively, and whether a short circuit occurred between the P-pole side and the N-pole side was checked using a tester (Curve Tracer TCT-2004, Kokuyo Denki Kogyo Co., Ltd.) was confirmed, and the ratio (short-circuit occurrence rate) of the light emitting elements in which a short circuit occurred was calculated|required. It is preferable that it is 1 % or less, as for the short circuit incidence rate, it is more preferable that it is 0.5 % or less, It is especially preferable that it is 0 %.
<방열 특성><Heat dissipation characteristics>
방열 특성을 평가하기 위해, 각 발광 소자의 열 저항값을 「JE-DEC 스탠다드, JESD51-14」에 준거하여 측정하고, 비교예 1의 열 저항값을 대조로 했을 때의 실시예 또는 비교예의 발광 소자 열 저항값의 감소율(열저항 감소율)을 구하였다. 감소율은, 바람직하게는 25% 이상, 보다 바람직하게는 30% 이상, 특히 바람직하게는 35% 이상이다.In order to evaluate the heat dissipation characteristics, the thermal resistance value of each light emitting element is measured in accordance with "JE-DEC standard, JESD51-14", and the light emission of Examples or Comparative Examples when the thermal resistance value of Comparative Example 1 is used as a control The decrease rate (thermal resistance decrease rate) of the element thermal resistance value was calculated. The reduction rate is preferably 25% or more, more preferably 30% or more, and particularly preferably 35% or more.
표 1로부터 알 수 있는 바와 같이, LED 칩을 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장함으로써 발광 장치를 제작했을 경우에, 전극 패드의 폭을 발광 소자의 폭과 동등 또는 그것보다도 좁게 하면, 단락 발생률이 1% 이하가 되며 또한 열저항 감소율이 20% 이상이 되는 것을 알 수 있다. 특히, 발광 소자의 기판의 전극 패드에 대한 오버행 양을 10㎛ 이상 40㎛ 이하로 하면, 단락 발생률은 0%이며 또한 열저항 감소율은 35% 이상이 되어 바람직하다.As can be seen from Table 1, when a light emitting device is produced by flip-chip mounting the LED chip on the electrode pad formed on the substrate by bump-free using an anisotropic conductive adhesive paste, the width of the electrode pad is the width of the light emitting element. When it is equal to or narrower than that, it turns out that the short circuit occurrence rate will be 1 % or less, and the thermal resistance decrease rate will be 20 % or more. In particular, when the amount of overhang of the substrate of the light emitting element with respect to the electrode pad is set to 10 µm or more and 40 µm or less, the short circuit occurrence rate is 0% and the thermal resistance decrease rate is 35% or more, which is preferable.
한편, 범프를 설치한 기판을 사용한 비교예 1, 2의 발광 장치의 경우, 단락 불량은 개선되지만, 방열 특성은 개선되지 않음을 알 수 있다. 비교예 3의 발광 장치의 경우에는, 방열 특성은 개선되지만, 단락 불량이 1%를 초과해 버리는 것을 알 수 있다.On the other hand, it can be seen that in the case of the light emitting devices of Comparative Examples 1 and 2 using the substrate provided with bumps, the short circuit defect is improved, but the heat dissipation characteristic is not improved. In the case of the light emitting device of Comparative Example 3, although the heat dissipation characteristic is improved, it turns out that a short circuit defect will exceed 1 %.
발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 본 발명의 발광 장치는, 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁게 구성되어 있다. 이로 인해, 단락의 발생이 억제되고, 게다가 방열 특성이 향상(열저항의 저감)된 발광 장치로서 유용하다.The light emitting device of the present invention in which the light emitting element is flip-chip mounted using an anisotropic conductive adhesive paste on an electrode pad formed on a substrate is configured such that the width of the electrode pad is equal to or narrower than that of the light emitting element. . For this reason, generation|occurrence|production of a short circuit is suppressed and it is useful as a light emitting device which further improved the heat dissipation characteristic (reduction of thermal resistance).
100: 발광 장치
10: 발광 소자
11: n형측 소자 전극
12: p형측 소자 전극
20: 기판
21: n형측 전극 패드
22: p형측 전극 패드
30: 이방성 도전 접착 페이스트
31: 칩 본체
Bp: 금 범프
L0: 발광 소자의 폭
L1: n형측 전극 패드의 폭
L2: p형측 전극 패드의 폭100: light emitting device
10: light emitting element
11: n-type device electrode
12: p-type device electrode
20: substrate
21: n-type electrode pad
22: p-type electrode pad
30: anisotropic conductive adhesive paste
31: chip body
Bp: gold bump
L0: width of the light emitting element
L1: Width of the n-type electrode pad
L2: Width of the p-type electrode pad
Claims (7)
전극 패드의 폭이 상기 칩 본체의 폭과 동등 또는 그것보다도 좁고,
상기 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하인 것을 특징으로 하는 발광 장치.A light emitting device in which a light emitting device having a semiconductor chip body is flip-chip mounted on an electrode pad formed on a substrate in a bumpless manner using an anisotropic conductive adhesive paste,
The width of the electrode pad is equal to or narrower than the width of the chip body,
The light emitting device according to claim 1, wherein a distance between the edge of the electrode pad in the width direction and the edge of the chip body in the width direction is 10 µm or more and 40 µm or less.
상기 탑재 장치는,
기판과,
상기 기판 상에 배치된 n형측 전극 패드와 p형측 전극 패드를 갖고,
상기 발광 소자는, 평면 형상이 사변형 형상인 칩 본체와,
상기 칩 본체에 설치된 p형측 소자 전극과 n형측 소자 전극을 갖고,
상기 칩 본체의 내부에는, p형 영역과 n형 영역이 설치되어, pn 접합이 형성되고,
상기 p형측 소자 전극은 상기 도전 입자를 통하여 상기 p형 영역에 전기적으로 접속되며, 상기 n형측 소자 전극은 상기 도전 입자를 통하여 상기 n형 영역에 전기적으로 접속되고,
상기 p형측 전극 패드의 표면과 상기 n형측 전극 패드의 표면은, 상기 기판 표면의 상방에 위치하고,
상기 p형측 전극 패드와 상기 n형측 전극 패드는 폭이 일정 값인 띠 형상으로 형성되고,
상기 p형측 전극 패드의 선단과 상기 n형측 전극 패드의 선단은 상기 칩 본체의 바로 아래인 직하 영역 내에 위치하고, 상기 p형측 전극 패드의 선단과는 반대측의 부분과, 상기 n형측 전극 패드의 선단과는 반대측의 부분은, 상기 직하 영역의 외측에 위치하고,
상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이 이하의 길이가 되고,
상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이 이하의 길이가 되고,
상기 p형측 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하이고,
상기 n형측 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하인, 발광 장치.An anisotropic conductive adhesive paste containing conductive particles is disposed between the light emitting device and the mounting device, and the light emitting device is provided in the mounting device with the anisotropic conductive adhesive paste,
The mounting device is
board and
an n-type electrode pad and a p-type electrode pad disposed on the substrate;
The light emitting element includes a chip body having a planar shape of a quadrilateral;
having a p-type element electrode and an n-type element electrode installed in the chip body;
A p-type region and an n-type region are provided inside the chip body to form a pn junction;
the p-type device electrode is electrically connected to the p-type region through the conductive particles, and the n-type device electrode is electrically connected to the n-type region through the conductive particles;
a surface of the p-type electrode pad and a surface of the n-type electrode pad are located above the substrate surface;
The p-type electrode pad and the n-type electrode pad are formed in a band shape having a predetermined width,
The tip of the p-type electrode pad and the tip of the n-type electrode pad are located in a region directly below the chip body, the portion opposite to the tip of the p-type electrode pad, the tip of the n-type electrode pad, The part on the opposite side is located outside the area directly under the
The width of the p-type electrode pad is less than or equal to the length of the first side of the chip body positioned directly above the p-type electrode pad,
The width of the n-type electrode pad is less than or equal to the length of the second side of the chip body positioned directly above the n-type electrode pad,
A gap between the edge of the p-type electrode pad in the width direction and the edge in the width direction of the chip body is 10 μm or more and 40 μm or less,
The light emitting device according to claim 1, wherein an interval between an edge of the n-type electrode pad in the width direction and an edge of the chip body in the width direction is 10 µm or more and 40 µm or less.
상기 제2 변의 양단은 상기 n형측 전극 패드의 바로 위의 외측에 위치하도록 된, 발광 장치.The method according to claim 6, wherein the first side and the second side are arranged in parallel with the same length, and both ends of the first side are located outside the p-type electrode pad immediately above,
and both ends of the second side are positioned outside and directly above the n-type electrode pad.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2014-048750 | 2014-03-12 | ||
JP2014048750 | 2014-03-12 | ||
PCT/JP2015/057202 WO2015137414A1 (en) | 2014-03-12 | 2015-03-11 | Light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160132917A KR20160132917A (en) | 2016-11-21 |
KR102348352B1 true KR102348352B1 (en) | 2022-01-10 |
Family
ID=54071853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167027921A KR102348352B1 (en) | 2014-03-12 | 2015-03-11 | Light-emitting device |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2015188078A (en) |
KR (1) | KR102348352B1 (en) |
CN (1) | CN106233479B (en) |
TW (1) | TWI669837B (en) |
WO (1) | WO2015137414A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107170880B (en) * | 2017-07-14 | 2019-09-27 | 上海天马微电子有限公司 | Luminescence unit and display device |
JP6942589B2 (en) * | 2017-09-27 | 2021-09-29 | 旭化成株式会社 | Semiconductor light emitting device and ultraviolet light emitting module |
CN111179750A (en) * | 2019-12-12 | 2020-05-19 | 武汉华星光电技术有限公司 | Structure of display panel and manufacturing method thereof |
TWI773538B (en) * | 2021-09-24 | 2022-08-01 | 友達光電股份有限公司 | Self-luminous device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039983A (en) | 2002-07-05 | 2004-02-05 | Rohm Co Ltd | Semiconductor light emitting device |
JP2007049045A (en) * | 2005-08-11 | 2007-02-22 | Rohm Co Ltd | Semiconductor light emitting device and semiconductor device using the same |
JP2013135012A (en) * | 2011-12-26 | 2013-07-08 | Nichia Chem Ind Ltd | Light emitting device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168235A (en) * | 1997-12-05 | 1999-06-22 | Toyoda Gosei Co Ltd | Light emitting diode |
JP4951937B2 (en) | 2005-10-28 | 2012-06-13 | 日亜化学工業株式会社 | Light emitting device |
US8877561B2 (en) * | 2012-06-07 | 2014-11-04 | Cooledge Lighting Inc. | Methods of fabricating wafer-level flip chip device packages |
-
2015
- 2015-03-11 WO PCT/JP2015/057202 patent/WO2015137414A1/en active Application Filing
- 2015-03-11 CN CN201580021604.7A patent/CN106233479B/en active Active
- 2015-03-11 KR KR1020167027921A patent/KR102348352B1/en active IP Right Grant
- 2015-03-11 JP JP2015048550A patent/JP2015188078A/en active Pending
- 2015-03-12 TW TW104107889A patent/TWI669837B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039983A (en) | 2002-07-05 | 2004-02-05 | Rohm Co Ltd | Semiconductor light emitting device |
JP2007049045A (en) * | 2005-08-11 | 2007-02-22 | Rohm Co Ltd | Semiconductor light emitting device and semiconductor device using the same |
JP2013135012A (en) * | 2011-12-26 | 2013-07-08 | Nichia Chem Ind Ltd | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
TWI669837B (en) | 2019-08-21 |
CN106233479B (en) | 2019-11-22 |
TW201603335A (en) | 2016-01-16 |
KR20160132917A (en) | 2016-11-21 |
WO2015137414A1 (en) | 2015-09-17 |
CN106233479A (en) | 2016-12-14 |
JP2015188078A (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8889440B2 (en) | Light emitting diode optical emitter with transparent electrical connectors | |
US8853865B2 (en) | Semiconductor device with overlapped lead terminals | |
US20130001633A1 (en) | Light-emitting element mounting substrate and led package | |
US20120273826A1 (en) | Led package and method for manufacturing same | |
KR102120268B1 (en) | Lightemitting device | |
KR102348352B1 (en) | Light-emitting device | |
DE112013002261T5 (en) | LIGHT DIODE ARRANGEMENT AND METHOD OF MANUFACTURING THE SAME | |
US20130001618A1 (en) | Light-emitting element mounting substrate and led package | |
KR20170086828A (en) | Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof | |
US20120086041A1 (en) | Led package | |
JP2013225646A (en) | Solid state device and manufacturing method of the same | |
US9537019B2 (en) | Semiconductor device | |
JP2007049045A (en) | Semiconductor light emitting device and semiconductor device using the same | |
WO2015076281A1 (en) | Light-emitting device and light-emitting device manufacturing method | |
JP2010258200A (en) | Semiconductor device and method of manufacturing the same | |
JP6147061B2 (en) | Flip-chip type semiconductor light emitting device, semiconductor device and manufacturing method thereof | |
TWI550918B (en) | Light emitting diode module and method of manufacturing the same | |
JP2015185685A (en) | Light emitting device manufacturing method and light device | |
JP7022510B2 (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device | |
KR102016019B1 (en) | High thermal conductivity semiconductor package | |
TWI509678B (en) | Planar semiconductor device and manufacturing method thereof | |
JP2000101141A (en) | Semiconductor light-emitting element and manufacture thereof | |
TWI566442B (en) | Light emitting chip module,light emitting diode and method of manufacturing the light emitting chip module | |
TWM580798U (en) | LED carrier board having preset conductive bump | |
JP5352639B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |