KR102342724B1 - Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package - Google Patents

Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package Download PDF

Info

Publication number
KR102342724B1
KR102342724B1 KR1020190099118A KR20190099118A KR102342724B1 KR 102342724 B1 KR102342724 B1 KR 102342724B1 KR 1020190099118 A KR1020190099118 A KR 1020190099118A KR 20190099118 A KR20190099118 A KR 20190099118A KR 102342724 B1 KR102342724 B1 KR 102342724B1
Authority
KR
South Korea
Prior art keywords
plating layer
metal member
island
optical device
metal
Prior art date
Application number
KR1020190099118A
Other languages
Korean (ko)
Other versions
KR20190110488A (en
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180031821A external-priority patent/KR102036343B1/en
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020190099118A priority Critical patent/KR102342724B1/en
Publication of KR20190110488A publication Critical patent/KR20190110488A/en
Application granted granted Critical
Publication of KR102342724B1 publication Critical patent/KR102342724B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Abstract

본 발명은 본 발명은 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것으로서, 특히 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것이다. The present invention relates to a substrate for an optical device, an optical device package, a method for manufacturing a substrate for an optical device, and a method for manufacturing an optical device package, and in particular, self-aligning a mounted optical device while preventing a decrease in light reflection efficiency ) to improve the mounting precision of the optical device, to a substrate for an optical device, an optical device package, a method of manufacturing a substrate for an optical device, and a method of manufacturing an optical device package.

Description

광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법{SUBSTRATE FOR OPTICAL DEVICE, OPTICAL DEVICE PACKAGE, MANUFACTURING METHOD OF SUBSTRATE FOR OPTICAL DEVICE AND MANUFACTURING METHOD OF PTICAL DEVICE PACKAGE}A substrate for an optical device, an optical device package, a method for manufacturing a substrate for an optical device, and a method for manufacturing an optical device package

본 발명은 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것으로서, 특히 광소자를 실장할 때 광소자가 틸팅되는 것이 방지되는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것이다. The present invention relates to a substrate for an optical device, an optical device package, a method for manufacturing a substrate for an optical device, and a method for manufacturing an optical device package, and in particular, a substrate for an optical device that is prevented from tilting when an optical device is mounted, an optical device package, and an optical device The present invention relates to a method for manufacturing a magnetic substrate and a method for manufacturing an optical device package.

광소자 패키지는 광소자가 실장되어 빛을 생성하는 장치를 말한다. 이 경우, 광소자는 전기적으로 신호를 인가받아 빛을 생성하는 소자를 의미한다. 이러한 광소자 중 발광다이오드(LED, Light Emitting Diode)는 기존의 광소자들에 비해 효율이 높을 뿐만 아니라 높은 휘도의 빛을 생성할 수 있어 디스플레이 분야에서 널리 쓰이고 있다. 광소자 패키지는 광소자용 기판에 광소자 등을 설치하여 제조될 수 있다. 본 명세서의 광소자는 적외선 LED, 가시광선 LED 및 자외선 LED를 포함한다.The optical device package refers to a device in which an optical device is mounted to generate light. In this case, the optical device refers to a device that generates light by receiving an electrical signal. Among these optical devices, a light emitting diode (LED) is widely used in the display field because it has higher efficiency than conventional optical devices and can generate light with high luminance. The optical device package may be manufactured by installing an optical device or the like on a substrate for an optical device. The optical device of the present specification includes an infrared LED, a visible light LED, and an ultraviolet LED.

종래 수직 절연층이 형성되어 있는 금속기판은, 예를 들어 금속기판과 절연층을 교호적으로 적층(또는 형성)한 상태에서 이를 소정의 길이(폭) 만큼씩 상하로 절단하는 방식으로 형성될 수 있다. 이러한 수직 절연층이 형성된 금속기판의 재료로는 열 전도도 및 전기 전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 합금 등이 사용될 수 있다. 더 나아가 수직 절연층이 형성된 금속기판의 상부면에는 기계적인 가공이나 화학적인 식각 등에 의해서 형성된 상광하협(上廣下陜) 형상의 캐비티(60)가 형성되어 있다. 한편, 광소자에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티 주벽과 금속기판 상면에는 금속 도금, 예를 들어 은(Ag) 도금층이 전해 또는 무전해 도금 방식이나 스퍼터링 방식으로 형성되어 있으며, 캐비티 내의 은 도금층 상부 일부면에는 광소자이 Ag 에폭시 접착제로 접합되어 있다.The conventional metal substrate on which the vertical insulating layer is formed, for example, in a state in which the metal substrate and the insulating layer are alternately stacked (or formed), it can be formed by cutting it up and down by a predetermined length (width). have. As a material of the metal substrate on which the vertical insulating layer is formed, aluminum or copper having good thermal and electrical conductivity, or an alloy including one or more thereof may be used. Further, on the upper surface of the metal substrate on which the vertical insulating layer is formed, a cavity 60 having an upper and lower narrow shape formed by mechanical processing or chemical etching is formed. On the other hand, in order to improve the reflective performance or bonding performance of the light generated by the optical device, a metal plating, for example, a silver (Ag) plating layer, is formed on the main cavity wall and the upper surface of the metal substrate by an electrolytic or electroless plating method or a sputtering method, The optical element is bonded to the upper part of the silver plating layer in the cavity with an Ag epoxy adhesive.

상술한 구조의 Ag 에폭시는 전기 전도성과 접합 특성이 좋으나 상대적으로 열 전도도가 낮아 고 전력 광소자가 실장된 패키지에서는 열저항을 발생시켜, 패키지 전체적으로 방열 특성이 저하되는 요인으로 작용하기 때문에, 결과적으로 광소자의 수명을 단축시키는 결과를 초래한다. 더욱이 광소자가 가시광 영역의 광소자에 비해 많은 열을 발생시키는 자외선 LED라면 상술한 바와 같은 문제가 더 크게 부각될 것이다.Ag epoxy of the above structure has good electrical conductivity and bonding properties, but has relatively low thermal conductivity and generates thermal resistance in a package in which a high-power optical device is mounted. This results in shortening the lifespan of the person. Moreover, if the optical device is an ultraviolet LED that generates more heat than an optical device in the visible region, the above-described problem will be more prominent.

이와 같은 문제점을 해결하고자, 본 출원인은 한국등록특허 제10-1373710호(이하, '선행발명'이라 함)에 개시된 바와 같이 Au/Sn 솔더링하여 광소자 칩을 접합하는 제조방법 및 구조를 발명하였다. 선행발명은, 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와; 각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와; 마스킹 처리되지 않은 상기 일부면에 형성된 산화막을 제거하는 단계와; 산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와; 상기 쉐도우 마스크를 제거하는 단계와; 상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와; 상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함한다. In order to solve this problem, the present applicant invented a manufacturing method and structure for bonding optical device chips by Au/Sn soldering as disclosed in Korean Patent No. 10-1373710 (hereinafter referred to as 'prior invention'). . The prior invention comprises the steps of: forming one or more cavities in the bottom of which grooves reaching a predetermined depth in a metal substrate electrically separated by one or more vertical insulating layers and containing one or more vertical insulating layers; shadow-masking all surfaces except for a portion of the upper portion of the metal substrate formed in each cavity; removing the oxide film formed on the partial surface that is not masked; depositing an electrode layer on each of the partial surfaces from which the oxide film has been removed; removing the shadow mask; bonding the optical device chip by soldering Au/Sn on the electrode layer; and wire bonding one electrode of the optical device positioned on one side of the metal substrate with respect to each of the vertical insulating layers to the metal substrate positioned on the other side of each of the vertical insulating layers through a wire.

그런데 선행발명은 쉐도우 마스크를 이용하여 전극층을 아일랜드 형태로 형성한다는 점에서 캐비티의 깊이를 깊게 형성할 경우에 있어 아일랜드 형태의 전극층 형성에 정밀도를 형성하는데 한계가 있고, 전극층이 일부에만 형성됨에 따라 광반사 효율을 향상시키는데 한계가 있다는 문제가 있다. However, in the case of forming a deep cavity in that the electrode layer is formed in an island shape using a shadow mask, the prior invention has a limit in forming precision in forming an island-shaped electrode layer. There is a problem in that there is a limit to improving the reflection efficiency.

이처럼 종래의 광소자 패키지에 광소자를 실장할 때 광소자가 정위치에 정밀하게 실장하는 것이 곤란한 문제가 발생하는 경우가 있고, 광소자의 위치를 정밀하게 하다보니 광반사 효율이 저하되는 문제가 발생하여 광반사 효율의 저하를 방지하면서 광소자의 실장 위치를 정밀하게 할 필요성이 대두되었다.As such, when mounting an optical device in a conventional optical device package, there is a problem that it is difficult to accurately mount the optical device in the correct position. The need to precisely position the mounting position of an optical device while preventing a decrease in reflection efficiency has emerged.

한국등록특허 제10-1373710호Korean Patent No. 10-1373710

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법를 제공하는 것을 목적으로 한다.The present invention has been devised to solve the above problem, and it is possible to induce self-alignment of the mounted optical device while preventing a decrease in light reflection efficiency to improve the mounting precision of the optical device. An object of the present invention is to provide a device package, a method for manufacturing a substrate for an optical device, and a method for manufacturing an optical device package.

본 발명의 일 특징에 따른 광소자용 기판은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역; 상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 및 상기 제2금속부재의 상면에 형성된 제2도금층을 포함한다. A substrate for an optical device according to one aspect of the present invention includes: first and second metal members bonded to each other with a vertical insulating part interposed therebetween; a first island plating layer formed on an upper surface of the first metal member; a space region formed outside the first island plating layer to expose an upper surface of the first metal member; a first peripheral plating layer formed on an upper surface of the first metal substrate except for the first island plating layer and the space region; and a second plating layer formed on the upper surface of the second metal member.

또한, 상기 제1아일랜드 도금층은 다각 형상으로 형성되고, 상기 공간영역은 상기 제1아일랜드 도금층과 상기 제1주변 도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 한다. In addition, the first island plating layer is formed in a polygonal shape, and the space region is formed between the first island plating layer and the first peripheral plating layer so that the first island plating layer and the first peripheral plating layer are not connected to each other. characterized in that

또한, 상기 제1아일랜드 도금층, 상기 제1주변 도금층 및 상기 제2도금층은 동일 금속으로 형성되는 것을 특징으로 한다. In addition, the first island plating layer, the first peripheral plating layer, and the second plating layer may be formed of the same metal.

또한, 상기 수직절연부를 기준으로 일측에는 제1주변 도금층, 공간영역 및 제1아일랜드 도금층이 형성되고, 상기 수직절연부를 기준으로 타측에는 제2도금층이 형성되며, 상기 수직절연부를 가로지는 선을 따라, 제2도금층, 수직절연부, 제1주변도금층, 공간영역 및 제1아일랜드 도금층 순으로 차례대로 위치하는 것을 특징으로 한다.In addition, a first peripheral plating layer, a space region, and a first island plating layer are formed on one side based on the vertical insulation portion, and a second plating layer is formed on the other side based on the vertical insulation portion, along a line crossing the vertical insulation portion , the second plating layer, the vertical insulation portion, the first peripheral plating layer, the space region, and the first island plating layer are sequentially positioned.

한편, 본 발명의 일 특징에 따른 광소자용 기판은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역; 상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역; 상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층;을 포함한다. Meanwhile, a substrate for an optical device according to one aspect of the present invention includes: first and second metal members bonded to each other with a vertical insulating part interposed therebetween; a first island plating layer formed on an upper surface of the first metal member; a first space region formed outside the first island plating layer to expose an upper surface of the first metal member; a first peripheral plating layer formed on an upper surface of the first metal substrate except for the first island plating layer and the first space region; a second island plating layer formed on an upper surface of the second metal member; a second space region formed outside the second island plating layer to expose an upper surface of the second metal member; and a second peripheral plating layer formed on the upper surface of the second metal substrate except for the second island plating layer and the second spatial region.

또한, 상기 제1공간영역은 역 'ㄷ'형상이고, 상기 제2공간영역은 'ㄷ'형상이며, 상기 제1,2공간영역이 마주보는 사이에 수직절연부이 위치하는 것을 특징으로 한다. In addition, the first spatial region has an inverted 'c' shape, the second spatial region has a 'c' shape, and a vertical insulating portion is positioned between the first and second spatial regions facing each other.

한편, 본 발명의 일 특징에 따른 광소자 패키지는 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역; 및 상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속기판의 상면에 형성된 제2도금층; 상기 제1아일랜드 도금층 상에 형성된 솔더; 상기 솔더 상에 형성되며 제1단자가 상기 제1금속부재와 전기적으로 연결되는 광소자; 및 상기 광소자의 제2단자를 상기 제2금속부재와 전기적으로 연결하는 와이어를 포함한다.Meanwhile, an optical device package according to one aspect of the present invention includes: first and second metal members joined to each other by interposing a vertical insulating part therebetween; a first island plating layer formed on an upper surface of the first metal member; a space region formed outside the first island plating layer to expose an upper surface of the first metal member; and a first peripheral plating layer formed on an upper surface of the first metal substrate except for the first island plating layer and the space region; a second plating layer formed on an upper surface of the second metal substrate; solder formed on the first island plating layer; an optical element formed on the solder and having a first terminal electrically connected to the first metal member; and a wire electrically connecting the second terminal of the optical device to the second metal member.

또한, 상기 제1,2금속부재는 솔더 비친화력 금속인 것을 특징으로 한다.In addition, the first and second metal members are characterized in that the solder non-affinity metal.

한편, 본 발명의 일 특징에 따른 광소자 패키지는, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역; 상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역; 상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층; 상기 제1아일랜드 도금층의 상에 형성된 제1솔더; 상기 제2아일랜드 도금층의 상에 형성된 제2솔더; 및 상기 제1솔더 상에 구비되는 제1단자가 상기 제1금속부재와 전기적으로 연결되고, 상기 제2솔더 상에 구비되는 제2단자가 상기 제2금속부재와 전기적으로 연결되는 광소자; 를 포함한다. Meanwhile, an optical device package according to one aspect of the present invention includes: first and second metal members joined to each other by interposing a vertical insulating part therebetween; a first island plating layer formed on an upper surface of the first metal member; a first space region formed outside the first island plating layer to expose an upper surface of the first metal member; a first peripheral plating layer formed on an upper surface of the first metal substrate except for the first island plating layer and the first space region; a second island plating layer formed on an upper surface of the second metal member; a second space region formed outside the second island plating layer to expose an upper surface of the second metal member; a second peripheral plating layer formed on an upper surface of the second metal substrate except for the second island plating layer and the second spatial region; a first solder formed on the first island plating layer; a second solder formed on the second island plating layer; and an optical element in which a first terminal provided on the first solder is electrically connected to the first metal member, and a second terminal provided on the second solder is electrically connected to the second metal member; includes

본 발명의 바람직한 실시예에 따르면, 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있다.According to a preferred embodiment of the present invention, it is possible to improve the mounting precision of the optical device by inducing self-alignment of the mounted optical device while preventing a decrease in light reflection efficiency.

도1(a) 내지 도1(c)는 본 발명의 바람직한 제1실시예에 따라 수직절연부 및 캐비티를 형성한 광소자용 기판의 도면.
도2(a) 내지 도2(c)는 도1(a) 내지 도1(c)에 도금층을 형성한 도시한 도면.
도3(a) 내지 도3(c)는 도2(a) 내지 도2(c)에서 공간영역을 형성한 도면.
도4(a) 내지 도4(c)는 도3(a) 내지 도3(c)에서 솔더를 형성한 도면.
도5(a) 내지 도5(c)는 도4(a) 내지 도4(c)에서 광소자를 접합한 도면.
도6(a) 내지 도6(c)는 본 발명의 바람직한 제2실시예에 따라 수직절연부 및 캐비티를 형성한 광소자용 기판의 도면.
도7(a) 내지 도7(c)는 도6(a) 내지 도6(c)에 도금층을 형성한 도시한 도면.
도8(a) 내지 도8(c)는 도7(a) 내지 도7(c)에서 공간영역을 형성한 도면.
도9(a) 내지 도9(c)는 도8(a) 내지 도8(c)에서 솔더를 형성한 도면.
도10(a) 내지 도10(c)는 도9(a) 내지 도9(c)에서 광소자를 접합한 도면.
이상에서 각 도면에서의 도(b)는 도(a)의 A-A'단면이고, 도(c)는 도(a)의 평면도임.
1(a) to 1(c) are views of a substrate for an optical device on which a vertical insulating part and a cavity are formed according to a first preferred embodiment of the present invention;
2(a) to 2(c) are views showing a plating layer formed in FIGS. 1(a) to 1(c);
3(a) to 3(c) are views in which a spatial region is formed in FIGS. 2(a) to 2(c);
4(a) to 4(c) are views in which solder is formed in FIGS. 3(a) to 3(c).
Figs. 5(a) to 5(c) are views of bonding the optical elements in Figs. 4(a) to 4(c).
6(a) to 6(c) are views of a substrate for an optical device on which a vertical insulating part and a cavity are formed according to a second preferred embodiment of the present invention;
7(a) to 7(c) are views showing a plating layer formed in FIGS. 6(a) to 6(c).
8(a) to 8(c) are views in which spatial regions are formed in FIGS. 7(a) to 7(c);
9(a) to 9(c) are views in which solder is formed in FIGS. 8(a) to 8(c);
Figs. 10(a) to 10(c) are views of bonding the optical elements in Figs. 9(a) to 9(c);
In the above, FIG. (b) in each drawing is a cross-section A-A' of FIG. (a), and FIG. (c) is a plan view of FIG. (a).

이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following is merely illustrative of the principles of the invention. Therefore, those skilled in the art can devise various devices that, although not explicitly described or shown herein, embody the principles of the invention and are included in the spirit and scope of the invention. Moreover, it should be understood that all conditional terms and examples listed herein are, in principle, expressly intended only for the purpose of understanding the inventive concept, and not limited to the specifically enumerated embodiments and states as such. do.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.The above-described objects, features and advantages will become more apparent through the following detailed description in relation to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the invention pertains will be able to easily practice the technical idea of the invention. .

이하 첨부한 도면에 도시된 실시예들을 참조하여 본 발명의 바람직한 실시예에 따른 광디바이스용 단위 기판을 상세히 설명한다. 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해는 편의상 생략하기로 한다.Hereinafter, a unit substrate for an optical device according to a preferred embodiment of the present invention will be described in detail with reference to the embodiments shown in the accompanying drawings. In describing various embodiments, the same names and reference numerals will be given to components performing the same functions for convenience even if the embodiments are different. In addition, configurations and operations already described in other embodiments will be omitted for convenience.

도 1 내지 5는 본 발명의 바람직한 제1실시예에 따른 광소자용 기판 및 광소자 패키지의 제조방법을 도시한 도면이다.1 to 5 are views illustrating a method of manufacturing a substrate for an optical device and an optical device package according to a first preferred embodiment of the present invention.

도 1에 도시된 같이, 우선 수직절연부(130)를 사이에 개재시켜 서로 접합되는 제1,2 금속부재(110a, 110b)를 형성하고, 제1,2금속부재(110a, 110b)의 상면에서 수직절연부(130)를 포함하는 영역에서 소정의 깊이로 형성된 캐비티(140)를 형성한다. As shown in FIG. 1 , first, first and second metal members 110a and 110b joined to each other are formed by interposing a vertical insulating part 130 therebetween, and upper surfaces of the first and second metal members 110a and 110b are formed. A cavity 140 formed to a predetermined depth is formed in the region including the vertical insulating portion 130 in the

도 1에 도시된 광소자용 기판은, 제1,2금속부재(110a, 110b)가 서로 접합되어 금속부재(110)을 이루게 된다. 즉, 제1금속부재(110a)와, 제1금속부재(110a)의 측면에 위치하여 제1금속부재(110a)와 결합되는 제2금속부재(110b), 및 제1금속부재(110a)와 제2금속부재(110b)의 접합부에 형성되며 제1금속부재(110a)와 제2금속부재(11b)를 전기적으로 절연시키는 수직절연부(130)를 구비한다.In the substrate for an optical device shown in FIG. 1 , the first and second metal members 110a and 110b are bonded to each other to form the metal member 110 . That is, the first metal member 110a, the second metal member 110b positioned on the side of the first metal member 110a and coupled to the first metal member 110a, and the first metal member 110a and A vertical insulator 130 is formed at the junction of the second metal member 110b and electrically insulates the first metal member 110a and the second metal member 11b.

제1,2금속부재(110a, 110b)는 솔더 비친화력 금속인 것이 바람직하며, 본 발명의 바람직한 실시예로서 제1,2금속부재(110a, 110b)는 알루미늄 또는 알루미늄 합금으로 이루어진다.The first and second metal members 110a and 110b are preferably made of solder non-affinity metal, and as a preferred embodiment of the present invention, the first and second metal members 110a and 110b are made of aluminum or an aluminum alloy.

수직절연부(130)는 절연성을 갖는 물질로 구현될 수 있다. 절연성 액상 접합제를 이용하여 수직절연부(130)를 형성할 수 있다. 액상 접합제 등을 사용하여 제1, 2 금속부재(110a, 110b)와 수직절연부(130)를 접합함에 있어서 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 한편으로는 제1,2금속판재(110a, 110b)의 적어도 어느 한 면에 대하여 아노다이징(anodizing) 처리가 되고 아노다이징 처리면이 서로 마주보는 상태에서 서로 접합할 수도 있다. 즉, 제1, 2 금속부재(110a, 110b)가 알루미늄(또는 알루미늄 합금) 재질로 이루어진 경우, 접합 공전 전에 적어도 한 면을 아노다이징 처리함으로써 수직절연부(130)에 포함시킬 수 있다. The vertical insulator 130 may be implemented with an insulating material. The vertical insulating portion 130 may be formed using an insulating liquid bonding agent. When bonding the first and second metal members 110a and 110b and the vertical insulating portion 130 using a liquid bonding agent, etc., bonding may be performed with a bonding film made of a synthetic resin interposed therebetween in order to enhance bonding strength. On the other hand, at least one surface of the first and second metal plates 110a and 110b may be anodized and bonded to each other in a state where the anodized surfaces face each other. That is, when the first and second metal members 110a and 110b are made of an aluminum (or aluminum alloy) material, at least one surface may be anodized before the bonding revolution to be included in the vertical insulating part 130 .

광소자용 기판(100)은 상면에서 수직절연부(130)를 포함하는 영역에 대해서 소정 깊이에 이르는 홈으로 이루어지는 캐비티(140)가 형성된다. 캐비티(140)는 상광하협의 형상 구조를 가지며 상부는 개방되고, 하부는 평평한 바닥면(170)으로 구성된다. In the upper surface of the substrate 100 for an optical device, a cavity 140 including a groove reaching a predetermined depth is formed in the region including the vertical insulating portion 130 . The cavity 140 has a shape structure of the upper and lower narrows, the upper part is open, and the lower part is composed of a flat bottom surface (170).

수직절연부(130)는 금속부재(110)의 중심선에서 제1금속부재(110a) 측으로 소정 거리만큼 편심되어 형성된다. 이에 따라 수직절연부(130)와 제1금속부재(110a) 사이의 캐비티(140)의 바닥면(170)의 면적이 수직절연부(130)와 제2금속부재(110b) 사이의 캐비티(140)의 바닥면의 면적보다 크게 형성된다.The vertical insulating portion 130 is formed eccentrically from the center line of the metal member 110 toward the first metal member 110a by a predetermined distance. Accordingly, the area of the bottom surface 170 of the cavity 140 between the vertical insulating part 130 and the first metal member 110a is equal to the area of the cavity 140 between the vertical insulating part 130 and the second metal member 110b. ) is formed larger than the area of the bottom surface.

다음으로 도 1에 도시된 광소자용 기판을 이용하여, 도 2에 도시된 같이, 캐비티(140)의 바닥면(170)에 도금층(200)을 형성한다. Next, a plating layer 200 is formed on the bottom surface 170 of the cavity 140 as shown in FIG. 2 using the substrate for an optical device shown in FIG. 1 .

도금층(200)은 수직절연부(130)의 상면에는 형성되지 않으며, 제1금속부재(110a)의 상면에 형성되는 제1도금층(210)과 제2금속부재(110b)의 상면에 형성되는 제2도금층(230)으로 구성된다. 제1도금층(210)의 면적은 제2도금층(230)의 면적보다 넓게 형성된다. The plating layer 200 is not formed on the upper surface of the vertical insulating part 130, but is formed on the upper surface of the first plating layer 210 and the second metal member 110b formed on the upper surface of the first metal member 110a. It is composed of two plating layers 230 . The area of the first plating layer 210 is formed to be larger than the area of the second plating layer 230 .

제1,2도금층(210)은 한번의 도금공정에 의해 일체로 형성되며, 동일 금속으로 형성된다. 또한, 제1,2금속주재(110a, 110b)보다 광반사율이 높은 금속 재질인 것이 바람직하며 보다 바람직하게는 금 또는 은 도금에 의해 형성된다. The first and second plating layers 210 are integrally formed by a single plating process, and are formed of the same metal. In addition, the metal material having a higher light reflectance than the first and second metal main materials 110a and 110b is preferable, and more preferably, it is formed by gold or silver plating.

다음으로, 도 2에 도시된 광소자용 기판을 이용하여, 도 3에 도시된 바와 같이, 레이저를 이용하여 도금층을 패터닝한다. 다시 말해, 제1금속부재(110a)의 캐비티 바닥면(170)에 형성된 제1도금층(210)을 레이저를 이용하여 패터닝하여 제1금속부재(110a)의 상면이 노출되도록 공간영역(300)을 형성하되, 공간영역(300)의 내측으로는 제1아일랜드 도금층(210a)이 형성되고, 공간영역(300)의 외측으로는 제1주변 도금층(210b)이 형성되도록 한다.Next, using the substrate for an optical device shown in FIG. 2 , as shown in FIG. 3 , the plating layer is patterned using a laser. In other words, the first plating layer 210 formed on the cavity bottom surface 170 of the first metal member 110a is patterned using a laser to expose the upper surface of the first metal member 110a. However, the first island plating layer 210a is formed on the inside of the spatial region 300 and the first peripheral plating layer 210b is formed on the outside of the spatial region 300 .

제1아일랜드 도금층(210a)은 광소자(500)가 실장되는 실장영역을 제공하므로 광소자(500)의 수평 단면 형상과 대응되는 형상을 갖는다. 예건대, 광소자(500)의 수평 단면의 형상이 다각 형상인 경우에는 제1아일랜드 도금층(210a)의 수평 단면 형상도 다각 형상으로 형성된다. Since the first island plating layer 210a provides a mounting area in which the optical device 500 is mounted, the first island plating layer 210a has a shape corresponding to the horizontal cross-sectional shape of the optical device 500 . For example, when the horizontal cross-section of the optical device 500 has a polygonal shape, the horizontal cross-section of the first island plating layer 210a is also formed in a polygonal shape.

레이저가 조사된 제1도금층(210)의 영역은 제거되어 제1금속부재(110a)의 상면이 노출되면서 공간영역(300)을 형성하게 된다. 공간영역(300)은 제1아일랜드 도금층(210a)과 제1주변 도금층(210b) 사이에 형성되어 제1아일랜드 도금층(210a)과 제1주변 도금층(210b)이 서로 연결되지 않도록 하는 공간이 된다. The area of the first plating layer 210 to which the laser is irradiated is removed to expose the upper surface of the first metal member 110a to form the spatial area 300 . The space region 300 is formed between the first island plating layer 210a and the first peripheral plating layer 210b to become a space in which the first island plating layer 210a and the first peripheral plating layer 210b are not connected to each other.

공간영역(300)은 'ㅁ'형상으로 형성될 수 있다. 이 경우 제1아일랜드 도금층(210a)과 제1주변 도금층(210b)은 'ㅁ'형상의 공간영역(300)을 사이에 두고서 서로 이격되게 형성된다.The spatial region 300 may be formed in a 'ㅁ' shape. In this case, the first island plating layer 210a and the first peripheral plating layer 210b are formed to be spaced apart from each other with the space region 300 having a 'ㅁ' shape interposed therebetween.

도 3을 기준으로 살펴보면, 수직절연부(130)를 기준으로 일측에는 제1주변 도금층(210b), 공간영역(300) 및 제1아일랜드 도금층(210a)이 형성되고, 수직절연부(130)를 기준으로 타측에는 제2도금층(230)이 형성된다. 다시 말해 수직절연부(130)를 가로지는 선을 따라 그 좌측에서 부터 우측으로, 제2도금층(230), 수직절연부(130), 제1주변 도금층(210b), 공간영역(300) 및 제1아일랜드 도금층(210a) 순으로 차례대로 위치하게 된다. Referring to FIG. 3 , a first peripheral plating layer 210b, a space region 300 and a first island plating layer 210a are formed on one side of the vertical insulating part 130 as a reference, and the vertical insulating part 130 is formed on one side. A second plating layer 230 is formed on the other side as a reference. In other words, from left to right along a line crossing the vertical insulating part 130, the second plating layer 230, the vertical insulating part 130, the first peripheral plating layer 210b, the space region 300, and the first The one-island plating layers 210a are sequentially positioned.

공간영역(300)은 수직절연부(130)를 기준으로 소정 간격으로 이격(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 우측으로 소정간격으로 이격됨)되어 형성된다. 제1아일랜드 도금층(210a)는 공간영역(300)의 내측에 위치하며, 제1주변 도금층(210b)은 수직절연부(130)을 기준으로 일측(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 위치하면서 공간영역(300)과 제1아일랜드 도금층(210a)을 제외한 캐비티 바닥면(170) 상에 형성된다.The spatial region 300 is formed by being spaced apart from the vertical insulating part 130 by a predetermined interval (referring to FIGS. . The first island plating layer 210a is located inside the spatial region 300 , and the first peripheral plating layer 210b is on one side of the vertical insulating portion 130 (refer to FIGS. 3(a) to 3(c) ). It is located on the right side of the vertical insulator 130 ) and is formed on the cavity bottom surface 170 except for the spatial region 300 and the first island plating layer 210a.

수직절연부(130)를 기준으로 타측(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 형성된 제2도금층(230)에는 레이저가 조사되지 않으므로 도 2에 도시된 바와 같은 제2도금층(230)이 그대로 남아있게 된다. 이처럼 도 2에 도시된 바와 같은 도금층(200) 중에서 공간영역(300)을 제외하고는 도금층(200)이 그대로 남아있게 된다. 이를 통해 도금층(200)을 캐비티 바닥면(170)에 형성한 목적 및 취지가 상실되는 것이 최소화되며, 제1주변 도금층(210b) 및 제2도금층(230)의 구성을 통해 빛 반사효율의 저하를 방지할 수 있게 된다. Since the laser is not irradiated to the second plating layer 230 formed on the other side of the vertical insulating part 130 (referring to FIGS. 3(a) to (c), the left side of the vertical insulating part 130), it is shown in FIG. The second plating layer 230 as described above remains as it is. As such, the plating layer 200 remains as it is, except for the spatial region 300 among the plating layers 200 as shown in FIG. 2 . Through this, the loss of the purpose and purpose of forming the plating layer 200 on the cavity bottom surface 170 is minimized, and the reduction of light reflection efficiency through the configuration of the first peripheral plating layer 210b and the second plating layer 230 is reduced. can be prevented

이와 같은 도 1 내지 3에 도시된 바와 같은 과정을 통해 광소자용 기판의 제작이 이루어지게 된다.A substrate for an optical device is manufactured through the process shown in FIGS. 1 to 3 .

다음으로 도 4, 5를 참조하여 광소자를 실장한 광소자 패키지의 제조과정을 살펴보면, 먼저 도 3에 도시된 광소자용 기판을 이용하여, 도 4에 도시된 같이, 제1아일랜드 도금층(210a) 상에 솔더(400)를 형성한다. 그런 다음 도 5에 도시된 바와 같이, 솔더(400) 상에 광소자(500)를 접합한다. Next, referring to FIGS. 4 and 5, referring to the manufacturing process of the optical device package on which the optical device is mounted. First, as shown in FIG. 4, the first island plating layer 210a is formed using the optical device substrate shown in FIG. Solder 400 is formed on the Then, as shown in FIG. 5 , the optical device 500 is bonded on the solder 400 .

솔더(400)는 Au-Sn 솔더, Sn-Ag솔더, Sn-Ag-Cu 솔더, Sn-Zn솔더, Sn-Pb솔더, Sn-Cu솔더일 수 있다. 한편, 솔더(400)는 크림 솔더일 수 있으며, 리플로우 머신을 통과시켜 리플로우 머신에서 구간별 예열을 하여 솔더(400)를 녹여 솔더링을 할 수 있다. 리플로우 머신에서는, 예열하고 솔더(400) 내부의 플럭스 용융 및 건조가 이루어지며 리플로우 구간에서 솔더(400)의 납 성분이 용융되면서 광소자(500)가 본딩되고 마지막 냉각이 이루어지게 된다. 위와 같이 광소자(500)를 접합하는 과정에서, 용융된 솔더(400)는 제1아일랜드 도금층(210a)의 표면에서 퍼지는 젖음(wetting) 현상이 일어나며 이로 인해 솔더(400)는 제1아일랜드 도금층(210a) 상에서 고르게 퍼지게 된다.The solder 400 may be Au-Sn solder, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Zn solder, Sn-Pb solder, or Sn-Cu solder. Meanwhile, the solder 400 may be cream solder, and the solder 400 may be melted and soldered by passing through a reflow machine to preheat each section in the reflow machine. In the reflow machine, preheating, flux melting and drying inside the solder 400 is performed, and the optical element 500 is bonded and the final cooling is performed while the lead component of the solder 400 is melted in the reflow section. In the process of bonding the optical device 500 as described above, a wetting phenomenon occurs in the molten solder 400 spreading on the surface of the first island plating layer 210a. 210a) is evenly spread over the phase.

광소자(500)를 솔더(400) 상에 실장할 때 광소자(500)의 정렬오차가 있더라도, 젖음 현상은 광소자(500)의 금속층과도 반응하여 광소자(500)가 제1아일랜드 도금층(210a)의 형상과 대응되는 형상으로 자기 정렬(self-align)되므로 광소자(500)의 정렬 오차를 보정하는 효과를 발휘하게 된다. When the optical device 500 is mounted on the solder 400 , even if there is an alignment error of the optical device 500 , the wetting phenomenon also reacts with the metal layer of the optical device 500 so that the optical device 500 is formed with the first island plating layer. Since it is self-aligned to a shape corresponding to the shape of 210a, an effect of correcting an alignment error of the optical device 500 is exhibited.

한편, 광소자(500)에서 방출된 광을 집광하여 광경로를 길게 구성하기 위해서는 캐비티의 단면 폭보다 깊이를 길게 형성할 필요가 있다. 그런데 마스크를 이용한 포토공정을 통해 패터닝하여 아일랜드 도금층을 형성하는 경우에는 마스크와 캐비티 바닥면과의 거리가 길어져 정밀한 패터닝이 어려워지고 아일랜드 도금층의 정밀 형성이 곤란해지는 문제가 발생하게 된다. 이로 인해 아일랜드 도금층을 형성하더라도 실장시 정렬오차를 보정하는 효과가 미미하게 된다. 반면에 본 발명의 바람직한 실시예에 따라 레이저를 조사하여 도금층의 일부를 제거함으로써 아일랜드 도금층을 형성하는 구성에 따르면, 캐비티를 깊게 형성해야 할 필요가 있는 경우에도 정밀한 아일랜드 도금층의 형성이 가능하게 됨에 따라 실장시 발생한 정렬오차를 보정하는 효과를 발휘할 수 있게 된다. On the other hand, in order to condense the light emitted from the optical device 500 and configure the optical path to be long, it is necessary to form a depth longer than the cross-sectional width of the cavity. However, when the island plating layer is formed by patterning through a photo process using a mask, the distance between the mask and the bottom surface of the cavity becomes long, which makes precise patterning difficult and the precise formation of the island plating layer difficult. For this reason, even when the island plating layer is formed, the effect of correcting the alignment error during mounting is insignificant. On the other hand, according to the configuration in which the island plating layer is formed by irradiating a laser to remove a part of the plating layer according to the preferred embodiment of the present invention, it is possible to form a precise island plating layer even when it is necessary to form a deep cavity. It is possible to exert the effect of correcting the alignment error that occurred during mounting.

또한, 솔더(400)가 제1아일랜드 도금층(210a)상에서 오버플로우(overflow)되더라도, 공간영역(300)의 구성에 의해 솔더(400)가 제1주변 도금층(210b)상으로 퍼져나가는 것을 방지함으로써 솔더(400)가 제1아일랜드 도금층(210a)의 표면 형상과 다른 형상으로 형성되는 것을 방지할 수 있게 된다. In addition, even if the solder 400 overflows on the first island plating layer 210a, the configuration of the spatial region 300 prevents the solder 400 from spreading onto the first peripheral plating layer 210b. It is possible to prevent the solder 400 from being formed in a shape different from the surface shape of the first island plating layer 210a.

제1,2금속부재(110a, 110b)가 솔더 친화력 금속(예건대, 구리 또는 구리합금)인 경우에는 솔더(400)가 제1아일랜드 도금층(210a)에서 오버플로우(overflow)되면, 솔더(400)가 제1,2금속부재(110a, 110b)의 상면으로까지 퍼져나가므로 제1아일랜드 도금층(210a)의 단면 형상으로 자기 정렬(self-align)되는 효과가 발휘되지 않게 된다. 그런데 본 발명의 바람직한 실시예에 따르면, 제1,2금속부재(110a, 110b)는 솔더 비친화력 금속(예건대, 알루미늄 또는 알루미늄 합금)이고, 제1아일랜드 도금층(210a)의 주변으로는 공간영역(300)이 형성되어 제1,2금속부재(110a, 110b)의 상면에 노출되므로, 솔더(400)가 제1아일랜드 도금층(210a)상에서 오버플로우(overflow)되더라도, 제1아일랜드 도금층(210a)의 상면 및 측면으로만 퍼져나갈 뿐 제1,2금속부재(110a, 110b)의 상면으로는 퍼져나가지 않는다. 이로 인해 틸팅된 광소자(500)가 제1아일랜드 도금층(210a)의 단면 형상으로 자기 정렬(self-align)된다. When the first and second metal members 110a and 110b are solder-affinity metals (eg, copper or copper alloy), when the solder 400 overflows from the first island plating layer 210a, the solder 400 ) spreads to the upper surfaces of the first and second metal members 110a and 110b, the effect of self-aligning with the cross-sectional shape of the first island plating layer 210a is not exerted. However, according to a preferred embodiment of the present invention, the first and second metal members 110a and 110b are a solder non-affinity metal (for example, aluminum or an aluminum alloy), and a space area is provided around the first island plating layer 210a. Since 300 is formed and exposed on the upper surfaces of the first and second metal members 110a and 110b, even if the solder 400 overflows on the first island plating layer 210a, the first island plating layer 210a It only spreads to the top and side surfaces of the , and does not spread to the top surfaces of the first and second metal members 110a and 110b. Accordingly, the tilted optical device 500 is self-aligned to the cross-sectional shape of the first island plating layer 210a.

또한, 광소자(500)는 제1아일랜드 도금층(210a) 상에서 솔더링되므로 광소자(500)와 제1주변 도금층(210b) 및 제2도금층(230)간의 높이 차가 최소화되어 광소자(500)를 캐비티 바닥면(170)에 보다 근접하게 설치하는 것이 가능하게 된다. 이를 통해 광소자(500)에서 방출되어 캐비티 바닥면(170)을 향하는 광은 제1주변 도금층(210b) 및 제2도금층(230)에 의해 반사되므로, 반사효율을 향상시킬 수 있을 뿐만 아니라 바닥면(170)에 의한 반사광의 경로를 줄일 수 있게 되어 광소자 패키지의 효율을 향상시킬 수 있게 된다. In addition, since the optical device 500 is soldered on the first island plating layer 210a, the height difference between the optical device 500 and the first peripheral plating layer 210b and the second plating layer 230 is minimized, so that the optical device 500 is placed in the cavity. It becomes possible to install more closely to the bottom surface (170). Through this, the light emitted from the optical device 500 and directed toward the cavity bottom surface 170 is reflected by the first peripheral plating layer 210b and the second plating layer 230, so that not only the reflection efficiency can be improved, but also the bottom surface Since the path of the reflected light by 170 can be reduced, the efficiency of the optical device package can be improved.

도면에는 도시하지 않지만, 도 5에 도시된 광소자(500)는 하부에 제1단자가 형성되고 상부에 제2단자가 형성된 광소자일 수 있다. 이와 같은 광소자는 제1단자가 솔더링되면서 제1아일랜드 도금층(210a)를 통해 제1금속부재(110a)와 전기적으로 연결되며, 제2단자는 와이어를 통해 제2금속부재(110b)에 전기적으로 연결된다. Although not shown in the drawings, the optical device 500 illustrated in FIG. 5 may be an optical device having a first terminal formed on a lower portion and a second terminal formed on an upper portion. Such an optical device is electrically connected to the first metal member 110a through the first island plating layer 210a while the first terminal is soldered, and the second terminal is electrically connected to the second metal member 110b through a wire. do.

한편, 금속부재(110)의 상면에는 기판 커버(미도시)가 설치되며, 기판 커버는 투명 재질로 형성되는데, 광디바이스의 종류에 따라 그 재질은 달라질 수 있으며, 예건대 쿼츠 재질로 이루어질 수 있다. On the other hand, a substrate cover (not shown) is installed on the upper surface of the metal member 110, and the substrate cover is formed of a transparent material. .

도 6 내지 10은 본 발명의 바람직한 제2실시예에 따른 광소자용 기판 및 광소자 패키지의 제조방법을 도시한 도면이다.6 to 10 are views illustrating a method of manufacturing a substrate for an optical device and an optical device package according to a second preferred embodiment of the present invention.

도 6에 도시된 같이, 우선 수직절연부(130)를 사이에 개재시켜 서로 접합되는 제1,2 금속부재(110a, 110b)를 형성하고, 제1,2금속부재(110a, 110b)의 상면에서 수직절연부(130)를 포함하는 영역에서 소정의 깊이로 형성된 캐비티(140)를 형성한다. As shown in FIG. 6 , first and second metal members 110a and 110b joined to each other are formed by interposing the vertical insulating part 130 therebetween, and upper surfaces of the first and second metal members 110a and 110b are formed. A cavity 140 formed to a predetermined depth is formed in the region including the vertical insulating portion 130 in the

도 6에 도시된 광소자용 기판은, 제1,2금속부재(110a, 110b)가 서로 접합되어 금속부재(110)을 이루게 된다. 즉, 제1금속부재(110a)와, 제1금속부재(110a)의 측면에 위치하여 제1금속부재(110a)와 결합되는 제2금속부재(110b), 및 제1금속부재(110a)와 제2금속부재(110b)의 접합부에 형성되며 제1금속부재(110a)와 제2금속부재(11b)를 전기적으로 절연시키는 수직절연부(130)를 구비한다.In the substrate for an optical device shown in FIG. 6 , the first and second metal members 110a and 110b are bonded to each other to form the metal member 110 . That is, the first metal member 110a, the second metal member 110b positioned on the side of the first metal member 110a and coupled to the first metal member 110a, and the first metal member 110a and A vertical insulator 130 is formed at the junction of the second metal member 110b and electrically insulates the first metal member 110a and the second metal member 11b.

제1,2금속부재(110a, 110b)는 솔더 비친화력 금속인 것이 바람직하며, 본 발명의 바람직한 실시예로서 제1,2금속부재(110a, 110b)는 알루미늄 또는 알루미늄 합금으로 이루어진다.The first and second metal members 110a and 110b are preferably made of solder non-affinity metal, and as a preferred embodiment of the present invention, the first and second metal members 110a and 110b are made of aluminum or an aluminum alloy.

수직절연부(130)는 절연성을 갖는 물질로 구현될 수 있다. 절연성 액상 접합제를 이용하여 수직절연부(130)를 형성할 수 있다. 액상 접합제 등을 사용하여 제1, 2 금속부재(110a, 110b)와 수직절연부(130)를 접합함에 있어서 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 한편으로는 제1,2금속판재(110a, 110b)의 적어도 어느 한 면에 대하여 아노다이징(anodizing) 처리가 되고 아노다이징 처리면이 서로 마주보는 상태에서 서로 접합할 수도 있다. 즉, 제1, 2 금속부재(110a, 110b)가 알루미늄(또는 알루미늄 합금) 재질로 이루어진 경우, 접합 공전 전에 적어도 한 면을 아노다이징 처리함으로써 수직절연부(130)에 포함시킬 수 있다. The vertical insulator 130 may be implemented with an insulating material. The vertical insulating portion 130 may be formed using an insulating liquid bonding agent. When bonding the first and second metal members 110a and 110b and the vertical insulating portion 130 using a liquid bonding agent, etc., bonding may be performed with a bonding film made of a synthetic resin interposed therebetween in order to enhance bonding strength. On the other hand, at least one surface of the first and second metal plates 110a and 110b may be anodized and bonded to each other in a state where the anodized surfaces face each other. That is, when the first and second metal members 110a and 110b are made of an aluminum (or aluminum alloy) material, at least one surface may be anodized before the bonding revolution to be included in the vertical insulating part 130 .

광소자용 기판(100)은 상면에서 수직절연부(130)를 포함하는 영역에 대해서 소정 깊이에 이르는 홈으로 이루어지는 캐비티(140)가 형성된다. 캐비티(140)는 상광하협의 형상 구조를 가지며 상부는 개방되고, 하부는 평평한 바닥면(170)으로 구성된다. In the upper surface of the substrate 100 for an optical device, a cavity 140 including a groove reaching a predetermined depth is formed in the region including the vertical insulating portion 130 . The cavity 140 has a shape structure of the upper and lower narrows, the upper part is open, and the lower part is composed of a flat bottom surface (170).

수직절연부(130)는 금속부재(110)의 중앙을 가로 지른다. 이에 따라 수직절연부(130)와 제1금속부재(110a) 사이의 캐비티(140)의 바닥면(170)의 면적은 수직절연부(130)와 제2금속부재(110b) 사이의 캐비티(140)의 바닥면의 면적과 실질적으로 동일하다.The vertical insulator 130 crosses the center of the metal member 110 . Accordingly, the area of the bottom surface 170 of the cavity 140 between the vertical insulating part 130 and the first metal member 110a is the cavity 140 between the vertical insulating part 130 and the second metal member 110b. ) is substantially equal to the area of the bottom surface of

다음으로 도 6에 도시된 광소자용 기판을 이용하여, 도 7에 도시된 같이, 캐비티(140)의 바닥면(170)에 도금층(200)을 형성한다. Next, using the substrate for an optical device shown in FIG. 6 , as shown in FIG. 7 , a plating layer 200 is formed on the bottom surface 170 of the cavity 140 .

도금층(200)은 수직절연부(130)의 상면에는 형성되지 않으며, 제1금속부재(110a)의 상면에 형성되는 제1도금층(211)과 제2금속부재(110b)의 상면에 형성되는 제2도금층(231)으로 구성된다. The plating layer 200 is not formed on the upper surface of the vertical insulating part 130, but is formed on the upper surface of the first plating layer 211 and the second metal member 110b formed on the upper surface of the first metal member 110a. It is composed of two plating layers 231 .

제1,2도금층(211,231)은 한번의 도금공정에 의해 일체로 형성되며, 동일 금속으로 형성된다. 또한, 제1,2금속주재(110a, 110b)보다 광반사율이 높은 금속 재질인 것이 바람직하며 보다 바람직하게는 금 또는 은 도금에 의해 형성된다. The first and second plating layers 21 and 31 are integrally formed by a single plating process, and are formed of the same metal. In addition, the metal material having a higher light reflectance than the first and second metal main materials 110a and 110b is preferable, and more preferably, it is formed by gold or silver plating.

다음으로, 도 7에 도시된 광소자용 기판을 이용하여, 도 8에 도시된 바와 같이, 레이저를 이용하여 도금층(200)을 패터닝한다. 다시 말해, 제1,2금속부재(110a, 110b)의 캐비티의 바닥면(170)에 형성된 도금층(200)을 레이저를 이용하여 패터닝하여 상기 제1,2금속부재(110a, 110b)의 상면이 노출되도록 각각 제1,2공간영역(310,330)을 형성하되, 제1공간영역(310)의 내측으로는 제1아일랜드 도금층(211a)이 형성되고, 제1공간영역(310)의 외측으로는 제1주변 도금층(211b)이 형성되도록 하며, 제2공간영역(330)의 내측으로는 제2아일랜드 도금층(231a)이 형성되고, 제2공간영역(330)의 외측으로는 제2주변 도금층(231b)이 형성되도록 한다. Next, using the substrate for an optical device shown in FIG. 7 , as shown in FIG. 8 , the plating layer 200 is patterned using a laser. In other words, the plating layer 200 formed on the bottom surface 170 of the cavity of the first and second metal members 110a and 110b is patterned using a laser so that the upper surfaces of the first and second metal members 110a and 110b are formed. The first and second spatial regions 310 and 330 are respectively formed so as to be exposed, and the first island plating layer 211a is formed inside the first spatial region 310 and the second space region 310 is formed outside the first spatial region 310 . A first peripheral plating layer 211b is formed, a second island plating layer 231a is formed inside the second spatial region 330 , and a second peripheral plating layer 231b is formed outside the second spatial region 330 . ) to form.

제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)는 광소자(500)가 실장되는 실장영역을 제공하므로 광소자(500)의 수평 단면 형상과 대응되는 형상을 갖는다. 예건대, 광소자(500)의 수평 단면의 형상이 다각 형상인 경우에는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 수평 단면 형상은 각각 다각 형상으로 형성된다. 이때 제1아일랜드 도금층(211a)과 제2아일랜드 도금층(231a)의 사이에는 수직절연부(130)가 존재하므로 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 수평 단면적의 합은, 광소자(500)의 수평 단면보다 작게 형성된다.The first island plating layer 211a and the second island plating layer 231a provide a mounting area in which the optical device 500 is mounted, and thus have a shape corresponding to the horizontal cross-sectional shape of the optical device 500 . For example, when the horizontal cross-sectional shape of the optical device 500 is a polygonal shape, the horizontal cross-sectional shape of the first island plating layer 211a and the second island plating layer 231a is formed in a polygonal shape, respectively. At this time, since the vertical insulating portion 130 exists between the first island plating layer 211a and the second island plating layer 231a, the sum of the horizontal cross-sectional areas of the first island plating layer 211a and the second island plating layer 231a is, It is formed to be smaller than the horizontal cross-section of the optical device 500 .

레이저가 조사된 도금층(200)에는 공간영역(300)이 형성된다. 다시 말해, 레이저가 조사된 제1도금층(210)의 영역은 제거되어 제1금속부재(110a)의 상면이 노출되면서 제1공간영역(310)을 형성하고, 레이저가 조사된 제2도금층(230)의 영역은 제거되어 제2금속부재(110b)의 상면이 노출되면서 제2공간영역(330)을 형성한다. A space region 300 is formed in the plating layer 200 irradiated with the laser. In other words, the region of the first plating layer 210 to which the laser is irradiated is removed to expose the upper surface of the first metal member 110a to form a first spatial region 310 , and the second plating layer 230 to which the laser is irradiated is removed. ) is removed to expose the upper surface of the second metal member 110b to form a second space region 330 .

제1공간영역(310)은 수직절연부(130)를 기준으로 일측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 존재하고, 제2공간영역(330)은 수직절연부(130)를 기준으로 타측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 존재한다. The first spatial region 310 is located on one side (the right side of the vertical insulating part 130 with reference to FIGS. 8(a) to (c)) with respect to the vertical insulating part 130, and the second spatial region 330 ) is present on the other side of the vertical insulator 130 (refer to FIGS.

제1주변 도금층(211b)은 수직절연부(130)을 기준으로 일측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 위치하면서 제1공간영역(310)과 제1아일랜드 도금층(211a)을 제외한 캐비티 바닥면(170) 상에 형성된다. 제2주변 도금층(231b)은 수직절연부(130)을 기준으로 타측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 위치하면서 제2공간영역(330)과 제2아일랜드 도금층(231a)을 제외한 캐비티 바닥면(170) 상에 형성된다. The first peripheral plating layer 211b is located on one side (the right side of the vertical insulating part 130 with reference to FIGS. 8(a) to (c)) with respect to the vertical insulating part 130 and the first spatial region 310. and on the cavity bottom surface 170 except for the first island plating layer 211a. The second peripheral plating layer 231b is located on the other side of the vertical insulating part 130 (refer to FIGS. 8(a) to (c), the left side of the vertical insulating part 130) and the second spatial region 330. It is formed on the cavity bottom surface 170 except for the second island plating layer 231a.

제1공간영역(310)은 제1아일랜드 도금층(211a)과 제1주변 도금층(211b) 사이에 형성되어 제1아일랜드 도금층(211a)과 제1주변 도금층(211b)이 서로 연결되지 않도록 하는 공간이 된다. 또한 제2공간영역(330)은 제2아일랜드 도금층(231a)과 제2주변 도금층(231b) 사이에 형성되어 제2아일랜드 도금층(231a)과 제2주변 도금층(231b)이 서로 연결되지 않도록 하는 공간이 된다. The first space region 310 is formed between the first island plating layer 211a and the first peripheral plating layer 211b, so that the first island plating layer 211a and the first peripheral plating layer 211b are not connected to each other. do. In addition, the second space region 330 is formed between the second island plating layer 231a and the second peripheral plating layer 231b to prevent the second island plating layer 231a and the second peripheral plating layer 231b from being connected to each other. becomes this

도 8에 도시된 바와 같이, 제1공간영역(310)은 역 'ㄷ'형상으로 형성되고, 제2공간영역(330)은 'ㄷ'자 형상으로 형성될 수 있다. 이와는 다르게, 제1,2공간영역(310, 330)은 각각 'ㅁ'형상으로 형성될 수 있다. As shown in FIG. 8 , the first spatial region 310 may be formed in an inverted 'C' shape, and the second spatial region 330 may be formed in a 'C' shape. Alternatively, the first and second spatial regions 310 and 330 may be formed in a 'ㅁ' shape, respectively.

도 8에 도시된 바와 같이, 제1공간영역(310) 및 제2공간영역(330)의 사이에는 수직절연부(130)가 직접 인접하여 위치하게 된다. 이와는 다르게 제1공간영역(310)과 수직절연부(130) 사이의 제1금속부재(110a)의 상면에는 제1주변 도금층(211b)이 존재할 수 있고, 제2공간영역(330)과 수직절연부(130) 사이의 제2금속부재(110b)의 상면에는 제2주변 도금층(231b)이 존재할 수 있다.As shown in FIG. 8 , the vertical insulator 130 is positioned directly adjacent to each other between the first spatial region 310 and the second spatial region 330 . Unlike this, a first peripheral plating layer 211b may be present on the upper surface of the first metal member 110a between the first spatial region 310 and the vertical insulating portion 130 , and may be vertically insulated from the second spatial region 330 . A second peripheral plating layer 231b may be present on the upper surface of the second metal member 110b between the portions 130 .

이처럼 도 7에 도시된 바와 같은 도금층(200) 중에서 공간영역(300)을 제외하고는 도금층(200)이 그대로 남아있게 된다. 이를 통해 도금층(200)을 캐비티 바닥면(170)에 형성한 목적 및 취지가 상실되는 것이 최소화되며, 제1주변 도금층(211b) 및 제2주변 도금층(231b)의 구성을 통해 빛 반사효율의 저하를 방지할 수 있게 된다. As such, the plating layer 200 remains as it is except for the spatial region 300 among the plating layers 200 as shown in FIG. 7 . Through this, the loss of the purpose and purpose of forming the plating layer 200 on the cavity bottom surface 170 is minimized, and the light reflection efficiency is reduced through the configuration of the first peripheral plating layer 211b and the second peripheral plating layer 231b. can be prevented.

이와 같은 도 6 내지 8에 도시된 바와 같은 과정을 통해 광소자용 기판의 제작이 이루어지게 된다.A substrate for an optical device is manufactured through the process shown in FIGS. 6 to 8 .

다음으로 도 9, 10를 참조하여 광소자를 실장한 광소자 패키지의 제조과정을 살펴보면, 먼저 도 8에 도시된 광소자용 기판을 이용하여, 도 9에 도시된 같이, 솔더(400)를 형성한다. 다시 말해 제1아일랜드 도금층(211a) 상에 제1솔더(410)를 형성하고, 제2아일랜드 도금층(231a) 상에 제2솔더(430)를 형성한다. 그런 다음 도 10에 도시된 바와 같이, 제1,2솔더(410, 430) 상에 광소자(500)를 접합한다. Next, referring to FIGS. 9 and 10 , referring to the manufacturing process of the optical device package on which the optical device is mounted, first, the solder 400 is formed as shown in FIG. 9 using the optical device substrate shown in FIG. 8 . In other words, the first solder 410 is formed on the first island plating layer 211a and the second solder 430 is formed on the second island plating layer 231a. Then, as shown in FIG. 10 , the optical device 500 is bonded on the first and second solders 410 and 430 .

제1,2솔더(410, 430)는 Au-Sn 솔더, Sn-Ag솔더, Sn-Ag-Cu 솔더, Sn-Zn솔더, Sn-Pb솔더, Sn-Cu솔더일 수 있다. 한편, 제1,2솔더(410, 430)는 크림 솔더일 수 있으며, 리플로우 머신을 통과시켜 리플로우 머신에서 구간별 예열을 하여 제1,2솔더(410, 430)를 녹여 솔더링을 할 수 있다. 리플로우 머신에서는, 예열하고 제1,2솔더(410,430) 내부의 플럭스 용융 및 건조가 이루어지며 리플로우 구간에서 제1,2솔더(410,430)의 납 성분이 용융되면서 광소자(500)가 본딩되고 마지막 냉각이 이루어지게 된다. 위와 같이 광소자(500)를 접합하는 과정에서, 용융된 제1,2솔더(410,430)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 표면에서 퍼지는 젖음(wetting) 현상이 일어나며 이로 인해 제1,2솔더(410,430)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)상에서 고르게 퍼지게 된다.The first and second solders 410 and 430 may be Au-Sn solder, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Zn solder, Sn-Pb solder, or Sn-Cu solder. Meanwhile, the first and second solders 410 and 430 may be cream solder, and the first and second solders 410 and 430 may be melted and soldered by passing through a reflow machine and preheating for each section in the reflow machine. have. In the reflow machine, preheating, flux melting and drying inside the first and second solders 410 and 430 is performed, and the optical element 500 is bonded while the lead component of the first and second solders 410 and 430 is melted in the reflow section. A final cooling takes place. In the process of bonding the optical device 500 as described above, the molten first and second solders 410 and 430 cause a wetting phenomenon that spreads on the surfaces of the first island plating layer 211a and the second island plating layer 231a. Accordingly, the first and second solders 410 and 430 are evenly spread on the first island plating layer 211a and the second island plating layer 231a.

광소자(500)를 제1,2솔더(410, 430) 상에 실장할 때 광소자(500)의 정렬오차가 있더라도, 젖음 현상은 광소자(500)의 금속층과도 반응하여 광소자(500)가 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 전체적인 형상과 대응되는 형상으로 자기 정렬(self-align)되므로 광소자(500)의 정렬 오차를 보정하는 효과를 발휘하게 된다. Even if there is an alignment error of the optical device 500 when the optical device 500 is mounted on the first and second solders 410 and 430 , the wetting phenomenon also reacts with the metal layer of the optical device 500 to react with the optical device 500 . ) is self-aligned in a shape corresponding to the overall shape of the first island plating layer 211a and the second island plating layer 231a, so that the alignment error of the optical device 500 is corrected.

한편, 광소자(500)에서 방출된 광을 집광하여 광경로를 길게 구성하기 위해서는 캐비티의 단면 폭보다 깊이를 길게 형성할 필요가 있다. 그런데 마스크를 이용한 포토공정을 통해 패터닝하여 아일랜드 도금층을 형성하는 경우에는 마스크와 캐비티 바닥면과의 거리가 길어져 정밀한 패터닝이 어려워지고 아일랜드 도금층의 정밀 형성이 곤란해지는 문제가 발생하게 된다. 이로 인해 아일랜드 도금층을 형성하더라도 실장시 정렬오차를 보정하는 효과가 미미하게 된다. 반면에 본 발명의 바람직한 실시예에 따라 레이저를 조사하여 도금층의 일부를 제거함으로써 아일랜드 도금층을 형성하는 구성에 따르면, 캐비티를 깊게 형성해야 할 필요가 있는 경우에도 정밀한 아일랜드 도금층의 형성이 가능하게 됨에 따라 실장시 발생한 정렬오차를 보정하는 효과를 발휘할 수 있게 된다. On the other hand, in order to condense the light emitted from the optical device 500 and configure the optical path to be long, it is necessary to form a depth longer than the cross-sectional width of the cavity. However, when the island plating layer is formed by patterning through a photo process using a mask, the distance between the mask and the bottom surface of the cavity becomes long, which makes precise patterning difficult and the precise formation of the island plating layer difficult. For this reason, even when the island plating layer is formed, the effect of correcting the alignment error during mounting is insignificant. On the other hand, according to the configuration in which the island plating layer is formed by irradiating a laser to remove a part of the plating layer according to the preferred embodiment of the present invention, it is possible to form a precise island plating layer even when it is necessary to form a deep cavity. It is possible to exert the effect of correcting the alignment error that occurred during mounting.

또한, 공간영역(300)의 구성에 의해 제1,2솔더(410,430)가 제1,2주변 도금층(211b, 231b)상으로 퍼져나가는 것을 방지되고, 수직절연부(130) 역시 솔더와 비친화성을 띠므로 제1,2솔더(410, 430)가 수직절연부(130) 상으로 퍼져나가는 것이 방지된다. 따라서 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)상에서 오버플로우(overflow)되더라도, 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)의 표면 형상과 다른 형상으로 형성되는 것을 방지할 수 있게 된다. In addition, the configuration of the spatial region 300 prevents the first and second solders 410 and 430 from spreading onto the first and second peripheral plating layers 211b and 231b, and the vertical insulating portion 130 also has incompatibility with the solder. Therefore, the first and second solders 410 and 430 are prevented from spreading onto the vertical insulating portion 130 . Accordingly, even if the first and second solders 410 and 430 overflow on the first and second island plating layers 211a and 231a, the first and second solders 410 and 430 are formed on the first and second island plating layers 211a and 231a. It becomes possible to prevent formation of a shape different from the surface shape.

제1,2금속부재(110a, 110b)가 솔더 친화력 금속(예건대, 구리 또는 구리합금)인 경우에는 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)에서 오버플로우(overflow)되면, 제1,2솔더(410,430)가 제1,2금속부재(110a, 110b)의 상면으로까지 퍼져나가므로 제1,2아일랜드 도금층(211a, 231a)의 단면 형상으로 자기 정렬(self-align)되는 효과가 제대로 발휘되지 않게 된다. 그런데 본 발명의 바람직한 실시예에 따르면, 제1,2금속부재(110a, 110b)는 솔더 비친화력 금속(예건대, 알루미늄 또는 알루미늄 합금)이고, 제1,2아일랜드 도금층(211a, 231a)의 주변으로는 공간영역(300)이 형성되어 제1,2금속부재(110a, 110b)의 상면에 노출되므로, 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)상에서 오버플로우(overflow)되더라도, 제1,2아일랜드 도금층(211a, 231a)의 상면 및 측면으로만 퍼져나갈 뿐 제1,2금속부재(110a, 110b)의 상면으로는 퍼져나가지 않는다. 이로 인해 틸팅된 광소자(500)가 제1,2아일랜드 도금층(211a, 231a)의 단면 형상으로 자기 정렬(self-align)된다. When the first and second metal members 110a and 110b are solder-affinity metals (eg, copper or copper alloy), the first and second solders 410 and 430 overflow from the first and second island plating layers 211a and 231a. When overflowed, the first and second solders 410 and 430 spread to the upper surfaces of the first and second metal members 110a and 110b, so that the first and second island plating layers 211a and 231a are self-aligned ( The self-aligning effect will not be properly exhibited. However, according to a preferred embodiment of the present invention, the first and second metal members 110a and 110b are solder non-affinity metals (for example, aluminum or aluminum alloy), and the periphery of the first and second island plating layers 211a and 231a Since the spatial region 300 is formed and exposed on the upper surfaces of the first and second metal members 110a and 110b, the first and second solders 410 and 430 overflow on the first and second island plating layers 211a and 231a. Even if it overflows, it only spreads to the upper surfaces and side surfaces of the first and second island plating layers 211a and 231a and does not spread to the upper surfaces of the first and second metal members 110a and 110b. Accordingly, the tilted optical device 500 is self-aligned with the cross-sectional shape of the first and second island plating layers 211a and 231a.

또한, 광소자(500)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)상에서 솔더링되므로 광소자(500)와 제1주변 도금층(211b) 및 제2주변 도금층(231b)간의 높이 차가 최소화되어 광소자(500)를 캐비티 바닥면(170)에 보다 근접하게 설치하는 것이 가능하게 된다. 이를 통해 광소자(500)에서 방출되어 캐비티 바닥면(170)을 향하는 광은 제1주변 도금층(211b) 및 제2주변 도금층(231b)에 의해 반사되므로, 반사효율을 향상시킬 수 있을 뿐만 아니라 바닥면(170)에 의한 반사광의 경로를 줄일 수 있게 되어 광소자 패키지의 효율을 향상시킬 수 있게 된다. In addition, since the optical device 500 is soldered on the first island plating layer 211a and the second island plating layer 231a, there is a difference in height between the optical device 500 and the first peripheral plating layer 211b and the second peripheral plating layer 231b. It is minimized and it is possible to install the optical element 500 closer to the cavity bottom surface 170 . Through this, the light emitted from the optical device 500 and directed toward the cavity bottom surface 170 is reflected by the first peripheral plating layer 211b and the second peripheral plating layer 231b, so that not only the reflection efficiency can be improved but also the bottom surface Since the path of the reflected light by the surface 170 can be reduced, the efficiency of the optical device package can be improved.

도면에는 도시하지 않지만, 도 10에 도시된 광소자(500)는 하부에 제1, 2단자가 형성된 광소자일 수 있다. 이와 같은 광소자는 제1단자가 솔더링되면서 제1아일랜드 도금층(211a)를 통해 제1금속부재(110a)와 전기적으로 연결되며, 제2단자도 솔더링되면서 제2아일랜드 도금층(231a)를 통해 제2금속부재(110b)에 전기적으로 연결된다. Although not shown in the drawings, the optical device 500 illustrated in FIG. 10 may be an optical device having first and second terminals formed thereunder. Such an optical device is electrically connected to the first metal member 110a through the first island plating layer 211a while the first terminal is soldered, and the second terminal is also soldered to the second metal through the second island plating layer 231a. It is electrically connected to the member 110b.

한편, 금속부재(110)의 상면에는 기판 커버(미도시)가 설치되며, 기판 커버는 투명 재질로 형성되는데, 광소자의 종류에 따라 그 재질은 달라질 수 있으며, 예건대 쿼츠 재질로 이루어질 수 있다. On the other hand, a substrate cover (not shown) is installed on the upper surface of the metal member 110 , and the substrate cover is formed of a transparent material. The material may vary depending on the type of optical element, and for example, may be made of a quartz material.

전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당기술분야의 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.As described above, although described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify or modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. can be carried out.

110a: 제1금속부재 110b: 제2금속부재
130: 수직절연부 140: 캐비티
170: 바닥면 200: 도금층
300: 공간영역 400: 솔더
500: 광소자
110a: first metal member 110b: second metal member
130: vertical insulation 140: cavity
170: bottom surface 200: plating layer
300: space area 400: solder
500: optical element

Claims (9)

수직절연부를 사이에 개재시켜 서로 접합되는 제1, 2금속부재;
광소자가 실장되는 영역을 제공하며, 상기 제1금속부재의 상면에 형성된 제1도금층;
상기 제2금속부재의 상면에 형성된 제2도금층; 및
상기 제1금속부재의 상면이 노출되도록 상기 제1도금층을 패터닝하여 형성된 공간영역;을 포함하고,
상기 제1도금층은,
상기 공간영역 내측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 및
상기 공간영역 외측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1주변 도금층;을 포함하고,
상기 제1, 2금속부재의 상면에서 상기 수직절연층를 포함하는 영역에서 캐비티가 깊이 있는 홈을 이루며 형성되고,
상기 제1, 2도금층은, 동일 금속으로 형성되며, 상기 캐비티의 평평한 바닥면에서 상기 수직절연층 및 상기 공간영역을 제외한 영역에 형성되고,
상기 제1금속부재는 솔더 비친화력 금속으로 이루어지고,
상기 제1아일랜드 도금층의 주변으로는 상기 공간영역이 형성되어 상기 제1금속부재의 상면이 노출되고,
상기 공간영역은 상기 제1아일랜드 도금층과 상기 제1도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 하는 광소자용 기판.
first and second metal members joined to each other by interposing a vertical insulator therebetween;
a first plating layer that provides a region in which an optical device is mounted, and is formed on an upper surface of the first metal member;
a second plating layer formed on an upper surface of the second metal member; and
a space region formed by patterning the first plating layer so that the upper surface of the first metal member is exposed;
The first plating layer,
a first island plating layer formed on an upper surface of the first metal member to be located inside the spatial region; and
a first peripheral plating layer formed on the upper surface of the first metal member to be located outside the spatial region; and
A cavity is formed to form a deep groove in an area including the vertical insulating layer on the upper surfaces of the first and second metal members,
The first and second plating layers are made of the same metal, and are formed on a flat bottom surface of the cavity except for the vertical insulating layer and the space region,
The first metal member is made of a solder non-affinity metal,
The space region is formed around the first island plating layer to expose an upper surface of the first metal member,
and the space region is formed between the first island plating layer and the first plating layer so that the first island plating layer and the first peripheral plating layer are not connected to each other.
제1항에 있어서,
상기 제1아일랜드 도금층은 다각 형상으로 형성되는 것을 특징으로 하는 광소자용 기판.
According to claim 1,
The substrate for an optical device, characterized in that the first island plating layer is formed in a polygonal shape.
삭제delete 제1항에 있어서,
상기 수직절연부를 기준으로 일측에는 제1주변 도금층, 공간영역 및 제1아일랜드 도금층이 형성되고,
상기 수직절연부를 기준으로 타측에는 제2도금층이 형성되며,
상기 수직절연부를 가로지는 선을 따라, 제2도금층, 수직절연부, 제1주변도금층, 공간영역 및 제1아일랜드 도금층 순으로 차례대로 위치하는 것을 특징으로 하는 광소자용 기판.
According to claim 1,
A first peripheral plating layer, a space region, and a first island plating layer are formed on one side of the vertical insulating part,
A second plating layer is formed on the other side based on the vertical insulating part,
A second plating layer, a vertical insulation portion, a first peripheral plating layer, a space region, and a first island plating layer are sequentially positioned along a line crossing the vertical insulation portion in order.
수직절연부를 사이에 개재시켜 서로 접합되는 제1, 2금속부재;
광소자가 실장되는 영역을 제공하며, 상기 제1금속부재의 상면에 형성된 제1도금층;
상기 제2금속부재의 상면에 형성된 제2도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1도금층을 패터닝하여 형성된 제1공간영역; 및
상기 제2금속부재의 상면이 노출되도록 상기 제2도금층을 패터닝하여 형성된 제2공간영역;을 포함하고,
상기 제1도금층은,
상기 제1공간영역 내측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 및
상기 제1공간영역 외측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1주변 도금층;을 포함하고,
상기 제2도금층은,
상기 제2공간영역 내측에 위치하도록 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 및
상기 제2공간영역 외측에 위치하도록 상기 제2금속부재의 상면에 형성된 제2주변 도금층;을 포함하고,
상기 제1, 2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 캐비티가 깊이 있는 홈을 이루며 형성되고,
상기 제1, 2도금층은, 동일 금속으로 형성되며, 상기 캐비티의 평평한 바닥면에서 상기 수직절연부, 상기 제1공간영역 및 상기 제2공간영역을 제외한 영역에 형성되고,
상기 제1, 2금속부재는 솔더 비친화력 금속으로 이루어지고,
상기 제1아일랜드 도금층의 주변으로는 상기 제1공간영역이 형성되어 상기 제1금속부재의 상면이 노출되고,
상기 제2아일랜드 도금층의 주변으로는 상기 제2공간영역이 형성되어 상기 제2금속부재의 상면이 노출되고,
상기 제1공간영역은 상기 제1아일랜드 도금층과 상기 제1도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하고,
상기 제2공간영역은 상기 제2아일랜드 도금층과 상기 제2도금층 사이에 형성되어 상기 제2아일랜드 도금층과 상기 제2주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 하는 광소자용 기판.
first and second metal members joined to each other by interposing a vertical insulator therebetween;
a first plating layer that provides a region in which an optical device is mounted, and is formed on an upper surface of the first metal member;
a second plating layer formed on an upper surface of the second metal member;
a first space region formed by patterning the first plating layer to expose an upper surface of the first metal member; and
a second space region formed by patterning the second plating layer so that the upper surface of the second metal member is exposed;
The first plating layer,
a first island plating layer formed on an upper surface of the first metal member to be located inside the first spatial region; and
a first peripheral plating layer formed on the upper surface of the first metal member to be located outside the first spatial region; and
The second plating layer,
a second island plating layer formed on the upper surface of the second metal member to be located inside the second spatial region; and
a second peripheral plating layer formed on the upper surface of the second metal member so as to be located outside the second spatial region; and
On the upper surfaces of the first and second metal members, the cavity is formed to form a deep groove in the region including the vertical insulating portion,
The first and second plating layers are made of the same metal, and are formed on a flat bottom surface of the cavity except for the vertical insulating portion, the first spatial region, and the second spatial region,
The first and second metal members are made of a solder non-affinity metal,
The first space region is formed around the first island plating layer to expose an upper surface of the first metal member,
The second space region is formed around the second island plating layer to expose an upper surface of the second metal member,
The first space region is formed between the first island plating layer and the first plating layer so that the first island plating layer and the first peripheral plating layer are not connected to each other;
and the second space region is formed between the second island plating layer and the second plating layer so that the second island plating layer and the second peripheral plating layer are not connected to each other.
제5항에 있어서,
상기 제1공간영역은 역 'ㄷ'형상이고,
상기 제2공간영역은 'ㄷ'형상이며
상기 제1, 2공간영역이 마주보는 사이에 수직절연부이 위치하는 것을 특징으로 하는 광소자용 기판.
6. The method of claim 5,
The first spatial region has an inverted 'C' shape,
The second spatial region is in the shape of a 'C'.
A substrate for an optical device, characterized in that a vertical insulator is positioned between the first and second spatial regions facing each other.
수직절연부를 사이에 개재시켜 서로 접합되는 제1, 2금속부재;
광소자가 실장되는 영역을 제공하며, 상기 제1금속부재의 상면에 형성된 제1도금층;
상기 제2금속부재의 상면에 형성된 제2도금층; 및
상기 제1금속부재의 상면이 노출되도록 상기 제1도금층을 패터닝하여 형성된 공간영역;을 포함하고,
상기 제1도금층은,
상기 공간영역 내측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 및
상기 공간영역 외측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1주변 도금층;을 포함하고,
상기 제1아일랜드 도금층 상에 형성된 솔더;
상기 솔더 상에 형성되며 제1단자가 상기 제1금속부재와 전기적으로 연결되는 광소자; 및
상기 광소자의 제2단자를 상기 제2금속부재와 전기적으로 연결하는 와이어;를 더 포함하고,
상기 제1, 2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 캐비티가 깊이 있는 홈을 이루며 형성되고,
상기 제1, 2도금층은, 동일 금속으로 형성되며, 상기 캐비티의 평평한 바닥면에서 상기 수직절연부 및 상기 공간영역을 제외한 영역에 형성되고,
상기 제1금속부재는 솔더 비친화력 금속으로 이루어지고,
상기 제1아일랜드 도금층의 주변으로는 상기 공간영역이 형성되어 상기 제1금속부재의 상면이 노출되고,
상기 공간영역은 상기 제1아일랜드 도금층과 상기 제1도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 하는 광소자 패키지.
first and second metal members joined to each other by interposing a vertical insulator therebetween;
a first plating layer that provides a region in which an optical device is mounted, and is formed on an upper surface of the first metal member;
a second plating layer formed on an upper surface of the second metal member; and
a space region formed by patterning the first plating layer so that the upper surface of the first metal member is exposed;
The first plating layer,
a first island plating layer formed on an upper surface of the first metal member to be located inside the spatial region; and
a first peripheral plating layer formed on the upper surface of the first metal member to be located outside the spatial region; and
solder formed on the first island plating layer;
an optical element formed on the solder and having a first terminal electrically connected to the first metal member; and
a wire electrically connecting the second terminal of the optical element to the second metal member;
On the upper surfaces of the first and second metal members, the cavity is formed to form a deep groove in the region including the vertical insulating portion,
The first and second plating layers are formed of the same metal, and are formed on a flat bottom surface of the cavity except for the vertical insulating portion and the space region,
The first metal member is made of a solder non-affinity metal,
The space region is formed around the first island plating layer to expose an upper surface of the first metal member,
and the space region is formed between the first island plating layer and the first plating layer to prevent the first island plating layer and the first peripheral plating layer from being connected to each other.
삭제delete 수직절연부를 사이에 개재시켜 서로 접합되는 제1, 2금속부재;
광소자가 실장되는 영역을 제공하며, 상기 제1금속부재의 상면에 형성된 제1도금층;
상기 제2금속부재의 상면에 형성된 제2도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1도금층을 패터닝하여 형성된 제1공간영역; 및
상기 제2금속부재의 상면이 노출되도록 상기 제2도금층을 패터닝하여 형성된 제2공간영역;을 포함하고,
상기 제1도금층은,
상기 제1공간영역 내측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 및
상기 제1공간영역 외측에 위치하도록 상기 제1금속부재의 상면에 형성된 제1주변 도금층;을 포함하고,
상기 제2도금층은,
상기 제2공간영역 내측에 위치하도록 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 및
상기 제2공간영역 외측에 위치하도록 상기 제2금속부재의 상면에 형성된 제2주변 도금층;을 포함하고,
상기 제1아일랜드 도금층의 상에 형성된 제1솔더;
상기 제2아일랜드 도금층의 상에 형성된 제2솔더; 및
상기 제1솔더 상에 구비되는 제1단자가 상기 제1금속부재와 전기적으로 연결되고, 상기 제2솔더 상에 구비되는 제2단자가 상기 제2금속부재와 전기적으로 연결되는 광소자;를 더 포함하고,
상기 제1, 2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 캐비티가 깊이 있는 홈을 이루며 형성되고,
상기 제1, 2도금층은, 동일 금속으로 형성되며, 상기 캐비티의 평평한 바닥면에서 상기 수직절연부, 상기 제1공간영역 및 상기 제2공간영역을 제외한 영역에 형성되고,
상기 제1, 2금속부재는 솔더 비친화력 금속으로 이루어지고,
상기 제1아일랜드 도금층의 주변으로는 상기 제1공간영역이 형성되어 상기 제1금속부재의 상면이 노출되고,
상기 제2아일랜드 도금층의 주변으로는 상기 제2공간영역이 형성되어 상기 제2금속부재의 상면이 노출되고,
상기 제1공간영역은 상기 제1아일랜드 도금층과 상기 제1도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하고,
상기 제2공간영역은 상기 제2아일랜드 도금층과 상기 제2도금층 사이에 형성되어 상기 제2아일랜드 도금층과 상기 제2주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 하는 광소자 패키지.
first and second metal members joined to each other by interposing a vertical insulator therebetween;
a first plating layer that provides a region in which an optical device is mounted, and is formed on an upper surface of the first metal member;
a second plating layer formed on an upper surface of the second metal member;
a first space region formed by patterning the first plating layer to expose an upper surface of the first metal member; and
a second space region formed by patterning the second plating layer so that the upper surface of the second metal member is exposed;
The first plating layer,
a first island plating layer formed on an upper surface of the first metal member to be located inside the first spatial region; and
a first peripheral plating layer formed on the upper surface of the first metal member to be located outside the first spatial region; and
The second plating layer,
a second island plating layer formed on the upper surface of the second metal member to be located inside the second spatial region; and
a second peripheral plating layer formed on the upper surface of the second metal member so as to be located outside the second spatial region; and
a first solder formed on the first island plating layer;
a second solder formed on the second island plating layer; and
An optical device in which a first terminal provided on the first solder is electrically connected to the first metal member, and a second terminal provided on the second solder is electrically connected to the second metal member; including,
On the upper surfaces of the first and second metal members, the cavity is formed to form a deep groove in the region including the vertical insulating portion,
The first and second plating layers are made of the same metal, and are formed on a flat bottom surface of the cavity except for the vertical insulating portion, the first spatial region, and the second spatial region,
The first and second metal members are made of a solder non-affinity metal,
The first space region is formed around the first island plating layer to expose an upper surface of the first metal member,
The second space region is formed around the second island plating layer to expose an upper surface of the second metal member,
The first space region is formed between the first island plating layer and the first plating layer so that the first island plating layer and the first peripheral plating layer are not connected to each other;
and the second space region is formed between the second island plating layer and the second plating layer so that the second island plating layer and the second peripheral plating layer are not connected to each other.
KR1020190099118A 2018-03-20 2019-08-13 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package KR102342724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190099118A KR102342724B1 (en) 2018-03-20 2019-08-13 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180031821A KR102036343B1 (en) 2018-03-20 2018-03-20 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package
KR1020190099118A KR102342724B1 (en) 2018-03-20 2019-08-13 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031821A Division KR102036343B1 (en) 2018-03-20 2018-03-20 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package

Publications (2)

Publication Number Publication Date
KR20190110488A KR20190110488A (en) 2019-09-30
KR102342724B1 true KR102342724B1 (en) 2021-12-24

Family

ID=79176049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190099118A KR102342724B1 (en) 2018-03-20 2019-08-13 Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package

Country Status (1)

Country Link
KR (1) KR102342724B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373710B1 (en) 2012-12-12 2014-03-13 (주)포인트엔지니어링 Led metal substrate and method for manufacturing the substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645657B1 (en) * 2004-05-04 2006-11-14 삼성전기주식회사 Flip-chip printed circuit board and white light-emitting diode module having the flip-chip printed circuit board
KR20170135809A (en) * 2017-11-30 2017-12-08 (주)포인트엔지니어링 Manufacturing method of substrate for mounting a chip and substrate for mounting a chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373710B1 (en) 2012-12-12 2014-03-13 (주)포인트엔지니어링 Led metal substrate and method for manufacturing the substrate

Also Published As

Publication number Publication date
KR20190110488A (en) 2019-09-30

Similar Documents

Publication Publication Date Title
US5882949A (en) Method of making compact light-emitting device with sealing member
US7795051B2 (en) Accurate alignment of an LED assembly
JP5340583B2 (en) Semiconductor light emitting device
US8803186B2 (en) LED substrate structure, LED unit and lighting module having the same
KR20120048535A (en) Light emitting device
JP5706254B2 (en) Semiconductor device
US8383949B2 (en) Method to form lateral pad on edge of wafer
TWI566490B (en) Optoelectronic component, optoelectronic device and method for producing an optoelectronic device
JP2015029157A (en) Semiconductor device manufacturing method and semiconductor device
JP6225834B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102342724B1 (en) Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package
KR102036343B1 (en) Substrate for optical device, optical device package, manufacturing method of substrate for optical device and manufacturing method of ptical device package
US10559723B2 (en) Optical device
JP7111957B2 (en) Semiconductor device and its manufacturing method
JP6485518B2 (en) Semiconductor light emitting device and manufacturing method thereof
WO2019176912A1 (en) Semiconductor module and method of manufacturing same
JP2002280479A (en) Surface mounting semiconductor device
CN109873072B (en) Light emitting device, light emitting diode packaging structure and manufacturing method thereof
TWI743618B (en) Package carrier and light emitting device
KR101894673B1 (en) Light emitting diode package
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
TWI647868B (en) Improved light-emitting device and method of making the same, improved light-emitting diode package structure and method of making the same
JPH0770778B2 (en) Semiconductor device and manufacturing method thereof
JP2022016297A (en) Semiconductor device and manufacturing method for semiconductor device
CN111148370A (en) Semiconductor light emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant