KR101894673B1 - Light emitting diode package - Google Patents

Light emitting diode package Download PDF

Info

Publication number
KR101894673B1
KR101894673B1 KR1020170100521A KR20170100521A KR101894673B1 KR 101894673 B1 KR101894673 B1 KR 101894673B1 KR 1020170100521 A KR1020170100521 A KR 1020170100521A KR 20170100521 A KR20170100521 A KR 20170100521A KR 101894673 B1 KR101894673 B1 KR 101894673B1
Authority
KR
South Korea
Prior art keywords
frame
layer
adhesion
emitting diode
light emitting
Prior art date
Application number
KR1020170100521A
Other languages
Korean (ko)
Other versions
KR20170094113A (en
Inventor
박준용
박인규
서대웅
정희철
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170100521A priority Critical patent/KR101894673B1/en
Publication of KR20170094113A publication Critical patent/KR20170094113A/en
Application granted granted Critical
Publication of KR101894673B1 publication Critical patent/KR101894673B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드 패키지는 칩 실장 영역을 갖는 프레임, 상기 칩 실장 영역 상에 제공된 제1 접착 보조층, 상기 제1 접착 보조층 상에 제공된 접착층, 및 상기 칩 실장 영역에 제공되며 자외선을 출사하는 발광 다이오드를 포함한다. 상기 제1 접착 보조층은 Ni과 Ag를 포함하는 층, 또는 Ni과 Au를 포함하는 층, 또는 Cu를 포함하는 층 중 어느 하나이며, 상기 제1 접착 보조층은 상기 칩 실장 영역에만 제공된다.The light emitting diode package includes a frame having a chip mounting area, a first adhesion assisting layer provided on the chip mounting area, an adhesive layer provided on the first adhesion assisting layer, and a light emitting diode provided in the chip mounting area and emitting ultraviolet light . Wherein the first adhesion-assisting layer is one of a layer containing Ni and Ag, a layer containing Ni and Au, or a layer containing Cu, and the first adhesion-assisting layer is provided only in the chip mounting region.

Description

발광 다이오드 패키지{LIGHT EMITTING DIODE PACKAGE} [0001] LIGHT EMITTING DIODE PACKAGE [0002]

본 발명은 발광 다이오드 패키지에 관한 것이다.The present invention relates to a light emitting diode package.

개별적인 칩(chip) 상태로 분리된 발광 다이오드는 인쇄회로기판, 전력공급원 또는 제어수단과 전기적으로 연결되기 위해 패키지(package)의 형태로 제공된다.Light emitting diodes separated into individual chip states are provided in the form of a package for electrical connection with a printed circuit board, a power supply or a control means.

이때, 칩은 패키징을 통해 외부환경으로부터 보호되며, 외부의 단자와 전기적 접촉이 원활히 달성된다. 특히, 발광 다이오드의 경우, 전력의 공급을 통해 발생되는 광이 외부로 원활하게 배출되도록 하는 기능 및 칩에서 발생된 열을 외부로 방출시키는 기능도 수행한다.At this time, the chip is protected from external environment through packaging, and electrical contact with an external terminal is smoothly achieved. Particularly, in the case of a light emitting diode, the light emitting diode also functions to smoothly discharge light generated through power supply to the outside, and to discharge heat generated from the chip to the outside.

최근에는, 화합물 반도체의 단결정 형성 및 도판트 제어 기술의 진보를 통해, 고출력의 발광 다이오드가 구현되고 있다. 그런데, 이러한 고출력 발광 다이오드는 높은 전력 공급을 요구하고, 발생되는 열의 방출문제를 유발한다.In recent years, high output light emitting diodes have been realized through the progress of single crystal formation of compound semiconductors and dopant control technology. However, such a high output light emitting diode requires a high power supply and causes emission of generated heat.

특히, 발생되는 열이 패키지 외부로 원활하게 방출되지 못하는 경우, 발광 다이오드의 열화를 가져오는 한 요인이 되기도 한다. 이를 해결하기 위해, 최근에는 패키지 소재로서 세라믹 또는 금속이 사용되고 있다.Particularly, when the generated heat can not be smoothly discharged to the outside of the package, it may be a cause of deterioration of the light emitting diode. To solve this problem, recently, ceramic or metal has been used as a package material.

여기서, 세라믹은 낮은 열전달 특성을 가지므로, 외부의 열을 차단하는 장점을 가지나, 패키지 내부에서 발생되는 열을 외부로 원활하게 배출하지 못하는 문제점이 있다. 또한, 패키지 내부에서 발생되는 광을 외부로 원활하게 배출하기 위해 발광 다이오드 칩 하부에 별도의 반사물질을 구비하여야 하는 문제점이 있다.Since the ceramic has a low heat transfer characteristic, it has an advantage of blocking external heat, but has a problem that heat generated in the package can not be discharged smoothly to the outside. Further, in order to smoothly discharge the light generated in the package to the outside, a separate reflective material must be provided under the LED chip.

한편, 패키지 소재로서 금속을 사용하는 경우, 높은 열전달 특성을 확보할 수 있는 장점이 있다. On the other hand, when a metal is used as the package material, there is an advantage that a high heat transfer characteristic can be secured.

도 1은 종래 기술에 따른 발광 다이오드 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional LED package.

도 1을 참조하면, 종래의 발광 다이오드 패키지는 프레임(1), 몰딩부(3), 칩 실장부 및 렌즈부(7)를 가진다.Referring to FIG. 1, a conventional LED package has a frame 1, a molding part 3, a chip mounting part, and a lens part 7.

이때, 프레임(1)은 금속 재질로 구성되며, 프레임(1)의 측면에는 몰딩부(3)가 구비된다. 몰딩부(3)는 금속 재질의 프레임(1)과는 다른 재질인 고분자 재질을 포함하며, 하부로부터 상부로 신장된 형태로 발광 다이오드 패키지의 측면을 형성한다. At this time, the frame 1 is made of a metal material, and the molding part 3 is provided on a side surface of the frame 1. The molding part 3 includes a polymer material that is different from the metal frame 1 and forms a side surface of the light emitting diode package in a form extending from the lower part to the upper part.

또한, 프레임(1)의 표면 및 몰딩부(3)에 의해 구획된 내부 공간에는 칩(5), 또는 칩(5)이 탑재된 별도의 기판으로 이루어지는 칩 실장부가 구비된다. 칩 실장부는 와이어 본딩 또는 표면 실장을 통해 프레임(1)과 전기적으로 연결된다.The chip 5 is mounted on the inner space defined by the surface of the frame 1 and the molding portion 3 and a chip mounting portion composed of a separate substrate on which the chip 5 is mounted is provided. The chip mounting portion is electrically connected to the frame 1 through wire bonding or surface mounting.

아울러, 몰딩부(3)의 상단에는 렌즈부(7)가 구비된다. 이때, 렌즈부(7)는 투명 재질의 소재로 구성되며, 몰딩부(3)와 접합된다.In addition, a lens portion 7 is provided at an upper end of the molding portion 3. [ At this time, the lens part 7 is made of a transparent material and is joined to the molding part 3.

이때, 반사도를 높이기 위해 프레임(1) 전체가 Al 등 금속으로 이루어져 있는 경우, 칩 또는 서브마운트(submount) 실장시, 에폭시(epoxy)나 실리콘(silicone) 등 유기물이 들어 있는 Ag 페이스트(paste)를 이용하여 프레임(1) 상에 칩을 실장하게 되는데, 이는 Sn 베이스 솔더가 Al 프레임 상에 접착되지 않음에 따라 솔더링(soldering)이 불가능하기 때문이다.In this case, when the entire frame 1 is made of metal such as Al to increase the reflectivity, an Ag paste containing an organic material such as epoxy or silicone is mounted on a chip or a submount. The chips are mounted on the frame 1 because the Sn base solder is not bonded to the Al frame and soldering is impossible.

그런데, 이와 같이 유기물이 함유된 Ag 페이스트를 이용하여 칩 또는 서브마운트를 실장하는 경우, 칩에서 발광되는 빛, 특히 자외선에 의해 유기물이 장시간 영향받음에 따라, Ag 페이스트가 프레임(1)으로부터 박리(delamination)되거나, 칩 또는 서브마운트가 Ag 페이스트로부터 박리되는 등 제품의 신뢰성을 저하시키는 현상이 발생하게 된다.When a chip or a submount is mounted using the Ag paste containing an organic substance, the Ag paste is peeled from the frame (1) as the organic matter is affected by light emitted from the chip, particularly ultraviolet rays, for a long time delamination) or a phenomenon that the reliability of the product is deteriorated due to peeling of the chip or submount from the Ag paste.

본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 일실시예는, 발광 다이오드를 실장하기 위한 프레임의 칩 실장 영역에, Sn 베이스 솔더에 의한 솔더링 혹은 리플로우가 가능하도록, 접착 보조층이 형성되는 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지의 제공을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems and it is an object of the present invention to provide a chip mounting area of a frame for mounting a light emitting diode in which solder or reflow can be performed by Sn base solder, A substrate for an optical device in which an adhesion-assisting layer is formed, and a light emitting diode package including the same.

본 발명의 일 실시예에 따른 발광 다이오드 패키지는 칩 실장 영역과 칩 미실장 영역을 가지며 Al 또는 Al 합금을 포함하는 프레임, 상기 칩 실장 영역 상에 제공된 제1 접착 보조층, 상기 제1 접착 보조층 상에 제공된 접착층, 및 상기 칩 실장 영역에 제공되며 자외선을 출사하는 발광 다이오드를 포함한다. 상기 제1 접착 보조층은 Ni과 Ag를 포함하는 층, 또는 Ni과 Au를 포함하는 층, 또는 Cu를 포함하는 층 중 어느 하나이며, 상기 제1 접착 보조층은 상기 칩 실장 영역에만 제공된다. 상기 프레임은 상기 칩 미실장 영역에서 그 상면이 노출된다. A light emitting diode package according to an embodiment of the present invention includes a frame having a chip mounting area and a chip non-mounting area and including an Al or Al alloy, a first adhesion assisting layer provided on the chip mounting area, And a light emitting diode provided in the chip mounting region and emitting ultraviolet rays. Wherein the first adhesion-assisting layer is one of a layer containing Ni and Ag, a layer containing Ni and Au, or a layer containing Cu, and the first adhesion-assisting layer is provided only in the chip mounting region. And the upper surface of the frame is exposed in the chip non-mounting area.

본 발명의 일 실시예에 있어서, 상기 접착층은 Sn 또는 Sn 합금을 포함할 수 있다.In one embodiment of the present invention, the adhesive layer may comprise Sn or a Sn alloy.

본 발명의 일 실시예에 있어서, 상기 프레임은 상측으로부터 함몰된 함몰부를 이루는 바닥면과 측면을 포함하며, 상기 칩 실장 영역은 상기 바닥면의 일부에 제공될 수 있다. In one embodiment of the present invention, the frame includes a bottom surface and a side surface forming depressed depressions from above, and the chip mounting area may be provided on a part of the bottom surface.

본 발명의 일 실시예에 있어서, 상기 측면의 적어도 일부는 상기 바닥면과 경사질 수 있으며, 또는 상기 바닥면과 수직일 수 있다.In one embodiment of the present invention, at least a portion of the side surface may be slanted with the bottom surface or perpendicular to the bottom surface.

본 발명의 일 실시예에 있어서, 상기 프레임은 평면 상에서 볼 때 절연체를 사이에 두고 서로 이격된 제1 프레임과 제2 프레임을 포함할 수 있다. 상기 제1 프레임과 상기 제2 프레임 각각은 분리되지 않은 일체로 제공될 수 있다. 상기 제1 프레임과 상기 제2 프레임 각각은 상기 발광 다이오드와 전기적으로 연결될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 프레임과 상기 제2 프레임은 평면 상에서 볼 때 서로 다른 폭을 가질 수 있다. 상기 칩 실장 영역은 상기 제1 프레임과 상기 제2 프레임 중 어느 하나의 상기 바닥면에 제공될 수 있다.In one embodiment of the present invention, the frame may include a first frame and a second frame spaced apart from each other with an insulator interposed therebetween when viewed in plan. Each of the first frame and the second frame may be provided as a separate unit. Each of the first frame and the second frame may be electrically connected to the light emitting diode. In one embodiment of the present invention, the first frame and the second frame may have different widths when viewed in a plan view. The chip mounting area may be provided on the bottom surface of any one of the first frame and the second frame.

본 발명의 일 실시예에 따른 발광 다이오드 패키지는 상기 발광 다이오드를 커버하는 렌즈부를 더 포함할 수 있다. 이 때, 상기 프레임은 상기 렌즈부가 안착되는 단턱부를 포함할 수 있다. 상기 렌즈부와 상기 단턱부 사이에는 제2 접착 보조층이 더 포함될 수 있다. 상기 제2 접착 보조층은 상기 제1 접착 보조층과 서로 동일한 재료를 포함할 수 있다.The light emitting diode package according to an embodiment of the present invention may further include a lens unit that covers the light emitting diode. At this time, the frame may include a step portion on which the lens portion is seated. And a second adhesion-assisting layer may be further interposed between the lens portion and the step portion. The second adhesion-assisting layer may comprise the same material as the first adhesion-assisting layer.

본 발명의 바람직한 일실시예에 의하면, 프레임의 칩 실장 영역에 접착 보조층을 형성하고, 이 접착 보조층에 발광 다이오드를 솔더링 또는 리플로우 접합함으로써 발광 다이오드를 프레임에 견고하게 부착시켜, 종래와 같은 박리 현상을 방지하고 제품의 신뢰성을 향상시킬 수 있다.According to a preferred embodiment of the present invention, the light-emitting diode is firmly attached to the frame by forming an adhesion-assisting layer in the chip mounting area of the frame and soldering or reflowing the light- The peeling phenomenon can be prevented and the reliability of the product can be improved.

또한, 프레임과 발광 다이오드 사이에 개재되는 접착층과 접착 보조층으로 인해, 발광 다이오드에서 발생된 열이 접착층과 접착 보조층을 통해 프레임으로 신속하게 전달되며, 따라서 종래에 비해 방열 효과가 향상된다.In addition, due to the adhesive layer and the adhesion-promoting layer interposed between the frame and the light emitting diode, the heat generated in the light emitting diode is quickly transferred to the frame through the adhesive layer and the adhesion-promoting layer, thereby improving the heat radiation effect.

아울러, 함몰부 상단 테두리를 따라 접착 보조층을 형성하고, 여기에 렌즈부가 Sn 베이스 솔더에 의해 접합되도록 함으로써 함몰부를 완전 실링하여 습기 침투로 인한 신뢰성 저하를 방지할 수 있다.In addition, the adhesion auxiliary layer is formed along the upper edge of the depression, and the lens portion is bonded by the Sn-base solder thereto, thereby completely sealing the depression to prevent reliability deterioration due to moisture penetration.

도 1은 종래 기술에 따른 발광 다이오드 패키지를 도시한 단면도.
도 2는 본 발명의 일실시예에 따른 광소자용 기판의 사시도.
도 3은 도 2의 단면도.
도 4는 본 발명의 일실시예에 따른 발광 다이오드 패키지의 사용 상태도.
도 5는 본 발명의 다른 실시예에 따라 단턱부에 제2 접착 보조층이 형성된 예를 도시한 단면도.
도 6은 본 발명의 일실시예에 따른 발광 다이오드 패키지의 제조방법을 순서대로 도시한 공정도.
도 7은 본 발명의 다른 실시예에 따른 발광 다이오드 패키지의 제조방법을 순서대로 도시한 공정도.1 is a cross-sectional view illustrating a light emitting diode package according to a related art;
2 is a perspective view of a substrate for an optical device according to an embodiment of the present invention.
3 is a sectional view of Fig. 2;
4 is a use state diagram of a light emitting diode package according to an embodiment of the present invention;
5 is a cross-sectional view illustrating an example in which a second adhesive-supporting layer is formed on a step portion according to another embodiment of the present invention.
6 is a process diagram illustrating a method of fabricating a light emitting diode package according to an embodiment of the present invention.
7 is a process diagram illustrating a method of fabricating a light emitting diode package according to another embodiment of the present invention.

이하, 본 발명의 일실시예에 따른 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.Hereinafter, preferred embodiments of a substrate for an optical device and a light emitting diode package including the same according to an embodiment of the present invention will be described with reference to the accompanying drawings. In this process, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation.

또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 하여 내려져야 할 것이다.In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout this specification.

예를 들어, 본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우, 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상측면 등의 방향적인 표현은 아래쪽, 하(부), 하측면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다.For example, where a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. In the present specification, directional expressions of the upper side, the upper side (upper side), the upper side, and the like can be understood to mean lower, lower (lower), lower side and the like. That is, the expression of the spatial direction should be understood in a relative direction, and it should not be construed as definitively as an absolute direction.

아울러, 아래의 실시예는 본 발명의 권리범위를 한정하는 것이 아니라 본 발명의 청구범위에 제시된 구성요소의 예시적인 사항에 불과하며, 본 발명의 명세서 전반에 걸친 기술사상에 포함되고 청구범위의 구성요소에서 균등물로서 치환 가능한 구성요소를 포함하는 실시예는 본 발명의 권리범위에 포함될 수 있다.In addition, the following embodiments are not intended to limit the scope of the present invention, but merely as exemplifications of the constituent elements set forth in the claims of the present invention, and are included in technical ideas throughout the specification of the present invention, Embodiments that include components replaceable as equivalents in the elements may be included within the scope of the present invention.

실시예Example

도 2는 본 발명의 일실시예에 따른 광소자용 기판의 사시도이고, 도 3은 도 2의 단면도이다.FIG. 2 is a perspective view of a substrate for an optical device according to an embodiment of the present invention, and FIG. 3 is a sectional view of FIG.

도 2와 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 광소자용 기판(10)은, 소정 두께를 가지고 상측면에 함몰부(30)가 형성되는 금속재질의 프레임(20)과, 함몰부(30) 바닥면의 소정 영역에 형성되는 칩 실장 영역과, 칩 실장 영역의 적어도 일부분에 형성되는 제1 접착 보조층(40)을 포함한다.2 and 3, a substrate 10 for an optical device according to an embodiment of the present invention includes a metal frame 20 having a predetermined thickness and a depression 30 formed on an upper surface thereof, A chip mounting area formed in a predetermined area on the bottom surface of the depression 30, and a first adhesive auxiliary layer 40 formed on at least a part of the chip mounting area.

여기서, 프레임(20)은 제1프레임(21)과, 절연체(23), 및 제2프레임(22)을 포함하며, 절연체(23)는 제1프레임(21)과 제2프레임(22) 사이에 개재되어, 제1프레임(21)과 제2프레임(22)은 절연체(23)를 사이에 두고 좌우 양측에서 서로 이격하여 대향하게 된다.Here, the frame 20 includes a first frame 21, an insulator 23, and a second frame 22, and the insulator 23 is disposed between the first frame 21 and the second frame 22 So that the first frame 21 and the second frame 22 are opposed to each other on the left and right sides with the insulator 23 interposed therebetween.

이때, 제1프레임(21)과 제2프레임(22)은 금속재질로 이루어지는데, 바람직하게는 알루미늄(Al) 또는 알루미늄 합금으로 이루어지며, 제1프레임(21)과 제2프레임(22) 사이에 소정 폭의 절연체(23)가 접합된다.The first frame 21 and the second frame 22 are made of a metal material and are preferably made of aluminum or an aluminum alloy. The first frame 21 and the second frame 22 The insulator 23 having a predetermined width is bonded.

이때, 절연체(23)는 제1프레임(21) 및 제2프레임(22)과 접착성을 유지하고, 절연 특성을 가지는 재질이라면 어느 것이나 가능하며, 절연체(23)에 의해 제1프레임(21)과 제2프레임(22)은 전기적으로 분리된다.At this time, the insulator 23 can be any material that maintains adhesiveness with the first frame 21 and the second frame 22 and has insulating properties. The insulator 23 can be used for the first frame 21, And the second frame 22 are electrically separated from each other.

또한, 절연체(23)는, 칩 실장 영역의 외측으로 소정 간격 이격하여 개재되는 것이 바람직한데, 칩 실장 영역이 프레임(20)의 중앙부에 형성됨에 따라, 절연체(23)는 프레임(20)의 중앙부에서 제1프레임(21) 또는 제2프레임(22)의 일측으로 치우쳐서 배치된다. It is preferable that the insulator 23 is interposed at a predetermined distance outside the chip mounting area. As the chip mounting area is formed at the center of the frame 20, The first frame 21 and the second frame 22 are arranged to be shifted to one side of the first frame 21 or the second frame 22, respectively.

도 2와 도 3에 도시된 실시예의 경우, 절연체(23)가 제2프레임(22)의 일측으로 치우쳐서 배치됨에 따라, 제1프레임(21)의 폭이 제2프레임(22)의 폭 보다 크게 형성되는 예를 도시하고 있다.2 and 3, since the insulator 23 is biased toward one side of the second frame 22, the width of the first frame 21 is larger than the width of the second frame 22 Is formed.

한편, 프레임(20)의 상측면에 함몰부(30)가 형성된다. 이 함몰부(30)는 발광 다이오드(60, 도 4 참조)의 실장 영역을 확보하기 위한 것으로, 함몰부(30)의 내주면은 바닥면에 대해 수직으로 형성되는 것도 가능하고, 바람직하게는 도 2와 도 3에 도시된 바와 같이 광 반사율이 효과적인 각도의 기울기로 경사지게 형성된다.On the other hand, a depression 30 is formed on the upper surface of the frame 20. 4). The inner circumferential surface of the dimple 30 may be formed perpendicular to the bottom surface. Preferably, the inner circumferential surface of the dimple 30 may be formed to be substantially perpendicular to the bottom surface of the light emitting diode 60 And the light reflectance is formed to be inclined at an effective angle of inclination as shown in Fig.

함몰부(30)의 바닥면 즉, 함몰부(30)가 형성된 제1프레임(21)의 상측면에 칩 실장 영역이 형성되고, 칩 실장 영역의 적어도 일부분에 제1 접착 보조층(40)이 형성된다.A chip mounting area is formed on the bottom surface of the depression 30, that is, the top surface of the first frame 21 on which the depression 30 is formed, and a first adhesive auxiliary layer 40 is formed on at least a part of the chip mounting area .

여기서, 제1 접착 보조층(40)은 발광 다이오드(60)의 솔더링시 Sn 베이스 솔더와 프레임(20) 간의 젖음성을 향상시켜, 발광 다이오드(60)가 프레임(20) 상에 견고하게 부착되게끔 하며, 이에 따라 종래와 같은 박리 현상을 방지할 수 있는 한편, 방열효율이 증대되는 효과를 발생시키게 된다.Here, the first adhesion-promoting layer 40 improves the wettability between the Sn base solder and the frame 20 when soldering the light emitting diode 60, so that the light emitting diode 60 is firmly attached to the frame 20 Thus, it is possible to prevent the peeling phenomenon as in the prior art, and to increase the heat radiation efficiency.

이때, Sn 베이스 솔더로는 Sn 또는 Sn 합금, 예컨대 Sn, AuSn, SnAgCu, SnBi, SnPb, SnPbAg, SnSb, SnCu, SnAg 등이 사용될 수 있으며, 다양한 조성비로 제조될 수 있다.As Sn base solder, Sn or Sn alloy such as Sn, AuSn, SnAgCu, SnBi, SnPb, SnPbAg, SnSb, SnCu, SnAg and the like can be used and can be manufactured with various composition ratios.

또한, 제1 접착 보조층(40)이 형성되는 영역의 길이와 폭 등 규격은, 실장되는 발광 다이오드(60)의 규격에 따라 적절히 선택될 수 있다.The standard such as the length and the width of the region where the first adhesion-assisting layer 40 is formed can be appropriately selected according to the standard of the light-emitting diode 60 to be mounted.

이때, 제1 접착 보조층(40)은 용융된 금속재료를 도포하거나, 증착 또는 도금 등의 방법으로 형성할 수 있으며, 예컨대 Ni과 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층, 또는 Cu를 포함하는 층으로 이루어질 수 있다.The first adhesion-promoting layer 40 may be formed by applying a molten metal material or by a method such as vapor deposition or plating. For example, a layer containing Ni and Ag, a layer containing Ni and Au, or a layer containing Cu As shown in FIG.

또한, 함몰부(30)의 경사면 외측에는, 상단 테두리를 따라 프레임(20)의 상측면으로부터 낮게 단차진 단턱부(50)가 형성되는데, 이 단턱부(50)는 후술하는 렌즈부(80, 도 4 참조)의 결합시 렌즈부(80) 하단을 지지하는 역할을 한다.A lower stepped portion 50 is formed on the outer side of the inclined surface of the dimple 30 along the upper edge of the frame 20. The stepped portion 50 includes a lens portion 80, (See FIG. 4), the lower end of the lens unit 80 is supported.

아울러, 제1프레임(21)의 저면에는 제1전극(71)이 형성되고, 제2프레임(22)의 저면에는 제2전극(72)이 형성되며, 이때 각각의 전극은 예컨대 Ni과 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층 또는 Cu를 포함하는 층으로 이루어질 수 있다.A first electrode 71 is formed on the bottom surface of the first frame 21 and a second electrode 72 is formed on the bottom surface of the second frame 22. Or a layer comprising Ni and Au or a layer containing Cu.

도 4는 본 발명의 일실시예에 따른 발광 다이오드 패키지(100)의 사용 상태도이며, 전술한 광소자용 기판(10)을 포함한다.FIG. 4 is a use state diagram of a light emitting diode package 100 according to an embodiment of the present invention, and includes the above-described substrate 10 for an optical device.

본 발명의 일실시예에 따른 발광 다이오드 패키지(100)는, 상부에 칩 실장 영역을 포함하는 프레임(20), 칩 실장 영역의 적어도 일부분에 접착층(45)을 개재하여 실장되는 발광 다이오드(60), 및 접착층(45)과 프레임(20) 사이에 형성되는 제1 접착 보조층(40)을 포함한다.A light emitting diode package 100 according to an embodiment of the present invention includes a frame 20 including a chip mounting region on an upper portion thereof, a light emitting diode 60 mounted on at least a part of the chip mounting region through an adhesive layer 45, And a first adhesion-promoting layer (40) formed between the adhesive layer (45) and the frame (20).

발광 다이오드(60)는 다이싱이 이루어진 개별적인 칩의 형태, 또는 다수의 칩이 금속배선을 통해 연결된 형태, 또는 칩이 표면 실장된 형태일 수 있으며, Sn 베이스 솔더로 이루어지는 접착층(45)에 의해 프레임(20)의 칩 실장 영역에 실장된다.The light emitting diode 60 may be in the form of an individual chip in which dicing is performed or a form in which a plurality of chips are connected through a metal wiring or a chip is surface mounted, (20).

이때, 제1 접착 보조층(40)은 접착층(45)보다 프레임(20)에 대한 젖음성이 더 좋은 재료, 예컨대 Ni와 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층 또는 Cu를 포함하는 층 등으로 이루어지며, 제1 접착 보조층(40)이 접착층(45)과 프레임(20) 사이에 개재되어 접착층(45)과 프레임(20) 간의 젖음성을 향상시킴에 따라, 발광 다이오드(60)는 솔더링 또는 리플로우 접합 등의 방법으로 실장되어 프레임(20) 상의 칩 실장 영역에 견고하게 부착될 수 있다.At this time, the first adhesion-assisting layer 40 is formed of a material having better wettability with respect to the frame 20 than the adhesive layer 45, for example, a layer containing Ni and Ag or a layer containing Ni and Au or a layer containing Cu And the first adhesive supporting layer 40 is interposed between the adhesive layer 45 and the frame 20 to improve the wettability between the adhesive layer 45 and the frame 20, Soldering or reflow soldering or the like and can be firmly attached to the chip mounting area on the frame 20. [

또한, 발광 다이오드(60)는 본딩 와이어(61)에 의해 제1프레임(21) 및 제2프레임(22)과 전기적으로 연결된다.Further, the light emitting diode 60 is electrically connected to the first frame 21 and the second frame 22 by the bonding wires 61.

아울러, 렌즈부(80)가 단턱부(50)에 안착되는데, 이때 렌즈부(80)와 단턱부(50) 사이에는 일정한 접착도와 열팽창 계수를 가진 소프트한 재질의 완충부(81)가 개재되는 것이 바람직하며, 예컨대 우레탄, 에폭시, 아크릴, 실리콘 등 접착 가능한 유무기 폴리머가 이용될 수 있다.The lens portion 80 is seated on the step portion 50. A buffer portion 81 of soft material having a certain degree of adhesion and thermal expansion coefficient is interposed between the lens portion 80 and the step portion 50 And an adhesive organic polymer such as urethane, epoxy, acrylic, silicone, etc. may be used.

도 5는 본 발명의 다른 실시예에 따른 광소자용 기판(10')을 도시한 것으로, 단턱부에 제2 접착 보조층이 형성된 예를 도시한 단면도이며, 도 2 내지 도 4를 참고하여 전술한 실시예와 구성면에서 대동소이하다.5 is a cross-sectional view showing an example of a substrate 10 'for an optical device according to another embodiment of the present invention in which a second adhesion-assisting layer is formed on a step portion. The embodiment and the construction are very similar.

다만, 습기 침투로 인한 신뢰성 저하를 방지하기 위하여, 전술한 바와 같은 Sn 베이스 솔더를 사용하여 렌즈부(80)와 프레임(20)을 솔더링하되, 단턱부(50) 바닥면에 제2 접착 보조층(51)을 형성하여, 이 제2 접착 보조층(51)에 의해 렌즈부(80)와 프레임(20)이 서로 견고하게 결합되는 한편, 함몰부(30)가 완전 실링되도록 한다는 점에서 전술한 실시예와는 차이가 있다.However, in order to prevent reliability degradation due to moisture penetration, the lens portion 80 and the frame 20 are soldered using the Sn base solder as described above, In that the lens portion 80 and the frame 20 are firmly coupled to each other by the second adhesion-assisting layer 51 while the depression 30 is fully sealed, Which is different from the embodiment.

따라서, 도 2 내지 도 4를 참고하여 전술한 실시예의 구성과 동일한 구성에 대하여는 동일한 도면부호를 부여하고, 중복 설명은 생략하기로 한다.Therefore, the same reference numerals are assigned to the same components as those of the above-described embodiment with reference to Figs. 2 to 4, and redundant description will be omitted.

이때, 제2 접착 보조층(51)은 용융된 금속재료를 도포하거나, 증착 또는 도금 등의 방법으로 형성할 수 있으며, 제1 접착 보조층(40)과 동일한 재질, 예컨대 Ni과 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층 또는 Cu로 이루어질 수 있다.At this time, the second adhesion-assisting layer 51 may be formed by applying a molten metal material, or by a method such as vapor deposition or plating. The second adhesion-promoting layer 51 may be made of the same material as the first adhesion- Layer or a layer containing Ni and Au or Cu.

또한, 제2 접착 보조층(51)은 제1 접착 보조층(40)과 동시에 형성될 수도 있으며, 제1 접착 보조층(40) 형성 전, 또는 제1 접착 보조층(40) 형성 후 별도 공정에 의해 따로 형성되는 것도 가능함은 물론이다.The second adhesion-assisting layer 51 may be formed simultaneously with the first adhesion-assisting layer 40 or may be formed before or after the first adhesion-assisting layer 40 is formed, It is also possible to form them separately.

도 6은 본 발명의 일실시예에 따른 발광 다이오드 패키지의 제조방법을 순서대로 도시한 공정도이다.6 is a process diagram illustrating a method of fabricating a light emitting diode package according to an embodiment of the present invention.

이하, 도 6을 참고하여, 본 발명의 일실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기로 한다.Hereinafter, a method of fabricating a light emitting diode package according to an embodiment of the present invention will be described with reference to FIG.

프레임 준비 단계:Frame preparation phase:

소정 두께를 가진 금속재질의 프레임(200)을 준비한다. A metal frame 200 having a predetermined thickness is prepared.

여기서, 프레임(200)은 소정 폭의 절연체(230) 좌우에 금속재질의 제1프레임(210)과 제2프레임(220)을 각각 접합하여 제조할 수 있다.Here, the frame 200 can be manufactured by bonding a first frame 210 and a second frame 220 made of a metal to the right and left of the insulator 230 having a predetermined width.

이때, 제1프레임(210)과 제2프레임(220)은 알루미늄 또는 알루미늄 합금으로 이루어지는 것이 바람직하다.At this time, it is preferable that the first frame 210 and the second frame 220 are made of aluminum or an aluminum alloy.

또한, 절연체(230)가 후술하는 제1 접착 보조층(40)을 가로지르지 않도록, 제1프레임(210)의 폭을 제2프레임(220)의 폭보다 크게 하여 절연체(230)가 프레임(200)의 중앙부 즉, 칩 실장 영역에서 일측으로 치우쳐 형성되도록 하는 것이 바람직하다.The width of the first frame 210 is made larger than the width of the second frame 220 so that the insulator 230 does not cross the first adhesion-assisting layer 40 , That is, in the chip mounting area.

이때, 제1프레임(210)과 제2프레임(220)의 저면에 예컨대 Ni과 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층 또는 Cu를 포함하는 층으로 이루어지는 제1전극(71)과 제2전극(72)이 각각 구비될 수 있는데, 이 제1전극(71)과 제2전극(72)은 프레임(200) 제조시 함께 형성되는 것이 바람직하다.At this time, a first electrode 71 made of a layer containing Ni and Ag or a layer containing Ni and Au or a layer containing Cu is formed on the bottom surfaces of the first frame 210 and the second frame 220, The first electrode 71 and the second electrode 72 may be formed at the same time when the frame 200 is manufactured.

단턱부 및 함몰부 형성 단계:Step and depressed portion formation step:

프레임(200)의 상측면 중앙부를 드릴 등의 기계로 가공하여, 소정 직경과 깊이의 함몰부(30)를 형성한다. 이때, 함몰부(30)의 내주면은 광 반사율이 효과적인 각도의 기울기로 경사지게 형성되는 것이 바람직하다.The central portion of the upper side of the frame 200 is machined by a machine such as a drill to form a depression 30 having a predetermined diameter and depth. At this time, it is preferable that the inner circumferential surface of the depression 30 is formed such that the light reflectance is inclined at an effective angle of inclination.

또한, 함몰부(30)의 경사면 상단 테두리를 따라 그 외측을 드릴 등의 기계로 가공하여, 프레임(200)의 상측면으로부터 함몰부 방향으로 낮게 단차진 단턱부(50)를 소정 폭으로 형성한다. The outer side of the inclined surface of the depression 30 is machined by a drill or the like to form a stepped step 50 having a predetermined width in the direction from the upper side to the depression of the frame 200 .

이때, 함몰부(30)와 단턱부(50)의 형성 순서는 필요에 따라 적절히 선택될 수 있다. 즉, 위에서 설명한 바와 같이 먼저 함몰부(30)를 형성하고, 함몰부(30)의 상단 테두리를 따라 단턱부(50)를 형성하는 것도 가능하고, 먼저 단턱부(50)를 형성한 후 단턱부(50)의 내측 테두리를 따라 함몰부(30)를 형성하는 것도 가능하다.At this time, the order of forming the depressed portion 30 and the step portion 50 can be appropriately selected as needed. That is, as described above, it is also possible to form the depressed portion 30 and form the stepped portion 50 along the upper edge of the depressed portion 30. First, the stepped portion 50 is formed, It is also possible to form the depression 30 along the inner edge of the inner wall 50.

한편, 도 6에 도시된 도면부호 200은 단턱부(50)와 함몰부(30) 형성 전의 프레임을 가리키고, 도면부호 20은 단턱부(50)와 함몰부(30)가 기계 가공에 의해 형성된 프레임을 가리킨다. 도면부호 210과 21, 220과 22, 230과 23 역시 마찬가지이다.Reference numeral 200 in FIG. 6 denotes a frame before the step portion 50 and the depression 30 are formed. Reference numeral 20 denotes a frame 50 in which the step portion 50 and the depression 30 are formed by machining Lt; / RTI > The same is true for reference numerals 210 and 21, 220 and 22, 230 and 23.

코팅층 형성 단계:Coating layer forming step:

프레임(20)의 상측에 코팅층(400)을 형성한다. The coating layer 400 is formed on the upper side of the frame 20.

이때 코팅층(400)은 함몰부(30)의 바닥면과 경사면, 단턱부(50)의 바닥면과 측면을 포함하는 제1프레임(21) 및 제2프레임(22)의 상측면에 일정 두께로 형성되며, 예컨대 Ni과 Ag를 포함하는 층 또는 Ni과 Au를 포함하는 층 또는 Cu를 포함하는 층 등 전도성 및 금속 접합력이 우수한 금속재료를 용융하여 도포하거나, 증착 또는 도금에 의해 코팅층(400)을 형성할 수 있다.The coating layer 400 is formed on the upper and lower surfaces of the first frame 21 and the second frame 22 including the bottom surface and the inclined surface of the depression 30 and the bottom surface and the side surface of the step portion 50, For example, a metal material having excellent conductivity and metal bonding strength, such as a layer containing Ni and Ag, a layer containing Ni and Au or a layer containing Cu, is melted and applied, or the coating layer 400 is formed by vapor deposition or plating .

접착 보조층 형성 단계:Adhesion-assisting layer formation step:

접착 보조층을 형성시키고자 하는 영역을 제외한 나머지 코팅층(400)을 제거하여, 프레임(20) 상측의 일정 영역에 접착 보조층을 형성한다. 이때, 코팅층(400)의 제거는, 드릴 등의 기계로 프레임(20)의 상측면을 가공함으로써 이루어질 수 있다.The remaining coating layer 400 is removed except for the region where the adhesion-assisting layer is to be formed, and an adhesion-assisting layer is formed in a predetermined region on the frame 20. [ At this time, the coating layer 400 may be removed by machining the upper surface of the frame 20 with a machine such as a drill.

본 발명의 일실시예에 의하면, 도 6에 도시된 바와 같이 함몰부(30)의 바닥면 소정 영역에만 제1 접착 보조층(40)을 형성할 수 있으며, 이 경우 함몰부(30) 바닥면의 소정 영역만 남기고 나머지 코팅층(400)을 제거하게 된다. According to an embodiment of the present invention, as shown in FIG. 6, the first adhesion-assisting layer 40 may be formed only on a predetermined region of the bottom surface of the depression 30. In this case, The remaining coating layer 400 is removed.

한편, 본 발명의 다른 실시예에 의하면, 도 5에 도시된 바와 같이 함몰부(30)의 바닥면과 함께 단턱부(50)의 바닥면에도 접착 보조층을 형성할 수 있다. 즉, 함몰부(30)의 바닥면에 제1 접착 보조층(40)을 형성하고, 단턱부(50)의 바닥면에 제2 접착 보조층(51)을 형성할 수 있다. 이 경우 함몰부(30) 바닥면의 소정 영역과 단턱부(50)의 바닥면만 남기고 나머지 코팅층(400)을 제거하게 된다.According to another embodiment of the present invention, as shown in FIG. 5, an adhesion-assisting layer may be formed on the bottom surface of the step portion 50 together with the bottom surface of the depression 30. FIG. That is, the first adhesion-assisting layer 40 may be formed on the bottom surface of the depression 30, and the second adhesion-assisting layer 51 may be formed on the bottom surface of the step portion 50. In this case, the remaining coating layer 400 is removed while leaving only a predetermined area of the bottom surface of the depression 30 and the bottom surface of the step portion 50.

발광 다이오드 실장 단계:Light emitting diode mounting step:

제1 접착 보조층(40)에 솔더링 또는 리플로우 접합 등의 방식으로 발광 다이오드(60)를 실장한다. 이때, 발광 다이오드(60)와 프레임(20)은 Sn 베이스 솔더로 이루어지는 접착층(45)과 제1 접착 보조층(40)을 매개로 하여 서로 견고하게 접합된 상태를 유지하게 된다.The light-emitting diode 60 is mounted on the first adhesion-assisting layer 40 by soldering or reflow bonding or the like. At this time, the light emitting diode 60 and the frame 20 are firmly bonded to each other via the adhesive layer 45 composed of the Sn base solder and the first adhesion-assisting layer 40.

종래에는 발광 다이오드(60)를 프레임(20) 상에 부착하기 위해 유기물이 함유된 Ag 페이스트를 사용함에 따라, Ag 페이스트에 함유된 유기물이 발광 다이오드(60)에서 발산되는 빛, 특히 자외선에 의해 변질되는 경우 발광 다이오드(60) 또는 Ag 페이스트의 박리 현상이 발생되었다.Conventionally, by using an Ag paste containing an organic material for attaching the light emitting diode 60 on the frame 20, the organic material contained in the Ag paste is deteriorated by light emitted from the light emitting diode 60, The peeling of the light emitting diode 60 or the Ag paste occurs.

그러나, 본 발명에 의하면, 발광 다이오드(60)가 Sn 베이스 솔더로 이루어지는 접착층(45)과 제1 접착 보조층(40)에 의해 프레임(20)에 견고하게 실장되므로, 이러한 박리 현상을 방지할 수 있게 되는 것이다.However, according to the present invention, since the light emitting diode 60 is firmly mounted on the frame 20 by the adhesive layer 45 made of Sn base solder and the first adhesion assisting layer 40, It will be.

또한, 발광 다이오드(60)에서 발생된 열이 접착층(45)과 제1 접착 보조층(40)을 통해 프레임(20) 쪽으로 신속하게 전달되므로, 방열효율이 증대되는 효과도 볼 수 있다.In addition, since the heat generated in the light emitting diode 60 is quickly transmitted to the frame 20 through the adhesive layer 45 and the first adhesion assisting layer 40, the heat radiation efficiency is also increased.

도 7은 본 발명의 다른 실시예에 따른 발광 다이오드 패키지의 제조방법을 순서대로 도시한 공정도이다.7 is a process diagram illustrating a method of fabricating a light emitting diode package according to another embodiment of the present invention.

도 6을 참고하여 전술한 실시예에서는, 프레임(20)의 상측면 전체에 먼저 코팅층(400)을 형성한 후, 접착 보조층으로 남기고자 하는 영역을 제외한 나머지 코팅층(400)을 모두 제거하는 방식으로 접착 보조층을 형성하였다.6, a coating layer 400 is first formed on the entire upper surface of the frame 20, and then the remaining coating layer 400 is removed except for a region to be left as an adhesion-supporting layer To form an adhesion-promoting layer.

그런데, 본 발명의 다른 실시예에 의하면, 이처럼 프레임(20)의 상측면 전체에 코팅층(400)을 형성하는 단계를 수행하지 않고, 접착 보조층을 형성하고자 하는 영역만을 선택하여 그 영역에만 접착 보조층을 형성하는 것도 가능하다.However, according to another embodiment of the present invention, the step of forming the coating layer 400 on the entire upper surface of the frame 20 is not performed, and only the region where the adhesion-assisting layer is to be formed is selected, It is also possible to form a layer.

도 7은 이러한 본 발명의 다른 실시예를 도시하고 있으며, 프레임 준비 단계와, 단턱부 및 함몰부 형성 단계, 및 발광 다이오드 실장 단계는 도 6을 참고하여 전술한 실시예와 동일한 방법으로 실시된다. 이하, 전술한 실시예와 동일한 공정에 대하여는 중복 설명을 생략하기로 한다.Fig. 7 shows another embodiment of the present invention. The frame preparation step, the step and depression forming step, and the light emitting diode mounting step are performed in the same manner as the above-described embodiment with reference to Fig. Hereinafter, duplicate descriptions will be omitted for the same steps as in the above-described embodiment.

본 발명의 다른 실시예에 의하면, 프레임 준비 단계와 단턱부 및 함몰부 형성 단계를 차례로 수행한 후, 전술한 실시예의 코팅층 형성 단계를 수행하지 않고, 바로 접착 보조층 형성 단계를 수행한다. According to another embodiment of the present invention, after the frame preparing step and the step and depressed portion forming steps are performed in order, the adhesion auxiliary layer forming step is immediately performed without performing the coating layer forming step of the above-described embodiment.

본 발명의 다른 실시예에 따른 접착 보조층 형성 단계에서는, 함몰부(30) 바닥면의 소정 영역에 금속재료의 도포, 증착 또는 도금 등의 방법으로 제1 접착 보조층(40)을 형성한다.In the adhesion-assisting layer forming step according to another embodiment of the present invention, the first adhesion-assisting layer 40 is formed on a predetermined area of the bottom surface of the depressed portion 30 by a method of applying a metal material, vapor deposition or plating.

이때, 같은 방법으로 단턱부(50)에 제2 접착 보조층(51)을 형성할 수 있음은 물론이며, 제1 접착 보조층(40)과 제2 접착 보조층(51)의 형성 순서를 서로 바꿔 수행할 수도 있다.In this case, it is needless to say that the second adhesion-assisting layer 51 can be formed in the step 50 in the same manner, and the order of forming the first adhesion-assisting layer 40 and the second adhesion- You can do this in reverse order.

접착 보조층 형성 단계 이후에는 발광 다이오드 실장 단계가 수행되며, 이는 도 6을 참고하여 전술한 실시예와 동일하다.After the adhesion-assisting layer formation step, the light-emitting diode mounting step is performed, which is the same as the above-described embodiment with reference to Fig.

10,10' : 광소자용 기판
100 : 발광 다이오드 패키지
20 : 프레임
21 : 제1프레임
22 : 제2프레임
23 : 절연체
30 : 함몰부
40 : 제1 접착 보조층
50 : 단턱부
60 : 발광 다이오드
71 : 제1전극
72 : 제2전극
80 : 렌즈부10, 10 ': substrate for optical device
100: Light emitting diode package
20: frame
21: First frame
22: Second frame
23: Insulator
30: depression
40: first adhesive auxiliary layer
50:
60: Light emitting diode
71: first electrode
72: second electrode
80:

Claims (15)

칩 실장 영역을 가지며 Al 또는 Al 합금을 포함하는 프레임;
상기 칩 실장 영역 상에 제공된 제1 접착 보조층;
상기 제1 접착 보조층 상에 제공되며, Sn 또는 Sn 합금을 포함하는 접착층; 및
상기 칩 실장 영역에 제공되며 자외선을 출사하는 발광 다이오드를 포함하며,
상기 제1 접착 보조층은 Ni과 Ag를 포함하는 층, 또는 Ni과 Au를 포함하는 층, 또는 Cu를 포함하는 층 중 어느 하나이며, 상기 제1 접착 보조층은 상기 칩 실장 영역에만 제공된 발광 다이오드 패키지.A frame having a chip mounting area and including an Al or Al alloy;
A first adhesive auxiliary layer provided on the chip mounting area;
An adhesive layer provided on the first adhesion-promoting layer and comprising Sn or a Sn alloy; And
And a light emitting diode provided in the chip mounting area and emitting ultraviolet rays,
Wherein the first adhesion-assisting layer is any one of a layer containing Ni and Ag, a layer containing Ni and Au, or a layer containing Cu, wherein the first adhesion-assisting layer is a light- package. 제1 항에 있어서,
상기 접착층은 AuSn, SnAgCu, SnBi, SnPb, SnPbAg, SnSb, SnCu, 및 SnAg 중 적어도 하나를 포함하는 발광 다이오드 패키지.The method according to claim 1,
Wherein the adhesive layer comprises at least one of AuSn, SnAgCu, SnBi, SnPb, SnPbAg, SnSb, SnCu, and SnAg. 제2 항에 있어서,
상기 프레임은 상측으로부터 함몰된 함몰부를 이루는 바닥면과 측면을 포함하며, 상기 칩 실장 영역은 상기 바닥면의 일부에 제공된 발광 다이오드 패키지.3. The method of claim 2,
Wherein the frame includes a bottom surface and a side surface forming depressed depressions from above, and the chip mounting area is provided on a part of the bottom surface. 제3 항에 있어서,
상기 측면의 적어도 일부는 상기 바닥면과 경사진 발광 다이오드 패키지.The method of claim 3,
And at least a part of the side surface is inclined with respect to the bottom surface. 제3 항에 있어서,
상기 측면의 적어도 일부는 상기 바닥면과 수직인 발광 다이오드 패키지.The method of claim 3,
And at least a portion of the side surface is perpendicular to the bottom surface. 제3 항에 있어서,
상기 프레임은 평면 상에서 볼 때 절연체를 사이에 두고 서로 이격된 제1 프레임과 제2 프레임을 포함하는 발광 다이오드 패키지.The method of claim 3,
Wherein the frame includes a first frame and a second frame that are spaced apart from each other with an insulator interposed therebetween when viewed in a plan view. 제6 항에 있어서,
상기 제1 프레임과 상기 제2 프레임 각각은 분리되지 않은 일체로 제공된 발광 다이오드 패키지.The method according to claim 6,
Wherein each of the first frame and the second frame is provided as a separate unit. 제7 항에 있어서,
상기 제1 프레임과 상기 제2 프레임 각각은 상기 발광 다이오드와 전기적으로 연결된 발광 다이오드 패키지.8. The method of claim 7,
Wherein each of the first frame and the second frame is electrically connected to the light emitting diode. 제7 항에 있어서,
상기 제1 프레임과 상기 제2 프레임은 평면 상에서 볼 때 서로 다른 폭을 갖는 발광 다이오드 패키지.8. The method of claim 7,
Wherein the first frame and the second frame have different widths when viewed in a plan view. 제9 항에 있어서,
상기 칩 실장 영역은 상기 제1 프레임과 상기 제2 프레임 중 어느 하나의 상기 바닥면에 제공된 발광 다이오드 패키지.10. The method of claim 9,
Wherein the chip mounting area is provided on the bottom surface of any one of the first frame and the second frame. 제1 항에 있어서,
상기 발광 다이오드를 커버하는 렌즈부를 더 포함하는 발광 다이오드 패키지.The method according to claim 1,
And a lens portion covering the light emitting diode. 제11 항에 있어서,
상기 프레임은 상기 렌즈부가 안착되는 단턱부를 포함하는 발광 다이오드 패키지.12. The method of claim 11,
Wherein the frame includes a step portion on which the lens portion is seated. 제12 항에 있어서,
상기 렌즈부와 상기 단턱부 사이에 제공된 제2 접착 보조층을 더 포함하는 발광 다이오드 패키지.13. The method of claim 12,
And a second adhesion-assisting layer provided between the lens portion and the step portion. 제13 항에 있어서,
상기 제2 접착 보조층은 상기 제1 접착 보조층과 서로 동일한 재료를 포함하는 발광 다이오드 패키지.14. The method of claim 13,
Wherein the second adhesion-assisting layer comprises the same material as the first adhesion-assisting layer. 칩 실장 영역과 칩 미실장 영역을 갖는 프레임;
상기 칩 실장 영역 상에 제공된 접착 보조층;
상기 접착 보조층 상에 제공된 접착층; 및
상기 칩 실장 영역에 제공되며 자외선을 출사하는 발광 다이오드를 포함하며,
상기 접착 보조층은 Ni과 Ag를 포함하는 층, 또는 Ni과 Au를 포함하는 층, 또는 Cu를 포함하는 층 중 어느 하나이며, 상기 프레임은 상기 칩 미실장 영역에서 그 상면이 노출된 발광 다이오드 패키지.A frame having a chip mounting area and a chip non-mounting area;
An adhesive auxiliary layer provided on the chip mounting area;
An adhesive layer provided on the adhesion-promoting layer; And
And a light emitting diode provided in the chip mounting area and emitting ultraviolet rays,
Wherein the adhesion-assisting layer is any one of a layer containing Ni and Ag, a layer containing Ni and Au, or a layer containing Cu, and the frame is a chip- .
KR1020170100521A 2017-08-08 2017-08-08 Light emitting diode package KR101894673B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170100521A KR101894673B1 (en) 2017-08-08 2017-08-08 Light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170100521A KR101894673B1 (en) 2017-08-08 2017-08-08 Light emitting diode package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002435A Division KR20140090418A (en) 2012-03-05 2013-01-09 Substrate for optical device and light emitting diode package having the same

Publications (2)

Publication Number Publication Date
KR20170094113A KR20170094113A (en) 2017-08-17
KR101894673B1 true KR101894673B1 (en) 2018-09-04

Family

ID=59753041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170100521A KR101894673B1 (en) 2017-08-08 2017-08-08 Light emitting diode package

Country Status (1)

Country Link
KR (1) KR101894673B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101191363B1 (en) * 2010-11-01 2012-10-15 (주)포인트엔지니어링 Optical Element Device
KR101192183B1 (en) * 2010-11-26 2012-10-17 (주)포인트엔지니어링 LED pakage, metal submount for LED package and fabricating method thereof

Also Published As

Publication number Publication date
KR20170094113A (en) 2017-08-17

Similar Documents

Publication Publication Date Title
US10158050B2 (en) Light-emitting device and method of manufacturing the same
US8598602B2 (en) Light emitting device packages with improved heat transfer
JP4359195B2 (en) Semiconductor light emitting device, manufacturing method thereof, and semiconductor light emitting unit
US9263658B2 (en) Light-emitting device and method of manufacturing the same
US8124998B2 (en) Light emitting device package
JP4122784B2 (en) Light emitting device
US7276740B2 (en) Submount for light emitting device
TWI500181B (en) Optoelectronic device submount
WO2005020338A1 (en) Semiconductor light-emitting device mounting member, light-emitting diode constituting member using same, and light-emitting diode using same
US20070237197A1 (en) Semiconductor light emitting device
US20070069219A1 (en) Light emitting device
US20130307014A1 (en) Semiconductor light emitting device
WO2010050067A1 (en) Substrate for light emitting element package, and light emitting element package
JP5381753B2 (en) Semiconductor device and manufacturing method thereof
US20200287114A1 (en) Led package
US10305008B2 (en) Semiconductor module and method for manufacturing the same
KR20140090418A (en) Substrate for optical device and light emitting diode package having the same
KR101894673B1 (en) Light emitting diode package
US10847702B2 (en) Semiconductor module
US10896996B2 (en) Optical device
KR102197642B1 (en) Semiconductor device package with improved heat characteristic and method for forming the same
CN113130730A (en) Light emitting device packaging method and light emitting device
CN113906576A (en) Light emitting device and method for manufacturing light emitting device
US11935806B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6541629B2 (en) Overlay circuit structure for interconnecting light emitting semiconductors

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant