KR102342520B1 - 밀리미터파 전송 라인 구조 - Google Patents

밀리미터파 전송 라인 구조 Download PDF

Info

Publication number
KR102342520B1
KR102342520B1 KR1020207015052A KR20207015052A KR102342520B1 KR 102342520 B1 KR102342520 B1 KR 102342520B1 KR 1020207015052 A KR1020207015052 A KR 1020207015052A KR 20207015052 A KR20207015052 A KR 20207015052A KR 102342520 B1 KR102342520 B1 KR 102342520B1
Authority
KR
South Korea
Prior art keywords
pair
transmission line
dielectric substrate
electrical
ground plane
Prior art date
Application number
KR1020207015052A
Other languages
English (en)
Other versions
KR20200079518A (ko
Inventor
토마스 브이. 시키나
존 피. 헤이븐
제임스 이. 베네딕트
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20200079518A publication Critical patent/KR20200079518A/ko
Application granted granted Critical
Publication of KR102342520B1 publication Critical patent/KR102342520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

회로 및 방법은 기판 표면상의 전도성 클래딩으로부터 형성된 전송 라인을 포함한다. 전송 라인은 전송 라인과 각각의 기준 전도체 사이의 갭을 포함하여 표면 상에 동일 평면에 위치된 추가 기준 전도체를 포함한다. 전송 라인 및 기준 전도체는 2 개의 기판 사이에 적어도 부분적으로 인캡슐레이션(예컨대, 샌드위치) 된다. 절연 경계는 기판의 대향 표면 상에, 예를 들어 전송 라인 위 및 아래의 접지면 및 기판을 통해 수직으로 패러데이 벽으로서 포함될 수 있다. 다양한 전자기 신호에 의해 생성된 전류 밀도는 전송 라인과 기준 전도체(삼중 전도체 배열로서) 사이에 분배되며, 절연(접지) 경계에 부분적으로 더 분포될 수 있다.

Description

밀리미터파 전송 라인 구조
본 발명은 밀리미터파 전송 라인 구조에 관한 것이다.
본 출원은 35 U.S.C. § 119(e)에 의해 진행중인 2018 년 6 월 29 일에 출원된 "밀리미터파 전송 라인 구조(MILLIMETER WAVE TRANSMISSION LINE ARCHITECTURE)"라는 미국 특허 가출원 62/691,810, 2017 년 11 월 10 일에 출원된 "나선형 안테나 및 관련 제조 기술(SPIRAL ANTENNA 및 RELATED FABRICATION TECHNIQUES)"이라는 미국 특허 가출원 번호 62/584,260, 2017 년 11 월 10 일에 출원된 "적층 제조 기술(AMT) 낮은 프로파일 방사기(ADDITIVE MANUFACTURING TECHNOLOGY(AMT) LOW PROFILE RADIATOR)"라는 미국 특허 가출원 번호 62/584,264, 2017 년 11 월 10 일에 출원된 "낮은 프로파일 위상 어레이(LOW PROFILE PHASED ARRAY)"라는 미국 특허 가출원 번호 62/584,300, 2018 년 2 월 28 일에 출원된 "SNAP-RF 상호 연결(SNAP-RF INTERCONNECTIONS)"이라는 미국 특허 가출원 번호 62/636,364 및 2018 년 2 월 28 일에 출원된 "적층 제조 기술(AMT) 낮은 프로파일 신호 분배기(ADDITIVE MANUFACTURING TECHNOLOGY(AMT) LOW PROFILE SIGNAL DIVIDER)"라는 미국특허 가출원 번호 62/636,375는 각각 모든 목적을 위해 그 전문이 본원에 참조로 포함된다.
무선 주파수(RF) 및 전자기 회로는 종래의 인쇄 회로 보드(PCB) 프로세스를 사용하여 제조될 수 있다. 종래의 PCB 제조 공정은 라미네이션(lamination), 전기 도금(electroplating), 마스킹(masking), 에칭(etching) 및 기타 복잡한 공정 단계를 포함할 수 있으며, 다수의 단계, 고가 및/또는 위험한 재료, 다수의 반복, 광범위한 노동 등이 필요할 수 있으며, 이로 인해 더 높은 비용과 더 느린 처리 시간이 소요된다. 또한, 종래의 PCB 제조 공정은 전송 라인(예를 들어, 스트립 라인) 치수 및 전도체 사이의 유전체 재료의 치수(예를 들어, 유전체 두께, 비아 간의 간격 등)와 같은 작은 구성 크기를 허용하는 능력이 제한적이며, 이에 의해 그러한 회로에 의해 지원될 수 있는 최고 주파수 신호의 범위를 제한한다.
본 명세서에 설명된 양태 및 실시예는 회로 내에서 전기 신호, 특히 무선 주파수 신호를 전달하기 위한 단순화된 회로 구조 및 그 제조 방법을 제공한다. 본 명세서에 기술된 것과 일치하는 회로의 다양한 실시예는 예를 들어 라미네이트(laminate) 또는 유전체 기판(dielectric substrate)으로 구성될 수 있고, 회로 구성(circuit feature), 신호 층(signal layer), 접지면(ground plane) 또는 그 사이의 다른 회로 구조(circuit structure)를 가질 수 있다. 또한, 다양한 신호 전도체(signal conductor) 및 회로 구조가 종래 기술보다 더 간단하고 더 작은 구성 크기로 제조될 수 있다. 이러한 회로 구조는 종래의 마이크로파 범위뿐만 아니라 밀리미터파 범위로의 고주파 동작에 적합하다. 본 명세서에 기술된 회로, 구조 및 제조 방법은 더 작은 크기 및 더 높은 주파수 동작을 달성하기 위해 절삭(subtractive) 및 적층(additive) 제조 기술(manufacturing technology)을 사용한다.
본 개시의 일 양태는 무선 주파수 회로(radio frequency circuit)에 관한 것으로: 제1 표면(first surface)을 갖는 제1 유전체 기판(first dielectric substrate), 제2 표면(second surface)을 갖는 제2 유전체 기판(second dielectric substrate) - 제1 및 제2 유전체 기판은 제2 표면이 제1 표면을 향하도록 서로에 대해 위치됨 -, 제1 표면 상에 배치된 전도성 클래딩(clading)으로 형성된 전송 라인(transmission line) - 전송 라인은 제1 유전체 기판과 제2 유전체 기판 사이에 적어도 부분적으로 인캡슐레이션(encapsulated) 됨 -, 및 한 쌍의 기준 전도체(reference conductor) - 한 쌍의 기준 전도체 각각은 전송 라인에 인접하여 동일 평면(co-planar)에 위치되고 한 쌍의 기준 전도체와 전송 라인 사이에 갭이 있도록 이격되고, 한 쌍의 기준 전도체 각각은 제1 표면 또는 제2 표면 상에 배치되고 제1 유전체 기판과 제2 유전체 기판 사이에 적어도 부분적으로 인캡슐레이션 됨 - 를 포함한다.
무선 주파수 회로의 실시예는 한 쌍의 접지면(ground surface) - 한 쌍의 접지면 각각은 전송 라인과 한 쌍의 기준 전도체의 동일 평면(co-planar) 배열에 실질적으로 평행하게 위치됨 - 을 더 포함할 수 있다. 무선 주파수 회로는 한 쌍의 접지면과 한 쌍의 기준 전도체와 전송 라인의 동일 평면 배열에 실질적으로 직각으로 배치되는 한 쌍의 경계벽(boundary wall) - 한 쌍의 경계벽은 전기적으로 연속적이고 한 쌍의 접지면과 전기적으로 접촉하여 한 쌍의 경계벽과 한 쌍의 접지면은 적어도 2 차원으로 전송 라인 주위에 전도성 전자기 경계를 형성함 - 을 더 포함할 수 있다. 한 쌍의 경계벽은 한 쌍의 기준 전도체와 전기적으로 접촉할 수 있다. 무선 주파수 회로는 제1 유전체 기판 및 제2 유전체 기판 중 적어도 하나의 홀을 통해 배치된 전기 전도체 - 전기 전도체는 전송 라인과 전기적으로 접촉함 - 를 더 포함할 수 있다. 무선 주파수 회로는 전기 전도체와 전기적으로 접촉하고 전기 전도체를 통해 전송 라인으로 또는 그로부터 전자기 신호(electromagnetic signal)를 송신 또는 수신하도록 구성된 전기 컴포넌트(electrical component) - 전기 컴포넌트는 단자(terminal), 커넥터(connector), 케이블(cable) 및 전자기 방사기(electromagnetic radiator) 중 적어도 하나인 - 를 더 포함할 수 있다. 전송 라인은 70GHz에서 인치당 1.2 데시벨 이하의 삽입 손실을 생성할 수 있다. 한 쌍의 기준 전도체는 제1 기판 상에 배치된 전도성 클래딩으로부터 형성될 수 있다.
본 개시의 다른 양태는 전자기 회로를 제조하는 방법에 관한 것이다. 일 실시예에서, 방법은: 제1 표면 상에 배치된 전도성 클래딩을 갖는 제1 유전체 기판을 제공하는 단계; 전송 라인을 형성하기 위해 전도성 클래딩의 일부를 제거하기 위해 전도성 클래딩을 가공하는(machining) 단계 - 제거된 부분은 전송 라인과 전도성 클래딩의 나머지 부분 사이에 갭(gap)을 형성하고, 전도성 클래딩의 나머지 부분 중 적어도 일부는 전송 라인의 양측에 그리고 동일 평면에 한 쌍의 기준 전도체를 형성함 -; 및 제2 표면을 갖는 제2 유전체 기판을 제공하고, 제2 표면이 제1 표면을 향하도록 제2 유전체 기판을 위치시키는 단계 - 이에 의해, 제1 유전체 기판과 제2 유전체 기판 사이의 전송 라인 및 한 쌍의 기준 전도체를 적어도 부분적으로 인캡슐레이션 됨 - 를 포함한다.
방법의 실시예는 제3 표면 - 제3 표면은 제1 표면에 대향하고 실질적으로 평행한 표면인 - 상에 배치된 제1 접지면을 갖는 제1 유전체 기판을 제공하는 단계, 및 제4 표면 상에 배치된 제2 접지면을 갖는 제2 유전체 기판을 제공하는 단계 - 제4 표면은 제2 표면에 대향하고 실질적으로 평행한 표면이고, 제1 접지면과 제2 접지면 각각은 서로에 대해 및 전송 라인과 한 쌍의 기준 전도체의 동일 평면 배열에 대해 실질적으로 평행함 - 를 더 포함할 수 있다. 방법은 제1 유전체 기판 및 제2 유전체 기판을 통하는 트렌치(trench) - 트렌치는 제1 접지면과 제2 접지면 사이에서 연장되고 실질적으로 직각임 - 를 형성하기 위해 제1 유전체 기판 및 제2 유전체 기판을 가공하는 단계; 및 트렌치를 전도성 재료로 충전하는 단계 - 전도성 재료는 제1 접지면 및 제2 접지면 각각과 전기적으로 접촉하도록 배열됨 - 를 더 포함할 수 있다. 전도성 재료는 또한 한 쌍의 기준 전도체와 전기적으로 접촉하도록 배열될 수 있다. 방법은 전송 라인의 일부에 대한 액세스를 제공하기 위해 제1 유전체 기판 및 제2 유전체 기판 중 적어도 하나에 홀을 드릴링(drilling) 하는 단계; 및 홀을 통해 배치된 전기 전도체를 제공하는 단계 - 전기 전도체는 전송 라인과 전기적으로 접촉하도록 배열됨 - 를 더 포함할 수 있다. 방법은 전기 전도체를 전기 컴포넌트에 전기적으로 결합하는 단계 - 전기 전도체는 전송 라인과 전기 컴포넌트 사이에 신호를 전달하도록 구성되며, 전기 컴포넌트는 단자, 커넥터, 케이블 및 전자기 방사기 중 적어도 하나임 - 를 더 포함할 수 있다. 방법은 24GHZ 내지 75GHz 범위의 주파수를 갖는 전자기 신호를 전송 라인으로 전달하는 단계를 더 포함할 수 있다.
본 개시의 또 다른 양태는 전송 라인 어셈블리에 관한 것으로 한 쌍의 유전체 기판, 한 쌍의 유전체 기판 사이에 적어도 부분적으로 매립된 전기 전도체, 한 쌍의 유전체 기판 사이에 적어도 부분적으로 매립되고 전기 전도체와 동일 평면에 위치하고 갭에 의해 전기 전도체로부터 이격된 한 쌍의 기준 전도체, 한 쌍의 접지면 - 한 쌍의 접지면 각각은 한 쌍의 유전체 기판 중 하나의 외부 표면에 인접하게 배치되고, 한 쌍의 접지면 각각은 서로에 대해 및 전기 전도체 및 한 쌍의 기준 전도체의 동일 평면 배열에 대해 실질적으로 평행함 -, 및 한 쌍의 유전체 기판을 통해 배치되고, 한 쌍의 접지면 사이에서 실질적으로 연장되고 및 한 쌍의 접지면과 전기 통신하는 전기적으로 연속적인 전도체로 형성된 한 쌍의 전자기 경계를 포함한다.
전송 라인 어셈블리의 실시예는 전기 전도체의 제1 단부(first end)에 전기적으로 결합된 제1 전기 컴포넌트 및 전기 전도체의 제2 단부(second end)에 전기적으로 결합된 제2 전기 컴포넌트 - 전기 전도체는 제1 전기 컴포넌트와 제2 전기 컴포넌트 사이에서 24GHz보다 큰 전자기 신호를 전달하도록 구성됨 - 를 더 포함할 수 있다. 한 쌍의 전자기 경계는 한 쌍의 기준 전도체와 전기적으로 통신할 수 있다. 전기 전도체는 제1 전기 전도체 일 수 있고, 제1 전기 전도체와 전기 통신하는 제2 전기 전도체 - 제2 전기 전도체는 한 쌍의 유전체 기판의 적어도 하나를 통하여 배치됨 - 를 더 포함할 수 있다. 전송 라인 어셈블리는 제2 전기 전도체와 전기적으로 접촉하고 제2 전기 전도체를 통해 제1 전기 전도체와 전자기 신호를 송신 또는 수신하도록 구성된 전기 컴포넌트 - 전기 컴포넌트는 단자, 커넥터, 케이블 및 전자기 방사기 중 적어도 하나임 - 를 더 포함할 수 있다.
또 다른 양태에서, 예 및 장점이 아래에서 상세하게 논의된다. 본 명세서에 개시된 실시예는 본 명세서에 개시된 원리 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예와 조합될 수 있으며, "실시예", "일부 실시예", "대체 실시예", "다양한 실시예", "하나의 실시예" 등에 대한 언급은 상호 배타적일 필요는 없으며 설명된 특정 구성, 구조 또는 특성이 적어도 하나의 실시예에 포함될 수 있음을 나타내도록 의도된다. 본 명세서에서 이러한 용어의 출현이 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 여기에 설명된 다양한 양상 및 실시예는 설명된 방법 또는 기능 중 임의의 것을 수행하기 위한 수단을 포함할 수 있다.
적어도 하나의 실시예의 다양한 양태가 첨부 도면을 참조하여 아래에서 논의되며, 이는 스케일로 도시되지는 않는다. 도면은 다양한 양상 및 실시예의 예시 및 추가 이해를 제공하기 위해 포함되며, 본 명세서에 포함되고 본 명세서의 일부를 구성하지만, 본 개시의 한계의 정의로서 의도된 것은 아니다.
도면에서, 다양한 도면에 예시된 각각의 동일하거나 거의 동일한 구성 요소는 유사한 숫자로 표시될 수 있다. 명확성을 위해, 모든 구성 요소에 모든 구성 요소가 표시되는 것은 아니다. 도면에서:
도 1은 패러데이 벽을 포함하는 전자기 회로 부분의 예의 개략도이다;
도 2는 도 1의 전자기 회로 부분의 제조 단계의 개략도이다;
도 3은 도 1의 전자기 회로 부분의 다른 제조 단계의 개략도이다;
도 4는 도 1의 전자기 회로 부분의 다른 제조 단계의 개략도이다;
도 5는 도 1의 전자기 회로 부분의 다른 제조 단계의 개략도이다;
도 6은 도 1의 전자기 회로 부분의 다른 도면의 개략도이다; 및
도 7은 전송 라인을 제조하는 방법의 흐름도이다.
본 명세서에 설명된 양태 및 예는 밀리미터파 신호의 수용 및 전달을 위한 다양한 회로 내에 기준 표면 및 전도체를 갖는 신호 전도체(예를 들어, 전송 라인, 신호 트레이스, 스트립 라인)를 제공한다. 본 명세서에 기술된 전송 라인 구조는 특성 임피던스를 유지하면서 전송 라인을 따라 신호 손실을 최소화하면서 신호 전류를 효율적으로 분배한다. 본 명세서에 기술된 전송 라인 구조는 무선 주파수 회로 실시예를 포함하는 다양한 회로 보드 제조에 적합하고, 절삭 및 적층 제조기술을 유리하게 적용한다. 이러한 기술은 마이크로파 및 밀리미터파 범위, 예를 들어 28 GHz 내지 70 GHz, 및 최대 300 GHz 이상에서 무선 주파수 신호를 전달 및 수용할 수 있는 구조를 제공할 수 있다.
기존의 전송 라인 구조는 중심 전도체에 크게 의존하여 중심 전도체에 상당한 양의 무선 주파수 전류를 생성한다. 주파수 의존적 표피 효과(skin effect)와 결합된 결과 전류 농도는 주파수에 대하여 지수 적으로 증가하는 삽입 손실을 생성한다. 결과적으로, 종래의 전송 라인은 상당한 손실을 발생시키고, 더 높은 주파수에서, 예를 들어 밀리미터파 범위로 사용될 때 무선 주파수 에너지를 전달하려는 목적을 상실하기 시작한다. 도파관은 또한 가능한 종래의 접근법으로 간주되었지만, 예를 들어 E 평면 벽에서 높은 전류 밀도를 나타낸다.
본 명세서에 기술된 구조 및 방법에 따른 전송 라인 구조는 더 큰 표면적에 무선 주파수 전류를 분배함으로써 상기 제한 요소를 극복하여, 신호 손실 메커니즘이 고유의 표피 효과를 수용하면서 극복된다. 다양한 실시예에서, 본 명세서에 기술된 전송 라인 구조는 선형 분산, 낮은 삽입 손실 및 고정된 특성 임피던스를 갖는 횡 전자기(TEM) 전파의 특성을 유지한다. 형상은 다수의 전도성 표면 및 전도성 표면에 직교하는 전기장을 지향하는 구성을 사용한다. 본 명세서에 기술된 것에 따른 전송 라인 및 방법은 접지면(예를 들어, 수평) 및 다른 패러데이 경계(예를 들어, 수직)와 조합하여 3 개의 주요 전도체에 신호 전류를 분배한다.
일부 실시예에서, 기판의 표면으로부터 클래딩의 일부(예를 들어, 전기 도금 구리)를 가공(machining)(예를 들어, 밀링)함으로써 전송 라인(예를 들어, 전도체)이 유전체 기판 상에 형성될 수 있다.
일부 실시예에서, 와이어 전도체는 회로 내의 층 사이에서(예를 들어, 전송 라인으로/로부터) 신호를 "수직으로(vertically)" 전달할 수 있고, 도파관(waveguide), 방사기(radiator)(예를 들어, 안테나), 커넥터 또는 기타 회로 구조와 같은 다양한 다른 층 또는 회로 컴포넌트에 신호를 공급하는데 사용될 수 있다. 이러한 "수직" 층간 신호 피드(inter-layer signal feed)는 하나 이상의 유전체 기판에 홀을 가공하고, 하나 이상의 전도체 표면에 땜납을 적용하고, 와이어(예를 들어, 구리 와이어)의 세그먼트를 홀에 삽입하고, 기계적이고 전기적으로 확실한 연결을 위해 땜납을 리플로우 함으로써 형성될 수 있다.
일부 실시예에서, 전자기 경계(electromagnetic boundary)를 형성하기 위해, 트렌치를 가공하고 3-D 프린팅 기술을 사용하여 적용된 전도성 잉크와 같은 전도체로 트렌치를 충전하는 것에 의해 연속적인 전도성 구조가 하나 이상의 유전체 기판에 형성될 수 있다. 이러한 전자기 경계는, 예를 들어 신호 및/또는 특성 임피던스의 모드를 제어 또는 제한하기 위해 전자기 신호(electromagnetic signal)의 경계 조건을 강화할 수 있거나, 또는 전자기 회로의 영역, 회로의 한 영역에서의 신호가 회로의 다른 영역에 영향을 미치는 것, 예를 들어 차폐(shielding)를 방지하기 위해, 예를 들어 패러데이 경계(Faraday boundary)에 신호를 가두기 위해 절연을 제공할 수 있다.
본 명세서에 기술된 제조 공정은 적절한 절삭(예를 들어, 가공, 밀링, 드릴링, 절단, 스탬핑) 및 적층(예를 들어, 충전(filling), 유동(flowing), 3D 인쇄) 제조 장비를 사용하여, 8 내지 75 GHz 이상, 예를 들어 최대 300 GHz 이상의 전자기 신호를 지원할 수 있는 물리적으로 작은 구성을 갖는 회로 구조의 제조에 특히 적합할 수 있다. 본원에 기술된 시스템 및 방법에 따른 전자기 회로 구조는 밀리미터파 통신, 감지, 거리 측정 등을 포함하여 28 내지 70 GHz 시스템에서의 적용에 특히 적합할 수 있다. 설명된 양상 및 실시예는 또한 S 밴드(2 - 4 GHz), X 밴드(8 - 12 GHz) 또는 기타와 같은 더 낮은 주파수 범위에 적합할 수 있다.
본 명세서에서 논의된 방법 및 장치의 실시예는 다음의 설명에서 설명되거나 첨부 도면에 도시된 구성 요소의 구성 및 배열의 세부 사항에 적용되는 것으로 제한되지 않음을 이해해야 한다. 방법 및 장치는 다른 실시예에서 구현될 수 있고 다양한 방식으로 실시되거나 수행될 수 있다. 특정 구현의 예는 단지 예시의 목적으로 여기에 제공되며 제한하려는 것이 아니다. 또한, 본 명세서에서 사용된 어구 및 용어는 설명을 위한 것이며 제한적인 것으로 간주되어서는 안된다. "포함하는(including)", "포함하는(comprising)", "갖는(having)", "함유하는(containing)", "관련하는(involving)" 및 이들의 변형의 본원에서의 사용은 이후에 열거된 항목 및 그의 등가물뿐만 아니라 추가의 항목을 포함하는 것으로 의도된다. "또는"에 대한 언급은 "또는"을 사용하여 기술된 임의의 용어가 설명된 단일 용어, 하나 이상, 및 모든 용어를 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전방 및 후방, 좌측 및 우측, 꼭대기 및 바닥, 상부 및 하부, 단부, 면, 수직 및 수평 등에 대한 언급은 설명의 편의를 위해 의도된 것이며, 본 시스템 및 방법 또는 그 구성 요소를 하나의 위치 또는 공간 방향에 제한하려는 것이 아니다.
본 명세서에서 사용되는 용어 "무선 주파수(radio frequency)"는 문맥 상 명시적으로 언급되고/되거나 구체적으로 지시되지 않는 한, 특정 주파수, 주파수 범위, 대역, 스펙트럼 등으로 제한되지 않는다. 유사하게, 용어 "무선 주파수 신호" 및 "전자기 신호"는 상호 교환적으로 사용되며 임의의 특정 구현을 위해 정보 전달 신호의 전파를 위해 다양한 적합한 주파수의 신호를 지칭할 수 있다. 이러한 무선 주파수 신호는 일반적으로 킬로 헤르츠(kHz) 범위의 주파수에 의해 로우 엔드(low end)에서 바인딩 될 수 있고, 최고 수백 기가 헤르츠(GHz)의 주파수에 의해 하이 엔드(high end)에서 바인딩 될 수 있으며, 마이크로파 또는 밀리미터파의 범위의 신호를 명시적으로 포함한다. 일반적으로, 본 명세서에 기술된 것과 일치하는 시스템 및 방법은 예를 들어, 적외선 신호보다 낮은 주파수의 광학 분야에서 통상적으로 취급되는 것보다 낮은 주파수에서, 비 이온화 방사선(non-ionizing radiation)을 취급하기에 적합할 수 있다.
무선 주파수 회로의 다양한 실시예는 다양한 주파수에서 동작하도록 선택되고/되거나 명목상 제조된 치수로 설계될 수 있다. 적절한 치수의 선택은 일반적인 전자기 원리로부터 얻어질 수 있으며 본 명세서에서는 상세하게 제시되지 않는다.
본 명세서에 기술된 방법 및 장치는 종래의 프로세스보다 더 작은 배열 및 치수를 지원할 수 있다. 종래의 회로 보드는 약 30GHz 미만의 주파수로 제한될 수 있다. 본 명세서에 기술된 방법 및 장치는 보다 적은 비용으로 보다 안전하고 덜 복잡한 제조를 사용하여 더 높은 주파수에서 동작하도록 의도된 무선 주파수 회로에 적합한 더 작은 치수의 전자기 회로의 제조를 허용하거나 수용할 수 있다.
본 명세서에 기술된 것에 따른 전자기 회로 및 제조 방법은 기존 회로 및 방법보다 프로파일이 낮고 비용, 사이클 시간 및 설계 위험이 줄어드는 고주파를 취급할 수 있는 전자기 회로 및 구성 요소를 생성하기 위한 다양한 적층 및 절삭 제조 기술을 포함한다.
기술의 예는 기존의 PCB 공정에서 허용되는 것보다 훨씬 작은 치수 일 수 있는 전송 라인(예를 들어, 신호 전도체, 스트립 라인) 또는 개구를 형성하기 위해 기판의 표면으로부터 전도성 재료의 가공(예를 들어, 밀링(milling)하는 것, 트렌치를 형성하기 위해 하나 이상의 기판을 가공하는 것, 연속적인 전기 장벽(electric barrier)(예를 들어, 패러데이 벽(Faraday wall))을 형성하기 위해 3 차원 인쇄 기술을 사용하여 트렌치에 인쇄 전도성 잉크를 증착하는 것(최소 간격인 일련의 접지 비아와 반대로), 기판의 일부를 통해 홀을 가공(밀링, 드릴링 또는 펀칭)하여 형성되고 전도체(예를 들어, 와이어 세그먼트)가 배치되고/배치되거나 전도성 잉크가 인쇄되는 "수직 론치(vertical launch)" 신호 경로, 기판(또는 대향 기판)의 표면 상에 배치된 전송 라인에 대한 전기적 접촉을 만드는 것, 및 3 차원 인쇄 기술을 사용하여 인쇄된 저항성 잉크를 증착하여 저항성 컴포넌트를 형성하는 것을 포함한다.
상기 예시적인 기술 및/또는 다른 것(예를 들어, 납땜 및/또는 땜납 리플 로우) 중 임의의 것이 조합되어 다양한 전자기 부품 및/또는 회로를 만들 수 있다. 이러한 기술의 양태 및 예는 1 차원에서 전자기 회로를 포함하고 이를 선택적으로 다른 차원의 회로의 다른 층에 대해 수직으로 전자기 신호를 보유 및 전달하기 위해 무선 주파수 전송 라인과 관련하여 여기에서 설명되고 도시된다. 본 명세서에 기술된 기술은 다양한 전자기 컴포넌트, 커넥터, 회로, 어셈블리 및 시스템을 형성하는데 사용될 수 있다.
도 1은 더 큰 전자기 회로의 일부일 수 있는 전자기 회로 구조(circuit structure)(100)의 예를 도시한다. 회로 구조(100)는 서로 접착되고 기판 사이에 에워싸이는 전송 라인(transmission line)(120)을 갖는 한 쌍의 유전체 기판(dielectric substrate)(110)을 포함한다. 전송 라인(120)은 회로 내, 예를 들어 회로 구조(100) 내에서 전자기 신호를 전달하도록 구성된 전기 전도체이며, 전기 도금된 구리와 같은 클래딩을 기판(110) 중 어느 하나의 표면으로부터 가공함으로써 형성될 수 있다. 전송 라인(120)에 의해 전달되는 신호는 추가 전도체(들)를 참조하여 전기장 및 자기장에 의해 정의될 수 있다. 예를 들어, 전송 라인(120)은 동일 평면 전도체인 기준 전도체(126)에 의해 둘러싸여 전송 라인(120)에 의해 전달되는 신호에 대해 2 차 또는 "리턴 경로(return path)" 전기 전도체를 제공한다. 일부 예에서, "전송 라인"이라는 용어는 전송 라인(120)(제1 전도체) 및 그것과 연관된 기준 전도체(126)(제2 전도체)의 조합을 포함할 수 있다. 다양한 예에서, 기준 전도체(126)는 접지 기준에 연결될 수 있다. 전송 라인(120)은 다양한 주파수의 신호에 대한 특성 임피던스를 나타내며, 특성 임피던스는 전송 라인(120)의 크기(예를 들어, 높이 및 폭), 전송 라인(120)과 기준 전도체(126) 사이의 갭(들)의 크기, 및 기판(110)의 재료 특성 및 갭(들)에 의존할 수 있다. 다양한 실시예에서, 전송 라인(120)과 기준 전도체(126) 사이의 갭은 접합 재료, 예를 들어 기판(110)을 함께 접합하는데 사용되는 접착제로 충전될 수 있다.
전송 라인(120)은 또한 땜납에 의해 기판(110b)의 가공된 홀 내에 배치될 수 있는 "수직 론치" 전도체(130)에 전기적으로 연결될 수 있다. 따라서, 전도체(130) 및 전송 라인(120)은 전기적으로 연속적인 신호 전달을 형성할 수 있고, 각각은 도 1에 도시된 부분의 범위를 넘어서 신호를 전달 및 제공할 수 있다. 일부 예에서, 전도체(130)는 구리 와이어와 같은 와이어의 세그먼트 일 수 있다. 다양한 예에서, 전도체(130)는 고체, 중공, 강성, 가요성, 직선형, 코일, 나선형 등과 같은 다양한 형태 중 임의의 것일 수 있다. 수직 론치 및 그 제조의 적어도 하나의 예의 추가 세부 사항은 2018 년 5 월 24 일 출원된 "적층 제조 기술 마이크로파 수직 론치(ADDITIVE MANUFACTURING TECHNOLOGY MICROWAVE VERTICAL LAUNCH)"라는 미국 특허 출원 번호 15/988,296에 개시되어 있으며, 이는 모든 목적을 위해 본원에 참조로 포함된다.
일부 실시예에서, 접지면(140)이 제공될 수 있고 기판(110a)의 "바닥(bottom)" 표면 상에 배치된 전도성 클래딩으로 형성될 수 있다. 추가 접지면(150)은 기판(110b)의 "상부" 표면 상에 제공될 수 있다. 예를 들어, 접지면(150)은 기판(110b) 상에 배치된 전도성 클래딩에 의해 형성될 수 있다. 전도성 클래딩의 일부는 예를 들어 접지면(150)으로서 작용하기에 적합한 물리적 치수, 형상 또는 정도를 갖는 접지면을 제공하기 위해 가공(예를 들어, 밀링)에 의해 제거될 수 있다.
종래의 PCB 제조 기술은 신호 트레이스 또는 스트립 라인을 위한 기준 전도체로서 접지면을 통합할 수 있으며, 따라서, 예를 들어 신호 트레이스에 의해 전달되는 신호에 대한 특성 임피던스를 설정하기 위해 접지면 사이의 거리 및 그들 사이의 신호 트레이스에 대한 요구 사항을 부과할 수 있다. 대조적으로, 전송 라인(120)은 기준 전도체(126)가 제공되어, 접지면(140, 150)은 특성 임피던스에 거의 영향을 미치지 않거나 대신에 다른 회로 컴포넌트로부터의 절연 또는 차폐 역할을 할 수 있고, 종래에 요구된 것보다 더 멀리 있을 수 있다.
따라서, 전송 라인(120), 및 전송 라인(120)과 기준 전도체(126) 사이의 갭(들)은, 예를 들어 밀리미터파 신호를 수용하기 위해 2 밀(mils)(.002 인치) 이하와 같이 특히 작을 수 있다. 따라서, 전송 라인(120)의 임피던스는 접지면(140, 150)의 존재에 의해 덜 영향을 받을 수 있고, 이는 기판(110)의 두께가 선택적인 관심(예를 들어, 강도, 강성 등)에 기초하여 설계되거나 선택될 수 있게 한다.
또한, 전송 라인(120)에 의해 전달되는 전자기 신호(들)는 전송 라인(120), 기준 전도체(126) 및 이들 사이의 갭의 조합에 의해 전달되며, 전류 밀도가 전도체(적어도 전송 라인(120) 및 기준 전도체(126)) 사이에 분배되어 PCB 제조 기술을 사용하는 종래의 전송 라인보다 전류 밀도가 낮아진다. 따라서, 전송 거리 당 신호 손실은 종래의 PCB 전송 라인 구조 및 제조 기술에 비해 감소될 수 있다.
회로 구조(100)는 또한 기판(110)을 통해 "수직으로" 전자기 경계로서 차폐 또는 절연을 제공하는 전도체인 패러데이 벽(Faraday wall)(160)을 포함한다. 패러데이 벽(160)은 기판(110)을 통해 접지면(140)까지 트렌치를 가공하고 적층 제조 기술, 예를 들어 3-D 인쇄가 적용된 전도성 잉크와 같은 전도성 재료로 트렌치를 충전함으로써 형성될 수 있다. 전도성 잉크가 세팅 되면, 실질적으로 전기적으로 연속적인 전도체를 형성할 수 있다. 도시된 바와 같이, 패러데이 벽(160)이 형성된 트렌치는 접지면(140)을 관통하거나 관통하지 않는다. 따라서 패러데이 벽(160)은 접지면(140)과 전기적으로 접촉될 수 있다. 또한, 패러데이 벽(160)의 "상부"는 접지면(150)과 전기적으로 접촉할 수 있고, 이는 전도성 잉크와 접지면(150) 사이의 접촉을 보장하기 위해 및/또는 땜납의 적용에 의해 가공된 트렌치의 약간의 과충전(over-filling)에 의해 달성될 수 있다. 패러데이 벽 및 그 제조의 적어도 하나의 예에 대한 추가 세부 사항은 2018 년 5 월 18 일에 출원된 "무선 주파수 회로의 적층 제조 기술(AMT) 패러데이 경계(ADDITIVE MANUFACTURING TECHNOLOGY(AMT) FARADAY BOUNDARIES IN RADIO FREQUENCY CIRCUITS)"의 미국 특허 가출원 번호 62/673,491에 개시되어 있고, 모든 목적을 위해 본원에 참조로 포함된다.
도 1에 도시된 바와 같이, 접지면(140), 접지면(150) 및 패러데이 벽(160)은 함께 전송 라인(120) 및 그 연관 기준 전도체(126)에 의해 전달되는 신호(들)에 대한 절연 경계를 제공하는 실질적으로 전기적인 연속 전도체를 형성한다. 일부 실시예에서, 접지면(140, 150) 및 패러데이 벽(160)의 치수 배치는 전송 라인(120)에 의해 전달되는 신호의 전파 모드를 제어 또는 제한하고/하거나 전송 라인(120)에 의해 전달되는 신호(들)에 대한 특성 임피던스를 설정하도록 선택될 수 있다. 특정 실시예에서, 접지면(140, 150) 및 패러데이 벽(160)은 횡 전자기(TEM) 신호 모드 만이 전송 라인(120)을 따라 전파될 수 있도록 위치될 수 있다. 다른 실시예에서, 패러데이 벽(160)은 특정 전파 모드를 강제하지 않고 및/또는 임의의 특정 신호(들)에 대한 임피던스에 기여하지 않고 회로의 일부를 회로의 다른 부분으로부터 절연시키도록 위치될 수 있다.
상술한 바와 같이, 구조(100)는 단지 전자기 회로가 제공될 수 있는 구조의 일부 및 하나의 예일뿐이다. 도시된 기판의 추가 범위는 다양한 회로 컴포넌트를 수용할 수 있고, 추가 회로 컴포넌트를 수용하기 위한 추가 층을 갖는 추가 기판이 다양한 실시예에서 제공될 수 있다. 전형적으로, 회로의 일부는 특정 층 상에 배치될 수 있고, 위 및/또는 아래의 접지면을 포함할 수 있고, 전체 회로(또는 시스템)의 다른 부분은 동일한 층의 다른 영역 또는 다른 층에 존재할 수 있다. .
도 2는 본 명세서에 기술된 시스템 및 방법의 양태 및 실시예에 따른 제조의 한 단계에서의 회로 구조(100)의 부분 구조(100a)를 도시한다. 부분 구조(100a)는 다양한 표면 상에 전도성(예를 들어, 구리) 클래딩이 제공될 수 있는 기판(110a)을 포함한다. 이 예에서, 기판(110a)은 전송 라인(120) 및 기준 전도체(126)가 형성되는 전도성 물질로서 기능하는 일면에 전도성 클래딩(112)을 갖는다. 또한 이 예에서, 기판(110a)은 접지면(140)으로서 기능하기 위해 대향 표면 상에 전도성 클래딩을 갖는다. 전송 라인(120)은 클래딩(112)의 적어도 일부(122)를계 가공하여 형성될 수 있으며, 이에 의해, 클래딩(112)의 나머지와 구별되는, 전도성 재료의 일부가 전송 라인(120)으로서 기능하도록 남겨둔다.
도 3은 다른 제조 단계에서의 회로 구조(100)의 다른 부분 구조(100b)를 도시한다. 부분 구조(portion structure)(100b)에 대해, 기판(110b)은 기판(110a)과 정렬되어 서로 결합된다. 일부 예에서, 접합(bonding)의 영구성을 확보하거나 확보하기 위해 열 또는 베이킹을 필요로 할 수 있는 본딩과 같은 일시적 본딩 또는 부착(affix)이 적용될 수 있고 영구적인 본딩 단계가 나중에 적용될 수 있다. 다양한 예는, 예를 들어, 도 1에 도시된 전도체(130)를 수용하기 위해 전송 라인(120)의 일부와 정렬되도록 위치된 기판(110b)에 홀을 가질 수 있다.
다양한 실시예에서, 기판(110b)의 "상부" 표면은 전도성 클래딩을 포함할 수 있으며, 이는 원하는 경우 접지면을 제공하기 위해 사용될 수 있다. 클래딩(112)과 마찬가지로, 기판(110b) 상의 임의의 클래딩의 일부는 다양한 다른 구조, 컴포넌트 또는 원하는 형상 또는 범위를 갖는 접지면을 형성하도록 가공될 수 있다. 도 2를 참조하면, 전송 라인(120)이 형성되는(예를 들어, 부분(122)을 가공하여 제거) 전도성 클래딩(112)은, 예를 들어 기판(110a)과 연관되는 대신에, 도 3에서 "바닥" 측 상에, 기판(110b)과 동일하게 연관될 수 있다. 다시 말해, 전송 라인(120)에 제공되는 전도성 재료는 기판(110) 중 하나와 관련된 전도성 클래딩 일 수 있다. 또한, 전송 라인(120) 및/또는 기준 전도체(126)는 다양한 실시예에서 상이한 재료 및/또는 다른 수단을 통해 제공될 수 있다.
도 4는 다른 제조 단계에서의 회로 구조(100)의 다른 부분 구조(100c)를 도시한다. 부분 구조(100c)에 대해, 트렌치(162)가 기판(110)을 통해 밀링(milled) 된다. 이 예에서는, 트렌치(162)는 기판(110) 및 클래딩(112)의 일부를 통과해 접지면(140)을 형성하는 전도성 클래딩까지 밀링 된다. 트렌치(162)를 형성하기 위해 재료를 가공하여 제거하는 것은, 예를 들어 클래딩(112)의 추가 부분을 분리하고 클래딩(112)의 나머지와 구별되는 전도성 재료의 일부를 기준 전도체(126)로 제공하도록 남겨둠으로써, 기준 전도체(126)를 형성할 수 있다. 다양한 실시예에서, 트렌치(162)는 접지면(140)을 관통하지 않고 접지면(140)까지 밀링 된다. 일부 실시예에서, 온전한 접지면(140)은 트렌치가 비어 있는 동안 구조(100c)의 일부에 구조적 지지를 제공할 수 있다.
도 5는 다른 제조 단계에서의 회로 구조(100)의 다른 부분 구조(100d)를 도시한다. 부분 구조(100d)에서, 트렌치(162)는 패러데이 벽(160)을 형성하기 위해 전도성 충전물(164)로 충전된다. 전도성 충전물(164)은 접지면(140)과 전기적으로 접촉하여 실질적으로 전기적으로 연속적인 접지 경계를 형성할 수 있다. 도 1과 관련하여 전술한 바와 같이, 추가 접지면(150)이 포함될 수 있으며, 전도성 충전물(conductive fill)(164)은 접지면(150)과 전기적으로 결합하기 위해 물리적 접촉에 의해 및/또는 패러데이 벽(160)에 따르는 위치에서 땜납의 추가 적용에 의해 전기적으로 연결될 수 있다. 일부 실시예에서, 온전한 접지면(140) 및 경화된(예를 들어, 냉각된, 응고된) 전도성 충전물(164)은 예를 들어 트렌치(162)를 형성하도록 가공된 재료(들) 대신에 구조(100d)에 구조적 지지를 제공할 수 있다.
도 6은 전송 라인(120) 및 전송 라인(120)을 기준 전도체(126)로부터 분리하는 갭에 대한 일련의 치수의 일례를 도시한다. 이 예에서는, 0.75 밀(mil) 폭의 클래딩은 2.7 밀(mil) 폭의 전송 라인(120)을 제공하도록 가공된다. 따라서, 기준 전도체(126)의 끝단(edge)은 서로 4.2 밀(mil) 떨어져서 전송 라인(120)과 각각의 기준 전도체(126) 사이(예를 들어, 가공된 클래딩 된 부분의 폭) 사이에 0.75 밀(mil)의 갭을 남겨둔다.
도면에 도시된 치수 정보는 예시를 위한 것이며, 특정 응용에 바람직하거나 적합할 수 있는 일부 치수를 나타내고, 본원에 기술된 방법으로 달성될 수 있는 일부 치수를 예시할 수 있다. 다양한 실시예에서, 치수는 생산에 사용되는 적층 및 절삭 장비의 능력에 따라, 그리고 특정 회로의 설계 및 적용에 따라 상당히 작거나 클 수 있다.
도 7은 본 명세서에 설명된 양태 및 예에 따라 밀리미터파 전송 라인을 제조하는 방법(700)을 도시한다. 방법(700)은 전송 라인을 형성하기 위해 전도성 재료(예를 들어, 클래딩)(블록 710)를 제거하는 가공 단계, 및 제거 가공된 영역에 갭을 형성하는 단계를 포함한다. 기준 전도체는 전송 라인과 동일 평면에 있는 추가의 전도성 재료(예를 들어, 클래딩)(블록 720)를 제거하는 가공 단계에 의해 형성된다. 동일 평면 기준 전도체를 형성하기 위해 전도성 재료를 제거하는 가공을 하는 단계(블록 720에서와 같이)는 기판 중 하나 위의 클래딩을 동시에 제거하는 가공 단계는 하나 이상의 기판을 통과하여 트렌치를 가공하는 부분일 수 있다. 전송 라인(120) 및 기준 전도체(126)를 회로 또는 시스템의 다른 부분으로부터 절연시킬 수 있는 하나 이상의 전기 배리어(electrical barrier)를 형성하기 위해 다양한 전도성 재료가 제공될 수 있다(블록 730). 예를 들어, 트렌치를 전도성 물질로 충전하는 것은 전기적 경계를 형성할 수 있고/있거나 하나 이상의 기판 상에 클래딩을 포함하는 것은 예를 들어 접지면과 같은 전기적 경계를 형성할 수 있다.
본 명세서에 설명된 시스템 및 방법의 추가 장점이 실현될 수 있다. 예를 들어, 종래의 PCB 제조는 전송 라인의 폭과 같은 회로 구성 크기에 제한을 가할 수 있으므로, 종래에 만들어진 전자기 회로에 대한 최고 주파수를 제한하는 것이 적합할 수 있다. 또한, 기판 두께는 트레이스의 폭과 관련하여(예를 들어, 대향 표면 상에 배치된 접지면까지의 거리로 인해) 특성 임피던스에 영향을 미친다. 따라서, 기존의 PCB 공정에서 요구되는 더 넓은 트레이스는 두꺼운 기판을 선택하게 하며(특정 특성 임피던스를 유지하기 위해), 따라서 회로를 제조할 수 있는 두께를 제한한다. 예를 들어, 종래의 PCB 제조에서 일반적인 권장 사항은 약 60 밀(mil)(.060 인치)의 총 두께를 포함한다. 이에 비해, 적층 제조 기술을 사용하여 기술된 양태 및 실시 형태에 따른 전자기 회로는 약 4.4 밀(mil) 또는 2.7 밀(mil) 또는 그 이하의 폭을 갖는 신호선 트레이스와 함께 약 10 밀(mil) 또는 그 이하의 두께까지 낮은 프로파일을 갖는 회로 기판을 생성할 수 있고, 및 상호 연결 구조는 보드의 표면과 실질적으로 동일 평면에 있다.
접지 비아(Ground via)는 통상적으로 접지면(예를 들어, 기판의 대향 표면) 사이에 전기적 연결을 제공하고 근처에 있을 수 있는 다른 트레이스로부터 트레이스 상의 신호의 절연을 제공한다. 종래의 접지 비아는 직경이 약 8 밀(mil) 이상인 드릴링 된 홀이며, 보드의 구조적 무결성을 유지하기 위해 최소 거리만큼 떨어져 있어야 한다. 따라서, 접지 비아는 누설 구조(leaky structure)이며, 특히 고주파에서 전자기 신호의 손실을 나타낸다. 다양한 응용 분야에서 고주파 신호를 지원해야 하므로, 접지 비아 사이의 최소 간격은 상대적으로 작은 파장의 전자기 에너지가 빠져나갈 수 있는 큰 개구부와 같은 역할을 한다.
이에 비해, 적층 제조 기술을 사용하는 본 명세서에 기술된 양태 및 실시예에 따른 전자기 회로 및 방법은 전기적으로 연속적인 패러데이 경계를 허용하며, 이는 접지면에 전기적으로 더 결합될 수 있다.
따라서, 전기적으로 연속적인 구조가 제공되고 하나 이상의 기판을 통해(예를 들어, 기판의 대향 표면 사이에) 수직으로 배치되어 전자기장을 한정하는 "패러데이 벽"을 형성한다. 다양한 실시예에서, 이러한 패러데이 벽은 둘 이상의 접지면을 전기적으로 결합할 수 있다. 또한 다양한 실시예에서, 그러한 패러데이 벽은 전자기장을 한정하고 인접 회로 컴포넌트로부터 절연할 수 있다. 일부 실시예에서, 이러한 패러데이 벽은 전자기 신호가 국부적으로 가로 전자기(transverse electric-magnetic)(TEM) 필드, 예를 들어 신호 전파를 TEM 모드로 제한하는 경계 조건을 강제할 수 있다.
다양한 실시예에서, 본 명세서에 기술된 하나 이상의 패러데이 경계를 포함할 수 있는 하나 또는 임의의 수의 기판 층을 갖는 전자기 회로를 형성하기 위하여, 다양한 절삭(가공, 밀링, 드릴링), 적층(인쇄, 충전) 및 접합(본딩) 단계는 필요에 따라 납땜 및 리플로우 작업으로 다양한 순서로 수행될 수 있다.
다양한 전자기 회로를 제조하기 위한 일반화된 방법은 회로 구성을 형성하기 위해 기판 상에 배치된 전도성 재료를 밀링 하는 단계를 포함한다. 방법은 예를 들어 저항성 잉크로 형성된 저항기와 같은 추가 회로 구성을 인쇄(또는 예를 들어, 3-D 인쇄, 적층 제조 기술을 통해 증착)하는 단계를 포함할 수 있다. 이 방법은 필요에 따라 임의의 구성 상에 솔더를 증착하는 단계를 포함할 수 있다. 이 방법은 또한 공극 또는 트렌치와 같은 개구를 형성하기 위해 전도성 재료(및/또는 전도성 재료)를 통과하는 밀링(또는 드릴링) 단계를 포함할 수 있고, 및 예를 들어 패러데이 벽(Faraday wall) 또는 수직 신호 론치(vertical signal launch)(예를 들어, 구리)를 형성하기 위해 전도성 재료(전도성 잉크 또는 와이어 전도체와 같은)를 공극/트렌치 내로 증착 또는 인쇄(예를 들어, 3-D 인쇄, 적층 제조 기술을 통해)하는 단계를 포함한다. 이러한 단계 중 임의의 단계는 주어진 회로 설계에 대해 필요에 따라 상이한 순서로 수행되거나 반복되거나 생략될 수 있다. 일부 실시예에서, 다수의 기판이 전자기 회로의 제조에 관여할 수 있고, 이 방법은 필요에 따라 추가의 기판을 접합하고, 추가의 밀링 및 충전 작업(milling and filling operation), 및 추가의 납땜 및/또는 리플로우 작업을 포함한다.
적어도 하나의 실시예의 여러 양태 및 전자기 회로를 제조하는 방법을 설명 하였지만, 상기 설명은 전체 두께가 10 밀(mil)(0.010 인치, 254 미크론) 이하인 다양한 전자기 회로를 생성하는데 이용될 수 있으며, 사용된 다양한 밀링 및 적층 제조 장비의 공차 및 정확도에 따라 4.4 밀(mil)(111.8 미크론), 2.7 밀(mil)(68.6 미크론) 또는 1.97 밀(mil)(50 미크론)의 좁은 트레이스와 같은 전송 라인을 포함할 수 있다. 따라서, 본 명세서에 기술된 것과 일치하는 전자기 회로는, 28GHz 이상 및 최대 70GHz까지 또는 더 높은 주파수를 수용할 수 있는 다양한 실시예에서, S 대역, X 대역, K 대역 및 더 높은 주파수를 포함하는 마이크로파 및 밀리미터파 응용에 적합할 수 있다. 일부 실시예는 최대 300 GHz 이상의 주파수 범위에 적합할 수 있다.
또한, 본 명세서에 기술된 것과 일치하는 전자기 회로는 우주 공간 적용에 적합하기에 적당한 경량으로 충분히 낮은 프로파일(예를 들어, 10 밀 이하의 두께)을 가질 수 있고, 외부 공간에 위치될 때 펴짐에 의해 배치될 접힘 구조를 포함한다.
또한, 본원에 기술된 방법에 따라 제조된 전자기 회로는 가성 화학 물질, 마스킹, 에칭, 전기 도금 등을 필요로 하지 않으면서 덜 비싸고 더 빠른 프로토 타이핑을 수용한다. 일면 또는 양면에 사전 도금된 전도성 물질이 배치된 단순한 기판은 코어 출발 물질을 형성할 수 있으며, 전자기 회로의 모든 요소는 밀링(절삭, 드릴링), 충전(적층, 전도성 인쇄 및 및/또는 저항성 잉크), 및 하나 이상의 기판을 접합시키는 단계에 의해 형성될 수 있다. 간단한 땜납(solder) 리플로우 동작 및 간단한 전도체(예를 들어, 구리 와이어)의 삽입은 본 명세서에 기술된 방법 및 시스템에 의해 수용된다.
또한, 본 명세서에 기술된 방법에 따라 제조된 전자기 회로는 비평면 표면 상에 배치하거나 또는 평면을 요구하는 설계를 수용할 수 있다. 본 명세서 및 다른 것들에 기술된 바와 같은 얇은 낮은 프로파일 전자기 회로는, 예를 들어 임의의 원하는 형태를 갖는 전자기 회로를 생성하거나, 표면(예를 들어, 차량)에 접착시키거나 복잡한 어레이 구조를 지지하는, 본 명세서에 기술된 바와 같이 밀링, 충전 및 접합 기술을 사용하여 제조될 수 있다.
적어도 하나의 실시예의 여러 양태를 설명하였지만, 당업자에게는 다양한 변경, 수정 및 개선이 쉽게 이루어질 수 있다는 것을 이해해야 한다. 그러한 변경, 수정 및 개선은 본 개시의 일부로 의도되고 본 개시의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 단지 예일뿐이다.

Claims (20)

  1. 무선 주파수 회로에 있어서,
    제1 표면을 갖는 제1 유전체 기판;
    제2 표면을 갖는 제2 유전체 기판 - 상기 제1 유전체 기판 및 상기 제2 유전체 기판은 상기 제2 표면이 상기 제1 표면을 향하도록 서로에 대해 위치됨 -;
    상기 제1 표면 상에 배치된 전도성 클래딩으로 형성된 전송 라인 - 상기 전송 라인은 상기 제1 유전체 기판 및 상기 제2 유전체 기판 사이에 적어도 부분적으로 인캡슐레이션 됨 -;
    한 쌍의 기준 전도체들 - 한 쌍의 상기 기준 전도체들의 각각은 상기 전송 라인에 인접하게 그리고 상기 전송 라인과 동일 평면 상에 위치되고, 한 쌍의 상기 기준 전도체들의 각각은 상기 한 쌍의 기준 전도체들의 각각 및 상기 전송 라인 사이에 각각의 갭이 있도록 이격되고, 상기 한 쌍의 상기 기준 전도체들의 각각은 상기 제1 표면 또는 상기 제2 표면 상에 배치되고 상기 제1 유전체 기판 및 상기 제2 유전체 기판 사이에 적어도 부분적으로 인캡슐레이션 됨 -;
    상기 제1 유전체 기판의 제3 표면 상에 제공된 제1 접지면 - 상기 제3 표면은 상기 제1 표면에 반대되고 상기 제1 표면에 평행한 표면임 -;
    상기 제2 유전체 기판의 제4 표면 상에 제공된 제2 접지면 - 상기 제4 표면은 상기 제2 표면에 반대되고 상기 제2 표면에 평행한 표면임 -;
    상기 제1 유전체 기판 및 상기 제2 유전체 기판을 통해 형성된 트렌치 - 상기 트렌치는 상기 제1 접지면 및 상기 제2 접지면 사이에서 연장하고 상기 제1 접지면 및 상기 제2 접지면에 수직함 -; 및
    상기 트렌치에 증착된 전도성 물질 - 상기 전도성 물질은 상기 제1 접지면 및 상기 제2 접지 면과 각각 전기적으로 접촉하도록 배열됨 -;
    을 포함하는 무선 주파수 회로.
  2. 제1항에 있어서,
    상기 한 쌍의 기준 전도체들은 상기 제1 유전체 기판 상에 배치된 상기 전도성 클래딩으로부터 형성되는 무선 주파수 회로.
  3. 제1항에 있어서,
    상기 제1 유전체 기판의 상기 제1 표면은 바닥 표면을 구성하고, 상기 제2 유전체 기판의 상기 제2 표면은 상부 표면을 구성하고, 상기 제1 유전체 기판의 상기 제3 표면은 상부 표면을 구성하고, 상기 제2 유전체 기판의 상기 제4 표면은 하부 표면을 구성하고, 상기 한 쌍의 접지면들의 각각은 상기 전송 라인 및 상기 한 쌍의 기준 전도체들의 동일 평면 상의 배열 구조에 평행하게 위치되는 무선 주파수 회로.
  4. 제3항에 있어서,
    상기 트렌치에 증착된 상기 전도성 물질은, 상기 한 쌍의 기준 전도체들, 및 상기 전송 라인 및 상기 한 쌍의 접지면들의 상기 동일 평면 상의 배열 구조에 수직으로 배치된 한 쌍의 경계벽들을 형성하도록 구성되고, 상기 한 쌍의 경계벽들은 전기적으로 연속적이고 상기 한 쌍의 접지면들과 전기적으로 접촉하여 상기 한 쌍의 경계벽들 및 상기 한 쌍의 접지면들은 적어도 2차원으로 상기 전송 라인 주위에 전도성 전자기 경계를 형성하는 무선 주파수 회로.
  5. 제4항에 있어서,
    상기 한 쌍의 경계벽들은 상기 한 쌍의 기준 전도체들과 전기적으로 접촉하는 무선 주파수 회로.
  6. 제4항에 있어서,
    상기 제1 유전체 기판 및 상기 제2 유전체 기판 중 적어도 하나의 유전체 기판에서의 홀을 통해 배치된 전기 전도체를 더 포함하고, 상기 전기 전도체는 상기 전송 라인과 전기적으로 접촉하는 무선 주파수 회로.
  7. 제4항에 있어서,
    상기 전송 라인은 70 GHz에서 인치 당 1.2 데시벨 이하의 삽입 손실을 생성하는 무선 주파수 회로.
  8. 전송 라인 어셈블리에 있어서,
    한 쌍의 유전체 기판들;
    상기 한 쌍의 유전체 기판들 사이에 적어도 부분적으로 매립된 전기 전도체;
    상기 한 쌍의 유전체 기판들 사이에 적어도 부분적으로 매립되고 상기 전기 전도체와 동일 평면 상에 있도록 위치되고 각각의 갭에 의해 상기 전기 전도체로부터 이격된 한 쌍의 기준 전도체들;
    한 쌍의 접지면들 - 상기 한 쌍의 접지면들의 각각은 상기 한 쌍의 유전체 기판들 중 각각의 유전체 기판의 외부 표면에 인접하게 배치되고, 상기 한 쌍의 접지면들의 각각은 서로에 대해 평행하고 상기 전기 전도체 및 상기 한 쌍의 기준 전도체들의 동일 평면 상의 배열 구조에 평행함 -;
    상기 한 쌍의 유전체 기판들을 통해 배치된 전기적으로 연속적인 전도체로 형성되고 상기 한 쌍의 접지면들 사이에서 연장하고 상기 한 쌍의 접지면들과 전기 통신하는 한 쌍의 전자기 경계들 - 상기 한 쌍의 전자기 경계들은 상기 한 쌍의 기준 전도체들과 전기 통신함 -; 및
    상기 전기 전도체의 제1 단부에 전기적으로 결합된 제1 전기 컴포넌트, 및 상기 전기 전도체의 제2 단부에 전기적으로 결합된 제2 전기 컴포넌트 - 상기 전기 전도체는 상기 제1 전기 컴포넌트 및 상기 제2 전기 컴포넌트 사이에서 24 GHz보다 큰 전자기 신호를 전달하도록 구성됨 -;
    를 포함하는 전송 라인 어셈블리.
  9. 제8항에 있어서,
    상기 전기 전도체는 제1 전기 전도체이고, 상기 전송 라인 어셈블리는, 상기 제1 전기 전도체와 전기 통신하는 제2 전기 전도체를 더 포함하고, 상기 제2 전기 전도체는 상기 한 쌍의 유전체 기판들의 적어도 하나의 유전체 기판을 통해 배치되는 전송 라인 어셈블리.
  10. 전자기 회로를 제조하는 방법에 있어서,
    제1 유전체 기판의 제1 표면 상에 배치된 전도성 클래딩을 갖는 상기 제1 유전체 기판을 제공하는 단계;
    전송 라인을 형성하기 위해 상기 전도성 클래딩의 일부를 제거하기 위해 상기 전도성 클래딩을 가공하는 단계 - 제거된 부분은 상기 전송 라인 및 상기 전도성 클래딩의 나머지 부분 사이에 각각의 갭을 형성하고, 상기 전도성 클래딩의 나머지 부분 중 적어도 일부는 상기 전송 라인의 어느 일 측 상의 그리고 상기 전송 라인과 동일 평면 상의 한 쌍의 기준 전도체들을 형성함 -;
    제2 표면을 갖는 제2 유전체 기판을 제공하고 상기 제2 표면이 상기 제1 표면을 향하도록 상기 제2 유전체 기판을 위치시키는 단계 - 이에 따라 상기 제1 유전체 기판 및 상기 제2 유전체 기판 사이에 상기 전송 라인 및 상기 한 쌍의 기준 전도체를 적어도 부분적으로 인캡슐레이션 함 -;
    제3 표면 상에 배치된 제1 접지면을 상기 제1 유전체 기판에 제공하는 단계 - 상기 제3 표면은 상기 제1 표면에 반대되고 상기 제1 표면에 평행한 표면임 -, 및 제4 표면에 배치된 제2 접지면을 상기 제2 유전체 기판에 제공하는 단계 - 상기 제4 표면은 상기 제2 표면에 반대되고 상기 제2 표면에 평행한 표면이고, 상기 제1 접지면 및 상기 제2 접지면은 서로에 대해 평행하고 상기 전송 라인 및 상기 한 쌍의 기준 전도체들의 동일 평면 상의 배열 구조에 평행함 -;
    상기 제1 유전체 기판 및 상기 제2 유전체 기판을 통해 트렌치를 형성하기 위해 상기 제1 유전체 기판 및 상기 제2 유전체 기판을 가공하는 단계 - 상기 트렌치는 상기 제1 접지면 및 상기 제2 접지면 사이에서 연장하고 상기 제1 접지면 및 상기 제2 접지면에 수직함 -; 및
    전도성 물질로 상기 트렌치를 충전하는 단계 - 상기 전도성 물질은 상기 제1 접지면 및 상기 제2 접지면과 각각 전기 접촉하도록 배열됨 -;
    를 포함하는 방법.
  11. 제10항에 있어서,
    24 GHz 내지 75 GHz의 범위의 주파수를 갖는 전자기 신호를 상기 전송 라인에 전달하는 단계를 더 포함하는 방법.
  12. 제10항에 있어서,
    상기 전도성 물질은 또한 상기 한 쌍의 기준 전도체들과 전기적으로 접촉하도록 배열되는 방법.
  13. 제10항에 있어서,
    상기 전송 라인의 일부에 대한 액세스를 제공하기 위해 상기 제1 유전체 기판 및 상기 제2 유전체 기판 중 적어도 하나의 유전체 기판에 홀을 드릴링 하는 단계; 및
    상기 홀을 통해 배치된 전기 전도체를 제공하는 단계 - 상기 전기 전도체는 상기 전송 라인과 전기적으로 접촉하도록 배열됨 -;
    를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 전기 전도체를 전기 컴포넌트에 전기적으로 결합시키는 단계를 더 포함하고, 이에 따라 상기 전기 전도체는 상기 전송 라인 및 상기 전기 컴포넌트 사이에 신호를 전달하도록 구성되고, 상기 전기 컴포넌트는 단자, 커넥터, 케이블 및 전자기 방사기 중 적어도 하나인 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207015052A 2017-11-10 2018-11-07 밀리미터파 전송 라인 구조 KR102342520B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201762584264P 2017-11-10 2017-11-10
US201762584300P 2017-11-10 2017-11-10
US201762584260P 2017-11-10 2017-11-10
US62/584,300 2017-11-10
US62/584,260 2017-11-10
US62/584,264 2017-11-10
US201862636375P 2018-02-28 2018-02-28
US201862636364P 2018-02-28 2018-02-28
US62/636,375 2018-02-28
US62/636,364 2018-02-28
US201862691810P 2018-06-29 2018-06-29
US62/691,810 2018-06-29
PCT/US2018/059636 WO2019094477A1 (en) 2017-11-10 2018-11-07 Millimeter wave transmission line architecture

Publications (2)

Publication Number Publication Date
KR20200079518A KR20200079518A (ko) 2020-07-03
KR102342520B1 true KR102342520B1 (ko) 2021-12-22

Family

ID=64572496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207015052A KR102342520B1 (ko) 2017-11-10 2018-11-07 밀리미터파 전송 라인 구조

Country Status (7)

Country Link
US (1) US10826147B2 (ko)
EP (1) EP3707774A1 (ko)
JP (1) JP7013579B2 (ko)
KR (1) KR102342520B1 (ko)
CN (1) CN111788737B (ko)
SG (1) SG11202004208TA (ko)
WO (1) WO2019094477A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6976433B2 (ja) 2017-11-10 2021-12-08 レイセオン カンパニー アディティブ製造技術（ａｍｔ）低プロファイル放射器
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
WO2019168992A1 (en) 2018-02-28 2019-09-06 Raytheon Company Snap-rf interconnections
CA3087290A1 (en) 2018-02-28 2019-09-06 Raytheon Company Additive manufacturing technology (amt) low profile signal divider
TW202013816A (zh) * 2018-05-22 2020-04-01 美商雷神公司 毫米波相位陣列
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
US10667394B1 (en) * 2019-09-24 2020-05-26 Gentherm Inc. Double-sided, single conductor laminated substrate
TWI734488B (zh) * 2020-05-21 2021-07-21 啟碁科技股份有限公司 電子裝置及其天線模組
US11757166B2 (en) 2020-11-10 2023-09-12 Aptiv Technologies Limited Surface-mount waveguide for vertical transitions of a printed circuit board
US11749883B2 (en) 2020-12-18 2023-09-05 Aptiv Technologies Limited Waveguide with radiation slots and parasitic elements for asymmetrical coverage
US11901601B2 (en) 2020-12-18 2024-02-13 Aptiv Technologies Limited Waveguide with a zigzag for suppressing grating lobes
US11444364B2 (en) 2020-12-22 2022-09-13 Aptiv Technologies Limited Folded waveguide for antenna
US11616306B2 (en) 2021-03-22 2023-03-28 Aptiv Technologies Limited Apparatus, method and system comprising an air waveguide antenna having a single layer material with air channels therein which is interfaced with a circuit board
US11962085B2 (en) 2021-05-13 2024-04-16 Aptiv Technologies AG Two-part folded waveguide having a sinusoidal shape channel including horn shape radiating slots formed therein which are spaced apart by one-half wavelength
CN113316330B (zh) * 2021-05-25 2022-07-22 中国电子科技集团公司第二十九研究所 基于多次层压的内埋合成网络基板叠层及设计方法
US11616282B2 (en) 2021-08-03 2023-03-28 Aptiv Technologies Limited Transition between a single-ended port and differential ports having stubs that match with input impedances of the single-ended and differential ports

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674347B1 (en) 1999-03-23 2004-01-06 Nec Corporation Multi-layer substrate suppressing an unwanted transmission mode
US20100182105A1 (en) * 2007-06-19 2010-07-22 Technische Universitaet Ilmenau Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US20100254094A1 (en) 2007-10-25 2010-10-07 Risato Ohhira High-Frequency Wiring Board and High-Frequency Module That Uses the High-Frequency Wiring Board

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812887B2 (ja) 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JP3241139B2 (ja) 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5401175A (en) 1993-06-25 1995-03-28 M/A-Com, Inc. Magnetic coaxial connector
JP4195731B2 (ja) 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
US5857858A (en) 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
JPH10200311A (ja) * 1997-01-14 1998-07-31 Nec Corp 裏面接地導体付きコプレーナウエーブガイド線路
KR100371877B1 (ko) 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
US6000120A (en) * 1998-04-16 1999-12-14 Motorola, Inc. Method of making coaxial transmission lines on a printed circuit board
US6137453A (en) 1998-11-19 2000-10-24 Wang Electro-Opto Corporation Broadband miniaturized slow-wave antenna
JP3710652B2 (ja) 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
JP3487283B2 (ja) 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6651322B1 (en) 2000-12-28 2003-11-25 Unisys Corporation Method of reworking a multilayer printed circuit board assembly
US6680712B2 (en) * 2001-01-30 2004-01-20 Matsushita Electric Industrial Co., Ltd. Antenna having a conductive case with an opening
US6624787B2 (en) 2001-10-01 2003-09-23 Raytheon Company Slot coupled, polarized, egg-crate radiator
US6747217B1 (en) 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
US20030188889A1 (en) 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP4159378B2 (ja) 2002-04-25 2008-10-01 三菱電機株式会社 高周波装置とその製造方法
JP4059085B2 (ja) 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
DE10309075A1 (de) 2003-03-03 2004-09-16 Robert Bosch Gmbh Planare Antennenanordnung
US7315223B2 (en) 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
JP4498258B2 (ja) 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
US8369950B2 (en) * 2005-10-28 2013-02-05 Cardiac Pacemakers, Inc. Implantable medical device with fractal antenna
US7405477B1 (en) 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
US7612638B2 (en) * 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
KR100999529B1 (ko) 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
US8134086B2 (en) * 2009-02-17 2012-03-13 Lockheed Martin Corporation Electrical isolating structure for conductors in a substrate
KR101119267B1 (ko) 2010-04-13 2012-03-16 고려대학교 산학협력단 매칭 기판을 이용한 유전체 공진기 안테나
CN201845850U (zh) 2010-09-30 2011-05-25 安徽博微长安电子有限公司 多路微波大功率分配合成器
US20130154773A1 (en) * 2011-12-15 2013-06-20 Infineon Technologies Ag Waveguide
KR102109993B1 (ko) * 2012-06-18 2020-05-12 갭웨이브스 에이비 Thz 응용들을 위한 갭 도파로 구조체
CN103022681B (zh) * 2012-12-21 2015-05-06 东南大学 内嵌金属化过孔幅度校准的基片集成波导天线
KR20160010469A (ko) * 2013-04-24 2016-01-27 가부시키가이샤 쇼난 고세이쥬시 세이사쿠쇼 신호 전송용 플랫 케이블
US9374910B2 (en) 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
US10033080B2 (en) 2014-05-07 2018-07-24 Alcatel Lucent Electrochromic cell for radio-frequency applications
US10086432B2 (en) 2014-12-10 2018-10-02 Washington State University Three dimensional sub-mm wavelength sub-THz frequency antennas on flexible and UV-curable dielectric using printed electronic metal traces
US9893426B2 (en) 2015-10-26 2018-02-13 Verizon Patent And Licensing Inc. PCB embedded radiator antenna with exposed tuning stub
CN106936521B (zh) 2017-01-12 2020-04-28 西南电子技术研究所（中国电子科技集团公司第十研究所） 紧凑型天线馈电校准网络
CN206742473U (zh) 2017-05-31 2017-12-12 中国电子科技集团公司第十三研究所 抗电磁干扰的微波功率分配器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674347B1 (en) 1999-03-23 2004-01-06 Nec Corporation Multi-layer substrate suppressing an unwanted transmission mode
US20100182105A1 (en) * 2007-06-19 2010-07-22 Technische Universitaet Ilmenau Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
US20100254094A1 (en) 2007-10-25 2010-10-07 Risato Ohhira High-Frequency Wiring Board and High-Frequency Module That Uses the High-Frequency Wiring Board

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. Farhan Shafique et. al., Laser Machining of Microvias and Trenches for Substrate Integrated Waveguides in LTCC Technology, Institute of Microwave and Photonics, University of Leeds, Nov., 2009. 1부.*

Also Published As

Publication number Publication date
SG11202004208TA (en) 2020-06-29
WO2019094477A1 (en) 2019-05-16
CN111788737A (zh) 2020-10-16
KR20200079518A (ko) 2020-07-03
US20190148807A1 (en) 2019-05-16
JP7013579B2 (ja) 2022-02-15
CN111788737B (zh) 2022-11-15
EP3707774A1 (en) 2020-09-16
JP2021502769A (ja) 2021-01-28
US10826147B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
KR102342520B1 (ko) 밀리미터파 전송 라인 구조
KR102479633B1 (ko) 무선 주파수 회로의 적층 가공 기술(amt) 패러데이 경계
US20230121347A1 (en) Additive manufacturing technology microwave vertical launch
US11569574B2 (en) Millimeter wave phased array
KR102412305B1 (ko) 적층 가공된 반응성 빔 형성기
KR102459055B1 (ko) 개선 통신 어레이
TWI835793B (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界
TW202005487A (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant