KR102336512B1 - Internally matched semiconductor package - Google Patents

Internally matched semiconductor package Download PDF

Info

Publication number
KR102336512B1
KR102336512B1 KR1020190056246A KR20190056246A KR102336512B1 KR 102336512 B1 KR102336512 B1 KR 102336512B1 KR 1020190056246 A KR1020190056246 A KR 1020190056246A KR 20190056246 A KR20190056246 A KR 20190056246A KR 102336512 B1 KR102336512 B1 KR 102336512B1
Authority
KR
South Korea
Prior art keywords
dielectric substrate
base
pair
connection point
semiconductor package
Prior art date
Application number
KR1020190056246A
Other languages
Korean (ko)
Other versions
KR20200131522A (en
Inventor
최준호
권호상
양진모
최길웅
김상훈
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020190056246A priority Critical patent/KR102336512B1/en
Publication of KR20200131522A publication Critical patent/KR20200131522A/en
Application granted granted Critical
Publication of KR102336512B1 publication Critical patent/KR102336512B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 내부 정합형 반도체 패키지는, 베이스와, 상기 베이스의 상부의 일부에 배치되며, 상부면에 소정 폭의 스트립라인이 형성된 유전체 기판과, 상기 유전체 기판의 외곽을 둘러싸는 형태로 상기 베이스의 상부에 결합되며, 각 일측이 상기 스트립라인에 대향하는 한 쌍의 피드스루(feedthru)가 양 측면에 각각 결합된 프레임과, 상기 한 쌍의 피드스루의 각 외측에 각각 연결되는 한 쌍의 패키지 리드와, 상기 유전체 기판의 일단 및 타단과 각 피드스루의 내측 간을 연결하는 한 쌍의 메탈 와이어를 포함하고, 각 메탈 와이어가 연결되는 일측 연결점과 타측 연결점은 수평 방향으로 동일한 높이를 갖는다.The internally matched semiconductor package according to the present invention includes a base, a dielectric substrate disposed on a portion of an upper portion of the base, a stripline having a predetermined width formed on an upper surface thereof, and the base in a shape surrounding the outer periphery of the dielectric substrate a frame coupled to an upper portion of the , a frame having a pair of feedthroughs each having one side facing the stripline coupled to both sides, respectively, and a pair of packages connected to each outside of the pair of feedthroughs It includes a lead and a pair of metal wires connecting one end and the other end of the dielectric substrate and the inner side of each feed-through, wherein one connection point to which each metal wire is connected and the other connection point have the same height in a horizontal direction.

Description

내부 정합형 반도체 패키지{INTERNALLY MATCHED SEMICONDUCTOR PACKAGE}INTERNALLY MATCHED SEMICONDUCTOR PACKAGE

본 발명은 내부 정합형 반도체 패키지에 관한 것으로, 더욱 상세하게는 내부 정합형 고출력 전력 증폭기의 성능 및 신뢰성을 향상시킬 수 있는 내부 정합형 반도체 패키지에 관한 것이다.The present invention relates to an internally matched semiconductor package, and more particularly, to an internally matched semiconductor package capable of improving the performance and reliability of an internally matched high output power amplifier.

알려진 바와 같이, 현대 상업용 및 군수용 시스템 등에 적용되는 전력 증폭기는 소형화 및 경량화를 위해 효율적인 패키징 솔루션을 필요로 한다.As is known, power amplifiers applied to modern commercial and military systems require an efficient packaging solution for miniaturization and weight reduction.

대량 생산으로 만들어내는 상업용 전력 증폭기들은 일반적으로 저비용의 플라스틱 패키지들을 사용하는 반면에, 주로 고출력 전력 증폭기들을 필요로 하는 군수용에서는 상황에 맞는 성능 및 신뢰성을 가지도록 설계하여 소량으로 제작되고 있다.Commercial power amplifiers produced in mass production generally use low-cost plastic packages, whereas in military applications that mainly require high-output power amplifiers, they are designed and manufactured in small quantities to have performance and reliability suitable for the situation.

이를 위한 RF 패키징 기술들은 모델링, 주파수, 대역폭 및 비용 등에 기인하여 급속도로 발전되고 있으며, 이러한 RF 패키지의 가장 중요한 전기적 특성들에는 낮은 삽입 손실, 높은 반사 손실 및 격리도 등이 있다.RF packaging technologies for this purpose are being developed rapidly due to modeling, frequency, bandwidth, and cost, and the most important electrical properties of the RF package include low insertion loss, high return loss, and isolation.

특히, RF 패키지의 경우 주파수 대역 내에서 공진 현상이 발생하지 않아야 하는데, 이러한 특성들이 우수하게 잘 설계되어 제작 되었을 때, 전력 증폭소자의 성능 저하가 최소화될 수 있다.In particular, in the case of an RF package, a resonance phenomenon should not occur within a frequency band. When these characteristics are well designed and manufactured, the performance degradation of the power amplification device can be minimized.

그러나, 종래의 전력 증폭기용 반도체 패키지는 RF 피드스루(feedthru)와 베이스간의 높이 차이(단차)가 있기 때문에, 정합회로 기판과 RF 피드스루 유전체를 메탈 와이어로 연결함에 있어 높은 단차로 인해 메탈 와이어 길이가 증가하게 됨으로써, 그에 따른 삽입손실이 증가하게 되는 문제가 있다.However, since there is a height difference (step difference) between the RF feedthru and the base in the conventional semiconductor package for a power amplifier, the metal wire length due to the high step difference in connecting the matching circuit board and the RF feedthrough dielectric with a metal wire As , there is a problem that the insertion loss increases accordingly.

또한, 종래의 전력 증폭기용 반도체 패키지는 RF 피드스루와 베이스간의 높은 단차로 인해 메탈 와이어의 본딩 조립 시에 단선 가능성이 높아져 제작 신뢰성이 떨어지게 되는 문제가 있다.In addition, the conventional semiconductor package for a power amplifier has a problem in that the possibility of disconnection increases during bonding and assembly of the metal wire due to the high step difference between the RF feed-through and the base, thereby reducing the manufacturing reliability.

한국공개특허 제2018-0016052호(공개일: 2018. 02. 14.)Korea Patent Publication No. 2018-0016052 (published date: 2018. 02. 14.)

본 발명은, 메탈 와이어에 의해 물리적으로 연결되는 유전체 기판(정합회로 기판)과 RF 피드스루 유전체 간의 단차를 제거할 수 있는 내부 정합형 반도체 패키지를 제공하고자 한다.An object of the present invention is to provide an internal matching type semiconductor package capable of removing a step difference between a dielectric substrate (matching circuit board) physically connected by a metal wire and an RF feed-through dielectric.

본 발명은, 일 관점에 따라, 베이스와, 상기 베이스의 상부의 일부에 배치되며, 상부면에 소정 폭의 스트립라인이 형성된 유전체 기판과, 상기 유전체 기판의 외곽을 둘러싸는 형태로 상기 베이스의 상부에 결합되며, 각 일측이 상기 스트립라인에 대향하는 한 쌍의 피드스루(feedthru)가 양 측면에 각각 결합된 프레임과, 상기 한 쌍의 피드스루의 각 외측에 각각 연결되는 한 쌍의 패키지 리드와, 상기 유전체 기판의 일단 및 타단과 각 피드스루의 내측 간을 연결하는 한 쌍의 메탈 와이어를 포함하고, 각 메탈 와이어가 연결되는 일측 연결점과 타측 연결점은 수평 방향으로 동일한 높이를 갖는 내부 정합형 반도체 패키지를 제공할 수 있다.According to one aspect, the present invention provides a base, a dielectric substrate disposed on a portion of an upper portion of the base, a stripline having a predetermined width formed on an upper surface thereof, and an upper portion of the base in a form surrounding the outer periphery of the dielectric substrate a frame coupled to a frame having a pair of feedthroughs, each of which has one side facing the stripline, coupled to both sides, respectively, and a pair of package leads respectively connected to the outside of the pair of feedthroughs; , an internal matching type semiconductor comprising a pair of metal wires connecting one end and the other end of the dielectric substrate and the inner side of each feed-through, wherein one connection point to which each metal wire is connected and the other connection point have the same height in the horizontal direction package can be provided.

본 발명의 상기 일측 연결점은 상기 유전체 기판의 상부이고, 상기 타측 연결점은 상기 각 피드스루의 내측의 상부일 수 있다.In the present invention, the one-side connection point may be an upper portion of the dielectric substrate, and the other connection point may be an inner upper portion of each feed-through.

본 발명은, 상기 유전체 기판 상에 배치되는 반도체 소자를 더 포함할 수 있다.The present invention may further include a semiconductor device disposed on the dielectric substrate.

본 발명의 상기 반도체 소자는, 전력 증폭기일 수 있다.The semiconductor device of the present invention may be a power amplifier.

본 발명의 상기 베이스는, 히트싱크(heat sink)로서 기능할 수 있다.The base of the present invention may function as a heat sink.

본 발명의 상기 메탈 와이어는, 골드 와이어일 수 있다.The metal wire of the present invention may be a gold wire.

본 발명의 실시예에 따르면, 유전체 기판(정합회로 기판)과 RF 피드스루 유전체 간의 단차를 제거하여 유전체 기판과 RF 피드스루 간을 연결하는 메탈 와이어의 길이가 증가하는 것을 해소함으로써, 메탈 와이어의 삽입손실을 효과적으로 억제할 수 있다.According to an embodiment of the present invention, by removing the step difference between the dielectric substrate (matching circuit board) and the RF feed-through dielectric to eliminate the increase in the length of the metal wire connecting the dielectric substrate and the RF feed-through, the insertion of the metal wire loss can be effectively suppressed.

본 발명의 실시예에 따르면, 유전체 기판과 RF 피드스루 유전체 간의 단차를 제거하여 유전체 기판과 RF 피드스루 간을 연결하는 메탈 와이어의 길이를 최소화함으로써, 고출력 전력 증폭기의 효율 및 출력을 개선할 수 있다.According to an embodiment of the present invention, the efficiency and output of the high-output power amplifier can be improved by removing the step difference between the dielectric substrate and the RF feed-through dielectric to minimize the length of the metal wire connecting the dielectric substrate and the RF feed-through. .

본 발명의 실시예에 따르면, 유전체 기판과 RF 피드스루 간을 연결하는 메탈 와이어의 길이를 최소화하여 조립 공정시 메탈 와이어의 단선 가능성을 억제함으로써, 패키지 조립 공정의 제작 신뢰성을 개선할 수 있다.According to an embodiment of the present invention, the manufacturing reliability of the package assembly process can be improved by minimizing the length of the metal wire connecting the dielectric substrate and the RF feed-through to suppress the possibility of disconnection of the metal wire during the assembly process.

본 발명의 실시예에 따르면, 유전체 기판이 실장되는 베이스의 외측 상부를 피드스루의 연결점의 두께가 수용 가능한 구조로 단차를 갖도록 형성하여, 방열 기능을 갖는 베이스의 표면적을 상대적으로 넓게 형성함으로써, 고출력 반도체 소자에서 발생하는 열의 방열 특성을 개선할 수 있다.According to an embodiment of the present invention, the upper outer portion of the base on which the dielectric substrate is mounted is formed to have a step difference in a structure where the thickness of the connection point of the feed-through is acceptable, and the surface area of the base having a heat dissipation function is formed to be relatively wide. It is possible to improve the heat dissipation characteristics of the heat generated in the semiconductor device.

도 1은 본 발명의 실시예에 따른 내부 정합형 반도체 패키지의 측단면 및 상면도이다.
도 2는 본 발명의 실시예에 따라 유전체 기판과 피드스루를 연결하는 와이어본딩 프로파일을 개념적으로 보여주는 단면의 부분 확대도이다.
도 3은 본 발명의 실시예에 따른 내부 정합형 반도체 패키지를 개략적으로 도시한 사시도이다.
도 4는 본 발명의 실시예에 따라 유전체 기판과 피드스루를 연결하는 와이어본딩 프로파일을 개념적으로 보여주는 구조의 부분 확대 사시도이다.
도 5는 본 발명의 일실시예에 따라 유전체 기판이 실장되는 베이스의 외측 상부를 피드스루의 연결점의 두께가 수용 가능한 구조로 단차를 갖도록 형성하는 예시를 보여주는 측단면 및 상면도이다.
도 6은 본 발명의 다른 실시예에 따라 유전체 기판이 실장되는 베이스의 외측 상부를 피드스루의 연결점의 두께가 수용 가능한 구조로 단차를 갖도록 형성하는 예시를 보여주는 측단면 및 상면도이다.1 is a side cross-sectional view and a top view of an internally matched semiconductor package according to an embodiment of the present invention.
2 is a partial enlarged view of a cross section conceptually illustrating a wire bonding profile connecting a dielectric substrate and a feed-through according to an embodiment of the present invention.
3 is a perspective view schematically illustrating an internally matched semiconductor package according to an embodiment of the present invention.
4 is a partially enlarged perspective view of a structure conceptually illustrating a wire bonding profile connecting a dielectric substrate and a feed-through according to an embodiment of the present invention.
5 is a side cross-sectional view and a top view showing an example of forming an outer upper portion of a base on which a dielectric substrate is mounted to have a step in a structure in which a thickness of a connection point of a feed-through is acceptable according to an embodiment of the present invention.
6 is a side cross-sectional view and a top view illustrating an example of forming an outer upper portion of a base on which a dielectric substrate is mounted to have a step in a structure in which a thickness of a connection point of a feed-through is acceptable according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범주는 청구항에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only these embodiments allow the disclosure of the present invention to be complete, and those of ordinary skill in the art to which the present invention pertains. It is provided to fully inform the person of the scope of the invention, and the scope of the invention is only defined by the claims.

본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 실시예들을 설명함에 있어 실제로 필요한 경우 외에는 생략될 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In describing the embodiments of the present invention, detailed descriptions of well-known functions or configurations will be omitted except when it is actually necessary to describe the embodiments of the present invention. In addition, the terms to be described later are terms defined in consideration of functions in an embodiment of the present invention, which may vary according to intentions or customs of users and operators. Therefore, the definition should be made based on the content throughout this specification.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 내부 정합형 반도체 패키지의 측단면 및 상면도이고, 도 2는 본 발명의 실시예에 따라 유전체 기판과 피드스루를 연결하는 와이어본딩 프로파일을 개념적으로 보여주는 단면의 부분 확대도이다.1 is a side cross-sectional view and a top view of an internally matched semiconductor package according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view conceptually showing a wire bonding profile connecting a dielectric substrate and a feed-through according to an embodiment of the present invention This is a partial enlarged view.

도 3은 본 발명의 실시예에 따른 내부 정합형 반도체 패키지를 개략적으로 도시한 사시도이고, 도 4는 본 발명의 실시예에 따라 유전체 기판과 피드스루를 연결하는 와이어본딩 프로파일을 개념적으로 보여주는 구조의 부분 확대 사시도이다.3 is a perspective view schematically illustrating an internally matched semiconductor package according to an embodiment of the present invention, and FIG. 4 is a structure conceptually showing a wire bonding profile connecting a dielectric substrate and a feed-through according to an embodiment of the present invention This is a partially enlarged perspective view.

도 1 및 도 2를 참조하면, 본 발명의 내부 정합형 반도체 패키지는 베이스(102), 유전체 기판(104), 프레임(106), 피드스루(108), 패키지 리드(110) 및 메탈 와이어(112) 등을 포함할 수 있다. 여기에서, 유전체 기판(104)은, 예컨대 정합회로 기판으로 정의될 수 있다. 여기에서, 피드스루(108)는, 예컨대 RF 피드스루 세라믹으로 정의될 수 있다.1 and 2 , the internally matched semiconductor package of the present invention includes a base 102 , a dielectric substrate 104 , a frame 106 , a feedthrough 108 , a package lead 110 , and a metal wire 112 . ) and the like. Here, the dielectric substrate 104 may be defined as, for example, a matching circuit substrate. Here, the feedthrough 108 may be defined as, for example, an RF feedthrough ceramic.

베이스(102)는 유전체 기판(104), 프레임(106), 피드스루(108), 패키지 리드(110) 등을 하부에서 지지하기 위한 기판인 것으로, 유전체 기판(104) 상에 실장(탑재)되는 반도체 소자(예컨대, 고출력 전력 증폭기 등)에서 발생하는 열을 외부 히트싱크(heat sink)로 전달하는 등의 기능을 수행할 수 있다. 즉, 베이스(102)는 열을 외부로 방출하는 히트싱크로서 기능할 수 있다.The base 102 is a substrate for supporting the dielectric substrate 104 , the frame 106 , the feedthrough 108 , the package lead 110 , etc. from the bottom, and is mounted (mounted) on the dielectric substrate 104 . A function such as transferring heat generated from a semiconductor device (eg, a high-output power amplifier, etc.) to an external heat sink may be performed. That is, the base 102 may function as a heat sink for dissipating heat to the outside.

그리고, 베이스(102)의 상부의 일부, 예컨대 대략 중심부에는 소정 두께를 갖는 유전체 기판(104)이 실장(배치)되는데, 이러한 유전체 기판(104)에는, 예컨대 고출력 전력 증폭기 등과 같은 반도체 소자 등이 결합(탑재)될 수 있다.In addition, a dielectric substrate 104 having a predetermined thickness is mounted (arranged) on a portion of the upper portion of the base 102 , for example, approximately at the center thereof. On the dielectric substrate 104 , for example, a semiconductor device such as a high output power amplifier is coupled. It can be (mounted).

이때, 유전체 기판(104)의 상부면의 소정 위치(예컨대, 대략 중심부 위치)에는, 일례로서 도 3 및 도 4에 도시된 바와 같이, 소정 폭을 가지고 유전체 기판(104)의 일단과 타단 간을 가로지르는 스트립라인(104a), 즉 마이크로스트립라인이 형성될 수 있다.At this time, at a predetermined position (eg, approximately the center position) of the upper surface of the dielectric substrate 104 , as shown in FIGS. 3 and 4 , for example, it has a predetermined width and is disposed between one end and the other end of the dielectric substrate 104 . A transverse stripline 104a, ie, a microstripline, may be formed.

또한, 베이스(102)의 상부의 소정 위치에는, 일례로서 도 3 및 도 4에 도시된 바와 같이, 유전체 기판(104)의 외곽을 둘러싸는 형태(예컨대, 각 모서리가 라운드된 4각 형상 등)로 소정의 높이(즉, 유전체 기판(104) 상에 실장되는 반도체 소자를 수용 가능한 높이)를 갖는 프레임(106)이 결합(장착)될 수 있다.In addition, at a predetermined position on the upper portion of the base 102, as shown in FIGS. 3 and 4 as an example, a shape surrounding the outer periphery of the dielectric substrate 104 (eg, a quadrangular shape with rounded corners, etc.) Thus, a frame 106 having a predetermined height (ie, a height capable of accommodating a semiconductor device mounted on the dielectric substrate 104) may be coupled (mounted).

그리고, 프레임(106)의 양 측면에는 각 일측(프레임(106)의 내측)이 스트립라인(104a)에 대향하는 한 쌍의 피드스루(feedthru)(108a, 108b)가 각각 결합될 수 있다. 여기에서, 한 쌍의 피드스루(108a, 108b)는, 비록 참조번호를 다르게 기재하고는 있으나, 도 1에 도시된 피드스루(108)에 대응하는 동일한 구성부재이다.In addition, a pair of feedthroughs 108a and 108b each having one side (inside of the frame 106 ) facing the stripline 104a may be coupled to both sides of the frame 106 , respectively. Here, the pair of feedthroughs 108a and 108b are the same constituent members corresponding to the feedthroughs 108 shown in FIG. 1, although different reference numerals are indicated.

또한, 한 쌍의 피드스루(108a, 108b)의 각 타측(프레임(106)의 외측)에는 한 쌍의 패키지 리드(110a, 110b)가 각각 연결(결합)되는 구조를 가질 수 있다. 여기에서, 한 쌍의 패키지 리드(110a, 110b)는, 비록 참조번호를 다르게 기재하고는 있으나, 도 1에 도시된 리드(110)에 대응하는 동일한 구성부재이다.In addition, a pair of package leads 110a and 110b may be connected (coupled) to each other (outside of the frame 106) of the pair of feedthroughs 108a and 108b, respectively. Here, the pair of package leads 110a and 110b is the same constituent member corresponding to the lead 110 shown in FIG. 1 , although reference numerals are indicated differently.

다음에, 유전체 기판(104)의 일단 및 타단과 각 피드스루(108a, 108b)의 내측 간을 각각 연결하는 한 쌍의 메탈 와이어(112)가 결합(와이어 본딩)되는데, 각 메탈 와이어가 연결되는 일측 연결점과 타측 연결점은 수평 방향으로 동일한 높이를 갖는다. 이때, 와이어 본딩에 사용되는 메탈 와이어(112)는, 예컨대 골드 와이어일 수 있다.Next, a pair of metal wires 112 respectively connecting one end and the other end of the dielectric substrate 104 and the inner side of each feed-through 108a, 108b are combined (wire bonding), and each metal wire is connected One connection point and the other connection point have the same height in the horizontal direction. In this case, the metal wire 112 used for wire bonding may be, for example, a gold wire.

여기에서, 각 메탈 와이어(112)의 일측 연결점은 유전체 기판(104)의 상부이고, 각 메탈 와이어(112)의 타측 연결점은 각 피드스루(108a, 108b)의 내측의 상부일 수 있다.Here, one connection point of each metal wire 112 may be an upper portion of the dielectric substrate 104 , and the other connection point of each metal wire 112 may be an inner upper portion of each of the feedthroughs 108a and 108b.

이를 위해, 베이스(102)의 외측 상부는 피드스루의 연결점의 두께(또는 연결점의 폭)가 수용 가능한 구조로 단차를 갖도록 형성될 수 있다.To this end, the outer upper portion of the base 102 may be formed to have a step difference in a structure in which the thickness of the connection point of the feed-through (or the width of the connection point) is acceptable.

도 5는 본 발명의 일실시예에 따라 유전체 기판이 실장되는 베이스의 외측 상부를 피드스루의 연결점의 두께가 수용 가능한 구조로 단차를 갖도록 형성하는 예시를 보여주는 측단면 및 상면도이다.5 is a side cross-sectional view and a top view illustrating an example of forming an outer upper portion of a base on which a dielectric substrate is mounted to have a step in a structure in which a thickness of a connection point of a feed-through is acceptable according to an embodiment of the present invention.

도 5를 참조하면, 피드스루가 결합되는 베이스(102)의 외측 상부를 소정 깊이만큼(예컨대, 피드스루의 높이가 베이스의 높이와 동일하게 되도록 하는 깊이) 절삭 가공함으로써, 베이스(102)의 외측 일부 상부에 피드스루가 결합되어질 결합홈(502)을 형성할 수 있다.Referring to FIG. 5 , the outer upper portion of the base 102 to which the feed-through is coupled is cut by a predetermined depth (eg, a depth such that the height of the feed-through is equal to the height of the base), and the outer side of the base 102 is cut. A coupling groove 502 to which the feed-through is to be coupled may be formed on a portion of the upper portion.

도 6은 본 발명의 다른 실시예에 따라 유전체 기판이 실장되는 베이스의 외측 상부를 피드스루의 연결점의 두께가 수용 가능한 구조로 단차를 갖도록 형성하는 예시를 보여주는 측단면 및 상면도이다.6 is a side cross-sectional view and a top view illustrating an example of forming an outer upper portion of a base on which a dielectric substrate is mounted to have a step in a structure in which a thickness of a connection point of a feed-through is acceptable according to another embodiment of the present invention.

도 6을 참조하면, 상부면에 유전체 기판이 결합되는 베이스를 2층 구조로 형성, 즉 제 1 베이스층(102a)과 제 2 베이스층(102b)이 수직 형태로 결합(예컨대, 용접 접합 등)되는 구조를 가질 수 있으며, 피드스루가 결합되어질 결합홈(602)의 형성을 위해 제 2 베이스층(102b)이 면적은 제 1 베이스층(102a)의 면적보다 상대적으로 작게 형성될 수 있다.Referring to FIG. 6 , the base to which the dielectric substrate is coupled to the upper surface is formed in a two-layer structure, that is, the first base layer 102a and the second base layer 102b are vertically coupled (eg, welding bonding, etc.) In order to form the coupling groove 602 to which the feed-through is to be coupled, the area of the second base layer 102b may be formed to be relatively smaller than the area of the first base layer 102a.

이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.The above description is merely illustrative of the technical idea of the present invention, and those of ordinary skill in the art to which the present invention pertains may make various substitutions, modifications, and changes within the scope not departing from the essential characteristics of the present invention. It will be easy to see that this is possible. That is, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments.

따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Accordingly, the protection scope of the present invention should be interpreted by the claims described below, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present invention.

102 : 베이스
104 : 유전체 기판
106 : 프레임
108, 108a, 108b : 피드스루
110, 110a, 110b : 패키지 리드
112 : 메탈 와이어
502, 602 : 결합홈102: base
104: dielectric substrate
106: frame
108, 108a, 108b: feed through
110, 110a, 110b: package leads
112: metal wire
502, 602: coupling groove

Claims (6)

베이스와,
상기 베이스의 상부의 일부에 배치되며, 상부면에 소정 폭의 스트립라인이 형성되며 상부에 반도체 소자가 탑재되는 유전체 기판과,
상기 유전체 기판의 외곽을 둘러싸는 형태로 상기 베이스의 상부에 결합되며, 각 일측이 상기 스트립라인에 대향하는 한 쌍의 피드스루(feedthru)가 양 측면에 각각 결합된 프레임과,
상기 한 쌍의 피드스루의 각 외측에 각각 연결되는 한 쌍의 패키지 리드와,
상기 유전체 기판의 일단 및 타단과 각 피드스루의 내측 간을 직접 연결하는 한 쌍의 메탈 와이어를 포함하고,
각 메탈 와이어가 연결되는 일측 연결점과 타측 연결점은 수평 방향으로 동일한 높이를 갖고,
상기 메탈 와이어는 상기 반도체 소자와 물리적으로 연결되지 않는 내부 정합형 반도체 패키지.base and
a dielectric substrate disposed on a portion of the upper portion of the base, a strip line of a predetermined width is formed on the upper surface, and a semiconductor device is mounted thereon;
A frame coupled to the upper portion of the base in a form surrounding the outer periphery of the dielectric substrate, each of which has a pair of feedthroughs opposite to the stripline, each coupled to both sides of the frame;
a pair of package leads respectively connected to the outside of the pair of feedthroughs;
A pair of metal wires directly connecting one end and the other end of the dielectric substrate and the inner side of each feed-through,
One connection point and the other connection point to which each metal wire is connected have the same height in the horizontal direction,
wherein the metal wire is not physically connected to the semiconductor device. 제 1 항에 있어서,
상기 일측 연결점은 상기 유전체 기판의 상부이고, 상기 타측 연결점은 상기 각 피드스루의 내측의 상부인
내부 정합형 반도체 패키지.The method of claim 1,
The one connection point is an upper portion of the dielectric substrate, and the other connection point is an inner upper portion of each feedthrough.
Internally matched semiconductor package. 제 1 항에 있어서,
상기 유전체 기판 상에 배치되는 반도체 소자를 더 포함하는
내부 정합형 반도체 패키지.The method of claim 1,
Further comprising a semiconductor device disposed on the dielectric substrate
Internally matched semiconductor package. 제 3 항에 있어서,
상기 반도체 소자는,
전력 증폭기인
내부 정합형 반도체 패키지.4. The method of claim 3,
The semiconductor device is
power amplifier
Internally matched semiconductor package. 제 1 항에 있어서,
상기 베이스는,
히트싱크(heat sink)로서 기능하는
내부 정합형 반도체 패키지.The method of claim 1,
The base is
functioning as a heat sink
Internally matched semiconductor package. 제 1 항에 있어서,
상기 메탈 와이어는,
골드 와이어인
내부 정합형 반도체 패키지.The method of claim 1,
The metal wire is
gold wire
Internally matched semiconductor package.
KR1020190056246A 2019-05-14 2019-05-14 Internally matched semiconductor package KR102336512B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190056246A KR102336512B1 (en) 2019-05-14 2019-05-14 Internally matched semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056246A KR102336512B1 (en) 2019-05-14 2019-05-14 Internally matched semiconductor package

Publications (2)

Publication Number Publication Date
KR20200131522A KR20200131522A (en) 2020-11-24
KR102336512B1 true KR102336512B1 (en) 2021-12-07

Family

ID=73679891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056246A KR102336512B1 (en) 2019-05-14 2019-05-14 Internally matched semiconductor package

Country Status (1)

Country Link
KR (1) KR102336512B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203652A (en) * 2005-01-21 2006-08-03 Kyocera Corp High frequency module and communication equipment using the same
JP6274358B1 (en) * 2016-12-29 2018-02-07 三菱電機株式会社 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187903B1 (en) * 2007-07-09 2012-10-05 삼성테크윈 주식회사 Lead frame and semi-conductor package comprising the same
KR20120013824A (en) * 2010-08-06 2012-02-15 엘지이노텍 주식회사 Light emitting device package and lighting system
KR20180016052A (en) 2016-08-05 2018-02-14 주식회사 지피 THE INTERNAL IMPEDANCE MATCHING AND TUNNING METHOD OF GaN SEMICONDUCTOR PACKAGE FOR HIGH POWER AMPLIFIER COMPRISING IMPEDANCE MATCHING CURCUIT

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203652A (en) * 2005-01-21 2006-08-03 Kyocera Corp High frequency module and communication equipment using the same
JP6274358B1 (en) * 2016-12-29 2018-02-07 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
KR20200131522A (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US9532475B2 (en) High-frequency module
US7659613B2 (en) Semiconductor device
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US9741666B1 (en) Electromagnetic wall in millimeter-wave cavity
JP6243510B2 (en) Electronic component storage package and electronic device
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
KR20110090762A (en) Package for housing semiconductor element and semiconductor device using the same
US20160343653A1 (en) Package Structure and Three Dimensional Package Structure
WO2018216219A1 (en) Semiconductor device
WO2018181709A1 (en) High frequency module
KR102336512B1 (en) Internally matched semiconductor package
KR20160101502A (en) Rf package and manufacturing method thereof
JP2010080562A (en) Package for housing electronic component
JPWO2007108262A1 (en) Transceiver
US6876084B2 (en) Chip package structure
JP2019161109A (en) Semiconductor device package and semiconductor device
US10573478B2 (en) Electronic component
JP2010283265A (en) Airtight package for electrical circuit, and method of manufacturing the same
US10340224B2 (en) Microwave and millimeter wave package
JP2001053508A (en) Mounting structure for high-frequency circuit component
JP2016163006A (en) Microwave semiconductor package and microwave semiconductor module
CN116230672A (en) Packaging structure, packaging system and molding method of packaging structure
JPH0340951B2 (en)
JP5837365B2 (en) Signal transmission path
JP4563980B2 (en) Surface mount type package and semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant