KR102332511B1 - Tdc를 구비하는 라이다 시스템 및 그것의 멀티 위상 클럭 생성 방법 - Google Patents

Abstract

본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템은, 레이저 광 신호의 출력 시간과, 물체로부터 반사되어 돌아오는 레이저 광 신호의 수신 시간 사이의 시간 간격을 측정하기 위한 멀티 위상 클럭을 생성하되, 상기 멀티 위상 클럭 사이의 위상 차이가 일정하게 되도록 보정하여 출력하는 시간-디지털 컨버터를 포함한다.

Description

TDC를 구비하는 라이다 시스템 및 그것의 멀티 위상 클럭 생성 방법{LIDAR SYSTEM HAVING TDC AND MULTI PHASE CLOCK GENERATION METHOD}

본 발명은 라이다 시스템에 관한 것으로, 일례로 물체와의 거리 측정을 위해 송수신되는 레이저 광 신호의 시간 간격(TOF)을 측정하는 TDC를 구비하는 라이다 시스템 및 그것의 멀티 위상 클럭 생성 방법에 관한 것이다.

최근, 자율 주행 차량에 대한 관심이 높아지고 있다. 특히, 자율 주행차량은, 자동차 수요증가에 따른 교통혼잡을 해소함과 아울러 사람이나 다른 차량 등을 안전하게 회피하기 위해, 차량의 주변 물체의 위치를 측정하는 라이다 시스템이 적용되고 있다.

도 1을 참고하면, 종래의 라이다 시스템(1)은, 트랜시버(10: Transceiver)에 의해 생성되는 전기적 신호를 레이저 다이오드(20: Laser Diode)를 통해 짧은 펄스 형태의 광학 신호로 출력하고, 물체에 의해 반사되는 광학 신호를 포토 다이오드(40: Photo Diode)를 통해 수신하여 전기적 신호로 변환한다. 변환된 전기적 신호는 리시버(50: Receiver)의 증폭기에 의해 증폭된 이후에 시간-디지털 컨버터(60: Time to Digital Converter)에 의한 타임스탬프(timestamp) 생성에 이용된다. 타임스탬프는 제어부(70)에 전달되고, 제어부(70)는 타임스탬프를 이용하여 물체의 거리 정보를 획득할 수 있다.

도 2를 참고하면, 시간-디지털 컨버터(60)는 DLL(delay locked loop)을 이용하는 간단한 구조로 구성될 수 있는데, 이러한 구조의 경우 변환 속도가 빠른 장점이 있다.

시간-디지털 컨버터(60)는 클럭 카운터(61: clock counter), DLL(63), 및 TDC 컨트롤러(65: TDC Ctrl)를 포함하여 구성될 수 있으며, 클럭 카운터(61)는 TDC 컨트롤러(65)에 입력되는 광학적 신호의 출력 시간(START)과 수신 시간(STOP) 사이의 시간 간격에 대해 나노 초(nano second) 단위의 시간 측정이 가능하고, DLL(63)은 피코 초(pico second) 단위의 시간 측정이 가능하다.

DLL(63)은 위상 검출기(63a: Phase detector), 어큐뮬레이터(63b: Accumulator), 및 DCDL(63c: Digital Controlled Delay Line)을 포함하여 구성될 수 있으며, 폐 루프(closed loop)를 형성하여 멀티 위상 클럭(multi-phase clock)을 생성할 수 있다. 여기서, DCDL(63c)은 비선형적 출력 특성을 가지고 있다.

DCDL(63c)의 비선형적 출력 특성은 클럭 위상(clock phase)을 틀어지게 하고, 클럭 지터(clock jitter)를 유발한다. 또한, 이러한 DCDL(63c)의 비선형적 출력 특성은, 광학적 신호의 출력 시간(START)과 광학적 신호의 수신 시간(STOP)에 따라 시간-디지털 컨버터(60)에서 측정한 ToF(Time of Flight) 값에 오차가 발생하게 하는 문제의 원인이다.

대한민국 등록특허 제10-1675112호

이에 본 발명은 상기한 사정을 감안하여 안출된 것으로, DCDL의 비선형적 출력 특성에 따른 멀티 위상 클럭의 클럭 지터 현상을 개선하고, ToF 값의 오차 발생을 방지하는 TDC를 구비하는 라이다 시스템 및 그것의 멀티 위상 클럭 생성 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템은, 레이저 광 신호의 출력 시간과, 물체로부터 반사되어 돌아오는 레이저 광 신호의 수신 시간 사이의 시간 간격을 측정하기 위한 멀티 위상 클럭을 생성하되, 상기 멀티 위상 클럭 사이의 위상 차이가 일정하게 되도록 보정하여 출력하는 시간-디지털 컨버터를 포함한다.

상기 시간-디지털 컨버터는, 상기 멀티 위상 클럭을 생성하는 DLL을 포함할 수 있다.

상기 DLL은, 기준 클럭과 상기 멀티 위상 클럭 중에서 개별 위상 클럭의 위상 차이에 따른 위상차 신호를 출력하는 위상 검출기, 보정 알고리즘에 따라 상기 위상차 신호의 클럭 간격이 일정하게 되도록 변경하는 보상 로직, 상기 보상 로직으로부터 전달받는 위상차 신호 복수개를 일정 시간 지연하여 상기 멀티 위상 클럭을 생성하는 DCDL을 포함할 수 있다.

상기 보상 로직은, 최소 코드값과 최대 코드값을 포함하는 최소 최대 코드값을 생성하는 카운터부, 상기 최소 최대 코드값에 따른 상기 DCDL의 전체 출력 곡선을 이용하여 상기 보정 알고리즘을 생성하는 보정부를 포함할 수 있다.

상기 보정부는 상기 보정 알고리즘을 이용하여 상기 위상차 신호의 클럭 간격이 일정하게 되도록 변경할 수 있다.

상기 보정 알고리즘은, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값에 따른 역함수일 수 있다.

상기 역함수는, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값의 기울기를 구하고, 미리 마련된 회전 변환 공식에 상기 기울기와 기준 각도를 적용하여 산출될 수 있다.

상기 DLL은, 상기 멀티 위상 클럭을 이용하여 상기 레이저 광 신호의 출력 시간과, 상기 레이저 광 신호의 수신 시간 사이의 시간 간격을 피코 초 단위로 측정할 수 있다.

상기 시간-디지털 컨버터는, 카운팅 클럭을 출력하여 상기 레이저 광 신호의 출력 시간과, 상기 레이저 광 신호의 수신 시간 사이의 시간 간격을 나노 초 단위로 측정하는 클럭 카운터를 더 포함할 수 있다.

상기 시간-디지털 컨버터는, 상기 DLL과 상기 클럭 카운터에 의해 측정된 시간 간격을 타임스탬프 형태로 출력하는 TDC 컨트롤러를 더 포함할 수 있다.

상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 멀티 위상 클럭 생성 방법은, TDC를 구비하는 라이다 시스템의 멀티 위상 클럭 생성 방법에 있어서, 상기 TDC를 구성하는 DCDL로부터 출력되는 출력 클럭과 기준 클럭을 비교하여 위상차 신호를 생성하는 위상차 신호 생성 단계; 상기 위상차 신호의 일정하지 않은 클럭 간격을 보상하여 출력하는 보정 단계; 및 클럭 간격이 보상된 위상차 신호 복수개를 이용하여 멀티 위상 클럭을 생성하는 멀티 위상 클럭 생성 단계;를 포함한다.

상기 보정 단계는, 최소 코드값과 최대 코드값을 포함하는 최소 최대 코드값을 이용하여 상기 DCDL에 대해 스위핑을 수행하는 카운팅 단계를 포함할 수 있다.

상기 보정 단계는, 상기 스위핑 수행에 따라 생성되는 상기 DCDL의 전체 출력 곡선을 이용하여 역함수를 생성하는 역함수 생성 단계를 더 포함할 수 있다.

상기 역함수 생성 단계는, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값의 기울기를 구하고, 미리 마련된 회전 변환 공식에 상기 기울기와 기준 각도를 적용하여 상기 역함수를 생성할 수 있다.

본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템에 의하면, DCDL의 출력값에 대한 역함수를 이용하여 DCDL의 비선형적 출력 특성에 따른 멀티 위상 클럭의 클럭 지터 현상을 개선함으로써 ToF 값의 오차 발생을 방지하는 효과가 있다.

도 1은 종래 기술에 따른 라이다 시스템의 블록도이다.
도 2는 도 1의 시간-디지털 컨버터의 구성 블록도이다.
도 3은 본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템의 부분 구성도이다.
도 4는 도 3의 보상 로직의 구성을 보여주는 도면이다.
도 5는 DCDL의 비선형적 출력 특성과 반대 특성을 보여주는 그래프이다.
도 6은 비선형적으로 출력되는 DCDL의 출력 클럭과 이를 개선한 위상 클럭을 보여주는 도면이다.
도 7은 본 발명의 바람직한 실시예에 따른 보상 로직의 기능 설명을 위한 도면이다.
도 8은 본 발명의 바람직한 실시예에 따른 멀티 클럭 생성 방법의 순서도이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.

도 3은 본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템의 부분 구성도이다.

도 3을 참고하면, 본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템(100)은, 시간-디지털 컨버터(110)를 이용하여 광학 신호(예, 레이저 광 신호)의 출력 시간(START)과, 물체에 의해 반사되어 돌아오는 광학 신호의 수신 시간(STOP) 사이의 시간 간격(ToF)을 산출한다.

본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템(100)은, 도 3에 도시되지 않았으나, 전기적 신호를 생성하는 트랜시버(Transceiver), 전기적 신호를 짧은 펄스 형태의 광학 신호로 출력하는 레이저 다이오드(Laser Diode), 물체(Target)에 의해 반사되어 돌아오는 광학 신호를 수신하여 전기적 신호로 변환하는 포토 다이오드(Photo Diode), 변환된 전기적 신호를 증폭기를 이용하여 증폭하여 전달하는 리시버(Receiver)를 포함할 수 있다.

시간-디지털 컨버터(110)는 트랜시버와 리시버로부터 전달받은 전기적 신호를 이용하여 타임스탬프(timestamp)를 생성할 수 있다. 여기서, 전기적 신호는 상술한 바와 같은 광학 신호의 출력 시간(START) 및 광학 신호의 수신 시간(STOP)을 포함할 수 있다.

본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템(100)은, 생성된 타임스탬프를 이용하여 시간 간격(ToF)을 산출함으로써 물체의 거리 정보를 획득할 수 있다.

이하에서는, 타임스탬프 생성에 필요한 시간-디지털 컨버터(110)의 상세 구성을 설명한다.

시간-디지털 컨버터(110)는, 클럭 카운터(111), DLL(113), 및 TDC 컨트롤러(115)를 포함할 수 있다.

클럭 카운터(111)는, 카운팅 클럭을 출력하여 TDC 컨트롤러(115)에 입력되는 광학적 신호의 출력 시간(START)과 수신 시간(STOP) 사이의 시간 간격에 대해 나노 초(nano second) 단위의 시간 측정이 가능하다.

DLL(113)은 일정한 클럭 간격을 가지는 위상 클럭 복수개를 포함하는 멀티 위상 클럭(Multi phase clock)을 생성할 수 있다. DLL(113)은 멀티 위상 클럭(Multi phase clock)을 이용하여 TDC 컨트롤러(115)에 입력되는 광학적 신호의 출력 시간(START)과 수신 시간(STOP) 사이의 시간 간격에 대해 피코 초(pico second) 단위의 시간 측정이 가능하다.

DLL(113)은 위상 검출기(113a: Phase detector), 어큐뮬레이터(113b: Accumulator), 보상 로직(113c), 및 DCDL(113d: Digital Controlled Delay Line)을 포함하여 구성될 수 있으며, 폐 루프(closed loop)를 형성하여 멀티 위상 클럭(multi-phase clock)을 생성할 수 있다.

위상 검출기(113a)는 기준 클럭(Reference clock)과 DCDL(113d)의 출력 클럭(Loopback clock)의 위상 차이에 비례하는 위상차 신호를 출력할 수 있다. 여기서, 위상차 신호는 DCDL(113d)의 비선형적 출력 특성에 의해 일정하지 않은 클럭 간격을 가질 수 있다.

어큐뮬레이터(113b)는 위상 검출기(113a)의 위상차 신호를 저장할 수 있다.

보상 로직(113c)은 DCDL(113d)로부터 전체 출력 곡선을 전달받고 이에 대한 역함수 블록(예, 보정 알고리즘)을 생성할 수 있다. 보상 로직(113c)은 생성한 역함수 블럭을 이용하여 어큐뮬레이터(113b)로부터 전달받은 위상차 신호의 클럭 간격이 일정하게 되도록 변경할 수 있다.

DCDL(113d)은 보상 로직(113c)에 의해 일정한 클럭 간격을 가지도록 변경된 위상차 신호를 복수 입력받아 멀티 위상 클럭을 생성할 수 있다. DCDL(113d)은 멀티 위상 클럭을 TDC 컨트롤러(115)에 전달할 수 있다.

TDC 컨트롤러(115)는, 클럭 카운터(111)의 카운팅 클럭에 의해 측정되는 출력 시간(START)과 수신 시간(STOP) 사이의 제1 시간 간격과, DCDL(113d)의 멀티 위상 클럭에 의해 측정되는 출력 시간(START)과 수신 시간(STOP) 사이의 제2 시간 간격을 합쳐 타임스탬프 형식으로 출력할 수 있다.

본 발명의 바람직한 실시예에 따른 TDC를 구비하는 라이다 시스템(100)은, 타임스탬프를 이용하여 물체와의 거리 산출에 이용되는 ToF 값을 획득할 수 있다.

도 4는 도 3의 보상 로직의 구성을 보여주는 도면이다.

보상 로직(113c)은 카운터부(113ca), 보정부(113cb), 및 컨트롤부(113cc)를 포함할 수 있다.

카운터부(113ca)는, 최소 코드값에서 코드값을 순차적으로 증가시켜 최대 코드값까지의 최소 최대 코드값을 생성할 수 있다. 카운터부(113ca)는 데이터 버스를 통해 DCDL(113d)에 전달된 최소 최대 코드값을 이용하여 스위핑(Sweeping) 동작하여 DCDL(113d)로부터 전체 출력 곡선을 발생시킬 수 있다.

보정부(113cb)는 DCLD(113d)의 전체 출력 곡선에 대응하는 출력값을 이용하여 역함수 블록을 생성할 수 있다. 보정부(113cb)는, 생성한 역함수 블럭을 이용하여 어큐뮬레이터(113b)로부터 전달받은 위상차 신호의 일정하지 않은 클럭 간격이 일정하게 되도록 변경할 수 있다.

컨트롤부(113cc)는 온도 센서(210)로부터 전달받은 온도의 변화 여부 또는 전압 진단부(220)로부터 전달받은 전압의 변화 여부에 따라 보정부(113cb)의 동작을 리셋할 수 있다.

도 5는 DCDL의 비선형적 출력 특성과 반대 특성을 보여주는 그래프이다.

도 5를 참고하면, DCDL(113d)의 출력 특성 곡선은 비선형적으로 나타난다. 이러한 DCDL(113d)의 비선형적 출력 특성 곡선에 의해 위상 검출기(113a)에서 출력되는 위상차 신호에 클럭 간격이 불균등한 클럭 지터 현상이 발생하게 된다.

보정부(113cb)는 카운터부(113ca)의 스위핑 동작에 따라 획득한 DCDL(113d)의 출력 특성 곡선을 이용하여 역함수 블록(DCDL의 출력 특성과 반대 특성)을 생성할 수 있다. 보정부(113cb)는 이렇게 생성한 역함수 블록을 이용하여 어큐뮬레이터(113b)로부터 전달받은 위상차 신호의 클럭 간격을 보정하여 클릭 지터가 개선된 위상 클럭을 생성할 수 있다.

도 6은 비선형적으로 출력되는 DCDL의 출력 클럭과 이를 개선한 위상 클럭을 보여주는 도면이다.

도 6의(a)는 DCDL(113d)의 비선형 출력 특성에 따라 출력된 복수의 위상 클럭을 보여준다. 도 6의(b)는 보상 로직(113c)에 의해 보정된 복수의 위상 클럭을 보여준다.

도 6의(a)에서, 불균등한 클럭 간격을 가지는 복수의 위상 클럭(clk1, clk2, clk3, clk4)의 경우, 소정의 위상 지연에 따른 위상차가 일정하지 않게 나타난다.

도 6의(b)에서, 보상 로직(113c)에 의해 보정된 복수의 위상 클럭(clk1, clk2, clk3, clk4)의 경우, 소정의 위상 지연에 따른 위상차가 일정하게 나타난다.

도 7은 본 발명의 바람직한 실시예에 따른 보상 로직의 기능 설명을 위한 도면이다.

도 7을 참고하면, 보정부(113cb)는 카운터부(113ca)의 최소 최대 코드값에 따라 출력된 DCDL(113d)의 전체 출력 곡선의 포인트들을 45도 각도를 기준으로 회전시킬 수 있다.

예를 들면, 보정부(113cb)는 DCDL(113d)의 전체 출력 곡선의 (X1, Y1)에 해당하는 포인트를 (X1’, Y1’)에 해당하는 포인트로 회전 변환한다. 또한, 보정부(113cb)는 전체 출력 곡선의 (X2, Y2)에 해당하는 포인트를 (X2’, Y2’)에 해당하는 포인트로 회전 변환한다.

회전 변환을 위한 수학식 1은 아래와 같다.

[수학식 1]

△ Yn/△Xn = tanθn, θn = arctan(△ Yn/△Xn)

수학식 1에서, △ Yn/△Xn 은 Xn, Yn(n은 1 이상의 정수)에 대응하는 포인트의 기울기를 나타낸다.

[수학식 2]

Θn’ = 90°-2* Θn

수학식 2에서, Θn’ 는 DCDL(113d)의 전체 출력 곡선의 포인트들을 회전 이동시키기 위한 기준 각도를 나타낸다.

보정부(113cb)는 수학식 3의 회전 변환 공식에 수학식 1의 기울기와 수학식 2의 기준 각도를 적용하여 DCDL(113d)의 전체 출력 곡선의 역함수를 산출한다.

[수학식 3]

수학식 3의 회전 변환 공식은, 함수 계산의 편의성을 위해 룩업테이블(LUT)의 계산 값으로 대체할 수 있다.

이와 같이, 보정부(113cb)는 DCDL(113d)의 전체 출력 곡선에 따라 함수 값이 실시간으로 변경되는 역함수 블록을 생성할 수 있다. 보정부(113cb)는 실시간으로 변경되는 역함수 블록을 이용하여 어큐뮬레이터(113b)로부터 전달받은 위상차 신호의 클럭 간격이 일정하게 되도록 변경할 수 있다. 보정부(113cb)는 온도 및 전압의 변화에 관계없이 역함수 블록을 이용하여 위상차 신호의 보정을 수행할 수 있다. 보정부(113cb)는 보정 불가능한 구간없이 실시간 보정이 가능하다.

도 8은 본 발명의 바람직한 실시예에 따른 멀티 클럭 생성 방법의 순서도이다.

도 3, 도 4, 및 도 8을 참고하면, 본 발명의 바람직한 실시예에 따른 멀티 위상 클럭 생성 방법은, 위상차 신호 생성 단계(S810), 보정 단계(S820), 및 멀티 위상 클럭 생성 단계(S830)를 포함한다.

위상차 신호 생성 단계(S810)에서, 위상 검출기(113a)는 DCDL(113d)로부터 출력되는 출력 클럭과 기준 클럭을 비교하여 위상차 신호를 생성한다.

보정 단계(S820)에서, 보상 로직(113c)은 역함수 블록을 이용하여 위상차 신호의 일정하지 않은 클럭 간격을 보상하여 출력한다. 여기서, 보상 로직(113c)은 최소 최대 코드값을 이용하여 DCDL(113d)에 대해 스위핑을 수행하고, 이로부터 생성되는 전체 출력 곡선을 입력받는다. 보상 로직(1113c)은 입력받은 전체 출력 곡선을 이용하여 역함수 블록을 생성한다. 역함수 블록의 생성 과정은 상술한 바와 같다.

멀티 위상 클럭 생성 단계(S830)에서, DCDL(113d)은 보상 로직(113c)에 의해 클럭 간격이 보상된 위상차 신호를 복수 수신하고, 그에 따른 멀티 위상 클럭을 TDC 컨트롤러(115)에 전달한다. DCDL(113d)은 위상차 신호 복수개를 일정 시간 간격 지연하여 멀티 위상 클럭을 생성할 수 있다. TDC 컨트롤러(115)는 멀티 위상 클럭에 따라 출력 시간(START)과 수신 시간(STOP)에 대한 타임스탬프를 생성한다. 라이다 시스템(100)은 타임스탬프를 이용하여 물체와의 거리 산출에 이용되는 ToF를 측정할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.

본 발명에 따른 단계들 및/또는 동작들은 기술분야의 통상의 기술자에 의해 이해될 수 있는 것과 같이, 다른 순서로, 또는 병렬적으로, 또는 다른 에포크(epoch) 등을 위해 다른 실시 예들에서 동시에 일어날 수 있다.

실시 예에 따라서는, 단계들 및/또는 동작들의 일부 또는 전부는 하나 이상의 비-일시적 컴퓨터-판독가능 매체에 저장된 명령, 프로그램, 상호작용 데이터 구조(interactive data structure), 클라이언트 및/또는 서버를 구동하는 하나 이상의 프로세서들을 사용하여 적어도 일부가 구현되거나 또는 수행될 수 있다. 하나 이상의 비-일시적 컴퓨터-판독가능 매체는 예시적으로 소프트웨어, 펌웨어, 하드웨어, 및/또는 그것들의 어떠한 조합일 수 있다. 또한, 본 명세서에서 논의된 "모듈"의 기능은 소프트웨어, 펌웨어, 하드웨어, 및/또는 그것들의 어떠한 조합으로 구현될 수 있다.

100: 라이다 시스템
110: 시간-디지털 컨버터
111: 클럭 카운터
113: DLL
113a: 위상 검출기
113b: 어큐뮬레이터
113c: 보상 로직
113d: DCDL
115: TDC 컨트롤러

Claims (14)

1. 레이저 광 신호의 출력 시간과, 물체로부터 반사되어 돌아오는 레이저 광 신호의 수신 시간 사이의 시간 간격을 측정하기 위한 멀티 위상 클럭을 생성하되, 상기 멀티 위상 클럭 사이의 위상 차이가 일정하게 되도록 보정하여 출력하는 시간-디지털 컨버터를 포함하되,
   상기 멀티 위상 클럭을 생성하는 DLL(delay locked loop)을 포함하고,
   상기 DLL은,
   기준 클럭과 상기 멀티 위상 클럭 중에서 개별 위상 클럭의 위상 차이에 따른 위상차 신호를 출력하는 위상 검출기,
   보정 알고리즘에 따라 상기 위상차 신호의 클럭 간격이 일정하게 되도록 변경하는 보상 로직, 및
   상기 보상 로직으로부터 전달받는 위상차 신호 복수개를 일정 시간 지연하여 상기 멀티 위상 클럭을 생성하는 DCDL(digitally-controlled delay line)을 포함하고,
   상기 보정 알고리즘은, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값에 따른 역함수인 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,
   상기 보상 로직은,
   최소 코드값과 최대 코드값을 포함하는 최소 최대 코드값을 생성하는 카운터부,
   상기 최소 최대 코드값에 따른 상기 DCDL의 전체 출력 곡선을 이용하여 상기 보정 알고리즘을 생성하는 보정부
   를 포함하는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
5. 제 4 항에 있어서,
   상기 보정부는 상기 보정 알고리즘을 이용하여 상기 위상차 신호의 클럭 간격이 일정하게 되도록 변경하는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
6. 삭제
7. 제 1 항에 있어서,
   상기 역함수는, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값의 기울기를 구하고, 미리 마련된 회전 변환 공식에 상기 기울기와 기준 각도를 적용하여 산출되는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
8. 제 1 항에 있어서,
   상기 DLL은,
   상기 멀티 위상 클럭을 이용하여 상기 레이저 광 신호의 출력 시간과, 상기 레이저 광 신호의 수신 시간 사이의 시간 간격을 피코 초 단위로 측정하는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
9. 제 1 항에 있어서,
   상기 시간-디지털 컨버터는,
   카운팅 클럭을 출력하여 상기 레이저 광 신호의 출력 시간과, 상기 레이저 광 신호의 수신 시간 사이의 시간 간격을 나노 초 단위로 측정하는 클럭 카운터를 더 포함하는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
10. 제 9 항에 있어서,
    상기 시간-디지털 컨버터는, 상기 DLL과 상기 클럭 카운터에 의해 측정된 시간 간격을 타임스탬프 형태로 출력하는 TDC 컨트롤러를 더 포함하는 것을 특징으로 하는 TDC를 구비하는 라이다 시스템.
11. TDC를 구비하는 라이다 시스템의 멀티 위상 클럭 생성 방법에 있어서,
    상기 TDC를 구성하는 DCDL로부터 출력되는 출력 클럭과 기준 클럭을 비교하여 위상차 신호를 생성하는 위상차 신호 생성 단계;
    상기 위상차 신호의 일정하지 않은 클럭 간격을 보상하여 출력하는 보정 단계; 및
    클럭 간격이 보상된 위상차 신호 복수개를 이용하여 멀티 위상 클럭을 생성하는 멀티 위상 클럭 생성 단계;
    를 포함하되,
    상기 보정 단계는,
    보상 로직에서 보정 알고리즘에 따라 상기 위상차 신호의 클럭 간격이 일정하게 되도록 변경하고,
    상기 보상 로직으로부터 전달받는 위상차 신호 복수개를 일정 시간 지연하여 상기 멀티 위상 클럭을 생성하고,
    상기 보정 알고리즘은, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값에 따른 역함수인 것을 특징으로 하는 멀티 위상 클럭 생성 방법.
12. 제 11 항에 있어서,
    상기 보정 단계는,
    최소 코드값과 최대 코드값을 포함하는 최소 최대 코드값을 이용하여 상기 DCDL에 대해 스위핑을 수행하는 카운팅 단계를 포함하는 것을 특징으로 하는 멀티 위상 클럭 생성 방법.
13. 제 12 항에 있어서,
    상기 보정 단계는, 상기 스위핑 수행에 따라 생성되는 상기 DCDL의 전체 출력 곡선을 이용하여 역함수를 생성하는 역함수 생성 단계를 더 포함하는 것을 특징으로 하는 멀티 위상 클럭 생성 방법.
14. 제 13 항에 있어서,
    상기 역함수 생성 단계는, 상기 DCDL의 전체 출력 곡선에 대응하는 출력값의 기울기를 구하고, 미리 마련된 회전 변환 공식에 상기 기울기와 기준 각도를 적용하여 상기 역함수를 생성하는 것을 특징으로 하는 멀티 위상 클럭 생성 방법.

Images