KR102330986B1 - Wafer Curing Device and Wafer Curing System Having the Same - Google Patents

Wafer Curing Device and Wafer Curing System Having the Same Download PDF

Info

Publication number
KR102330986B1
KR102330986B1 KR1020190175983A KR20190175983A KR102330986B1 KR 102330986 B1 KR102330986 B1 KR 102330986B1 KR 1020190175983 A KR1020190175983 A KR 1020190175983A KR 20190175983 A KR20190175983 A KR 20190175983A KR 102330986 B1 KR102330986 B1 KR 102330986B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
insulating film
curing
unloader
Prior art date
Application number
KR1020190175983A
Other languages
Korean (ko)
Other versions
KR20200083309A (en
Inventor
신군수
카즈오 미나토다니
Original Assignee
주식회사 케이엠디피
주식회사 블루하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엠디피, 주식회사 블루하이텍 filed Critical 주식회사 케이엠디피
Publication of KR20200083309A publication Critical patent/KR20200083309A/en
Application granted granted Critical
Publication of KR102330986B1 publication Critical patent/KR102330986B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템을 개시한다.
본 발명에 따른 웨이퍼 경화 장치는 웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치; 상기 하나 이상의 조사장치를 각각 지지하는 홀더; 상기 홀더가 장착되는 상부 커버; 상기 홀더를 수용하는 하부 커버; 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재를 포함하는 것을 특징으로 한다. The present invention discloses a wafer curing apparatus and a wafer curing system having the same.
A wafer curing apparatus according to the present invention is provided above one or more processor chambers constituting a wafer curing system, respectively, and UV light having a wavelength within a predetermined range onto a wafer loaded on a support provided in each of the one or more processor chambers One or more irradiation devices for irradiating by emitting; Holders each supporting the one or more irradiation devices; an upper cover to which the holder is mounted; a lower cover accommodating the holder; and first and second sliding members respectively provided to the upper cover and the lower cover to open and close the upper cover at the lower cover.

Figure 112019134586315-pat00001
Figure 112019134586315-pat00001

Description

웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템{Wafer Curing Device and Wafer Curing System Having the Same}Wafer Curing Device and Wafer Curing System Having the Same

본 발명은 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다. The present invention relates to a wafer curing apparatus and a wafer curing system having the same.

좀 더 구체적으로, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정으로, 예를 들어, SOD(Spin on Dielectric) 방식의 층간 절연막(예를 들어, PSZ(Polysilazane)막 또는 실록산(Siloxane) 막)(이하, “SOD 절연막”이라 함)을 코팅하여 하나의 층을 형성한 후, 종래 기술에서 사용된 열경화 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다. More specifically, the present invention is a gap-fill process for filling between fine conductive wire patterns formed on a semiconductor substrate such as a wafer with an insulating film, for example, in a SOD (Spin on Dielectric) method. After forming one layer by coating an interlayer insulating film (for example, a polysilazane (PSZ) film or a siloxane film) (hereinafter referred to as “SOD insulating film”), UV light instead of thermal curing used in the prior art By irradiating and curing (for example, excimer UV light with a single wavelength of 172 nm), it is possible to flatten the pattern, improve the curing quality (strength and hardness), and increase the curing rate (ie, decrease the curing time). A wafer curing device that can be applied to the manufacture of various semiconductor products, which minimizes the possibility of occurrence of defects in the final product (wafer), enables the production and mass production of three-dimensional (stacked) semiconductors with ultra-fine patterns, and It relates to a wafer curing system equipped with.

또한, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 상기 SOD 절연막을 보호하기 위한 산화막(oxidation layer) 또는 질화막(nitride layer)을 형성한 후, 종래 기술에서 사용된 열처리 공정(thermal annealing process) 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템에 관한 것이다. In addition, the present invention forms an oxide layer or a nitride layer for protecting the SOD insulating film formed on a semiconductor substrate such as a wafer, and then uses UV light instead of the thermal annealing process used in the prior art. By irradiating light (for example, excimer UV light with a single wavelength of 172 nm) to cure, flattening the pattern, improving the curing quality (strength and hardness), and increasing the curing rate (ie, reducing the curing time) A wafer curing device that can be used for manufacturing and mass production of three-dimensional (stacked) semiconductors with ultra-fine patterns, and can be applied to the manufacture of various semiconductor products It relates to a wafer curing system having the same.

반도체 소자의 고집적화가 진행됨에 따라, 워드라인과 비트라인을 비롯한 도선의 간격은 좁아지고 있고, 그 높이는 높아지고 있는 추세이다. 이에 따라, 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정이 점점 어려워지게 되었고, 갭-필(Gap fill) 특성을 개선하기 위한 다양한 공정 기술들이 연구되고 제안되고 있다.As semiconductor devices are highly integrated, the gap between the word line and the bit line and the conductive line is getting narrower and the height thereof is increasing. Accordingly, the gap-fill process for filling the gap between the fine conductive wire patterns with an insulating film or the like becomes increasingly difficult, and various process technologies for improving the gap fill characteristics have been studied and proposed. .

일예로, 상기 갭-필(Gap fill) 특성을 개선하기 위한 공정 기술로서, HDP-CVD(High Density Plasma Chemical Vaporization Deposition) 공정을 이용한 절연막 형성 기술이 제안되었다. 상기 HDP-CVD 공정 기술에 따르면, 절연막이 증착됨과 동시에 고밀도 플라즈마에 의한 식각 공정이 진행되어 매립해야 할 공간 입구부의 병목 현상을 어느 정도 억제할 수 있다. 그러므로, 상기 HDP-CVD 공정을 이용하여 증착하는 절연막은 기존의 CVD 방식에 따른 절연막에 비해 우수한 매립 특성을 갖는다. 이와 같은 이유로, 상기 HDP-CVD 공정을 이용한 절연막 형성 기술은 반도체 소자의 소자분리막이나 층간절연막 등을 형성하는 방법으로서 두루 이용되고 있다.For example, as a process technology for improving the gap-fill characteristics, an insulating film formation technology using a High Density Plasma Chemical Vaporization Deposition (HDP-CVD) process has been proposed. According to the HDP-CVD process technology, an etching process by a high-density plasma proceeds at the same time that the insulating film is deposited, thereby suppressing a bottleneck at the entrance of the space to be buried to some extent. Therefore, the insulating film deposited using the HDP-CVD process has superior burying characteristics compared to the insulating film according to the conventional CVD method. For this reason, the insulating film forming technique using the HDP-CVD process is widely used as a method of forming a device isolation film or an interlayer insulating film of a semiconductor device.

그러나, 반도체 소자의 디자인 룰이 70nm급 이하로 급격히 감소함에 따라 매립해야 할 영역의 종횡비(aspect ratio)가 급격히 증가되어 상기 HDP-CVD 공정 기술로도 만족할 만한 매립 특성을 구현하기가 점차 어렵게 되었다. 그에 따라, 최근에는 상기 HDP-CVD 공정을 이용한 절연막 형성시, 갭-필(Gap fill) 특성을 더욱 개선하고 아울러 플라즈마에 의한 손상(plasma damage)을 억제하기 위해 증착(depositon)→식각(etch)→증착(deposition)을 1회 이상 순차 진행하는, 이른바 DED(Deposition-Etch-Deposition) 방식으로 최종적으로 소망하는 두께의 절연막을 형성하는 기술이 적용되고 있다. 보다 자세하게, 상기 DED 방식은 HDP-CVD 공정으로 절연막을 1차로 증착한 후, 상기 1차로 증착된 절연막 상에 증착될 후속 절연막의 매립 특성이 개선되도록 상기 1차로 증착된 절연막의 일부 두께를 별도의 식각 공정을 통해 식각한 다음, 잔류된 1차 절연막 상에 HDP-CVD 공정으로 후속 절연막을 증착하는 방식으로 진행한다.However, as the design rule of the semiconductor device is rapidly reduced to 70 nm or less, the aspect ratio of the area to be buried is rapidly increased, making it difficult to realize satisfactory embedding characteristics even with the HDP-CVD process technology. Accordingly, in recent years, when forming an insulating film using the HDP-CVD process, a deposition → etch process is performed to further improve a gap fill characteristic and suppress plasma damage. → A technique of finally forming an insulating film of a desired thickness by a so-called DED (Deposition-Etch-Deposition) method in which deposition is sequentially performed one or more times is applied. In more detail, in the DED method, after the insulating film is primarily deposited by the HDP-CVD process, a portion of the thickness of the firstly deposited insulating film is separated so as to improve the burying characteristics of a subsequent insulating film to be deposited on the firstly deposited insulating film. After etching through an etching process, a subsequent insulating film is deposited on the remaining primary insulating film by an HDP-CVD process.

한편, 상기와 같은 HDP-CVD 공정 및 DED 방식에 의한 공정은 반도체 소자의 디자인 룰이 60nm급 이하로 감소함에 따라 더 이상 사용할 수 없게 되어, 최근에는 SOD(Spin-On Dielectric) 방식을 이용한 PSZ(Polysilazane) 막이 사용되고 있는 실정이다.On the other hand, the HDP-CVD process and the DED process as described above can no longer be used as the design rule of semiconductor devices is reduced to 60 nm or less, and recently, PSZ (Spin-On Dielectric) using SOD (Spin-On Dielectric) Polysilazane) membrane is currently being used.

그러나, 상기와 같은 SOD 방식을 이용한 PSZ막은 상기 PSZ막 코팅 후, 상기 PSZ막에 대해 산화막화(SiO2)화를 촉진시키기 위해 O2 어닐링 공정을 수행하는데, 상기 O2 어닐링은 그 효율 및 특성이 떨어지기 때문에 상기 PSZ막의 산화막화(SiO2)화가 잘 이루어지지 않아 패턴의 쓰러짐이 발생하게 된다.However, in the PSZ film using the SOD method as described above, after coating the PSZ film, an O 2 annealing process is performed to promote oxidation (SiO 2 ) formation on the PSZ film, the O 2 annealing is its efficiency and characteristics Since this falls, the PSZ film is not well formed into an oxide film (SiO 2 ), causing the pattern to collapse.

또한, 상기 PSZ막의 특성이 감소함에 따라 상기 PSZ막의 식각 비율이 변하게 됨에 따른 경시변화와 같은 문제점을 발생시키게 된다. 예컨대, 비트라인의 경우, 상기 비트라인의 도전막인 텅스텐이 상기 비트라인 하부에 노출되게 되면 상기 텅스텐의 산화를 최소화시키기 위해 종래와 같은 O2 분위기의 건식 어닐링을 수행하였는데, 상기 O2 분위기의 건식 어닐링이 그 특성 및 효율이 좋지 않아, 상기 PSZ막의 산화막(SiO2)화가 잘 이루어 지지 않게 되어, 상기 PSZ막 내의 가스들이 방출되는 아웃-개싱(Out-Gassing) 현상이 발생하게 된다. 따라서, 후속 공정 수행시, 상기 아웃-개싱되어 수축된 PSZ막의 공간으로 인해 후속 공정 수행시, 상기 비트라인이 쓰러지게 되는 문제점이 발생하게 된다.In addition, as the characteristics of the PSZ layer decrease, the etch rate of the PSZ layer changes, which causes problems such as changes with time. For example, in the case of the bit line, when the conductive film of tungsten on the bitline exposed to the bit line below were performed with O dry annealing of the second atmosphere as in the prior art to minimize the oxidation of the tungsten, in the O 2 atmosphere Since dry annealing has poor characteristics and efficiency, the PSZ film is not well formed into an oxide film (SiO 2 ), and an out-gassing phenomenon occurs in which gases in the PSZ film are released. Accordingly, during the subsequent process, the bit line collapses during the subsequent process due to the space of the out-gassed and contracted PSZ layer.

또한, 상기 PSZ막의 산화막(SiO2)화가 잘 이루어 지지 않게 되어 상기 PSZ막의 특성이 나빠지게 됨에 따라 상기 PSZ막의 식각 비율 변화에 따른 경시성과 같은 문제점을 발생시키게 된다.In addition, as the PSZ layer is not well formed into an oxide layer (SiO 2 ), properties of the PSZ layer are deteriorated, resulting in problems such as lapse of time due to a change in the etch rate of the PSZ layer.

상술한 문제점을 해결하기 위한 방안의 하나로 반도체 기판 상에 일정한 형상을 갖는 도전성 패턴을 형성한 후, 상기 패턴에 대한 갭-필(Gap-Fill)을 위하여 PSZ막을 코팅하고, 코팅된 상기 PSZ막의 산화막(SiO2)화를 위한 H2 및 O2 분위기에서 습식 어닐링 공정을 수행하는 반도체 소자의 제조방법이 제안되어 사용되고 있다. 이러한 반도체 소자의 제조방법은 김훈에 의해 2007년 7월 27일자에 대한민국 특허출원 제10-2007-0076000호로 출원되어, 2009년 2월 2일자로 공개된 대한민국 공개특허 제10-2009-0011937호(이하 “937 공개 특허”라 함)에 상세히 개시되어 있다. After forming a conductive pattern having a certain shape on a semiconductor substrate as one way to solve the above-mentioned problem, a PSZ film is coated for gap-filling of the pattern, and an oxide film of the coated PSZ film is formed. A method of manufacturing a semiconductor device in which a wet annealing process is performed in an atmosphere of H 2 and O 2 for (SiO 2 ) formation has been proposed and used. The manufacturing method of such a semiconductor device was filed as Korean Patent Application No. 10-2007-0076000 by Hoon Kim on July 27, 2007, and Korean Patent Application Laid-Open No. 10-2009-0011937 published on February 2, 2009 ( Hereinafter referred to as “the 937 published patent”) is disclosed in detail.

그러나, 상술한 937 공개 특허에 개시된 반도체 소자의 제조방법을 사용하는 경우, 건식 어닐링에 따른 문제점을 해소할 수는 있지만, 어닐링이라는 열처리 공정을 사용하여야 한다는 점에서 여전히 다음과 같은 문제점을 갖는다.However, in the case of using the method of manufacturing a semiconductor device disclosed in the above-mentioned 937 Patent Publication, although the problem caused by dry annealing can be solved, it still has the following problems in that a heat treatment process called annealing must be used.

1. 최근 반도체 웨이퍼 상에 형성되는 패턴의 크기가 20nm 이하로 미세화되고, 또한 입체(적층) 반도체를 제조하기 위해 패턴층 및 절연층을 수십층 이상(소정의 경우, 120층 이상)으로 형성하는 방식이 제안 및 연구되고 있다. 그러나, 패턴층 및 절연층을 수십층 이상 또는 100층 이상으로 형성하면서 상술한 종래 기술에서 사용되는 어닐링과 같은 열처리 공정으로 경화하는 경우, 패턴층 및 절연층이 매번 형성된 후 열처리 공정이 수행되어야 하므로 최하층은 수십 회에 걸친 열처리 공정에 노출될 뿐만 아니라, 기형성된 하부 패턴층 및 절연층과 최상부의 패턴층 및 절연층 간에 상이한 열에너지가 인가되어 온도 차이로 인해 발생하는 열 변형 또는 열적 스트레스(thermal stress)에 의해 최종 제품(웨이퍼)의 불량 발생 가능성이 매우 높아진다.1. Recently, the size of the pattern formed on the semiconductor wafer has been miniaturized to 20 nm or less, and the pattern layer and the insulating layer are formed to be more than tens of layers (in a given case, more than 120 layers) in order to manufacture a three-dimensional (stacked) semiconductor. A method has been proposed and studied. However, in the case of curing the pattern layer and the insulating layer by a heat treatment process such as annealing used in the above-described prior art while forming tens or more or 100 layers or more, the heat treatment process must be performed after the pattern layer and the insulating layer are formed each time. The lowermost layer is not only exposed to several tens of heat treatment processes, but also different thermal energy is applied between the preformed lower pattern layer and insulating layer and the uppermost pattern layer and insulating layer, resulting in thermal deformation or thermal stress caused by a temperature difference. ), the probability of occurrence of defects in the final product (wafer) is very high.

2. 상술한 바와 같이, 종래 기술에서는 수십 회에 걸친 열처리 공정 중 단 1회의 공정에서 불량이 발생하는 경우, 최종 제품의 불량이 발생하게 되므로, 최종 정상 제품의 수율이 현저하게 낮아질 뿐만 아니라, 그로 인한 제조 시간 및 비용이 현저하게 증가한다.2. As described above, in the prior art, when a defect occurs in only one process among several tens of heat treatment processes, a defect in the final product occurs, so that not only the yield of the final normal product is significantly lowered, but also This significantly increases the manufacturing time and cost.

3. 상술한 1 및 2의 문제점으로 인하여, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 실질적으로 어렵다. 3. Due to the problems of 1 and 2 described above, it is practically difficult to manufacture and mass-produce a three-dimensional (stacked) semiconductor having an ultra-fine pattern.

따라서, 상술한 문제점을 해결하기 위한 새로운 방안이 요구된다. Therefore, a new method for solving the above problems is required.

대한민국 공개특허 제10-2009-0011937호Republic of Korea Patent Publication No. 10-2009-0011937

“반도체 나노 패터닝 구현 재료: Spin 코팅 Hardmask용 유기실리콘 및 고탄소 물질”(Polymer Science and Technology Vol. 20, No. 5, October 2009)“Semiconductor nanopatterning material: organosilicon and high-carbon material for spin-coated hardmask” (Polymer Science and Technology Vol. 20, No. 5, October 2009)

본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 웨이퍼와 같은 반도체 기판 상에 형성된 미세 도선 패턴들 사이를 절연막 등으로 매립하는 갭-필(gap-fill) 공정으로, 예를 들어, SOD 방식의 층간 절연막인 SOD 절연막 또는 SOH 절연막을 코팅하여 하나의 층을 형성한 후, 종래 기술에서 사용된 열경화 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 시스템을 제공하기 위한 것이다. The present invention is to solve the problems of the prior art described above, and is a gap-fill process in which an insulating film or the like is filled between fine conductive wire patterns formed on a semiconductor substrate such as a wafer, for example, SOD. After forming one layer by coating the SOD insulating film or SOH insulating film, which is an interlayer insulating film of the method, irradiating UV light (for example, excimer UV light with a single wavelength of 172 nm) instead of thermal curing used in the prior art By curing, it is possible to flatten the pattern, improve the curing quality (strength and hardness), and increase the curing rate (that is, decrease the curing time), thereby minimizing the possibility of defects in the final product (wafer). An object of the present invention is to provide a wafer curing system capable of manufacturing and mass-producing a three-dimensional (stacked) semiconductor of an ultra-fine pattern and applicable to the manufacture of various semiconductor products.

또한, 본 발명은 웨이퍼와 같은 반도체 기판 상에 형성된 상기 SOD 절연막을 보호하기 위한 산화막(oxidation layer) 또는 질화막(nitride layer)을 형성한 후, 종래 기술에서 사용된 열처리 공정(thermal annealing process) 대신 UV광(예를 들어, 172nm 단일파장의 엑시머(EXCIMER) UV광)을 조사하여 경화시킴으로써, 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 가능해지고, 그에 따른 그에 따른 최종 제품(웨이퍼)의 불량 발생 가능성이 최소화되며, 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능하고, 다양한 반도체 제품의 제조에 적용이 가능한 웨이퍼 경화 시스템을 제공하기 위한 것이다. In addition, the present invention forms an oxide layer or a nitride layer for protecting the SOD insulating film formed on a semiconductor substrate such as a wafer, and then uses UV light instead of the thermal annealing process used in the prior art. By irradiating light (for example, excimer UV light with a single wavelength of 172 nm) to cure, flattening the pattern, improving the curing quality (strength and hardness), and increasing the curing rate (ie, reducing the curing time) A wafer curing system that can be applied to the production of various semiconductor products is possible, thereby minimizing the possibility of defects in the final product (wafer), manufacturing and mass-production of three-dimensional (stacked) semiconductors with ultra-fine patterns. is to provide

본 발명의 제 1 특징에 따른 웨이퍼 경화 장치는 웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사 장치; 상기 하나 이상의 조사장치를 각각 지지하는 홀더; 상기 홀더가 장착되는 상부 커버; 상기 홀더를 수용하는 하부 커버; 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재를 포함하는 것을 특징으로 한다. A wafer curing apparatus according to a first aspect of the present invention is provided above one or more processor chambers constituting a wafer curing system, respectively, and a wavelength within a predetermined range onto a wafer loaded on a support provided in each of the one or more processor chambers. At least one irradiation device for irradiating by emitting UV light having a; Holders each supporting the one or more irradiation devices; an upper cover to which the holder is mounted; a lower cover accommodating the holder; and first and second sliding members respectively provided to the upper cover and the lower cover to open and close the upper cover at the lower cover.

본 발명의 제 2 특징에 따른 웨이퍼 경화 시스템은 SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈; 상기 웨이퍼 로드/언로드 포트 모듈이 길이방향의 제 1 측면에 제공되며, 제 1 로봇을 구비한 제 1 이송 챔버; 제 2 로봇을 구비한 제 2 이송 챔버; 상기 제 2 이송 챔버의 서로 대향하는 제 2 및 제 3 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버; 상기 제 1 이송 챔버의 길이방향의 제 2 측면 및 상기 제 2 이송 챔버의 제 1 측면 사이에 각각 제공되는 로더 챔버 및 언로더 챔버; 상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및 상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 제 2 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치를 포함하되, 상기 로더 챔버 및 상기 언로더 챔버는 각각 상기 제 1 로봇 및 상기 제 2 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 제 1 프리 얼라이너 및 제 2 프리 얼라이너를 구비하며; 상기 제 1 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 언로더 챔버에서 상기 언로더 내로 이송시키며; 상기 제 2 로봇은 상기 웨이퍼를 상기 로더 챔버에서 상기 하나 이상의 프로세서 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 하나 이상의 프로세서 챔버에서 상기 언로더 챔버 내로 이송시키는 것을 특징으로 한다. A wafer curing system according to a second aspect of the present invention includes: a wafer load/unload port module comprising a loader and an unloader for loading and unloading one or more wafers on which an SOD insulating film or an SOH insulating film is formed; a first transfer chamber having a first robot, the wafer load/unload port module being provided on a first longitudinal side thereof; a second transfer chamber having a second robot; one or more processor chambers provided on second and third opposite sides of the second transfer chamber, respectively, for curing the wafer; a loader chamber and an unloader chamber respectively provided between the second longitudinal side of the first transfer chamber and the first side of the second transfer chamber; an exhaust chamber provided on each outer surface of the one or more processor chambers; and a wafer curing device provided in each of the one or more processor chambers and curing the SOD insulating film or the SOH insulating film of the wafer transferred by the second robot by irradiating UV light to cure the loader chamber and the unloader the chamber includes a first pre-aligner and a second pre-aligner for pre-aligning the wafer transferred by the first robot and the second robot, respectively; the first robot transfers the wafers loaded into the loader into the loader chamber, respectively, and transfers the hardened wafer from the unloader chamber into the unloader; The second robot transfers the wafer from the loader chamber into the one or more processor chambers, and transfers the hardened wafer from the one or more processor chambers into the unloader chamber.

본 발명의 제 3 특징에 따른 웨이퍼 경화 시스템은 SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈; 길이 방향의 제 1 측면에 상기 웨이퍼 로드/언로드 포트 모듈이 제공되며, 로봇을 구비한 이송 챔버; 상기 이송 챔버의 제 3 측면에 제공되는 일체형 로더/언로더 챔버; 상기 이송 챔버의 상기 제 1 측면과 대향하는 제 2 측면에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버; 상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및 상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치를 포함하되, 상기 로더/언로더 챔버는 상기 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 프리 얼라이너를 구비하고; 상기 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더/언로더 챔버 내로 이송시키고, 상기 하나 이상의 프로세서 챔버에서 경화 처리된 상기 웨이퍼를 상기 로더/언로더 챔버 내로 이송시킨 후 상기 로더/언로더 챔버 내에서 프리 얼라인된 상기 웨이퍼를 상기 언로더 내로 이송시키는 것을 특징으로 한다.A wafer curing system according to a third aspect of the present invention includes: a wafer load/unload port module comprising a loader and an unloader for loading and unloading one or more wafers on which an SOD insulating film or an SOH insulating film is formed; a transfer chamber provided with the wafer load/unload port module on a first side surface in the longitudinal direction, and having a robot; an integral loader/unloader chamber provided on a third side of the transfer chamber; one or more processor chambers respectively provided on a second side opposite the first side of the transfer chamber for curing the wafer; an exhaust chamber provided on each outer surface of the one or more processor chambers; and a wafer curing device provided in each of the one or more processor chambers and curing the SOD insulating film or the SOH insulating film of the wafer transferred by the robot by irradiating UV light, wherein the loader/unloader chamber includes the robot a pre-aligner for pre-aligning the wafer transferred by The robot transfers each of the wafers loaded in the loader into the loader/unloader chamber, and transfers the wafers cured in the one or more processor chambers into the loader/unloader chamber, and then the loader/unloader chamber It characterized in that the wafer pre-aligned in the transfer into the unloader.

본 발명에 따른 웨이퍼 경화 장치 및 이를 구비한 웨이퍼 경화 시스템을 사용하면 다음과 같은 장점이 달성된다.The following advantages are achieved by using the wafer curing apparatus and the wafer curing system having the same according to the present invention.

1. 패턴의 평탄화, 경화품질(강도와 경도)의 향상, 경화 속도의 증가(즉, 경화 시간의 감소)가 달성될 수 있다.1. Flattening of the pattern, improvement of curing quality (strength and hardness), and increase of curing speed (ie, reduction of curing time) can be achieved.

2, 최종 제품(웨이퍼)의 불량 발생 가능성 최소화된다.2, the possibility of occurrence of defects in the final product (wafer) is minimized.

3. 초미세 패턴의 입체(적층) 반도체의 제조 및 양산화가 가능해진다.3. It becomes possible to manufacture and mass-produce ultra-fine pattern three-dimensional (stacked) semiconductors.

4, DRAM, NAND 플래시 90단 입체 적층 반도체 제품, EUV(Extreme UltraViolet) 응용 시스템 로직 IC 10nm 이하의 반도체 제품, 파운드리(Foundry) 제품(주문자사양 반도체 제품), 고상 디바이스(SSD: Solid State Device), 대용량 스토리지 IC(Large Scaled Memory Storage IC) 번도체 제품 등을 포함한 다양한 반도체 제품의 제조에 적용이 가능하다.4, DRAM, NAND flash 90-layer three-dimensional stacked semiconductor products, EUV (Extreme UltraViolet) application system logic IC 10nm or smaller semiconductor products, foundry products (customer-specific semiconductor products), solid state devices (SSD: Solid State Device), It can be applied to the manufacture of various semiconductor products, including large-scale storage ICs (Large Scaled Memory Storage ICs).

본 발명의 추가적인 장점은 동일 또는 유사한 참조번호가 동일한 구성요소를 표시하는 첨부 도면을 참조하여 이하의 설명으로부터 명백히 이해될 수 있다. Further advantages of the present invention may become apparent from the following description with reference to the accompanying drawings in which like or similar reference numerals denote like elements.

도 1a는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이다.
도 1b는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 구현한 제품을 구성하는 각각의 구성요소를 보여주는 사진이다.
도 1c는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버의 개략적인 사시도를 도시한 도면이다.
도 2a는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이다.
도 2b는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템의 변형 실시예를 개략적으로 도시한 도면이다.
도 3a는 도 1a 내지 도 2b에 도시된 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버 상에 제공되는 웨이퍼 경화 장치의 일 실시예를 도시한 도면이다.
도 3b는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 일부 상세도를 도시한 도면이다.
도 3c는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 경화 동작 메카니즘을 설명하기 위한 도면이다.
도 3d는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 퍼지(purge) 동작 메카니즘을 설명하기 위한 도면이다.
도 3e는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 또 다른 실시예의 정면도 및 측면도를 개략적으로 도시한 도면이다.
도 4a는 기판 상에 미세 패턴닝을 위한 하드마스크의 밀요성을 설명하기 위한 개략적인 도면이다.
도 4b는 스핀 코팅 하드마스크를 구비한 기판의 공정을 개략적으로 도시한 도면이다.1A is a diagram schematically illustrating a wafer curing system according to a first embodiment of the present invention.
1B is a photograph showing each component constituting a product implementing the wafer curing system according to the first embodiment of the present invention shown in FIG. 1A.
1C is a schematic perspective view of a process chamber used in the wafer curing system according to the first embodiment of the present invention shown in FIG. 1A;
2A is a diagram schematically illustrating a wafer curing system according to a second embodiment of the present invention.
2B is a diagram schematically illustrating a modified embodiment of a wafer curing system according to a second embodiment of the present invention.
3A is a diagram illustrating one embodiment of a wafer curing apparatus provided on a process chamber used in the wafer curing system according to the first and second embodiments of the present invention shown in FIGS. 1A to 2B.
3B is a view showing a partial detailed view of the wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A.
3C is a view for explaining a curing operation mechanism of the wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A.
3D is a view for explaining a purge operation mechanism of the wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A.
3E is a diagram schematically illustrating a front view and a side view of another embodiment of a wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A .
FIG. 4A is a schematic diagram for explaining the compactness of a hardmask for fine patterning on a substrate.
4B is a diagram schematically illustrating the process of a substrate having a spin coating hardmask.

이하에서 본 발명의 실시예 및 도면을 참조하여 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to embodiments and drawings of the present invention.

도 1a는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이고, 도 1b는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템을 구현한 제품을 구성하는 각각의 구성요소를 보여주는 사진이며, 도 1c는 도 1a에 도시된 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버의 개략적인 사시도를 도시한 도면이다.1A is a diagram schematically showing a wafer curing system according to a first embodiment of the present invention, and FIG. 1B is a product implementing the wafer curing system according to the first embodiment of the present invention shown in FIG. 1A. It is a photograph showing each component, and FIG. 1C is a schematic perspective view of a process chamber used in the wafer curing system according to the first embodiment of the present invention shown in FIG. 1A.

도 1a 및 도 1b를 참조하면, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a,110b) 및 언로더(110c,110d)로 구성되는 웨이퍼 로드/언로드 포트 모듈(wafer load/unload port module: 110); 상기 웨이퍼 로드/언로드 포트 모듈(110)이 길이방향의 제 1 측면(120a)에 제공되며, 제 1 로봇(122)을 구비한 제 1 이송 챔버(120); 제 2 로봇(152)을 구비한 제 2 이송 챔버(150); 상기 제 2 이송 챔버(150)의 서로 대향하는 제 2 및 제 3 측면(150b,150c) 상에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(160); 상기 제 1 이송 챔버(120)의 길이방향의 제 2 측면(120b) 및 상기 제 2 이송 챔버(150)의 제 1 측면(150a) 사이에 각각 제공되는 로더 챔버(loader chamber: 130) 및 언로더 챔버(unloader chamber: 140); 상기 하나 이상의 프로세서 챔버(160)의 각각의 외측면에 제공되는 배기 챔버(170); 및 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되며, 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)의 상기 SOD 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치(200)(후술하는 도 3a 참조)를 포함하되, 상기 로더 챔버(130) 및 상기 언로더 챔버(140)는 각각 상기 제 1 로봇(122) 및 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)를 프리 얼라인(pre-align)시키는 제 1 프리 얼라이너(pre-aligner: 132) 및 제 2 프리 얼라이너(142)를 구비하며; 상기 제 1 로봇(122)은 상기 로더(110a,110b) 내에 로딩된 상기 웨이퍼(102)를 각각 상기 로더 챔버(130) 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼(102)를 상기 언로더 챔버(140)에서 상기 언로더(110c,110d) 내로 이송시키며; 상기 제 2 로봇(152)은 상기 웨이퍼(102)를 상기 로더 챔버(130)에서 상기 하나 이상의 프로세서 챔버(160) 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)에서 상기 언로더 챔버(140) 내로 이송시키는 것을 특징으로 한다.1A and 1B , the wafer curing system 100 according to the first embodiment of the present invention includes loaders 110a and 110b for loading and unloading one or more wafers 102 on which an SOD insulating film is formed, and unloaders. Wafer load/unload port module (110) consisting of loaders (110c, 110d); The wafer load/unload port module 110 is provided on the first side surface 120a in the longitudinal direction, the first transfer chamber 120 having a first robot 122; a second transfer chamber 150 with a second robot 152 ; one or more processor chambers (160) provided on second and third sides (150b, 150c) opposite to each other of the second transfer chamber (150), respectively, for curing the wafer (102); A loader chamber 130 and an unloader respectively provided between the second side surface 120b in the longitudinal direction of the first transfer chamber 120 and the first side surface 150a of the second transfer chamber 150 . chamber (unloader chamber: 140); an exhaust chamber (170) provided on an outer surface of each of the one or more processor chambers (160); and a wafer curing apparatus 200 provided in each of the one or more processor chambers 160 and curing the SOD insulating film of the wafer 102 transferred by the second robot 152 by irradiating UV light (to be described later). 3a ), wherein the loader chamber 130 and the unloader chamber 140 transport the wafer 102 transferred by the first robot 122 and the second robot 152 , respectively. a first pre-aligner (132) and a second pre-aligner (142) for pre-aligning; The first robot 122 transfers the wafers 102 loaded in the loaders 110a and 110b into the loader chamber 130, respectively, and also transfers the hardened wafer 102 to the unloader chamber. transfer into the unloaders (110c, 110d) at (140); The second robot 152 transfers the wafer 102 from the loader chamber 130 into the one or more processor chambers 160, and also transfers the hardened wafer 102 to the one or more processor chambers. It is characterized in that it is transferred into the unloader chamber 140 in 160).

상술한 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 상기 제 2 이송 챔버(150)의 제 4 측면(150d) 상에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(미도시)를 추가로 포함할 수 있다. The above-described wafer curing system 100 according to the first embodiment of the present invention is provided on the fourth side surface 150d of the second transfer chamber 150, respectively, and is one for curing the wafer 102. It may further include the above processor chamber (not shown).

이하에서는 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)의 구체적인 구성 및 동작을 상세히 기술한다.Hereinafter, a specific configuration and operation of the wafer curing system 100 according to the first embodiment of the present invention will be described in detail.

다시 도 1a 내지 도 1c를 참조하면, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a,110b) 및 언로더(110c,110d)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110)을 포함하고 있다. 여기서, 각각의 웨이퍼(102) 상에 형성된 SOD 절연막은 SOD 방식으로 도포된 절연막으로, 이러한 절연막 재료로는 PSZ(Polysilazane) 또는 Siloxane(실록산)이 사용될 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 좀 더 구체적으로, 본 발명에서는 SOD 절연막 재료로 머크(Merck)사에서 제조 및 생산하는 PHPS(Per Hydro Poly Silazane)를 사용하는 것이 바람직하다. 이를 위해, 먼저 웨이퍼(102) 상에 패턴을 형성하기 위해 포토레지스트를 도포 후 포토마스크를 이용하여 노광(Exposure)하여 패턴을 형성한다. 이 경우, 형성된 패턴에는 요철에 따른 골(STI: Shallow Trench Isolation)이 형성되고, 이러한 골(STI) 및 웨이퍼(102)의 전체 상부면에 상술한 PHPS 용액을 코팅하여 하나의 층(즉, SOD 절연막)을 형성한다. Referring back to FIGS. 1A to 1C , the wafer curing system 100 according to the first embodiment of the present invention includes loaders 110a and 110b for loading and unloading one or more wafers 102 on which an SOD insulating film is formed, and It includes a wafer load/unload port module 110 composed of unloaders 110c and 110d. Here, the SOD insulating film formed on each wafer 102 is an insulating film applied in the SOD method, and PSZ (Polysilazane) or Siloxane (siloxane) may be used as the insulating film material, but it should be noted that the present invention is not limited thereto. do. More specifically, in the present invention, it is preferable to use PHPS (Per Hydro Poly Silazane) manufactured and produced by Merck as the SOD insulating film material. To this end, first, a photoresist is applied to form a pattern on the wafer 102 and then exposed using a photomask to form a pattern. In this case, Shallow Trench Isolation (STI) is formed in the formed pattern, and the above-described PHPS solution is coated on the entire upper surface of the STI and the wafer 102 to form one layer (ie, SOD). insulating film).

그 후, SOD 절연막이 형성된 하나 이상의 웨이퍼(102)가 로더(110a,110b) 내로 로딩되면, 제 1 이송 챔버(120) 내에 구비된 제 1 로봇(122)이 로더(110a,110b) 내에 로딩된 상기 하나 이상의 웨이퍼(102)를 각각 픽업하여 로더 챔버(130) 내로 이송한다. 여기서, 제 1 로봇(122)은, 예를 들어, 통상적인 이송 로봇으로 구현될 수 있지만, 이에 제한되는 것은 아니다. 로더 챔버(130) 내에는 제 1 프리 얼라이너(132)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다. Then, when one or more wafers 102 on which the SOD insulating film is formed are loaded into the loaders 110a and 110b, the first robot 122 provided in the first transfer chamber 120 is loaded into the loaders 110a and 110b. Each of the one or more wafers 102 is picked up and transferred into the loader chamber 130 . Here, the first robot 122, for example, may be implemented as a conventional transfer robot, but is not limited thereto. A first pre-aligner 132 is provided in the loader chamber 130 to pre-align the wafer 102 .

그 후, 제 2 이송 챔버(150) 내에 구비된 제 2 로봇(152)이 로더 챔버(130) 내에서 프리 얼라인된 웨이퍼(102)를 픽업하여 상기 제 2 이송 챔버(150)의 서로 대향하는 제 2 및 제 3 측면(150b,150c) 상에 각각 제공되는 하나 이상의 프로세서 챔버(160) 내에 제공되는 지지대(162) 상으로 이송시킨다. 제 2 로봇(152)에 의해 하나 이상의 프로세서 챔버(160) 내로 웨이퍼(102)를 이송하는 순서는 미리 프로그램되어 있다. 이 경우, 제 2 로봇(152)은 스카라 로봇으로 구현되는 것이 바람직하지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다.Thereafter, the second robot 152 provided in the second transfer chamber 150 picks up the pre-aligned wafers 102 in the loader chamber 130 and moves the wafers facing each other in the second transfer chamber 150 . It is transferred onto a support 162 provided in one or more processor chambers 160 provided on the second and third side surfaces 150b and 150c, respectively. The order in which wafers 102 are transferred by second robot 152 into one or more processor chambers 160 is pre-programmed. In this case, it should be noted that the second robot 152 is preferably implemented as a scara robot, but is not limited thereto.

그 후, 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 웨이퍼 경화 장치(200)가 상기 제 2 로봇(152)에 의해 이송된 상기 웨이퍼(102)에 형성된 상기 SOD 절연막을 UV광을 조사하여 경화시킨다. 웨이퍼 경화 장치(200)의 구체적인 구성 및 경화 동작은 도 3a 내지 도 3d를 참조하여 후술하기로 한다.Thereafter, the wafer curing apparatus 200 respectively provided in one or more processor chambers 160 irradiates UV light to cure the SOD insulating film formed on the wafer 102 transferred by the second robot 152 . . A detailed configuration and curing operation of the wafer curing apparatus 200 will be described later with reference to FIGS. 3A to 3D .

한편, 하나 이상의 프로세서 챔버(160) 내에서 경화 처리된 상기 웨이퍼(102)는 제 2 로봇(152)에 의해 상기 하나 이상의 프로세서 챔버(160)의 지지대(162)로부터 픽업되어 언로더 챔버(140) 내로 이송된다. 언로더 챔버(140) 내에는 제 2 프리 얼라이너(142)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다. 여기서, 상술한 제 1 프리 얼라이너(132) 및 제 2 프리 얼라이너(142)는 각각 공지의 진공 클러스터 통합 시스템(미도시)을 포함한 동일한 구성을 가질 수 있으며, 웨이퍼(102)의 사이즈(예를 들어, 50mm 내지 450mm)에 무관하게 프리 얼라인시키는 것이 가능하다. Meanwhile, the wafer 102 cured in one or more processor chambers 160 is picked up from the support 162 of the one or more processor chambers 160 by the second robot 152 and unloaded into the unloader chamber 140 . transported in A second pre-aligner 142 is provided in the unloader chamber 140 to pre-align the wafer 102 . Here, the above-described first pre-aligner 132 and second pre-aligner 142 may each have the same configuration including a known vacuum cluster integration system (not shown), and the size of the wafer 102 (eg, For example, it is possible to pre-align irrespective of 50 mm to 450 mm).

그 후, 제 1 로봇(122)은 언로더 챔버(140) 내에서 프리 얼라인된 상기 웨이퍼(102)를 픽업하여 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c,110d) 내로 이송한다. 언로더(110c,110d)로 이송된 웨이퍼(102)는 별도의 이송 장치(미도시)에 의해 후속 공정(예를 들어, 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정)을 수행하기 위한 장치(미도시)로 이송될 수 있다. Then, the first robot 122 picks up the wafer 102 pre-aligned in the unloader chamber 140 and into the unloaders 110c and 110d constituting the wafer load/unload port module 110 . transport The wafer 102 transferred to the unloaders 110c and 110d is transferred to a subsequent process (eg, an oxide film or a nitride film on the SOD insulating film to protect the upper portion of the cured SOD insulating film by a separate transfer device (not shown)). It may be transferred to an apparatus (not shown) for performing the forming process).

좀 더 구체적으로, 상술한 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100)에서는, 웨이퍼 경화 장치(200)가 웨이퍼(102) 상에 형성된 SOD 절연막을 경화하는 것으로 기술하고 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 즉, 상술한 바와 같이 웨이퍼(102) 상에 형성된 SOD 절연막을 경화한 이후, 상기 웨이퍼(102)를 웨이퍼 경화 시스템(100)의 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c,110d)를 통해 배출시킨다. 그 후, 후속 공정으로 웨이퍼(102) 상에 형성되어 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성한다. 그 후, 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 로더(110a,110b), 제 1 로봇(122), 및 제 2 로봇(152)을 이용하여 SOD 절연막 상에 산화막 또는 질화막이 형성된 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)로 이동시킨다. 그 후, 웨이퍼 경화 장치(200)를 이용하여 상기 웨이퍼(102) 상의 SOD 절연막 상에 형성된 상기 산화막 또는 상기 질화막을 상기 UV광을 조사하여 경화시킬 수 있다.More specifically, in the above-described wafer curing system 100 according to the first embodiment of the present invention, the wafer curing apparatus 200 is described as curing the SOD insulating film formed on the wafer 102, but is limited thereto. It should be noted that this is not the case. That is, after curing the SOD insulating film formed on the wafer 102 as described above, the wafer 102 is subjected to an unloader 110c constituting the wafer load/unload port module 110 of the wafer curing system 100, 110d). Thereafter, an oxide film or a nitride film is formed on the SOD insulating film to protect the upper portion of the cured SOD insulating film formed on the wafer 102 in a subsequent process. Thereafter, using the loaders 110a and 110b, the first robot 122, and the second robot 152 constituting the wafer load/unload port module 110, an oxide film or a nitride film is formed on the SOD insulating film ( 102 ) into the one or more processor chambers 160 . Thereafter, the oxide film or the nitride film formed on the SOD insulating film on the wafer 102 may be cured by irradiating the UV light using the wafer curing apparatus 200 .

상술한 바와 같이, 본 발명의 제 1 실시예에 따른 웨이퍼 경화 시스템(100) 및 웨이퍼 경화 장치(200)는 웨이퍼(102) 상에 형성된 SOD 절연막은 물론, SOD 절연막 상에 형성된 산화막 또는 질화막을 경화하는데 사용될 수 있다는 점에 유의하여야 한다. As described above, the wafer curing system 100 and the wafer curing apparatus 200 according to the first embodiment of the present invention cure the oxide film or nitride film formed on the SOD insulating film as well as the SOD insulating film formed on the wafer 102 . It should be noted that it can be used to

도 2a는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템을 개략적으로 도시한 도면이고, 도 2b는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템의 변형 실시예를 개략적으로 도시한 도면이다. 2A is a diagram schematically illustrating a wafer curing system according to a second embodiment of the present invention, and FIG. 2B is a diagram schematically illustrating a modified embodiment of the wafer curing system according to a second embodiment of the present invention.

도 2a를 도 1a 내지 도 1c와 함께 참조하면, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a) 및 언로더(110c)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110); 길이 방향의 제 1 측면(120a)에 상기 웨이퍼 로드/언로드 포트 모듈(110)이 제공되며, 로봇(122)을 구비한 이송 챔버(120); 상기 이송 챔버(120)의 제 3 측면(120c)에 제공되는 일체형 로더/언로더 챔버(loader/unloader chamber: 135); 상기 이송 챔버(120)의 상기 제 1 측면(120a)과 대향하는 제 2 측면(120b)에 각각 제공되며, 상기 웨이퍼(102)를 경화 처리시키기 위한 하나 이상의 프로세서 챔버(160); 상기 하나 이상의 프로세서 챔버(160)의 각각의 외측면에 제공되는 배기 챔버(170); 및 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼(102)의 상기 SOD 절연막을 UV광을 조사하여 경화시키는 웨이퍼 경화 장치(200)(후술하는 도 3a 참조)를 포함하되, 상기 로더/언로더 챔버(135)는 상기 로봇(122)에 의해 이송된 상기 웨이퍼(102)를 프리 얼라인(pre-align)시키는 프리 얼라이너(132 또는 142)(도 1b 참조)를 구비하고; 상기 로봇(122)은 상기 로더(110a) 내에 로딩된 상기 웨이퍼(102)를 각각 상기 로더/언로더 챔버(135) 내로 이송시키고, 상기 하나 이상의 프로세서 챔버(160)에서 경화 처리된 상기 웨이퍼(102)를 상기 로더/언로더 챔버(135) 내로 이송시킨 후 상기 로더/언로더 챔버(135) 내에서 프리 얼라인된 상기 웨이퍼(102)를 상기 언로더(110c) 내로 이송시키는 것을 특징으로 한다. Referring to FIG. 2A together with FIGS. 1A to 1C , the wafer curing system 100 according to the second embodiment of the present invention includes a loader 110a for loading and unloading one or more wafers 102 on which an SOD insulating film is formed. and a wafer load/unload port module 110 configured with an unloader 110c; The wafer load/unload port module 110 is provided on the first side surface 120a in the longitudinal direction, the transfer chamber 120 having a robot 122; an integral loader/unloader chamber (135) provided on the third side surface (120c) of the transfer chamber (120); one or more processor chambers (160) provided on a second side (120b) opposite the first side (120a) of the transfer chamber (120), respectively, for curing the wafer (102); an exhaust chamber (170) provided on an outer surface of each of the one or more processor chambers (160); and a wafer curing apparatus 200 provided in each of the one or more processor chambers 160 and curing the SOD insulating film of the wafer 102 transferred by the robot by irradiating UV light (refer to FIG. 3A to be described later) , wherein the loader/unloader chamber 135 includes a pre-aligner 132 or 142 for pre-aligning the wafer 102 transferred by the robot 122 (see FIG. 1B ). ); The robot 122 transfers the wafers 102 loaded in the loader 110a into the loader/unloader chamber 135, respectively, and the wafer 102 cured in the one or more processor chambers 160. ) is transferred into the loader/unloader chamber 135 and then the wafer 102 pre-aligned in the loader/unloader chamber 135 is transferred into the unloader 110c.

상술한 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은, 도 2b를 참조하면, 상기 이송 챔버(120)의 제 4 측면(120d)에 제공되는 하나 이상의 더미(dummy) 웨이퍼 경화 시스템(101)을 추가로 포함할 수 있으며, 상기 하나 이상의 더미 웨이퍼 경화 시스템(101)은 각각 더미 로더/언로더(110e), 더미 이송 챔버(120a), 더미 프로세서 챔버(160a); 및 더미 배기 챔버(170a)로 구성될 수 있다. 도 2b에는 하나의 더미 웨이퍼 경화 시스템(101)만을 도시하고 있지만, 당업자라면 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)이 2개 이상의 동일한 더미 웨이퍼 경화 시스템(101)을 구비할 수 있다는 것을 충분히 이해할 수 있을 것이다.Referring to FIG. 2B , the wafer curing system 100 according to the second embodiment of the present invention described above is one or more dummy wafer curing systems provided on the fourth side surface 120d of the transfer chamber 120 . It may further include 101, wherein the one or more dummy wafer curing systems 101 each include: a dummy loader/unloader 110e, a dummy transfer chamber 120a, and a dummy processor chamber 160a; and a dummy exhaust chamber 170a. Although only one dummy wafer curing system 101 is shown in FIG. 2B, a person skilled in the art may include two or more identical dummy wafer curing systems 101 in the wafer curing system 100 according to the second embodiment of the present invention. You will be able to fully understand that

이하에서는 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)의 구체적인 구성 및 동작을 상세히 기술한다.Hereinafter, a detailed configuration and operation of the wafer curing system 100 according to the second embodiment of the present invention will be described in detail.

다시 도 2a 및 도 2b를 도 1a 내지 도 1c와 함께 참조하면, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)은 SOD 절연막이 형성된 하나 이상의 웨이퍼(102)를 로딩 및 언로딩시키기 위한 로더(110a) 및 언로더(110c)로 구성되는 웨이퍼 로드/언로드 포트 모듈(110)을 포함하고 있다. SOD 절연막이 형성된 하나 이상의 웨이퍼(102)가 로더(110a) 내로 로딩되면, 이송 챔버(120) 내에 구비된 로봇(122)이 로더(110a) 내에 로딩된 상기 하나 이상의 웨이퍼(102)를 각각 픽업하여 로더/언로더 챔버(135) 내로 이송한다. 여기서, 로봇(122)은, 예를 들어, 통상적인 이송 로봇으로 구현될 수 있지만, 이에 제한되는 것은 아니다. 로더/언로더 챔버(135) 내에는 프리 얼라이너(132 또는 142)(도 1b 참조)가 제공되어 상기 웨이퍼(102)를 프리 얼라인시킨다. Referring back to FIGS. 2A and 2B together with FIGS. 1A to 1C , the wafer curing system 100 according to the second embodiment of the present invention is for loading and unloading one or more wafers 102 on which an SOD insulating film is formed. It includes a wafer load/unload port module 110 consisting of a loader 110a and an unloader 110c. When one or more wafers 102 on which the SOD insulating film is formed are loaded into the loader 110a, the robot 122 provided in the transfer chamber 120 picks up the one or more wafers 102 loaded in the loader 110a, respectively. It is transferred into the loader/unloader chamber 135 . Here, the robot 122 may, for example, be implemented as a conventional transfer robot, but is not limited thereto. A pre-aligner 132 or 142 (see FIG. 1B ) is provided in the loader/unloader chamber 135 to pre-align the wafer 102 .

그 후, 이송 챔버(120) 내에 구비된 로봇(122)이 로더/언로더 챔버(135) 내에서 프리 얼라인된 웨이퍼(102)를 픽업하여 이송 챔버(120)의 제 2 측면(120b) 상에 각각 제공되는 하나 이상의 프로세서 챔버(160) 내에 제공되는 지지대(162)(도 1c 참조) 상으로 이송시킨다. 로봇(122)에 의해 하나 이상의 프로세서 챔버(160) 내로 웨이퍼(102)를 이송하는 순서는 미리 프로그램되어 있다. After that, the robot 122 provided in the transfer chamber 120 picks up the pre-aligned wafer 102 in the loader/unloader chamber 135 and is placed on the second side surface 120b of the transfer chamber 120 . are transferred onto supports 162 (see FIG. 1C ) provided in one or more processor chambers 160 respectively provided in the . The order of transfer of wafers 102 by robot 122 into one or more processor chambers 160 is pre-programmed.

그 후, 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 웨이퍼 경화 장치(200)가 상기 로봇(122)에 의해 이송된 상기 웨이퍼(102)에 형성된 상기 SOD 절연막을 UV광을 조사하여 경화시킨다. 웨이퍼 경화 장치(200)의 구체적인 구성 및 경화 동작은 도 3a 내지 도 3d를 참조하여 후술하기로 한다.Thereafter, the wafer curing apparatus 200 respectively provided in one or more processor chambers 160 irradiates UV light to cure the SOD insulating film formed on the wafer 102 transferred by the robot 122 . A detailed configuration and curing operation of the wafer curing apparatus 200 will be described later with reference to FIGS. 3A to 3D .

한편, 하나 이상의 프로세서 챔버(160) 내에서 경화 처리된 상기 웨이퍼(102)는 로봇(122)에 의해 상기 하나 이상의 프로세서 챔버(160)의 지지대(162)로부터 픽업되어 로더/언로더 챔버(135) 내로 이송된 후 상술한 프리 얼라이너(132 또는 142)에 의해 프리 얼라인된다. 여기서, 프리 얼라이너(132 또는 142)는 각각 공지의 진공 클러스터 통합 시스템(미도시)을 포함한 동일한 구성을 가질 수 있으며, 웨이퍼(102)의 사이즈(예를 들어, 50mm 내지 450mm)에 무관하게 프리 얼라인시키는 것이 가능하다. Meanwhile, the wafer 102 cured in one or more processor chambers 160 is picked up from the support 162 of the one or more processor chambers 160 by a robot 122 and loaded into a loader/unloader chamber 135 . After being transported into, it is pre-aligned by the pre-aligner 132 or 142 described above. Here, the pre-aligner 132 or 142 may have the same configuration including a known vacuum cluster integration system (not shown), respectively, and the pre-aligner 132 or 142 may have the same configuration regardless of the size (eg, 50 mm to 450 mm) of the wafer 102 . It is possible to align

그 후, 로봇(122)은 로더/언로더 챔버(135) 내에서 프리 얼라인된 상기 웨이퍼(102)를 픽업하여 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 언로더(110c) 내로 이송한다. 언로더(110c)로 이송된 웨이퍼(102)는 별도의 이송 장치(미도시)에 의해 후속 공정(예를 들어, 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정)을 수행하기 위한 장치(미도시)로 이송될 수 있다. 이러한 후속 공정은 앞서 상술한 바와 같은 웨이퍼(102) 상에 형성되어 경화된 SOD 절연막의 상부를 보호하기 위해 SOD 절연막 상에 산화막 또는 질화막을 형성하는 공정일 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. Then, the robot 122 picks up the wafer 102 pre-aligned in the loader/unloader chamber 135 and transfers it into the unloader 110c constituting the wafer load/unload port module 110 . . The wafer 102 transferred to the unloader 110c is a subsequent process (eg, an oxide film or a nitride film formed on the SOD insulating film to protect the upper portion of the cured SOD insulating film by a separate transfer device (not shown). process) may be transferred to an apparatus (not shown) for performing the process. Note that this subsequent process may be a process of forming an oxide film or a nitride film on the SOD insulating film to protect the upper portion of the cured SOD insulating film formed on the wafer 102 as described above, but is not limited thereto shall.

또한, 본 발명의 제 2 실시예에 따른 웨이퍼 경화 시스템(100)에서도, 웨이퍼 로드/언로드 포트 모듈(110)을 구성하는 로더(110a) 및 로봇(122)을 이용하여 SOD 절연막 상에 산화막 또는 질화막이 형성된 웨이퍼(102)를 상기 하나 이상의 프로세서 챔버(160)로 이동시킨 후, 웨이퍼 경화 장치(200)를 이용하여 상기 웨이퍼(102) 상의 SOD 절연막 상에 형성된 상기 산화막 또는 상기 질화막을 상기 UV광을 조사하여 경화시킬 수 있다는 점은 자명하다.In addition, in the wafer curing system 100 according to the second embodiment of the present invention, an oxide film or a nitride film on the SOD insulating film using the loader 110a and the robot 122 constituting the wafer load/unload port module 110 . After moving the formed wafer 102 to the one or more processor chambers 160 , the oxide film or the nitride film formed on the SOD insulating film on the wafer 102 is exposed to the UV light using a wafer curing apparatus 200 . It is self-evident that it can be cured by irradiation.

이하에서는 상술한 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템(100)에 사용되는 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)를 상세히 기술한다.Hereinafter, the wafer curing apparatus 200 according to an embodiment of the present invention used in the wafer curing system 100 according to the first and second embodiments of the present invention described above will be described in detail.

좀 더 구체적으로, 도 3a는 도 1a 내지 도 2b에 도시된 본 발명의 제 1 및 제 2 실시예에 따른 웨이퍼 경화 시스템에 사용되는 프로세스 챔버 상에 제공되는 웨이퍼 경화 장치의 일 실시예를 도시한 도면이고, 도 3b는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 일부 상세도를 도시한 도면이며, 도 3c는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 경화 동작 메카니즘을 설명하기 위한 도면이고, 도 3d는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 퍼지(purge) 동작 메카니즘을 설명하기 위한 도면이다.More specifically, FIG. 3A illustrates one embodiment of a wafer curing apparatus provided on a process chamber used in the wafer curing system according to the first and second embodiments of the present invention shown in FIGS. 1A-2B. 3B is a view showing a partial detailed view of a wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A, and FIG. 3C is a wafer curing according to an embodiment of the present invention shown in FIG. 3A. It is a view for explaining a curing operation mechanism of the apparatus, and FIG. 3D is a view for explaining a purge operation mechanism of the wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A.

도 3a 내지 도 3d를 도 1a 내지 도 2b와 함께 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)는 웨이퍼 경화 시스템(100)을 구성하는 하나 이상의 프로세서 챔버(160)의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버(160) 내에 각각 제공되는 지지대(162) 상에 로딩되는 웨이퍼(102) 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치(210); 상기 하나 이상의 조사장치(210)를 각각 지지하는 홀더(220); 상기 홀더(220)가 장착되는 상부 커버(230); 상기 홀더(220)를 수용하는 하부 커버(240); 및 상기 상부 커버(230)를 상기 하부 커버(240)에서 개폐하도록 상기 상부 커버(230)와 상기 하부 커버(240)에 각각 제공되는 제 1 및 제 2 슬라이딩 부재(250a,250b)를 포함하는 것을 특징으로 한다. 여기서, 상기 하나 이상의 조사장치(210)는 각각 엑시머 UV 조사장치로 구현될 수 있다.Referring to FIGS. 3A to 3D together with FIGS. 1A to 2B , the wafer curing apparatus 200 according to an embodiment of the present invention is disposed on the upper portion of one or more processor chambers 160 constituting the wafer curing system 100 . One or more irradiation devices 210 for emitting and irradiating UV light having a wavelength within a predetermined range onto the wafer 102 loaded on the support 162 provided in the one or more processor chambers 160, respectively. ); Holders 220 for supporting the one or more irradiation devices 210, respectively; an upper cover 230 on which the holder 220 is mounted; a lower cover 240 for accommodating the holder 220; and first and second sliding members 250a and 250b respectively provided to the upper cover 230 and the lower cover 240 to open and close the upper cover 230 by the lower cover 240 . characterized. Here, each of the one or more irradiation devices 210 may be implemented as an excimer UV irradiation device.

상술한 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)의 하나 이상의 조사장치(210)로 사용될 수 있는 엑시머 UV 조사장치는 내부 전극(212) 및 외부 전극(214); 상기 내부 전극(212) 및 상기 외부 전극(214) 사이에 제공되는 RF 전원(RF Power Supply: 216); 및 상기 내부 전극(212)을 둘러싸며 내부에 활성 매질(218a)을 포함하는 튜브(218)로 구성될 수 있다(도 3b 참조). 이러한 엑시머 UV 조사장치로 구현될 수 있는 하나 이상의 조사장치(210)에 의해 방출 및 조사되는 파장은, 예를 들어, 100 내지 352nm의 범위를 갖는 것이 바람직하고, 150 내지 250nm 범위를 갖는 것이 더욱 바람직하다. 구체적으로, 예를 들어, 상술한 바와 같이 웨이퍼(102) 상에 형성된 SOD 절연막 재료로 머크(Merck)사에서 제조 및 생산하는 PHPS(Per Hydro Poly Silazane)를 사용하는 경우, 상기 하나 이상의 조사장치(210)는 각각 172nm 파장의 UV광을 방출하여 조사하는 것이 가장 바람직하다. 이 경우, 튜브(218) 내에 활성 매질(218a)로 Xe(크세논) 가스가 포함되고, 조사장치(210)를 인가방전(印加放電)시키면 Xe 원자가 여기되어(excited) 다른 Xe 원자와 결합하여 엑시머 분자(Xe2*)가 생성된다. 여기된 엑시머 분자(즉, Xe2*)가 원래의 상태(또는 기저 상태)로 되돌아 갈 때 172nm의 단일 파장을 발광한다.Excimer UV irradiation apparatus that can be used as one or more irradiation apparatus 210 of the wafer curing apparatus 200 according to an embodiment of the present invention described above includes an inner electrode 212 and an outer electrode 214; an RF power supply provided between the inner electrode 212 and the outer electrode 214 (RF Power Supply: 216); and a tube 218 that surrounds the inner electrode 212 and includes an active medium 218a therein (see FIG. 3B ). The wavelength emitted and irradiated by the at least one irradiation device 210 that can be implemented as such an excimer UV irradiation device is, for example, preferably in the range of 100 to 352 nm, more preferably in the range of 150 to 250 nm. do. Specifically, for example, when using PHPS (Per Hydro Poly Silazane) manufactured and produced by Merck as the SOD insulating film material formed on the wafer 102 as described above, the one or more irradiation devices ( 210) is most preferably irradiated by emitting UV light of a wavelength of 172 nm, respectively. In this case, Xe (xenon) gas is included as the active medium 218a in the tube 218 , and when the irradiation device 210 is applied and discharged, the Xe atoms are excited and combine with other Xe atoms to form an excimer. A molecule (Xe2*) is created. When an excited excimer molecule (ie, Xe2*) returns to its original state (or ground state), it emits a single wavelength of 172 nm.

또한, 활성 매질(218a)로는, 예를 들어, 크세논(Xe) 가스가 사용될 수 있지만, 이에 제한되는 것은 아니다.In addition, as the active medium 218a, for example, a xenon (Xe) gas may be used, but is not limited thereto.

한편, 도 3c 및 3d를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)에 사용되는 하나 이상의 조사장치(210)에서 각각, 예를 들어, 172nm 파장의 UV광을 방출하여 조사하고, 조사된 UV광에 의해 프로세서 챔버(160) 내의 2개의 산소(O2)와 반응하여 오존(O3) 및 활성 산소(도 3c에서는 단순히 O로 표기됨)를 생성한다. 이 때, 도 3d에 도시된 바와 같이 홀더(220) 내에 제공되는 공급관(222)을 통해, 예를 들어, 질소 가스(N2) 또는 질소 가스(N2)+혼합 가스와 같은 퍼지 가스를 홀더(220)와 하나 이상의 조사장치(210) 사이에 형성된 하나 이상의 슬릿(224)을 통과하여 프로세서 챔버(160) 내로 공급된다. 그에 따라, 프로세서 챔버(160) 내에서 생성된 오존(O3)은 도 1a 내지 도 2b에 도시된 배기 챔버(170)를 통해 외부로 배출되는 반면, 활성 산소는 프로세서 챔버(160) 내의 지지대(162) 상에 위치된 웨이퍼(102)의 상부 표면으로 침투(penetrate)하여 웨이퍼(102) 상에 형성된 SOD 절연막을 경화시키거나, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막을 경화시킬 수 있다.On the other hand, referring to Figures 3c and 3d, each of the one or more irradiation devices 210 used in the wafer curing apparatus 200 according to an embodiment of the present invention, for example, by emitting UV light of a wavelength of 172nm and irradiated and reacts with two oxygen (O 2 ) in the processor chamber 160 by the irradiated UV light to generate ozone (O 3 ) and active oxygen (indicated simply as O in FIG. 3C ). At this time, through the supply pipe 222 provided in the holder 220 as shown in FIG. 3D , for example, nitrogen gas (N 2 ) or nitrogen gas (N 2 ) + a purge gas such as a mixed gas is supplied to the holder. It is supplied into the processor chamber 160 through one or more slits 224 formed between 220 and one or more irradiation devices 210 . Accordingly, ozone (O 3 ) generated in the processor chamber 160 is discharged to the outside through the exhaust chamber 170 shown in FIGS. 162) to penetrate into the upper surface of the wafer 102 to cure the SOD insulating film formed on the wafer 102, or to protect the SOD insulating film formed on the wafer 102 on the SOD insulating film. The oxide film or nitride film formed on the can be cured.

또한, 도 3a를 참조하면, 웨이퍼 경화 장치(200)는 하부 커버(240)의 상부에 착탈 가능하게 제공되는 윈도우 글래스(260)를 추가로 포함할 수 있다. 이러한 윈도우 글래스(260)는, 예를 들어, 쿼츠 재질로 구현될 수 있지만, 이에 제한되는 것은 아니라는 점에 유의하여야 한다. 윈도우 글래스(260)는 엑시머 UV 조사장치로 구현될 수 있는 조사장치(210)의 파손 및/또는 하부 커버(240)의 상부에서 발생할 수 있는 파손물이나 오염물질(contaminating materials)의 낙하를 방지하여 웨이퍼(102)를 보호하는 기능을 수행하며, 윈도우 글래스(260)의 두께 및 투과율은 프로세서 챔버(160) 내에서의 웨이퍼(102)의 처리 조건에 따라 가변적으로 제공될 수 있다는 점에 유의하여야 한다.Also, referring to FIG. 3A , the wafer curing apparatus 200 may further include a window glass 260 detachably provided on the lower cover 240 . It should be noted that the window glass 260 may be made of, for example, a quartz material, but is not limited thereto. The window glass 260 prevents damage to the irradiation device 210 that may be implemented as an excimer UV irradiation device and/or the fall of damage or contaminating materials that may occur on the upper portion of the lower cover 240 . It should be noted that while performing a function of protecting the wafer 102 , the thickness and transmittance of the window glass 260 may be variably provided according to the processing conditions of the wafer 102 in the processor chamber 160 . .

도 3e는 도 3a에 도시된 본 발명의 일 실시예에 따른 웨이퍼 경화 장치의 또 다른 실시예의 정면도 및 측면도를 개략적으로 도시한 도면이다. 3E is a diagram schematically illustrating a front view and a side view of another embodiment of a wafer curing apparatus according to an embodiment of the present invention shown in FIG. 3A .

도 3e를 도 3a와 함께 참조하면, 본 발명의 또 다른 실시예에 따른 웨이퍼 경화 장치(200)에서는, 도 3a에 도시된 실시예와는 달리 홀더(220)에 복수개의 조사장치(210)가 장착되고, 홀더(220)가 하나의 일체형 커버(235)에 장착되며, 하나의 일체형 커버(235)의 하부에 윈도우 글래스(260)가 착탈 가능하게 일체로 장착되고, 하나의 일체형 커버(235)가 하나의 슬라이딩 부재(250)와 손잡이(270)에 의해 프로세서 챔버(도 3e에는 미도시됨)를 회동 가능하게 개폐할 수 있다. 따라서, 도 3e의 실시예에서는, 도 3a에 도시된 하부 커버(240)가 별도로 사용되지 않는다는 점에 유의하여야 한다. 즉, 도 3e의 실시예에서는, 도 3a에 도시된 상부 커버(230)와 하부 커버(240)가 일체로 구현되어 하나의 일체형 커버(235)만이 사용되며, 윈도우 글래스(260)가 하나의 일체형 커버(235)의 하부에 제공된다. 또한, 도 3e의 실시예에서는, 하나의 슬라이딩 부재(250)의 구성 및 동작이 도 3a에 도시된 제 1 슬라이딩 부재(250a)의 구성 및 동작과 실질적으로 동일하다는 점에 유의하여야 한다.Referring to FIG. 3E together with FIG. 3A , in the wafer curing apparatus 200 according to another embodiment of the present invention, a plurality of irradiation devices 210 are provided in the holder 220, unlike the embodiment shown in FIG. 3A . is mounted, the holder 220 is mounted on one integrated cover 235 , the window glass 260 is detachably mounted on the lower part of the one integrated cover 235 , and one integrated cover 235 is detachably mounted. may rotatably open and close the processor chamber (not shown in FIG. 3E ) by one sliding member 250 and the handle 270 . Therefore, it should be noted that in the embodiment of FIG. 3E , the lower cover 240 shown in FIG. 3A is not separately used. That is, in the embodiment of FIG. 3E , the upper cover 230 and the lower cover 240 shown in FIG. 3A are integrally implemented, so that only one integral cover 235 is used, and the window glass 260 is one integrally formed. It is provided under the cover 235 . Also, it should be noted that in the embodiment of FIG. 3E , the configuration and operation of one sliding member 250 are substantially the same as the configuration and operation of the first sliding member 250a illustrated in FIG. 3A .

상술한 바와 같이, 본 발명의 일 실시예에 따른 웨이퍼 경화 장치(200)에서는, 웨이퍼(102) 상에 형성된 SOD 절연막의 경화, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막의 경화에 UV광(구체적인 예로는, 엑시머 조사장치에서 발생되는 UV광)을 이용한 UV 경화를 사용하므로 종래 기술에서 사용되는 열경화에 따른 문제점이 해결될 수 있다.As described above, in the wafer curing apparatus 200 according to an embodiment of the present invention, the SOD insulating film is formed on the SOD insulating film in order to cure the SOD insulating film formed on the wafer 102 or to protect the SOD insulating film formed on the wafer 102 . Since UV curing using UV light (for example, UV light generated by an excimer irradiation device) is used for curing the oxide film or nitride film formed in the , the thermal curing problem used in the prior art can be solved.

한편, 상술한 본 발명의 실시예에서는, 웨이퍼 경화 장치(200)가 웨이퍼(102) 상에 형성된 SOD 절연막의 경화, 또는 웨이퍼(102) 상에 형성된 SOD 절연막을 보호하기 위해 SOD 절연막 상에 형성된 산화막 또는 질화막의 경화에, 예를 들어, 엑시머 조사장치에서 발생되는 UV광을 이용하여 웨이퍼를 경화하는 것을 예시하고 있지만, 이러한 본 발명의 실시예에 따른 웨이퍼 경화 장치(200)는 웨이퍼 상에 하드마스크가 형성된 경우, 하드마스크의 경화에도 사용될 수 있다.Meanwhile, in the above-described embodiment of the present invention, the wafer curing apparatus 200 cures the SOD insulating film formed on the wafer 102 or an oxide film formed on the SOD insulating film to protect the SOD insulating film formed on the wafer 102 . Alternatively, in curing the nitride film, for example, curing the wafer using UV light generated from an excimer irradiation device is illustrated, but the wafer curing device 200 according to this embodiment of the present invention is a hard mask on the wafer. When formed, it can also be used for curing the hard mask.

좀 더 구체적으로, 도 4a는 기판 상에 미세 패턴닝을 위한 하드마스크의 필요성을 설명하기 위한 개략적인 도면이다. More specifically, FIG. 4A is a schematic diagram for explaining the necessity of a hardmask for fine patterning on a substrate.

먼저, 도 4a를 참조하면, 반도체 선폭이 미세화됨에 따라, 특히 50 nm 이하의 패턴을 구현함에 있어, 기존처럼 두꺼운 두께(>200 nm)의 포토레지스트(PR)를 사용하게 되면, 종횡비(높이/바닥 비율: aspect ratio)가 높아져서, 도 4a의 좌측에 도시된 바와 같이, 패턴이 붕괴될 수 있다. 이러한 문제점을 해소하기 위해, PR의 코팅두께를 낮추면 종횡비가 낮아져 안정된 패턴을 얻을 수는 있지만, 식각 공정에서 기판에 대한 마스크로서의 역할을 충분히 못하게 되어 반도체 공정에서 요구하는 깊이만큼 깊은 패턴을 형성할 수 없게 된다.First, referring to FIG. 4A , as the semiconductor line width is miniaturized, in particular, in realizing a pattern of 50 nm or less, if a photoresist (PR) having a thick thickness (>200 nm) is used as in the prior art, the aspect ratio (height / floor ratio: aspect ratio) becomes high, so that the pattern may collapse, as shown in the left side of FIG. 4A . In order to solve this problem, if the coating thickness of the PR is lowered, the aspect ratio is lowered and a stable pattern can be obtained, but it cannot sufficiently serve as a mask for the substrate in the etching process, so a pattern as deep as the depth required in the semiconductor process can be formed. there will be no

상술한 문제점을 해결하기 위한 방안의 하나로, 기판 상에 하드마스크를 형성하는 방안이 제안되어 사용되고 있다.As one of the methods for solving the above-described problems, a method of forming a hard mask on a substrate has been proposed and used.

도 4b는 스핀 코팅 하드마스크를 구비한 기판의 공정을 개략적으로 도시한 도면이다.4B is a diagram schematically illustrating the process of a substrate having a spin coating hardmask.

도 4b를 참조하면, 기판과 포토레지스트(PR) 사이에 탄소(C) 스핀온 하드마스크(C-SOH)(이하 “탄소 하드마스크”라 합니다) 절연막과 규소(Si) 스핀온 하드마스크(Si-SOC: 이하 “규소 하드마스크”라 합니다) 절연막(이하 이들 양자를 통칭하여 “하드마스크 절연막”이라 합니다)가 순차적으로 적층되어 있다. 좀 더 구체적으로, 탄소 하드마스크(C-SOH) 절연막은 전형적으로 80∼90%의 탄소함량을 가지며, 100∼300 nm 두께로 코팅하여 사용하고, 규소 하드마스크(Si-SOH) 절연막은 15~45%의 실리콘 함량을 가지며, 20∼100nm의 두께로 코팅하여 사용하는 것이 일반적이다. 코팅 후 경화는 일반적으로 핫 플레이트(hot plate)를 이용하여 200∼250℃ 조건에서 시행하여 단단한 막을 형성시킨다. 이때 규소 하드마스크(Si-SOH) 절연막은 그 하부에 형성된 탄소 하드마스크(C-SOH) 절연막에 패턴을 전사하는 마스크 역할을 해야 할 뿐만 아니라, PR 아래층으로서 노광 시에 반사방지막이라는 역할을 해야 한다. PR 아래층의 반사방지막은 PR을 패터닝하기 위해 조사되는 빛을 흡수하여, 원하지 않는 반사 및 산란이 일어나 PR 형상을 망가뜨리는 요인을 제거하는 역할을 하는 것이므로, 규소 하드마스크(Si-SOH) 절연막은 마스크 역할과 더불어 빛을 흡수하여 반사를 방지하는 역할도 해야 하므로 Si-반사방지막(bottom anti-reflective coating: BARC)이라고도 일컬어진다. 도 4b의 (1) 내지 (5)에 도시된 공정에 따라, 하드마스크 절연막을 이용하여 기판에 미세 패턴을 형성하는 것이 가능하다. 구체적으로, 도 4b의 (1) 내지 (5)에 도시된 공정에 사용되는 기판과 포토레지스트(PR) 사이에 하드마스크 절연막이 형성된 웨이퍼(미도시) 상에 미세 패턴을 형성하기 위해 PR과 Si-SOH 절연막 식각 공정(도 4b의 (2) 공정), C-SOH 절연막 식각 공정(도 4b의 (3) 공정), 기판 식각 공정(도 4b의 (4) 공정), 및 C-SOH 절연막 식각 공정(도 4b의 (5) 공정)을 각각 진행하여 기판 상에 패턴을 형성한다. 상기 도 4a에 도시된 도면 및 설명과 도 4b에 도시된 스핀 코팅 하드마스크를 구비한 기판의 공정 도면 및 설명은 모두 “반도체 나노 패터닝 구현 재료: Spin 코팅 Hardmask용 유기실리콘 및 고탄소 물질”이라는 제목으로 Polymer Science and Technology Vol. 20, No. 5, October 2009에 게재된 조현모 등의 논문에 상세히 개시되어 있다.Referring to FIG. 4B , a carbon (C) spin-on hard mask (C-SOH) (hereinafter referred to as “carbon hard mask”) insulating film and a silicon (Si) spin-on hard mask (Si) between the substrate and the photoresist (PR) -SOC: Hereinafter referred to as a “silicon hard mask”) insulating films (these are collectively referred to as “hard mask insulating films” hereinafter) are sequentially stacked. More specifically, the carbon hard mask (C-SOH) insulating film typically has a carbon content of 80 to 90%, and is used by coating to a thickness of 100 to 300 nm, and the silicon hard mask (Si-SOH) insulating film is 15 to It has a silicon content of 45%, and is generally used by coating with a thickness of 20 to 100 nm. Curing after coating is generally performed at 200-250° C. using a hot plate to form a hard film. At this time, the silicon hard mask (Si-SOH) insulating film should not only serve as a mask for transferring the pattern to the carbon hard mask (C-SOH) insulating film formed below it, but also act as an anti-reflection film during exposure as a PR underlayer. . Since the anti-reflection film under the PR absorbs the light irradiated to pattern the PR, unwanted reflection and scattering take place to remove the factor that ruins the PR shape, so the silicon hard mask (Si-SOH) insulating film is a mask It is also called Si-bottom anti-reflective coating (BARC) because it has to play a role in absorbing light in addition to preventing reflection. According to the process shown in (1) to (5) of FIG. 4B, it is possible to form a fine pattern on the substrate using the hardmask insulating film. Specifically, in order to form a fine pattern on a wafer (not shown) on which a hard mask insulating film is formed between the photoresist (PR) and the substrate used in the process shown in (1) to (5) of FIG. 4B, PR and Si -SOH insulating film etching process ((2) process of FIG. 4B), C-SOH insulating film etching process ((3) process of FIG. 4B), substrate etching process ((4) process of FIG. 4B), and C-SOH insulating film etching Each of the steps (step (5) in Fig. 4B) is performed to form a pattern on the substrate. The drawings and descriptions shown in FIG. 4A and the process drawings and descriptions of the substrate having the spin-coated hardmask shown in FIG. 4B are all titled “Semiconductor nano-patterning material: organosilicon and high-carbon material for spin-coated hardmask” By Polymer Science and Technology Vol. 20, No. 5, October 2009, is disclosed in detail in the papers of Hyunmo Cho et al.

상술한 바와 같이, 도 4b에 도시된 기판 상에 탄소 하드마스크 및 규소 하드마스크가 각각 스핀온 방식으로 순차적으로 적층하여 형성된 웨이퍼의 경우, 형성된 하드마스크 절연막(즉, 탄소 하드마스크 절연막 및 규소 하드마스크 절연막)을 코팅한 후 일반적으로 핫 플레이트(hot plate)를 이용하여 200∼250℃ 조건에서 경화 공정을 수행하지만, 이러한 하드마스크 절연막이 형성된 웨이퍼의 경화 공정은 상술한 바와 같은 도 1a 내지 도 3e에 도시된 본 발명의 실시예들에 따른 웨이퍼 경화 장치(200) 및 웨이퍼 경화 시스템(100)을 사용하여 수행될 수 있다. 이 경우, 하드마스크 절연막이 형성된 웨이퍼의 경우에도, UV 경화를 사용하므로 종래 기술에서 사용되는 열경화에 따른 문제점이 해결될 수 있다. As described above, in the case of a wafer formed by sequentially stacking a carbon hardmask and a silicon hardmask on the substrate shown in FIG. 4B in a spin-on method, respectively, the formed hardmask insulating film (ie, the carbon hardmask insulating film and the silicon hardmask) After coating the insulating film), the curing process is generally performed at 200 to 250° C. using a hot plate, but the curing process of the wafer on which the hard mask insulating film is formed is shown in FIGS. 1A to 3E as described above. This may be performed using the wafer curing apparatus 200 and the wafer curing system 100 according to the illustrated embodiments of the present invention. In this case, even in the case of the wafer on which the hardmask insulating film is formed, since UV curing is used, the problem of thermal curing used in the prior art can be solved.

다양한 변형예가 본 발명의 범위를 벗어남이 없이 본 명세서에 기술되고 예시된 구성 및 방법으로 만들어질 수 있으므로, 상기 상세한 설명에 포함되거나 첨부 도면에 도시된 모든 사항은 예시적인 것으로 본 발명을 제한하기 위한 것이 아니다. 따라서, 본 발명의 범위는 상술한 예시적인 실시예에 의해 제한되지 않으며, 이하의 청구범위 및 그 균등물에 따라서만 정해져야 한다.Since various modifications may be made in the constructions and methods described and illustrated herein without departing from the scope of the invention, it is intended that all matter contained in the above detailed description or shown in the accompanying drawings be illustrative and not intended to limit the invention. it is not Accordingly, the scope of the present invention is not limited by the above-described exemplary embodiments, and should be defined only in accordance with the following claims and their equivalents.

100: 웨이퍼 경화 시스템 101: 더미 웨이퍼 경화 시스템
102: 웨이퍼 110: 웨이퍼 로드/언로드 포트 모듈
110a,110b: 로더 110c,110d: 언로더
110e:더미 로더/언로더 120: (제 1) 이송 챔버
120a:더미 이송 챔버 122: (제 1) 로봇
130: 로더 챔버 132: 제 1 프리 얼라이너
135: 로더/언로더 챔버 140: 언로더 챔버
142: 제 2 프리 얼라이너 150: 제 2 이송 챔버
152: 제 2 로봇 160: 프로세서 챔버
160a: 더미 프로세서 챔버 162: 지지대
170: 배기 챔버 170a: 더미 배기 챔버
200: 웨이퍼 경화 장치 212: 내부 전극
214: 외부 전극 216: RF 전원
218: 튜브 210: 조사장치
220: 홀더 230: 상부 커버
235: 일체형 커버 240: 하부 커버
250: 슬라이딩 부재 250a,250b: 제 1 및 제 2 슬라이딩 부재
260: 윈도우 글래스 270: 손잡이100: wafer curing system 101: dummy wafer curing system
102: wafer 110: wafer load/unload port module
110a, 110b: loader 110c, 110d: unloader
110e: dummy loader/unloader 120: (first) transfer chamber
120a: dummy transfer chamber 122: (first) robot
130: loader chamber 132: first pre-aligner
135: loader/unloader chamber 140: unloader chamber
142: second pre-aligner 150: second transfer chamber
152: second robot 160: processor chamber
160a: dummy processor chamber 162: support
170: exhaust chamber 170a: dummy exhaust chamber
200: wafer curing device 212: internal electrode
214: external electrode 216: RF power
218: tube 210: irradiation device
220: holder 230: top cover
235: integral cover 240: lower cover
250: sliding members 250a, 250b: first and second sliding members
260: window glass 270: handle

Claims (21)

웨이퍼 경화 장치에 있어서,
웨이퍼 경화 시스템을 구성하는 하나 이상의 프로세서 챔버의 상부에 각각 제공되며, 상기 하나 이상의 프로세서 챔버 내에 각각 제공되는 지지대 상에 로딩되는 웨이퍼 상으로 소정 범위 내의 파장을 갖는 UV광을 방출하여 조사하기 위한 하나 이상의 조사장치;
상기 하나 이상의 조사장치를 각각 지지하는 홀더;
상기 홀더가 장착되는 상부 커버;
상기 홀더를 수용하는 하부 커버; 및
상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제 1 및 제 2 슬라이딩 부재
를 포함하고,
상기 웨이퍼 경화 시스템은 상기 웨이퍼가 이송되는 내부 공간을 가진 이송 챔버의 측면에 제공되는 하나 이상의 더미 웨이퍼 경화 시스템을 포함하고,
상기 하나 이상의 더미 웨이퍼 경화 시스템은 각각 더미 로더/언로더, 더미 이송 챔버, 더미 프로세서 챔버, 및 더미 배기 챔버로 구성되는
웨이퍼 경화 장치.In the wafer curing apparatus,
At least one for emitting and irradiating UV light having a wavelength within a predetermined range onto a wafer that is provided on each of the one or more processor chambers constituting the wafer curing system and is loaded on a support provided in each of the one or more processor chambers irradiation device;
Holders each supporting the one or more irradiation devices;
an upper cover to which the holder is mounted;
a lower cover accommodating the holder; and
First and second sliding members respectively provided to the upper cover and the lower cover to open and close the upper cover at the lower cover
including,
wherein the wafer curing system comprises one or more dummy wafer curing systems provided on a side of a transfer chamber having an interior space into which the wafer is transferred;
wherein each of the one or more dummy wafer curing systems includes a dummy loader/unloader, a dummy transfer chamber, a dummy processor chamber, and a dummy exhaust chamber.
Wafer curing device. 제 1항에 있어서,
상기 하나 이상의 조사장치는 각각 엑시머 UV 조사장치로 구현되고, 상기 소정 범위 내의 파장은 100 내지 352nm의 범위를 갖는 웨이퍼 경화 장치.The method of claim 1,
The one or more irradiation devices are each implemented as an excimer UV irradiation device, and the wavelength within the predetermined range is a wafer curing device having a range of 100 to 352 nm. 제 1항에 있어서,
상기 웨이퍼 상에는 SOD 절연막 또는 SOH 절연막이 형성되고,
상기 SOD 절연막의 재료로는 PHPS(Per Hydro Poly Silazane)가 사용되고, 상기 SOH 절연막의 재료로는 규소 및 탄소가 사용되며,
상기 하나 이상의 조사장치는 각각 172nm 파장의 UV광을 방출하여 조사하는 웨이퍼 경화 장치. The method of claim 1,
An SOD insulating film or an SOH insulating film is formed on the wafer,
PHPS (Per Hydro Poly Silazane) is used as the material of the SOD insulating film, and silicon and carbon are used as the material of the SOH insulating film,
The at least one irradiation device is a wafer curing device for irradiating by emitting UV light of a wavelength of 172nm, respectively. 제 1항에 있어서,
상기 조사된 UV광이 상기 프로세서 챔버 내의 산소(O2)와 반응하여 오존(O3) 및 활성 산소를 생성하고,
상기 생성된 활성 산소는 상기 웨이퍼의 상부 표면으로 침투하여 상기 웨이퍼 상에 형성된 SOD 절연막, 또는 상기 웨이퍼 상에 형성된 상기 SOD 절연막을 보호하기 위해 상기 SOD 절연막 상에 형성된 산화막 또는 질화막, 또는 상기 웨이퍼 상에 형성된 SOH 절연막을 경화시키는
웨이퍼 경화 장치.The method of claim 1,
The irradiated UV light reacts with oxygen (O 2 ) in the processor chamber to generate ozone (O 3 ) and active oxygen,
The generated active oxygen penetrates into the upper surface of the wafer and forms an SOD insulating film formed on the wafer, or an oxide or nitride film formed on the SOD insulating film to protect the SOD insulating film formed on the wafer, or on the wafer Curing the formed SOH insulating film
Wafer curing device. 제 4항에 있어서,
상기 생성된 오존(O3)은 상기 상부 커버 내에 제공되는 공급관 및 상기 상부 커버와 상기 하나 이상의 조사장치 사이에 형성된 하나 이상의 슬릿을 통과하여 상기 프로세서 챔버 내로 공급되는 퍼지 가스에 의해 상기 프로세서 챔버의 외부로 배출되는 웨이퍼 경화 장치.5. The method of claim 4,
The generated ozone (O 3 ) is passed through a supply pipe provided in the upper cover and one or more slits formed between the upper cover and the one or more irradiators to the outside of the processor chamber by a purge gas supplied into the processor chamber. Wafer curing device discharged into the furnace. 제 1항에 있어서,
상기 상부 커버 및 상기 하부 커버는 하나의 일체형 커버로 구현되는 웨이퍼 경화 장치.The method of claim 1,
The upper cover and the lower cover are a wafer curing apparatus implemented as a single integrated cover. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
상기 웨이퍼 경화 장치는 상기 하부 커버의 상부 또는 상기 하나의 일체형 커버의 하부에 윈도우 글래스를 추가로 포함하는 웨이퍼 경화 장치.7. The method according to any one of claims 1 to 6,
The wafer curing apparatus may further include a window glass on an upper portion of the lower cover or a lower portion of the one integrated cover. 웨이퍼 경화 시스템에 있어서,
SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈;
상기 웨이퍼 로드/언로드 포트 모듈이 길이방향의 제 1 측면에 제공되며, 제 1 로봇을 구비한 제 1 이송 챔버;
제 2 로봇을 구비한 제 2 이송 챔버;
상기 제 2 이송 챔버의 서로 대향하는 제 2 및 제 3 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버;
상기 제 1 이송 챔버의 길이방향의 제 2 측면 및 상기 제 2 이송 챔버의 제 1 측면 사이에 각각 제공되는 로더 챔버 및 언로더 챔버;
상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및
상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 제 2 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 하나 이상의 조사 장치, 상기 하나 이상의 조사 장치를 각각 지지하는 홀더, 상기 홀더가 장착되는 상부 커버, 상기 홀더를 수용하는 하부 커버, 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제1 및 제2 슬라이딩 부재를 포함하는 웨이퍼 경화 장치
를 포함하되,
상기 로더 챔버 및 상기 언로더 챔버는 각각 상기 제 1 로봇 및 상기 제 2 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 제 1 프리 얼라이너 및 제 2 프리 얼라이너를 구비하며;
상기 제 1 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 언로더 챔버에서 상기 언로더 내로 이송시키며;
상기 제 2 로봇은 상기 웨이퍼를 상기 로더 챔버에서 상기 하나 이상의 프로세서 챔버 내로 이송시키고, 또한 상기 경화 처리된 상기 웨이퍼를 상기 하나 이상의 프로세서 챔버에서 상기 언로더 챔버 내로 이송시키고;
상기 웨이퍼 경화 시스템은 상기 제1 이송 챔버의 제3 측면에 제공되는 하나 이상의 더미 웨이퍼 경화 시스템을 추가로 포함하고,
상기 하나 이상의 더미 웨이퍼 경화 시스템은 각각 더미 로더/언로더, 더미 이송 챔버, 더미 프로세서 챔버, 및 더미 배기 챔버로 구성되는
웨이퍼 경화 시스템.A wafer curing system comprising:
a wafer load/unload port module comprising a loader and an unloader for loading and unloading one or more wafers on which an SOD insulating film or an SOH insulating film is formed;
a first transfer chamber having a first robot, the wafer load/unload port module being provided on a first longitudinal side thereof;
a second transfer chamber having a second robot;
one or more processor chambers provided on second and third opposite sides of the second transfer chamber, respectively, for curing the wafer;
a loader chamber and an unloader chamber respectively provided between the second longitudinal side of the first transfer chamber and the first side of the second transfer chamber;
an exhaust chamber provided on each outer surface of the one or more processor chambers; and
One or more irradiation devices provided in the one or more processor chambers, respectively, for curing the SOD insulating film or the SOH insulating film of the wafer transferred by the second robot by irradiating UV light, a holder supporting the one or more irradiation devices, respectively , a wafer comprising: an upper cover to which the holder is mounted; curing device
including,
the loader chamber and the unloader chamber each include a first pre-aligner and a second pre-aligner for pre-aligning the wafer transferred by the first robot and the second robot;
the first robot transfers the wafers loaded into the loader into the loader chamber, respectively, and transfers the hardened wafer from the unloader chamber into the unloader;
the second robot transfers the wafer from the loader chamber into the one or more processor chambers, and transfers the hardened wafer from the one or more processor chambers into the unloader chamber;
the wafer curing system further comprising one or more dummy wafer curing systems provided on a third side of the first transfer chamber;
wherein the one or more dummy wafer curing systems are each composed of a dummy loader/unloader, a dummy transfer chamber, a dummy processor chamber, and a dummy exhaust chamber.
Wafer Curing System. 제 8항에 있어서,
상기 웨이퍼 경화 시스템은 상기 제 2 이송 챔버의 제 4 측면 상에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버를 추가로 포함하는 웨이퍼 경화 시스템. 9. The method of claim 8,
wherein the wafer curing system is provided each on a fourth side of the second transfer chamber and further comprising one or more processor chambers for curing the wafer. 제 8항에 있어서,
상기 제 1 프리 얼라이너 및 상기 제 2 프리 얼라이너는 각각 진공 클러스터 통합 시스템을 포함한 동일한 구성을 가지며, 상기 웨이퍼를 그 사이즈에 무관하게 프리 얼라인시킬 수 있는 웨이퍼 경화 시스템. 9. The method of claim 8,
The first pre-aligner and the second pre-aligner each have the same configuration including a vacuum cluster integrated system, and a wafer curing system capable of pre-aligning the wafer regardless of its size. 웨이퍼 경화 시스템에 있어서,
SOD 절연막 또는 SOH 절연막이 형성된 하나 이상의 웨이퍼를 로딩 및 언로딩시키기 위한 로더 및 언로더로 구성되는 웨이퍼 로드/언로드 포트 모듈;
길이 방향의 제 1 측면에 상기 웨이퍼 로드/언로드 포트 모듈이 제공되며, 로봇을 구비한 이송 챔버;
상기 이송 챔버의 제 3 측면에 제공되는 일체형 로더/언로더 챔버;
상기 이송 챔버의 상기 제 1 측면과 대향하는 제 2 측면에 각각 제공되며, 상기 웨이퍼를 경화 처리시키기 위한 하나 이상의 프로세서 챔버;
상기 하나 이상의 프로세서 챔버의 각각의 외측면에 제공되는 배기 챔버; 및
상기 하나 이상의 프로세서 챔버 내에 각각 제공되며, 상기 로봇에 의해 이송된 상기 웨이퍼의 상기 SOD 절연막 또는 SOH 절연막을 UV광을 조사하여 경화시키는 하나 이상의 조사 장치, 상기 하나 이상의 조사 장치를 각각 지지하는 홀더, 상기 홀더가 장착되는 상부 커버, 상기 홀더를 수용하는 하부 커버, 및 상기 상부 커버를 상기 하부 커버에서 개폐하도록 상기 상부 커버와 상기 하부 커버에 각각 제공되는 제1 및 제2 슬라이딩 부재를 포함하는 웨이퍼 경화 장치
를 포함하되,
상기 로더/언로더 챔버는 상기 로봇에 의해 이송된 상기 웨이퍼를 프리 얼라인시키는 프리 얼라이너를 구비하고;
상기 로봇은 상기 로더 내에 로딩된 상기 웨이퍼를 각각 상기 로더/언로더 챔버 내로 이송시키고, 상기 하나 이상의 프로세서 챔버에서 경화 처리된 상기 웨이퍼를 상기 로더/언로더 챔버 내로 이송시킨 후 상기 로더/언로더 챔버 내에서 프리 얼라인된 상기 웨이퍼를 상기 언로더 내로 이송시키며;
상기 웨이퍼 경화 시스템은 상기 이송 챔버의 제 4 측면에 제공되는 하나 이상의 더미 웨이퍼 경화 시스템을 추가로 포함하고,
상기 하나 이상의 더미 웨이퍼 경화 시스템은 각각 더미 로더/언로더, 더미 이송 챔버, 더미 프로세서 챔버, 및 더미 배기 챔버로 구성되는
웨이퍼 경화 시스템. A wafer curing system comprising:
a wafer load/unload port module comprising a loader and an unloader for loading and unloading one or more wafers on which an SOD insulating film or an SOH insulating film is formed;
a transfer chamber provided with the wafer load/unload port module on a first side surface in the longitudinal direction, and having a robot;
an integral loader/unloader chamber provided on a third side of the transfer chamber;
one or more processor chambers respectively provided on a second side opposite the first side of the transfer chamber for curing the wafer;
an exhaust chamber provided on each outer surface of the one or more processor chambers; and
One or more irradiation devices provided in each of the one or more processor chambers and curing the SOD insulating film or the SOH insulating film of the wafer transported by the robot by irradiating UV light, a holder supporting each of the one or more irradiation devices, the holder, the A wafer curing apparatus comprising: an upper cover to which a holder is mounted;
including,
the loader/unloader chamber includes a pre-aligner for pre-aligning the wafer transferred by the robot;
The robot transfers the wafers loaded in the loader into the loader/unloader chamber, respectively, and transfers the wafers cured in the one or more processor chambers into the loader/unloader chamber, and then the loader/unloader chamber transferring the wafer pre-aligned within the unloader into the unloader;
the wafer curing system further comprising one or more dummy wafer curing systems provided on a fourth side of the transfer chamber;
wherein each of the one or more dummy wafer curing systems includes a dummy loader/unloader, a dummy transfer chamber, a dummy processor chamber, and a dummy exhaust chamber.
Wafer Curing System. 삭제delete 제 11항에 있어서,
상기 프리 얼라이너는 진공 클러스터 통합 시스템을 포함한 구성을 가지며, 상기 웨이퍼를 그 사이즈에 무관하게 프리 얼라인시킬 수 있는 웨이퍼 경화 시스템. 12. The method of claim 11,
The pre-aligner has a configuration including a vacuum cluster integrated system, and a wafer curing system capable of pre-aligning the wafer regardless of its size. 제 8항 내지 제 11항 및 제 13항 중 어느 한 항에 있어서,
상기 웨이퍼는 상기 경화된 SOD 절연막의 상부를 보호하기 위해 상기 SOD 절연막 상에 형성된 산화막 또는 질화막을 구비하고,
상기 웨이퍼 경화 장치는 UV광을 조사하여 상기 산화막 또는 상기 질화막을 경화시키는
웨이퍼 경화 시스템.14. The method according to any one of claims 8 to 11 and 13,
The wafer includes an oxide film or a nitride film formed on the SOD insulating film to protect an upper portion of the cured SOD insulating film,
The wafer curing device irradiates UV light to cure the oxide film or the nitride film
Wafer Curing System. 삭제delete 제 8항 또는 제 11항에 있어서,
상기 하나 이상의 조사장치는 각각 엑시머 UV 조사장치로 구현되고, 상기 엑시머 UV 조사장치에 의해 조사되는 UV의 파장은 100 내지 352nm의 범위를 갖는 웨이퍼 경화 시스템.12. The method according to claim 8 or 11,
The at least one irradiator is each implemented as an excimer UV irradiator, and the wavelength of UV irradiated by the excimer UV irradiator is in the range of 100 to 352 nm. 제 8항 또는 제 11항에 있어서,
상기 웨이퍼 상에는 SOD 절연막 또는 SOH 절연막이 형성되고,
상기 SOD 절연막 재료로는 PHPS(Per Hydro Poly Silazane)가 사용되고, 상기 SOH 절연막의 재료로는 규소 및 탄소가 사용되며,
상기 하나 이상의 조사장치는 각각 172nm 파장의 UV광을 방출하여 조사하는 웨이퍼 경화 시스템.12. The method according to claim 8 or 11,
An SOD insulating film or an SOH insulating film is formed on the wafer,
PHPS (Per Hydro Poly Silazane) is used as the SOD insulating film material, and silicon and carbon are used as the SOH insulating film material,
The at least one irradiation device is a wafer curing system for irradiating by emitting UV light of a wavelength of 172nm, respectively. 제 8항 또는 제 11항에 있어서,
상기 조사된 UV광이 상기 프로세서 챔버 내의 산소(O2)와 반응하여 오존(O3) 및 활성 산소를 생성하고,
상기 생성된 활성 산소는 상기 웨이퍼의 상부 표면으로 침투하여 상기 웨이퍼 상에 형성된 상기 SOD 절연막 또는 상기 SOH 절연막을 경화시키는
웨이퍼 경화 시스템.12. The method according to claim 8 or 11,
The irradiated UV light reacts with oxygen (O 2 ) in the processor chamber to generate ozone (O 3 ) and active oxygen,
The generated active oxygen penetrates into the upper surface of the wafer to cure the SOD insulating film or the SOH insulating film formed on the wafer.
Wafer Curing System. 제 18항에 있어서,
상기 생성된 오존(O3)은 상기 상부 커버 내에 제공되는 공급관 및 상기 상부 커버와 상기 하나 이상의 조사장치 사이에 형성된 하나 이상의 슬릿을 통과하여 상기 프로세서 챔버 내로 공급되는 퍼지 가스에 의해 상기 프로세서 챔버의 외부로 배출되는 웨이퍼 경화 시스템.19. The method of claim 18,
The generated ozone (O 3 ) is passed through a supply pipe provided in the upper cover and one or more slits formed between the upper cover and the one or more irradiators to the outside of the processor chamber by a purge gas supplied into the processor chamber. Wafer curing system discharged into the furnace. 제 8항 또는 제 11항에 있어서,
상기 상부 커버 및 상기 하부 커버는 하나의 일체형 커버로 구현되는 웨이퍼 경화 시스템.12. The method according to claim 8 or 11,
The wafer curing system in which the upper cover and the lower cover are implemented as one integrated cover. 제 20항에 있어서,
상기 웨이퍼 경화 시스템은 상기 하부 커버의 상부 또는 상기 하나의 일체형 커버의 하부에 윈도우 글래스를 추가로 포함하는 웨이퍼 경화 시스템. 21. The method of claim 20,
The wafer curing system further comprises a window glass on an upper portion of the lower cover or a lower portion of the one integral cover.
KR1020190175983A 2018-12-28 2019-12-27 Wafer Curing Device and Wafer Curing System Having the Same KR102330986B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180171645 2018-12-28
KR1020180171645 2018-12-28

Publications (2)

Publication Number Publication Date
KR20200083309A KR20200083309A (en) 2020-07-08
KR102330986B1 true KR102330986B1 (en) 2021-11-25

Family

ID=71601012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175983A KR102330986B1 (en) 2018-12-28 2019-12-27 Wafer Curing Device and Wafer Curing System Having the Same

Country Status (1)

Country Link
KR (1) KR102330986B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129413A (en) * 2017-02-09 2018-08-16 ウシオ電機株式会社 Light irradiator and light irradiation device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090011937A (en) 2007-07-27 2009-02-02 주식회사 하이닉스반도체 Method for manufacturing semiconductor device
US20090075491A1 (en) * 2007-09-13 2009-03-19 Tokyo Electron Limited Method for curing a dielectric film
KR101108337B1 (en) * 2009-12-31 2012-01-25 주식회사 디엠에스 Apparatus for controlling temperature of electrostatic chuck comprising internal 2 stage refrigrants route
KR101921647B1 (en) * 2017-04-04 2018-11-26 주식회사 파인솔루션 electromotive cylinder type open and close device for top lid

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018129413A (en) * 2017-02-09 2018-08-16 ウシオ電機株式会社 Light irradiator and light irradiation device

Also Published As

Publication number Publication date
KR20200083309A (en) 2020-07-08

Similar Documents

Publication Publication Date Title
KR102484303B1 (en) Methods for wordline separation in 3d-nand devcies
US7396721B2 (en) Method of fabricating a semiconductor device
US6897149B2 (en) Method of producing electronic device material
KR101198107B1 (en) Amorphous carbon film, semiconductor device, film forming method, film forming apparatus and storage medium
US8211779B2 (en) Method for forming isolation layer in semiconductor device
US20070207590A1 (en) Manufacturing method of semiconductor device
WO2013065771A1 (en) Production method for semiconductor device, production device for semiconductor device, and storage medium
TWI392056B (en) Semiconductor device and method of manufacturing same
US20070281497A1 (en) Method to mitigate impact of uv and e-beam exposure on semiconductor device film properties by use of a bilayer film
JP2003045957A (en) Method of isolating elements of semiconductor device
US7955948B2 (en) Manufacturing method of semiconductor device
JP5166297B2 (en) Method for forming silicon oxide film, method for manufacturing semiconductor memory device, and computer-readable storage medium
JP2023504353A (en) Densification of dielectric films by oxygen radical assistance
US8101513B2 (en) Manufacture method for semiconductor device using damascene method
JP2003234402A (en) Method and apparatus for manufacturing semiconductor
US20100087041A1 (en) Semiconductor device fabrication method
KR102330986B1 (en) Wafer Curing Device and Wafer Curing System Having the Same
US7846795B2 (en) Bit line of a semiconductor device and method for fabricating the same
TWI402916B (en) Triple layer anti-reflective hard mask
JP4586626B2 (en) Etching method and semiconductor device manufacturing method
JP2001053072A (en) Deposition of o3-teos oxide film and deposition apparatus
KR101019699B1 (en) Method for forming dielectric layer of semiconductor device
KR19980042909A (en) Silicon oxide layer formation method
KR20050059822A (en) Method for forming conductive plug contact

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant