KR102328945B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102328945B1
KR102328945B1 KR1020150109044A KR20150109044A KR102328945B1 KR 102328945 B1 KR102328945 B1 KR 102328945B1 KR 1020150109044 A KR1020150109044 A KR 1020150109044A KR 20150109044 A KR20150109044 A KR 20150109044A KR 102328945 B1 KR102328945 B1 KR 102328945B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
barrier
electrode
Prior art date
Application number
KR1020150109044A
Other languages
Korean (ko)
Other versions
KR20170014955A (en
Inventor
조진현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150109044A priority Critical patent/KR102328945B1/en
Publication of KR20170014955A publication Critical patent/KR20170014955A/en
Application granted granted Critical
Publication of KR102328945B1 publication Critical patent/KR102328945B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Abstract

본 발명의 제1실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고, 상기 배리어는 GaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어지며, 상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함한다.
또한 본 발명의 제2실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고, 상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어진다.A display device according to a first embodiment of the present invention includes an active layer having multiple quantum wells formed by alternating stacking of barriers and quantum wells, wherein the barrier is made of GaN, and the quantum wells are The well is made of InGaN, and the active layer includes a delta doped layer formed over at least a portion of the barrier.
In addition, the display device according to the second embodiment of the present invention includes an active layer having multiple quantum wells formed by alternately stacking barriers and quantum wells, wherein the barrier is made of AlGaN or AlInGaN, and the quantum wells include It is made of InGaN.

Description

디스플레이 장치{DISPLAY DEVICE}display device {DISPLAY DEVICE}

본 발명은 향상된 광효율을 갖는 발광 다이오드와 상기 발광 다이오드를 갖는 디스플레이 장치에 관한 것이다.The present invention relates to a light emitting diode having improved light efficiency and a display device having the light emitting diode.

최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.Recently, in the field of display technology, display devices having excellent characteristics, such as thin and flexible, have been developed. In contrast, currently commercialized main displays are represented by LCD (Liguid Crystal Display) and AMOLED (Active Matrix Organic Light Emitting Diodes).

그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블 디스플레이의 구현이 어렵다는 문제점이 존재한다. 또한 AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.However, in the case of LCD, there are problems in that it is difficult to implement a flexible display and a slow response time. In addition, AMOLED has short lifespan, poor mass production yield, and weak flexibility.

한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.On the other hand, a light emitting diode (Light Emitting Diode: LED) is a well-known semiconductor light emitting device that converts electric current into light. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method for solving the above problems by implementing a flexible display using the semiconductor light emitting device may be proposed.

상기 발광 다이오드를 이용한 디스플레이는 상기 발광 다이오드의 광효율을 향상시켜야 한다는 필요성이 존재할 수 있다. 따라서, 본 발명에서는 이러한 필요성을 충족시키는 메커니즘에 대하여 제시한다.In a display using the light emitting diode, there may be a need to improve the light efficiency of the light emitting diode. Therefore, the present invention proposes a mechanism that satisfies this need.

본 발명의 일 목적은 발광 다이오드의 광효율(photon efficiency)을 향상시킬 수 있는 활성층의 구조와 상기 발광 다이오드를 갖는 디스플레이 장치를 제공하기 위한 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a structure of an active layer capable of improving photon efficiency of a light emitting diode and a display device having the light emitting diode.

다중양자우물에서는 분극 효과(또는 편극 효과, polarization effect)가 발생할 수 있는데, 분극 효과는 발광 다이오드의 광효율을 저하시키는 원인이다. 본 발명은 분극 효과의 발생을 억제하여 발광 다이오드의 광효율을 향상시킬 수 있는 구조를 제공하기 위한 것이다.A polarization effect (or polarization effect) may occur in a multi-quantum well, which is a cause of lowering the light efficiency of a light emitting diode. An object of the present invention is to provide a structure capable of improving the light efficiency of a light emitting diode by suppressing the occurrence of a polarization effect.

이와 같은 본 발명의 일 목적을 달성하기 위하여 본 발명의 제1실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고, 상기 배리어는 GaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어지며, 상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함한다.In order to achieve the above object of the present invention, the display device according to the first embodiment of the present invention includes an active layer having multiple quantum wells formed by alternating stacking of barriers and quantum wells, and , the barrier is made of GaN, the quantum well is made of InGaN, and the active layer includes a delta doped layer formed on at least a portion of the barrier.

본 발명과 관련한 일 예에 따르면, 상기 델타 도핑된 레이어는 실리콘(Si) 도핑에 의해 형성될 수 있다.According to an example related to the present invention, the delta-doped layer may be formed by silicon (Si) doping.

상기 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2일 수 있다.The doping level of the silicon doping may be 1×10 11 to 1×10 13 cm −2 .

본 발명과 관련한 다른 일 예에 따르면, 상기 델타 도핑된 레이어는 저마늄(Ge) 도핑에 의해 형성될 수 있다.According to another example related to the present invention, the delta-doped layer may be formed by germanium (Ge) doping.

상기 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2일 수 있다.A doping level of the germanium doping may be 1×10 10 to 1×10 13 cm −2 .

본 발명과 관련한 다른 일 예에 따르면, 상기 델타 도핑된 레이어는 두 양자우물의 사이에 형성되고, 상기 두 양자우물 중 어느 하나에 다른 하나보다 가깝게 배치될 수 있다.According to another example related to the present invention, the delta-doped layer may be formed between two quantum wells and disposed closer to one of the two quantum wells than the other.

또한 상기한 과제를 실현하기 위하여 본 발명은 제2실시예의 디스플레이 장치를 개시한다. 제2실시예의 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고, 상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어질 수 있다.Further, in order to realize the above object, the present invention discloses a display device according to a second embodiment. The display device of the second embodiment may include an active layer having multiple quantum wells formed by alternately stacking barriers and quantum wells, the barrier may be made of AlGaN or AlInGaN, and the quantum wells may be made of InGaN.

본 발명과 관련한 일 예에 따르면, 상기 배리어의 두께는 1.5~4㎚일 수 있다.According to an example related to the present invention, the thickness of the barrier may be 1.5 to 4 nm.

본 발명과 관련한 다른 일 예에 따르면, 상기 배리어는 AlGaN으로 이루어지고, 상기 배리어에 포함된 알루미늄(Al)의 조성비는 25~30원자%일 수 있다.According to another example related to the present invention, the barrier may be made of AlGaN, and the composition ratio of aluminum (Al) included in the barrier may be 25 to 30 atomic %.

본 발명과 관련한 다른 일 예에 따르면, 상기 배리어는 AlInGaN으로 이루어지고, 상기 배리어에 포함된 알루미늄(Al)과 인듐(In)의 조성비의 합은 30원자% 이하이고, 상기 인듐의 조성비는 5원자% 이하이며, 상기 알루미늄의 조성비는 25원자% 이상일 수 있다.According to another example related to the present invention, the barrier is made of AlInGaN, the sum of the composition ratio of aluminum (Al) and indium (In) included in the barrier is 30 atomic% or less, and the composition ratio of indium is 5 atoms % or less, and the composition ratio of the aluminum may be 25 atomic% or more.

상기와 같은 본 발명의 제1실시예에 의하면, 델타 도핑된 레이어가 다중양자우물의 분극의 발생을 억제한다. 제1실시예의 다중양자우물은 GaN으로 이루어지는 배리어와 InGaN으로 이루어지는 양자우물의 교번적인 적층에 의해 형성되는데, 델타 도핑된 레이어가 분극의 발생을 억제하여 전자-홀 페어(electron-hole pair)를 증가시키고, 캐리어 오버플로우(이송자 범람 또는 운반자 범람, carrier overflow)와 이로 인한 누설 전류 레벨(leakage current level)을 감소시켜 궁극적으로 발광 다이오드의 광효율을 증가시킨다.According to the first embodiment of the present invention as described above, the delta-doped layer suppresses the occurrence of polarization of the multi-quantum well. The multiple quantum well of the first embodiment is formed by alternately stacking a barrier made of GaN and a quantum well made of InGaN, and the delta-doped layer suppresses the occurrence of polarization and increases the electron-hole pair. and reduce the carrier overflow (carrier overflow or carrier overflow) and the resulting leakage current level, ultimately increasing the light efficiency of the light emitting diode.

또한 본 발명의 제2실시예에 의하면 AlGaN 또는 AlInGaN으로 이루어지는 배리어에 2차원전자가스(Two-Dimensional Election Gas; 2-DEG)가 형성된다. 2차원전자가스는 제1실시예의 델타 도핑된 레이어와 마찬가지로 분극의 발생을 억제하여 궁극적으로 발광 다이오드의 광효율을 증가시킬 수 있다.In addition, according to the second embodiment of the present invention, a two-dimensional electron gas (2-DEG) is formed in the barrier made of AlGaN or AlInGaN. Like the delta-doped layer of the first embodiment, the two-dimensional electron gas suppresses the occurrence of polarization, thereby ultimately increasing the light efficiency of the light emitting diode.

도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자의 적층 구조를 도시한 개념도다.
도 11은 빛이 발생하는 원리를 이론적으로 설명하기 위한 다중양자우물의 개념도다.
도 12는 분극을 설명하기 위한 다중양자우물의 개념도와 에너지 다이어그램이다.
도 13a 내지 도 13e는 제1실시예의 다중양자우물을 보인 개념도다.
도 14 및 도 15는 제2실시예의 다중양자우물을 보인 개념도다.1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
FIG. 2 is a partially enlarged view of part A of FIG. 1 , and FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2 .
4 is a conceptual diagram illustrating the flip-chip type semiconductor light emitting device of FIG. 3 .
5A to 5C are conceptual views illustrating various forms of implementing colors in relation to a flip-chip type semiconductor light emitting device.
6 is a cross-sectional view illustrating a method of manufacturing a display device using a semiconductor light emitting device of the present invention.
7 is a perspective view illustrating another embodiment of a display device using the semiconductor light emitting device of the present invention.
FIG. 8 is a cross-sectional view taken along line DD of FIG. 7 ;
9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8 .
10 is a conceptual diagram illustrating a stacked structure of a semiconductor light emitting device.
11 is a conceptual diagram of a multi-quantum well for theoretically explaining the principle of light generation.
12 is a conceptual diagram and energy diagram of a multi-quantum well for explaining polarization.
13A to 13E are conceptual views illustrating a multi-quantum well according to the first embodiment.
14 and 15 are conceptual views showing a multi-quantum well according to the second embodiment.

이하, 본 발명에 관련된 디스플레이 장치에 대하여 도면을 참조하여 보다 상세하게 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일, 유사한 구성에 대해서는 동일, 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다. 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Hereinafter, a display device according to the present invention will be described in more detail with reference to the drawings. In the present specification, the same and similar reference numerals are assigned to the same and similar components even in different embodiments, and the description is replaced with the first description. As used herein, the singular expression includes the plural expression unless the context clearly dictates otherwise.

또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.It is also understood that when an element, such as a layer, region, or substrate, is referred to as being “on” another component, it may be directly on the other element or intervening elements in between. There will be.

본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.The display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, and the like. However, it will be readily apparent to those skilled in the art that the configuration according to the embodiment described in this specification may be applied to a display capable device even in a new product form to be developed later.

도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.

도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다. As illustrated, information processed by the control unit of the display apparatus 100 may be displayed using a flexible display.

플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.The flexible display includes a display that can be bent, bent, twisted, folded, or rolled by an external force. For example, the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, folded, or rolled like paper while maintaining the display characteristics of a conventional flat panel display.

상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.In a state in which the flexible display is not bent (eg, a state having an infinite radius of curvature, hereinafter referred to as a first state), the display area of the flexible display becomes a flat surface. In a state bent by an external force in the first state (eg, a state having a finite radius of curvature, hereinafter referred to as a second state), the display area may be a curved surface. As shown, the information displayed in the second state may be visual information output on the curved surface. Such visual information is implemented by independently controlling the light emission of sub-pixels arranged in a matrix form. The unit pixel means a minimum unit for realizing one color.

상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.The unit pixel of the flexible display may be implemented by a semiconductor light emitting device. In the present invention, a light emitting diode (LED) is exemplified as a type of a semiconductor light emitting device that converts current into light. The light emitting diode is formed to have a small size, so that it can serve as a unit pixel even in the second state.

이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.Hereinafter, a flexible display implemented using the light emitting diode will be described in more detail with reference to the drawings.

도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.2 is a partially enlarged view of part A of FIG. 1, FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2, and FIG. 4 is a conceptual diagram illustrating the flip-chip type semiconductor light emitting device of FIG. 3A, 5A to 5C are conceptual views illustrating various forms of implementing colors in relation to a flip-chip type semiconductor light emitting device.

도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.Referring to FIGS. 2, 3A and 3B , the display device 100 using a passive matrix (PM) type semiconductor light emitting device is exemplified as the display device 100 using a semiconductor light emitting device. However, the examples described below are also applicable to an active matrix (AM) type semiconductor light emitting device.

상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.The display device 100 includes a substrate 110 , a first electrode 120 , a conductive adhesive layer 130 , a second electrode 140 , and a plurality of semiconductor light emitting devices 150 .

기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.The substrate 110 may be a flexible substrate. For example, to implement a flexible display device, the substrate 110 may include glass or polyimide (PI). In addition, any material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) may be used as long as it has insulating properties and is flexible. Also, the substrate 110 may be made of either a transparent material or an opaque material.

상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.The substrate 110 may be a wiring substrate on which the first electrode 120 is disposed, and thus the first electrode 120 may be located on the substrate 110 .

도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.As shown, the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is positioned, and the auxiliary electrode 170 may be positioned on the insulating layer 160 . In this case, a state in which the insulating layer 160 is laminated on the substrate 110 may be a single wiring board. More specifically, the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI, Polyimide), PET, or PEN, and is integrally formed with the substrate 110 to form a single substrate.

보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.The auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150 , is located on the insulating layer 160 , and is disposed to correspond to the position of the first electrode 120 . For example, the auxiliary electrode 170 may have a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating the insulating layer 160 . The electrode hole 171 may be formed by filling the via hole with a conductive material.

본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.Referring to the drawings, the conductive adhesive layer 130 is formed on one surface of the insulating layer 160 , but the present invention is not limited thereto. For example, a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130 , or the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 . is also possible In a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 , the conductive adhesive layer 130 may serve as an insulating layer.

상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.The conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a material having conductivity and a material having adhesiveness may be mixed in the conductive adhesive layer 130 . In addition, the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.

이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).For this example, the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like. The conductive adhesive layer 130 may be configured as a layer that allows electrical interconnection in the Z direction penetrating through the thickness, but has electrical insulation in the horizontal X-Y direction. Accordingly, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a 'conductive adhesive layer').

상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.The anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion has conductivity by the anisotropic conductive medium. Hereinafter, it will be described that heat and pressure are applied to the anisotropic conductive film, but other methods are also possible in order for the anisotropic conductive film to have partial conductivity. In this method, for example, only one of the heat and pressure may be applied or UV curing may be performed.

또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.In addition, the anisotropic conductive medium may be, for example, conductive balls or conductive particles. As shown, in this example, the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion has conductivity by the conductive balls. The anisotropic conductive film may be in a state in which the core of the conductive material contains a plurality of particles covered by an insulating film made of a polymer material. . At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film. As a more specific example, heat and pressure are applied to the anisotropic conductive film as a whole, and electrical connection in the Z-axis direction is partially formed by the height difference of the counterpart adhered by the anisotropic conductive film.

다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.As another example, the anisotropic conductive film may be in a state in which an insulating core contains a plurality of particles coated with a conductive material. In this case, the conductive material is deformed (pressed) in the portion to which heat and pressure are applied, so that it has conductivity in the thickness direction of the film. As another example, a form in which the conductive material penetrates the insulating base member in the Z-axis direction to have conductivity in the thickness direction of the film is also possible. In this case, the conductive material may have a pointed end.

도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.As shown, the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of the insulating base member. More specifically, the insulating base member is formed of a material having an adhesive property, and the conductive balls are intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive balls. It has conductivity in the vertical direction.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.However, the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or is composed of a plurality of layers and conductive balls are arranged on one layer (double- ACF) are all possible.

이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.The anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which a conductive ball is mixed with an insulating and adhesive base material. Also, a solution containing conductive particles may be a solution containing conductive particles or nano particles.

다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.Referring back to the drawing, the second electrode 140 is spaced apart from the auxiliary electrode 170 and is positioned on the insulating layer 160 . That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 in which the auxiliary electrode 170 and the second electrode 140 are located.

절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다. After the conductive adhesive layer 130 is formed in the state where the auxiliary electrode 170 and the second electrode 140 are positioned on the insulating layer 160 , the semiconductor light emitting device 150 is connected in a flip-chip form by applying heat and pressure. In this case, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140 .

도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.Referring to FIG. 4 , the semiconductor light emitting device may be a flip chip type light emitting device.

예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다. For example, the semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155 , an active layer ( It includes an n-type semiconductor layer 153 formed on the 154 , and an n-type electrode 152 spaced apart from the p-type electrode 156 in the horizontal direction on the n-type semiconductor layer 153 . In this case, the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 and the conductive adhesive layer 130 , and the n-type electrode 152 may be electrically connected to the second electrode 140 .

다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.Referring back to FIGS. 2 , 3A and 3B , the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150 . For example, p-type electrodes of left and right semiconductor light emitting devices with respect to the auxiliary electrode may be electrically connected to one auxiliary electrode.

보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.More specifically, the semiconductor light emitting device 150 is press-fitted into the conductive adhesive layer 130 by heat and pressure, and through this, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 . Only a portion and a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and there is no press-fitting of the semiconductor light emitting device in the remaining portion, so that the semiconductor light emitting device does not have conductivity. As described above, the conductive adhesive layer 130 not only interconnects the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 , but also forms an electrical connection.

또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다. In addition, the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and the phosphor layer 180 is formed on the light emitting device array.

발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.The light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values. Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120 . For example, there may be a plurality of first electrodes 120 , the semiconductor light emitting devices may be arranged in, for example, several columns, and the semiconductor light emitting devices in each column may be electrically connected to any one of the plurality of first electrodes.

또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.In addition, since the semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. In addition, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.

도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. As illustrated, a barrier rib 190 may be formed between the semiconductor light emitting devices 150 . In this case, the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130 . For example, by inserting the semiconductor light emitting device 150 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.

또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.In addition, when the base member of the anisotropic conductive film is black, the barrier rib 190 may have reflective properties and increase contrast even without a separate black insulator.

다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.As another example, a reflective barrier rib may be separately provided as the barrier rib 190 . In this case, the barrier rib 190 may include a black or white insulator depending on the purpose of the display device. When the barrier ribs made of a white insulator are used, reflectivity may be increased, and when the barrier ribs made of a black insulator are used, it is possible to have reflective properties and increase contrast.

형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다. The phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150 . For example, the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and the phosphor layer 180 functions to convert the blue (B) light into a color of a unit pixel. The phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting an individual pixel.

즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.That is, a red phosphor 181 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 151 at a position forming a unit pixel of red color, and a position constituting a unit pixel of green color In , a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 151 . In addition, only the blue semiconductor light emitting device 151 may be used alone in the portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel. More specifically, a phosphor of one color may be stacked along each line of the first electrode 120 . Accordingly, one line in the first electrode 120 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 140 , thereby realizing a unit pixel.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.However, the present invention is not necessarily limited thereto, and instead of the phosphor, the semiconductor light emitting device 150 and the quantum dot (QD) are combined to implement unit pixels of red (R), green (G), and blue (B). have.

또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다. In addition, a black matrix 191 may be disposed between each of the phosphor layers to improve contrast. That is, the black matrix 191 may improve contrast of light and dark.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.

도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.Referring to FIG. 5A , each semiconductor light emitting device 150 mainly uses gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to emit a variety of light including blue light. It can be implemented as a device.

이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.In this case, the semiconductor light emitting device 150 may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively. For example, red, green, and blue semiconductor light emitting devices R, G, and B are alternately disposed, and unit pixels of red, green, and blue are formed by the red, green, and blue semiconductor light emitting devices. The pixels form one pixel, through which a full-color display can be realized.

도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.Referring to FIG. 5B , the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device. In this case, a red phosphor layer 181 , a green phosphor layer 182 , and a blue phosphor layer 183 may be provided on the white light emitting device W to form a unit pixel. In addition, a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.

도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.Referring to FIG. 5C , a structure in which a red phosphor layer 181 , a green phosphor layer 182 , and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible. In this way, the semiconductor light emitting device can be used in the entire region not only for visible light but also for ultraviolet (UV) light, and can be extended to the form of a semiconductor light emitting device in which ultraviolet (UV) can be used as an excitation source of the upper phosphor. .

본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.Referring back to this example, the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size. The size of the individual semiconductor light emitting device 150 may have a side length of 80 μm or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80㎛ or less.

또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.In addition, even when a square semiconductor light emitting device 150 having a side length of 10 μm is used as a unit pixel, sufficient brightness to form a display device appears. Accordingly, for example, when the unit pixel is a rectangular pixel having one side of 600 μm and the other side of 300 μm, the distance between the semiconductor light emitting devices is relatively large. Accordingly, in this case, it is possible to implement a flexible display device having HD image quality.

상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.The display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6 .

도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.6 is a cross-sectional view illustrating a method of manufacturing a display device using a semiconductor light emitting device of the present invention.

본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다. Referring to this figure, first, the conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned. An insulating layer 160 is laminated on the first substrate 110 to form one substrate (or wiring board), and the wiring substrate includes a first electrode 120 , an auxiliary electrode 170 , and a second electrode 140 . this is placed In this case, the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction. In addition, in order to implement a flexible display device, the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).

상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.The conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, the anisotropic conductive film may be applied to the substrate on which the insulating layer 160 is located.

다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.Next, the second substrate 112 corresponding to the positions of the auxiliary electrode 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting devices 150 constituting individual pixels are located is formed with the semiconductor light emitting device 150 . ) is disposed to face the auxiliary electrode 170 and the second electrode 140 .

이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.In this case, the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a sapphire substrate or a silicon substrate.

상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.When the semiconductor light emitting device is formed in a wafer unit, the semiconductor light emitting device can be effectively used in a display device by having an interval and a size that can form a display device.

그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.Then, the wiring board and the second board 112 are thermocompression-bonded. For example, the wiring substrate and the second substrate 112 may be thermocompression-bonded by applying an ACF press head. The wiring substrate and the second substrate 112 are bonded by the thermocompression bonding. Due to the properties of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, and through this, the electrodes and the semiconductor light emitting. The device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and through this, a barrier rib may be formed between the semiconductor light emitting devices 150 .

그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.Then, the second substrate 112 is removed. For example, the second substrate 112 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method.

마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다. Finally, the second substrate 112 is removed to expose the semiconductor light emitting devices 150 to the outside. If necessary, a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is coupled.

또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.In addition, the method may further include forming a phosphor layer on one surface of the semiconductor light emitting device 150 . For example, the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red phosphor or a green phosphor for converting the blue (B) light into the color of the unit pixel is the blue semiconductor light emitting device. A layer may be formed on one surface of the device.

이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.The manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified in various forms. As an example, a vertical semiconductor light emitting device may also be applied to the display device described above. Hereinafter, a vertical structure will be described with reference to FIGS. 5 and 6 .

또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다. In addition, in the modification or embodiment described below, the same or similar reference numerals are assigned to the same or similar components as in the previous example, and the description is replaced with the first description.

도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention, FIG. 8 is a cross-sectional view taken along line DD of FIG. 7 , and FIG. 9 is a conceptual view showing the vertical semiconductor light emitting device of FIG. 8 am.

본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.Referring to the drawings, the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.

상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.The display device includes a substrate 210 , a first electrode 220 , a conductive adhesive layer 230 , a second electrode 240 , and a plurality of semiconductor light emitting devices 250 .

기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.The substrate 210 is a wiring substrate on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device. In addition, any material that has insulating properties and is flexible may be used.

제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.The first electrode 220 is positioned on the substrate 210 and may be formed as a bar-shaped electrode long in one direction. The first electrode 220 may serve as a data electrode.

전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.The conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is positioned. Like a display device to which a flip chip type light emitting element is applied, the conductive adhesive layer 230 is an anisotropic conductive film (ACF), an anisotropic conductive paste, and a solution containing conductive particles. ), and so on. However, in this embodiment as well, a case in which the conductive adhesive layer 230 is implemented by an anisotropic conductive film is exemplified.

기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.After the anisotropic conductive film is positioned on the substrate 210 in a state where the first electrode 220 is positioned, when the semiconductor light emitting device 250 is connected by applying heat and pressure, the semiconductor light emitting device 250 becomes the first It is electrically connected to the electrode 220 . In this case, the semiconductor light emitting device 250 is preferably disposed on the first electrode 220 .

상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.The electrical connection is created because, as described above, the anisotropic conductive film has conductivity in the thickness direction when heat and pressure are applied in part. Accordingly, the anisotropic conductive film is divided into a conductive portion 231 and a non-conductive portion 232 in the thickness direction.

또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.In addition, since the anisotropic conductive film contains an adhesive component, the conductive adhesive layer 230 implements not only electrical connection but also mechanical bonding between the semiconductor light emitting device 250 and the first electrode 220 .

이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.As described above, the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230 and constitutes individual pixels in the display device through this. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. The size of the individual semiconductor light emitting device 250 may have a side length of 80 μm or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80㎛ or less.

상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.The semiconductor light emitting device 250 may have a vertical structure.

수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.A plurality of second electrodes 240 disposed in a direction crossing the longitudinal direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250 are positioned between the vertical semiconductor light emitting devices.

도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.Referring to FIG. 9 , the vertical semiconductor light emitting device includes a p-type electrode 256 , a p-type semiconductor layer 255 formed on the p-type electrode 256 , and an active layer 254 formed on the p-type semiconductor layer 255 . ), an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 formed on the n-type semiconductor layer 253 . In this case, the lower p-type electrode 256 may be electrically connected to the first electrode 220 and the conductive adhesive layer 230 , and the upper n-type electrode 252 may be a second electrode 240 to be described later. ) can be electrically connected to. The vertical semiconductor light emitting device 250 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.

다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.Referring back to FIG. 8 , a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250 . For example, the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided. can be In this case, the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.

즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.That is, a red phosphor 281 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 251 at a position constituting a unit pixel of red color, and a position constituting a unit pixel of green color In , a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 251 . In addition, only the blue semiconductor light emitting device 251 may be used alone in the portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not necessarily limited thereto, and as described above in a display device to which a flip chip type light emitting device is applied, other structures for realizing blue, red, and green may be applied.

다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다. Referring back to this embodiment, the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250 . For example, the semiconductor light emitting devices 250 may be arranged in a plurality of columns, and the second electrode 240 may be located between the columns of the semiconductor light emitting devices 250 .

개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다. Since the distance between the semiconductor light emitting devices 250 constituting individual pixels is sufficiently large, the second electrode 240 may be positioned between the semiconductor light emitting devices 250 .

제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.The second electrode 240 may be formed as a bar-shaped electrode long in one direction, and may be disposed in a direction perpendicular to the first electrode.

또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.Also, the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected to each other by a connection electrode protruding from the second electrode 240 . More specifically, the connection electrode may be an n-type electrode of the semiconductor light emitting device 250 . For example, the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.

도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.As illustrated, the second electrode 240 may be positioned on the conductive adhesive layer 230 . In some cases, a transparent insulating layer (not shown) including silicon oxide (SiOx) may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed. When the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer. In addition, the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.

만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.If a transparent electrode such as indium tin oxide (ITO) is used to position the second electrode 240 on the semiconductor light emitting device 250 , the ITO material has a problem of poor adhesion to the n-type semiconductor layer. have. Accordingly, the present invention has the advantage of not using a transparent electrode such as ITO by locating the second electrode 240 between the semiconductor light emitting devices 250 . Therefore, it is possible to improve light extraction efficiency by using a conductive material having good adhesion to the n-type semiconductor layer as a horizontal electrode without being constrained by selection of a transparent material.

도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. As illustrated, a barrier rib 290 may be positioned between the semiconductor light emitting devices 250 . That is, a barrier rib 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230 . For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.

또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.In addition, when the base member of the anisotropic conductive film is black, the barrier rib 290 may have reflective properties and increase contrast even without a separate black insulator.

다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.As another example, as the barrier rib 190 , a reflective barrier rib may be separately provided. The barrier rib 290 may include a black or white insulator depending on the purpose of the display device.

만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.If the second electrode 240 is directly positioned on the conductive adhesive layer 230 between the semiconductor light emitting devices 250 , the barrier rib 290 is formed between the vertical semiconductor light emitting device 250 and the second electrode 240 . can be located between Accordingly, individual unit pixels can be configured even with a small size by using the semiconductor light emitting device 250 , and the distance between the semiconductor light emitting devices 250 is relatively large enough to connect the second electrode 240 to the semiconductor light emitting device 250 . ), and there is an effect of realizing a flexible display device having HD picture quality.

또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다. Also, as illustrated, a black matrix 291 may be disposed between each phosphor in order to improve a contrast ratio. That is, the black matrix 291 may improve contrast of light and dark.

상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.As described above, the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230 and constitutes individual pixels in the display device through this. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. Accordingly, a full-color display in which unit pixels of red (R), green (G), and blue (B) constitute one pixel may be implemented by the semiconductor light emitting device.

이하에서는 반도체 발광 소자의 적층 구조와 다중양자우물에 대하여 설명한다.Hereinafter, a stacked structure of a semiconductor light emitting device and a multi-quantum well will be described.

도 10은 반도체 발광 소자의 적층 구조를 도시한 개념도다.10 is a conceptual diagram illustrating a stacked structure of a semiconductor light emitting device.

기판(1059) 상에 버퍼 배리어층(1058)이 형성되고, 버퍼 배리어층(1058) 상에 반도체 발광 소자가 형성된다.A buffer barrier layer 1058 is formed on the substrate 1059 , and a semiconductor light emitting device is formed on the buffer barrier layer 1058 .

기판(1059)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC), 또는 갈륨나이트라이드(GaN)으로 이루어질 수 있다.The substrate 1059 may be formed of silicon (Si), sapphire (Al2O3), silicon carbide (SiC), or gallium nitride (GaN).

버퍼 배리어층(1058)은 GaN 핵생성층, GaN 핵생성층 상에 형성된 진성 GaN 층(i-GaN)을 포함한다.The buffer barrier layer 1058 includes a GaN nucleation layer and an intrinsic GaN layer (i-GaN) formed on the GaN nucleation layer.

반도체 발광 소자는 버퍼 배리어층(1058) 상에 형성된 n형 반도체층(1053), n형 반도체층(1053) 상에 형성된 초격자 층(1057), 초격자 층(1057) 상에 형성되는 활성층(1054) 및 상기 활성층(1054) 상에 형성되는 p형 반도체 층(1055)을 포함한다.The semiconductor light emitting device includes an n-type semiconductor layer 1053 formed on the buffer barrier layer 1058, a superlattice layer 1057 formed on the n-type semiconductor layer 1053, and an active layer formed on the superlattice layer 1057 ( 1054 ) and a p-type semiconductor layer 1055 formed on the active layer 1054 .

활성층(1054)을 확대하여 도시한 도 10의 우측을 참조하면, 활성층(1054)은 배리어(1054a1)와 양자우물(1054a2)의 교번적인 적층에 의해 형성되는 다중양자우물(1054a)(Multiple Quantum Wells; MQWs)을 포함한다. 교번적인 적층이란 양자우물(1054a2) 위에 배리어(1054a1)가 형성되고, 배리어(1054a1) 위에 양자우물(1054a2)이 형성되는 구조가 반복되어 배리어(1054a1)와 양자우물(1054a2)이 서로 번갈아가며 적층되는 것을 의미한다. 이와 같이 복수의 배리어(1054a1) 사이에 복수의 양자우물(1054a2)이 배치되는 구조를 다중양자우물(1054a)이라 하며, 단일양자우물과 구분되는 개념이다.Referring to the right side of FIG. 10 showing an enlarged view of the active layer 1054, the active layer 1054 is a multiple quantum well 1054a formed by alternating stacking of a barrier 1054a1 and a quantum well 1054a2 (Multiple Quantum Wells). ; MQWs). The alternating stacking refers to a structure in which a barrier 1054a1 is formed on the quantum well 1054a2 and a quantum well 1054a2 is formed on the barrier 1054a1 is repeated so that the barrier 1054a1 and the quantum well 1054a2 are alternately stacked with each other. means to be As described above, a structure in which a plurality of quantum wells 1054a2 are disposed between a plurality of barriers 1054a1 is referred to as a multiple quantum well 1054a, and is a concept distinct from a single quantum well.

다중양자우물(1054a)의 배리어(1054a1)는 갈륨나이트라이드(GaN)으로 이루어진다. 일반적으로 각 배리어(1054a1)는 10㎚ 이하의 두께를 갖는다.The barrier 1054a1 of the multiple quantum well 1054a is made of gallium nitride (GaN). Typically each barrier 1054a1 has a thickness of 10 nm or less.

또한 다중양자우물(1054a)의 양자우물(1054a2)은 인듐갈륨나이트라이드(InGaN)로 이루어진다. 일반적으로 각 양자우물(1054a2)은 3㎚ 이하의 두께를 갖는다. 양자우물(1054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.In addition, the quantum well 1054a2 of the multiple quantum well 1054a is made of indium gallium nitride (InGaN). In general, each quantum well 1054a2 has a thickness of 3 nm or less. The composition ratio of the quantum well 1054a2 may have up to 45 atomic % of indium.

다중양자우물(1054a)을 갖는 활성층(1054)에서는 발광 재결합(Radiative Recombination)에 의해 빛이 발생한다. 이하에서는 도 11과 도 12를 참조하여 다중양자우물(1054a)에서 빛이 발생하는 원리와 분극에 의해 광효율 저하에 대하여 설명한다.In the active layer 1054 having the multi-quantum well 1054a, light is generated by radiative recombination. Hereinafter, with reference to FIGS. 11 and 12 , the principle of light generation in the multi-quantum well 1054a and the decrease in light efficiency due to polarization will be described.

도 11은 빛이 발생하는 원리를 이론적으로 설명하기 위한 다중양자우물(1054a)의 개념도다.11 is a conceptual diagram of a multi-quantum well 1054a for theoretically explaining the principle of light generation.

도 11에 도시된 화살표는 전자의 흐름(전류)를 의미한다. 양자우물(1054a2)이란 이론적으로 전자가 빠져 들어가기 쉬운 구조를 가리킨다. 전자가 양자우물(1054a2)에 빠져 홀(hole)과 결합되어 전자-홀 페어(electron-hole pair)가 형성되는 것을 발광 재결합이라고 하며, 발광 재결합 과정에서 여분의 에너지(hν)가 빛으로 방출된다.The arrows shown in FIG. 11 mean the flow of electrons (current). The quantum well 1054a2 theoretically refers to a structure through which electrons easily enter. When electrons fall into the quantum well 1054a2 and combine with a hole to form an electron-hole pair, it is called luminescent recombination, and extra energy (hν) is emitted as light during the luminescent recombination process. .

다만, 모든 전자가 우물에 빠져 홀과 결합되는 것은 아니고, 일부 전자는 양자우물(1054a2)에 빠지지 않고 그대로 다중양자우물(1054a)을 지나간다. 따라서 전자는 다중양자우물(1054a)에 빠지는 전자(1)와 다중양자우물(1054a)을 지나가는 전자(2)로 구분할 수 있다.However, not all electrons fall into the well and are combined with the holes, and some electrons pass through the multiple quantum well 1054a without falling into the quantum well 1054a2. Accordingly, electrons can be divided into electrons 1 that fall into the multi-quantum well 1054a and electrons 2 that pass through the multi-quantum well 1054a.

발광 다이오드의 광효율(photon efficiency)은 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)와 다중양자우물(1054a)을 지나가는 전자(2)의 비율에 따라 결정될 수 있다. 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)가 다중양자우물(1054a)을 지나가는 전자(2)에 비해 많으면 많을수록 발광 다이오드의 광효율은 높아진다. 반대로 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)가 다중양자우물(1054a)을 지나가는 전자(2)에 비해 적으면 적을수록 발광 다이오드의 광효율은 낮아진다.The photon efficiency of the light emitting diode may be determined according to a ratio of electrons 1 passing through the multiple quantum well 1054a and combining with holes and electrons 2 passing through the multiple quantum well 1054a. The greater the number of electrons 1 that fall into the multiple quantum well 1054a and are combined with holes compared to the number of electrons 2 that pass through the multiple quantum well 1054a, the higher the light efficiency of the light emitting diode. Conversely, as the number of electrons 1 falling into the multiple quantum well 1054a and coupled to the holes is smaller than the electrons 2 passing through the multiple quantum well 1054a, the light efficiency of the light emitting diode decreases.

홀과 결합되는 전자의 양을 늘리기 위해 다중양자우물(1054a)에 더욱 많은 캐리어(carrier)를 주입하게 되면, 높은 전류 밀도에 의해 캐리어 오버플로우(이송자 범람 또는 운반자 범람)가 야기된다. 캐리어 오버플로우는 손실을 의미한다. 또한 캐리어 오버플로우에 의해 누설 전류 레벨(leakage current level)이 증가하게 된다. 다중양자우물(1054a)을 지나가는 전자(2)가 증가하는 것은 곧 누설 전류 레벨이 증가하는 것을 의미한다.If more carriers are injected into the multi-quantum well 1054a to increase the amount of electrons combined with holes, carrier overflow (carrier overflow or carrier overflow) is caused by high current density. Carrier overflow means loss. Also, a leakage current level increases due to carrier overflow. An increase in the number of electrons 2 passing through the multi-quantum well 1054a means that the leakage current level increases.

도 11에서 Ec는 전도대 최하위 에너지 준위를 의미하고, EFn은 페르미 준위를 의미한다. 이하에서는 도 12를 참조하여 발광 다이오드의 광효율 저하를 일으키는 분극 효과(polarization effect)에 대해 설명한다.In FIG. 11 , E c denotes the lowest energy level in the conduction band, and E Fn denotes the Fermi level. Hereinafter, a polarization effect causing a decrease in the light efficiency of the light emitting diode will be described with reference to FIG. 12 .

도 12는 분극을 설명하기 위한 다중양자우물(1054a)의 개념도와 에너지 다이어그램이다.12 is a conceptual diagram and energy diagram of a multi-quantum well 1054a for explaining polarization.

GaN으로 이루어진 배리어(1054a1)와 InGaN으로 이루어진 양자우물(1054a2)의 교번적인 적층에 의해 형성되는 다중양자우물(1054a)에서는 분극이 발생한다. GaN의 결정 구조는 완전한 정대칭을 갖지 못하고, 살짝 틀어진(tilt) 모양을 갖는다. GaN에 추가된 In은 GaN이 완전한 정대칭을 갖는 것을 더욱 어렵게 만든다. 이에 따라 다중양자우물(1054a)에서는 분극이 발생하게 된다.Polarization occurs in the multiple quantum well 1054a formed by alternately stacking the barrier 1054a1 made of GaN and the quantum well 1054a2 made of InGaN. The crystal structure of GaN does not have perfect symmetry and has a slightly tilted shape. The added In to GaN makes it more difficult for GaN to have perfect symmetry. Accordingly, polarization occurs in the multiple quantum well 1054a.

분극은 재료가 갖는 고유의 특성과 유기변형의 합으로 표시된다. 도 12에서 Psp(Spontaneous Polarization)는 재료(material)가 가지고 고유(intrinsic)의 특성을 의미한다. Ppz(Piezoelectric Polarization)은 유기변형(induced strain)을 의미한다. 전체 분극(Net polarization) P는 Psp와 Ppz의 합인 P=Psp+Ppz로 표시된다.Polarization is expressed as the sum of the intrinsic properties of a material and its organic strain. In FIG. 12 , P sp (Spontaneous Polarization) refers to an intrinsic characteristic of a material. P pz (Piezoelectric Polarization) means induced strain. Net polarization P is expressed as P=P sp +P pz which is the sum of P sp and P pz .

다중양자우물(1054a)에 대응되는 에너지 다이어그램을 참조하면, 배리어(1054a1)와 양자우물(1054a2)의 에너지 준위가 도시되어 있다.Referring to the energy diagram corresponding to the multiple quantum well 1054a, energy levels of the barrier 1054a1 and the quantum well 1054a2 are shown.

에너지 다이어그램에는 가운데에 표시된 2.6eV의 에너지 차이를 두고 홀이 존재할 확률을 의미하는 그래프가 아래의 실선(3)으로 도시되어 있고, 전자가 존재할 확률을 의미하는 그래프가 위의 실선(4)으로 각각 도시되어 있다. 양자우물(1054a2)의 중심이 위치하는 곳(Z=0)을 기준으로 홀이 존재할 확률을 의미하는 실선 (3)은 우측으로 편심되어 있으며, 전자가 존재할 확률을 의미하는 실선 (4)는 좌측으로 편심되어 있다. 에너지 다이어그램으로부터 두 실선 (3), (4)의 위치가 서로 일치하지 않는 것을 확인할 수 있다.In the energy diagram, a graph indicating the probability of the existence of a hole with an energy difference of 2.6 eV indicated in the center is shown by the solid line (3) below, and the graph indicating the probability of the existence of an electron is indicated by the solid line (4) above, respectively. is shown. The solid line (3) indicating the probability of the existence of a hole is eccentric to the right with respect to the location where the center of the quantum well 1054a2 is located (Z=0), and the solid line (4) indicating the probability of the existence of the electron is on the left is eccentric to From the energy diagram, it can be seen that the positions of the two solid lines (3) and (4) do not coincide with each other.

이렇게 두 실선 (3), (4)의 위치가 서로 일치하지 않음으로 인해 나타나는 효과를 분극 효과라 한다. 두 실선 (3), (4) 의 위치가 서로 일치하지 않으면 전자와 홀이 발광 재결합되기 어려워지므로, 전자-홀 분리(electron-hole separation)가 증가한다. 또한 분극 효과는 캐리어 오버플로우를 유발하고 이로 인해 누설 전류 레벨의 증가를 가져온다. 그리고 시간이 지남에 따라 발광 다이오드의 광효율이 감소하는 현상(droop 현상)이 발생한다.The effect that appears because the positions of the two solid lines (3) and (4) do not coincide with each other is called the polarization effect. If the positions of the two solid lines (3) and (4) do not coincide with each other, it becomes difficult for electrons and holes to recombine with light emission, so that electron-hole separation increases. The polarization effect also causes carrier overflow, which in turn leads to an increase in the leakage current level. In addition, a phenomenon (droop phenomenon) occurs in which the light efficiency of the light emitting diode decreases over time.

따라서 전자가 존재할 확률이 점선 (5)로 표시된다면 점선 (5)의 위치는 비교적 실선 (3)과 잘 일치하게 된다. 점선 (5)와 실선 (3)의 위치가 서로 일치하는 것은 전자와 홀의 발광 재결합이 보다 쉬워지는 것을 의미한다. 이에 따라 전자-홀 페어(electron-hole pair)가 증가하고, 캐리어 오버플로우와 누설 전류 레벨의 감소를 통해 발광 다이오드의 광효율을 향상시킬 수 있을 것이다.Therefore, if the probability of the existence of electrons is indicated by the dotted line (5), the position of the dotted line (5) is relatively well matched with the solid line (3). The coincidence of the positions of the dotted line (5) and the solid line (3) means that the luminescent recombination of electrons and holes becomes easier. Accordingly, the number of electron-hole pairs increases, and the light efficiency of the light emitting diode may be improved by reducing carrier overflow and leakage current levels.

본 발명에서는 도 12에 도시된 에너지 다이어그램에서 전자가 존재할 확률을 점선 (5)과 같이 표시되도록 하는 다중양자우물(1054a)의 구조를 제안한다. 본 발명에서 제안하는 다중양자우물(1054a)의 구조는 제1실시예와 제2실시예로 구분된다. 이하 각각의 실시예에 대하여 설명한다.The present invention proposes a structure of a multi-quantum well 1054a such that the probability of the existence of electrons in the energy diagram shown in FIG. 12 is indicated as a dotted line (5). The structure of the multi-quantum well 1054a proposed in the present invention is divided into a first embodiment and a second embodiment. Hereinafter, each embodiment will be described.

도 13a 내지 도 13e는 제1실시예의 다중양자우물(1054a)을 보인 개념도다.13A to 13E are conceptual views showing a multi-quantum well 1054a according to the first embodiment.

제1실시예의 배리어(1054a1) 및 양자우물(1054a2)은 각각 도 10의 배리어(1054a1) 및 양자우물(1054a2)과 동일하다. 이를테면, 다중양자우물(1054a)은 배리어(1054a1)와 양자우물(1054a2)의 교번적인 적층에 의해 형성된다.The barrier 1054a1 and the quantum well 1054a2 of the first embodiment are the same as the barrier 1054a1 and the quantum well 1054a2 of FIG. 10, respectively. For example, the multiple quantum well 1054a is formed by alternately stacking the barrier 1054a1 and the quantum well 1054a2.

또한 다중양자우물(1054a)의 배리어(1054a1)는 갈륨나이트라이드(GaN)으로 이루어진다. 일반적으로 각 배리어(1054a1)는 10㎚ 이하의 두께를 갖는다.In addition, the barrier 1054a1 of the multiple quantum well 1054a is made of gallium nitride (GaN). Typically each barrier 1054a1 has a thickness of 10 nm or less.

다중양자우물(1054a)의 양자우물(1054a2)은 인듐갈륨나이트라이드(InGaN)로 이루어진다. 일반적으로 각 양자우물(1054a2)은 3㎚ 이하의 두께를 갖는다. 양자우물(1054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.The quantum well 1054a2 of the multiple quantum well 1054a is made of indium gallium nitride (InGaN). In general, each quantum well 1054a2 has a thickness of 3 nm or less. The composition ratio of the quantum well 1054a2 may have up to 45 atomic % of indium.

활성층(1054)은 적어도 일부의 배리어(1054a1)에 형성되는 델타 도핑된 레이어(1054a3)(delta doped layer)를 포함한다. 도핑이란 반도체의 성질을 개선하기 위해 불순물을 첨가하는 것을 의미한다. 또한 델타 도핑이란 원자 두께의 얇은 레이어를 형성하는 것을 의미한다.The active layer 1054 includes a delta doped layer 1054a3 formed on at least a portion of the barrier 1054a1 . Doping means adding impurities to improve the properties of a semiconductor. Also, delta doping means forming a thin layer with an atomic thickness.

델타 도핑된 레이어(1054a3)는 실리콘(Si) 도핑에 의해 형성될 수 있다. 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2으로 결정될 수 있다. cm-2라는 단위는 단위 센티미터 당 원자의 갯수를 의미한다. 실리콘 도핑의 도핑레벨이 1×1011보다 작으면, 충분한 도핑이 이루어지지 않아 광효율 증가의 효과가 미미하다. 반대로 실리콘 도핑의 도핑레벨이 1×1013보다 크면, 전자가 너무 많아져 전자끼리 스캐터링이 발생하며 전자가 양자우물(1054a2)에 떨어지지 못하여 오히려 광효율의 저하를 유발하게 된다.The delta-doped layer 1054a3 may be formed by silicon (Si) doping. The doping level of silicon doping may be determined to be 1×10 11 to 1×10 13 cm −2 . The unit cm -2 means the number of atoms per unit centimeter. When the doping level of silicon doping is less than 1×10 11 , sufficient doping is not performed, and the effect of increasing the light efficiency is insignificant. Conversely, when the doping level of silicon doping is greater than 1×10 13 , electrons are too many to cause scattering among electrons, and the electrons cannot fall into the quantum well 1054a2 , which leads to a decrease in optical efficiency.

또한 델타 도핑된 레이어(1054a3)는 저마늄(또는 게르마늄, Ge) 도핑에 의해 형성될 수 있다. 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2으로 결정될 수 있다. Si 도핑과 마찬가지로 저마늄 도핑의 도핑레벨이 1×1010보다 작으면, 충분한 도핑이 이루어지지 않아 광효율 증가의 효과가 미미하다. 저마늄 도핑의 도핑레벨이 1×1013보다 크면, 전자가 너무 많아져 전자끼리 스캐터링이 발생하며 전자가 양자우물(1054a2)에 떨어지지 못하여 오히려 광효율의 저하를 유발하게 된다.Also, the delta-doped layer 1054a3 may be formed by doping germanium (or germanium, Ge). The doping level of germanium doping may be determined as 1×10 10 to 1×10 13 cm −2 . Similar to Si doping, if the doping level of germanium doping is less than 1×10 10 , sufficient doping is not made and the effect of increasing the light efficiency is insignificant. If the doping level of germanium doping is greater than 1×10 13 , electrons are too many to cause scattering among electrons, and the electrons do not fall into the quantum well 1054a2 , which causes a decrease in optical efficiency.

도 13a 내지 도 13e는 각각 제1실시예의 변형례들을 도시한 것이다. 도 13a 내지 도 13e에 도시된 다중양자우물(1054a)은 모두 공통적으로 GaN으로 이루어진 배리어(1054a1), InGaN으로 이루어진 양자우물(1054a2) 및 델타 도핑된 레이어(1054a3)를 갖는다. 다만 델타 도핑된 레이어(1054a3)의 수와 위치는 서로 상이하다.13A to 13E show modifications of the first embodiment, respectively. The multiple quantum wells 1054a shown in FIGS. 13A to 13E all have in common a barrier 1054a1 made of GaN, a quantum well 1054a2 made of InGaN, and a delta-doped layer 1054a3. However, the number and positions of the delta-doped layers 1054a3 are different from each other.

먼저 도 13a를 참조하면, 상단의 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 토핑된 레이어가 형성된다.First, referring to FIG. 13A , a delta-topped layer is formed on the remaining barriers 1054a1 except for the upper barrier 1054a1 .

다음으로 도 13b를 참조하면, 하단의 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 도핑된 레이어(1054a3)가 형성된다.Next, referring to FIG. 13B , a delta-doped layer 1054a3 is formed on the remaining barriers 1054a1 except for the lower barrier 1054a1 .

이어서 도 13c를 참조하면, 상단과 하단의 두 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 도핑된 레이어(1054a3)가 형성된다.Subsequently, referring to FIG. 13C , a delta-doped layer 1054a3 is formed on the remaining barriers 1054a1 except for the upper and lower two barriers 1054a1 .

그리고 도 13d를 참조하면, 중앙의 두 배리어(1054a1)에만 델타 도핑된 레이어(1054a3)가 형성된다.And referring to FIG. 13D , the delta-doped layer 1054a3 is formed only on the two central barriers 1054a1 .

마지막으로 도 13e를 참조하면, 상단의 배리어(1054a1)와 그 바로 아래의 배리어(1054a1)에 델타 도핑된 레이어(1054a3)가 형성된다.Finally, referring to FIG. 13E , a delta-doped layer 1054a3 is formed on the upper barrier 1054a1 and immediately below the barrier 1054a1 .

이와 같이 델타 도핑된 레이어(1054a3)는 복수의 배리어(1054a1) 중 일부에 선택적으로 형성될 수 있으며, 반드시 모든 배리어(1054a1)에 형성되지 않더라도 발과 다이오드의 광효율을 증가시킬 수 있다. 델타 도핑된 레이어(1054a3)의 수와 위치는 임의로 정해질 수 있다.As described above, the delta-doped layer 1054a3 may be selectively formed on some of the plurality of barriers 1054a1 , and even if not necessarily formed on all of the barriers 1054a1 , the light efficiency of the diode and the diode may be increased. The number and location of the delta-doped layers 1054a3 may be arbitrarily determined.

도 13a 내지 도 13e에 도시된 델타 도핑된 레이어(1054a3)들은 그 위치에 상관 없이 인접한 두 양자우물(1054a2) 중 어느 하나에 다른 하나보다 가깝게 배치될 수 있다. 예를 들어 도 13a에 도시된 델타 도핑된 레이어(1054a3)는 상대적으로 위의 양자우물(1054a2)에 가깝게 배치된다. 반대로 도 13b에 도시된 델타 도핑된 레이어(1054a3)는 상대적으로 아래의 양자우물(1054a2)에 가깝게 배치된다.The delta-doped layers 1054a3 shown in FIGS. 13A to 13E may be disposed closer to one of the two adjacent quantum wells 1054a2 than the other regardless of their location. For example, the delta-doped layer 1054a3 shown in FIG. 13A is disposed relatively close to the upper quantum well 1054a2. Conversely, the delta-doped layer 1054a3 shown in FIG. 13B is disposed relatively close to the lower quantum well 1054a2.

두 양자우물(1054a2) 사이에 형성된 델타 도핑된 레이어(1054a3)가 인접한 두 양자우물(1054a2) 중 어느 하나에만 가깝게 배치되는 것은, 그 양자우물(1054a2)에 전자를 공여하기 위함이다. 전자를 공여받은 양자우물(1054a2)에 전자가 존재할 확률은 도 12에서 설명한 점선 (5)와 같은 모양으로 표시되며, 더욱 많은 전자가 홀과 발광 재결합하여 빛을 생성하게 된다.The reason that the delta-doped layer 1054a3 formed between the two quantum wells 1054a2 is disposed close to only one of the two adjacent quantum wells 1054a2 is to donate electrons to the quantum well 1054a2. The probability of the existence of electrons in the quantum well 1054a2 to which the electrons are donated is indicated by the dotted line 5 described with reference to FIG. 12 , and more electrons are recombined with holes to generate light.

제1실시예는 GaN으로 이루어진 배리어(1054a1)와 InGaN으로 이루어진 양자우물(1054a2)을 갖고, 델타 도핑된 레이어(1054a3)를 추가하여 분극 효과의 발생을 억제하였다. 이와 달리 제2실시예는 배리어(1054a1)의 재료를 다른 재료로 교체하는 것이며 제2실시예에 대하여는 도 14 및 도 15를 참조하여 설명한다.The first embodiment has a barrier 1054a1 made of GaN and a quantum well 1054a2 made of InGaN, and the polarization effect is suppressed by adding a delta-doped layer 1054a3. On the contrary, the second embodiment replaces the material of the barrier 1054a1 with another material, and the second embodiment will be described with reference to FIGS. 14 and 15 .

도 14 및 도 15는 제2실시예의 다중양자우물(2054a, 2054a')을 보인 개념도다.14 and 15 are conceptual views showing multiple quantum wells 2054a and 2054a' according to the second embodiment.

제2실시예의 다중양자우물(2054a, 2054a')도 제1실시예와 마찬가지로 배리어(2054a1, 2054a1')와 양자우물(2054a2)의 교번적인 적층에 의해 형성된다.The multiple quantum wells 2054a and 2054a' of the second embodiment are also formed by alternately stacking barriers 2054a1 and 2054a1' and quantum wells 2054a2 similarly to the first embodiment.

제2실시예의 양자우물(2054a2)은 제1실시예와 마찬가지로 InGaN으로 이루어진다. 제2실시예의 양자우물(2054a2)도 3㎚ 이하의 두께를 가질 수 있다. 또한 양자우물(2054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.The quantum well 2054a2 of the second embodiment is made of InGaN as in the first embodiment. The quantum well 2054a2 of the second embodiment may also have a thickness of 3 nm or less. In addition, the composition ratio of the quantum well 2054a2 may have up to 45 atomic % of indium.

제1실시예와 달리 제2실시예의 배리어(도 14의 2054a1, 도 15의 2054a1')는 알루미늄갈륨나이트라이드(AlGaN) 또는 알루미늄인듐갈륨나이트라이드(AlInGaN)로 이루어질 수 있다. 도 14에는 AlGaN으로 이루어진 배리어(2054a1)를 도시하였다. 도 15에는 AlInGaN으로 이루어진 배리어(2054a1')를 도시하였다.Unlike the first embodiment, the barrier ( 2054a1 in FIG. 14 and 2054a1 ′ in FIG. 15 ) of the second embodiment may be made of aluminum gallium nitride (AlGaN) or aluminum indium gallium nitride (AlInGaN). 14 shows a barrier 2054a1 made of AlGaN. 15 shows a barrier 2054a1' made of AlInGaN.

제2실시예의 배리어(2054a1, 2054a1')는 자연스럽게 2차원전자가스(2-Dimensional Electron Gas; 2-DEG)를 형성한다. 2차원전자가스란 얇은 2차원 모양의 공간에 전자를 고밀도로 가둔 상태를 의미하며, 높은 캐리어 이동도를 나타낸다. 배리어(2054a1, 2054a1')가 2차원전자가스를 형성함에 따라 양자우물(2054a2)에 전자를 공여할 수 있다. 전자를 공여받은 양자우물(2054a2)에서 전자가 존재할 확률은 도 12에서 설명한 점선 (5)과 같은 모양으로 표시되며, 더욱 많은 전자가 홀과 발광 재결합하여 빛을 생성하게 된다.The barriers 2054a1 and 2054a1' of the second embodiment naturally form 2-Dimensional Electron Gas (2-DEG). The two-dimensional electron gas refers to a state in which electrons are densely confined in a thin two-dimensional space, and exhibits high carrier mobility. As the barriers 2054a1 and 2054a1' form a two-dimensional electron gas, electrons may be donated to the quantum well 2054a2. The probability of the existence of electrons in the electron-donated quantum well 2054a2 is indicated by the dotted line 5 described in FIG. 12 , and more electrons are recombined with holes to generate light.

배리어(2054a1, 2054a1')의 두께는 1.5~4㎚으로 형성될 수 있다. 배리어(2054a1, 2054a1')의 두께가 1.5㎚보다 얇으면 양자우물(2054a2)에 전자가 빠질 확률을 저하시키므로, 오히려 발광 다이오드의 광효율이 저하될 수 있다. 반대로 배리어(2054a1, 2054a1')의 두께가 4㎚보다 두꺼우면 결함(defect)의 발생으로 정상적인 레이어의 형성을 제어하기 어려워진다.The barriers 2054a1 and 2054a1' may have a thickness of 1.5 to 4 nm. When the thickness of the barriers 2054a1 and 2054a1' is thinner than 1.5 nm, the probability of electrons falling into the quantum well 2054a2 is reduced, and thus the light efficiency of the light emitting diode may be reduced. Conversely, when the thickness of the barriers 2054a1 and 2054a1' is thicker than 4 nm, it becomes difficult to control the normal layer formation due to the occurrence of defects.

AlGaN으로 이루어지는 배리어(2054a1)에는 알루미늄(Al)이 포함된다. 배리어(2054a1)에 포함된 알루미늄의 조성비는 25~30원자%로 결정될 수 있다. 알루미늄의 조성비가 25원자%보다 낮으면 배리어(2054a1)로서의 충분한 기능을 하지 못할 수 있다. 직접 간격(Direct Gap)의 특성을 보이는 갈륨나이트라이드(GaN)나 인듐나이트라이드(InN)과 달리 알루미늄나이트라이드(AlN)는 간접 간격(Indirect Gap)의 특성을 보인다. 따라서 배리어(2054a1)에서 알루미늄의 조성비가 30원자%보다 높으면 포톤(photon)이 형성되지 않고 포논(phonon)이 형성되는 결과가 나타나 발광 다이오드의 특성이 저하될 수 있다.The barrier 2054a1 made of AlGaN contains aluminum (Al). The composition ratio of aluminum included in the barrier 2054a1 may be determined to be 25 to 30 atomic %. If the composition ratio of aluminum is lower than 25 atomic %, a sufficient function as the barrier 2054a1 may not be achieved. Unlike gallium nitride (GaN) or indium nitride (InN), which exhibit direct gap characteristics, aluminum nitride (AlN) exhibits indirect gap characteristics. Therefore, if the composition ratio of aluminum in the barrier 2054a1 is higher than 30 atomic %, photons are not formed but phonons are formed, and the characteristics of the light emitting diode may be deteriorated.

AlInGaN으로 이루어지는 배리어(2054a1')에는 알루미늄(Al)과 인듐(In)이 포함된다. 배리어(2054a1')에 포함된 알루미늄과 인듐의 조성비의 합은 30원자% 이하로 결정될 수 있다. 인듐의 조성비는 5원자% 이하(0 초과)로 결정될 수 있다. 과량의 인듐은 밴드갭을 수축시킬 수 있으므로 5원자%를 넘지 않는 것이 바람직하다. 알루미늄은 25원자% 이상으로 결정될 수 있으며, 다만 인듐과 조성비의 합이 30원자%를 넘지 않아야 한다. 알루미늄의 조성비가 25원자%보다 낮으면 배리어(2054a1')로서의 충분한 기능을 하지 못할 수 있다. 또한 알루미늄과 인듐의 조성비의 합이 30원자%를 넘으면 포톤(photon)이 형성되지 않고 포논(phonon)이 형성되는 결과가 나타나 발광 다이오드의 특성이 저하될 수 있다.The barrier 2054a1' made of AlInGaN includes aluminum (Al) and indium (In). The sum of the composition ratio of aluminum and indium included in the barrier 2054a1 ′ may be determined to be 30 atomic percent or less. The composition ratio of indium may be determined to be 5 atomic% or less (greater than 0). Excess indium may shrink the band gap, so it is preferable not to exceed 5 atomic %. Aluminum may be determined to be 25 atomic % or more, provided that the sum of indium and composition ratio does not exceed 30 atomic %. If the composition ratio of aluminum is lower than 25 atomic %, a sufficient function as the barrier 2054a1' may not be achieved. In addition, when the sum of the composition ratio of aluminum and indium exceeds 30 atomic %, photons are not formed, but phonons are formed, thereby degrading the characteristics of the light emitting diode.

제2실시예는 제1실시예에 비해 별도의 도핑을 하지 않고서도 분극 효과를 억제하고 발광 다이오드의 광효율을 향상시킬 수 있다는 점에서 의의가 있다.Compared to the first embodiment, the second embodiment is significant in that it can suppress the polarization effect and improve the light efficiency of the light emitting diode without additional doping.

이상에서 설명한 제1실시예와 제2실시예는 발광 다이오드(LED)뿐만 아니라 마이크로 발광 다이오드(mircro-LED)에도 적용될 수 있다.The first and second embodiments described above can be applied not only to the light emitting diode (LED) but also to the micro-LED.

이상에서 설명된 디스플레이 장치는 상기 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The above-described display apparatus is not limited to the configuration and method of the above-described embodiments, and the embodiments may be configured by selectively combining all or part of each of the embodiments so that various modifications may be made.

Claims (10)

배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고,
상기 배리어는 GaN으로 이루어지고,
상기 양자우물은 InGaN으로 이루어지며,
상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함하고,
상기 델타 도핑된 레이어는 두 양자우물의 사이에 형성되고, 상기 두 양자우물 중 어느 하나에 다른 하나보다 가깝게 배치되는 것을 특징으로 하는 디스플레이 장치.An active layer having multiple quantum wells formed by alternating stacking of barriers and quantum wells,
The barrier is made of GaN,
The quantum well is made of InGaN,
The active layer includes a delta doped layer formed on at least a portion of the barrier,
The delta-doped layer is formed between two quantum wells, and is disposed closer to one of the two quantum wells than the other. 제1항에 있어서,
상기 델타 도핑된 레이어는 실리콘(Si) 도핑에 의해 형성되는 것을 특징으로 하는 디스플레이 장치.According to claim 1,
The delta-doped layer is a display device, characterized in that formed by silicon (Si) doping. 제2항에 있어서,
상기 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2인 것을 특징으로 하는 디스플레이 장치.3. The method of claim 2,
The doping level of the silicon doping is 1×10 11 to 1×10 13 cm -2 A display device, characterized in that. 제1항에 있어서,
상기 델타 도핑된 레이어는 저마늄(Ge) 도핑에 의해 형성되는 것을 특징으로 하는 디스플레이 장치.According to claim 1,
The delta-doped layer is a display device, characterized in that formed by germanium (Ge) doping. 제4항에 있어서,
상기 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2인 것을 특징으로 하는 디스플레이 장치.5. The method of claim 4,
The doping level of the germanium doping is 1×10 10 ~ 1×10 13 cm -2 A display device, characterized in that. 삭제delete 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고,
상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고,
상기 양자우물은 InGaN으로 이루어지며,
상기 배리어가 AlGaN인 경우, 상기 배리어에 포함된 알루미늄(Al)의 조성비는 25~30원자%이고,
상기 배리어가 AlInGaN인 경우, 상기 배리어에 포함된 알루미늄(Al)과 인듐(In)의 조성비의 합은 30원자% 이하인 것을 특징으로 하는 디스플레이 장치.An active layer having multiple quantum wells formed by alternating stacking of barriers and quantum wells;
The barrier is made of AlGaN or AlInGaN,
The quantum well is made of InGaN,
When the barrier is AlGaN, the composition ratio of aluminum (Al) contained in the barrier is 25 to 30 atomic%,
When the barrier is AlInGaN, a sum of the composition ratio of aluminum (Al) and indium (In) included in the barrier is 30 atomic% or less. 제7항에 있어서,
상기 배리어의 두께는 1.5~4㎚인 것을 특징으로 하는 디스플레이 장치.8. The method of claim 7,
The thickness of the barrier is a display device, characterized in that 1.5 ~ 4㎚. 삭제delete 제7항에 있어서,
상기 배리어가 AlInGaN인 경우,
상기 인듐의 조성비는 5원자% 이하이며,
상기 알루미늄의 조성비는 25원자% 이상인 것을 특징으로 하는 디스플레이 장치.8. The method of claim 7,
When the barrier is AlInGaN,
The composition ratio of the indium is 5 atomic% or less,
The display device, characterized in that the composition ratio of the aluminum is 25 atomic% or more.
KR1020150109044A 2015-07-31 2015-07-31 Display device KR102328945B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150109044A KR102328945B1 (en) 2015-07-31 2015-07-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109044A KR102328945B1 (en) 2015-07-31 2015-07-31 Display device

Publications (2)

Publication Number Publication Date
KR20170014955A KR20170014955A (en) 2017-02-08
KR102328945B1 true KR102328945B1 (en) 2021-11-19

Family

ID=58155895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109044A KR102328945B1 (en) 2015-07-31 2015-07-31 Display device

Country Status (1)

Country Link
KR (1) KR102328945B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956036A (en) * 2018-11-02 2021-06-11 株式会社日本显示器 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722031B1 (en) * 1999-11-19 2007-05-25 오스람 옵토 세미컨덕터스 게엠베하 Optical semiconductor device comprising a multiple quantum well structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110090A (en) * 2005-09-13 2007-04-26 Sony Corp Garium-nitride semiconductor light emitting element, light emitting device, image display device, planar light source device, and liquid crystal display device assembly

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722031B1 (en) * 1999-11-19 2007-05-25 오스람 옵토 세미컨덕터스 게엠베하 Optical semiconductor device comprising a multiple quantum well structure

Also Published As

Publication number Publication date
KR20170014955A (en) 2017-02-08

Similar Documents

Publication Publication Date Title
KR102591388B1 (en) Display device using semiconductor light emitting diode
KR102481524B1 (en) Display device using semiconductor light emitting device
US9837388B2 (en) Display device using semiconductor light emitting device
US9093629B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR102316325B1 (en) Display device using semiconductor light emitting device and method for manufacturing
KR102458007B1 (en) Fabricating method of display apparatus using semiconductor light emitting device
US9502389B2 (en) Display device using semiconductor light emitting device
KR102412409B1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US9842764B2 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
KR102227086B1 (en) Display device using semiconductor light emitting device
KR102014258B1 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR102357645B1 (en) Display device using semiconductor light emitting device
KR20180114439A (en) Display device using semiconductor light emitting device
KR20210063056A (en) Display device using light emitting device and manufacturing method thereof
KR20160136148A (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR101707970B1 (en) Display device using semiconductor light emitting device
KR102442052B1 (en) Display device using semiconductor light emitting device
KR102105466B1 (en) Display device using semiconductor light emitting device
KR102400901B1 (en) Display device using semiconductor light emitting device and method for manufacturing
KR102311687B1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR101761209B1 (en) Display device using semiconductor light emitting device
KR102560919B1 (en) Display device using semiconductor light emitting device
KR102462881B1 (en) Display device using semiconductor light emitting device
KR102328945B1 (en) Display device
CN107808601B (en) Micro light-emitting diode display structure and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant