KR102324939B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR102324939B1
KR102324939B1 KR1020170092797A KR20170092797A KR102324939B1 KR 102324939 B1 KR102324939 B1 KR 102324939B1 KR 1020170092797 A KR1020170092797 A KR 1020170092797A KR 20170092797 A KR20170092797 A KR 20170092797A KR 102324939 B1 KR102324939 B1 KR 102324939B1
Authority
KR
South Korea
Prior art keywords
layer
light absorption
semiconductor
light
disposed
Prior art date
Application number
KR1020170092797A
Other languages
Korean (ko)
Other versions
KR20190010260A (en
Inventor
장정훈
윤여제
이정식
임정순
홍정엽
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170092797A priority Critical patent/KR102324939B1/en
Publication of KR20190010260A publication Critical patent/KR20190010260A/en
Application granted granted Critical
Publication of KR102324939B1 publication Critical patent/KR102324939B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 큰 반도체 소자를 개시한다.Examples include substrates; a buffer layer disposed on the substrate; a filter layer disposed on the buffer layer; a first conductivity-type first semiconductor layer disposed on the filter layer; a light absorption layer disposed on the first conductivity type first semiconductor layer; a first conductivity-type second semiconductor layer disposed on the light absorption layer; an amplification layer disposed on the first conductivity-type second semiconductor layer; and a second conductivity-type semiconductor layer disposed on the amplification layer, wherein the buffer layer includes a first layer including AlGaN, wherein the first layer includes a first surface disposed closest to the substrate and the Disclosed is a semiconductor device comprising a second surface disposed closest to the filter layer, wherein the first surface has an Al composition greater than that of the second surface.

Description

반도체 소자{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

실시예는 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light can be realized, and efficient white light can be realized by using fluorescent materials or combining colors. , safety and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a semiconductor group 3-5 or group 2-6 compound semiconductor material, a photocurrent is generated by absorbing light in various wavelength ranges through the development of the device material. This makes it possible to use light of various wavelength ranges from gamma rays to radio wavelengths. In addition, it has advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace a light emitting diode backlight, a fluorescent lamp or an incandescent light bulb that replaces a cold cathode fluorescence lamp (CCFL) constituting a transmission module of an optical communication means and a backlight of a liquid crystal display (LCD) display device. The application is expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device may be extended to high-frequency application circuits, other power control devices, and communication modules.

특히, 수광 소자의 경우 소정 파장 대역의 빛을 흡수하여 광 전류를 생성하므로, 바이어스의 크기에 따라 변하는 전계로 인해 흡수되는 빛의 파장 대역이 커질 수 있다. 이에, 소정의 파장을 갖는 빛에 대해 민감도를 개선하기 위해서 변하는 전계에 따라 파장 대역을 축소할 필요성이 있다.In particular, in the case of a light receiving element, since a photocurrent is generated by absorbing light of a predetermined wavelength band, the wavelength band of absorbed light may be increased due to an electric field that varies according to the magnitude of the bias. Accordingly, in order to improve sensitivity to light having a predetermined wavelength, it is necessary to reduce a wavelength band according to a changing electric field.

실시 예는 응답도와 투과도가 개선된 반도체 소자를 제공한다.The embodiment provides a semiconductor device having improved responsiveness and transmittance.

실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited thereto, and it will be said that the purpose or effect that can be grasped from the solving means or embodiment of the problem described below is also included.

실시예에 따른 반도체 소자는 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다.A semiconductor device according to an embodiment includes a substrate; a buffer layer disposed on the substrate; a filter layer disposed on the buffer layer; a first conductivity-type first semiconductor layer disposed on the filter layer; a light absorption layer disposed on the first conductivity type first semiconductor layer; a first conductivity-type second semiconductor layer disposed on the light absorption layer; an amplification layer disposed on the first conductivity-type second semiconductor layer; and a second conductivity-type semiconductor layer disposed on the amplification layer, wherein the buffer layer includes a first layer including AlGaN, wherein the first layer includes a first surface disposed closest to the substrate and the and a second surface disposed closest to the filter layer, wherein the first surface has an Al composition greater than that of the second surface.

상기 버퍼층은 상기 제1 면에서 상기 제2 면을 향해 선형적으로 Al 조성이 감소할 수 있다.The Al composition of the buffer layer may decrease linearly from the first surface to the second surface.

상기 버퍼층은 상기 제1 면에서 상기 제2 면을 향해 단계적으로 Al 조성이 감소할 수 있다.The Al composition of the buffer layer may be gradually decreased from the first surface toward the second surface.

상기 제1 층은 밴드 갭 에너지가 상기 필터층의 밴드 갭 에너지 및 상기 광흡수층의 밴드 갭 에너지보다 클 수 있다.The first layer may have a band gap energy greater than a band gap energy of the filter layer and a band gap energy of the light absorption layer.

상기 버퍼층은 상기 제1 층과 상기 기판 사이에 제2 층을 포함하고, 상기 제2 층은 AlN을 포함할 수 있다.The buffer layer may include a second layer between the first layer and the substrate, and the second layer may include AlN.

상기 제1 면의 Al 조성은 60%이고, 상기 제2 면의 Al 조성은 20%일 수 있다.The Al composition of the first surface may be 60%, and the Al composition of the second surface may be 20%.

상기 증폭층은 AlGaN을 포함하고, Al 조성이 0%보다 크고 20%보다 작을 수 있다.The amplification layer may include AlGaN, and the Al composition may be greater than 0% and less than 20%.

상기 광흡수층은 InGaN 또는 AlGaN을 포함하는 제1 광흡수층; 및 상기 제1 광흡수층 상에 배치되는 제2 광흡수층을 포함하고, 상기 제2 광흡수층은, In의 조성이 2% 내지 5%일 수 있다.The light absorption layer may include a first light absorption layer including InGaN or AlGaN; and a second light absorption layer disposed on the first light absorption layer, wherein the second light absorption layer may have an In composition of 2% to 5%.

실시예에 따른 센서는 하우징; 상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및 상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고, 상기 제2 반도체 소자는, 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다.A sensor according to an embodiment includes a housing; a first semiconductor element disposed in the housing and emitting ultraviolet light; and a second semiconductor device disposed in the housing, wherein the second semiconductor device includes: a substrate; a buffer layer disposed on the substrate; a filter layer disposed on the buffer layer; a first conductivity-type first semiconductor layer disposed on the filter layer; a light absorption layer disposed on the first conductivity type first semiconductor layer; a first conductivity-type second semiconductor layer disposed on the light absorption layer; an amplification layer disposed on the first conductivity-type second semiconductor layer; and a second conductivity-type semiconductor layer disposed on the amplification layer, wherein the buffer layer includes a first layer including AlGaN, wherein the first layer includes a first surface disposed closest to the substrate and the and a second surface disposed closest to the filter layer, wherein the first surface has an Al composition greater than that of the second surface.

실시예에 따른 전자 제품은 케이스; 상기 케이스 내에 배치되는 센서; 및 상기 센서와 통신하는 제어부를 포함하고, 상기 센서는, 하우징; 상기 하우징 내에 배치되고 자외선 광을 방사하는 제1 반도체 소자; 및 상기 하우징 내에 배치되는 제2 반도체 소자;을 포함하고, 상기 제2 반도체 소자는, 기판; 상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 필터층; 상기 필터층 상에 배치되는 제1 도전형 제1 반도체층; 상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층; 상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층; 상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및 상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고, 상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고, 상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 Al 조성이 크다. An electronic product according to an embodiment includes a case; a sensor disposed within the case; and a control unit communicating with the sensor, wherein the sensor includes: a housing; a first semiconductor element disposed in the housing and emitting ultraviolet light; and a second semiconductor device disposed in the housing, wherein the second semiconductor device includes: a substrate; a buffer layer disposed on the substrate; a filter layer disposed on the buffer layer; a first conductivity-type first semiconductor layer disposed on the filter layer; a light absorption layer disposed on the first conductivity type first semiconductor layer; a first conductivity-type second semiconductor layer disposed on the light absorption layer; an amplification layer disposed on the first conductivity-type second semiconductor layer; and a second conductivity-type semiconductor layer disposed on the amplification layer, wherein the buffer layer includes a first layer including AlGaN, wherein the first layer includes a first surface disposed closest to the substrate and the and a second surface disposed closest to the filter layer, wherein the first surface has an Al composition greater than that of the second surface.

실시 예에 따르면, 실시 예는 응답도와 투과도가 개선된 반도체 소자를 구현할 수 있다.According to the embodiment, the embodiment may implement a semiconductor device having improved responsiveness and transmittance.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.Various and advantageous advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 실시예에 따른 센서를 도시한 도면이고,
도 2는 도 1에서 발광 소자의 여기광과 곰팡이의 형광에 대한 파장 별 강도를 도시한 도면이고,
도 3은 실시예에 따른 전자 제품을 도시한 개념도이고,
도 4는 실시예에 따른 반도체 소자의 단면도이고,
도 5는 실시예에 따른 반도체 소자의 전계 분포를 도시한 도면이고,
도 6a는 실시예에 따른 반도체 소자의 버퍼층과 제1 도전형 제1 반도체층을 도시한 도면이고,
도 6b는 실시예에 따른 버퍼층의 단면도이고,
도 6c는 다른 실시예에 따른 버퍼층의 단면도이고,
도 7은 실시예에 따른 버퍼층의 투과도를 나타내는 그래프이고,
도 8은 실시예에 따른 버퍼층의 응답도를 나타내는 그래프이고,
도 9a 내지 도 9c는 증폭층의 Al 조성에 따른 전계 분포(Electric Field)를 나타낸 도면이고,
도 10은 실시예에 따른 반도체 소자의 광흡수층을 설명한 도면이고,
도 11b는 실시예에 따른 광흡수층의 밴드갭 에너지의 차이를 설명하는 도면이고,
도 12a 내지 도 12b는 실시예에 따른 광흡수층의 전계 분포(Electric Field)를 효과를 설명하는 도면이다.
1 is a view showing a sensor according to an embodiment,
2 is a view showing the intensity of each wavelength for the excitation light of the light emitting device and the fluorescence of mold in FIG. 1;
3 is a conceptual diagram illustrating an electronic product according to an embodiment;
4 is a cross-sectional view of a semiconductor device according to an embodiment;
5 is a diagram illustrating an electric field distribution of a semiconductor device according to an embodiment;
6A is a view showing a buffer layer and a first conductivity-type first semiconductor layer of a semiconductor device according to an embodiment;
6B is a cross-sectional view of a buffer layer according to an embodiment;
6C is a cross-sectional view of a buffer layer according to another embodiment;
7 is a graph showing the transmittance of the buffer layer according to the embodiment,
8 is a graph showing the response of the buffer layer according to the embodiment,
9a to 9c are diagrams showing the electric field distribution (Electric Field) according to the Al composition of the amplification layer,
10 is a view for explaining a light absorption layer of a semiconductor device according to an embodiment;
11B is a view for explaining a difference in band gap energy of a light absorption layer according to an embodiment;
12A to 12B are diagrams for explaining an effect of an electric field distribution of a light absorption layer according to an embodiment.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including an ordinal number such as second, first, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being “connected” or “connected” to another component, it is understood that the other component may be directly connected or connected to the other component, but other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that no other element is present in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but regardless of the reference numerals, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted.

본 실시예에 따른 반도체 소자는 수광소자일 수 있다.The semiconductor device according to the present embodiment may be a light receiving device.

수광소자는 광자의 에너지를 열 에너지로 변환하는 열소자, 또는 광자의 에너지를 전기 에너지로 변환하는 광전소자 등을 포함할 수 있다. 특히, 광전소자는 광흡수층에서 광흡수층 물질이 갖는 에너지 밴드갭 이상의 광 에너지를 흡수하여 전자와 정공을 발생시킬 수 있다. 그리고 광전소자의 외부에서 가해지는 전기장에 의하여 전자와 정공이 이동함으로써 전류가 발생될 수 있다.The light receiving element may include a thermal element that converts photon energy into thermal energy, or a photoelectric element that converts photon energy into electrical energy. In particular, the photoelectric device may generate electrons and holes by absorbing light energy greater than or equal to the energy band gap of the light absorbing layer material in the light absorbing layer. In addition, current may be generated by the movement of electrons and holes by an electric field applied from the outside of the photoelectric device.

본 실시예에 따른 반도체 소자는 APD(Avalanche PhotoDiode)일 수 있다. APD는 제1, 2 도전형 반도체층 사이에 높은 전계를 갖는 증폭층을 더 포함할 수 있다. 증폭층으로 이동된 전자 또는 정공은 높은 전계에 의하여 그 주변의 원자들과 충돌함으로써 새로운 전자와 정공을 만들고, 이러한 과정의 반복으로 전류가 증폭될 수 있다. 따라서, APD는 소량의 광에 의해서도 민감하게 반응 가능하므로, 고감도의 센서나 장거리 통신 등에 이용될 수 있다.The semiconductor device according to the present embodiment may be an Avalanche PhotoDiode (APD). The APD may further include an amplification layer having a high electric field between the first and second conductivity-type semiconductor layers. Electrons or holes moved to the amplification layer collide with atoms around them by a high electric field to create new electrons and holes, and the current can be amplified by repeating this process. Accordingly, the APD can respond sensitively to even a small amount of light, and thus can be used as a high-sensitivity sensor or long-distance communication.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them.

도 1은 실시예에 따른 센서를 도시한 도면이다.1 is a diagram illustrating a sensor according to an embodiment.

도 1을 참조하면, 실시 예에 따른 감지 센서는 하우징(3000), 하우징(3000)상에 배치되는 발광소자(2000), 및 하우징(3000)상에 배치되는 반도체 소자(1000)를 포함한다. 여기서, 반도체 소자(1000)는 상기 설명한 실시예에 따른 반도체 소자일 수 있다.Referring to FIG. 1 , the detection sensor according to the embodiment includes a housing 3000 , a light emitting device 2000 disposed on the housing 3000 , and a semiconductor device 1000 disposed on the housing 3000 . Here, the semiconductor device 1000 may be a semiconductor device according to the above-described embodiment.

하우징(3000)은 자외선 발광소자(2000) 및 반도체 소자(1000)와 전기적으로 연결되는 회로패턴(미도시)을 포함할 수 있다. 하우징(3000)은 외부 전원과 소자를 전기적으로 연결하는 구성이면 특별히 제한되지 않는다.The housing 3000 may include a circuit pattern (not shown) electrically connected to the ultraviolet light emitting device 2000 and the semiconductor device 1000 . The housing 3000 is not particularly limited as long as it is configured to electrically connect an external power source and an element.

하우징(3000)의 내부에는 제어모듈(미도시됨) 및/또는 통신모듈(미도시됨)을 포함할 수 있다. 따라서, 센서의 사이즈를 소형화할 수 있다. 제어모듈은 자외선 발광소자(2000)와 반도체 소자(1000)에 전원을 인가하거나, 반도체 소자(1000)가 검출한 신호를 증폭하거나, 검출한 신호를 외부로 전송할 수 있다. 제어모듈은 FPGA 또는 ASIC일 수 있으나. 이에 한정되는 것은 아니다.The housing 3000 may include a control module (not shown) and/or a communication module (not shown). Accordingly, the size of the sensor can be reduced. The control module may apply power to the ultraviolet light emitting device 2000 and the semiconductor device 1000 , amplify a signal detected by the semiconductor device 1000 , or transmit the detected signal to the outside. The control module may be an FPGA or an ASIC. The present invention is not limited thereto.

발광소자(2000)는 하우징(3000)의 외부로 자외선 파장대의 광을 출력할 수 있다. 발광소자(2000)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 발광소자(1000)의 Al의 조성비에 의해 결정될 수 있다. 예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.The light emitting device 2000 may output light in an ultraviolet wavelength band to the outside of the housing 3000 . The light emitting device 2000 may output light (UV-A) in the near-ultraviolet wavelength band, may output light (UV-B) in the far-ultraviolet wavelength band, and emit light (UV-C) in the deep-ultraviolet wavelength band. can do. The ultraviolet wavelength band may be determined by the Al composition ratio of the light emitting device 1000 . Illustratively, the light (UV-A) in the near-ultraviolet wavelength band may have a wavelength in the range of 320 nm to 420 nm, and the light (UV-B) in the far-ultraviolet wavelength band may have a wavelength in the range of 280 nm to 320 nm, deep ultraviolet rays Light in the wavelength band (UV-C) may have a wavelength in a range of 100 nm to 280 nm.

외부 공기 중에 다양한 미생물(microorganisms)이 존재할 수 있다. 미생물(P)은 곰팡이, 세균, 박테리아 등을 포함하는 생물학적 입자일 수 있다. 즉, 먼지와 같은 비생물 입자와 구분될 수 있다. 미생물(P)은 강한 에너지를 흡수할 경우 특유의 형광을 발생한다. Various microorganisms can be present in the outside air. The microorganism (P) may be a biological particle including mold, bacteria, bacteria, and the like. That is, it can be distinguished from non-living particles such as dust. When the microorganism (P) absorbs strong energy, a characteristic fluorescence is generated.

예컨대, 미생물(P)은 소정의 파장 대역의 광을 흡수하여 소정의 파장 대역의 형광 스펙트럼을 방출할 수 있다. 즉, 미생물(P)은 흡수한 광의 일부를 소모하고 일정 파장대의 형광 스펙트럼을 방출한다.For example, the microorganism P may absorb light of a predetermined wavelength band and emit a fluorescence spectrum of a predetermined wavelength band. That is, the microorganism (P) consumes a portion of the absorbed light and emits a fluorescence spectrum in a certain wavelength band.

이에, 반도체 소자(1000)는 미생물(P)이 방출한 형광 스펙트럼을 검출한다. 미생물(P)은 각자 방출하는 형광 스펙트럼이 상이하므로, 미생물(P)이 방출하는 형광 스펙트럼을 조사하면 미생물(P)의 존재 및 종류를 알 수 있다.Accordingly, the semiconductor device 1000 detects the fluorescence spectrum emitted by the microorganism P. Since each microorganism (P) emits a different fluorescence spectrum, the existence and type of the microorganism (P) can be known by examining the fluorescence spectrum emitted by the microorganism (P).

발광소자(2000)는 UV 발광다이오드일 수 있고, 반도체 소자(1000)는 상기 설명한 실시예에 따른 반도체 소자로 UV 포토다이오드 일 수 있다. The light emitting device 2000 may be a UV light emitting diode, and the semiconductor device 1000 may be a semiconductor device according to the above-described embodiment and may be a UV photodiode.

도 2는 도 1에서 발광 소자의 여기광과 곰팡이의 형광에 대한 파장 별 강도를 도시한 도면이다.FIG. 2 is a view showing the intensity of each wavelength of the excitation light of the light emitting device and the fluorescence of mold in FIG. 1 .

도 2를 참조하면, 도 1에서 수광 소자인 반도체 소자에 인가되는 광은 발광소자로부터 발생한 여기광과 여기광에 의해 곰팡이 등에 의해 발생된 형광을 포함할 수 있다. 또한, 이하 설명과 같이 여기광은 280nm과 325nm의 파장에서 높은 반응 강도를 가질 수 있다. Referring to FIG. 2 , the light applied to the semiconductor device that is the light receiving device in FIG. 1 may include excitation light generated from the light emitting device and fluorescence generated by mold or the like by the excitation light. In addition, as described below, the excitation light may have high response intensity at wavelengths of 280 nm and 325 nm.

이에, 실시예에 따른 센서에서 반도체 소자는 필터층이 320nm 이상의 광을 최대한 통과시키기 위해 Al 조성비와 두께가 제어될 수 있다. 또한, 실시예에 따른 반도체 소자는 광흡수층의 두께 변화에도 증폭층과 광흡수층에서 전기장 세기가 변하지 않도록(증폭층의 전기장 세기가 광흡수층의 전기장 세기보다 높도록) 제1 도전형 제2 반도체층의 두께 및 Si 도핑 농도를 설정될 수 있다. 이러한 구성에 의하여, 반도체 소자는 광흡수층에서 다수의 광흡수로 개선된 게인을 제공하고, 원하는 파장 대역의 광만을 감지하는데 정확도를 개선할 수 있다.Accordingly, in the semiconductor device in the sensor according to the embodiment, the Al composition ratio and thickness may be controlled so that the filter layer allows light of 320 nm or more to pass through as much as possible. In addition, in the semiconductor device according to the embodiment, the first conductivity type second semiconductor layer so that the electric field strength does not change in the amplification layer and the light absorption layer even when the thickness of the light absorption layer changes (so that the electric field strength of the amplification layer is higher than the electric field strength of the light absorption layer) The thickness and Si doping concentration can be set. With this configuration, the semiconductor device may provide an improved gain by absorbing a plurality of light in the light absorption layer, and improve accuracy in sensing only light of a desired wavelength band.

도 3는 실시예에 따른 전자 제품의 개념도이다.3 is a conceptual diagram of an electronic product according to an embodiment.

도 3를 참조하면, 실시 예에 따른 전자 제품은, 케이스(2), 케이스(2) 내에 배치되는 감지 센서(10), 제품의 기능을 수행하는 기능부(40) 및 제어부(20)를 포함한다.Referring to FIG. 3 , the electronic product according to the embodiment includes a case 2 , a detection sensor 10 disposed in the case 2 , a functional unit 40 performing a function of the product, and a control unit 20 . do.

전자 제품은 다양한 가전 기기 등을 포함하는 개념일 수 있다. 예시적으로, 전자 제품은 냉장고, 공기 청정기, 에어컨, 정수기, 가습기 등과 같이 전원을 공급받아 소정의 역할을 수행하는 가전 가기일 수 있다. The electronic product may be a concept including various home appliances and the like. For example, the electronic product may be a home appliance that performs a predetermined role by receiving power, such as a refrigerator, an air purifier, an air conditioner, a water purifier, and a humidifier.

그러나, 반드시 이에 한정되는 것은 아니고, 전자 제품은 자동차와 같이 소정의 밀폐 공간을 갖는 제품을 포함할 수도 있다. 즉, 전자 제품은 미생물(1)의 존재를 확인할 필요가 있는 다양한 제품을 모두 포함하는 개념일 수 있다.However, the present invention is not necessarily limited thereto, and the electronic product may include a product having a predetermined sealed space, such as an automobile. That is, the electronic product may be a concept including all of the various products that need to confirm the existence of the microorganism 1 .

기능부(40)는 전자 제품의 주기능을 수행할 수 있다. 예시적으로, 전자 부품이 에어컨인 경우, 기능부(40)는 공기의 온도를 제어하는 부분일 수 있다. 또한, 전자 부품이 정수기인 경우, 기능부(40)는 물을 정수하는 부분일 수 있다.The function unit 40 may perform a main function of the electronic product. For example, when the electronic component is an air conditioner, the functional unit 40 may be a part that controls the temperature of the air. Also, when the electronic component is a water purifier, the functional unit 40 may be a water purifier.

제어부(20)는 기능부(40) 및 감지 센서(10)와 통신할 수 있다. 제어부(20)는 케이스(2) 내부로 유입된 미생물의 존재 및 종류를 탐지하기 위해 감지 센서(10)를 동작시킬 수 있다. 전술한 바와 같이 실시 예에 따른 감지 센서(10)는 모듈 형태로 소형화가 가능하므로 다양한 사이즈의 전자 제품에 장착될 수 있다.The control unit 20 may communicate with the function unit 40 and the detection sensor 10 . The controller 20 may operate the detection sensor 10 to detect the presence and type of microorganisms introduced into the case 2 . As described above, since the detection sensor 10 according to the embodiment can be miniaturized in a module form, it can be mounted on electronic products of various sizes.

제어부(20)는 감지 센서(10)에서 검출된 신호를 미리 저장된 데이터와 비교하여 미생물의 농도 및 종류를 검출할 수 있다. 미리 저장된 데이터는 룩-업 테이블 형식으로 메모리에 저장될 수 있으며, 주기적으로 갱신될 수 있다.The control unit 20 may detect the concentration and type of microorganisms by comparing the signal detected by the detection sensor 10 with data stored in advance. The pre-stored data may be stored in the memory in the form of a look-up table, and may be periodically updated.

제어부(20)는 검출 결과, 미생물의 농도 등이 미리 설정된 기준값 이상인 경우 세척 시스템을 구동시키거나, 디스플레이부(30)에 경고 신호를 출력할 수 있다.As a result of the detection, when the concentration of microorganisms is greater than or equal to a preset reference value, the control unit 20 may drive the washing system or output a warning signal to the display unit 30 .

도 4는 실시예에 따른 반도체 소자의 단면도이고, 도 5는 실시예에 따른 반도체 소자의 전계분포를 도시한 도면이다.4 is a cross-sectional view of a semiconductor device according to an embodiment, and FIG. 5 is a diagram illustrating an electric field distribution of the semiconductor device according to the embodiment.

도 4를 참조하면 실시예에 따른 반도체 소자(100)는 기판(110), 반도체 구조물(120), 제1 전극(131) 및 제2 전극(132)을 포함할 수 있다. 또한, 기판(110)과 반도체 구조물(120) 사이에는 버퍼층(115)이 더 배치될 수 있다.Referring to FIG. 4 , the semiconductor device 100 according to the embodiment may include a substrate 110 , a semiconductor structure 120 , a first electrode 131 , and a second electrode 132 . In addition, a buffer layer 115 may be further disposed between the substrate 110 and the semiconductor structure 120 .

먼저, 기판(110)은 투광성, 전도성 또는 절연성 기판(110)일 수 있다. 예컨대, 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 및 Ga2O3 중 적어도 하나를 포함할 수 있다.First, the substrate 110 may be a light-transmitting, conductive, or insulating substrate 110 . For example, the substrate 110 may include at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 .

기판(110)은 두께(T1)는 2400nm 내지 3600nm일 수 있다. 여기서, 두께는 반도체 소자(100)의 적층 방향으로 길이를 의미한다. 다만, 이러한 길이에 한정되는 것은 아니다.The substrate 110 may have a thickness T 1 of 2400 nm to 3600 nm. Here, the thickness means a length in the stacking direction of the semiconductor device 100 . However, it is not limited to this length.

버퍼층(115)은 기판(110) 상에 배치될 수 있다. 버퍼층(115)은 기판(110) 과 제1 도전형 제1 반도체층(122) 사이의 격자 상수 차이에 따라 발생하는 변형을 완화시킬 수 있다. The buffer layer 115 may be disposed on the substrate 110 . The buffer layer 115 may relieve deformation caused by a difference in lattice constant between the substrate 110 and the first conductivity-type first semiconductor layer 122 .

또한, 버퍼층(115)은 기판(110)이 포함하는 물질의 확산을 방지할 수 있다. 이를 위해, 버퍼층(115)은 300 내지 3000nm의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 여기서 두께는 반도체 구조물(120)의 두께 방향이며, 제1 방향이다. In addition, the buffer layer 115 may prevent diffusion of a material included in the substrate 110 . To this end, the buffer layer 115 may have a thickness of 300 to 3000 nm, but the present invention is not limited thereto. Here, the thickness is the thickness direction of the semiconductor structure 120 , and is the first direction.

버퍼층(115)은 AlN, AlAs, GaN, AlGaN 및 SiC 중 선택된 하나 또는 이들의 이중층 구조를 포함할 수 있다. 버퍼층(115)은 경우에 따라 생략될 수 있다.The buffer layer 115 may include one selected from AlN, AlAs, GaN, AlGaN, and SiC, or a double layer structure thereof. The buffer layer 115 may be omitted in some cases.

버퍼층(115)의 두께(T2)는 640nm 내지 960nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다. 버퍼층(115)의 구성에 대해서는 이하 도 6a 내지 도 6c에서 자세히 설명한다. The thickness T 2 of the buffer layer 115 may be 640 nm to 960 nm, but is not limited thereto. The configuration of the buffer layer 115 will be described in detail below with reference to FIGS. 6A to 6C .

반도체 구조물(120)은 기판(110)(또는 버퍼층(115)) 상에 배치될 수 있다. 실시예에 따른 반도체 소자(100)의 반도체 구조물(120)은 필터층(121), 제1 도전형 제1 반도체층(122), 광흡수층(123), 제1 도전형 제2 반도체층(124), 증폭층(125) 및 제2 도전형 반도체층(126)을 포함할 수 있다.The semiconductor structure 120 may be disposed on the substrate 110 (or the buffer layer 115 ). The semiconductor structure 120 of the semiconductor device 100 according to the embodiment includes a filter layer 121 , a first conductivity type first semiconductor layer 122 , a light absorption layer 123 , and a first conductivity type second semiconductor layer 124 . , an amplification layer 125 and a second conductivity type semiconductor layer 126 .

반도체 구조물(120)의 각 층들(제1 도전형 제1 반도체층(122), 방지층, 광흡수층(123), 제1 도전형 제2 반도체층(124), 증폭층(125), 제2 도전형 반도체층(126))은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 반도체 구조물(120)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예를 들어, 반도체 구조물(120)은 GaN을 포함할 수 있다.Each of the layers of the semiconductor structure 120 (the first conductivity type first semiconductor layer 122 , the barrier layer, the light absorption layer 123 , the first conductivity type second semiconductor layer 124 , the amplification layer 125 , and the second conductivity type) The type semiconductor layer 126) may be implemented with at least one of group III-V and group II-VI compound semiconductors. The semiconductor structure 120 may be formed of, for example, a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1). . For example, the semiconductor structure 120 may include GaN.

필터층(121)은 반도체 구조물(120) 최하부에 배치될 수 있다. 필터층(121)은 도핑되지 않은 비도핑(undoped)층일 수 있다.The filter layer 121 may be disposed on the lowermost portion of the semiconductor structure 120 . The filter layer 121 may be an undoped, undoped layer.

필터층(121)은 기판(110) 및 버퍼층(115)을 통해 수광되는 광 중 소정의 파장 이하의 광을 통과하고, 소정의 파장보다 큰 광은 필터링할 수 있다. 필터층(121)은 280nm의 중심 파장을 갖는 UV-C 광을 필터링할 수 있다. 예컨대, 필터층(121)은 UV-C 광의 중심 파장에 대해 일정 비율의 파장 대역의 광을 필터링할 수 있다. 이러한 구성에 의하여, 필터층(121)은 곰팡이 등에 조사되는 UV-C광을 필터링하고 곰팡이로부터 발생하는 형광의 파장 대역의 광을 통과시킬 수 있다. 필터층(121)은 Al을 포함하여, 소정의 파장 대역의 광을 필터링 할 수 있다. 즉, 필터층(121)은 흡수되는 광의 파장대역에 따라 Al 조성이 다양할 수 있다. 예컨대, 실시예에 따른 반도체 소자(100)의 필터층(121)은 Al 조성이 15%로 320nm 이하의 광은 흡수할 수 있다. 이러한 구성에 의하여, 320nm보다 큰 파장의 광은 필터층(121)을 통과할 수 있다.The filter layer 121 may pass light having a wavelength less than or equal to a predetermined wavelength among light received through the substrate 110 and the buffer layer 115 and may filter light having a wavelength greater than a predetermined wavelength. The filter layer 121 may filter UV-C light having a central wavelength of 280 nm. For example, the filter layer 121 may filter light in a wavelength band of a predetermined ratio with respect to the central wavelength of UV-C light. With this configuration, the filter layer 121 may filter UV-C light irradiated to the mold or the like and pass light in the wavelength band of fluorescence generated from the mold. The filter layer 121 may filter light of a predetermined wavelength band, including Al. That is, the Al composition of the filter layer 121 may vary according to the wavelength band of the absorbed light. For example, the filter layer 121 of the semiconductor device 100 according to the embodiment has an Al composition of 15% and can absorb light of 320 nm or less. With this configuration, light having a wavelength greater than 320 nm may pass through the filter layer 121 .

이에 따라, 필터층(121)은 원하는 파장보다 작은 파장을 갖는 광이 광흡수층(123)에 흡수되지 않도록, 원하는 파장 보다 작은 파장을 갖는 광을 필터링하도록 밴드갭을 가질 수 있다. Accordingly, the filter layer 121 may have a band gap to filter light having a wavelength smaller than a desired wavelength so that light having a wavelength smaller than a desired wavelength is not absorbed by the light absorption layer 123 .

다만, 필터층(121)은 이러한 파장에 한정되어 광을 필터링하는 것은 아니며, 광흡수층(123)에서 흡수하는 광의 파장에 따라 가변적으로 필터링되는 파장 대역을 가질 수 있다. 예시적으로, 필터층(121)은 광흡수층(123)의 흡수 파장에 맞춰 두께, 조성을 조절될 수 있다. 이러한 경우, 필터층(121)은 광흡수층(123)의 파장 대역보다 큰 파장 대역의 광을 통과시킬 수 있다.However, the filter layer 121 does not filter light by being limited to this wavelength, and may have a wavelength band that is variably filtered according to the wavelength of the light absorbed by the light absorption layer 123 . For example, the thickness and composition of the filter layer 121 may be adjusted according to the absorption wavelength of the light absorption layer 123 . In this case, the filter layer 121 may pass light of a wavelength band greater than that of the light absorption layer 123 .

또한, 필터층(121)은 원하는 파장 이상의 광을 통과시키기 위해 밴드 갭 에너지가 소정의 값 이상을 가질 수 있다. 이에, 필터층(121)은 밴드 갭 에너지 내 깊은 준위(deep level)로 인해 캐리어 재결합(carrier recombination)이 발생하고, 캐리어 재결합(carrier recombination)에 의해 광이 발생할 수 있다. 또한, 필터층(121)의 두께(T3)는 400nm 내지 600nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다.In addition, the filter layer 121 may have a band gap energy greater than or equal to a predetermined value in order to pass light having a wavelength greater than or equal to a desired wavelength. Accordingly, in the filter layer 121 , carrier recombination may occur due to a deep level within the band gap energy, and light may be generated by carrier recombination. In addition, the thickness (T 3 ) of the filter layer 121 may be 400 nm to 600 nm, but is not limited thereto.

제1 도전형 제1 반도체층(122)은 기판(110)(또는 버퍼층(115)) 상에 배치될 수 있다. 제1 도전형 제1 반도체층(122)에는 제1 도펀트가 도핑될 수 있다. 여기서, 제1 도펀트는 Si, Ge, Sn, Se, Te 등의 n형 도펀트일 수 있다. 즉, 제1 도전형 제1 반도체층(122)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 제1 도전형 제1 반도체층(122)은 500nm 내지 1500nm의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.The first conductivity type first semiconductor layer 122 may be disposed on the substrate 110 (or the buffer layer 115 ). The first conductivity type first semiconductor layer 122 may be doped with a first dopant. Here, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. That is, the first conductivity-type first semiconductor layer 122 may be an n-type semiconductor layer doped with an n-type dopant. The first conductivity type first semiconductor layer 122 may have a thickness of 500 nm to 1500 nm, but the present invention is not limited thereto.

제1 도전형 제1 반도체층(122)은 저 저항층으로 전극과 접촉하는 컨택층일 수 있다. 또한, 제1 도전형 제1 반도체층(122)은 2차 필터링을 수행할 수 있다. 예시적으로, 제1 도전형 제1 반도체층(122)은 필터층(121)에서 필터링 되지 않은 320nm 이하의 광을 흡수하여 광흡수층(123)에 320nm보다 큰 파장의 광을 통과시켜 필터층(121)의 필터 기능을 보완할 수 있다.The first conductivity-type first semiconductor layer 122 may be a low-resistance layer and may be a contact layer in contact with an electrode. In addition, the first conductivity type first semiconductor layer 122 may perform secondary filtering. Illustratively, the first conductivity type first semiconductor layer 122 absorbs light of 320 nm or less that is not filtered by the filter layer 121 and passes light having a wavelength greater than 320 nm through the light absorption layer 123 to the filter layer 121 . It can complement the filter function of

또한, 제1 도전형 제1 반도체층(122) 상에 Al 조성이 감소하는 층(이하 방지층)이 배치될 수 있다. 방지층은 에너지 밴드 갭이 제1 도전형 제1 반도체층(122)에서 광흡수층(123)측 방향으로 완만하게 감소할 수 있다. 방지층은 제1 도전형 제1 반도체층(122)과 인접한 영역에서 에너지 밴드갭이 제1 도전형 제1 반도체층(122)의 에너지 밴드갭과 동일할 수 있다. 또한, 방지층은 광흡수층(123)과 인접한 영역에서 에너지 밴드갭이 광흡수층(123)의 에너지 밴드갭과 동일할 수 있다. 이러한 구성에 의하여, 광흡수층(123)에서 제1 도전형 제1 반도체층(122)으로 전계(Electric Field)가 형성되지 않고, 증폭층(125)에서 전계가 집중되어 전류 증폭 현상을 개선할 수 있다.In addition, a layer (hereinafter, a barrier layer) having a reduced Al composition may be disposed on the first conductivity type first semiconductor layer 122 . In the blocking layer, an energy band gap may be gently decreased in a direction from the first conductivity type first semiconductor layer 122 toward the light absorption layer 123 . The energy bandgap of the barrier layer in a region adjacent to the first conductivity-type first semiconductor layer 122 may be the same as that of the first conductivity-type first semiconductor layer 122 . Also, the energy band gap of the blocking layer in a region adjacent to the light absorption layer 123 may be the same as that of the light absorption layer 123 . With this configuration, an electric field is not formed from the light absorption layer 123 to the first conductivity type first semiconductor layer 122, and the electric field is concentrated in the amplification layer 125 to improve the current amplification phenomenon. have.

즉, 방지층은 제1 도전형 제1 반도체층(122)에서 광흡수층(123)을 향해 Al 조성이 감소하여, 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이의 격자 불균형에 따른 스트레인(strain)을 제거할 수 있다. 또한, 방지층은 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이의 에너지 밴드갭 차이에 의해 발생하는 전위차의 뒤틀림(kink)과 전위차의 뒤틀림(kink)에 의한 네거티브 전계(Negative Electric Field)를 제거할 수 있다. 이로써, 방지층은 증폭층(125)에 제2 도전형 반도체층(126)을 향한 전계(Electric Field)가 집중되어, 캐리어 증배 및 전류 증폭을 향상할 수 있다.That is, in the blocking layer, the Al composition decreases from the first conductivity type first semiconductor layer 122 toward the light absorption layer 123 , so that the lattice imbalance between the first conductivity type first semiconductor layer 122 and the light absorption layer 123 . It is possible to remove the strain according to the In addition, the prevention layer is a negative electric field (kink) due to the distortion of the potential difference (kink) generated by the energy bandgap difference between the first conductivity type first semiconductor layer 122 and the light absorption layer 123 and the potential difference (kink). Electric Field) can be eliminated. Accordingly, in the blocking layer, an electric field toward the second conductivity type semiconductor layer 126 is concentrated in the amplification layer 125 , thereby improving carrier multiplication and current amplification.

또한, 제1 도전형 제1 반도체층(122)의 두께(T4)는 800nm 내지 1200nm일 수 있다. 다만, 이러한 길이에 한정되는 것은 아니다. Also, the thickness T 4 of the first conductivity-type first semiconductor layer 122 may be 800 nm to 1200 nm. However, it is not limited to this length.

광흡수층(123)은 제1 도전형 제1 반도체층(122)(또는 방지층) 상에 배치될 수 있다. 광흡수층(123)은 100㎚ 내지 200㎚의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.The light absorption layer 123 may be disposed on the first conductivity-type first semiconductor layer 122 (or the prevention layer). The light absorption layer 123 may have a thickness of 100 nm to 200 nm, but the present invention is not limited thereto.

광흡수층(123)은 i형 반도체층일 수 있다. 즉, 광흡수층(123)은 진성(intrinsic) 반도체층을 포함할 수 있다. 여기서, 진성 반도체층이란, 언도프드(Undoped) 반도체층 또는 비의도적 도핑(Unintentionally doped) 반도체층일 수 있다.The light absorption layer 123 may be an i-type semiconductor layer. That is, the light absorption layer 123 may include an intrinsic semiconductor layer. Here, the intrinsic semiconductor layer may be an undoped semiconductor layer or an unintentionally doped semiconductor layer.

비의도적 도핑 반도체층이란, 반도체층의 성장 공정에서 도펀트 예를 들어, 실리콘(Si) 원자등과 같은 n형 도펀트의 도핑없이 N-vacancy가 발생한 것을 의미할 수 있다. 이 때, N-vacancy가 많아지면 잉여 전자의 농도가 커져서, 제조공정에서 의도하지 않았더라도, n-형 도펀트로 도핑된 것과 유사한 전기적인 특성을 가질 수 있다. 광흡수층(123)의 일부 영역까지는 확산에 의해 도펀트가 도핑될 수도 있다.The unintentionally doped semiconductor layer may mean that N-vacancy occurs without doping with a dopant, for example, an n-type dopant such as a silicon (Si) atom, in a semiconductor layer growth process. At this time, if the N-vacancy increases, the concentration of excess electrons increases, so that even if it is not intended in the manufacturing process, electrical properties similar to those doped with the n-type dopant may be obtained. Up to a partial region of the light absorption layer 123 may be doped with a dopant by diffusion.

광흡수층(123)에서는 반도체 소자(100)로 입사된 광의 흡수가 이루어질 수 있다. 즉, 광흡수층(123)은, 광흡수층(123) 형성 물질의 에너지 밴드갭 이상의 에너지를 갖는 광을 흡수하여 전자와 정공을 포함하는 캐리어(carrier)를 생성할 수 있다. 반도체 소자(100)는 캐리어들의 이동에 의하여 전류가 흐를 수 있다. The light absorption layer 123 may absorb light incident on the semiconductor device 100 . That is, the light absorption layer 123 may absorb light having an energy greater than or equal to the energy band gap of the material forming the light absorption layer 123 to generate carriers including electrons and holes. In the semiconductor device 100 , current may flow due to the movement of carriers.

또한, 광흡수층(123)은 두께에 따라 반도체 소자(100)의 게인에 영향을 줄 수 있다. 예컨대, 광흡수층(123)은 광흡수층(123)의 두께가 증가하면 광흡수층(123)에 형성된 전기장의 세기가 낮아져, 전기장의 세기 감소에 따라 아발란치 현상이 적게 발생하고 이에 따라 게인도 작아질 수 있다.Also, the light absorption layer 123 may affect the gain of the semiconductor device 100 according to its thickness. For example, in the light absorption layer 123 , when the thickness of the light absorption layer 123 is increased, the strength of the electric field formed in the light absorption layer 123 is lowered. can get

또한, 광흡수층(123)은 증폭층(125) 보다 전기장 세기가 상대적으로 낮을 수 있다. 또한, 광흡수층(123)은 곰팡이 등의 미생물이 발생하는 특유의 형광이 갖는 파장에 따라 상이한 물질을 가질 수 있다.In addition, the light absorption layer 123 may have a relatively lower electric field strength than the amplification layer 125 . In addition, the light absorption layer 123 may have different materials depending on the wavelength of the characteristic fluorescence generated by microorganisms such as mold.

또한, 광흡수층(123)의 두께(T5)는 150nm 내지 400nm일 수 있다. 다만, 하기 설명과 같이 다양한 길이를 가질 수 있으며 이러한 길이에 한정되는 것은 아니다.In addition, the thickness T 5 of the light absorption layer 123 may be 150 nm to 400 nm. However, it may have various lengths as described below and is not limited thereto.

제1 도전형 제2 반도체층(124)은 광흡수층(123) 상에 배치될 수 있다. 제1 도전형 제2 반도체층(124)에는 상기에서 언급한 제1 도펀트가 도핑될 수 있다. 즉, 제1 도전형 제2 반도체층(124)은 n형 도펀트가 도핑된 n형 반도체층일 수 있다. The first conductivity-type second semiconductor layer 124 may be disposed on the light absorption layer 123 . The first dopant mentioned above may be doped in the first conductivity-type second semiconductor layer 124 . That is, the first conductivity-type second semiconductor layer 124 may be an n-type semiconductor layer doped with an n-type dopant.

제1 도전형 제2 반도체층(124)은 광흡수층(123)과 증폭층(125) 사이에 배치될 수 있다. 제1 도전형 제2 반도체층(124)은 두께 및 Si 도핑 농도를 조절하여 광흡수층(123)과 증폭층(125) 사이의 전계(Electric Field)를 상이하게 할 수 있다. 특히, 제1 도전형 제2 반도체층(124)은, 도 2에 도시된 바와 같이 증폭층(125)에서 보다 높은 전계가 집중될 수 있도록 할 수 있다. 이로써, 전계가 가장 높은 증폭층(125)에서 캐리어의 증배 작용이 집중될 수 있다.The first conductivity-type second semiconductor layer 124 may be disposed between the light absorption layer 123 and the amplification layer 125 . The first conductivity type second semiconductor layer 124 may have a different electric field between the light absorption layer 123 and the amplification layer 125 by adjusting the thickness and Si doping concentration. In particular, the first conductivity-type second semiconductor layer 124 may allow a higher electric field to be concentrated in the amplification layer 125 as shown in FIG. 2 . Accordingly, the multiplication action of carriers may be concentrated in the amplification layer 125 having the highest electric field.

제1 도전형 제2 반도체층(124)은 두께(T6)가 20nm 내지 60nm일 수 있다. 또한, 제1 도전형 제2 반도체층(124)은 Si 도핑이 2E18/cm3 내지 3E18/cm3일 수 있다. 이에 대한 설명은 이하에서 설명한다.The first conductivity-type second semiconductor layer 124 may have a thickness T 6 of 20 nm to 60 nm. In addition, the first conductivity-type second semiconductor layer 124 may have a Si doping of 2E18/cm 3 to 3E18/cm 3 . This will be described below.

도 2를 참조하면, 제1 도전형 제2 반도체층(124)은 Si 도핑 농도에 따라 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이에서 증가하는 전기장 세기의 제1 기울기(S1), 제1 도전형 제1 반도체층(122)에서 최대 전기장 세기(M1), 제1 도전형 제2 반도체층(124)에서 증가하는 전기장 세기의 제2 기울기(S2) 및 증폭층(125)에서 최대 전기장 세기(M2)를 변화시킬 수 있다. (도 2에서 거리(Distance)는 하부의 제1 도전형 제1 반도체층(122)에서 상부의 제2 도전형 반도체층(126)을 향한 방향으로 제1 도전형 제1 반도체층(122)의 일부 영역에서부터 측정한 전계(Electric Field)를 나타낸다. Referring to FIG. 2 , in the first conductivity type second semiconductor layer 124 , the first slope of the electric field strength increases between the first conductivity type first semiconductor layer 122 and the light absorption layer 123 according to the Si doping concentration. (S1), the maximum electric field strength M1 in the first conductivity type first semiconductor layer 122, the second slope S2 of the increasing electric field strength in the first conductivity type second semiconductor layer 124, and the amplification layer ( 125) to change the maximum electric field strength (M2). (Distance in FIG. 2 is the direction of the first conductivity type first semiconductor layer 122 from the lower first conductivity type first semiconductor layer 122 to the upper second conductivity type semiconductor layer 126 . Shows the electric field measured from a partial area.

제1 도전형 제2 반도체층(124)은 제1 도전형 제2 반도체층(124) 내의 Si 도핑 농도가 증가하면 광흡수층(123)에서 최대 전기장 세기를 감소시키고, 증폭층(125)에서 최대 전기장 세기(M2)를 증가시킬 수 있다.The first conductivity type second semiconductor layer 124 decreases the maximum electric field strength in the light absorption layer 123 when the Si doping concentration in the first conductivity type second semiconductor layer 124 increases, and the maximum electric field strength in the amplification layer 125 is increased. The electric field strength M2 may be increased.

제1 도전형 제2 반도체층(124)은 Si 도핑 농도가 증가하면 에너지 밴드갭에 의한 전위차 감소로 제1 도전형 제1 반도체층(122)과 광흡수층(123) 사이에서 증가하는 전기장 세기의 제1 기울기(S1)가 감소하고, 제1 도전형 제1 반도체층(122)에서 최대 전기장 세기(M1)가 감소할 수 있다. 또한, 제1 도전형 제2 반도체층(124)은 Si 도핑 농도가 증가하면 제1 도전형 제2 반도체층(124)에서 증가하는 전기장 세기의 제2 기울기(S2)가 증가하고, 증폭층(125)에서 최대 전기장 세기(M2)가 증가할 수 있다. 이러한 구성에 의하여, 제1 도전형 제2 반도체층(124)은 광흡수층(123) 및 증폭층(125)에 가해지는 전계를 제어하여, 반도 소자의 게인 및 응답도를 개선할 수 있다. 다만, Si 농도뿐만 아니라, 두께, Al 등의 인자 조성비에 따라 전계는 변할 수 있다.When the Si doping concentration increases, the first conductivity-type second semiconductor layer 124 has an electric field strength that increases between the first conductivity-type first semiconductor layer 122 and the light absorption layer 123 due to a decrease in potential difference due to an energy bandgap. The first slope S1 may decrease, and the maximum electric field strength M1 in the first conductivity type first semiconductor layer 122 may decrease. In addition, in the first conductivity type second semiconductor layer 124 , when the Si doping concentration increases, the second slope S2 of the electric field strength that increases in the first conductivity type second semiconductor layer 124 increases, and the amplification layer ( 125), the maximum electric field strength M2 may increase. With this configuration, the first conductivity-type second semiconductor layer 124 may control the electric field applied to the light absorption layer 123 and the amplification layer 125 to improve the gain and responsiveness of the semiconductor device. However, the electric field may vary depending on the composition ratio of factors such as thickness and Al as well as Si concentration.

다시 도 1을 참조하면, 증폭층(125)은 제1 도전형 제2 반도체층(124) 상에 배치될 수 있다. 증폭층(125)은 광흡수층(123)과 마찬가지로 i형 반도체층일 수 있다. 또한, 증폭층(125)은 Al을 더 포함할 수 있다. 즉, 증폭층(125)은 광흡수층(123)이 포함하는 물질과 Al의 화합물로 구성될 수 있다. 예를 들어, 증폭층(125)은 AlGaN을 포함하는 단층의 구조를 가질 수 있다. Referring back to FIG. 1 , the amplification layer 125 may be disposed on the first conductivity-type second semiconductor layer 124 . The amplification layer 125 may be an i-type semiconductor layer like the light absorption layer 123 . In addition, the amplification layer 125 may further include Al. That is, the amplification layer 125 may be composed of a compound of Al and the material included in the light absorption layer 123 . For example, the amplification layer 125 may have a single-layer structure including AlGaN.

또한, 증폭층(260)은 앞서 언급한 실시예와 같이 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.In addition, the amplification layer 260 has the composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) as in the above-mentioned embodiment. It can be formed of a semiconductor material having

증폭층(125)은 광흡수층(123)에서 생성된 캐리어를 증배시킬 수 있다. 즉, 증폭층(125)은 애벌런치(Avalanche) 기능을 가질 수 있다. 애벌런치란 역방향 바이어스가 인가된 반도체 소자(100)가 광을 흡수하여 캐리어를 생성하고, 이들에 의해 다른 캐리어들이 연속적으로 생성되어 전류가 증폭되는 현상을 내용으로 한다.The amplification layer 125 may multiply carriers generated in the light absorption layer 123 . That is, the amplification layer 125 may have an avalanche function. Avalanche refers to a phenomenon in which the semiconductor device 100 to which the reverse bias is applied absorbs light to generate carriers, and by these, other carriers are continuously generated to amplify the current.

증폭층(125)으로 이동된 캐리어는 그 주변의 원자들과 충돌하여 새로운 전자, 정공의 캐리어들을 생성하고, 이들이 다시 주변의 원자들과 충돌하여 캐리어를 생성함으로써 캐리어의 증배 작용이 이루어질 수 있다. 증폭층(125)은 전계가 가장 높이 가해져, 캐리어의 증배 작용을 집중할 수 있다. 그리고 캐리어의 증배에 의하여 반도체 소자(100)의 전류가 증대될 수 있다. 즉, 반도체 소자(100)는 증폭층(125)에 의하여 낮은 에너지를 갖는 광이 입사되더라도, 캐리어의 증폭에 의하여 전류를 증폭시킬 수 있다. 다시 말해서, 낮은 에너지의 광을 검출할 수 있어 수광 감도가 향상될 수 있다.Carriers moved to the amplification layer 125 collide with surrounding atoms to generate new electron and hole carriers, which collide with surrounding atoms to generate carriers, thereby multiplying the carriers. In the amplification layer 125 , an electric field is applied the highest, so that the multiplication action of carriers can be concentrated. In addition, the current of the semiconductor device 100 may be increased by the multiplication of carriers. That is, the semiconductor device 100 can amplify a current by amplifying carriers even when light having a low energy is incident by the amplification layer 125 . In other words, it is possible to detect low energy light, so that light reception sensitivity can be improved.

한편, 증폭층(125)이 Al을 더 포함함으로써, 증폭 효과가 보다 향상될 수 있다. 즉, 증폭층(125)에 포함된 Al에 의하여 증폭층(125) 내의 전계가 더 커질 수 있다. 구체적으로, Al 조성과 관련하여 이하 도 9a 내지 도 9c에서 자세히 설명한다.Meanwhile, since the amplification layer 125 further includes Al, the amplification effect may be further improved. That is, the electric field in the amplification layer 125 may be increased by Al included in the amplification layer 125 . Specifically, the Al composition will be described in detail with reference to FIGS. 9A to 9C below.

증폭층(125)의 두께(T7)는 50㎚ 내지 200㎚일 수 있다. The thickness T 7 of the amplification layer 125 may be 50 nm to 200 nm.

제2 도전형 반도체층(126)은 증폭층(125) 상에 배치될 수 있다. 제2 도전형 반도체층(126)에는 제2 도펀트가 도핑될 수 있다. 여기서, 제2 도펀트는 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트일 수 있다. 즉, 제2 도전형 반도체층(126)은 p형 도펀트가 도핑된 p형 반도체층일 수 있다. 제2 도전형 반도체층(126)은 300㎚ 내지 400㎚의 두께를 가질 수 있으나, 이것으로 본 발명을 한정하지는 않는다.The second conductivity type semiconductor layer 126 may be disposed on the amplification layer 125 . The second conductivity type semiconductor layer 126 may be doped with a second dopant. Here, the second dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. That is, the second conductivity-type semiconductor layer 126 may be a p-type semiconductor layer doped with a p-type dopant. The second conductivity type semiconductor layer 126 may have a thickness of 300 nm to 400 nm, but the present invention is not limited thereto.

제2 도전형 반도체층(126)의 두께(T8)는 280nm 내지 420nm일 수 있으나, 이러한 길이에 한정되는 것은 아니다. The thickness T 8 of the second conductivity type semiconductor layer 126 may be 280 nm to 420 nm, but is not limited thereto.

본 발명의 실시예에 따른 반도체 구조물(120)은 제1 도전형 제2 반도체층(124)에 의하여 nin 다이오드와 nip 다이오드가 서로 접합된 구조를 가질 수 있다. 즉, 제1 도전형 제1 반도체층(122)(n형 반도체층), 광흡수층(123)(i형 반도체층), 제1 도전형 제2 반도체층(124)(n형 반도체층)이 nin 구조를 이루고, 제1 도전형 제2 반도체층(124)(n형 반도체층), 증폭층(125)(i형 반도체층), 제2 도전형 반도체층(126)(p형 반도체층)이 nip 구조를 이룰 수 있다.The semiconductor structure 120 according to the embodiment of the present invention may have a structure in which a nin diode and a nip diode are bonded to each other by the first conductive type second semiconductor layer 124 . That is, the first conductivity type first semiconductor layer 122 (n-type semiconductor layer), the light absorption layer 123 (i-type semiconductor layer), and the first conductivity type second semiconductor layer 124 (n-type semiconductor layer) are nin structure, a first conductivity type second semiconductor layer 124 (n-type semiconductor layer), an amplification layer 125 (i-type semiconductor layer), a second conductivity type semiconductor layer 126 (p-type semiconductor layer) You can achieve this nip structure.

일반적으로, i형 반도체층은 n형 반도체층 및 p형 반도체층보다 높은 저항값을 가짐으로써 높은 전계를 형성할 수 있다. 또한, n형 반도체층과 p형 반도체층 중 p형 반도체층이 보다 높은 저항값을 가져 보다 높은 전계를 형성할 수 있다. 따라서, 보다 높은 전계를 형성하는 p형 반도체층과 인접한 영역에서 캐리어의 증폭이 이루어지도록 하는 것이 유리할 수 있다.In general, the i-type semiconductor layer can form a high electric field by having a higher resistance value than that of the n-type semiconductor layer and the p-type semiconductor layer. In addition, the p-type semiconductor layer among the n-type semiconductor layer and the p-type semiconductor layer has a higher resistance value, so that a higher electric field can be formed. Therefore, it may be advantageous to amplify carriers in a region adjacent to the p-type semiconductor layer that forms a higher electric field.

예컨대, 광흡수층(123)과 증폭층(125) 사이에 제1 도전형 제2 반도체층(124)을 배치하여, 증폭층(125)에 보다 높은 전계가 집중되도록 할 수 있다.For example, by disposing the first conductivity-type second semiconductor layer 124 between the light absorption layer 123 and the amplification layer 125 , a higher electric field may be concentrated in the amplification layer 125 .

또한, 증폭층(125)이 Al을 더 포함함으로써, 증폭층(125)의 전계가 보다 높아질 수 있다. 따라서, 증폭층(125)에 집중된 높은 전계에 의하여 캐리어의 가속 및 증배가 증폭층(125)에서 집중적으로 이루어질 수 있다.In addition, since the amplification layer 125 further includes Al, the electric field of the amplification layer 125 may be higher. Accordingly, acceleration and multiplication of carriers may be intensively performed in the amplification layer 125 by the high electric field concentrated in the amplification layer 125 .

제1 전극(131)은 제1 도전형 제1 반도체층(122) 상에 배치될 수 있다. 제1 전극(131)은 제1 도전형 제1 반도체층(122)과 전기적으로 연결될 수 있다. 제1 전극(131)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The first electrode 131 may be disposed on the first conductivity-type first semiconductor layer 122 . The first electrode 131 may be electrically connected to the first conductivity-type first semiconductor layer 122 . The first electrode 131 may be selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, and optional alloys thereof.

제2 전극(132)은 제2 도전형 반도체층(126) 상에 배치될 수 있다. 제2 전극(132)은 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 제2 전극(132)은 제1 전극(131)과 동일한 재질로 형성될 수 있다.The second electrode 132 may be disposed on the second conductivity-type semiconductor layer 126 . The second electrode 132 may be electrically connected to the second conductivity-type semiconductor layer 126 . The second electrode 132 may be formed of the same material as the first electrode 131 .

도 6a는 실시예에 따른 반도체 소자의 버퍼층과 필터층을 도시한 도면이고, 도 6b는 실시예에 따른 버퍼층의 단면도이고, 도 6c는 다른 실시예에 따른 버퍼층의 단면도이다.6A is a view illustrating a buffer layer and a filter layer of a semiconductor device according to an embodiment, FIG. 6B is a cross-sectional view of the buffer layer according to the embodiment, and FIG. 6C is a cross-sectional view of a buffer layer according to another embodiment.

도 6a를 참조하면, 실시예에 따른 반도체 소자의 버퍼층(1150은 복수 개의 층을 포함할 수 있다. 버퍼층은 제1 버퍼층(115-1), 제2 버퍼층(115-2), 제3 버퍼층(115-3)을 포함할 수 있다. 6A , the buffer layer 1150 of the semiconductor device according to the embodiment may include a plurality of layers. The buffer layer includes a first buffer layer 115-1, a second buffer layer 115-2, and a third buffer layer ( 115-3) may be included.

제1 버퍼층(115-1)은 버퍼층의 최하부에 배치될 수 있다. 제1 버퍼층(115-1)은 기판 상에 배치될 수 있다. 이에, 제1 버퍼층(115-1)은 버퍼층과 접촉할 수 있다. The first buffer layer 115 - 1 may be disposed on the lowermost portion of the buffer layer. The first buffer layer 115 - 1 may be disposed on the substrate. Accordingly, the first buffer layer 115 - 1 may contact the buffer layer.

앞서 설명한 바와 같이 버퍼층(115)은 AlN, AlAs, GaN, AlGaN 및 SiC 중 선택된 하나 또는 이들의 이중층 구조를 포함할 수 있다. 버퍼층(115)은 경우에 따라 생략될 수 있다 여기서, 제1 버퍼층(115-1)은 AlN을 포함할 수 있다.As described above, the buffer layer 115 may include one selected from AlN, AlAs, GaN, AlGaN, and SiC, or a double layer structure thereof. The buffer layer 115 may be omitted in some cases. Here, the first buffer layer 115 - 1 may include AlN.

제2 버퍼층(115-2)은 제1 버퍼층(115-1) 상에 배치될 수 있다. 제2 버퍼층(115-2)은 AlxGa1 - xN을 포함할 수 있다. (여기서 x는 각 층에서 Al의 조성(%)을 나타낸다) 제2 버퍼층(115-2)은 제3 버퍼층(115-3)과 제1 버퍼층(115-1) 사이에 배치될 수 있다.The second buffer layer 115 - 2 may be disposed on the first buffer layer 115 - 1 . The second buffer layer 115 - 2 may include Al x Ga 1 - x N. (where x represents a composition (%) of Al in each layer) The second buffer layer 115 - 2 may be disposed between the third buffer layer 115 - 3 and the first buffer layer 115 - 1 .

제2 버퍼층(115-2)은 기판 측에 가장 인접하게 배치된 제1 면(S1)을 포함할 수 있다. 제1 면(S1)은 제2 버퍼층(115-2)의 최하부에 배치될 수 있다. 제1 면(S1)은 제2 버퍼층과 제1 버퍼층(115-1)이 접하는 면일 수 있다.The second buffer layer 115 - 2 may include a first surface S1 disposed closest to the substrate side. The first surface S1 may be disposed on the lowermost portion of the second buffer layer 115 - 2 . The first surface S1 may be a surface in which the second buffer layer and the first buffer layer 115 - 1 contact each other.

제3 버퍼층(115-3)은 제2 버퍼층(115-2) 상에 배치될 수 있다. 제3 버퍼층(115-3)은 필터층(121) 하부에 배치될 수 있다. 제3 버퍼층(115-3)은 제2 버퍼층(115-2)과 필터층(121) 사이에 배치될 수 있다. 제3 버퍼층(115-3)은 필터층(121)에 가장 인접하게 배치된 제2 면(S2)을 포함할 수 있다. 제2 면(S2)은 제3 버퍼층(115-3)의 최상부에 배치될 수 있다. 제2 면(S2)은 제3 버퍼층(115-3)과 제3 버퍼층(115-3) 상부에 배치된 필터층(121)이 접하는 면일 수 있다.The third buffer layer 115 - 3 may be disposed on the second buffer layer 115 - 2 . The third buffer layer 115 - 3 may be disposed under the filter layer 121 . The third buffer layer 115 - 3 may be disposed between the second buffer layer 115 - 2 and the filter layer 121 . The third buffer layer 115 - 3 may include a second surface S2 disposed closest to the filter layer 121 . The second surface S2 may be disposed on the top of the third buffer layer 115 - 3 . The second surface S2 may be a surface in which the third buffer layer 115 - 3 and the filter layer 121 disposed on the third buffer layer 115 - 3 contact each other.

그리고 제3 버퍼층(115-3)은 AlxGa1 - xN을 포함할 수 있다. (여기서 x는 각 층에서 Al의 조성(%)을 나타낸다) 다만, 제3 버퍼층(115-3)은 제2 버퍼층(115-2)과 Al 조성이 상이할 수 있다.And the third buffer layer 115 - 3 may include Al x Ga 1 - x N. (Here, x represents a composition (%) of Al in each layer) However, the third buffer layer 115 - 3 may have a different Al composition from the second buffer layer 115 - 2 .

제2 버퍼층(115-2)은 Al 조성이 제3 버퍼층(115-3)의 Al 조성보다 클 수 있다. 즉, 제1 면(S1)은 제2면(S2)보다 Al 조성이 클 수 있다. 제2 버퍼층(115-2) 및 제2 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 Al 조성이 감소할 수 있다.The Al composition of the second buffer layer 115 - 2 may be greater than the Al composition of the third buffer layer 115 - 3 . That is, the Al composition of the first surface S1 may be greater than that of the second surface S2 . Al composition of the second buffer layer 115 - 2 and the second third buffer layer 115 - 3 may decrease from the substrate toward the filter layer 121 .

도 6b와 같이 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 단계적으로 Al 조성이 감소할 수 있다. 예컨대, 제2 버퍼층(115-2)은 Al 조성이 A일 수 있다. 또한, 제3 버퍼층(115-3)은 Al 조성이 B일 수 있다. 그리고 A는 B보다 클 수 있다. 이에, 제2 버퍼층(115-2)은 밴드 갭 에너지가 제3 버퍼층(115-3)의 밴드 갭 에너지보다 클 수 있다. 또한, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)보다 Al 조성이 클 수 있다. 이러한 구성에 의하여, 제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 필터층(121)보다 에너지 밴드갭이 커 필터층(121)에서 투과되는 광은 버퍼층(115)을 통과할 수 있다. 예컨대, 필터층(121)의 Al 조성이 20%이고 320nm 이상의 광을 투과하고자 설계된 경우, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 Al 조성이 20%보다 클 수 있다. 이로써, 필터층(121)은 반도체 소자로 입사된 광을 원하는 파장에서 보다 첨예한 투과도로 투과시킬 수 있다. 예컨대, 필터층(121)은 320nm보다 큰 파장의 광을 투과하고, 320nm보다 작은 파장의 광을 흡수할 수 있다. 여기서, 흡수되는 광과 투과되는 광의 경계 파장을 차단 파장(cut wavelength)이라 한다 상기 예에서 차단 파장은 320nm일 수 있다.As shown in FIG. 6B , the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be gradually decreased from the substrate toward the filter layer 121 . For example, the Al composition of the second buffer layer 115 - 2 may be A. Also, the third buffer layer 115 - 3 may have an Al composition of B. And A can be greater than B. Accordingly, the band gap energy of the second buffer layer 115 - 2 may be greater than the band gap energy of the third buffer layer 115 - 3 . Also, the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be greater than that of the filter layer 121 . Due to this configuration, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 have an energy bandgap greater than that of the filter layer 121 , so that light transmitted from the filter layer 121 can pass through the buffer layer 115 . have. For example, when the Al composition of the filter layer 121 is 20% and it is designed to transmit light of 320 nm or more, the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be greater than 20%. Accordingly, the filter layer 121 may transmit light incident on the semiconductor device with sharper transmittance at a desired wavelength. For example, the filter layer 121 may transmit light having a wavelength greater than 320 nm and absorb light having a wavelength smaller than 320 nm. Here, the boundary wavelength between the absorbed light and the transmitted light is referred to as a cut wavelength. In the above example, the cutoff wavelength may be 320 nm.

그리고 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)을 투과한 광이 보다 차단 파장에서 첨예하게 형성할 수 있다. 즉, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 원하는 파장(차단 파장)을 기준으로 320nm와 320nm 이상에서 광의 투과율 차이를 증가할 수 있다.In addition, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be sharply formed at a wavelength at which light transmitted through the filter layer 121 is blocked. That is, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may increase the difference in transmittance of light between 320 nm and 320 nm or more based on a desired wavelength (blocking wavelength).

뿐만 아니라, 도 6c와 같이 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 기판에서 필터층(121)을 향해 선형적으로 Al 조성이 감소할 수 있다. 예컨대, 제2 버퍼층(115-2)의 최하부인 제1 면(S1)에서 Al 조성은 A일 수 있다. 또한, 제3 버퍼층(115-3)의 최상부인 제2 면(S2)에서 Al 조성은 B일 수 있다. 그리고 제1 면(S1)에서 제2 면(S2)으로 Al 조성이 선형적으로 감소할 수 있다. 그리고 A는 B보다 클 수 있다. 이에, 제2 버퍼층(115-2)은 밴드 갭 에너지가 제3 버퍼층(115-3)의 밴드 갭 에너지보다 클 수 있다. 또한, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 필터층(121)보다 Al 조성이 클 수 있다. 이러한 구성에 의하여, 제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 필터층(121)보다 에너지 밴드갭이 커 필터층(121)에서 투과되는 광은 버퍼층(115)을 통과할 수 있다. 예컨대, 필터층(121)의 Al 조성이 20%이고 320nm 이상의 광을 투과하고자 설계된 경우, 제2 버퍼층(115-2) 및 제3 버퍼층(115-3)은 Al 조성이 20%보다 클 수 있다. 이로써, 필터층(121)은 반도체 소자로 입사된 광을 원하는 파장에서 보다 첨예한 투과도로 투과시킬 수 있다. 이는 앞서 설명한 바와 같이, 제2 버퍼층(115-2), 제3 버퍼층(115-3)은 상부에 배치된 필터층(121)과의 결합을 용이하게 할 수 있다. 이로 인하여, 필터층에 결함이 적어져 해당 차단 파장에서의 광 필터링 효과가 개선될 수 있다. 예컨대, 필터층(121)은 320nm보다 큰 파장의 광을 투과하고, 320nm보다 작은 파장의 광을 흡수할 수 있다In addition, the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may decrease linearly from the substrate toward the filter layer 121 as shown in FIG. 6C . For example, the Al composition may be A on the first surface S1, which is the lowermost portion of the second buffer layer 115 - 2 . Also, the Al composition may be B on the second surface S2, which is the uppermost portion of the third buffer layer 115 - 3 . In addition, the Al composition may linearly decrease from the first surface S1 to the second surface S2 . And A can be greater than B. Accordingly, the band gap energy of the second buffer layer 115 - 2 may be greater than the band gap energy of the third buffer layer 115 - 3 . Also, the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be greater than that of the filter layer 121 . Due to this configuration, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 have an energy bandgap greater than that of the filter layer 121 , so that light transmitted from the filter layer 121 can pass through the buffer layer 115 . have. For example, when the Al composition of the filter layer 121 is 20% and it is designed to transmit light of 320 nm or more, the Al composition of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may be greater than 20%. Accordingly, the filter layer 121 may transmit light incident on the semiconductor device with sharper transmittance at a desired wavelength. As described above, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may facilitate coupling with the filter layer 121 disposed thereon. Due to this, the number of defects in the filter layer may be reduced, and thus the light filtering effect at the cutoff wavelength may be improved. For example, the filter layer 121 may transmit light having a wavelength greater than 320 nm and absorb light having a wavelength smaller than 320 nm.

또한, 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 400nm 내지 1000nm일 수 있다. 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 400nm보다 작은 경우 버퍼층의 두께가 얇아져 표면 모폴로지(surface morphology)가 발생하는 한계가 존재한다. 또한, 제2 버퍼층(115-2)와 제3 버퍼층(115-3)은 총 두께가 1000nm보다 큰 경우 웨이퍼의 휘어짐 현상(예를 들어, 웨이퍼 보우(wafer bow)가 발생하는 한계가 존재한다.In addition, the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may have a total thickness of 400 nm to 1000 nm. When the total thickness of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 is less than 400 nm, the thickness of the buffer layer becomes thin, and thus a surface morphology occurs. In addition, when the total thickness of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 is greater than 1000 nm, there is a limitation in that a warpage phenomenon of the wafer (eg, a wafer bow) occurs.

제2 버퍼층(115-2)과 제3 버퍼층(115-3)은 각각 두께가 동일할 수 있다. 다만, 이에 한정되는 것은 아니다.Each of the second buffer layer 115 - 2 and the third buffer layer 115 - 3 may have the same thickness. However, the present invention is not limited thereto.

도 7은 실시예에 따른 버퍼층의 투과도를 나타내는 그래프이고, 도 8은 실시예에 따른 버퍼층의 응답도를 나타내는 그래프이다.7 is a graph showing the transmittance of the buffer layer according to the embodiment, and FIG. 8 is a graph showing the response of the buffer layer according to the embodiment.

도 7을 참조하면, 도 7에서 a는 반도체 소자에 제2 버퍼층 및 제3 버퍼층이 존재하는 경우 파장에 따른 광 투과도(transmittance, %)를 나타내고, b는 반도체 소자에 제2 버퍼층 및 제3 버퍼층 없이 제1 버퍼층만이 존재하는 경우 광 투과도(transmittance, %)를 나타낸다.Referring to FIG. 7 , in FIG. 7 , a represents light transmittance (%) according to wavelength when the second buffer layer and the third buffer layer are present in the semiconductor device, and b represents the second buffer layer and the third buffer layer in the semiconductor device. When only the first buffer layer is present without the light transmittance (%).

구체적으로, 반도체 구조물은 GaN을 기반으로 구성될 수 있다. 여기서, 증폭층은 Al을 더 포함하여 AlGaN을 포함할 수 있다. a 내지 b는 버퍼층의 구조에 있어서만 차이를 가지며, 나머지는 동일하게 구성될 수 있다. Specifically, the semiconductor structure may be configured based on GaN. Here, the amplification layer may further include Al and include AlGaN. a to b have a difference only in the structure of the buffer layer, and the rest may be configured the same.

제 1 도전형 제 1 반도체층은 n-GaN일 수 있으며, 200nm의 두께 및 5E18/cm3의 도핑 농도를 가질 수 있다. 광흡수층은 i-GaN일 수 있으며, 100nm의 두께 및 1E16/cm3의 도핑 농도를 가질 수 있다. 제 1 도전형 제 2 반도체층은 n-GaN일 수 있으며, 40nm의 두께 및 1E18/cm3의 도핑 농도를 가질 수 있다. 증폭층은 1E16/cm3의 도핑 농도를 가질 수 있다. 제 2 도전형 반도체층은 p-GaN일 수 있으며, 300nm의 두께 및 1.5E17/cm3의 도핑 농도를 가질 수 있다. 그러나, 이것은 하기할 실험예들을 구성하기 위한 일 예일 뿐이며, 이것으로 본 발명을 한정하지는 않는다.The first conductivity type first semiconductor layer may be n-GaN, and may have a thickness of 200 nm and a doping concentration of 5E18/cm 3 . The light absorption layer may be i-GaN, and may have a thickness of 100 nm and a doping concentration of 1E16/cm 3 . The first conductivity-type second semiconductor layer may be n-GaN, and may have a thickness of 40 nm and a doping concentration of 1E18/cm3. The amplification layer may have a doping concentration of 1E16/cm3. The second conductivity type semiconductor layer may be p-GaN, and may have a thickness of 300 nm and a doping concentration of 1.5E17/cm 3 . However, this is only an example for constructing the following experimental examples, and the present invention is not limited thereto.

이 때, 도 7과 같이 제2 버퍼층과 제3 버퍼층이 존재하는 경우 320nm를 기준으로 광의 흡수 및 투과가 명확하게 구별될 수 있다. 즉, 차단 파장인 320nm를 기준으로 반도체 소자의 파장에 따른 투과도의 첨예도가 증가할 수 있다. 즉, 반도체 소자의 필터층은 광 필터로서 파장에 대한 선택성이 개선될 수 있다.At this time, when the second buffer layer and the third buffer layer are present as shown in FIG. 7 , absorption and transmission of light can be clearly distinguished based on 320 nm. That is, the sharpness of the transmittance according to the wavelength of the semiconductor device may increase based on the cutoff wavelength of 320 nm. That is, the filter layer of the semiconductor device is an optical filter, and selectivity with respect to a wavelength may be improved.

도 8을 참조하면, a, b는 상기의 경우가 동일하게 적용될 수 있다. 즉, 실시예에 따른 반도체 소자는 응답도(Responsivity)가 개선될 수 있다. 여기서 응답도(responsivity)는 반도체 소자에 1W의 광을 인가한 경우 출력되는 전류를 나타낸다. 즉, 원하는 파장대역에서 응답도가 높은 경우 광 검출기로서 반도체 소자의 성능이 향상되었다고 할 수 있다.Referring to FIG. 8 , the above cases may be equally applied to a and b. That is, the semiconductor device according to the embodiment may have improved responsiveness. Here, the response (responsivity) represents the current output when 1W of light is applied to the semiconductor device. That is, it can be said that the performance of the semiconductor device as a photodetector is improved when the response is high in a desired wavelength band.

실시예에 따른 반도체 소자는 차단 파장에서 흡수/투과의 첨예도가 개선되므로, 차단 파장(도 8에서 320nm)에서 응답도도 뚜렷하게 제공할 수 있다. 구체적으로, 반도체 소자는 제2 버퍼층 및 제3 버퍼층의 존재 유무에 따라 360nm 파장에서는 응답도에서 큰 차이를 나타내지 않는다. 다만, 반도체 소자는 제2 버퍼층 및 제3 버퍼층이 존재하는 a의 경우 버퍼층이 존재하지 않는 b의 경우보다 차단 파장에 인접한 대역에서 응답도의 차이를 나타낸다. 즉, 실시예에 따른 반도체 소자는 차단 파장에 인접한 파장 영역에서 개선된 응답도를 제공할 수 있다.Since the sharpness of absorption/transmission is improved at the cutoff wavelength, the semiconductor device according to the embodiment can also clearly provide response at the cutoff wavelength (320 nm in FIG. 8 ). Specifically, the semiconductor device does not show a large difference in response at a wavelength of 360 nm depending on the presence or absence of the second buffer layer and the third buffer layer. However, the semiconductor device exhibits a difference in responsiveness in a band adjacent to the cutoff wavelength in case a in which the second and third buffer layers are present than in case b in which the buffer layer is not present. That is, the semiconductor device according to the embodiment may provide improved response in a wavelength region adjacent to the cutoff wavelength.

도 9a 내지 도 9c는 증폭층의 Al 조성에 따른 전계 분포(Electric Field)를 나타낸 도면이다9A to 9C are diagrams illustrating an electric field distribution according to an Al composition of an amplification layer;

도 9a 내지 도 9c를 참조하면, 실시예에 따른 반도체 소자의 증폭층은 Al을 포함할 수 있다. 증폭층은 Al 조성이 1% 내지 20%일 수 있다. 도 9a는 증폭층은 Al를 포함하지 않고 GaN으로 이루어질 수 있다. 그리고 도 9b는 증폭층의 Al 조성이 10%이고, 도 9c는 Al 조성이 20%일 수 있다.9A to 9C , the amplification layer of the semiconductor device according to the embodiment may include Al. The amplification layer may have an Al composition of 1% to 20%. In FIG. 9A , the amplification layer may be made of GaN without including Al. In addition, in FIG. 9B, the Al composition of the amplification layer may be 10%, and in FIG. 9C, the Al composition may be 20%.

증폭층(125)은 앞서 설명한 바와 같이 가장 높은 전계를 가질 수 있다. 따라서, 증폭층(125)의 높은 전계에 의하여 캐리어의 가속에 유리하며, 캐리어 및 전류의 증폭 작용이 보다 효과적으로 이루어질 수 있다.The amplification layer 125 may have the highest electric field as described above. Accordingly, the high electric field of the amplification layer 125 is advantageous for the acceleration of carriers, and the amplification of carriers and currents can be made more effectively.

그리고 증폭층(125)의 두께는 50㎚ 내지 200㎚일 수 있다. 증폭층(125)의 두께가 50㎚보다 작을 경우, 그만큼 캐리어의 증폭이 이루어질 수 있는 공간이 작아져 증폭 효과의 향상이 미미할 수 있다. 증폭층(125)의 두께가 200㎚보다 클 경우, 전계가 작아지고 음(-)의 전계가 형성될 수 있다.And the thickness of the amplification layer 125 may be 50 nm to 200 nm. When the thickness of the amplification layer 125 is less than 50 nm, the space in which the amplification of carriers can be made becomes smaller, so that the improvement in the amplification effect may be insignificant. When the thickness of the amplification layer 125 is greater than 200 nm, the electric field becomes small and a negative (-) electric field may be formed.

도 9a 내지 도 9c와 같이 증폭층이 배치된 420nm 내지 590nm 영역에서 높은 전계가 집중되어 있는 것을 확인할 수 있다. 즉, 제 1 도전형 제 2 반도체층에 의하여 광흡수층보다 증폭층에서 보다 높은 전계가 형성될 수 있다. 광흡수층에서 생성된 캐리어는 증폭층의 높은 전계에 의하여 가속되어 전류 증폭 효율을 향상시킬 수 있다.As shown in FIGS. 9A to 9C , it can be seen that a high electric field is concentrated in a region of 420 nm to 590 nm in which the amplification layer is disposed. That is, a higher electric field may be formed in the amplification layer than in the light absorption layer by the second semiconductor layer of the first conductivity type. Carriers generated in the light absorption layer may be accelerated by the high electric field of the amplification layer to improve current amplification efficiency.

도 9a에서, 최대 전계값은 대략 1.41MV/cm일 수 있다. 그러나, 도 9a 에서 도9c로 Al의 조성이 점점 증가할수록, 최대 전계값이 점점 상승하는 것을 알 수 있다. 즉, 본 발명의 증폭층은 Al을 포함하여 전계값이 상승될 수 있다. 또한, 보다 높은 전계에 의한 캐리어의 가속으로 전류 증폭 효과가 보다 향상될 수 있다.In FIG. 9A , the maximum electric field value may be approximately 1.41 MV/cm. However, it can be seen from FIGS. 9A to 9C that the maximum electric field value gradually increases as the Al composition gradually increases. That is, the amplification layer of the present invention may include Al to increase the electric field value. In addition, the current amplification effect may be further improved due to the acceleration of the carriers by the higher electric field.

한편, 도 9c의 경우, 400nm 영역(광흡수층과 제 1 도전형 제 2 반도체층의 사이 영역)에서 전계가 음(-)의 값을 갖는 것을 확인할 수 있다. 즉, 도 9c의 경우 Al의 조성이 높아져 보다 높은 전계를 가질 수 있으나, 음의 전계에 따른 장벽(barrier)의 생성으로 캐리어의 이동이 이루어지지 않을 수 있다. 따라서, 증폭층의 Al 조성은 20%이하로 설정됨이 바람직할 수 있다.Meanwhile, in the case of FIG. 9C , it can be seen that the electric field has a negative value in the 400 nm region (the region between the light absorption layer and the first conductivity-type second semiconductor layer). That is, in the case of FIG. 9C , the Al composition may be increased to have a higher electric field, but carriers may not move due to the generation of a barrier according to the negative electric field. Therefore, it may be preferable that the Al composition of the amplification layer be set to 20% or less.

또한, 증폭층이 Al을 포함하지 않을 경우, 본 발명에 따른 전계의 상승 효과를 얻을 수 없다. 즉, 도 9a에서와 같이, 증폭층이 Al을 미포함할 경우, 전류의 증폭 효과가 미미해질 수 있다. 상기의 결과에 따라, 본 발명에 따른 Al의 조성은 0%보다 크고, 20%보다 작도록 형성함이 바람직하다는 것을 알 수 있다.In addition, when the amplification layer does not contain Al, the synergistic effect of the electric field according to the present invention cannot be obtained. That is, as in FIG. 9A , when the amplification layer does not include Al, the amplification effect of the current may be insignificant. According to the above results, it can be seen that the Al composition according to the present invention is preferably formed to be greater than 0% and less than 20%.

또한, 실시예에 따른 증폭층은 AlGaN을 포함하여 GaN만을 포함하는 증폭층 대비 밴드 갭 에너지가 클 수 있다. 이러한 구성에 의하여, 실시예에 따른 반도체 소자의 증폭층은 에너지 밴드 갭이 커 다크 커런트의 레벨을 감소시킬 수 있다. 또한, 증폭층은 Si 도핑으로 전도성(conductivity)를 가지므로 캐리어가 광흡수층에서 제1 도전형 제2 반도체층을 통해 증폭층으로 이동하면서 캐리어의 스캐터링(scattering)에 의해 손실이 일어나는 문제가 존재한다. 이 때, 실시예에 따른 증폭층은 Si 도핑 농도를 감소시켜 저항이 감소하고, 이에 따라 캐리어의 스캐터링(scattering)을 방지할 수 있다. In addition, the amplification layer according to the embodiment may include AlGaN and have a higher band gap energy than the amplification layer including only GaN. With this configuration, the amplification layer of the semiconductor device according to the embodiment has a large energy band gap, so that the level of dark current can be reduced. In addition, since the amplification layer has conductivity by doping with Si, there is a problem in that carriers move from the light absorption layer through the first conductivity type second semiconductor layer to the amplification layer, and loss occurs due to scattering of carriers. do. In this case, the amplification layer according to the embodiment reduces the Si doping concentration to reduce resistance, and thus, scattering of carriers can be prevented.

도 10은 실시예에 따른 반도체 소자의 광흡수층을 설명한 도면이고, 도 11a 내지 도 11b는 실시예에 따른 광흡수층의 밴드갭 에너지의 차이를 설명하는 도면이고, 도 12a 내지 도 12b는 실시예에 따른 광흡수층의 전계 분포(Electric Field)를 효과를 설명하는 도면이다.10 is a diagram illustrating a light absorption layer of a semiconductor device according to an embodiment, FIGS. 11A to 11B are diagrams illustrating a difference in band gap energy of a light absorption layer according to an embodiment, and FIGS. 12A to 12B are diagrams for an embodiment It is a diagram for explaining the effect of the electric field distribution of the light absorption layer.

도 10을 참조하면, 실시예에 따른 반도체 소자의 반도체 소자의 광흡수층(123)은 복수의 층으로 이루어질 수 있다. 예컨대, 광흡수층(123)은 제1 광흡수층(123-1)과 제2 광흡수층(123-2)을 포함할 수 있다. 제1 광흡수층(123-1)은 광흡수층(123) 하부에 배치될 수 있다. 제1 광흡수층(123-1)은 제1 도전형 제1 반도체층과 접촉할 수 있다. 또한, 제2 광흡수층(123-2)은 제1 광흡수층(123-1) 상부에 배치될 수 있다. 그리고 제2 광흡수층(123-2)은 상부에 제1 도전형 제2 반도체층이 배치될 수 있다.Referring to FIG. 10 , the light absorption layer 123 of the semiconductor device of the semiconductor device according to the embodiment may be formed of a plurality of layers. For example, the light absorption layer 123 may include a first light absorption layer 123-1 and a second light absorption layer 123-2. The first light absorption layer 123 - 1 may be disposed under the light absorption layer 123 . The first light absorption layer 123 - 1 may be in contact with the first conductivity type first semiconductor layer. Also, the second light absorption layer 123 - 2 may be disposed on the first light absorption layer 123 - 1 . In addition, the second light absorption layer 123 - 2 may have a first conductivity-type second semiconductor layer disposed thereon.

제1 광흡수층(123-1)은 AlGaN 또는 InGaN을 포함할 수 있다. 이러한 구성에 의하여, 상부에 배치되는 제2 광흡수층(123-2)을 제1 도전형 제1 반도체층 상에 성장 시킴에 있어서, 이종 성장에서 발생하는 미스매치 결함(mismatch defect), 표면 모폴로지(surface morphology) 등의 구조적 한계를 방지할 수 있다.The first light absorption layer 123 - 1 may include AlGaN or InGaN. According to this configuration, in growing the second light absorption layer 123-2 disposed thereon on the first conductivity type first semiconductor layer, mismatch defects occurring in heterogeneous growth, surface morphology ( Structural limitations such as surface morphology can be avoided.

제2 광흡수층(123-2)은 InyGa1 - yN을 포함할 수 있다. 제2 광흡수층(123-2)은 In 조성이 2% 내지 5%일 수 있다. 이러한 구성에 의하여, 제2 광흡수층(123-2)은 AlGaN을 포함하는 경우보다 에너지 밴드 갭이 낮을 수 있다.A second light absorbing layer 123-2 is In y Ga 1 - may include N y. The second light absorption layer 123 - 2 may have an In composition of 2% to 5%. With this configuration, the energy band gap of the second light absorption layer 123 - 2 may be lower than that of the case of including AlGaN.

도 11a 내지 도 11b를 참조하면, 도 11a는 광흡수층이 AlGaN만을 포함하는 경우에 밴드 갭 에너지를 도시한 도면이고, 도 11b는 실시예와 같이 광흡수층이 제1 광흡수층과 제2 광흡수층으로 이루어진 경우에 밴드 갭 에너지를 도시한 도면이다.11A to 11B, FIG. 11A is a view showing the band gap energy when the light absorption layer contains only AlGaN, and FIG. 11B is a light absorption layer comprising a first light absorption layer and a second light absorption layer as in the embodiment. It is a diagram showing the band gap energy in the case of being made.

도 11a 내지 도 11b를 참조하면 반도체 소자에서 200nm 내지 400nm 에서 광흡수층이 위치할 수 있다. 이 경우, 제1 광흡수층과 제2 광흡수층은 In을 포함하여(도 11b) 광흡수층이 AlGaN만을 포함하는 경우(도 11a)보다 밴드 갭 에너지가 작을 수 있다. 이러한 구성에 의하여, 실시예에 따른 광흡수층은 보다 작은 밴드 갭 에너지를 통해 광흡수층의 흡수효율을 개선시킬 수 있다. 또한, 12a 내지 도 12b와 같이, 실시예에 따른 광흡수층은 작은 밴드 갭 에너지로 인하여 작은 전계 분포를 가질 수 있다. 여기서, 도 12a는 광흡수층이 AlGaN만을 포함하는 경우에 전계 분포를 도시한 도면이고, 도 12b는 실시예와 같이 광흡수층이 제1 광흡수층과 제2 광흡수층으로 이루어진 경우에 전계 분포를 도시한 도면이다.11A to 11B , the light absorption layer may be positioned at 200 nm to 400 nm in the semiconductor device. In this case, the first light absorption layer and the second light absorption layer may include In ( FIG. 11B ), and thus the band gap energy may be lower than that of the case where the light absorption layer includes only AlGaN ( FIG. 11A ). With this configuration, the light absorption layer according to the embodiment may improve the absorption efficiency of the light absorption layer through a smaller band gap energy. Also, as shown in FIGS. 12A to 12B , the light absorption layer according to the embodiment may have a small electric field distribution due to a small band gap energy. Here, FIG. 12A is a view showing the electric field distribution when the light absorption layer contains only AlGaN, and FIG. 12B is a view showing the electric field distribution when the light absorption layer consists of a first light absorption layer and a second light absorption layer as in the embodiment. It is a drawing.

또한, 실시예에 따른 광흡수층은 두께가 130nm 내지 200nm일 수 있다. 광흡수층의 두께가 130nm보다 작은 경우 광흡수층 형성 물질의 에너지 밴드갭 이상의 에너지를 갖는 광을 흡수하여 전자와 정공을 포함하는 캐리어(carrier)를 생성하여 발생하는 전류가 미약한 한계가 존재한다. 또한, 광흡수층의 두께가 200nm보다 크면, 전계 분포가 감소하고 생성된 포토 캐리어에 대한 확산이 감소하여 반도체 소자의 효율이 저하되는 한계가 존재한다.In addition, the light absorption layer according to the embodiment may have a thickness of 130 nm to 200 nm. When the thickness of the light absorption layer is less than 130 nm, the current generated by absorbing light having an energy greater than or equal to the energy band gap of the material for forming the light absorption layer to generate carriers including electrons and holes has a weak limit. In addition, when the thickness of the light absorption layer is greater than 200 nm, the electric field distribution is reduced and diffusion to the generated photocarriers is reduced, thereby reducing the efficiency of the semiconductor device.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are not exemplified above in the range that does not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

Claims (10)

기판;
상기 기판 상에 배치되는 버퍼층;
상기 버퍼층 상에 배치되는 필터층;
상기 필터층 상에 배치되는 제1 도전형 제1 반도체층;
상기 제1 도전형 제1 반도체층 상에 배치되는 광흡수층;
상기 광흡수층 상에 배치되는 제1 도전형 제2 반도체층;
상기 제1 도전형 제2 반도체층 상에 배치되는 증폭층; 및
상기 증폭층 상에 배치되는 제2 도전형 반도체층을 포함하고,
상기 버퍼층은 AlGaN을 포함하는 제1 층을 포함하고,
상기 제1 층은 상기 기판에 가장 인접하게 배치된 제1 면과 상기 필터층과 가장 인접하게 배치된 제2 면을 포함하고,
상기 제1 면은 상기 제2 면보다 Al 조성이 큰 반도체 소자.
Board;
a buffer layer disposed on the substrate;
a filter layer disposed on the buffer layer;
a first conductivity-type first semiconductor layer disposed on the filter layer;
a light absorption layer disposed on the first conductivity type first semiconductor layer;
a first conductivity-type second semiconductor layer disposed on the light absorption layer;
an amplification layer disposed on the first conductivity-type second semiconductor layer; and
a second conductivity-type semiconductor layer disposed on the amplification layer;
The buffer layer comprises a first layer comprising AlGaN,
The first layer includes a first surface disposed closest to the substrate and a second surface disposed closest to the filter layer,
The first surface is a semiconductor device having an Al composition greater than that of the second surface.
제1항에 있어서,
상기 버퍼층은
상기 제1 면에서 상기 제2 면을 향해 선형적으로 또는 단계적으로 Al 조성이 감소하는 반도체 소자.
According to claim 1,
The buffer layer is
A semiconductor device in which Al composition decreases linearly or stepwise from the first surface toward the second surface.
제1항에 있어서,
상기 제1 층은 밴드 갭 에너지가 상기 필터층의 밴드 갭 에너지 및 상기 광흡수층의 밴드 갭 에너지보다 크고,
상기 버퍼층은 상기 제1 층과 상기 기판 사이에 제2 층을 포함하고, 상기 제2 층은 AlN을 포함하는 반도체 소자.
According to claim 1,
The first layer has a band gap energy greater than a band gap energy of the filter layer and a band gap energy of the light absorption layer,
The buffer layer includes a second layer between the first layer and the substrate, and the second layer includes AlN.
제1항에 있어서,
상기 제1 면의 Al 조성은 60%이고, 상기 제2 면의 Al 조성은 20%이고,
상기 증폭층은 AlGaN을 포함하고, Al 조성이 0%보다 크고 20%보다 작은 반도체 소자.
According to claim 1,
The Al composition of the first surface is 60%, the Al composition of the second surface is 20%,
The amplification layer includes AlGaN, and the Al composition is greater than 0% and less than 20%.
제1항에 있어서,
상기 광흡수층은
InGaN 또는 AlGaN을 포함하는 제1 광흡수층; 및
상기 제1 광흡수층 상에 배치되는 제2 광흡수층을 포함하고,
상기 제2 광흡수층은,
In의 조성이 2% 내지 5%인 반도체 소자.
According to claim 1,
The light absorption layer is
a first light absorption layer including InGaN or AlGaN; and
a second light absorption layer disposed on the first light absorption layer;
The second light absorption layer,
A semiconductor device having an In composition of 2% to 5%.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170092797A 2017-07-21 2017-07-21 Semiconductor device KR102324939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170092797A KR102324939B1 (en) 2017-07-21 2017-07-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170092797A KR102324939B1 (en) 2017-07-21 2017-07-21 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20190010260A KR20190010260A (en) 2019-01-30
KR102324939B1 true KR102324939B1 (en) 2021-11-12

Family

ID=65276959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170092797A KR102324939B1 (en) 2017-07-21 2017-07-21 Semiconductor device

Country Status (1)

Country Link
KR (1) KR102324939B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109326A (en) 2008-09-30 2010-05-13 Ngk Insulators Ltd Light-receiving element, and manufacturing method for light-receiving element
JP2011171367A (en) 2010-02-16 2011-09-01 Nec Corp Semiconductor light receiving element and semiconductor light receiving device
US20160300973A1 (en) 2013-05-24 2016-10-13 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Variable range photodetector with enhanced high photon energy response and method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761836B1 (en) * 2013-01-16 2017-07-26 서울바이오시스 주식회사 Light detecting device
KR101666400B1 (en) * 2014-10-30 2016-10-14 한국과학기술연구원 Photodiode and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109326A (en) 2008-09-30 2010-05-13 Ngk Insulators Ltd Light-receiving element, and manufacturing method for light-receiving element
JP2011171367A (en) 2010-02-16 2011-09-01 Nec Corp Semiconductor light receiving element and semiconductor light receiving device
US20160300973A1 (en) 2013-05-24 2016-10-13 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Variable range photodetector with enhanced high photon energy response and method thereof

Also Published As

Publication number Publication date
KR20190010260A (en) 2019-01-30

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
CN109478586B (en) Semiconductor device with a plurality of semiconductor chips
CN109314156B (en) Semiconductor device with a plurality of transistors
KR102404269B1 (en) Semiconductor device
KR102324939B1 (en) Semiconductor device
KR20180082222A (en) Uv sensor and detecting device
KR102372023B1 (en) Semiconductor device
US10686091B2 (en) Semiconductor device
KR102270423B1 (en) Semiconductor device
KR102354380B1 (en) Semiconductor device
KR102504305B1 (en) Semiconductor device
Chiou Nitride-based pin bandpass photodetectors
KR102388283B1 (en) Semiconductor device
KR102475917B1 (en) Semiconductor device
Wang et al. The thickness effect of p-AlGaN blocking layer in UV-A bandpass photodetectors
KR102432226B1 (en) Semiconductor device
US10971655B2 (en) Semiconductor device
KR102608517B1 (en) Semiconductor device
KR102330026B1 (en) Semiconductor device
KR102569563B1 (en) Semiconductor device and light emitting device package having thereof
KR102510613B1 (en) Semiconductor device
KR20180065522A (en) Semiconductor device
KR102465061B1 (en) Semiconductor device
KR102466006B1 (en) Semiconductor device
KR20200090049A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right