KR102324686B1 - 라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소 - Google Patents

라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소 Download PDF

Info

Publication number
KR102324686B1
KR102324686B1 KR1020200073095A KR20200073095A KR102324686B1 KR 102324686 B1 KR102324686 B1 KR 102324686B1 KR 1020200073095 A KR1020200073095 A KR 1020200073095A KR 20200073095 A KR20200073095 A KR 20200073095A KR 102324686 B1 KR102324686 B1 KR 102324686B1
Authority
KR
South Korea
Prior art keywords
read
read command
word line
controller
data storage
Prior art date
Application number
KR1020200073095A
Other languages
English (en)
Other versions
KR20210110140A (ko
Inventor
라파엘 벤-루비
모셰 코헨
Original Assignee
웨스턴 디지털 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지털 테크놀로지스, 인코포레이티드 filed Critical 웨스턴 디지털 테크놀로지스, 인코포레이티드
Publication of KR20210110140A publication Critical patent/KR20210110140A/ko
Application granted granted Critical
Publication of KR102324686B1 publication Critical patent/KR102324686B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Abstract

본 발명은 대체적으로 판독들 사이의 라인 방전을 방지하는 효율적인 판독에 관한 것이다. 공통 워드 라인에 대해 다수의 판독 커맨드들이 존재하는 경우, 이들 판독 커맨드들은 최저 감지 전압으로부터 최고 감지 전압까지 배열될 수 있다. 각각의 판독 커맨드에 대해 감지 전압이 증가하고 판독 커맨드들이 동일한 워드 라인에 대한 것이기 때문에, 판독 동작에서의 감지 후에 발생하는 정상 방전은 최고 감지 전압 판독 커맨드가 실행될 때까지 제거될 수 있다. 그 시점에서, 방전이 발생할 수 있다. 판독 동작에서의 각각의 감지 후에 방전이 발생하지 않기 때문에, 판독 효율성이 개선된다.

Description

라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소{DATA STORAGE WITH IMPROVED READ PERFORMANCE BY AVOIDING LINE DISCHARGE}
본 발명의 실시예들은 대체적으로 판독들 사이의 라인 방전을 방지하는 효율적인 판독에 관한 것이다.
NAND 플래시 메모리와 같은 비휘발성 메모리에서, 메모리 디바이스에 데이터를 기록하고 이로부터 데이터를 판독하기 위해 기록 동작 및 판독 동작이 실행된다. 판독 동작은 감지 서브동작 및 전송 서브동작을 포함한다. 감지 동작은 여러 서브동작들 중 하나이다.
판독 동작 동안, 워드 라인 및 비트 라인에 전압들이 인가되어 데이터가 위치되는 로케이션에 대한 전압을 감지한다. 판독 동작 동안, 워드 라인들뿐만 아니라 비트 라인들에 전하가 축적될 수 있다. 따라서, 일단 데이터가 판독되었으면 워드 라인 및 비트 라인을 방전시키는 것이 일반적이다. 방전은 판독들 사이에서 발생한다. 다시 말하면, 각각의 판독 동작은 다음 판독 동작이 발생하기 전에 적어도 하나의 방전을 수반한다.
워드 라인 및 비트 라인을 방전시키는 것은 시간이 걸린다. 많은 블록들을 갖는 다이가 있는 경우, 기생 커패시턴스가 증가하고, 감지 서브동작을 위한 라인 충전 및 방전 시간이 증가된다. 판독 동작이 너무 느린 경우, 판독 사용자의 시나리오의 일부는 비효율적이다.
따라서, 판독 효율을 증가시키는 판독 동작에 대한 필요성이 당업계에 존재한다.
본 발명은 대체적으로 판독들 사이의 라인 방전을 방지하는 효율적인 판독에 관한 것이다. 공통 워드 라인에 대해 다수의 판독 커맨드들이 존재하는 경우, 이들 판독 커맨드들은 최저 감지 전압으로부터 최고 감지 전압까지 배열될 수 있다. 각각의 판독 커맨드에 대해 감지 전압이 증가하고 판독 커맨드들이 동일한 워드 라인에 대한 것이기 때문에, 판독 동작에서의 감지 후에 발생하는 정상 방전은 최고 감지 전압 판독 커맨드가 실행될 때까지 제거될 수 있다. 그 시점에서, 방전이 발생할 수 있다. 판독 동작에서의 각각의 감지 후에 방전이 발생하지 않기 때문에, 판독 효율성이 개선된다.
일 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 및 메모리 디바이스에 커플링된 제어기를 포함한다. 제어기는, 워드 라인에 대한 복수의 판독 커맨드들을 수신하도록; 판독 커맨드들을 최저 감지 전압으로부터 최고 감지 전압까지 재순서화하도록; 그리고 판독 커맨드들을 실행시키도록 구성되고, 여기서 판독 커맨드들을 실행시키는 것은 전압을 감지하는 것을 포함하고, 워드 라인은 판독 커맨드들 사이에서 방전되지 않는다.
다른 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 및 메모리 디바이스에 커플링된 제어기를 포함한다. 제어기는, 워드 라인에 대한 제1 판독 커맨드를 수신하도록 - 여기서, 제1 판독 커맨드는 제1 감지 전압을 가짐 -; 워드 라인에 대한 추가 판독 커맨드들에 대해 판독 큐(queue)를 검토하도록; 제2 판독 커맨드가 판독 큐에 존재한다는 것을 결정하도록; 제2 판독 커맨드를 실행시키도록; 제1 판독 커맨드를 실행시키도록 - 여기서, 제1 판독 커맨드는 워드 라인을 방전시키기 전에 실행됨 -; 그리고 워드 라인을 방전시키도록 구성된다.
다른 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 워드 라인에 대한 복수의 판독 커맨드들의 실행 순서를 재배열하기 위한 수단; 및 각각의 판독 커맨드의 실행 사이에서 워드 라인을 방전시키지 않고서 복수의 판독 커맨드들을 실행시키기 위한 수단을 포함한다.
상기에 언급된 본 발명의 특징들이 상세히 이해될 수 있는 방식으로, 상기에 간략하게 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 실시예 중 일부가 첨부 도면에 예시되어 있다. 그러나, 첨부 도면은 단지 본 발명의 전형적인 실시예들을 도시하는 것이므로 본 발명의 범주를 제한하는 것으로 간주되지 않아야 한다는 것에 유의해야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
도 1은 데이터를 저장하기 위한 시스템의 개략도이다.
도 2a는 TLC 메모리에 대한 판독 동작을 위한 8개의 전압 레벨들의 개략도이다.
도 2b는 판독 감지 동작에 대한 전압 대 시간의 개략도이다.
도 3은 다수의 비트 라인들 및 워드 라인들을 갖는 메모리 디바이스 페이지의 개략도이다.
도 4는 일 실시예에 따른 판독 감지 동작을 예시하는 흐름도이다.
이해를 촉진하기 위해, 도면들에 공통인 동일한 요소들을 지시하기 위해, 가능한 경우, 동일한 도면 부호들이 사용되었다. 일 실시예에 개시된 요소들이 구체적인 언급 없이도 다른 실시예들에서 유익하게 이용될 수 있다는 것이 고려된다.
하기에서, 본 발명의 실시예들을 참조한다. 그러나, 본 발명은 설명된 특정 실시예들로 제한되지 않는다는 것이 이해되어야 한다. 대신에, 하기의 특징들 및 요소들의 임의의 조합이, 상이한 실시예들과 관련되든지 또는 그렇지 않든지 간에, 본 발명을 구현하고 실시하기 위해 고려된다. 게다가, 본 발명의 실시예가 다른 가능한 해법들에 비해 그리고/또는 종래 기술에 비해 이점을 달성할 수 있지만, 특정 이점이 주어진 실시예에 의해 달성되는지 여부는 본 발명의 제한이 아니다. 따라서, 하기의 태양들, 특징들, 실시예들, 및 이점들은 단지 예시적인 것이며, 청구항(들)에 명시적으로 언급된 경우를 제외하고는 첨부된 청구항들의 요소 또는 제한으로 간주되지 않는다. 마찬가지로, "본 발명"에 대한 언급은 본 명세서에 개시되는 임의의 발명의 주제의 일반화로서 해석되어서는 안되며, 청구항(들)에 명시적으로 언급된 경우를 제외하고는 첨부된 청구항들의 요소 또는 제한인 것으로 간주되어서는 안된다.
본 발명은 대체적으로 판독들 사이의 라인 방전을 방지하는 효율적인 판독에 관한 것이다. 공통 워드 라인에 대해 다수의 판독 커맨드들이 존재하는 경우, 이들 판독 커맨드들은 최저 감지 전압으로부터 최고 감지 전압까지 배열될 수 있다. 각각의 판독 커맨드에 대해 감지 전압이 증가하고 판독 커맨드들이 동일한 워드 라인에 대한 것이기 때문에, 판독 동작에서의 감지 후에 발생하는 정상 방전은 최고 감지 전압 판독 커맨드가 실행될 때까지 제거될 수 있다. 그 시점에서, 방전이 발생할 수 있다. 판독 동작에서의 각각의 감지 후에 방전이 발생하지 않기 때문에, 판독 효율성이 개선된다.
도 1은 데이터를 저장하기 위한 시스템(100)의 개략도이다. 일 실시예에 따른 데이터를 저장하기 위한 시스템(100)은 호스트 디바이스(102) 및 데이터 저장 디바이스(104)를 포함한다. 호스트 디바이스(102)는 동적 랜덤 액세스 메모리(DRAM)(112)를 포함한다. 호스트 디바이스(102)는 컴퓨터 서버, NAS(network attached storage) 유닛, 데스크톱 컴퓨터, 노트북(즉, 랩톱) 컴퓨터, 태블릿 컴퓨터(즉, "스마트" 패드), 셋톱 박스, 전화 핸드셋(즉, "스마트"폰), 텔레비전, 카메라, 디스플레이 디바이스, 디지털 미디어 플레이어, 비디오 게이밍 콘솔, 비디오 스트리밍 디바이스, 및 자동차 애플리케이션(즉, 길안내, 자율주행)과 같은 광범위한 디바이스를 포함할 수 있다. 소정 실시예들에서, 호스트 디바이스(102)는, 범용 프로세싱 유닛, 전용 하드웨어(예컨대, ASIC(application specific integrated circuit)), FPGA(field programmable gate array)와 같은 설정가능형 하드웨어, 또는 소프트웨어 명령어, 마이크로코드, 또는 펌웨어에 의해 구성되는 임의의 다른 형태의 프로세싱 유닛을 비롯하여, 데이터를 프로세싱할 수 있는 프로세싱 유닛 또는 임의의 형태의 하드웨어를 갖는 임의의 디바이스를 포함한다.
데이터 저장 디바이스(104)는 데이터 저장 디바이스(104)에 포함된 인터페이스(106)를 통해 호스트 디바이스(102)와 통신한다. 데이터 저장 디바이스(104)는 제어기(108), 버퍼(114), 플래시 변환 층(flash translation layer, FTL)(116), 및 하나 이상의 메모리 디바이스들(110)을 포함한다. 데이터 저장 디바이스(104)는 노트북 하드 드라이브 또는 데스크톱 하드 드라이브와 같은 내부 저장 드라이브일 수 있다. 데이터 저장 디바이스(104)는 메모리 카드(예컨대, SD(secure digital) 카드, 마이크로-SD 카드, 또는 MMC(multimedia card)) 또는 USB 디바이스와 같은 핸드헬드 탈착가능 메모리 디바이스와 같은, 그러나 이로 제한되지 않는 탈착가능 대용량 저장 디바이스일 수 있다. 데이터 저장 디바이스(104)는 eSD/eMMC 임베디드 플래시 드라이브와 같이, 호스트 디바이스(102) 내에 임베드되는 임베디드 대용량 저장 디바이스의 형태를 취할 수 있다. 데이터 저장 디바이스(104)는, 또한, 임의의 다른 타입의 내부 저장 디바이스, 탈착가능 저장 디바이스, 임베디드 저장 디바이스, 외부 저장 디바이스, 또는 네트워크 저장 디바이스일 수 있다.
메모리 디바이스(110)는 내부 또는 외부 저장 유닛들일 수 있지만, 이로 제한되지 않는다. 메모리 디바이스(110)는, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 또는 RAM 및 ROM에 대한 다른 형태들과 같이 데이터가 저장될 수 있는 반도체 메모리 칩에 의존한다. RAM은 데이터의 임시 저장을 위해 이용되는 반면, ROM은 데이터를 영구적으로 저장하기 위해 이용된다.
데이터 저장 디바이스(104)는 메모리 디바이스(110)에 기록하거나 그로부터 판독하는 것과 같은 데이터 저장 디바이스(104)의 동작들을 관리하는 제어기(108)를 포함한다. 제어기(108)는 데이터의 전송을 위해 컴퓨터 판독가능 프로그램 코드(예컨대, 소프트웨어 또는 펌웨어) 실행가능 커맨드(본 명세서에서 "커맨드"로 지칭됨)를 실행시킨다. 커맨드는 제어기(108)의 다양한 컴포넌트들, 예컨대 프로세서, 로직 게이트, 스위치, ASIC, 프로그래밍가능 로직 제어기, 임베디드 마이크로제어기, 및 제어기(108)의 기타 컴포넌트에 의해 실행될 수 있다.
데이터 저장 디바이스(104)는 데이터가 하나의 장소로부터 다른 장소로 (즉, 호스트 디바이스(102)로부터 데이터 저장 디바이스(104)로) 이동되고 있는 동안, 데이터를 임시로 저장하는 데 사용되는 물리적 메모리 저장의 영역인 버퍼(114)를 포함한다.
일부 실시예들에서, FTL(116)은 논리적-물리적 어드레스 변환, 가비지 콜렉션(garbage collection), 웨어-레벨링(wear-leveling), 에러 정정 코드(ECC), 불량 블록 관리, 및 나열되지 않은 다른 기능들을 수행할 수 있다. 논리적-물리적 어드레스 변환은 파일 시스템으로부터의 논리적 어드레스들의 NAND 플래시 메모리와 같은 메모리 디바이스(110)의 물리적 어드레스들로의 매핑에 관한 것이다.
데이터는 호스트 디바이스(102)의 DRAM(112)으로 또는 그로부터 데이터 저장 디바이스(104)로 전송될 수 있다. 하나의 데이터 전송 경로는 호스트 디바이스(102)의 DRAM(112)에서 비롯될 수 있고, 데이터 저장 디바이스(104)의 인터페이스(106)를 통해 제어기(108)로 통신할 수 있다. 데이터는, 이어서, 데이터 저장 디바이스(104)의 버퍼(114)를 통과하여 메모리 디바이스(110)에 저장될 것이다. 제어기(108)는 메모리 디바이스(110) 내의 데이터 로케이션들의 FTL(116) 변환 테이블을 업데이트하도록 구성된다.
도 2a는 TLC 메모리에 대한 판독 동작을 위한 8개의 전압 레벨들의 개략도이다. TLC 메모리는 0 또는 1의 프로그램 상태가 존재할 수 있는 3 비트로 구성된다. 프로그램 상태는 메모리 셀의 상태, 즉 메모리 셀이 비어 있는지(즉, 데이터가 존재하지 않음) 또는 메모리 셀이 프로그래밍되어 있는지(즉, 데이터가 존재함)를 지칭한다. 또한, 프로그램 상태들의 고유한 조합들의 수는 하기 방정식으로 해결될 수 있다:(전압 레벨들의 총 수)= 2^(메모리 셀당 비트들의 수). TLC 메모리에 대해, 전압 레벨들의 수는 8인데, 이는 2^3=8 이기 때문이다.
비트들의 수가 증가함에 따라, 메모리 셀은 더 많은 정보를 레코딩할 수 있고 이는 더 큰 데이터 저장소를 초래한다. 또한, 프로그램 상태들의 고유한 조합에 대한 방정식은 SLC 메모리, TLC 메모리, QLC 메모리, PLC(penta-layer cell) 메모리, 및 다른 더 많은 반복층의 셀 메모리에 적용될 수 있다.
0의 프로그램 상태는 프로그래밍된 상태를 지칭하는 반면, 1의 프로그램 상태는 소거된 상태를 지칭한다. TLC 메모리는 8개의 전압 레벨들을 가지며, 여기서 하나는 소거되고 7개는 프로그래밍된다. 또한, 소거되는 하나의 전압 레벨은 111의 비트 조합을 갖는다. 임의의 메모리 셀에 대해, 비트 조합이 프로그램 상태 1만을 포함하면, 프로그램 상태는 소거된다(예컨대, SLC에 대해 1, MLC에 대해 11, 및 QLC에 대해 1111). 도 2에서, x-축 상에서 Vt로 표시된 최저 임계 전압으로부터 최고 임계 전압까지 나열하면, 전압 레벨들은 소거된 셀 상태에 대해 111, 셀 상태 A에 대해 110, 셀 상태 B에 대해 100, 셀 상태 C에 대해 000, 셀 상태 D에 대해 010, 셀 상태 E에 대해 011, 셀 상태 F에 대해 001, 그리고 셀 상태 G에 대해 101이다.
셀 상태에 대한 비트들(즉, ###)은 상부 페이지, 중간 페이지, 하부 페이지이다. 또한, A, B, C, D, E, F, 및 G로 라벨된 곡선들 사이의 라인들은 임계 또는 기준 전압에 관련된다. 다른 메모리 셀들의 경우, 임계 또는 기준 전압들의 수는 하기의 방정식에 의해 해결될 수 있다: (임계 전압 또는 기준 전압의 수)=(전압 레벨의 총 수) - 1. 데이터의 개별 페이지들은, 임계점들에서 다수의 비교를 수행하고 셀 전압이 임계치보다 낮은지 또는 높은지를 결정함으로써 판독될 수 있다. 각각의 페이지 판독에 필요한 비교들의 수는 이용되고 있는 비트 인코딩에 좌우된다. 도 2에서, 프로그래밍된 상태들은 상단의 확률-분포 '범프(bump)'들 및 하단에 나열된 임계 전압 포지션들(즉, 수직 라인들인 A 내지 G)에 의해 표현된다. 다양한 인코딩 스킴들이 가능하지만, 현재, 2-3-2 스킴이 표에 도시된 바와 같이 사용된다.
[표]
Figure 112020061863145-pat00001
도 2b는 판독 감지 동작에 대한 전압 대 시간의 개략도이다. 도 1의 데이터 저장 디바이스(104)와 같은 저장 디바이스가 논리적 블록 어드레스(logical block address, LBA)에 대한 판독 커맨드를 수신하는 경우, 도 1의 제어기(108)와 같은 제어기는 변환 테이블 내의 LBA의 로케이션을 결정한다. LBA의 로케이션은 워드 라인과 비트 라인의 교차점에 의해 표시된다. 노드(즉, 워드 라인과 비트 라인의 교차점)가 데이터를 포함하는지 여부를 결정하기 위해, 판독 감지 동작이 이용될 수 있다.
판독 감지 동작 동안, 전압은 LBA가 온 상태에 있는 워드 라인(WL)으로 전달되어, 전압을 VSS(즉, 0 전압)로부터 VDD(즉, 공급 전압)로 부스팅한다. VREAD 단계 동안, 감지 전에 채널을 클린업(clean up)하기 위해 전압은 스파이크(spike)된다. 전압 스파이크는 생산 금속(production metal) 내의 결함들로 인해 임의의 저장된 전자들을 방전시킬 필요가 있기 때문이다. VREAD 스파이크 전압은 감지 동작을 준비하도록 VSS로 방전된다.
초기 VREAD 스파이크 전압이 방전된 후에, 비트 라인은 VCGRV1로 충전된다. 후속으로, 워드 라인은 VCGRV2로 충전된다. VCGRV1 및 VCGRV2의 전압에서, 감지 증폭기(SA)는 비트의 상태(즉, 1 또는 0)를 결정한다. 비트의 상태는 도 2a에 관하여 위에서 약술된 임계치들에 대한 전압의 비교 프로세스에 의해 등록될 수 있다. VSS로부터 VDD로의 부스트, VREAD 스파이크, 및 VCGRV1 판독 감지 동작은 초기 클록 페이즈(R_CLK)이다. VCGRV2에서의 판독 감지 동작은 판독 동작의 제2 클록 페이즈(RWL_CLK)이다. 비트 라인을 VCGRV1로 충전하는 것과 워드 라인을 VCGRV2로 충전하는 것 사이에는 방전이 없다는 것에 유의한다.
2개의 임계 전압들이 결정된 후에, 전압은 워드 라인들 및 내부 고전압 노드들로부터 방전된다. 그러나, 전압이 방전될 때, 전압의 일부는 그의 자연 커패시턴스로 인해 생산 금속에서 유지될 수 있다. 방전은 RR_CLK로 표시된 클록 페이즈의 최종 단계이다.
또한, 나열된 프로세스는, 동일한 워드 라인에 대한 판독 감지 동작들이 수신되는 것과 동일한 순서로 발생할 수 있다. 그러나, 판독 감지 동작들이 재순서화되어, 판독 감지 동작에 필요한 전압들이 낮은 것에서부터 높은 것의 순서로 되게 되면, 전체 동작이 최적화될 수 있거나 개선될 수 있다. 예를 들어, 이어지는 3개의 감지들이 높은 판독 감지 전압, 중간 판독 감지 전압, 및 낮은 판독 감지 전압의 순서로 수신되는 경우. 감지 동작이 발생할 때마다, 생산 금속 내의 전압의 유지로 인해 후속의 감지 동작이 발생하기 전에 워드 라인 및 내부 고전압 노드들이 방전될 필요가 있다. 또한, 각각의 판독 감지의 비트 라인 및 워드 라인 충전 전에 임의의 보유된 전자들의 채널을 플러싱(flushing)하기 위해 VREAD 스파이크가 발생할 필요가 있을 것이다.
그러나, 동일한 워드 라인에 대한 판독 감지 동작들의 순서가 낮은 판독 감지 전압으로부터 중간 판독 감지 전압으로 그리고 높은 판독 감지 전압으로 재배열되면, 채널을 클리어링(clearing)하기 위한 VREAD 스파이크 및 전압 방전에 대한 필요성이 제거될 수 있다. VREAD 스파이크는 낮은 판독 감지 전압 전에 발생한다. 워드 라인 및 비트 라인은 낮은 판독 감지 전압으로부터 중간 판독 감지 전압으로 그리고 중간 판독 감지 전압으로부터 높은 판독 감지 전압으로 충전된다. 높은 판독 감지 전압이 발생한 후에, 워드 라인 및 고전압 노드들로부터의 전압의 방전이 발생한다. 따라서, 판독 감지 동작들이 저전압으로부터 요구된 고전압까지 재순서화되는 경우, 그만큼 많은 방전 동작들을 갖지 않음으로써 판독 시간이 감소될 수 있을 뿐만 아니라 전체 동작에 필요한 전압이 적어질 수 있다.
따라서, 판독 액세스가 실행을 위해 도달할 때, 펌웨어는 동일한 워드 라인에 대해 임의의 보류중인 판독 요청들이 있는지를 확인할 것이다. 펌웨어가 동일한 워드 라인 내의 페이지들로부터 임의의 다른 판독 동작들을 만나게 되면, 펌웨어는 감지 관점에서 최적이 되도록 판독들의 순서를 변경할 것이다. 페이지 판독 순서를 선택하기 위한 기준은, 다음의 감지가, 필요한 워드 라인 충전 추가가 최소인 페이지들에 대한 것일 것이다. 이러한 방식으로, 다시 방전 및 충전할 필요가 없을 것이다. 16개의 전압 레벨들을 갖는 QLC 메모리에 대한 최상의 경우의 시나리오에서, 감지들 사이에 어떠한 방전도 없이 16개의 감지들이 발생할 수 있다. 그러나, 재배열될 수 있는 단일의 워드 라인에 대해 2개의 감지들이 있는 한, 효율성들이 얻어진다. 상이한 페이지들의 경우에, 펌웨어는 하나의 페이지 감지에 속하는 하나의 레벨 감지를 취하고, 제2 페이지 감지에 속하는 제2 레벨 감지 전에 또는 그 후에 하나의 페이지 감지를 실행할 것이다. 펌웨어는 최적인 순서로 상이한 페이지 감지들을 실행할 것이다.
도 3은 다수의 비트 라인들 및 워드 라인들을 갖는 메모리 디바이스 페이지의 개략도이다. 페이지의 각각의 노드는 워드 라인 및 비트 라인이 교차하는 곳이다(예컨대, WL0 및 BL0는 페이지의 상단 좌측 노드(1)에서 교차함). 노드는 데이터가 메모리 셀 내에 저장될 가능한 로케이션을 나타낸다. 워드 라인들은 수평 라인들로 표시되고, 비트 라인들은 수직 라인들로 표시된다.
또한, 도 3은 도 1의 메모리 디바이스(110)와 같은 메모리 디바이스 내의 페이지를 설명할 수 있다. 메모리 디바이스, 예컨대 NAND 플래시 메모리는 하나 이상의 다이들을 포함할 수 있다. 하나 이상의 다이들 각각은 하나 이상의 평면들을 포함한다. 하나 이상의 평면들 각각은 하나 이상의 소거 블록들을 포함한다. 하나 이상의 소거 블록들 각각은 하나 이상의 워드 라인들(예를 들어, 256개의 워드 라인들)을 포함한다. 하나 이상의 워드 라인들 각각은 하나 이상의 페이지들에서 어드레싱될 수 있다. 페이지 크기는 16K x 8 비트 또는 128 kB일 수 있다. 페이지 크기는 제한적이거나 한정적이지 않으며, 페이지들에 대한 다른 크기들이 적용가능할 수 있다. 데이터는 대체적으로 페이지 상의 워드 라인들에 순차적으로(즉, WL0에서 WL1로 WL2로 등등의 순서로) 기록된다. 272247
노드는 제어 게이트, 플로팅 게이트, 절연체, P-기판, 소스, 및 드레인을 갖는 플로팅 게이트 트랜지스터로 이루어질 수 있다. 워드 라인들은 트랜지스터의 제어 게이트 내로 플러그하고, 비트 라인들은 소스 및 드레인을 셀에 링크한다. 전류는 소스를 통해 셀로 들어가고 드레인을 통해 나간다. 전압이 워드 라인에 인가될 때, 제어 게이트는 개방되고 셀이 전하를 보유하는지를 결정한다(즉, 비트는 0 또는 1임). 1의 비트 상태는, 플로팅 게이트 내에 전자들이 존재하지 않는 소거된 셀을 지칭한다. 그러나, 플로팅 게이트에 전자들이 있는 경우, 셀의 비트 상태는 0이고, 이는 셀이 데이터를 포함한다는 것을 지칭한다. 양의(positive) 전하가 비트 라인 및 워드 라인에 인가될 때, 소스 내의 전자들은 드레인으로 이동된다. 전자들이 소스로부터 드레인으로 이동하고 있을 때, 일부 전자들은 절연체를 우회하여 플로팅 게이트로 들어갈 수 있고, 따라서 데이터를 셀에 기록할 수 있다.
도 4는 일 실시예에 따른 판독 감지 동작을 예시하는 흐름도(400)이다. 본 방법은 도 2a, 도 2b, 및 도 3의 가능한 실시예들을 예시한다. 본 방법은 개별 워드 라인으로부터 데이터를 판독하기 위한 효율적인 프로세스를 결정하는 데 사용된다.
블록(402)에서, 저장 디바이스, 예컨대 도 1의 저장 디바이스(104)는 다수의 판독 커맨드들을 수신한다. 블록(404)에서, 제어기, 예컨대 제어기(108)는 판독 커맨드들 중 임의의 것이 동일한 워드 라인에 대한 것인지를 결정한다. 판독 커맨드들이 동일한 워드 라인에 대한 것이 아니면, 블록(406)에서, 판독 커맨드들은 순서대로 실행된다.
그러나, 판독 커맨드들이 동일한 워드 라인에 대한 것이면, 블록(408)에서, 제어기는 최저 판독 감지 전압으로부터 최고 판독 감지 전압까지 판독 커맨드들을 조직화한다. 예를 들어, 제1 판독 커맨드가 높은 판독 감지 전압이고, 제2 판독 커맨드가 중간 판독 감지 전압이고, 제3 판독 커맨드가 낮은 판독 감지 전압인 3개의 판독 커맨드들이 랜덤한 순서로 수신되는 것에 있어서, 제어기는 제3 판독 커맨드(즉, 낮은 판독 감지 전압), 제2 판독 커맨드(즉, 중간 판독 감지 전압), 및 제1 판독 커맨드(즉, 높은 판독 감지 전압)의 순서로 판독 커맨드들을 재순서화할 것이다.
블록(410)에서, 최저 판독 감지 전압 판독 커맨드에 대해 VSS로부터 VDD로 전하를 부스팅하기 위해 워드 라인에 전압이 인가된다. VSS는 접지 전압 또는 0 전압으로 간주될 수 있다. VDD는 소스 전압 또는 워드 라인에 인가되는 전압으로 간주될 수 있다. 블록(412)에서, VREAD 스파이크로 표시된 전압이 증가되어, 감지 전에 채널을 비운다.
VREAD 스파이크 다음에, 블록(414)에서, 제어기는 현재 판독 커맨드가 제1 판독 커맨드인지를 결정한다. 현재 판독 커맨드가 제1 판독 커맨드인 경우, 블록(416)에서 임의의 잔류 전자들의 채널을 클리어링하도록 VREAD 스파이크가 방전되고, 이어서 블록(418)에서 비트 라인 충전을 진행한다. 현재 판독 커맨드가 제1 판독 커맨드가 아닌 경우 또는 VREAD 스파이크가 방전되었던 경우, 블록(418)에서 비트 라인이 충전되는데, 이는 도 2b의 VCGRV1일 수 있다. 블록(418)에서의 비트 라인 충전에 뒤이어서, 블록(420)에서 워드 라인이 충전되는데, 이는 도 2b의 VCGRV2일 수 있다.
제어기는 블록(422)에서 감지 증폭기를 이용하여 메모리 셀의 비트 상태를 결정한다. 메모리 셀의 비트 상태는 비트 라인 충전으로부터의 VCGRV1 및 워드 라인 충전으로부터의 VCGRV2에 의해 결정된다. VCGRV1은 전압 하한 임계치일 수 있고, VCGRV2는 전압 상한 임계치일 수 있다. 비트 상태는 도 2a에 기술된 임계 전압들에 대한 전압의 비교를 사용함으로써 결정된다. 감지가 발생한 후, 블록(424)에서, 제어기는 현재 판독 커맨드가 최종 판독 커맨드인지를 결정한다. 현재 판독 커맨드가 최종 판독 커맨드가 아니면(즉, 추가적인 판독 커맨드들이 큐 내에 있음), 프로세스는 블록(410)에서 후속의 판독 감지 전압 판독 커맨드에 대해 워드 라인을 VSS로부터 VDD로 부스팅함으로써 재시작된다. 그러나, 현재 판독 커맨드가 최종 판독 커맨드이면, 블록(426)에서 워드 라인은 방전된다.
도 4에 대한 하기의 예를 고려한다. 블록(402)에서 데이터 저장 디바이스는 다수의 판독 커맨드들을 수신하고, 블록(404)에서 다수의 판독 커맨드들은 동일한 워드 라인에 대한 것으로 결정된다. 판독 커맨드들은 다음의 순서, 즉 높은 감지 판독 커맨드, 중간 감지 판독 커맨드, 및 낮은 감지 판독 커맨드의 순서로 도달하였다. 제어기는, 이어서, 블록(408)에서 판독 커맨드들을 다음과 같이, 즉 낮은 감지 판독 커맨드, 중간 감지 판독 커맨드, 및 높은 감지 판독 커맨드로 조직화한다. 제어기는, 이어서, 낮은 감지 판독 커맨드를 먼저 프로세싱하는 것을 진행한다.
블록(410)에서, 워드 라인은 낮은 감지 판독 커맨드에 대해 VSS로부터 VDD로 부스팅된다. 그 후에, 블록(412)에서, 감지 전에 채널을 클린업하도록 VREAD 스파이크가 발생한다. 제어기는 블록(414)에서 낮은 감지 판독 커맨드가 제1 판독 커맨드임을 결정하고, 따라서 블록(416)에서 VREAD 스파이크를 방전한다. 이어서, 블록(418)에서 비트 라인이 충전되고 뒤이어 블록(420)에서 워드 라인이 충전된다. 이어서, 블록(422)에서 감지가 발생한다. 제어기는, 이어서, 블록(424)에서 낮은 감지 판독 커맨드가 최종 판독 커맨드가 아니라는 것을 결정하고, 따라서 다음 판독 커맨드(즉, 중간 감지 판독 커맨드)를 프로세싱하도록 준비한다.
이어서, 블록(410)에서 워드 라인은 중간 감지 판독 전압에 대해 VSS로부터 VDD로 부스팅된다. 이 시점에서 VSS는 이전 판독 커맨드로부터의 감지 전압이다. 블록(412)에서 감지 전에 채널을 클린업하도록 VREAD 스파이크가 발생한다. 제어기는, 이어서, 블록(414)에서 중간 감지 판독 커맨드가 제1 판독 커맨드가 아니라는 것을 결정하고, 따라서 블록(418)에서 비트 라인을 충전한다. 이어서, 블록(420)에서 워드 라인이 충전된 다음에 블록(422)에서 중간 감지 판독 커맨드를 감지한다. 제어기는, 이어서, 블록(424)에서 중간 감지 판독 커맨드가 최종 판독 커맨드가 아니라는 것을 결정하고, 따라서 다음 판독 커맨드(즉, 높은 감지 판독 커맨드)를 프로세싱하도록 준비한다.
이어서, 블록(410)에서 워드 라인은 중간 감지 판독 전압에 대해 VSS로부터 VDD로 부스팅된다. 이 시점에서 VSS는 이전 판독 커맨드로부터의 감지 전압이다. 블록(412)에서 감지 전에 채널을 클린업하도록 VREAD 스파이크가 발생한다. 제어기는, 이어서, 블록(414)에서 높은 감지 판독 커맨드가 제1 판독 커맨드가 아니라는 것을 결정하고, 따라서 블록(418)에서 비트 라인을 충전한다. 이어서, 블록(420)에서 워드 라인이 충전된 다음에 블록(422)에서 높은 감지 판독 커맨드를 감지한다. 제어기는, 이어서, 블록(424)에서 높은 감지 판독 커맨드가 최종 판독 커맨드라는 것을 결정하고, 따라서 블록(426)에서 워드 라인을 방전한다.
일 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 및 메모리 디바이스에 커플링된 제어기를 포함한다. 제어기는, 워드 라인에 대한 복수의 판독 커맨드들을 수신하도록; 판독 커맨드들을 최저 감지 전압으로부터 최고 감지 전압까지 재순서화하도록; 그리고 판독 커맨드들을 실행시키도록 구성되고, 여기서 판독 커맨드들을 실행시키는 것은 전압을 감지하는 것을 포함하고, 워드 라인은 판독 커맨드들 사이에서 방전되지 않는다. 제어기는, 워드 라인을 VSS로부터 VDD로 부스팅하는 것; 감지 전에 채널을 클린업하기 위한 VREAD 스파이크; VREAD 스파이크 방전; 비트 라인 충전; 워드 라인 충전; 및 감지를 포함하는 프로세스에 의해 복수의 판독 커맨드들 중 제1 판독 커맨드를 실행시키도록 추가로 구성된다. 제어기는, 워드 라인을 VSS로부터 VDD로 부스팅하는 것; 감지 전에 채널을 클린업하기 위한 VREAD 스파이크; 비트 라인 충전; 워드 라인 충전; 및 감지를 포함하는 프로세스에 의해 복수의 판독 커맨드들 중 제2 판독 커맨드를 실행시키도록 추가로 구성된다. 제어기는, 워드 라인을 VSS로부터 VDD로 부스팅하는 것; 감지 전에 채널을 클린업하기 위한 VREAD 스파이크; 비트 라인 충전; 워드 라인 충전; 감지; 및 워드 라인을 방전시키는 것을 포함하는 프로세스에 의해 복수의 판독 커맨드들 중 제3 판독 커맨드를 실행시키도록 추가로 구성된다. 제어기는 제2 판독 커맨드 전에 제1 판독 커맨드를 실행시키도록 구성되고, 여기서 제어기는 제3 판독 커맨드 전에 제2 판독 커맨드를 실행시키도록 구성된다. 제어기는 제1 판독 커맨드를 수신하기 전에 제2 판독 커맨드 및 제3 판독 커맨드 중 적어도 하나의 판독 커맨드를 수신하도록 구성된다. 제어기는 워드 라인에 대한 최종 판독 커맨드가 실행된 후에 워드 라인을 방전시키도록 구성된다.
다른 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 및 메모리 디바이스에 커플링된 제어기를 포함한다. 제어기는, 워드 라인에 대한 제1 판독 커맨드를 수신하도록 - 여기서, 제1 판독 커맨드는 제1 감지 전압을 가짐 -; 워드 라인에 대한 추가 판독 커맨드들에 대해 판독 큐를 검토하도록; 제2 판독 커맨드가 판독 큐에 존재한다는 것을 결정하도록; 제2 판독 커맨드를 실행시키도록; 제1 판독 커맨드를 실행시키도록 - 여기서, 제1 판독 커맨드는 워드 라인을 방전시키기 전에 실행됨 -; 그리고 워드 라인을 방전시키도록 구성된다. 워드 라인에 대한 제2 판독 커맨드는 제1 감지 전압보다 낮은 제2 감지 전압을 갖는다. 제2 판독 커맨드의 실행 동안, VREAD 스파이크 방전이 발생한다. 제1 판독 커맨드의 실행 동안, VREAD 스파이크 방전이 발생하지 않는다. 제어기는 제3 판독 커맨드가 판독 큐에 존재한다는 것을 결정하도록 추가로 구성되고, 여기서 제2 판독 커맨드는 제3 판독 커맨드 전에 순서대로 큐잉된다. 제어기는 제1 판독 커맨드 후에 제3 판독 커맨드를 실행시키도록 추가로 구성되고, 여기서 제3 판독 커맨드는 워드 라인을 방전시키기 전에 실행된다. 제2 판독 커맨드의 실행 동안, VREAD 스파이크 방전이 발생하고, 여기서 제1 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하지 않고, 제3 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하지 않는다.
다른 실시예에서, 데이터 저장 디바이스는 메모리 디바이스; 워드 라인에 대한 복수의 판독 커맨드들의 실행 순서를 재배열하기 위한 수단; 및 각각의 판독 커맨드의 실행 사이에서 워드 라인을 방전시키지 않고서 복수의 판독 커맨드들을 실행시키기 위한 수단을 포함한다. 데이터 저장 디바이스는 워드 라인에 대한 복수의 판독 커맨드들이 큐 내에 있다는 것을 결정하기 위한 수단을 추가로 포함한다. 데이터 저장 디바이스는 VREAD 스파이크 방전을 수행하지 않고서 복수의 판독 커맨드들 중 적어도 하나의 판독 커맨드를 실행시키기 위한 수단을 추가로 포함한다. 데이터 저장 디바이스는 복수의 판독 커맨드들을 실행시킨 후에 워드 라인을 방전시키기 위한 수단을 추가로 포함한다. 데이터 저장 디바이스는 워드 라인에 대한 모든 판독 커맨드들이 실행되었다는 것을 결정하기 위한 수단을 추가로 포함한다. 데이터 저장 디바이스는 복수의 판독 커맨드들을 큐 순서로 실행시키기 위한 수단을 추가로 포함하고, 여기서 복수의 판독 커맨드들은 상이한 워드 라인들에 대한 것이다.
각각의 연속적인 판독이 더 높은 감지 전압을 이용하도록 공통의 워드 라인을 따라 판독 감지들을 순서화함으로써, 판독 감지 사이의 방전이 방지될 수 있고, 이는 판독 성능을 증가시키고 전력 소비를 감소시킨다.
전술한 것은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가 실시예들이 본 발명의 기본 범주로부터 벗어남이 없이 고안될 수 있으며, 본 발명의 그 범주는 후속하는 청구범위에 의해 결정된다.

Claims (20)

  1. 데이터 저장 디바이스로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 커플링된 제어기를 포함하고, 상기 제어기는
    워드 라인에 대한 복수의 판독 커맨드들을 수신하도록;
    상기 판독 커맨드들을 최저 감지 전압으로부터 최고 감지 전압까지 재순서화하도록; 그리고
    상기 판독 커맨드들을 실행시키도록 구성되고, 상기 판독 커맨드들을 실행시키는 것은 전압을 감지하는 것을 포함하고, 상기 워드 라인은 판독 커맨드들 사이에서 방전되지 않는, 데이터 저장 디바이스.
  2. 제1항에 있어서, 상기 제어기는
    상기 워드 라인을 VSS로부터 VDD로 부스팅하는 것;
    감지 전에 채널을 클린업(clean up)하기 위한 VREAD 스파이크(spike);
    VREAD 스파이크 방전;
    비트 라인 충전;
    워드 라인 충전; 및
    감지를 포함하는 프로세스에 의해 상기 복수의 판독 커맨드들 중 제1 판독 커맨드를 실행시키도록 추가로 구성되는, 데이터 저장 디바이스.
  3. 제2항에 있어서, 상기 제어기는
    상기 워드 라인을 VSS로부터 VDD로 부스팅하는 것;
    감지 전에 채널을 클린업하기 위한 VREAD 스파이크;
    비트 라인 충전;
    워드 라인 충전; 및
    감지를 포함하는 프로세스에 의해 상기 복수의 판독 커맨드들 중 제2 판독 커맨드를 실행시키도록 추가로 구성되는, 데이터 저장 디바이스.
  4. 제3항에 있어서, 상기 제어기는
    상기 워드 라인을 VSS로부터 VDD로 부스팅하는 것;
    감지 전에 채널을 클린업하기 위한 VREAD 스파이크;
    비트 라인 충전;
    워드 라인 충전;
    감지; 및
    상기 워드 라인을 방전시키는 것을 포함하는 프로세스에 의해 상기 복수의 판독 커맨드들 중 제3 판독 커맨드를 실행시키도록 추가로 구성되는, 데이터 저장 디바이스.
  5. 제4항에 있어서, 상기 제어기는 상기 제2 판독 커맨드 전에 상기 제1 판독 커맨드를 실행시키도록 구성되고, 상기 제어기는 상기 제3 판독 커맨드 전에 상기 제2 판독 커맨드를 실행시키도록 구성되는, 데이터 저장 디바이스.
  6. 제5항에 있어서, 상기 제어기는 상기 제1 판독 커맨드를 수신하기 전에 상기 제2 판독 커맨드 및 상기 제3 판독 커맨드 중 적어도 하나의 판독 커맨드를 수신하도록 구성되는, 데이터 저장 디바이스.
  7. 제1항에 있어서, 상기 제어기는 상기 워드 라인에 대한 최종 판독 커맨드가 실행된 후에 상기 워드 라인을 방전시키도록 구성되는, 데이터 저장 디바이스.
  8. 데이터 저장 디바이스로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 커플링된 제어기를 포함하고, 상기 제어기는
    워드 라인에 대한 제1 판독 커맨드를 수신하도록 - 상기 제1 판독 커맨드는 제1 감지 전압을 가짐 -;
    상기 워드 라인에 대한 추가 판독 커맨드들에 대해 판독 큐(queue)를 검토하도록;
    제2 판독 커맨드가 상기 판독 큐에 존재한다는 것을 결정하도록;
    상기 제2 판독 커맨드를 실행시키도록;
    상기 제1 판독 커맨드를 실행시키도록 - 상기 제1 판독 커맨드는 상기 워드 라인을 방전시키기 전에 실행됨 -; 그리고
    상기 워드 라인을 방전시키도록 구성되고,
    상기 워드 라인에 대한 상기 제2 판독 커맨드는 상기 제1 감지 전압보다 낮은 제2 감지 전압을 갖는, 데이터 저장 디바이스.
  9. 삭제
  10. 데이터 저장 디바이스로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 커플링된 제어기를 포함하고, 상기 제어기는
    워드 라인에 대한 제1 판독 커맨드를 수신하도록 - 상기 제1 판독 커맨드는 제1 감지 전압을 가짐 -;
    상기 워드 라인에 대한 추가 판독 커맨드들에 대해 판독 큐(queue)를 검토하도록;
    제2 판독 커맨드가 상기 판독 큐에 존재한다는 것을 결정하도록;
    상기 제2 판독 커맨드를 실행시키도록;
    상기 제1 판독 커맨드를 실행시키도록 - 상기 제1 판독 커맨드는 상기 워드 라인을 방전시키기 전에 실행됨 -; 그리고
    상기 워드 라인을 방전시키도록 구성되고,
    상기 제2 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하는, 데이터 저장 디바이스.
  11. 제10항에 있어서, 상기 제1 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하지 않는, 데이터 저장 디바이스.
  12. 제8항에 있어서, 상기 제어기는 제3 판독 커맨드가 상기 판독 큐에 존재한다는 것을 결정하도록 추가로 구성되고, 상기 제2 판독 커맨드는 상기 제3 판독 커맨드 전에 순서대로 큐잉되는, 데이터 저장 디바이스.
  13. 제12항에 있어서, 상기 제어기는 상기 제1 판독 커맨드 후에 상기 제3 판독 커맨드를 실행시키도록 추가로 구성되고, 상기 제3 판독 커맨드는 상기 워드 라인을 방전시키기 전에 실행되는, 데이터 저장 디바이스.
  14. 데이터 저장 디바이스로서,
    메모리 디바이스; 및
    상기 메모리 디바이스에 커플링된 제어기를 포함하고, 상기 제어기는
    워드 라인에 대한 제1 판독 커맨드를 수신하도록 - 상기 제1 판독 커맨드는 제1 감지 전압을 가짐 -;
    상기 워드 라인에 대한 추가 판독 커맨드들에 대해 판독 큐(queue)를 검토하도록;
    제2 판독 커맨드가 상기 판독 큐에 존재한다는 것을 결정하도록;
    상기 제2 판독 커맨드를 실행시키도록;
    상기 제1 판독 커맨드를 실행시키도록 - 상기 제1 판독 커맨드는 상기 워드 라인을 방전시키기 전에 실행됨 -; 그리고
    상기 워드 라인을 방전시키도록 구성되고,
    상기 제어기는 제3 판독 커맨드가 상기 판독 큐에 존재한다는 것을 결정하도록 추가로 구성되고, 상기 제2 판독 커맨드는 상기 제3 판독 커맨드 전에 순서대로 큐잉되고,
    상기 제어기는 상기 제1 판독 커맨드 후에 상기 제3 판독 커맨드를 실행시키도록 추가로 구성되고, 상기 제3 판독 커맨드는 상기 워드 라인을 방전시키기 전에 실행되고,
    상기 제2 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하고, 상기 제1 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하지 않고, 상기 제3 판독 커맨드의 실행 동안 VREAD 스파이크 방전이 발생하지 않는, 데이터 저장 디바이스.
  15. 데이터 저장 디바이스로서,
    메모리 디바이스;
    워드 라인에 대한 복수의 판독 커맨드들의 실행 순서를 최저 감지 전압으로부터 최고 감지 전압까지 재배열하기 위한 수단; 및
    각각의 판독 커맨드의 실행 사이에 상기 워드 라인을 방전시키지 않고서 상기 복수의 판독 커맨드들을 실행시키기 위한 수단을 포함하는, 데이터 저장 디바이스.
  16. 제15항에 있어서, 상기 워드 라인에 대한 복수의 판독 커맨드들이 큐 내에 있다는 것을 결정하기 위한 수단을 추가로 포함하는, 데이터 저장 디바이스.
  17. 데이터 저장 디바이스로서,
    메모리 디바이스;
    워드 라인에 대한 복수의 판독 커맨드들의 실행 순서를 재배열하기 위한 수단; 및
    각각의 판독 커맨드의 실행 사이에 상기 워드 라인을 방전시키지 않고서 상기 복수의 판독 커맨드들을 실행시키기 위한 수단을 포함하고,
    VREAD 스파이크 방전을 수행하지 않고서 상기 복수의 판독 커맨드들 중 적어도 하나의 판독 커맨드를 실행시키기 위한 수단을 추가로 포함하는, 데이터 저장 디바이스.
  18. 제15항에 있어서, 상기 복수의 판독 커맨드들을 실행시킨 후에 상기 워드 라인을 방전시키기 위한 수단을 추가로 포함하는, 데이터 저장 디바이스.
  19. 제15항에 있어서, 상기 워드 라인에 대한 모든 판독 커맨드들이 실행되었다는 것을 결정하기 위한 수단을 추가로 포함하는, 데이터 저장 디바이스.
  20. 제15항에 있어서, 복수의 판독 커맨드들을 큐 순서로 실행시키기 위한 수단을 추가로 포함하고, 상기 복수의 판독 커맨드들은 상이한 워드 라인들에 대한 것인, 데이터 저장 디바이스.
KR1020200073095A 2020-02-28 2020-06-16 라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소 KR102324686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/805,574 2020-02-28
US16/805,574 US20210272619A1 (en) 2020-02-28 2020-02-28 Data Storage With Improved Read Performance By Avoiding Line Discharge

Publications (2)

Publication Number Publication Date
KR20210110140A KR20210110140A (ko) 2021-09-07
KR102324686B1 true KR102324686B1 (ko) 2021-11-09

Family

ID=77270944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200073095A KR102324686B1 (ko) 2020-02-28 2020-06-16 라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소

Country Status (4)

Country Link
US (1) US20210272619A1 (ko)
KR (1) KR102324686B1 (ko)
CN (1) CN113327637A (ko)
DE (1) DE102020115954A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11941285B2 (en) * 2021-04-20 2024-03-26 Micron Technology, Inc. Mitigating slow read disturb in a memory sub-system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533682B1 (ko) * 2003-12-26 2005-12-05 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
KR101001449B1 (ko) * 2009-04-14 2010-12-14 주식회사 하이닉스반도체 불휘발성 소자의 독출 동작 방법
JP2010165454A (ja) * 2010-04-16 2010-07-29 Renesas Electronics Corp 不揮発性半導体記憶装置及びデータ記憶システム
US8861276B2 (en) * 2011-06-21 2014-10-14 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system comprising same, and method of operating same
US9250814B2 (en) * 2013-02-11 2016-02-02 Apple Inc. Command order re-sequencing in non-volatile memory
KR102068342B1 (ko) * 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템
US20150098271A1 (en) * 2013-10-09 2015-04-09 Sandisk Technologies Inc. System and method of storing data in a data storage device
US9165647B1 (en) * 2014-06-04 2015-10-20 Intel Corporation Multistage memory cell read
US10310734B2 (en) * 2014-12-27 2019-06-04 Intel Corporation Tier mode for access operations to 3D memory
US9496046B1 (en) * 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory
TWI627631B (zh) 2016-07-18 2018-06-21 旺宏電子股份有限公司 記憶胞的操作方法及其應用
KR20190031683A (ko) * 2017-09-18 2019-03-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10908986B2 (en) 2018-04-02 2021-02-02 Sandisk Technologies Llc Multi-level recovery reads for memory
JP2020027674A (ja) * 2018-08-10 2020-02-20 キオクシア株式会社 半導体メモリ

Also Published As

Publication number Publication date
CN113327637A (zh) 2021-08-31
KR20210110140A (ko) 2021-09-07
DE102020115954A1 (de) 2021-09-02
US20210272619A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US20150355845A1 (en) Memory systems that support read reclaim operations and methods of operating same to thereby provide real time data recovery
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
KR101772578B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US9639463B1 (en) Heuristic aware garbage collection scheme in storage systems
US9384839B2 (en) Write sequence providing write abort protection
JP2008009919A (ja) カードコントローラ
US11507448B2 (en) Non-volatile memory device, method of operating the device, and memory system including the device
WO2023098082A1 (en) Memory device, memory system, and read operation method thereof
WO2023028846A1 (zh) 存储器、存储器的编程方法及编程验证方法、存储器系统
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
US20140095770A1 (en) Selective Protection of Lower Page Data During Upper Page Write
KR102324686B1 (ko) 라인 방전을 방지함으로써 개선된 판독 성능을 갖는 데이터 저장소
CN114694724A (zh) 存储器设备以及存储器设备的操作方法
US11922993B2 (en) Read-time overhead and power optimizations with command queues in memory device
CN112349315A (zh) 存储器系统、存储器控制器和操作方法
US11216208B1 (en) Memory system, memory controller, and operation method of memory system
US20230260560A1 (en) Method of reducing program disturbance in memory device and memory device utilizing same
US11742036B2 (en) Reducing maximum programming voltage in memory programming operations
US20230410914A1 (en) Programming delay scheme for in a memory sub-system based on memory reliability
US20230386583A1 (en) Adaptive porogramming delay scheme in a memory sub-system
US20230335201A1 (en) Conditional valley tracking during corrective reads
US20230360696A1 (en) Corrective reads with improved recovery from data retention loss
CN111128280B (zh) 存储装置及其操作方法
US20240069792A1 (en) Balanced corrective read for addressing cell-to-cell interference

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant