KR102320392B1 - 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법 - Google Patents

박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법 Download PDF

Info

Publication number
KR102320392B1
KR102320392B1 KR1020140140965A KR20140140965A KR102320392B1 KR 102320392 B1 KR102320392 B1 KR 102320392B1 KR 1020140140965 A KR1020140140965 A KR 1020140140965A KR 20140140965 A KR20140140965 A KR 20140140965A KR 102320392 B1 KR102320392 B1 KR 102320392B1
Authority
KR
South Korea
Prior art keywords
wiring
gate
common electrode
thin film
gate wiring
Prior art date
Application number
KR1020140140965A
Other languages
English (en)
Other versions
KR20160045436A (ko
Inventor
이찬원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140140965A priority Critical patent/KR102320392B1/ko
Publication of KR20160045436A publication Critical patent/KR20160045436A/ko
Application granted granted Critical
Publication of KR102320392B1 publication Critical patent/KR102320392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 기판이 제공된다. 박막 트랜지스터 기판은 게이트 배선, 게이트 배선과 교차하는 데이터 배선, 게이트 배선과 적어도 일부가 평행한 공통 전극 배선을 포함한다. 게이트 배선과 데이터 배선이 교차하는 영역에는 박막 트랜지스터가 배치된다. 게이트 배선 및 공통 전극 배선 각각은, 게이트 배선과 데이터 배선 사이의 단락 불량 시 정상적인 전기적 연결을 제공하기 위한 연결 영역 및 게이트 배선 및 공통 전극 배선이 커팅되는 커팅 영역을 갖는다. 연결 영역과 커팅 영역을 통해, 공통 전극 배선의 일부를 데이터 배선 불량을 리페어하는데 활용할 수 있다. 이에 따라, 데이터 배선 불량이 발생하더라도 리페어된 박막 트랜지스터 기판을 제공할 수 있어 공정상의 제조 수율이 향상될 수 있다.

Description

박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR MANUFACTUCING THE SAME}
본 발명은 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법에 관한 것으로서, 보다 상세하게는 액정 표시 장치를 위한 박막 트랜지스터 기판으로서, 이물에 의한 배선 불량이 리페어(repair)될 수 있는 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법에 관한 것이다.
박막 트랜지스터 기판은 표시 장치를 구동시키기 위한 박막 트랜지스터를 포함한다. 박막 트랜지스터 기판은 액정 표시 장치 또는 유기 발광 표시 장치 등에 사용될 수 있다. 액정 표시 장치는 액정층을 포함하는 표시 장치이며, 액정 표시 장치는 백라이트 유닛과 같은 광원으로부터의 빛에 대한 투과도를 조정함으로써 구동된다.
액정 표시 장치를 위한 박막 트랜지스터 기판 상에는 데이터 배선, 게이트 배선, 공통 전극 배선 등을 포함하는 다양한 배선들이 배치된다. 이러한 배선들이 단락되는 경우, 특정 위치의 박막 트랜지스터가 동작되지 않을 수 있다. 또한, 단락되는 위치에 따라 단락된 배선을 따라 위치한 모든 박막 트랜지스터가 동작하지 않을 수 있다.
배선들의 단락은 다양한 원인에 의해 발생할 수 있다. 예를 들어 다양한 배선들이 교차하는 영역에, 공정상 발생하는 이물이 유입될 수 있다. 예를 들어, 이물이 유입되어 게이트 배선과 데이터 배선이 교차하는 영역에서 게이트 배선과 데이터 배선 사이에 위치될 수 있다. 게이트 배선과 데이터 배선은 게이트 절연층과 같은 절연층에 의해 절연된다. 그러나, 절연층의 두께 보다 큰 이물에 의해 절연층이 절연층 아래의 게이트 배선을 밀봉하지 못하게 되어, 게이트 배선과 데이터 배선이 단락될 수 있다. 또는 도전성 이물에 의해 게이트 배선과 데이터 배선이 단락될 수 있다.
게이트 배선과 데이터 배선이, 서로 교차하는 부분에서 단락되는 경우, 그 부분의 박막 트랜지스터가 구동하지 않을 뿐만 아니라, 해당 데이터 배선을 따라 배치된 모든 박막 트랜지스터가 구동되지 않는 데이터 배선 불량이 발생할 수 있다. 하나의 데이터 배선을 따르는 모든 박막 트랜지스터가 구동되지 않는다면, 액정 표시 장치의 하나의 열의 화소들 모두에 불량이 발생할 수 있다. 제품 측면에서, 하나의 열의 화소들 모두에 불량이 발생하면 액정 표시 장치는 상품성이 없다. 따라서, 이물에 의한 데이터 배선 불량은 매우 심각한 문제이다.
액정 표시 장치를 위한 박막 트랜지스터 기판에서 데이터 배선 불량을 리페어(repair)하기 위해 다양한 구조가 채용될 수 있다. 예를 들어, 데이터 배선 불량이 발생한 경우, 이물이 발생한 부분을 우회할 수 있도록 더미 패턴을 갖는 구조가 채용될 수 있다. 이러한 구조에서는, 이물이 유입된 경우, 레이저를 조사함으로써 이물이 유입된 부분과 배선들을 절연시키고, 더미 패턴과 절연된 배선들을 연결시킴으로써 데이터 배선 불량을 해결하였다.
그러나, 더미 패턴을 사용하는 구조의 경우, 더미 패턴을 위한 별도의 공간이 요구되므로, 액정 표시 장치의 개구율이 낮아질 수 있다. 이에 따라, 고해상도의 액정 표시 장치를 위한 박막 트랜지스터 기판에서 더미 패턴을 사용하는 구조는 채용되기 어렵다.
이에, 박막 트랜지스터 기판 상에 배치된 다양한 배선을 이용하여 데이터 배선 불량을 리페어하기 위한 시도들도 있었다. 그러나, 액정 표시 장치의 제조가 완료된 후에는 박막 트랜지스터 상부를 평탄화하기 위한 두꺼운 평탄화층이 배치되므로, 평탄화층으로 인해 레이저를 이용한 배선의 단선이나 웰딩(welding)을 수행하는데 어려움이 있었다.
[관련기술문헌]
1. 액정표시장치 및 그 제조방법(한국특허출원번호 제2008-0046965호)
이에, 본 발명의 발명자들은 액정 표시 장치의 화소 전극과 평탄화층이 형성되기 전에 데이터 배선과 게이트 배선의 단락을 검출하고, 레이저를 통한 배선들의 단선과 웰딩으로 데이터 배선 불량을 리페어할 수 있는 새로운 구조의 박막 트랜지스터 기판을 발명하였다.
이에 본 발명의 해결하고자 하는 과제는, 고해상도의 액정 표시 장치를 구현하도록 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량을 리페어할 수 있는 새로운 구조의 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 해결하고자 하는 다른 과제는 평탄화층이 형성되기 전에 데이터 배선 불량이 리페어됨으로써, 레이저를 이용한 리페어가 구현될 수 있으며, 레이저에 의한 변형이 최소화될 수 있는 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판이 제공된다. 박막 트랜지스터 기판은 게이트 배선, 게이트 배선과 교차하는 데이터 배선, 게이트 배선과 적어도 일부가 평행한 공통 전극 배선을 포함한다. 게이트 배선과 데이터 배선이 교차하는 영역에는 박막 트랜지스터가 배치된다. 게이트 배선 및 공통 전극 배선 각각은, 게이트 배선과 데이터 배선 사이의 단락 불량 시 정상적인 전기적 연결을 제공하기 위한 연결 영역 및 게이트 배선 및 공통 전극 배선이 커팅되는 커팅 영역을 갖는다.
이물이 게이트 배선과 데이터 배선이 교차하는 영역에 유입되어, 게이트 배선과 데이터 배선이 단락되는 경우, 연결 영역과 커팅 영역을 통해, 공통 전극 배선의 일부를 데이터 배선 불량을 리페어하는데 활용할 수 있다. 이에 따라, 데이터 배선 불량이 발생하더라도 리페어된 박막 트랜지스터 기판을 제공할 수 있어 공정상의 제조 수율이 향상될 수 있다.
본 발명의 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선은 동일한 도전성 물질로 이루어지고, 게이트 배선의 연결 영역 및 커팅 영역에는 게이트 배선만이 도전성 물질로 이루어지고, 공통 전극 배선의 연결 영역 및 커팅 영역에는 공통 전극 배선만이 도전성 물질로 이루어지는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선의 커팅 영역은 게이트 배선 및 공통 전극 배선의 연결 영역보다 더 넓은 면적을 갖는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 게이트 배선의 연결 영역은 게이트 배선의 폭이 증가됨으로써 확보되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 게이트 배선의 연결 영역에 대응하는 게이트 배선의 폭만 증가된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터의 소스 전극 또는 드레인 전극은 U자형태를 갖고, 게이트 배선의 연결 영역에 대응하는 게이트 배선의 폭은 박막 트랜지스터에 대응하는 게이트 배선의 폭보다 작은 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판이 제공된다. 박막 트랜지스터 기판은 제1 게이트 배선, 제1 게이트 배선과 동일 선상에 배치된 제2 게이트 배선을 포함한다. 또한, 박막 트랜지스터 기판은 제1 게이트 배선과 제2 게이트 배선 사이에서 제1 게이트 배선 및 제2 게이트 배선과 동일 선상에 배치된 게이트 배선 세그먼트를 포함하며, 적어도 일부가 게이트 배선 세그먼트와 평행한 공통 전극 배선 세그먼트를 포함한다. 여기서, 제1 게이트 배선 및 제2 게이트 배선은 공통 전극 배선 세그먼트를 통해 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 기판에서는 게이트 배선을 단선시켜 이물이 유입된 부분이 분리되고, 단선된 게이트 배선은 공통 전극 배선이 단선되어 형성된 공통 전극 배선 세그먼트를 통해 다시 전기적으로 연결된다. 이에 따라, 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량이 리페어된 박막 트랜지스터 기판이 제공될 수 있다.
본 발명의 다른 특징에 따르면, 박막 트랜지스터 기판은 게이트 배선 세그먼트와 교차하는 데이터 배선을 더 포함하고, 게이트 배선 세그먼트는 데이터 배선과 전기적으로 연결된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제1 게이트 배선 및 제2 게이트 배선 각각은 공통 전극 배선 세그먼트와 웰딩 연결부를 통해 연결된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 웰딩 연결부는 공통 전극 배선 세그먼트, 제1 게이트 배선 및 제2 게이트 배선과 상이한 물질로 이루어진 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판은 웰딩 연결부 상에 배치된 보호층을 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판은 제1 게이트 배선 또는 제2 게이트 배선과 평행하게 배치된 공통 전극 배선을 더 포함하고, 공통 전극 배선 세그먼트는 레이저 커팅에 의해 공통 전극 배선으로부터 이격된 것을 특징으로 한다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법이 제공된다. 먼저, 게이트 배선과 공통 전극 배선이 형성된다. 게이트 배선은 제1 커팅 영역 및 제1 연결 영역을 가지며, 공통 전극 배선은 제2 커팅 영역 및 제2 연결 영역을 갖는다. 게이트 배선 및 공통 전극 배선과 교차하도록 배치되는 데이터 배선이 형성된다. 게이트 배선과 이격된 게이트 배선 세그먼트를 형성하도록 제1 커팅 영역에서 게이트 배선이 단락된다. 다음으로, 공통 전극 배선과 이격되고 제2 연결 영역을 갖는 공통 전극 배선 세그먼트를 형성하도록 제2 커팅 영역에서 공통 전극 배선이 단락된다. 그리고, 제1 연결 영역의 게이트 배선과 제2 연결 영역의 공통 전극 배선 세그먼트를 웰딩 연결부를 통해 전기적으로 연결한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는 게이트 배선을 단선시켜 이물이 유입된 게이트 배선의 세그먼트가 분리된다. 다음으로, 단선된 게이트 배선은 공통 전극 배선이 단선되어 형성된 공통 전극 배선 세그먼트를 통해 다시 전기적으로 연결된다. 이에 따라, 이물에 의한 데이터 배선 불량이 리페어된 박막 트랜지스터 기판을 제조할 수 있다.
본 발명의 다른 특징에 따르면, 제1 커팅 영역에서 게이트 배선을 단락시키는 단계 및 제2 커팅 영역에서 공통 전극 배선을 단락시키는 단계는 레이저 조사에 의해 수행되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제1 연결 영역의 게이트 배선과 제2 연결 영역의 공통 전극 배선을 웰딩 연결부를 통해 전기적으로 연결하는 단계는, 게이트 배선과 공통 전극 배선 상에서 제1 연결 영역과 제2 연결 영역에 걸쳐 웰딩 연결부의 재료를 위치시키는 단계 및 웰딩 연결부의 재료에 레이저를 조사함으로써, 제1 연결 영역의 게이트 배선 및 제2 연결 영역의 공통 전극 배선 세그먼트 각각과 전기적으로 연결된 웰딩 연결부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 게이트 배선 및 공통 전극 배선을 단락시키기 위한 레이저의 파장과 웰딩 연결부에 조사되는 레이저의 파장은 서로 상이한 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 기판 제조 방법은 데이터 배선을 형성하는 단계 후에 또는 게이트 배선을 단락시키는 단계 이전에 게이트 배선과 데이터 배선 사이의 단락 불량을 검출하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 단락 불량을 검출하는 단계는 패턴 검출 방식에 의해 수행되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 게이트 배선을 형성하는 단계 및 공통 전극 배선을 형성하는 단계는 동시에 수행되는 것을 특징으로 한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 별도의 더미 패턴을 채용하지 않으면서도, 이물에 의한 데이터 배선 불량이 리페어된, 고해상도의 액정 표시 장치를 구현하기 위한 박막 트랜지스터 기판을 제공할 수 있는 효과가 있다.
또한, 액정 표시 장치의 평탄화층 및 그 위의 화소 전극이 형성되기 전에 데이터 배선 불량이 리페어되어, 레이저 리페어로 인한 영향이 최소화된 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2는 도 1의 선 II-II'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다.
도 5는 본 발명의 일 실시예에 따른, 이물에 의한 배선 단락이 리페어된 후의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 6은 도 5의 선 VI-VI'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 순서도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 공정 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자 또는 층이 다른 소자 또는 층 "상에 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다. 도 2는 도 1의 선 II-II'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다. 도 1 및 도 2를 참조하면, 박막 트랜지스터 기판(100)은 기판(110), 데이터 배선(130), 게이트 배선(140), 액티브층(150), 드레인 전극(160) 및 공통 전극 배선(170)을 포함한다. 도 1에서는 설명의 편의를 위해, 도전성의 구성 요소들, 게이트 배선(140)의 제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1), 및 공통 전극 배선(170)의 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)만을 도시하였다.
기판(110)은 기판(110) 상에 형성되는 박막 트랜지스터 기판(100)의 다양한 구성요소들을 지지한다. 기판(110)은 절연 물질로 구성될 수 있다. 예를 들어, 기판(110)은 유리 또는 플라스틱 등과 같은 절연 물질로 구성될 수 있다.
기판(110) 상에는 일 방향으로 배열된 데이터 배선(130), 데이터 배선(130)과 서로 절연되면서 교차하는 게이트 배선(140) 및 데이터 배선(130)과 서로 절연되면서 교차하고 게이트 배선(140)과 평행한 공통 전극 배선(170)이 배치된다. 도 1에 도시된 데이터 배선(130), 게이트 배선(140) 및 공통 전극 배선(170)의 배열은 임의적인 것이며, 각각의 배선은 각각의 기능을 유지하는 한 다른 배열로 배치될 수 있다.
본 발명의 일 실시예에 따른, 박막 트랜지스터 기판(100)에는 액정 표시 장치의 화소를 구동하기 위한 박막 트랜지스터(TFT)가 기판(110) 상에 배치된다. 도 2를 참조하면, 기판(110) 상에 인버티드 스태거드(inverted staggered) 구조의 박막 트랜지스터(TFT)가 배치된다. 구체적으로, 박막 트랜지스터(TFT)가 배치된 영역에서는 게이트 배선(140)의 일부는 게이트 전극으로 기능하며, 데이터 배선(130)의 일부는 소스 전극으로 기능한다. 게이트 전극 상에 게이트 절연막(121)이 배치되고, 게이트 절연막(121) 상에 액티브층(150)이 형성된다. 액티브층(150) 상에 에칭 정지층(122)이 형성되고, 소스 전극 및 드레인 전극(160)이 액티브층(150)과 전기적으로 연결된다. 본 명세서에서는 박막 트랜지스터(TFT)가 인버티드 스태거드 구조인 것으로 설명하였으나, 이에 제한되지 않고 코플래너(coplanar) 구조를 포함한 다양한 구조의 박막 트랜지스터(TFT)가 사용될 수 있다. 또한, 도 1 및 도 2에서 에칭 정지층(122)이 형성되는 것으로 도시되었으나, 에칭 정지층(122)은 액티브층의 물질 또는 박막 트랜지스터의 설계에 따라 포함되지 않을 수 있다. 또한, 도 2에서는 박막 트랜지스터(TFT)가 P-type 박막 트랜지스터(TFT)인 경우를 가정한다. 따라서, 박막 트랜지스터 기판(100)으로 액정 표시 장치가 제조되는 경우, 박막 트랜지스터(TFT)의 드레인 전극(160)은 액정 표시 장치의 화소 전극과 연결될 수 있다. 그러나 이에 제한되지 않고, 박막 트랜지스터(TFT)는 N-type 박막 트랜지스터(TFT)일 수 있으며, 이 경우에는 화소 전극이 소스 전극에 연결될 수도 있다.
도 1을 참조하면, 기판(110) 상에는 공통 전극 배선(170)이 게이트 배선(140)과 평행하도록 배치된다. 그러나 이에 제한되지 않고, 공통 전극 배선(170)은 일부만이 게이트 배선(140)과 평행하게 배치될 수 있다. 또한, 도 2를 참조하면, 공통 전극 배선(170)은 게이트 배선(140)과 동일 평면 상에 배치된다. 공통 전극 배선(170)은 액정 표시 장치가 제조되는 경우 공통 전극과 연결된다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서 게이트 배선(140) 및 공통 전극 배선(170) 각각은, 게이트 배선(140)과 데이터 배선(130) 사이의 단락 불량 시, 게이트 배선(140)을 단선시키기 위한 영역들을 갖는다.
구체적으로 도 1을 참조하면, 게이트 배선(140)은 게이트 배선(140)을 단선시키기 위한 제1 커팅 영역(CUT1)을 갖는다. 제1 커팅 영역(CUT1)은, 제1 커팅 영역(CUT1)에서 게이트 배선(140)이 단선되는 경우, 게이트 배선(140)의 일부가 세그먼트화되어 게이트 배선(140)으로부터 분리되도록 배치된다. 제1 커팅 영역(CUT1)은 최소한의 넓이로 게이트 배선(140)을 단선시키기 위해 게이트 배선(140)의 폭 방향에 따라 연장되는 영역이다. 또한, 제1 커팅 영역(CUT1)은 세그먼트화되는 게이트 배선 양 옆에 배치되는 복수의 영역일 수 있다.
또한, 공통 전극 배선(170)은 공통 전극 배선(170)을 단선시키기 위한 제2 커팅 영역(CUT2)을 갖는다. 제2 커팅 영역(CUT2)은, 제2 커팅 영역(CUT2)에서 공통 전극 배선(170)이 단선되는 경우, 공통 전극 배선(170)의 일부가 세그먼트화되도록 배치된다. 도 1에서와 같이, 제2 커팅 영역(CUT2)은 공통 전극 배선(170)의 일부가 공통 전극 배선(170)으로부터 분리되도록 공통 전극 배선(170)의 일부의 양 옆에 배치될 수 있다. 공통 전극 배선(170)은 액정 표시 장치 전반에 걸쳐 배치되며, 동일한 전압을 인가 받도록 구성되고, 복수의 지점에서 공통 전극과 연결되므로, 제2 커팅 영역(CUT2)의 공통 전극 배선(170)이 제거되어 공통 전극 배선(170)의 일부가 단선되더라도 액정 표시 장치의 시인성에 큰 영향을 주지 않는다.
게이트 배선(140)은 제1 연결 영역(CON1)을 갖는다. 게이트 배선(140)과 데이터 배선(130) 사이의 단락 불량 시, 게이트 배선(140)은 제1 연결 영역(CON1)에서 웰딩(welding) 가능한 재료와 연결된다. 제1 연결 영역(CON1)은 공통 전극 배선(170)과 인접한 영역에 위치한다. 제1 연결 영역(CON1)은 사각형의 형상을 갖는 영역일 수 있다. 예를 들어, 제1 연결 영역(CON1)은 4x4 내지 6x6㎛의 영역일 수 있다. 제1 연결 영역(CON1)의 크기는 웰딩을 위한 레이저 조사 장비에 따라 상이할 수 있다.
게이트 배선(140)의 제1 연결 영역(CON1)은 게이트 배선(140)의 폭(W1)이 증가됨으로써 확보된다. 도 1을 참조하면, 게이트 배선(140)의 폭(W1)은 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)보다 더 크다. 개구율을 최대화하고 고해상도의 액정 표시 장치를 구현하기 위해서, 박막 트랜지스터 기판(100)은 모든 구성 요소가 기능을 수행하는 동시에 최소화된 크기를 가지도록 구성된다. 이에, 게이트 배선(140)의 폭(W1)은 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)에 일치할 수 있다. 그러나, 게이트 배선(140)의 폭(W1)이 박막 트랜지스터(TFT)가 실제 형성된 영역의 폭(W2)에 일치하면, 레이저가 조사되는 제1 연결 영역(CON1)을 확보하기 어렵다. 이에, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서는, 게이트 배선(140)의 폭(W1)을 증가시킴으로써, 리페어를 위한 제1 연결 영역(CON1)을 확보한다. 제1 연결 영역(CON1)의 게이트 배선(140)에 의해 액정 표시 장치의 개구율이 감소할 수는 있으나, 별도의 더미 패턴을 이용하는 경우보다는 더 높은 개구율을 확보할 수 있다. 또한, 공통 전극 배선(170)도 제2 연결 영역(CON2)을 가지며, 세그먼화된 공통 전극 배선의 일부가 제2 연결 영역(CON2)에서 웰딩 연결부와 연결될 수 있다.
제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1)에서는 게이트 배선(140)만이 도전성 물질로 이루어진다. 마찬가지로, 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)에서는 공통 전극 배선(170)만이 도전성 물질로 이루어진다. 도 2를 참조하면, 제1 커팅 영역(CUT1)과 제1 연결 영역(CON1)의 게이트 배선(140) 및 제2 커팅 영역(CUT2)과 제2 연결 영역(CON2)의 공통 전극 배선(170) 상에 절연층인 게이트 절연층(121) 및 에칭 정지층(122)이 배치된다.
이에 따라, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서 게이트 배선(140) 또는 공통 전극 배선(170)의 제1 커팅 영역(CUT1) 등에 레이저가 조사되더라도, 게이트 배선(140) 및 공통 전극 배선(170)과 다른 도전성 물질이 결합하여 발생하는 단락이 발생하지 않는다.
또한, 게이트 배선(140)의 제1 커팅 영역(CUT1)은 게이트 배선(140)의 제1 연결 영역(CON1)보다 더 넓은 면적을 갖는다. 이는, 게이트 배선(140)이 단선되기 위해서는 게이트 배선(140)의 폭 전체가 제거되어야 하는 반면, 게이트 배선(140)이 공통 전극 배선(170)의 일부와 연결되기 위해서는 소정의 공간, 예를 들어, 4x4 ㎛의 공간만이 요구되기 때문이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에는 게이트 배선(140)의 제1 커팅 영역(CUT1), 제1 연결 영역(CON1), 공통 전극 배선(170)의 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)이 확보된다. 이에 따라, 가능한 이물의 유입에 의해 데이터 배선(130)과 게이트 배선(140)이 단락되더라도, 단락된 부분의 게이트 배선(140)을 단선시키고, 단선된 게이트 배선을 세그먼트화된 공통 전극 배선을 통해 다시 연결함으로써, 데이터 배선 불량을 리페어할 수 있다. 또한, 이러한 리페어는 별도의 더미 패턴을 필요로 하지 않으며, 최소한의 게이트 전극의 면적 확장을 통해 달성될 수 있다. 따라서, 박막 트랜지스터 기판(100)은 고해상도 액정 표시 장치의 제조를 위해 제공될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다. 도 3의 박막 트랜지스터 기판(300)의 구성 요소들 중에서 도 2의 박막 트랜지스터 기판(100)과 실질적으로 동일한 구성 요소들에 대해서는 중복 설명을 생략한다.
도 3에서 박막 트랜지스터 기판(300)의 게이트 배선(340)은 박막 트랜지스터(TFT)가 형성되는 영역, 제1 연결 영역(CON1), 제1 커팅 영역(CUT1) 및 그 주위 일부 영역에만 형성된다. 즉, 게이트 배선(340)은 제1 연결 영역(CON1)을 확보하기 위한 돌출부(342)를 가질 수 있다. 또는, 게이트 배선(340)에서 게이트 배선(340)의 제1 연결 영역(CON1)에 대응하는 게이트 배선(340)의 폭만 증가될 수 있다. 도 3에서는 공통 전극 배선(370)의 적어도 일부가 게이트 배선(340)의 돌출부(342)에 평행하도록 배치된다. 이에 따라, 데이터 배선 단락 불량에 대한 리페어를 제공하는 동시에 게이트 배선(340)이 형성되는 영역을 최소화하여, 기판이 액정 표시 장치 제조에 이용되는 경우, 액정 표시 장치의 개구율을 향상시킬 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판을 설명하기 위한 개략적인 평면도이다. 도 4의 박막 트랜지스터 기판(400)의 구성 요소들 중에서 기판(410), 데이터 배선(430), 액티브층(450) 및 드레인 전극(460)은 도 2의 박막 트랜지스터 기판(100)의 기판(110), 데이터 배선(130), 액티브층(150) 및 드레인 전극(160)과 실질적으로 동일한 기능을 수행하므로 중복 설명을 생략한다.
도 4에서 박막 트랜지스터(TFT)의 데이터 배선(430)으로부터 소스 전극이 U자형태로 연장되어 형성된다. 박막 트랜지스터(TFT)의 종류에 따라 데이터 배선(430)으로부터 연장되는 전극은 드레인 전극이 될 수도 있다. 게이트 배선(440)의 제1 연결 영역(CON1)에 대응하는 게이트 배선(440)의 폭은 박막 트랜지스터(TFT)에 대응하는 게이트 배선(440)의 폭보다 작다. 또한, 공통 전극 배선(470)의 적어도 일부가 게이트 배선(440)에 평행하도록 배치된다.
도 4는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판(400)에서와 같이 다양한 구조의 박막 트랜지스터에서도 별도의 더미 패턴 없이 제1 커팅 영역(CUT1), 제2 커팅 영역(CUT2), 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)이 확보될 수 있다.
도 5는 본 발명의 일 실시예에 따른, 이물에 의한 배선 단락이 리페어된 후의 박막 트랜지스터 기판의 개략적인 평면도이다. 도 6은 도 5의 선 VI-VI'에 따른 박막 트랜지스터 기판의 개략적인 단면도이다. 도 5 및 도 6의 박막 트랜지스터 기판(500)의 구성 요소들 중에서 도 1 및 도 2의 박막 트랜지스터 기판(100)과 실질적으로 동일한 구성 요소들에 대해서는 중복 설명을 생략한다.
박막 트랜지스터 기판(500)의 데이터 배선(130)과 게이트 배선 세그먼트(545)가 교차하는 영역에 이물(PT)이 유입될 수 있다. 유입된 이물(PT)은 게이트 배선(540)과 데이터 배선(130)을 단락시켜 데이터 배선 단락 불량을 발생시킨다. 도 5 및 도 6에서는 이러한 이물(PT)에 의해 발생한 데이터 배선 단락 불량이 리페어된 박막 트랜지스터 기판(500)을 설명한다.
도 5 및 도 6의 박막 트랜지스터 기판(500)은 도 1 및 도 2에서의 게이트 배선(540)의 제1 커팅 영역(CUT1)이 레이저 조사를 통해 제거된 박막 트랜지스터 기판(500)이다. 이에 따라, 게이트 배선 세그먼트(545)가 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)으로부터 분리된다. 이물(PT)에 의해 게이트 배선 세그먼트(545)는 데이터 배선(130)과 전기적으로 연결된다. 데이터 배선(130)과 전기적으로 연결된 게이트 배선 세그먼트(545)가 게이트 배선(540)으로부터 분리되므로, 데이터 배선(130)의 신호와 게이트 배선(540)의 신호가 박막 트랜지스터(TFT)에 정상적으로 인가될 수 있다. 게이트 배선 세그먼트(545)는 제1 게이트 배선(540a)과 제2 게이트 배선(540b) 사이에서 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)과 동일 선상에 배치된다.
또한, 도 1 및 도 2에서의 공통 전극 배선(570)의 제2 커팅 영역(CUT2)이 제거된다. 이에 따라, 공통 전극 배선 세그먼트(575)가 공통 전극 배선(570)으로부터 분리된다. 공통 전극 배선 세그먼트(575)의 적어도 일부는 게이트 배선 세그먼트(545)와 평행하게 배치된다. 공통 전극 배선(570)에는 박막 트랜지스터 기판(500) 전체에 걸쳐 동일한 전압이 지속적으로 인가되므로, 공통 전극 배선(570)과 공통 전극 배선 세그먼트(575)가 분리되더라도, 액정 표시 장치의 공통 전극에는 공통 전극 배선(570)을 통해 목표된 전압이 인가될 수 있다.
도 5를 참조하면, 분리된 제1 게이트 배선(540a)과 제2 게이트 배선(540b)은 전기적으로 연결된다. 제1 게이트 배선(540a)과 제2 게이트 배선(540b)은 웰딩 연결부(580)를 통해 전기적으로 연결된다. 제1 게이트 배선(540a)의 제1 연결 영역(CON1) 및 제2 게이트 배선(540b)의 제1 연결 영역(CON1)은 웰딩 연결부(580)의 일 단부와 각각 연결되고, 공통 전극 배선 세그먼트(575)의 제2 연결 영역(CON2)은 웰딩 연결부(580)의 다른 단부와 각각 연결된다.
도 6을 참조하면, 제1 게이트 배선(540a)과 공통 전극 배선 세그먼트(575)에 걸쳐 웰딩 연결부(580)가 배치된다. 웰딩 연결부(580)는 제1 연결 영역(CON1)에서 제1 게이트 배선(540a)과 접하며, 제2 연결 영역(CON2)에서 공통 전극 배선 세그먼트(575)와 접한다. 웰딩 연결부(580)는 웰딩 연결부(580)의 재료를 레이저로 조사함으로써, 제1 게이트 배선(540a) 및 공통 전극 배선 세그먼트(575) 각각과 웰딩된다.
웰딩 연결부(580)는 레이저 조사에 의해 웰딩이 가능한 재료로 이루어지며, 웰딩 연결부(580)는 공통 전극 배선 세그먼트(575), 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)과 상이한 물질로 이루어진다. 예를 들어, 웰딩 연결부(580)는 코발트(cobalt, Co)와 같이 레이저에 의해 녹아 웰딩이 용이한 물질로 이루어질 수 있으며, 제1 게이트 배선(540a) 및 제2 게이트 배선(540b)의 물질로는 웰딩 연결부(580)의 물질보다는 녹는점이 높은 물질이 이용될 수 있다.
도 6을 참조하면, 웰딩 연결부(580) 상에 보호층(123)이 배치된다. 보호층(123)은 박막 트랜지스터 기판(500) 전면에 형성될 수 있다. 보호층(123)은 무기물로 이루어지고 기판 상의 구성 요소들을 수분이나 산소로부터 보호한다. 본 명세서에 도시되지 않았으나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(500)은 액정 표시 장치의 제조를 위해 제공될 수 있으며, 이때 박막 트랜지스터(TFT)의 구성 요소들이 액정 표시 장치의 구성 요소와 전기적으로 연결되기 위해 보호층(123)이 패터닝되거나 보호층(123)에 컨택홀이 형성될 수 있다.
웰딩 연결부(580)를 통해 제1 게이트 배선(540a)과 제2 게이트 배선(540b)이 공통 전극 배선(570a, 570b)과 연결된다. 제1 게이트 배선(540a)과 제2 게이트 배선(540b) 사이의 게이트 배선 세그먼트(545)에 위치한 박막 트랜지스터(TFT)는 동작하지 않게 된다. 즉, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(500)의 리페어는, 하나의 데이터 배선(130)에 따라 배치된 모든 박막 트랜지스터(TFT)에 불량이 발생하는 것을, 하나의 박막 트랜지스터(TFT)만 구동하지 않게 하는 것으로 리페어한다. 하나의 데이터 배선(130)에 따라 배치된 모든 박막 트랜지스터(TFT)가 구동하지 않게 되면, 그 박막 트랜지스터 기판(500)으로 액정 표시 장치가 제조되더라도, 상품성이 없다. 그러나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에서는 리페어를 통해 제조될 액정 표시 장치가 하나의 암점만을 갖게 할 수 있으므로, 상품성이 없던 액정 표시 장치의 상품성을 높일 수 있다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 순서도이다. 도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법을 설명하기 위한 공정 단면도들이다. 도 8a 내지 도 8e는 도 6의 박막 트랜지스터 기판(500)을 제조하기 위한 공정 단면도들이다. 따라서, 도 6과 실질적으로 동일한 도 8a 내지 도 8e의 구성 요소들에 대한 설명은 생략된다.
먼저, 게이트 배선(140)과 공통 전극 배선(170)이 형성된다(S710). 도 8a를 참조하면, 게이트 배선(140)은 제1 커팅 영역(CUT1) 및 제1 연결 영역(CON1)을 가지고, 공통 전극 배선(170)은 제2 커팅 영역(CUT2) 및 제2 연결 영역(CON2)을 갖는다. 게이트 배선(140)과 공통 전극 배선(170)은 동일 평면 상에 동일한 물질로 동일한 공정에 의해 형성될 수 있다. 제1 커팅 영역(CUT1), 제2 커팅 영역(CUT2), 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)은 도 1 및 도 2와 관련하여 설명된 영역들과 실질적으로 동일하므로 이에 대한 중복 설명은 생략한다.
다음으로, 게이트 배선(140) 및 공통 전극 배선(170)과 교차하도록 배치되는 데이터 배선(130)이 형성된다(S720). 이때, 또는 게이트 배선(140)과 데이터 배선(130)을 절연시키기 위한 게이트 절연층(121)을 형성될 때, 게이트 배선(140)과 데이터 배선(130)이 교차하는 영역에 이물이 유입될 수 있다. 유입된 이물은 게이트 배선(140)과 데이터 배선(130)을 단락시킬 수 있다.
따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는, 게이트 배선(140)과 데이터 배선(130)이 단락되는지 여부를 데이터 배선(130)이 형성된 후 또는 게이트 배선(140)을 단선시키기 전에 검출할 수 있다. 단락의 검출은 예를 들어 패턴 검출로 수행될 수 있다. 그러나, 이에 제한되지 않고, 배선들에 전압을 인가하여 단락된 부분을 검출할 수도 있다.
게이트 배선(140)과 데이터 배선(130)의 단락이 검출된 경우, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는 단락된 부분을 리페어하기 위한 공정을 수행한다.
리페어 공정에서는 먼저 게이트 배선(140)과 이격된 게이트 배선 세그먼트(545)를 형성하도록 제1 커팅 영역(CUT1)에서 게이트 배선(140)이 단선된다(S730). 도 8b를 참조하면, 게이트 배선(140)이 단선되면서, 단락된 게이트 배선(140)의 부분은 게이트 배선(140)과 절연된 게이트 배선 세그먼트(545)가 된다.
다음으로, 공통 전극 배선(170)과 이격되고 제2 연결 영역(CON2)을 갖는 공통 전극 배선 세그먼트(575)를 형성하도록 제2 커팅 영역(CUT2)에서 공통 전극 배선(170)이 단선된다(S740). 게이트 배선(140)의 단선과 공통 전극 배선(170)의 단선은 제1 연결 영역(CON1) 및 제2 연결 영역(CON2)에 대한 레이저(Laser) 조사에 의해 수행될 수 있다. 레이저의 조사에 의해 게이트 배선(140)의 일부는 녹아 제1 연결 영역(CON1)에 위치되지 않게 된다.
다음으로, 제1 연결 영역(CON1)의 게이트 배선(140)과 제2 연결 영역(CON2)의 공통 전극 배선 세그먼트(575)를 웰딩 연결부(580)를 통해 전기적으로 연결한다(S750). 웰딩 연결부(580)를 통해 게이트 배선(140)과 공통 전극 배선 세그먼트(575)를 연결하는 방법은 제한되지 않고 다양할 수 있다. 이하에서 설명되는 웰딩 방법은 하나의 예시로서, 본 개시의 박막 트랜지스터 기판 제조 방법을 제한하도록 의도되지 않는다. 먼저, 웰딩 연결부의 재료(880a)가 게이트 배선(140)과 공통 전극 배선(170) 상에서 제1 연결 영역(CON1)과 제2 연결 영역(CON2)에 걸쳐 위치된다. 도 8c를 참조하면, 웰딩 연결부의 재료(880a)가 게이트 배선(140) 및 공통 전극 배선(170) 상의 게이트 절연층(121) 및 에칭 정지층(122) 상에 배치된다. 웰딩 연결부의 재료(880a)는 게이트 배선(140) 및 공통 전극 배선(170)과 절연된 상태이다.
웰딩 연결부의 재료(880a)에 레이저가 조사된다. 도 8d를 참조하면, 제1 연결 영역(CON1)의 게이트 배선(140) 및 제2 연결 영역(CON2)의 공통 전극 배선 세그먼트(575) 각각이 웰딩 연결부의 재료(880a)와 전기적으로 연결되어 웰딩 연결부(580)가 형성된다.
게이트 배선(140) 및 공통 전극 배선(170)을 단선시키기 위한 레이저의 파장과 웰딩 연결부의 재료(880a)에 조사되는 레이저의 파장은 서로 상이하다. 레이저의 파장 및/또는 세기 등을 조절함으로써, 게이트 배선(140)의 재료를 원하는 위치에서 제거할 수도 있으며, 웰딩 연결부의 재료(880a) 및 그 아래의 절연층들을 녹여 웰딩 연결부(580)를 게이트 배선(140)에 연결시킬 수도 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 기판 제조 방법에서는, 데이터 배선(130) 불량을, 박막 트랜지스터(TFT) 상부를 평탄화하는 평탄화층이 형성되기 전에 리페어한다. 이에 따라, 평탄화층의 두꺼운 두께로 인해 레이저의 조사로 게이트 배선(140)이 단선되지 않거나, 웰딩 연결부(580)가 게이트 배선(140)에 연결되지 않는 경우가 현저하게 감소한다. 또한, 본 박막 트랜지스터 기판 제조 방법을 통해, 별도의 추가적인 더미 패턴 없이 리페어를 수행할 수 있어, 보다 높은 박막 트랜지스터(TFT) 밀도 및 액정 표시 장치로 제조될 경우 높은 해상도를 구현할 수 있다.
도 8e를 참조하면, 보호층(123)은 웰딩 연결부(580)가 형성된 후에 형성된다. 박막 트랜지스터(TFT) 상부를 평탄화하는 평탄화층이 형성된 후에 레이저를 조사하는 공정에서는 절단된 배선들의 위치나 웰딩된 웰딩 연결부(580)의 위치의 보호층(123)도 제거되나, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)에서는 전면에 보호층(123)이 형성되어 박막 트랜지스터(TFT)의 내구성이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 300, 400, 500 : 박막 트랜지스터 기판
110, 410 : 기판
121 : 게이트 절연층
122 : 에칭 정지층
123 : 보호층
130, 430 : 데이터 배선
140, 340, 440, 540 : 게이트 배선
150, 450 : 액티브층
160, 460 : 드레인 전극
170, 370, 470, 570a, 570b, 570 : 공통 전극 배선
540a : 제1 게이트 배선
540b : 제2 게이트 배선
545 : 게이트 배선 세그먼트
575 : 공통 전극 배선 세그먼트
580 : 웰딩 연결부
880a : 웰딩 연결부 재료

Claims (19)

  1. 게이트 배선;
    상기 게이트 배선과 교차하는 데이터 배선;
    상기 게이트 배선과 적어도 일부가 평행한 공통 전극 배선; 및
    상기 게이트 배선과 상기 데이터 배선이 교차하는 영역에 배치된 박막 트랜지스터를 포함하고,
    상기 게이트 배선 및 상기 공통 전극 배선 각각은, 상기 게이트 배선과 상기 데이터 배선 사이의 단락 불량 시 정상적인 전기적 연결을 제공하기 위한 제1 연결 영역과 제2 연결 영역 및 상기 게이트 배선 및 상기 공통 전극 배선이 커팅되는 제1 커팅 영역과 제2 커팅 영역을 갖고,
    상기 제1 연결 영역 및 상기 제1 커팅 영역은 상기 게이트 배선과 동일 선 상에서 상기 게이트 배선의 일부 영역으로 구성되고,
    상기 제2 연결 영역 및 상기 제2 커팅 영역은 상기 공통 전극 배선과 동일 선 상에서 상기 공통 전극 배선의 일부 영역으로 구성되며,
    상기 게이트 배선과 상기 데이터 배선 사이의 교차 영역에서 단락 불량이 발생한 경우, 상기 제1 연결 영역과 상기 제2 연결 영역은 웰딩 연결부에 의하여 전기적으로 연결되고,
    상기 웰딩 연결부는 상기 단락 불량이 발생된 영역의 일측 및 타측에만 하나씩 배치되는 것을 특징으로 하는, 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 게이트 배선 및 상기 공통 전극 배선은 동일한 도전성 물질로 이루어지고,
    상기 제1 연결 영역 및 상기 제1 커팅 영역에는 상기 게이트 배선만이 도전성 물질로 이루어지고,
    상기 제2 연결 영역 및 상기 제2 커팅 영역에는 상기 공통 전극 배선만이 도전성 물질로 이루어지는 것을 특징으로 하는, 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상기 제1 커팅 영역은 상기 제1 연결 영역보다 더 넓은 면적을 갖는 것을 특징으로 하는, 박막 트랜지스터 기판.
  4. 제1항에 있어서,
    상기 게이트 배선의 상기 제1 연결 영역은 상기 게이트 배선의 폭이 증가됨으로써 확보되는 것을 특징으로 하는, 박막 트랜지스터 기판.
  5. 제4항에 있어서,
    상기 게이트 배선은 돌출부를 포함하고, 상기 제1 연결 영역은 돌출부에 위치하는 것을 특징으로 하는, 박막 트랜지스터 기판.
  6. 제1항에 있어서,
    상기 박막 트랜지스터의 소스 전극 또는 드레인 전극은 U자형태를 갖고,
    상기 게이트 배선의 상기 제1 연결 영역에 대응하는 상기 게이트 배선의 폭은 상기 박막 트랜지스터에 대응하는 상기 게이트 배선의 폭보다 작은 것을 특징으로 하는, 박막 트랜지스터 기판.
  7. 제1 게이트 배선;
    상기 제1 게이트 배선과 동일 선상에 배치된 제2 게이트 배선;
    상기 제1 게이트 배선과 상기 제2 게이트 배선 사이에서 상기 제1 게이트 배선 및 상기 제2 게이트 배선과 동일 선상에 배치된 게이트 배선 세그먼트;
    상기 게이트 배선 세그먼트와 동일 평면 상에 배치된 공통 전극 배선 세그먼트;
    상기 게이트 배선 세그먼트와 교차하는 데이터 배선; 및
    상기 데이터 배선과 동일 평면 상에서 상기 데이터 배선과 이격되도록 배치되는 복수의 웰딩 연결부를 포함하고,
    상기 복수의 웰딩 연결부 중 어느 하나는 상기 제1 게이트 배선 및 상기 공통 전극 배선 세그먼트 각각과 중첩하고, 상기 복수의 웰딩 연결부 중 다른 하나는 상기 제2 게이트 배선 및 상기 공통 전극 배선 세그먼트 각각과 중첩하며,
    상기 제1 게이트 배선 및 상기 제2 게이트 배선은 상기 복수의 웰딩 연결부 및 상기 공통 전극 배선 세그먼트를 통해 전기적으로 연결되는 것을 특징으로 하는, 박막 트랜지스터 기판.
  8. 제7항에 있어서,
    상기 게이트 배선 세그먼트는 상기 데이터 배선과 전기적으로 연결된 것을 특징으로 하는, 박막 트랜지스터 기판.
  9. 삭제
  10. 제7항에 있어서,
    상기 복수의 웰딩 연결부는 상기 공통 전극 배선 세그먼트, 상기 제1 게이트 배선 및 상기 제2 게이트 배선과 상이한 물질로 이루어진 것을 특징으로 하는, 박막 트랜지스터 기판.
  11. 제7항에 있어서,
    상기 복수의 웰딩 연결부 상에 배치된 보호층을 더 포함하는 것을 특징으로 하는, 박막 트랜지스터 기판.
  12. 제7항에 있어서,
    상기 제1 게이트 배선 또는 상기 제2 게이트 배선과 평행하게 배치된 공통 전극 배선을 더 포함하고,
    상기 공통 전극 배선 세그먼트는 레이저 커팅에 의해 상기 공통 전극 배선으로부터 이격된 것을 특징으로 하는, 박막 트랜지스터 기판.
  13. 제1 커팅 영역 및 제1 연결 영역을 갖는 게이트 배선을 형성하는 단계;
    제2 커팅 영역 및 제2 연결 영역을 갖고, 상기 게이트 배선과 동일 평면 상에 배치되는 공통 전극 배선을 형성하는 단계;
    상기 게이트 배선 및 상기 공통 전극 배선과 교차하도록 배치되는 데이터 배선을 형성하는 단계;
    상기 게이트 배선과 상기 데이터 배선의 교차 영역에서 단락 불량이 발생한 경우, 상기 게이트 배선과 이격된 게이트 배선 세그먼트를 형성하도록 상기 제1 커팅 영역에서 상기 게이트 배선을 단선시키는 단계;
    상기 게이트 배선과 상기 데이터 배선의 교차 영역에서 단락 불량이 발생한 경우, 상기 공통 전극 배선과 이격되고 상기 제2 연결 영역을 갖는 공통 전극 배선 세그먼트를 형성하도록 상기 제2 커팅 영역에서 상기 공통 전극 배선을 단선시키는 단계; 및
    상기 제1 연결 영역의 게이트 배선과 상기 제2 연결 영역의 상기 공통 전극 배선 세그먼트를 웰딩 연결부를 통해 전기적으로 연결하는 단계를 포함하고,
    상기 제1 커팅 영역 및 상기 제1 연결 영역은 상기 게이트 배선과 동일 선 상에서 상기 게이트 배선의 일부 영역으로 구성되고,
    상기 제2 커팅 영역 및 상기 제2 연결 영역은 상기 공통 전극 배선과 동일 선 상에서 상기 공통 전극 배선의 일부 영역으로 구성되며,
    상기 웰딩 연결부는 상기 단락 불량이 발생된 영역의 일측 및 타측에만 하나씩 배치되는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  14. 제13항에 있어서,
    상기 제1 커팅 영역에서 상기 게이트 배선을 단선시키는 단계 및 상기 제2 커팅 영역에서 상기 공통 전극 배선을 단선시키는 단계는 레이저 조사에 의해 수행되는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  15. 제14항에 있어서,
    상기 제1 연결 영역의 게이트 배선과 상기 제2 연결 영역의 공통 전극 배선을 웰딩 연결부를 통해 전기적으로 연결하는 단계는,
    상기 게이트 배선과 상기 공통 전극 배선 상에서 상기 제1 연결 영역과 상기 제2 연결 영역에 걸쳐 웰딩 연결부의 재료를 위치시키는 단계; 및
    상기 웰딩 연결부의 재료에 레이저를 조사함으로써, 상기 제1 연결 영역의 게이트 배선 및 상기 제2 연결 영역의 공통 전극 배선 세그먼트 각각과 전기적으로 연결된 상기 웰딩 연결부를 형성하는 단계를 포함하는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  16. 제15항에 있어서,
    상기 게이트 배선 및 상기 공통 전극 배선을 단선시키기 위한 레이저의 파장과 상기 웰딩 연결부에 조사되는 레이저의 파장은 서로 상이한 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  17. 제13항에 있어서,
    상기 데이터 배선을 형성하는 단계 후에 또는 상기 게이트 배선을 단선시키는 단계 이전에 상기 게이트 배선과 상기 데이터 배선 사이의 단락 불량을 검출하는 단계를 더 포함하는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  18. 제17항에 있어서,
    상기 단락 불량을 검출하는 단계는 패턴 검출 방식에 의해 수행되는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
  19. 제13항에 있어서,
    상기 게이트 배선을 형성하는 단계 및 상기 공통 전극 배선을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는, 박막 트랜지스터 기판 제조 방법.
KR1020140140965A 2014-10-17 2014-10-17 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법 KR102320392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140140965A KR102320392B1 (ko) 2014-10-17 2014-10-17 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140965A KR102320392B1 (ko) 2014-10-17 2014-10-17 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20160045436A KR20160045436A (ko) 2016-04-27
KR102320392B1 true KR102320392B1 (ko) 2021-11-01

Family

ID=55914713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140965A KR102320392B1 (ko) 2014-10-17 2014-10-17 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102320392B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR100587366B1 (ko) * 2000-08-30 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR100641002B1 (ko) * 2004-04-30 2006-11-02 엘지.필립스 엘시디 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20160045436A (ko) 2016-04-27

Similar Documents

Publication Publication Date Title
TWI409558B (zh) 顯示面板及其訊號線修補方法
KR101302622B1 (ko) 액정표시장치 및 액정표시장치의 리페어 방법
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
WO2018120754A1 (zh) Oled阵列基板、显示装置及其暗点修复方法
KR101813293B1 (ko) 표시 장치 및 그 제조 방법
US9372359B2 (en) Liquid crystal display device
US7978278B2 (en) Display apparatus and repair method thereof
KR20120024461A (ko) 전자 소자의 제조 방법 및 전자 소자
US7209194B2 (en) Display device having metal heat diffusion member
KR101723255B1 (ko) 표시 장치 및 그 제조 방법
KR102320392B1 (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판 제조 방법
US20100309401A1 (en) Liquid crystal display device and method for manufacturing the same
US20100141883A1 (en) Display device and manufacturing method of display device
CN100388491C (zh) 显示器电路结构
KR100318537B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
KR100603840B1 (ko) 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
US8228480B2 (en) Display device and manufacturing method of display device
US8164733B2 (en) Liquid crystal display panel
US9443878B2 (en) Display device and method of manufacturing display device
CN110109303B (zh) 一种阵列基板及其缺陷修补方法
KR20070068193A (ko) 액정 표시 장치 및 그의 리페어 방법
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
US9170462B2 (en) Array substrate and liquid crystal display panel
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
KR101036738B1 (ko) 리페어 라인을 구비하는 ｔｆｔ어레이 기판 및 이를이용한 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant