KR102316003B1

KR102316003B1 - Ds/fh 신호의 수신을 위한 방법 및 장치

Info

Publication number: KR102316003B1
Application number: KR1020197005411A
Authority: KR
Inventors: 맬컴 데이비드 매클라우드
Original assignee: 키네티큐 리미티드
Priority date: 2016-07-28
Filing date: 2017-07-27
Publication date: 2021-10-25
Also published as: US10749567B2; JP7228507B2; CN109791208B; GB201700133D0; EP3491422A1; ES2837557T3; RU2019105572A; JP2019527520A; GB201613075D0; EP3491422B1; WO2018019960A1; KR20190033584A; US20190268036A1; CN109791208A; RU2019105572A3; RU2752193C2

Abstract

주파수 호핑된 직접 시퀀스 확산 스펙트럼 신호를 수신하기 위한 방법은 수신된 신호를 각각이 하나 이상의 홉 주파수들에 대응하는 복수의 프로세싱 서브-채널들로 분할하고; 각각의 서브-채널 내에서: i) 상기 수신된 신호로부터 어떠한 부반송파 주파수도 제거하고; ⅱ) 칩-정합된 필터를 사용하여 (i)로부터 상기 신호를 필터링하고; ⅲ) 상기 필터링된 신호로부터 샘플들의 서브-세트를 선택하고; iv) 적어도 하나의 상관기 출력을 생성하기 위해 단계(iii)로부터의 샘플링된 신호를 알려진 기준 신호와 상관시킴으로써 신호를 획득하는 단계를 포함한다. 각각의 서브 채널로부터의 출력(들)은 대응하는 하나 이상의 공통 이산 시간 푸리에 변환들(DTFT)의 입력에 제공되며, 미리 결정된 임계치를 초과하는 피크를 갖는 그로부터의 출력은 수신기에서의 추가의 프로세싱 동안 선택된다. 일단 획득되면, 본 방법은 신호를 트래킹하는 보다 적은 계산 비용의 방법을 제공한다. 본 방법 및 본 방법을 구현하는 시스템은 적절히 변조된 신호들을 복조하는 데 사용될 수 있으며, 위성 내비게이션 수신기들에서의 특정 애플리케이션을 갖는다.

Description

DS/FH 신호의 수신을 위한 방법 및 장치

본 발명은 수신기들, 특히 주파수 호핑 신호들과 같은 복소 변조 신호들 및 확산 코드를 사용하여 주파수가 확산된 신호들을 수신하기 위해 사용되는 수신기들에 관한 것이다.

스펙트럼 사용에 있어서 효율성을 달성하기 위해, 주파수 호핑(frequency hopping) 및 확산 코드들(spreading codes)과 같은 주파수 다이버시티 기술을 포함하는 확산 스펙트럼 기술을 사용하는 것이 현대의 신호들에서 일반적이다. 예를 들어, 전자는 GSM에서 사용되고, 후자는 CDMA 이동 전화 전송 프로토콜 및 GNSS 시스템에서 사용된다.

두 기술들 모두에서, 관심있는 신호들의 초기 수신시 상기 신호를 먼저 획득(즉, 호핑 시퀀스 또는 확산 코드 내의 현재의 시간적 위치를 확립)하기 위해 수신기에 대한 요건이 존재한다. 획득에 이어서, 상기 신호는 상기 신호에 의해 제공되는 메시지를 탐색하거나 또는 상기 신호에서의 타이밍 변화들을 측정하기 위해 트래킹되어야 한다.

이들 두 기술들을 동시에 사용하는 것이 전적으로 가능하다. 예를 들어, 미래의 GNSS 신호들에서 확산 코드들에 추가하여 주파수 호핑을 사용할 수 있는 가능성은 Z. Zhou, J. Wei, Z. Tang, T.Yan and X Xia에 의해 작성된 논문 "CBFH: BeiDou B2 신호에 대한 코히어런트 바이너리 주파수-호핑 멀티플렉싱"에 기술되어 있으며, J. Sun et al.(eds), 중국 위성 항법 회의(CSNC) 2014, p. 37, Proceedings, Volume II, 전기 공학 강의 노트 304, Springer-Verlag Berlin Heidelberg 2014 에 공개되어 있다. 그러나, 수신기의 복잡성과 요구되는 프로세싱 노력이 또한 증가한다. 상기 수신기는 알려진 송신된 확산 코드의 자체 카피들을 가질 것이고, 주파수 호핑 패턴을 또한 알게 될 것이다. 그러나, 전술한 바와 같이, 획득이 수행되기 전에, 호핑 시퀀스 또는 코드에서 수신된 신호가 어디에 있는지를 알 수 없을 것이다. 일부 적용들에서, 수신을 더욱 복잡하게 하는 다른 문제들이 또한 있을 것이다. 수신기 또는 송신기의 상대적인 움직임에 의해 야기되는 수신된 신호들의 도플러 주파수 변화는 이러한 문제 중 하나다. 수신기 국부 발진기(LO)의 불완전성에 의해 야기되는 "도플러형(Doppler-like)" 주파수 에러들은 또 다른 것이다. 따라서, 획득 프로세스는 원하는 신호에 대해, 탐색, 어크로스 시간, 및 일부 적용들에서는 주파수(도플러 변화에 기인)를 포함한다. 이러한 것은 일반적으로 일종의 상관 처리 프로세스를 사용하여 수행되며, 여기서 수신된 신호는 알려진 신호의 로컬 카피들("기준 신호")과 상관된다.

무선 전송 시스템에서, 송신기는 정보가 포함된 신호를 생성한 다음 이를 반송파 주파수(f_CARR)를 갖는 "반송파"로 변조한다. 그런 다음 무선 수신기의 첫 번째 단계는 수신된 신호로부터 이러한 반송파 주파수를 제거한다. 통상적으로 당업자는 이러한 무선 시스템들의 분석이 "기저대역" 신호(즉, 반송파 주파수로 주파수 시프트되기 전에 송신기에서의 신호, 및 반송파 주파수가 다시 제거된 후에 수신기에서의 신호)를 분석함으로써 실행될 수 있다는 것을 인정할 것이다. 그런 다음, 무선 전송 프로세스의 결과들은 (가장 단순한 경우에) 알려지지 않은 전파 지연, 진폭 변화 및 위상 시프트, 그리고 노이즈의 추가로서 모델링된다. 이러한 것이 하기에 이어지는 접근법이다.

상관 프로세스(correlation process)는 모든 신호들이 샘플 값들의 스트림들로서 표현되는 디지털 영역으로 기술될 것이다. 송신기는 다음과 같은 지속시간에서 L 샘플들의 알려진 기준 신호를 송신하는 것으로 가정된다:

. (1)

이 신호는 전송 프로세스에 의해 지연되고, 알려지지 않은 진폭 변화 및 위상 시프트에 의해 수정되며, 노이즈가 또한 그 신호에 추가된다. 수신기에서의 결과 입력 신호는 다음 식으로 주어지며,

. (2)

여기서, v_n은 샘플 n에 존재하는 노이즈이며, a는 수신된 신호의 알려지지 않은 진폭이고, φ는 라디안 단위의 위상 시프트 각이다. 식(2)에서, 알려진 기준 신호의 최종 샘플은 샘플 시간 n에 도달한다.

주파수 오프셋을 무시하면, 샘플 시간 m에서 상관기의 작업은 다음의 출력을 계산하는 것이며,

. (3)

여기서 *는 복소 공액 연산을 의미하고, s_m은 시간 m에서 수신된 신호 샘플이다.

입력 신호의 알려진 기준 섹션이 수신기에 도달하는 시간이 알려지지 않기 때문에, 상관기는 일단 시작되면 (어떤 샘플 시간에서, 예를 들면 m₁에서) 상관기 출력의 크기가 미리 결정된 임계치를 초과할 때까지, 이러한 계산을 수행하도록 되어 있다. 이 지점에서 기준 신호가 검출되었다고 말하며, 그 도달 시간은 샘플 시간 m₁로 추정된다. 식(2)에 의해 기술된 수신된 신호에 대하여, 이러한 것은 샘플 시간 m₁ = n에서 발생해야한다.

수신된 입력에서 기준 신호의 실제 발생 시간(즉, 샘플 n)과 다른 샘플 시간(n+p)에서 전술한 바와 같은 상관이 수행되는 경우를 고려한다. 노이즈를 무시하면, 기준 신호의 실제 발생 시간에 대한 샘플 시간 오프셋(p)과 상관기 출력(C_n _+m) 사이의 관계는 C_pp로 기록되는 기준 신호의 자기 상관 함수(ACF)로서 알려진다. ACF의 크기는 p = 0 일 때 가장 크며, p의 크기(양 또는 음)가 증가함에 따라 감소하고, 결과적으로 상관기 출력이 감소하게 된다. 이는 다시 기준 신호의 존재를 정확하게 검출할 확률을 감소시킨다. 검출 확률의 감소가 허용 가능하게 작다는 것을 보장하기 위해, 발생이 허용될 수 있는 p의 최악의 경우(즉, 최대)의 값은 충분히 작게 유지되어야 한다. 이러한 것은 상관들 사이의 시간 간격이 충분히 작게 이루어지도록 보장함으로써 달성된다.

기준 신호는 흔히 "칩(chips)"이라고 알려진 일련의 개별 펄스들을 포함하며, 각각의 칩에는 작은 수의 값들(종종 단지 두 개의 값들로서 +1 및 -1이 사용되도록 선택된다) 중 하나가 곱해진다. 곱하는 값들의 스트림은 확산 코드로 알려져 있으며, 일반적으로 값들의 랜덤 스트림과 유사한 특성을 갖는 값들의 스트림인 PR(Pseudo Random) 코드이다. 이때 예를 들어 각각의 칩이 직사각형 펄스라면, ACF의 모양은 삼각형이고, (절반의 피크 높이에서) 폭은 칩 지속시간과 같다. 이러한 폭에 기초하여, 상관들 사이의 시간 간격은 일반적으로 검출 확률의 충분히 작은 손실을 보장하기 위해 칩 지속시간의 0.25 배와 0.5 배 사이가 되도록 선택된다.

수신기에서 선택된 샘플 속도가 (종종 그러한 경우가 되는) 연속적인 칩들이 전송되는 속도보다 훨씬 큰 경우, 상관들 사이의 시간 간격은 하나의 샘플보다 더 많게될 수 있다. 예를 들어, 각각의 칩이 길이 1 μs의 직사각형 펄스이고 샘플 속도가 10 MHz 인 경우, 상관들은 3 내지 5 개의 샘플들의 간격들만으로 수행되어야할 필요가 있다.

그러한 경우에 있어서, 국제 특허 출원 번호 WO2015/107111에 기술된 방법을 사용하여 계산 부하의 추가적인 절약이 가능하게 되며, 그 내용은 본 명세서에 참고로 포함된다. 이러한 방법에서, CMF(Chip Matched Filter)라고 참조되는 하나의 칩에 정합되는 응답을 갖는 필터를 사용하여, 입력 신호가 먼저 필터링된다. 이러한 필터의 수학적 기재는 식(3)에서 주어진 바와 같지만, 상기 값들 c_k는 이제 단 하나의 칩을 나타내는 데 필요한 샘플 값들로 대체되고, 값 L은 단 하나의 칩을 나타내는 데 필요한 샘플들의 수로 대체된다. 예를 들어, 각각의 칩이 길이 1 μs의 직사각형 펄스이고 샘플 속도가 10 MHz라면, L의 값은 10 샘플들이고 10 샘플 값들 ck는 모두 1과 같다.

다음으로, 단일 상관을 수행하기 위해, CMF의 출력은 연속적인 칩들 사이의 시간 간격과 동일한 간격들로 샘플링된다. 샘플 속도가 칩 속도의 정수배가 되는, 즉 칩 속도의 P 배가되는 방식으로 수신기가 설계된 경우, 이러한 것은 모든 P 번째 샘플만이 필터 출력에서 취해진다는 것을 의미한다. 예를 들어, 상기한 수치적 예의 칩 속도가 1 μs당 1 칩이라면, 매 10 번째 샘플이 필터 출력에서 가져오게 된다. 그리고, 이들 선택된 필터 출력들은 기준 패턴(즉, 기준 신호를 생성하기 위해 칩 값들을 곱하는 데 사용된 값들을 곱하는 패턴)과 상관된다.

대안적으로, 수신기 샘플 속도가 칩 속도의 정수배가 아닌 것으로 선택되면, WO2015/107111에 기술된 바와 같이, 샘플 선택 유닛(SSU)이 정합된 필터로부터의 출력들을 수신하고, 상관기의 각각의 탭에 대한 입력에 대해, 각각의 칩 상의 타이밍 기준 포인트와 관련하여 원하는 이상적인 시간에 대해 시간적으로 가장 가까운 샘플을 선택하도록 배열될 수 있다.

전술한 바와 같이, 허용 가능한 낮은 손실로 획득 탐색 프로세스를 달성하기 위해, 일반적으로 상관(correlations)은 대체로 칩 지속시간의 0.25 배 내지 0.5 배의 지연 간격들에서 계산된다. 이러한 반복적인 상관 관계를 효율적으로 구현하는 방법은 먼저 SSU를 사용하여 상관들의 선택 속도(예를 들면, 칩 속도의 2 배, 3 배, 또는 4 배)와 동일한 평균 속도로 정합된 필터 출력으로부터 샘플들을 선택하고, 그 샘플들을 버퍼에 저장하는 것이다. 그런 다음, 각각의 상관을 수행하기 위해 상관기는 그 샘플 시간들이 칩당 한 샘플의 간격에 가능한 한 가깝게 대응하는 샘플들을 버퍼로부터 가져온다.

이러한 방법에서, CMF에 후속하는 프로세스의 상관 부분은 원래의 상관기에서보다 P의 인자만큼 더 작은 계산 부하를 갖는다. 프로세스의 이러한 부분이 전체 계산 부하에서 압도적이기 때문에 결국 전체 계산 부하는 거의 P의 인자만큼 작아지게 된다.

전술한 바와 같이, 수신된 신호는 도플러 시프트 또는 오실레이터 주파수 에러들로 인하여 주파수가 시프트될 수 있다. 이러한 주파수 시프트가 f_D Hz와 동일하면, 수신된 신호는 식(2)로부터 다음과 같이 변경된다:

(4)

여기서 f_S는 샘플링 주파수이다.

이러한 것은 상관 출력의 크기를 인자

(5)

만큼 감소시키게 한다.

이러한 상관 출력의 감소는 원하는 신호를 성공적으로 검출할 확률을 감소시키므로, 피해야한다. 이를 수행하는 간단한 방법은 다수의 상관기들을 실행하는 것이고, 이들 각각은 상이한 주파수 오프셋을 갖는 것으로 가정될 때 그 입력 신호와 상관하도록 구성된다.

주파수 오프셋(f_D)이 특정 값(f_A)을 갖는 것으로 알려진 경우, 그 동일한 주파수 시프트를 상관기 기준 신호에 적용하여 c_k를

(6)

로 교체함으로써, 이상적인 실행(ideal performance)이 복원될 수 있다.

대안적으로, 상관기 기준 신호는 변경되지 않고 유지될 수 있지만, 상관기로의 신호 입력은 다음과 같이 신호의 알려진 주파수 시프트를 삭제하기 위해 요구된 양만큼 주파수 시프트될 수 있다:

. (7)

두 경우 모두, (4)와 등가인 손상이 없는 동작이 복원된다.

그러나, f_D는 알려져 있지 않다. 가능한 해결책은, 예를 들어 f_STEP의 주파수 스텝들에서 f_MIN과 f_MAX 사이에 균일하게 이격된 다음의 값들을 취하는 것과 같이, 상이한 주파수 시프트 f_A를 각각이 갖는 다수의 상관기들을 실행하는 것이다.

(8)

각각의 샘플 시간 n에서, 모든 상기 상관기들로부터의 출력들의 크기들이 계산되고 그 크기들의 최대치가 선택된다.

실제 입력 주파수 오프셋이 f_D일 때 주파수 오프셋 f_A를 갖는 상관기의 출력은 식(5)에 의해 주어지지만, 주파수 시프트 f_D는 주파수의 잔류 에러(f_ERR = f_D-f_A) 로 대체된다. 따라서 노이즈의 영향을 무시하고서 최대 출력 크기를 제공하는 상관기는 f_ERR이 가장 작은 크기를 갖는 것이 된다. 이러한 것은 주파수 오프셋이 상기 신호의 실제 주파수 오프셋의 것과 가장 가깝게 되는 것이 된다. 실행의 최대 손실은, 입력 신호의 진정한 주파수 오프셋(true frequency offset)이 상관기들 중 두 개의 주파수 오프셋 값들 사이에서 중간에 있을 때인, f_ERR의 크기가 가장 클 때 발생한다. f_ERR의 크기는 그때 f_STEP/2이므로, 이득에 있어 결과적인 최악의 손실(즉, 가장 작은 이득 인자)은:

. (9)

따라서 f_STEP는

에 의해 결정되는 실행(performance)의 최대 손실이 수용될 수 있는 것을 보장하도록 선택될 수 있다.

이러한 접근법에서 요구되는 상관기들의 수는,

- 이득에 있어 수용 가능한 손실(더 작은 손실은 더 많은 상관기들 필요로 함).

- 알려지지 않은 도플러 주파수의 범위(f_MAX-f_MIN), 및

- 기준 시퀀스의 길이 L,

에 의존한다.

요구되는 기준 시퀀스의 길이(L)는 수신기 입력에서의 신호대 잡음 전력비(SNR)에 의존하며, 수신기가 더 낮은 SNR에서 신호 획득을 수행해야 할 필요가 있는 경우 더 커지게 된다.

상관기들의 수를 단순히 증가시키는 것은 더 많은 계산력을 필요로 하고 따라서 더 많은 회로 및 더 큰 전력 소비를 요구하는 바람직하지 않은 결과를 초래한다. 이러한 단점들을 피하기 위해, 필요한 계산을 수행하는 효율적인 방법들이 정의되어 왔다. 이러한 방법들 중 하나는 우리가 "세그먼트화된 상관(segmented correlation)"이라고 참조하는 것이며, M Sust, R Kaufman, F Molitor 및 A Bjornstor에 의해 작성된 "음성 활성된 CDMA 통신을 위한 신속한 획득 개념"이라는 논문에 ("Swivelling Matched Filter"라는 이름으로) 기술되어 있고, Globecom 90, pp. 1820-1826, Dec 1990에 공개되어 있다. 이 방법에서, 기준 시퀀스(Reference Sequence)는 각각의 길이 B인 M 개의 서브 섹션들로 나뉘어 진다(여기서 MB는 전체 기준 시퀀스를 포괄하기 위해 적어도 L이 되어야 함). 상관 프로세스(식(2)에 기술된 바와 같이, 즉, 주파수가 시프트되지 않음)는 M 개의 하위 상관들로 분해되고, 이들 각각은 하나의 출력을 생성한다. 각각의 하위 상관은 입력의 B 샘플들만을 기준 신호의 대응하는 B 샘플들로 곱한다.

이들 M 개의 하위 상관기 출력들은 위의 논문에서 가져온 도 1에 도시된 바와 같이 추가로 결합된다. 상기 도면에서, 하위 상관기들은 MF0, MF1 등으로 표시되고, 결합 프로세스는 "복소 FFT 또는 DFT"로 표시된다.

도면의 하단을 따라 "()² +()²"라고 표시된 프로세스는 결합기의 각각의 복소 출력의 제곱 크기를 계산한다(즉, I² + Q², 여기에서 I와 Q는 복소수의 실수부와 허수부다).

상기 논문에서 설명된 바와 같이, 이러한 아키텍처로부터의 출력들은 M 개의 개별 상관기 세트로부터의 출력들과 거의 등가이며, 이들 각각은 서로 상이한 주파수 시프트 f_A를 갖고, 여기서 f_A의 값들은:

. (10)

그러므로 이들 주파수-시프트된 상관기들 사이의 주파수 간격은 f_STEP = (f_S/MB) 값을 갖는다. 이러한 것은 일반적으로 너무 낮은

의 값을 유도한다(너무 큰 실행 손실을 유도). 이 문제를 극복하기 위해, 함수 "FFT 또는 DFT"는 DTFT(Discrete Time Fourier Transform)이라는 프로세스로 대체될 수 있다. DTFT에서, 출력들 사이의 주파수 간격(f_STEP)은 임의로 선택될 수 있다; 특히, (f_S/MB)보다 작게 되도록 선택되어 성능의 최악의 경우의 손실을 좀더 작게 유도한다. 당업자는 제로 패딩된 FFT의 사용 또는 CORDIC 알고리즘의 사용을 포함하여 이러한 DTFT를 실행하는 여러 가지 방법들이 있음을 인정할 것이다.

위에서 설명한 모든 상관 방법은 "코히어런트(coherent)"로서 알려져 있다. 또한, 감소된 계산 부하의 이점을 갖는 "비-코히어런트" 방법들도 있다. 그러한 방법들 중 한 예가 세그먼트화된 복제 상관기이며, Paul M. Baggenstoss에 의해 작성된 "주파수 및 시간 분산 채널에서 선형 주파수 변조 파형 검출시: 세그먼트화된 복제 상관에 대한 대안"이란 논문에 기재되어 있으며, 해양 공학 IEEE Journal, Vol. 19, No. 4, October 1994, page 591에 개시되어 있다. 이러한 접근법에서, 상관 프로세스는 이미 설명한 바와 같이 일련의 하위 상관들(subcorrelations)로서 다시 수행되지만, DTFT 결합 프로세스는 없다. 그 대신, 하위 상관기 출력들의 제곱된 크기들이 간단히 함께 합쳐져 단일 출력 값을 제공한다. 그러나 비-코히어런트 방법들의 단점은 검출 실행이 더 열악하다는 것이며, 결과적으로 주어진 검출 확률을 얻기 위해 이들은 수신된 신호의 더 높은 SNR(Signal to Noise power ratio)을 요구한다.

전술한 종래 기술들은 확산 코드의 사용을 통해 확산-스펙트럼의 신호들을 위한 것이지만, 주파수 호핑의 사용을 통한 신호들을 위한 것이 아니다. 주파수 호핑 기술은 통신에서 널리 알려져 있으며; 일부 경우들에서, 주파수 호핑 및 확산 코드들 양쪽 모두가 사용된다.

이러한 신호들의 경우, ACF 피크의 모양과 폭은 원칙적으로 칩 속도와 관련되지 않으며, 대신에 주파수 호핑(FH)의 대역폭(주파수 확산)과 관련된다. (절반의 피크 높이에서) ACF 피크의 폭은 이 대역폭의 역수와 거의 동일하다. 이러한 폭에 기초하여, 획득 목적을 위한 상관들 사이의 시간 간격은 전형적으로, 검출 확률의 충분히 작은 손실을 보장하기 위해 FH 대역폭의 역수의 0.25 배와 0.5 배 사이가 되도록 선택되어야 한다.

그러한 신호들의 획득에 대한 결과는 (FH 대역폭이 칩 속도보다 훨씬 크기 때문에) 상관들이 더 높은 속도로 계산되어야 한다는 것이다. 또한, 입력 신호가 샘플링되어야 하는 속도는 훨씬 더 높다(이는 또한 칩 속도가 아닌 FH 대역폭에 비례한다). 상기 기술된 바와 같이, 상관들이 종래의 방식으로 계산된다면, 이들 두 개의 효과들의 결합된 결과는 칩 속도에 대한 FH 대역폭의 비율의 제곱에 비례하여 전체 계산 부하가 증가한다는 것이다. 이러한 것은 높은 대역폭 신호들에 대해 잠재적으로 심각한 어려움이 된다.

본 발명의 목적은 감소된 계산 부하로 주파수 호핑되고 확산 코드들에 의해 곱해진 신호들을 처리하는 것이다.

본 발명의 제 1 양태에 따라 수신기에서 신호를 처리하기 위한 방법이 제공되며, 상기 신호는 주파수 호핑된 칩들의 시퀀스(a frequency hopped sequence of chips)를 포함하고, 상기 방법은:

a) 상기 수신된 신호를 하나 이상의 홉 주파수들(hop frequencies)에 각각 대응하는 복수의(k) 개별 프로세싱 서브-채널들로 분할하는 단계;

b) 각각의 서브 채널 내에서:

i) 상기 수신된 신호로부터 모든 부반송파 주파수를 제거하는 단계;

ⅱ) 칩-정합된 필터(chip-matched filter; CMF)를 사용하여 (i)로부터 상기 신호를 필터링하는 단계;

ⅲ) 상기 필터링된 신호로부터 샘플들의 서브-세트를 선택하는 단계;

iv) 적어도 하나의 상관기 출력을 생성하기 위해 단계 (iii)로부터의 샘플링된 신호를 알려진 기준 신호와 상관시키는 단계;

c) 각각의 서브 채널로부터의 출력을 적어도 하나의 공통 이산 시간 푸리에 변환(DTFT)의 입력으로 제공하는 단계;

d) 상기 수신기에서의 추가 처리를 위해 미리 결정된 임계치를 초과하는 피크를 갖는 단계 (c)의 공통 DTFT의 하나 이상의 출력을 선택하는 단계를 포함한다.

본 발명은, 그 가장 기본적인 형태로, 신호를 처리하기 위한 수단이, 예를 들어 처리 요건들(processing requirements)을 감소한 전술한 바와 같은 것을 획득할 수 있게 한다.

바람직하게, 상기 신호는 단계 (a) 내지 단계 (d)에서 전술한 바와 같이 처리되기 전에 디지털화된다. 따라서, 상기 프로세스는 디지털 영역에서 완전히 발생하게 될 것이다. 통상의 당업자는 초기 디지털화가 주파수 호핑된 신호의 전체 대역폭에 걸쳐 정보를 캡처하는 속도로 수행될 필요가 있음을 알 것이다. 또한, 각각의 서브-채널 내에서, 대역폭은 더 낮게 될 것이고, 따라서 채널 내에서의 프로세싱은 일반적으로 특정 채널의 대역폭에 상응하여 더 낮은 샘플링 속도에서 수행될 수 있음을 이해할 것이다. 따라서 샘플 속도의 감소는 CMF 다음에 단계 (b) (iii)에서 수행된다. CMF 및 CMF로부터 출력된 샘플들의 서브-세트의 후속 선택이 함께 데시메이션 프로세스(decimation process)를 구성한다는 것을 이해할 것이다.

또한, 상기 신호가 주파수 호핑된 신호이기 때문에, 단지 하나의 서브-채널만이 임의의 한 시점에서 유효한 신호를 가질 것이라는 것을 이해할 것이다. 이러한 것은, 상기 수신기가 어떠한 선택된 시간 간격 동안에도 어느 서브-채널이 유효한 신호를 수신하고 있는지를 알 것이기 때문에, 상기 신호의 트래킹(tracking) 동안(즉, 신호가 먼저 획득된 후) 프로세싱 노력을 감소시키기 위해 이용될 수 있다. 따라서, 현재 유효 신호를 처리하고 있지 않은 서브-채널과 연관된 프로세스들은 필요할 때까지 종료될 수 있다. 물론, 획득하는 동안, 특정 서브-채널이 유효한 데이터를 가지는지 여부는 알려지지 않기 때문에, 모든 서브-채널들은 활성 상태로 유지될 것이다.

편리하게, 일부 적용들에서, 특히 신호를 획득할 때, 단계 iii)으로부터의 샘플들은 샘플들의 시퀀스를 유지하도록 배열된 메모리 저장소를 포함하는 버퍼에 저장될 수 있다. 신호를 획득하는 동안, 단계 b(ⅳ)의 상관 프로세스는 버퍼 내의 샘플들을 슬라이딩 윈도우(sliding window) 내의 기준 신호와 순차적으로 상관시키는 단계를 포함할 수 있으며, 여기서 상기 윈도우는 각각의 상관이 실행되는 동안 하나의 샘플만큼 이동한다(가장 초기의 샘플을 잃어 버리고, 가장 최신의 샘플로 갱신됨).

단계 (a)의 반송파 주파수의 제거("부반송파 와이프 오프("sub-carrier wipeoff)"로 기술될 수 있음)는 바람직하게 입력 신호가 서브-채널 내에서 0 Hz에 대해 대칭이 되도록 할 것이다. 각각의 서브-채널은 단일 홉 주파수를 처리하도록 선택되거나 또는 둘 이상의 홉 주파수들을 처리하도록 선택될 수 있으며, 어느 경우에서든 제거된 반송파 주파수는 처리된 홉 주파수들의 평균에 있는 것으로 가정된다.

각각의 서브 채널에서 상관기에서 사용되는 기준 신호는 그 서브 채널 내의 예상 신호들에 기초하여 구성된다. 각각의 서브-채널이 단일 홉 주파수를 처리하도록 선택되고, 부반송파 와이프 오프가 원래의 기준 신호에 적용된 홉 주파수 시프트를 정확하게 삭제하는 경우, 서브-채널 상관기로 입력된 기준 신호의 주파수 시프트는 요구되지 않는다. 그러나, 다른 경우들에서, 상기 제거 프로세스 후에 0 Hz에 있지 않은 홉 주파수들을 고려하기 위해 상기 부반송파 주파수의 제거에 이어서 잔류 서브-채널 입력 신호 주파수와 정합하도록 상기 기준 신호는 주파수 시프트될 수 있다.

앞서 설명된 바와 같이, 채널 입력 신호를 획득할 때 취해지는 프로세싱 단계들은 신호를 트래킹할 때의 단계들과 다르다. 각각에서의 차이들이 이제 기술될 것이다.

획득(Acquisition)

획득하는 동안, 각각의 서브-채널의 상관기는 시간 주기에 걸쳐 단계 (ⅲ)으로부터 샘플들을 저장하는 버퍼를 포함한다. 상기 시간 주기는, 적합한 강력한 신호(더 긴 버퍼 선호)를 추출하는 데 필요한 요구된 프로세싱 이득 및 상관(더 짧은 버퍼 선호)에 수반되는 프로세싱 작업과 같은 시스템 요건들에 따라 선택된다. 그러한 절충(trade-off)은 당업자라면 쉽게 이해할 수 있을 것이다. 바람직하게, 세그먼트화된 상관 접근법은 상기 기술된 바와 같이 사용될 수 있다. 이러한 접근법에서, 버퍼는 다수의 인접한 샘플들을 각각이 보유하는 인접한 세그먼트들의 세트로서 처리되며, 여기서 각각의 세그먼트의 샘플들은 기준 신호의 대응 부분과 상관되도록 배열된다.

세그먼트 크기는, 세그먼트 내에 저장된 샘플들의 시간 주기에 걸쳐 최대 원하는 위상 에러(신호 내의 알려지지 않은 주파수 오프셋들에 의해 야기됨)와 같은 인자들에 기초하여 선택될 수 있다. 상기 신호의 주파수 호핑된 특성으로 인해, 세그먼트들 중 다수는 (알려진 기준 신호의 존재에 의해 결정되는 바와 같이) 유효한 신호를 포함할 것으로 예상되지 않을 것이며, 따라서 어떠한 단일 상관 동안에도, 이들 세그먼트들은 무시될 수 있다(즉, 그러한 세그먼트들에서 수행되는 하위-상관은 없다). 이러한 것은 프로세싱 능력을 절감한다. 세그먼트 내의 하위 상관은 기준 신호가 존재하는 동안 수행될 필요가 있을 뿐이다. 일반적으로, 홉들의 시작들과 종료들(즉, 그 시간은 입력 신호가 다음으로 호핑되기 전에 주어진 주파수에서 유지되는 동안의 범위에 걸쳐있다)는 상관기 세그먼트들과 시간 정렬되지 않는다. 따라서, 하위-상관은 기준 신호가 존재하지 않는 기간들 동안 상관 프로세스에 0을 편리하게 공급할 수 있으며, 따라서 이들 시간들에서 입력 신호를 효과적으로 무시할 수 있다. 이러한 것은 역시 처리 능력을 절감한다.

각각의 서브-채널에서, 세그먼트 상관 결과들(그 세그먼트 동안 그 서브-채널에서 홉이 없었기 때문에 0이 되는 어떠한 것들도 포함)이 서브-채널 DTFT에 대한 입력들로서 제공된다. 각각의 서브-채널 DTFT는 앞에서 설명한 바와 같이, 각각 상이한 주파수 시프트(f_A)를 갖는 M 개의 개별 상관기들의 세트의 출력들과 거의 등가인 M 개의 출력들을 제공하며, 여기서 f_A의 값들은:

. (10)

가장 높은 프로세싱 이득을 얻고 따라서 가장 큰 검출 감도를 얻기 위해서, 모든 서브 채널들로부터의 결과들을 일관되게(coherently) 결합할 필요가 있다. 이러한 것은 각각의 가능한 주파수 시프트 f_Ak에 대해 개별적으로 수행되어야 하는데, 이는 입력 신호의 주파수 시프트 f_Ak의 결과가 모든 서브-채널들에 대해 주파수 시프트 f_Ak를 야기하기 때문이다. 따라서, 코히어런트 결합 프로세스는 입력으로서, 대응하는 출력들 즉, 각각의 서브-채널 DTFT로부터 인덱스 k(여기서, k의 범위는 -M/2, ...(M/2) - 1)를 갖는 출력들을 취해야한다.

필요한 코히어런트 결합 프로세스를 설명하기 위해, 초기에, 입력 주파수 시프트가 없는 경우(즉, k = 0)를 고려한다. 앞서 언급했듯이, 신호는 전파(radio wave)로 전송하기 위해 반송파 주파수 f_CARR로 변조된다. 이러한 주파수(f_CARR)는 수신기의 초기 단계에서 제거된다. 따라서, 우리의 분석에서 0과 동일한 중심 주파수를 갖는 서브-채널은 실제로 f_CARR과 동일한 중심 주파수로 전송되었다. 유사하게, 우리의 분석에서 f_SUBCARR과 동일한 중심 주파수를 갖는 서브-채널은 실제로 f_CARR + f_SUBCARR과 동일한 중심 주파수로 전송되었다.

전파 지연(propagation delay)이

초인 경우, 주파수 f에서 전파(radio wave)의 위상은

라디안만큼 위상 시프트된다. 따라서, 0와 동일한 중심 주파수를 갖는 서브-채널의 위상 시프트는

라디안이고, f_SUBCARR과 동일한 중심 주파수를 갖는 서브-채널의 위상 시프트는

라디안이다. 수신기에서의 지연 탐색 프로세스는 상관 전에 상기 수신기에서 기준 신호에 정합 지연(matching delay)을 적용함으로써 입력 신호에서 기준 신호의 존재를 검출하기 위한 것이다. 그러나, 값이

에 가장 가깝게 적용된 지연도 일반적으로 그와 정확히 동일하지 않으므로 작은 잔류 지연(

초)이 남겨 진다. 이에 대응하여, 각각의 서브-채널에서

라디안과 동일한 위상 시프트들이 존재한다. 우리는

라디안인 모든 서브-채널들에 공통인 위상 시프트를 무시할 수 있다; 이것은 반송파 위상 시프트로 알려져 있으며, 모든 무선 시스템들에 존재한다. 이는

라디안인, 잔류 지연 및 서브-채널 주파수의 함수인 상대 위상 시프트를 남긴다.

서브-채널들을 일관되게(coherently) 결합하기 위해, 이들 위상 시프트들은 서브-채널 출력들을 함께 합하기 전에 제거되어야 한다.

의 값이 알려졌다면, 상기 제거는 각각의 서브-채널에 위상 시프트

를 적용하는 것을 요구할 것이고, 여기서 f_SUBCARR은 그 서브-채널의 중심 주파수이다. 부반송파들이 주파수 간격

로 주파수가 동일하게 이격되어 있다고 가정하면, 부반송파 주파수들은 q를 정수로 하여

로 쓰여질 수 있으며, 따라서 요구되는 위상 시프트들은

이 된다. 부반송파 출력들(공통 주파수 k에서)이

이라면, 요구되는 코히어런트 결합 출력은

의 모든 부반송파들에 대한 합이 된다. 이러한 함수는 신호 라디안 주파수

로 평가된, 부반송파 출력들(

)로부터 형성된 입력 벡터의 이산 시간 푸리에 변환(Discrete Time Fourier Transform)이다.

그러나

의 값은 알려져 있지 않다. 해결책은

의 후보 값들의 세트를 정의하고 각각의 후보 값에서 DTFT 코히어런트 결합을 계산하는 것이다.

의 후보 값들의 요구되는 간격은 검출 실행의 최악의 경우의 손실이 충분히 작게 되는 것을 보장하도록 하는 분석에 의해 결정된다. 계산될 필요가 있는 DTFT 출력들의 총 수는

값들 사이의 간격으로 나뉘어진 상관들 사이의 지연 간격과 동일하다.

그에 따라 M 개의 공통 DTFT들의 뱅크가 있다. 따라서 각각이 N 개의 출력들을 갖는 M 개의 공통 DTFT들의 뱅크는 N×M 어레이의 출력들을 제공한다. 어떤 미리 결정된 임계치를 초과하는 이러한 어레이 내의 피크는 성공적으로 획득된 신호를 나타내며, M-축 상의 피크의 위치는 상기 신호에 적용된 도플러(또는 도플러형(Doppler-like)) 시프트를 나타낸다. N-축 상의 피크의 위치는 진정한 상관 피크(true correlation peak)와 상기 상관에 적용된 실제 지연 사이의 잔류 지연

을 나타낸다.

따라서, 상기 방법은 가장 큰 출력으로 표시되는 것으로서, 수신된 신호에서 도플러 또는 도플러형 시프트에 대응하는 특정 DTFT 및 그에 따른 상기 신호의 주파수 시프트를 식별하기 위해 M 개의 공통 DTFT들의 출력들을 검사하는 단계를 더 포함한다.

전술한 바와 같이, 획득 중에 상관들이 계산되는 속도는 전형적으로 칩 지속시간 당 두 개의 상관들이 된다. 따라서, 단계 (ⅲ)의 샘플 선택 프로세스는 그에 따라 선택하도록 배열되며, 이는 원래의 입력 신호 디지털화 속도로부터 샘플 속도를 현저히 감소시킨다.

트래킹 (Tracking)

신호가 전술한 바와 같이 성공적으로 획득되면, 프로세스는 일반적으로 트래킹 모드로 전환할 것이다. 이러한 것은 (다른 채널의 것 또는 내부 클록과 비교하여) 확산 코드 지연의 정확한 측정치를 얻는 단계를 수반한다. GNSS 적용들에 있어서, 이 단계의 정밀도가 향상되는 것은 위치 정확도가 향상되는 것과 직접적으로 동일시된다.

바람직하게, 샘플들의 서브-세트의 선택은 각각의 서브-채널 내에서 인입하는 신호의 "가장 가까운-이웃 샘플링"을 이용할 수 있다. 이러한 접근법에서, 디지타이저로부터의 입력 샘플 스트림은 칩 속도의 정수배가 아닌 샘플 속도를 가지며 인접한 칩 상의 샘플 포인트들과 비교하여 그 위에 상이한 포인트들에서 각각의 칩의 복수(약 4, 8, 16, 또는 32와 같은)의 샘플들을 포함한다. 그 후, 상기 샘플들은 상관기의 각각의 탭에 대한 입력으로, 상기 칩 상의 타이밍 기준 포인트와 관련하여 원하는 이상적인 시간에 시간상 가장 가까운 샘플 출력을 선택하도록 배열된 샘플 선택 유닛(SSU)에 의해 처리된다. 이러한 "가장 가까운 이웃 선택" 접근법은 참고로 포함된 앞서 언급된 국제 특허 출원 번호 WO2015/107111에 더 자세히 기술되어 있다. 이는 샘플링 속도가 칩 속도의 정수배인 시스템에 비해 더욱 향상된 자기상관 함수 특성을 제공한다.

수신기가 트래킹 동작 단계에 있을 때, 인입하는 신호의 홉 패턴이 알려진다는 것을 알 수 있을 것이다. 따라서, 각각의 서브-채널에서 상관기들과 관련하여 기술된 버퍼 구조에 대한 필요성은 필요하지 않다. 대신에, 각각의 서브-채널은 그 서브-채널 내의 기준 신호의 존재와 일치하는 인입하는 데이터만을 저장하고 상관 시키도록 유리하게 구성될 수 있다. 이는 이후 설명되는 바와 같이, 프로세싱 자원(예를 들면, 하드웨어 또는 펌웨어)의 절약을 가능하게 한다. 또한, 주파수 오프셋이 (단지 작은 에러만으로) 알려지므로, 상관 전에 제거될 수 있으며; 따라서, 세그먼트화된 상관기 접근법이 필요하지 않다. 그러나, 각각의 서브-채널에 대한 상관 결과들은 지연이 대체로 알려졌지만 정확하지 않기 때문에 별도의 저장소들에 여전히 유지되어야 한다. 따라서, 작은 잔류 지연

이 있을 수 있으며, DTFT를 사용하여 서브 채널 결과들을 일관되게 결합하는 데 필요한 위상 관계가 정확히 알려지지 않는다. 따라서, 각각의 서브-채널에서 전체 상관이 완료되면, 하위-상관 출력들이 공통 DTFT로 공급되지만, 잔류 지연

이 작기 때문에 많은 실시예들에 있어서 0에 가까운 잔류 지연들을 갖는 매우 적은 출력들을 생성할 필요가 있을 뿐이다. 공통 DTFT는 통상적으로, 어떠한 주어진 시간에도 이 단계에서 3 개의 출력들을 제공하도록 배열될 수 있으며, 이는 약간 상이한 시간 지연 출력들에 대응한다. 상기 상이한 시간 지연 출력들은 GNSS 적용들에서 지연 트래킹 루프에 일반적으로 사용되는 상관 프로세스의 잘 알려진 이른(Early)(E), 프롬프트(Prompt)(P), 및 늦은(Late)(L) 출력들에 대응할 수 있다. 일부 실시예들은 세 개의 출력보다 많은 출력들을 가질 수 있다. 일부 실시예들은, 다섯 개의 출력들을 가질 수 있으며, 하나의 프롬프트 출력, 각각이 프롬프트 출력에 대해 상이한 시간 지연을 갖는 두 개의 이른 출력들, 및 역시 각각이 프롬프트 출력에 대해 상이한 시간 지연을 갖는 두 개의 상이한 늦은 출력들을 포함한다. 인접한 출력들 사이의 시간 지연은 예상 입력 신호의 자기상관의 주요 로브(main lobe)의 절반의 전력 폭의, 0.05와 0.7 사이가 될 수 있고, 보다 일반적으로는 0.2와 0.5 사이가 될 수 있으며, 더욱 일반적으로는 0.5가 될 수 있다. 다른 실시예들은 공통 DTFT의 다섯 개의 출력보다 많은 출력들을 가질 수 있거나 또는 그들 사이에 서로 다른 시간 간격들을 가질 수 있다.

기존의 통신 및 GNSS 수신기들에서와 마찬가지로, 수신된 신호의 반송파 주파수는 각각의 그러한 상관의 프롬프트 출력의 위상 각을 측정하고 그 결과를 PLL(Phase Locked Loop)에 공급함으로써 트래킹될 수 있다.

DTFT 프로세스는, 예를 들어 FFT로부터 얻어지게 될 것보다 더 미세한 분해능으로 이격된 출력 샘플들을 갖도록 배열될 수 있다. 입력들을 제로 패딩하거나 또는 CORDIC 알고리즘과 같은 널리 알려진 기술들은 원하는 대로 출력 분해능을 증가시키는 데 사용될 수 있다.

본 발명의 양태들은 하드웨어 또는 소프트웨어로 구현될 수 있다는 것을 이해할 것이다. 예를 들어, 하나 이상의 FPGA 또는 ASIC가 본 발명의 단계들을 수행하도록 프로그래밍될 수 있거나, 대안적으로, 프로세스 단계들의 일부 또는 전부가 하나 이상의 범용 디지털 신호 프로세서들 등에서 수행될 수 있다.

주파수 호핑의 적용은 신호의 대역폭이 상당히 증가된다는 것을 의미하는 것으로 이해될 것이다. 획득 전에 홉들(hops)의 시간 정렬은 알지 못하므로, 수신기는 (나이퀴스트의 샘플링 기준에 맞도록) 비례적으로 높은 속도에서 광대역 신호를 샘플링할 필요가 있다. 결과적으로, 주어진 지속시간(여기서 상기 지속시간은 충분한 검출 감도를 달성하기 위해 선택됨)에 대해, 각각의 상관은 비례적으로 더 많은 수의 샘플들을 처리해야 한다. 가장 큰 검출 감도를 달성하기 위해, 이미 설명된 바와 같이, 비-코히어런트 상관보다는 코히어런트 상관이 사용될 수 있으며, 상기에서 설명된 바와 같이 상관 피크가 비례적으로 더 좁게 되는, 신호의 광대역폭의 추가적인 결과가 있다. 이러한 것은 더 가까운 시간 간격에서(다른 말로는, 더 빈번하게) 상관 출력들을 계산할 필요가 있으며; 일반적으로 연속적인 상관들 사이의 간격은 상관 피크 폭의 0.25 배와 0.5 배 사이가 된다. 종래 기술의 상관 방법이 사용되면, 이들 인자들 양쪽 모두가 신호 대역폭에 비례하기 때문에, 이미 기술된 이들 획득 상관 방법들의 전체 계산 부하는 신호 대역폭의 제곱에 비례하여 증가한다. 본 명세서에서 기술된 본 발명은 공지된 종래 기술과 비교하여 계산 부하를 감소시킨다.

본 발명은 본 발명의 방법들을 구현하도록 배열된 시스템으로 확장된다. 상기 시스템은 하드웨어 또는 소프트웨어, 또는 이들의 임의 조합으로 구현될 수 있다. 따라서, 통상적으로, ASIC, FPGA 및/또는 DSP 장치들이 본 발명의 구현에 사용될 수 있으며, 상기 시스템은 또한, 예를 들어 하나 이상의 아날로그-디지털 변환기들을 사용하여 수신된 아날로그 신호를 디지털 포맷으로 변환하는 수단을 더 포함할 수 있다. 상기 시스템은 프로세싱 단계들을 구현하는 데 필요한, 하나 이상의 상관기, 필터, 샘플러, 위상 판별기, 수치적 제어 발진기, 곱셈기, 누산기, 푸리에 변환기, 위상 고정 루프, 지연 고정 루프, 주파수 혼합기를 포함할 수 있다, 상기 시스템은 상술한 프로세싱 단계들 내의 다양한 단계들에서 디지털 데이터를 저장하기 위한 메모리(상기한 프로세싱 장치들 내에 포함되거나 또는 그들과 분리될 수 있는)를 더 포함할 수 있다.

상기 시스템은 위성 내비게이션 시스템이 될 수 있다. 바람직하게, 상기 시스템은 복수의 위성들로부터의 신호들에 대해 상기 설명된 단계들을 구현하도록 배열될 수 있고, 내비게이션 픽스(navigational fix)를 제공하기 위해 다수의 위성들로부터 상술한 프로세싱 단계들로부터의 출력들을 사용할 수 있다.

상기 시스템은 데이터 통신 시스템의 일부를 형성할 수 있다.

본 발명은 다음의 도면들을 참조하여 단지 예로서 기술될 것이다.

도 1은 종래 기술의 세그먼트화된 상관기를 도시한다.
도 2는 본 발명의 한 실시예의 최상 레벨의 블록도를 도시한다.
도 3은 이전의 도면에 도시되지 않은 주변의 피드백 프로세스들과 함께 트래킹 동작 모드에 있을 때의 본 발명의 한 실시예의 단순화된 블록도를 도시한다.
도 4는 트래킹 모드에 있을 때의 동작에 대한 대안적인 구성을 도시한다.

도 1은 이전에 설명되었다.

도 2는 확산 코드들을 포함하는 주파수 호핑된 확산 스펙트럼 신호를 처리하기 위한 본 발명의 한 실시예를 도시한다. 신호 흐름과 함께 신호 프로세서(1)가 간략화된 형태로 도시된다. 사전-디지털화된 입력 신호(2)가 예를 들어 점선 박스(4)로 표시된 바와 같이, k 개의 입력 서브-채널들 각각에 제공된다. 입력 신호(2)는 확산 코드 및 주파수 홉 대역폭(B)으로 정의된 주파수 대역을 갖는다. 각각의 서브-채널(4)은 그 프로세싱 구성에서 실질적으로 유사하지만, 입력 신호의 대역 내에서 개별 주파수 대역을 처리하도록 배열된다. 따라서, k 개의 서브-채널들이 주어지면, 각각의 서브-채널은 크기 B/k의 대역을 처리할 것이다. 편리하게, 그러나 반드시 그런 것은 아니지만, 서브-채널들의 수 k는 수신된 신호(2)에서 이용된 이산 주파수 홉들의 수에 대응할 것이다.

각각의 서브-채널 내에서(예를 들어, 4), 프로세싱은 다음과 같다. 입력은, 상기 입력으로부터 주어진 서브-채널과 연관된 홉 주파수를 제거하는 신호와 디지털 곱셈기(6)에서 혼합되어, 추가 프로세싱을 위해 기저대역 출력을 제공한다. 그 후, 상기 기저대역 신호는 칩-정합된 필터(chip-matched filter)(8)를 사용하여 필터링되고, 그 결과의 출력이 10에서 서브-샘플링되어 샘플 속도를 감소시킨다. 서브-샘플러(10)는 가장 가까운 이웃(N/N) 샘플러이며, 칩의 시작에 대해 절대 기준 시간인 시간상 (앞 또는 뒤의) 가장 가까운 샘플을 선택한다. 서브 샘플러가 출력 샘플들을 제공하는 속도는, 프로세서가 현재 획득 모드에 있는지 또는 트래킹 모드에 있는지 여부에 의존한다. 획득 동안, 본 실시예는 칩 지속시간 당 두 개의 샘플들을 그 출력으로 제공하고, 트래킹 동안, 칩 당 단일 샘플을 공급한다. 하지만, 다른 실시예들은 각각의 모드 동안 더 많은 샘플들을 제공할 수 있다는 것을 이해할 것이다.

N/N 샘플러(10)로부터의 출력들은 복수의 인접한 샘플들을 저장하는 버퍼(12)에 제공된다. 버퍼(12)의 크기는 후속 상관 프로세스에 의해 달성될 프로세싱 이득의 정도에 영향을 미친다. 따라서, 더 큰 버퍼는 증가된 프로세싱 부하를 대가로 하여 증가된 상관 이득을 제공할 것이다. 더 작은 버퍼는 분명히 적절한 효과를 가질 것이다. 본 실시예에서, 버퍼는 기준 신호의 길이의 것과 동일한 시간주기로부터 샘플들을 유지하도록 선택된다. 버퍼(12)는 필요할 때 그 데이터를 세그먼트화된 상관기(14)에 제공한다. 이러한 것은 일련의 하위-상관기들(16)로서 작용하며, 이들 각각은 버퍼 내의 데이터의 인접한 서브-세트를 수신하고 그 서브-세트를 기준 코드 생성기(18)에 의해 제공된 기준 코드의 대응하는 서브-세트와 상관시킨다. 각각의 하위-상관기는 단일 복소 출력 값을 생성한다.

수신기가 (획들 단계 동안) 그가 탐색하는 예상 신호를 알고 있기 때문에, (해당 세그먼트 내의 기준 신호의 존재에 의해 결정된) 유효 신호를 포함하는 것으로 가정된 세그먼트들만이 상관될 필요가 있다. 따라서, 세그먼트들을 처리하는 동안 해당 서브-채널 내에 기준 신호가 존재하지 않는 세그먼트들을 처리하는 일부 하위-상관기들은 0의 값을 출력한다. 모든 세그먼트 하위-상관기들로부터의 상관들의 결과들은 M 개의 출력들을 갖는 서브-채널 DTFT(20)에 제공된다. 서브-채널 DTFT(20)의 출력들의 주파수 간격은 최악의 경우의 프로세싱 손실이 앞서 설명된 바와 같이 수용 가능하게 작게 되는 것을 보장되도록 선택된다.

서브-채널 DTFT의 M 개의 출력들은 M 개의 채널-광역(즉, 전체 채널에 공통) DTFT들(22-1 내지 22-M)의 대응하는 입력들로 공급된다. 따라서, 주어진 서브-채널로부터의 M 개의 서브-채널 DTFT 출력들 각각은 상이한 공통 DTFT(22)에 제공된다.

공통 DTFT들(22) 각각은 복수의 출력들(23)을 제공한다. 주어진 공통 DTFT로부터의 출력들은, 입력 신호(2)에 대한 도플러(도플러형을 포함) 주파수 변화에 의해 유발될 수 있는 바의 특정 입력 주파수 오프셋에 대해, 및 상관들을 위해 사용된 지연에 대한 ("잔류 지연들"로 상기한 설명에서 참조된) 작은 지연 오프셋들의 선택된 세트에 대해, 대역폭 B 전체에 걸친 상관의 결과들을 나타낸다. 따라서, M 개의 공통 DTFT들로부터의 출력들의 2D 어레이는 전체 도플러 대역폭에 걸쳐 및 지연 오프셋들의 미세한 그리드 상에 상관을 제공한다. 상기 어레이에 걸친 피크 탐색이 수행되고, 만일 어떤 미리 결정된 임계치를 초과하는 피크가 발견되면, 이것은 입력 신호(2)의 성공적인 획득을 표시한다.

양호한 실행을 달성하기 위해, 상기 기술된 결합된 서브-채널 상관기 접근법은 전통적인 광대역 상관기와 동일한 상관 (프로세싱) 이득을 달성해야 한다. 이를 위해, 각 주파수에서의 대응하는 서브 채널 DTFT 출력들(즉, 각각의 서브 채널 DTFT로부터의 등가의 출력들)은 일관되게 (coherently)게 결합되어야 한다. 상기 공통 DTFT는 이러한 것을 달성한다.

공통 DTFT들과 함께 서브 채널 DTFT들의 어레이를 포함하는 아키텍처는 복수의 프로세싱 아키텍처들이 존재하는 2D DTFT와 동일시된다는 점에 유의해야 한다. 따라서, 당업자는 채택할 효율적인 아키텍처들에 익숙할 것이다.

획득 후에, 상기에 설명된 바와 같이, 프로세스는 트래킹 모드에 진입한다. 도 3은 확산 코드들을 포함하는 주파수 호핑된 확산 스펙트럼 신호를 트래킹하기 위한, 본 발명의 한 실시예를 도시한다. 트래킹 모드에 있을 때, 수신기의 작업은 획득 중에 발견된 피크의 시간 지연(어떤 기준 시간 또는 신호에 대해)을 측정하는 것이다.

본 실시예는 서브-채널들의 세트(31-(1-K))를 갖도록 구성된 수신기(30)를 포함하는데, 이 경우에는 입력 신호의 각각의 홉 주파수에 대한 별도의 서브-채널이 있게 되며, 이는 앞서 기술된 바와 같이 반드시 필수적인 것은 아니다. 각각의 서브-채널(31-k)(여기서, (소문자) k는 개별 채널을 나타냄)은, 혼합기(32) 및 감도의 어떠한 손실도 없이 서브 채널의 샘플 속도가 감소하게 되도록 하는 CMF(33)를 가지며, 상기 혼합기(32)는 제 1 입력에서의 서브-채널 입력 신호를 갖고 해당 서브-채널에서의 입력 신호를 기저대역으로 다운시키도록 상기 혼합기(32)의 제 2 입력에 공급하는, 채널 중심 주파수에서 복소 사인파를 생성하도록 배열된 수치 제어 발진기(Numerically Controlled Oscillator: NCO)(50-k)로부터의 출력을 갖는다. CMF(33)의 출력은 샘플 선택 유닛(34)에 의해 샘플링되고, 선택된 샘플들은 서브 채널의 입력 신호들을 알려진 기준 코드와 상관시키기 위한 상관기(35)에 제공된다. 샘플 선택 유닛(34)은 트래킹에 필요한 상관들을 계산하는 데 요구되는 샘플들만을 선택한다.

특히, 수신기는 홉 패턴 및 기준 코드를 알고, 따라서 각 홉 주파수로부터의 어느 샘플들이 주파수 호핑된 신호의 일부를 형성하는지 안다. 따라서, 각각의 서브-채널로부터의 요구된 샘플들만이 샘플 선택 유닛(34)에 의해 선택된다. 그 다음, 이들은 기준 시퀀스의 대응하는 샘플들의 공액(conjugate)으로 곱셈기(36)에서 곱해지고, 그 결과들은 누산기 저장소(37)에 누적된다. 상기 저장소에서의 최종 결과가 상기 요구된 상관이 된다. 각각의 서브-채널에 대해, 하나보다 많은 그러한 저장소들이 있게 될 수 있으며, 이들은 상이한 지연 값들에 대한 상이한 상관 결과들을 누적하는데 사용되지만, 전형적으로는 단지 하나만이 요구된다.

각 서브-채널로부터 상관기(35)의 출력은 공통 DTFT(38)에 공급된다. 트래킹 동안, 계산될 필요가 있는 공통 DTFT의 출력들의 수는 감소될 수 있다. 전형적으로, 세 개가 사용될 수 있으며, 이들은 이른, 프롬프트, 및 늦은 출력에 대응하고, 이들은 당업자에게 공지된 바와 같이 전통적인 방식으로 처리된다. 공통 DTFT의 산출은 상관 피크를 놓치지 않는 적절한 지연 간격에서 이들 세 개의 출력들을 생성하는 데에만 맞춰질(tailored) 수 있다. 이를 달성하기 위해, DTFT의 세 개의 출력들이 전형적으로 상관 피크의 대략 절반의 폭(또는 1/(2B), 여기서 B는 전체 신호의 대역폭임)으로 인접한 출력들로부터 시간적으로 분리되도록 선택될 수 있다. 이러한 것은 종래의 BPSK 트래커에서의 칩 지속시간의 절반의 간격들에 해당한다. 그러나, 당업자들에게 잘 알려진 바와 같이, 상기 간격은 예를 들어 다중 경로의 효과를 완화하기 위해 더 넓게 되거나 또는 보다 일반적으로 더 좁게 되도록 선택될 수 있다. 이러한 것은 예를 들어, Mohammad Zahidul H. Bhuiyan 및 Elena Simona Lohan(2012), 위성 기반 포지셔닝 응용에 대한 다중경로 완화 기술들, 글로벌 내비게이션 위성 시스템: 신호, 이론 및 응용, Prof. Shuanggen Jin(Ed.) ISBN: 978-953-307-843-4, InTech, Chapter 17, pp405-426(Bhuiyan)에 기술되어 있다. 상관기에서와 같이 0.05 내지 0.2 칩 범위에서의 간격들이 종래의 BPSK 트래커에서 사용될 수 있으며(Bhuiyan, page 405), 따라서 DTFT의 세 개의 출력들은 상관 피크의 폭의 거의 0.05 내지 0.2 배만큼 인접 출력들로부터 시간적으로 분리되도록 선택될 수 있다. 물론, 이러한 범위 밖의 다른 시간 간격들이 다중경로 완화 또는 다른 목적을 위해 사용될 수 있다.

또한 다중경로(더블-델타 기술(Bhuiyan p406 및 p412-13)을 포함)의 방지를 위해 다른 잘 알려진 기술들은 트래킹 루프에서 3보다 많은 상관기 출력들을 사용한다. 이를 달성하기 위해, DTFT는 요구되는 3보다 많은 출력들을 제공하도록 맞춰지게 될 것이다. 더블 델타 기법은 전형적으로 두 개의 이른, 두 개의 늦은, 및 하나의 프롬프트 출력의 5 상관기 출력들을 사용한다. Bhuiyan에 기술되는 바와 같은 다른 기술들은 더 많은 상관기 출력들을 요구할 것이다. 상기 요구된 추가의 출력들은 당업자가 이해할 수 있는 바와 같이 DTFT의 적절한 구성에 의해 제공될 수 있다.

GNSS 수신기들에서 통상적인 것과 같이, 이른 신호 및 늦은 신호는 지연 고정 루프(DLL)(40)에 지연 에러의 추정치를 제공하는 지연 판별기(39)에 공급된다. 지연 고정 루프는 인입하는 데시메이팅된 신호를 샘플링하는데 사용될 샘플 시간들을 선택하도록 각각의 서브-채널 상에서 샘플러(들)(34)를 구동시키는 수치 제어 발진기(NCO)(41)를 포함한다. 프롬프트 상관기 출력이 위상 판별기(42)에 공급되며, 상기 위상 판별기는 NCO(44)를 갖는 반송파 주파수 위상 고정 루프(PLL)(43)에 입력을 제공하고, NCO(44)의 출력은 곱셈기(46)를 사용하여 인입하는 신호(45)와 혼합하는 데 사용된다. GNSS 및 통신 수신기들 양쪽 모두에서 통상적인 바와 같이, 이러한 NCO(44)는 곱셈기(46)와 함께, 입력 신호의 주파수를 신호의 주파수 오프셋의 현재 추정치의 음의 값만큼 시프트함으로써 입력 신호로부터 어떠한 주파수 오프셋도 제거한다. 이러한 것을 "반송파 와이프 오프(carrier wipeoff)"라고 한다.

도 2를 다시 살펴보면, 거기에서 상관기는 (획득 동안 입력 신호의 알려지지 않은 도플러 주파수 오프셋을 처리할 수 있도록) 세그먼트화된 상관기로서 동작한다는 것을 기억할 것이다. 반면, 시스템이 (도 3에 도시된 바와 같이) 트래킹 모드에서 동작할 때, 상관기는 하나의 (복소) 출력을 제공하는 비-세그먼트화된 상관기(입력 신호의 잔류 주파수 오프셋이 트래킹 동안에서와 같이 충분히 작을 때 적합함)로 전환할 수 있다. 이러한 경우, 상관 프로세스는 식(3)에 기술된 바와 같다. 이것은 단지 하나의 세그먼트(M=1)를 갖는 세그먼트화된 상관기로 볼 수 있으며, 그 결과는 출력이 입력과 동일한 자명한 함수(trivial function)인 단일 포인트 DTFT를 겪게 된다.

주어진 서브 채널(31-k)에 대해 상관기에 제공되어야 하는 기준 시퀀스는, 홉 주파수가 신호를 서브-채널 k 내에 있게 되도록 하는 시간의 기간들 동안 (주파수 호핑 이전에 송신기에서 생성된 것과 같은) 원래의 기준 시퀀스와 동일하다. 다른 시간들에서는, 서브-채널 k에 대한 기준 시퀀스는 0이다. 원래의 기준 시퀀스로부터 각각의 서브-채널에 대한 기준 시퀀스들을 생성하는 프로세스는, 칩 기준 코드(48) 및 홉 패턴(즉, 홉 주파수들의 패턴)(49) 양쪽 모두의 로컬 카피들로부터의 입력들과 함께 기준 생성 유닛(47)에 의해 실행된다. 칩 시퀀스 및 홉 패턴 양쪽 모두를 알고 있음으로써, 적절한 시간들에 해당 서브 채널 상의 입력 신호와 상관시키기 위해 칩 시퀀스의 적절한 부분들을 정확한 서브-채널 상관기들로 보낼 수 있다.

식(3)은 각각의 서브-채널 상관 연산이 다수의 곱셈 연산들을 포함하고, 그 결과들이 합산되어 단일 출력 결과를 제공한다는 것을 도시한다. 도 3에서, 이후의 명확성을 위해, 이들 두 개의 양태들이 개별적으로 도시되며, 곱셈 유닛(36)은 그 출력들을 누산 유닛(37)으로 공급한다.

도 3에서, 이미 언급된 바와 같이, 단지 하나의 상관 곱셈 유닛(36)이 임의의 시간에 활성화되는데, 이는 단지 하나의 홉 주파수가 임의의 시간에 활성화되기 때문이다. 따라서, 이러한 것은 트래킹 단계 동안 요구되는 프로세싱 구성을 단순화하고, 따라서 전력 및 하드웨어, 펌웨어 및/또는 소프트웨어 요건들을 감소시키는 데 이용될 수 있다. 도 4는 그러한 감소된 구성을 갖는 실시예를 도시한다.

실시예(60)는 트래킹 모드에서 주파수 호핑 코드 변조 신호를 처리하는 장치를 포함한다. 따라서, 신호가 획득되었고, 코드 및 호핑 패턴의 타이밍에 대한 지식이 이전의 획득 단계 동안 얻어졌다고 가정한다. 상기 장치는 하나의 입력(63) 상에서 디지털화된 입력 신호를 수신하는 입력 디지털 혼합기(62)를 갖는 프로세싱 채널(61), 및 이후 기술될 추가의 "반송파 와이프 오프"(64)를 갖는다. 상기 입력 혼합기(62)의 출력은 코드 및 호핑 주파수 양쪽 모두에 의해 결정된 대역폭을 갖는 신호이다. 이 신호는 홉 주파수 와이프 오프 혼합기(65)의 제 1 입력에 인가된다. 상기 장치는 (획득 단계에 이어지는) 이제 인입하는 호핑 패턴과 동기하는 홉 패턴 생성기(81)를 갖는다. 홉 패턴 생성기(81)는 NCO(79)를 사용하여 주어진 순간에 인입하는 주파수의 역 카피들을 생성하고, 이는 홉 주파수 와이프 오프 혼합기(65)의 제 2 입력에 제공된다. 따라서, 이러한 혼합기(65)의 출력은 코드 변조만을 갖는 기저대역 신호가 된다.

이러한 신호는 CMF(66)에서 필터링된 후 샘플러(67)에 의해 샘플링되고, 샘플들은 그로부터 상관기 곱셈기(68)에 공급된다. 샘플러(67)는 후술되는 바와 같이 NCO(69)에 의해 구동되고, 곱셈기(68)에는 칩 기준 코드(71)로부터 현재의 칩이 공급된다. 곱셈기(68)의 출력은 스위치(80)를 사용하여 각각의 서브-채널에 대해 상이한 누산기(70)로 스위칭된다. 스위치(80)는 홉 패턴 생성기(81)에 의해 제어된다.

각각의 누산기(70)는 (상기 기술된 바와 같이 처리된) 입력 신호의 곱셈 결과들을 저장된 기준 코드(71)로 누적한다. 각각의 누산기로부터의 출력은 도 3의 공통 DTFT와 동일한 방식으로 기능하는 공통 DTFT(72)에 제공되며, 공통 DTFT(72)는 이전과 같이 세 개의 출력들(이른, 프롬프트, 및 늦은)을 가지며, 이들은 상관 피크의 폭의 거의 절반의 인접한 출력들 사이의 상대적 시간 지연을 갖도록 다시 배열된다. 도 3의 실시예에서와 같이, 이른 및 늦은 출력들은 지연 판별기(73)로 가고, 그로부터 DLL(74)로 가며, NCO(69)에 공급된다. 도 3에서, NCO는 상이한 서브-채널들 각각에서 샘플러를 클록하는 데 사용되었는데 반해, 여기서 NCO(69) 출력은 단일 서브-채널(61) 상의 단일 샘플러(67)만을 클록한다.

공통 DTFT로부터의 프롬프트 출력은 위상 판별기(76)에 공급되고, 순차적으로 PLL(77)에 공급되며, PLL(77)은 인입하는 신호와 동일한 주파수의 신호를 생성하는 데 사용되는 NCO(78)를 구동한다. 이러한 NCO 신호는 디지털 혼합기(62)에서 인입하는 신호와 혼합되어 전술한 반송파 와이프 오프 기능을 달성한다.

따라서, 이러한 실시예는 오직 단일 CMF, 샘플러만을 필요로 하고, 상관 함수에 대하여, 단일 곱셈기가 트래킹 단계 동안 사용된다. 이는 도 4에 도시된 바와 같이, 프로세싱의 이들 양태들에서 단일 하드웨어, 펌웨어 또는 소프트웨어 인스턴스만이 제공될 필요가 있다는 것을 의미한다. 그러나, 이미 설명된 바와 같이 (각 서브-채널에 대한 상관 결과들을 유지하는) 누산 유닛(70)이 여전히 별개로 있을 필요가 있다.

일단 신호가 획득되면, 획득 단계 동안 신호의 시간 지연 및 주파수 오프셋 양쪽 모두 단지 작은 에러만으로 알게 된다. 따라서, 이러한 구성 변경은 프로세싱 요건을 감소시키며, 따라서 도 3에 도시된 실시예와 비교하여 트래킹 단계 동안 전력 소비를 감소시킨다.

상기한 예들 및 실시예들은 제한적이지 않으며, 청구 범위의 범주 내에 속하는 한, 기술된 실시예들, 방법들 및 프로세스들에 대한 다양한 변형 및 수정이 이루어질 수 있다는 것을 인정할 것이다. 적절한 경우, 본 명세서에 기술된 다양한 기능들 및 프로세스들은 본 실시예들의 요건들 및 역량들에 따라 하드웨어 또는 소프트웨어, 또는 이 둘의 소정의 결합으로 구현될 수 있다는 것을 이해할 것이다. 하드웨어는 기술된 다양한 프로세스 단계들을 구현하도록 적절하게 구성되거나 프로그래밍된 하나 이상의 신호 프로세서, FPGA, 및/또는 ASIC를 포함할 수 있다.

Claims

수신기에서 신호를 처리하기 위한 방법에 있어서:
상기 신호는 칩들의 시퀀스(sequence of chips)를 포함하는 확산 코드(spreading code)에 의해 곱해진 주파수 호핑된 신호(frequency hopped signal)를 포함하고, 상기 방법은:
a) 상기 수신된 신호를 하나 이상의 홉 주파수들(hop frequencies)에 각각 대응하는 복수의(k) 개별 프로세싱 서브-채널들로 분할하는 단계;
b) 각각의 서브 채널 내에서:
i) 상기 수신된 신호로부터 어떠한 부반송파 주파수도 제거하는 단계;
ⅱ) 칩-정합된 필터(chip-matched filter)를 사용하여 (i)로부터 상기 신호를 필터링하는 단계;
ⅲ) 상기 필터링된 신호로부터 샘플들의 서브-세트를 선택하는 단계;
iv) 적어도 하나의 상관기 출력을 생성하기 위해 단계(iii)로부터의 샘플링된 신호를 알려진 기준 신호와 상관시키는 단계로서, 상기 기준 신호는 상기 확산 코드를 포함하는, 단계(iii)로부터의 샘플링된 신호를 알려진 기준 신호와 상관시키는 단계;
c) 각각의 서브 채널로부터의 하나 이상의 출력들을 대응하는 하나 이상의 공통 이산 시간 푸리에 변환들(DTFT)의 입력으로 제공하는 단계;
d) 상기 수신기에서의 추가 처리를 위해 미리 결정된 임계치를 초과하는 피크를 갖는 단계(c)의 공통 DTFT(들)의 하나 이상의 출력들을 선택하는 단계를,
실행함으로써 신호를 획득하는 단계를 포함하는, 수신기에서 신호를 처리하기 위한 방법.
제1항에 있어서, 적어도 획득 모드 동안, 단계 (iii)에서 생성된 샘플들은 버퍼에 저장되고, 상기 상관기는 상기 주어진 서브 채널에 대한 기준 코드로부터의 데이터에 대응하는 상기 버퍼로부터의 데이터를 상관시키도록 배열되는, 수신기에서 신호를 처리하기 위한 방법.
제2항에 있어서, 상기 버퍼는 상기 단계(iii)로부터의 각각의 최신 입력으로 갱신되고, 가장 오래된 샘플은 버려지며, 상기 상관은 상기 버퍼가 그에 따라 갱신될 때마다 반복되는, 수신기에서 신호를 처리하기 위한 방법.
제2항 또는 제3항에 있어서, 상기 상관기는 각각이 상기 버퍼 내에 상기 데이터의 인접 서브-세트를 상관시키도록 배열된 복수의 개별적인 하위-상관기들을 갖는 세그먼트화된 상관기이며, 각각의 하위-상관기는 그 출력을 서브-채널 DTFT에 제공하고, 또한 상기 서브-채널 DTFT의 출력들은 상기 서브-채널의 출력들을 포함하는, 수신기에서 신호를 처리하기 위한 방법.
제4항에 있어서, M 개의 공통 DTFT들의 뱅크가 사용되며, 이들 각각은 상기 서브-채널 DTFT들로부터 대응하는 출력을 수용하도록 배열되는, 수신기에서 신호를 처리하기 위한 방법.
제5항에 있어서, 상기 M 개의 공통 DTFT들의 출력들은, 미리 결정된 임계치를 초과하는 가장 큰 출력으로 표시된 것으로서, 상기 수신된 신호에서 도플러 시프트에 대응하는 특정의 공통 DTFT를 식별하기 위해 검사되는, 수신기에서 신호를 처리하기 위한 방법.
제6항에 있어서, 상기 공통 DTFT(들)는 예상 입력 신호의 자기상관의 주요 로브(main lobe)의 절반의 전력 폭의, 0.05와 0.7 사이, 보다 일반적으로는 0.2와 0.5 사이, 더욱 일반적으로는 0.5의, 인접한 출력들 사이의 시간 간격을 갖도록 배열되는, 수신기에서 신호를 처리하기 위한 방법.
입력 신호를 처리하는 방법에 있어서,
제1항 내지 제3항 중 어느 한 항에 따라 먼저 상기 신호를 획득하고 나서, 상기 신호가 획득되면, 트래킹 모드로 전환하는 단계를 포함하고, 여기에서 적어도 하나의 상관기가 사용되고, 상기 적어도 하나의 상관기는 각각의 서브-채널에 대한 단일 복소 출력을 단일 공통 DTFT에 제공하고, 지연 및 입력 주파수에서의 변화들을 트래킹하고 보상하기 위해 상기 단일 공통 DTFT의 출력들을 사용하는, 입력 신호를 처리하는 방법.
제8항에 있어서, 상관 누산 단계(correlation accumulation stage)까지 상기 입력 신호를 처리하도록 단일 프로세싱 채널이 사용되고, 개별적인 누산이 각각의 서브-채널에 대해 수행되고, 상기 공통 DTFT의 프롬프트 출력에 의해 구동되는 위상 고정 루프가 상기 입력 신호로부터 어떠한 도플러 또는 도플러형 주파수들도 제거하도록 사용되는, 입력 신호를 처리하는 방법.
제8항에 있어서, 상기 공통 DTFT는 기준 신호와 관련한 출력 피크의 지연의 측정치를 제공하도록 맞춰진 하나 이상의 출력들을 갖는, 입력 신호를 처리하는 방법.
제10항에 있어서,
상관 누산 단계(correlation accumulation stage)까지 상기 입력 신호를 처리하도록 단일 프로세싱 채널이 사용되고, 개별적인 누산이 각각의 서브-채널에 대해 수행되고, 상기 공통 DTFT의 프롬프트 출력에 의해 구동되는 위상 고정 루프가 상기 입력 신호로부터 어떠한 도플러 또는 도플러형 주파수들도 제거하도록 사용되고,
상기 공통 DTFT 출력들은 이른(Early), 프롬프트(Prompt), 및 늦은(Late) 출력을 포함하고, 상기 프롬프트 출력은 상기 프로세싱 채널 내에서 도플러 또는 도플러형 주파수들을 제거하기 위해 상기 위상 고정 루프에 의해 사용되는, 입력 신호를 처리하는 방법.
제11항에 있어서, 상기 이른 및 늦은 출력들은 입력 신호 칩들의 샘플링 타이밍을 제어하기 위해 사용되는 지연 고정 루프를 구동하도록 사용되는, 입력 신호를 처리하는 방법.
제8항에 있어서, 상기 입력 신호로부터 홉 주파수들을 제거하기 위해 기준 홉 패턴이 사용되어, 칩-정합된 필터링, 샘플링, 및 기준 코드와의 곱셈이 단일 기저대역 주파수에서 수행되도록 하는, 입력 신호를 처리하는 방법.
제11항에 있어서, 상기 공통 DTFT는 적어도 두 개의 이른 출력들, 적어도 두 개의 늦은 출력들, 및 하나의 프롬프트 출력을 포함하는 적어도 다섯 개의 출력들을 갖는, 입력 신호를 처리하는 방법.
제14항에 있어서, 상기 공통 DTFT는 예상 입력 신호의 자기상관의 주요 로브의 절반의 전력 폭의, 0.05와 0.7 사이, 보다 일반적으로는 0.2와 0.5 사이, 더욱 일반적으로는 0.5의, 인접한 출력들 사이의 시간 간격을 갖도록 배열되는, 입력 신호를 처리하는 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 각각의 공통 DTFT 상의 공통 DTFT 출력들 수는 1, 2, 또는 3 출력들을 포함하는, 수신기에서 신호를 처리하기 위한 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 각각의 서브-채널은 단일 홉 주파수를 수신하도록 배열되고, 단계 (b)(i)에서의 제거는 상기 신호를 0 주파수로 되게 하도록 복소 지수와의 곱셈을 포함하는, 수신기에서 신호를 처리하기 위한 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 각각의 서브-채널은 복수의 홉 주파수들을 수신하도록 배열되고, 단계 (b)(i)에서의 제거는 상기 신호를 0 주파수로 되게 하도록 다수의 복소 지수들과의 곱셈을 포함하는, 수신기에서 신호를 처리하기 위한 방법.
제1항 내지 제3항 중 어느 한 항에 청구된 방법을 구현하도록 배열된 장치.
제19항의 장치를 포함하는 위성 내비게이션 시스템.