KR102301640B1 - Wafer type Solar Cell and Method of manufacturing the same - Google Patents

Wafer type Solar Cell and Method of manufacturing the same Download PDF

Info

Publication number
KR102301640B1
KR102301640B1 KR1020150011188A KR20150011188A KR102301640B1 KR 102301640 B1 KR102301640 B1 KR 102301640B1 KR 1020150011188 A KR1020150011188 A KR 1020150011188A KR 20150011188 A KR20150011188 A KR 20150011188A KR 102301640 B1 KR102301640 B1 KR 102301640B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
wafer
concave
sectional structure
solar cell
Prior art date
Application number
KR1020150011188A
Other languages
Korean (ko)
Other versions
KR20160091485A (en
Inventor
진법종
서정호
임경진
김기덕
김종인
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020150011188A priority Critical patent/KR102301640B1/en
Publication of KR20160091485A publication Critical patent/KR20160091485A/en
Application granted granted Critical
Publication of KR102301640B1 publication Critical patent/KR102301640B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명은, 제1 반응가스를 이용하여 웨이퍼의 상면을 식각하여 상기 웨이퍼의 상면에 요철구조를 형성하는 공정; 및 제2 반응가스를 이용하여 상기 웨이퍼의 상면에 잔존하는 셀프 마스크를 제거하는 공정을 포함하여 이루어지며, 상기 셀프 마스크는 상기 제1 반응가스를 구성하는 적어도 하나의 물질을 포함하여 이루어지는 웨이퍼형 태양전지의 제조방법 및 그 제조방법에 의해 제조된 웨이퍼형 태양전지에 관한 것이다. The present invention provides a process for forming a concave-convex structure on the upper surface of the wafer by etching the upper surface of the wafer using a first reaction gas; and removing the self-mask remaining on the upper surface of the wafer using a second reactive gas, wherein the self-mask includes at least one material constituting the first reactive gas. It relates to a method of manufacturing a cell and a wafer-type solar cell manufactured by the method.

Description

웨이퍼형 태양전지 및 그의 제조 방법{Wafer type Solar Cell and Method of manufacturing the same}Wafer type Solar Cell and Method of manufacturing the same

본 발명은 태양전지에 관한 것으로서, 보다 구체적으로는 웨이퍼형 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly, to a wafer-type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. A solar cell is a device that converts light energy into electrical energy using the properties of semiconductors.

태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있다. 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생한다. 이때, 상기 PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생 되고, 그에 따라 전력을 생산할 수 있게 된다. A solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded. When sunlight is incident on a solar cell having such a structure, holes and electrons are generated in the semiconductor by the incident solar energy. At this time, by the electric field generated in the PN junction, the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor, thereby generating an electric potential, thereby producing power.

이와 같은 태양전지는 박막형 태양전지(thin film type solar cell)와 웨이퍼형 태양전지(wafer type solar cell)로 구분할 수 있다. Such a solar cell can be divided into a thin film type solar cell and a wafer type solar cell.

상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 웨이퍼형 태양전지는 실리콘 웨이퍼 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin film solar cell is manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass, and the wafer type solar cell is manufactured by using a silicon wafer itself as a substrate.

상기 웨이퍼형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The wafer-type solar cell has a disadvantage in that it is thicker than the thin-film solar cell and needs to use an expensive material, but has an advantage of excellent cell efficiency.

이하에서는 도면을 참조로 종래의 웨이퍼형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional wafer-type solar cell will be described with reference to the drawings.

도 1은 종래의 웨이퍼형 태양전지의 단면도이다. 1 is a cross-sectional view of a conventional wafer-type solar cell.

도 1에서 알 수 있듯이, 종래의 웨이퍼형 태양전지는 P형 반도체층(10), N형 반도체층(20), 반사 방지층(30), 전면 전극(40), P+형 반도체층(50), 및 후면 전극(60)으로 이루어진다. As can be seen from FIG. 1 , the conventional wafer-type solar cell has a P-type semiconductor layer 10 , an N-type semiconductor layer 20 , an anti-reflection layer 30 , a front electrode 40 , and a P + type semiconductor layer 50 . , and a rear electrode 60 .

상기 P형 반도체층(10) 및 상기 P형 반도체층(10) 위에 형성된 N형 반도체층(20)은 태양전지의 PN접합 구조를 이룬다. The P-type semiconductor layer 10 and the N-type semiconductor layer 20 formed on the P-type semiconductor layer 10 form a PN junction structure of a solar cell.

상기 반사 방지층(30)은 상기 N형 반도체층(20)의 상면에 형성되어 입사되는 태양광의 반사를 방지하는 역할을 한다. The anti-reflection layer 30 is formed on the upper surface of the N-type semiconductor layer 20 to prevent reflection of incident sunlight.

상기 P+형 반도체층(50)은 상기 P형 반도체층(10)의 하면에 형성되어 태양광에 의해서 형성된 캐리어(carrier)가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -type semiconductor layer 50 is formed on the lower surface of the P-type semiconductor layer 10 to prevent carriers formed by sunlight from recombination and annihilation.

상기 전면 전극(40)은 상기 반사 방지층(30)의 상부에서부터 상기 N형 반도체층(20)까지 연장되어 있고, 상기 후면 전극(60)은 상기 P+형 반도체층(50)의 하면에 형성된다. The front electrode 40 extends from an upper portion of the anti-reflection layer 30 to the N-type semiconductor layer 20 , and the rear electrode 60 is formed on a lower surface of the P + type semiconductor layer 50 . .

이와 같은 종래의 웨이퍼형 태양전지는, 그 내부로 태양광이 입사되면 PN접합구조에서 전자(electron) 및 정공(hole)이 생성되고, 생성된 전자는 상기 N형 반도체층(20)을 통해 전면 전극(40)으로 이동하고, 생성된 정공은 상기 P+형 반도체층(50)을 통해 후면 전극(60)으로 이동하여 전력을 생산하게 된다. In such a conventional wafer-type solar cell, when sunlight is incident therein, electrons and holes are generated in the PN junction structure, and the generated electrons pass through the N-type semiconductor layer 20 to the front surface. The holes move to the electrode 40 , and the generated holes move to the rear electrode 60 through the P + type semiconductor layer 50 to generate power.

이상 설명한 종래의 웨이퍼형 태양전지는 다음과 같은 공정을 통해서 제조된다. The conventional wafer-type solar cell described above is manufactured through the following process.

도 2a 내지 도 2g는 종래의 웨이퍼형 태양전지의 제조공정을 보여주는 공정 단면도이다. 2A to 2G are cross-sectional views illustrating a manufacturing process of a conventional wafer-type solar cell.

우선, 도 2a에서 알 수 있듯이, P형 웨이퍼(10a)를 준비한다. First, as can be seen from FIG. 2A , a P-type wafer 10a is prepared.

다음, 도 2b에서 알 수 있듯이, 상기 P형 웨이퍼(10a)의 상면을 식각하여 상기 웨이퍼(10a)의 상면에 요철구조를 형성한다. Next, as shown in FIG. 2B , the upper surface of the P-type wafer 10a is etched to form a concave-convex structure on the upper surface of the wafer 10a.

상기 P형 웨이퍼(10a)의 상면을 식각하는 공정은 건식 식각 공정, 구체적으로 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다. 상기 반응성 이온 에칭법은 고압의 플라즈마 상태에서 소정의 반응가스를 이용하여 대상물을 식각하는 공정이다. The process of etching the top surface of the P-type wafer 10a may use a dry etching process, specifically, reactive ion etching (RIE). The reactive ion etching method is a process of etching an object using a predetermined reaction gas in a high-pressure plasma state.

상기 반응성 이온 에칭법을 이용하여 P형 웨이퍼(10a)의 상면을 식각하게 되면, 상기 P형 웨이퍼(10a)의 상면에 반응가스 물질을 포함한 셀프 마스크(self mask)(1)가 생성된다. When the top surface of the P-type wafer 10a is etched using the reactive ion etching method, a self mask 1 including a reactive gas material is generated on the top surface of the P-type wafer 10a.

상기 셀프 마스크(1)가 생성된 영역은 식각이 되지 않고 상기 셀프 마스크(1)가 생성되지 않은 영역은 식각이 되어 도시된 바와 같이 상기 웨이퍼(10a)의 상면에 요철구조가 형성된다. The region in which the self mask 1 is generated is not etched, and the region in which the self mask 1 is not generated is etched to form a concave-convex structure on the upper surface of the wafer 10a as shown.

이때, 상기 식각 공정이 완료된 상태에서 상기 P형 웨이퍼(10a)의 상면에 상기 셀프 마스크(1)의 일부가 잔존할 수 있다. 식각 공정이 진행되면서 상기 셀프 마스크(1)의 크기도 점차로 작아지게 되지만 식각 공정이 완료된 시점에서 상기 셀프 마스크(1)의 일부는 여전히 제거되지 않고 잔존하게 된다. In this case, a portion of the self-mask 1 may remain on the upper surface of the P-type wafer 10a in a state in which the etching process is completed. As the etching process proceeds, the size of the self-mask 1 also gradually decreases, but at the time when the etching process is completed, a portion of the self-mask 1 is not removed and remains.

다음, 도 2c에서 알 수 있듯이, 상기 P형 웨이퍼(10a)의 상면에 잔존하는 셀프 마스크(1)를 제거한다. Next, as shown in FIG. 2C , the self-mask 1 remaining on the top surface of the P-type wafer 10a is removed.

상기 셀프 마스크(1)를 제거하는 공정은 습식 식각 공정을 이용하여 수행한다. 즉, 식각액을 이용하여 상기 셀프 마스크(1)를 제거하게 된다. The process of removing the self-mask 1 is performed using a wet etching process. That is, the self-mask 1 is removed using an etchant.

다음, 도 2d에서 알 수 있듯이, 상기 P형 웨이퍼(10a)의 상면에 N형 도펀트를 도핑하여 PN접합을 형성한다. Next, as shown in FIG. 2D , a PN junction is formed by doping an N-type dopant on the upper surface of the P-type wafer 10a.

즉, 상기 P형 웨이퍼(10a)의 상면에 N형 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 영역이 P형 반도체층(10)을 구성하게 되고, 도펀트에 의해 도핑된 영역이 N형 반도체층(20)을 구성하게 된다. That is, when the upper surface of the P-type wafer 10a is doped with an N-type dopant, a region not doped by the dopant constitutes the P-type semiconductor layer 10 , and the region doped with the dopant is the N-type semiconductor layer. (20) is formed.

다음, 도 2e에서 알 수 있듯이, 상기 N형 반도체층(20)의 상면에 반사 방지층(30)을 형성한다. Next, as shown in FIG. 2E , an anti-reflection layer 30 is formed on the upper surface of the N-type semiconductor layer 20 .

이때, 확대도에서 알 수 있듯이, 상기 반사 방지층(30)의 일부가 상기 N형 반도체층(20)의 상면과 접하지 않을 수 있다. At this time, as can be seen from the enlarged view, a portion of the anti-reflection layer 30 may not come into contact with the upper surface of the n-type semiconductor layer 20 .

상기 N형 반도체층(20)의 오목부 끝단(21)은 뾰족한 구조로 이루어져 있으며, 그로 인해서 상기 반사 방지층(30)이 상기 오목부 끝단(21) 영역까지 증착되지 못하게 될 수 있다. 그에 따라, 상기 N형 반도체층(20)의 오목부 끝단(21) 영역은 상기 반사 방지층(30)과 접하지 않게 된다. The concave end 21 of the n-type semiconductor layer 20 has a sharp structure, so that the anti-reflection layer 30 may not be deposited up to the concave end 21 region. Accordingly, the concave end portion 21 of the n-type semiconductor layer 20 does not come into contact with the anti-reflection layer 30 .

다음, 도 2f에서 알 수 있듯이, 상기 반사 방지층(30)의 상면에 전면 전극 물질(40a)을 도포하고, 상기 P형 반도체층(10)의 하면에 후면 전극 물질(60a)을 도포한다. Next, as shown in FIG. 2F , a front electrode material 40a is coated on the upper surface of the anti-reflection layer 30 , and a rear electrode material 60a is coated on the lower surface of the P-type semiconductor layer 10 .

다음, 도 2g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 도 1과 같은 웨이퍼형 태양전지를 완성한다. Next, as can be seen from FIG. 2G , a wafer-type solar cell as shown in FIG. 1 is completed by performing a heat treatment at a high temperature.

고온에서 열처리를 수행하면, 상기 전면 전극 물질(40a)이 상기 반사 방지층(30)을 뚫고 상기 N형 반도체층(20)까지 침투하여 전면 전극(40)이 형성된다. When heat treatment is performed at a high temperature, the front electrode material 40a penetrates through the antireflection layer 30 and penetrates to the N-type semiconductor layer 20 to form the front electrode 40 .

또한, 고온에서 열처리를 수행하면, 상기 후면 전극 물질(60a)이 상기 P형 반도체층(10)의 하면으로 침투하여 상기 P형 반도체층(10)의 하면에 P+형 반도체층(50)이 형성되고 그 아래에 후면 전극(60)이 형성된다. In addition, when heat treatment is performed at a high temperature, the rear electrode material 60a penetrates into the lower surface of the P-type semiconductor layer 10 to form a P + type semiconductor layer 50 on the lower surface of the P-type semiconductor layer 10 . formed and a rear electrode 60 is formed thereunder.

이와 같은 종래의 웨이퍼형 태양전지는 다음과 같은 단점이 있다. Such a conventional wafer-type solar cell has the following disadvantages.

우선, 전술한 도 2b 공정에서 알 수 있듯이 상기 웨이퍼(10a)의 상면을 식각하여 요철구조를 형성하게 되면 상기 P형 웨이퍼(10a)의 상면에 셀프 마스크(1)의 일부가 잔존하게 되고 그에 따라 도 2c에서 알 수 있듯이 상기 잔존하는 셀프 마스크(1)를 제거하는 공정을 추가로 수행하게 된다. First, as can be seen from the process of FIG. 2B , when the upper surface of the wafer 10a is etched to form a concave-convex structure, a portion of the self-mask 1 remains on the upper surface of the P-type wafer 10a, and accordingly As can be seen from FIG. 2C , a process of removing the remaining self-mask 1 is additionally performed.

그런데, 상기 도 2b에 따른 웨이퍼(10a)의 상면의 식각 공정은 건식 식각 공정을 통해서 이루어지고, 상기 도 2c에 따른 셀프 마스크(1)의 제거 공정은 습식 식각 공정을 통해 이루어진다. However, the etching process of the upper surface of the wafer 10a according to FIG. 2B is performed through a dry etching process, and the removing process of the self-mask 1 according to FIG. 2C is performed through a wet etching process.

이와 같이, P형 웨이퍼(10a)의 상면에 요철구조를 형성하기 위해서 건식 식각 장비와 습식 식각 장비와 같은 총 2대의 장비가 필요하여 비용이 증가 되고, 또한 건식 식각 장비와 습식 식각 장비를 연속해서 이동하게 되므로 공정 시간이 증가되는 단점이 있다. In this way, in order to form the concave-convex structure on the upper surface of the P-type wafer 10a, a total of two pieces of equipment such as a dry etching equipment and a wet etching equipment are required, thereby increasing the cost, and also continuously performing the dry etching equipment and the wet etching equipment. Because it moves, there is a disadvantage in that the process time is increased.

또한, 전술한 도 2e 공정에서 알 수 있듯이, N형 반도체층(20)의 오목부 끝단(21)이 뾰족한 구조로 이루어져 있기 때문에 상기 반사 방지층(30)이 상기 오목부 끝단(21) 영역까지 증착되지 못하게 되어, 상기 N형 반도체층(20)의 오목부 끝단(21) 영역과 상기 반사 방지층(30) 사이의 접촉 불량 문제가 발생할 수 있다. In addition, as can be seen from the process of FIG. 2E described above, since the concave end 21 of the n-type semiconductor layer 20 has a sharp structure, the anti-reflection layer 30 is deposited up to the concave end 21 region. As a result, a contact defect problem may occur between the concave end portion 21 of the n-type semiconductor layer 20 and the anti-reflection layer 30 .

본 발명은 상기와 같은 종래의 단점을 해결하기 위해 고안된 것으로서, 본 발명은 웨이퍼의 상면에 보다 효율적으로 요철구조를 형성할 수 있고 또한 N형 반도체층과 반사 방지층 사이의 접촉 불량 문제도 개선할 수 있는 웨이퍼형 태양전지 및 그 제조 방법을 제공하는 것을 목적으로 한다. The present invention is devised to solve the above disadvantages of the prior art, and the present invention can form an uneven structure more efficiently on the upper surface of the wafer and also improve the problem of poor contact between the N-type semiconductor layer and the anti-reflection layer. An object of the present invention is to provide a wafer-type solar cell and a method for manufacturing the same.

본 발명은 상기 목적을 달성하기 위해서, 제1 반응가스를 이용하여 웨이퍼의 상면을 식각하여 상기 웨이퍼의 상면에 요철구조를 형성하는 공정; 및 제2 반응가스를 이용하여 상기 웨이퍼의 상면에 잔존하는 셀프 마스크를 제거하는 공정을 포함하여 이루어지며, 상기 셀프 마스크는 상기 제1 반응가스를 구성하는 적어도 하나의 물질을 포함하여 이루어지는 웨이퍼형 태양전지의 제조방법을 제공한다. In order to achieve the above object, the present invention includes a process of forming a concave-convex structure on the upper surface of the wafer by etching the upper surface of the wafer using a first reaction gas; and removing the self-mask remaining on the upper surface of the wafer using a second reactive gas, wherein the self-mask includes at least one material constituting the first reactive gas. A method for manufacturing a battery is provided.

상기 웨이퍼의 상면에 요철구조를 형성하는 공정은 상기 웨이퍼의 상면 오목부의 끝단이 뾰족한 단면 구조를 가지도록 형성하는 공정을 포함하고, 상기 셀프 마스크를 제거하는 공정은 상기 웨이퍼의 상면 오목부의 끝단이 둥근 단면 구조를 가지도록 변경하는 공정을 포함할 수 있다. The process of forming the concave-convex structure on the upper surface of the wafer includes forming an end of the upper concave portion of the wafer to have a sharp cross-sectional structure, and the step of removing the self-mask includes a rounded end of the upper concave portion of the wafer It may include a process of changing to have a cross-sectional structure.

상기 제1 반응가스는 SF6, Cl2, 및 O2의 혼합가스를 포함하고, 상기 제2 반응가스는 NF3가스를 포함할 수 있다. The first reaction gas and the second reaction gas, and a mixed gas of SF 6, Cl 2, and O 2 may include a NF 3 gas.

상기 웨이퍼의 상면에 요철구조를 형성하는 공정 및 상기 셀프 마스크를 제거하는 공정은 동일한 건식 식각 장비에서 연속 공정으로 수행할 수 있다. The process of forming the concave-convex structure on the upper surface of the wafer and the process of removing the self-mask may be performed as a continuous process in the same dry etching equipment.

상기 웨이퍼의 상면에 도펀트를 도핑하여, 상기 도펀트가 도핑되지 않은 제1 반도체층 및 상기 제1 반도체층의 상면에 상기 도펀트가 도핑된 제2 반도체층을 형성하는 공정을 더 포함하여 이루어지고, 상기 제2 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어지고, 상기 제2 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어질 수 있다. Doping the upper surface of the wafer with a dopant to form a first semiconductor layer undoped with the dopant and a second semiconductor layer doped with the dopant on an upper surface of the first semiconductor layer, An end of the convex portion of the upper surface of the second semiconductor layer may have a sharp cross-sectional structure, and an end of the concave portion of the upper surface of the second semiconductor layer may have a round cross-sectional structure.

상기 제2 반도체층의 상면에 반사 방지층을 형성하는 공정; 상기 반사 방지층의 상면에 제1 전극 물질을 형성하고, 상기 제1 반도체층의 하면에 제2 전극 물질을 형성하는 공정; 및 상기 제1 전극 물질 및 제2 전극 물질에 대해서 열처리를 수행하여, 상기 제1 전극 물질이 상기 반사 방지층을 뚫고 상기 제2 반도체층까지 침투하도록 하고 상기 제2 전극 물질을 상기 제1 반도체층의 하면으로 침투시키는 공정을 추가로 포함할 수 있다. forming an antireflection layer on an upper surface of the second semiconductor layer; forming a first electrode material on an upper surface of the anti-reflection layer and forming a second electrode material on a lower surface of the first semiconductor layer; and heat treatment for the first electrode material and the second electrode material so that the first electrode material penetrates through the anti-reflection layer to the second semiconductor layer, and the second electrode material is applied to the first semiconductor layer. It may further include a process of penetrating into the lower surface.

본 발명은 또한, 웨이퍼로 이루어진 제1 반도체층; 상기 제1 반도체층의 상면에 구비되며 웨이퍼로 이루어진 제2 반도체층; 및 상기 제2 반도체층의 상면에 구비된 반사 방지층을 포함하고, 상기 제2 반도체층의 상면은 오목부 및 볼록부를 구비한 요철구조로 이루어지고, 상기 제2 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어진 웨이퍼형 태양전지를 제공한다. The present invention also provides a first semiconductor layer made of a wafer; a second semiconductor layer provided on an upper surface of the first semiconductor layer and made of a wafer; and an anti-reflection layer provided on an upper surface of the second semiconductor layer, wherein the upper surface of the second semiconductor layer has a concave-convex structure having concave and convex portions, and an end of the concave portion of the upper surface of the second semiconductor layer is rounded. A wafer-type solar cell having a cross-sectional structure is provided.

상기 제2 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어질 수 있다. An end of the convex portion of the upper surface of the second semiconductor layer may have a sharp cross-sectional structure.

상기 제1 반도체층 상면은 오목부 및 볼록부를 구비한 요철구조로 이루어지고, 상기 제1 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어지고, 상기 제1 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어질 수 있다. The upper surface of the first semiconductor layer has a concave-convex structure having a concave portion and a convex portion, an end of the concave portion of the upper surface of the first semiconductor layer has a round cross-sectional structure, and an end of the convex portion on the upper surface of the first semiconductor layer is sharp. It may have a cross-sectional structure.

상기 제2 반도체층의 하면에 구비되며 웨이퍼로 이루어진 제3 반도체층; 상기 반사 방지층의 상부에서부터 상기 제2 반도체층까지 연장된 제1 전극; 및 상기 제3 반도체층의 하면에 구비된 제2 전극을 더 포함하여 이루어질 수 있다. a third semiconductor layer provided on a lower surface of the second semiconductor layer and made of a wafer; a first electrode extending from an upper portion of the anti-reflection layer to the second semiconductor layer; and a second electrode provided on a lower surface of the third semiconductor layer.

상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, there are the following effects.

본 발명의 일 실시예에 따르면, 제2 반도체층의 상면에 구비된 오목부 끝단이 둥근 단면 구조로 이루어져 있기 때문에 반사 방지층이 상기 오목부 끝단 영역까지 용이하게 증착될 수 있다. 따라서, 상기 제2 반도체층의 오목부 끝단 영역과 상기 반사 방지층 사이의 접촉 불량 문제가 해소될 수 있다.According to an embodiment of the present invention, since the end of the concave portion provided on the upper surface of the second semiconductor layer has a round cross-sectional structure, the antireflection layer may be easily deposited up to the end of the concave portion. Accordingly, the problem of poor contact between the concave end region of the second semiconductor layer and the anti-reflection layer can be solved.

또한, 본 발명의 일 실시예에 따르면, 웨이퍼의 상면에 요철구조를 형성하는 공정 및 셀프 마스크를 제거하는 공정이 하나의 동일한 건식 식각 장비 내에서 연속 공정으로 수행할 수 있다. 따라서, 종래와 같이 건식 식각 장비와 습식 식각 장비와 같은 총 2대의 장비가 필요하지 않기 때문에 비용이 감소되고, 또한 건식 식각 장비와 습식 식각 장비를 연속해서 이동할 필요가 없기 때문에 공정 시간이 단축될 수 있다. Further, according to an embodiment of the present invention, the process of forming the concave-convex structure on the upper surface of the wafer and the process of removing the self-mask can be performed as a continuous process in one and the same dry etching equipment. Therefore, the cost is reduced because a total of two equipments, such as a dry etching equipment and a wet etching equipment, are not required as in the prior art, and also the process time can be shortened because there is no need to continuously move the dry etching equipment and the wet etching equipment. have.

도 1은 종래의 웨이퍼형 태양전지의 단면도이다.
도 2a 내지 도 2g는 종래의 웨이퍼형 태양전지의 제조공정을 보여주는 공정 단면도이다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼형 태양전지의 단면도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.1 is a cross-sectional view of a conventional wafer-type solar cell.
2A to 2G are cross-sectional views illustrating a manufacturing process of a conventional wafer-type solar cell.
3 is a cross-sectional view of a wafer-type solar cell according to an embodiment of the present invention.
4A to 4G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between the two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 일 실시예에 따른 웨이퍼형 태양전지의 단면도이다. 3 is a cross-sectional view of a wafer-type solar cell according to an embodiment of the present invention.

도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 웨이퍼형 태양전지는 제1 반도체층(100), 제2 반도체층(200), 반사 방지층(300), 제1 전극(400), 제3 반도체층(500), 및 제2 전극(600)을 포함하여 이루어진다. As can be seen from FIG. 3 , the wafer-type solar cell according to an embodiment of the present invention includes a first semiconductor layer 100 , a second semiconductor layer 200 , an anti-reflection layer 300 , a first electrode 400 , and a second 3 , including a semiconductor layer 500 , and a second electrode 600 .

상기 제1 반도체층(100)은 P형 반도체, 보다 구체적으로 P형 웨이퍼로 이루어질 수 있다. The first semiconductor layer 100 may be formed of a P-type semiconductor, more specifically, a P-type wafer.

상기 제1 반도체층(100)의 상면은 요철구조로 이루어진다. 즉, 상기 제1 반도체층(100)의 상면은 오목부와 볼록부를 구비한다. 이때, 상기 제1 반도체층(100) 상면에 구비된 오목부의 끝단(101)은 둥근 단면 구조로 이루어지고, 상기 제1 반도체층(100) 상면에 구비된 볼록부의 끝단(102)은 뾰족한 단면 구조로 이루어질 수 있다. An upper surface of the first semiconductor layer 100 has a concave-convex structure. That is, the upper surface of the first semiconductor layer 100 has a concave portion and a convex portion. At this time, the end 101 of the concave portion provided on the upper surface of the first semiconductor layer 100 has a round cross-sectional structure, and the end 102 of the convex portion provided on the upper surface of the first semiconductor layer 100 has a sharp cross-sectional structure. can be made with

상기 제2 반도체층(200)은 상기 제1 반도체층(100)의 상면에 형성되어 있다. 상기 제2 반도체층(200)은 N형 반도체, 보다 구체적으로 N형 웨이퍼로 이루어질 수 있다. 따라서, 상기 P형 반도체로 이루어진 제1 반도체층(100)과 상기 N형 반도체로 이루어진 제2 반도체층(200)에 의해서 태양전지의 PN접합 구조가 이루어진다. The second semiconductor layer 200 is formed on the upper surface of the first semiconductor layer 100 . The second semiconductor layer 200 may be formed of an N-type semiconductor, more specifically, an N-type wafer. Accordingly, the PN junction structure of the solar cell is formed by the first semiconductor layer 100 made of the P-type semiconductor and the second semiconductor layer 200 made of the N-type semiconductor.

상기 제2 반도체층(200)의 상면은 전술한 제1 반도체층(100)의 상면과 마찬가지로 요철구조로 이루어진다. 즉, 상기 제2 반도체층(200)의 상면은 오목부와 볼록부를 구비한다. 이때, 상기 제2 반도체층(200) 상면에 구비된 오목부의 끝단(201)은 둥근 단면 구조로 이루어지고, 상기 제2 반도체층(200) 상면에 구비된 볼록부의 끝단(202)은 뾰족한 단면 구조로 이루어진다. The upper surface of the second semiconductor layer 200 has a concave-convex structure similar to the upper surface of the first semiconductor layer 100 described above. That is, the upper surface of the second semiconductor layer 200 includes a concave portion and a convex portion. At this time, the end 201 of the concave portion provided on the upper surface of the second semiconductor layer 200 has a round cross-sectional structure, and the end 202 of the convex portion provided on the upper surface of the second semiconductor layer 200 has a sharp cross-sectional structure. is made of

상기 제2 반도체층(200) 상면에 구비된 오목부의 끝단(201)은 상기 제1 반도체층(100) 상면에 구비된 오목부의 끝단(101)과 대응되는 위치에 형성되고, 상기 제2 반도체층(200) 상면에 구비된 볼록부의 끝단(202)은 상기 제1 반도체층(100) 상면에 구비된 볼록부의 끝단(102)과 대응되는 위치에 형성된다. The end 201 of the concave portion provided on the upper surface of the second semiconductor layer 200 is formed at a position corresponding to the end 101 of the concave portion provided on the upper surface of the first semiconductor layer 100, and the second semiconductor layer (200) The end 202 of the convex portion provided on the upper surface is formed at a position corresponding to the end 102 of the convex portion provided on the upper surface of the first semiconductor layer 100 .

후술하는 제조 공정에서 알 수 있듯이, 요철구조의 P형 웨이퍼의 상면에 N형 도펀트를 도핑함으로써, 도펀트에 의해 도핑되지 않은 영역이 P형 반도체로 이루어진 제1 반도체층(100)을 구성하고 도펀트에 의해 도핑된 영역이 N형 반도체로 이루어진 제2 반도체층(200)을 구성하게 된다. As can be seen from the manufacturing process to be described later, by doping the upper surface of the P-type wafer having an uneven structure with an N-type dopant, the region undoped by the dopant constitutes the first semiconductor layer 100 made of the P-type semiconductor and is added to the dopant. The doped region constitutes the second semiconductor layer 200 made of an N-type semiconductor.

따라서, 상기 제1 반도체층(100)의 상면의 요철구조는 N형 도펀트의 도핑 정도에 따라 변경될 수 있다. 만약, N형 도펀트가 일정한 두께로 도핑되지 않을 경우에는 상기 제1 반도체층(100)의 상면의 요철구조가 상기 제2 반도체층(200)의 상면의 요철구조와 상이할 수 있다. Accordingly, the concave-convex structure of the upper surface of the first semiconductor layer 100 may be changed according to the doping degree of the N-type dopant. If the N-type dopant is not doped to a predetermined thickness, the concave-convex structure of the upper surface of the first semiconductor layer 100 may be different from the concave-convex structure of the upper surface of the second semiconductor layer 200 .

예로서, 상기 제1 반도체층(100) 상면에 구비된 오목부의 끝단(101)이 둥근 단면 구조로 이루어지지 않을 수도 있고, 상기 제1 반도체층(100) 상면에 구비된 볼록부의 끝단(102)이 뾰족한 단면 구조로 이루어지지 않을 수도 있다. For example, the end 101 of the concave portion provided on the upper surface of the first semiconductor layer 100 may not have a round cross-sectional structure, and the end 102 of the convex portion provided on the upper surface of the first semiconductor layer 100 . It may not be made with this sharp cross-sectional structure.

상기 반사 방지층(300)은 상기 제2 반도체층(200)의 상면에 형성되어 입사되는 태양광의 반사를 방지하는 역할을 한다. 상기 반사 방지층(300)은 실리콘 질화물 또는 실리콘 산화물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The anti-reflection layer 300 is formed on the upper surface of the second semiconductor layer 200 to prevent reflection of incident sunlight. The anti-reflection layer 300 may be made of silicon nitride or silicon oxide, but is not limited thereto.

상기 제2 반도체층(200)의 상면에 구비된 오목부 끝단(201)이 둥근 단면 구조로 이루어져 있기 때문에 상기 반사 방지층(300)이 상기 오목부 끝단(201) 영역까지 용이하게 증착될 수 있다. 따라서, 본 발명의 일 실시예에 따르면, 상기 제2 반도체층(200)의 오목부 끝단(201) 영역과 상기 반사 방지층(300) 사이의 접촉 불량 문제가 해소될 수 있다. Since the concave end 201 provided on the upper surface of the second semiconductor layer 200 has a round cross-sectional structure, the anti-reflection layer 300 can be easily deposited up to the concave end 201 region. Accordingly, according to an embodiment of the present invention, the problem of poor contact between the concave end 201 region of the second semiconductor layer 200 and the anti-reflection layer 300 can be solved.

상기 제3 반도체층(500)은 상기 제1 반도체층(100)의 하면에 형성된다. 상기 제3 반도체층(500)은 P+형 반도체, 보다 구체적으로 P+형 웨이퍼로 이루어질 수 있다. 상기 제3 반도체층(500)은 태양광에 의해서 형성된 정공 및 전자와 같은 캐리어(carrier)가 재결합하여 소멸되는 것을 방지하는 역할을 한다.The third semiconductor layer 500 is formed on the lower surface of the first semiconductor layer 100 . The third semiconductor layer 500 may be formed of a P + type semiconductor, more specifically, a P + type wafer. The third semiconductor layer 500 serves to prevent the recombination of carriers such as holes and electrons formed by sunlight from disappearing.

상기 제1 전극(400)은 상기 제2 반도체층(200)에 연결되어 있다. 보다 구체적으로, 상기 제1 전극(400)은 상기 반사 방지층(300)의 상부에서부터 상기 제2 반도체층(200)까지 연장되어 있다. 상기 제1 전극(400)은 광이 입사하는 면에 형성되므로, 입사되는 광량을 증가시키기 위해서 적절한 크기로 패턴 형성되어 있다. The first electrode 400 is connected to the second semiconductor layer 200 . More specifically, the first electrode 400 extends from an upper portion of the anti-reflection layer 300 to the second semiconductor layer 200 . Since the first electrode 400 is formed on the surface on which the light is incident, the pattern is formed to have an appropriate size in order to increase the amount of incident light.

상기 제2 전극(600)은 상기 제3 반도체층(500)의 하면에 형성되어 상기 제3 반도체층(500)과 연결되어 있다. 상기 제2 전극(600)은 광이 입사하지 않은 면에 형성되므로 상기 제3 반도체층(500)의 하면 전체에 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 반사되는 광의 입사를 위해서 상기 제2 전극(600)도 전술한 제1 전극(400)과 마찬가지로 패턴 형성될 수 있다. The second electrode 600 is formed on the lower surface of the third semiconductor layer 500 and is connected to the third semiconductor layer 500 . Since the second electrode 600 is formed on a surface on which no light is incident, the second electrode 600 may be formed on the entire lower surface of the third semiconductor layer 500 . However, the present invention is not necessarily limited thereto, and the second electrode 600 may be pattern-formed in the same manner as the above-described first electrode 400 for the incident light of the reflected light.

도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.4A to 4G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

우선, 도 4a에서 알 수 있듯이, 웨이퍼(100a)를 준비한다. First, as can be seen from FIG. 4A , a wafer 100a is prepared.

상기 웨이퍼(100a)는 실리콘 웨이퍼, 예로서 P형 실리콘 웨이퍼를 이용할 수 있다. The wafer 100a may be a silicon wafer, for example, a P-type silicon wafer.

상기 실리콘 웨이퍼로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. As the silicon wafer, single crystal silicon or polycrystalline silicon can be used. Single crystal silicon has high purity and low crystal defect density, so the efficiency of the solar cell is high, but the price is too high and economical efficiency is lowered. Although the production cost is low, it is suitable for mass production because it uses low-cost materials and processes.

다음, 도 4b에서 알 수 있듯이, 상기 웨이퍼(100a)의 상면을 식각하여 상기 웨이퍼(100a)의 상면에 요철구조를 형성한다. Next, as shown in FIG. 4B , the upper surface of the wafer 100a is etched to form a concave-convex structure on the upper surface of the wafer 100a.

상기 웨이퍼(100a)의 상면을 식각하는 공정은 건식 식각 공정, 구체적으로 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다. 상기 반응성 이온 에칭법은 고압의 플라즈마 상태에서 소정의 반응가스를 이용하여 대상물을 식각하는 공정이다. In the process of etching the upper surface of the wafer 100a, a dry etching process, specifically, reactive ion etching (RIE) may be used. The reactive ion etching method is a process of etching an object using a predetermined reaction gas in a high-pressure plasma state.

상기 반응성 이온 에칭법을 이용하여 웨이퍼(100a)의 상면을 식각하게 되면, 상기 웨이퍼(100a)의 상면에 반응가스를 구성하는 적어도 하나의 물질을 포함한 셀프 마스크(self mask)(1)가 생성된다. When the upper surface of the wafer 100a is etched using the reactive ion etching method, a self mask 1 including at least one material constituting a reactive gas is generated on the upper surface of the wafer 100a. .

상기 셀프 마스크(1)가 생성된 영역은 식각이 되지 않고 상기 셀프 마스크(1)가 생성되지 않은 영역은 식각이 되어 도시된 바와 같이 상기 웨이퍼(100a)의 상면에 요철구조가 형성된다. The region in which the self mask 1 is generated is not etched, and the region in which the self mask 1 is not generated is etched to form a concave-convex structure on the upper surface of the wafer 100a as shown.

이와 같이 상기 웨이퍼(100a)의 상면을 식각하여 상기 웨이퍼(100a)의 상면에 요철구조를 형성하는 공정은 별도의 마스크를 형성하지 않고 반응가스 물질을 포함한 셀프 마스크(1)를 이용하여 수행되므로 상기 셀프 마스크(1)를 형성할 수 있는 물질을 식각 공정을 위한 반응가스로 선택한다. 구체적으로, 상기 웨이퍼(100a)의 상면을 식각하기 위한 반응가스는 SF6, Cl2, 및 O2의 혼합가스를 포함한다. As described above, the process of forming the concave-convex structure on the upper surface of the wafer 100a by etching the upper surface of the wafer 100a is performed using the self-mask 1 containing a reactive gas material without forming a separate mask. A material capable of forming the self-mask 1 is selected as a reaction gas for the etching process. Specifically, the reaction gas for etching the upper surface of the wafer 100a includes a mixed gas of SF 6 , Cl 2 , and O 2 .

이때, 상기 식각 공정이 완료된 상태에서 상기 웨이퍼(100a)의 상면에 상기 셀프 마스크(1)의 일부가 잔존할 수 있다. 식각 공정이 진행되면서 상기 셀프 마스크(1)의 크기도 점차로 작아지게 되지만 식각 공정이 완료된 시점에서 상기 셀프 마스크(1)의 일부는 여전히 제거되지 않고 잔존하게 된다. In this case, a portion of the self-mask 1 may remain on the upper surface of the wafer 100a in a state in which the etching process is completed. As the etching process proceeds, the size of the self-mask 1 also gradually decreases, but at the time when the etching process is completed, a portion of the self-mask 1 is not removed and remains.

다음, 도 4c에서 알 수 있듯이, 상기 웨이퍼(100a)의 상면에 잔존하는 셀프 마스크(1)를 제거한다. Next, as shown in FIG. 4C , the self mask 1 remaining on the upper surface of the wafer 100a is removed.

상기 웨이퍼(100a)의 상면에 잔존하는 셀프 마스크(1)를 제거하는 공정은 전술한 도 4b 공정과 마찬가지로 건식 식각 공정, 구체적으로 반응성 이온 에칭법(RIE)을 이용한다. The process of removing the self-mask 1 remaining on the upper surface of the wafer 100a uses a dry etching process, specifically reactive ion etching (RIE), similar to the process of FIG. 4B .

이와 같은 도 4c 공정은 상기 웨이퍼(100a)의 상면에 잔존하는 셀프 마스크(1)를 제거하기 위한 것이므로, 전술한 도 4b와 동일한 반응가스를 이용할 수 없다. 즉, 전술한 도 4b 공정은 셀프 마스크(1)를 형성하고 식각을 수행할 수 있는 반응가스를 이용하지만, 도 4c 공정은 셀프 마스크(1)를 형성하지 않으면서 식각을 수행할 수 있는 반응가스를 이용해야 한다. Since the process of FIG. 4C is to remove the self-mask 1 remaining on the upper surface of the wafer 100a, the same reaction gas as that of FIG. 4B cannot be used. That is, the process of FIG. 4B described above uses a reactive gas capable of forming the self mask 1 and performing etching, whereas the process of FIG. 4C uses a reactive gas capable of performing etching without forming the self mask 1 . should use

이와 같이 셀프 마스크를 형성하지 않으면서 식각을 수행할 수 있는 반응가스로는 NF3가스를 이용할 수 있다. 즉, NF3가스를 이용하여 건식 식각 공정을 수행하게 되면 추가적으로 셀프 마스크가 형성되지 않고 기존에 잔존하는 셀프 마스크(1)를 제거할 수 있다. As a reaction gas capable of performing etching without forming a self-mask as described above, NF 3 gas may be used. That is, when the dry etching process is performed using the NF 3 gas, the self mask 1 is not additionally formed and the existing self mask 1 can be removed.

또한, NF3가스를 이용하여 건식 식각 공정을 수행하게 되면 요철구조의 웨이퍼(100a)의 상면이 추가적으로 식각될 수 있다. In addition, when the dry etching process is performed using the NF 3 gas, the upper surface of the wafer 100a having the uneven structure may be additionally etched.

구체적으로, 전술한 도 4b 공정에서 상기 웨이퍼(100a)의 상면 오목부의 끝단이 뾰족한 단면 구조를 가지도록 형성한 상태에서 도 4c 공정을 수행하게 되면, 상기 웨이퍼(100a) 상면의 오목부의 끝단이 추가 식각으로 인해서 둥근 단면 구조로 변경될 수 있다. 다만, 상기 셀프 마스크(1)이 위치하고 있던 상기 웨이퍼(100a) 상면의 볼록부의 끝단은 추가 식각이 되지 않아서 뾰족한 단면 구조를 유지할 수 있다.Specifically, when the process of FIG. 4c is performed in a state in which the end of the concave portion on the upper surface of the wafer 100a is formed to have a sharp cross-sectional structure in the process of FIG. 4b described above, the end of the concave portion on the upper surface of the wafer 100a is added. It may be changed to a round cross-sectional structure due to etching. However, the end of the convex portion of the upper surface of the wafer 100a on which the self mask 1 is positioned is not further etched, so that a sharp cross-sectional structure can be maintained.

이상과 같은 도 4b 및 도 4c 공정은 하나의 동일한 건식 식각 장비, 예로서 RIE 장비 내에서 공정 가스 등의 공정 조건만을 변경하면서 연속 공정으로 수행할 수 있다. The processes of FIGS. 4B and 4C as described above may be performed as a continuous process while changing only process conditions such as process gas in one and the same dry etching equipment, for example, RIE equipment.

따라서, 종래와 같이 건식 식각 장비와 습식 식각 장비와 같은 총 2대의 장비가 필요하지 않기 때문에 비용이 감소되고, 또한 건식 식각 장비와 습식 식각 장비를 연속해서 이동할 필요가 없기 때문에 공정 시간이 단축될 수 있다. Therefore, the cost is reduced because a total of two equipments, such as a dry etching equipment and a wet etching equipment, are not required as in the prior art, and also the process time can be shortened because there is no need to continuously move the dry etching equipment and the wet etching equipment. have.

다음, 도 4d에서 알 수 있듯이, 상기 웨이퍼(100a)의 상면에 도펀트를 도핑하여 제1 반도체층(100) 및 제2 반도체층(200)으로 이루어진 PN접합층을 형성한다.Next, as shown in FIG. 4D , a PN junction layer including the first semiconductor layer 100 and the second semiconductor layer 200 is formed by doping the upper surface of the wafer 100a with a dopant.

상기 웨이퍼(100a)의 상면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 영역이 제1 반도체층(100)을 구성하고, 도펀트에 의해 도핑된 영역이 제2 반도체층(200)을 구성하게 된다. When the upper surface of the wafer 100a is doped with a dopant, a region undoped by the dopant constitutes the first semiconductor layer 100 , and the region doped by the dopant constitutes the second semiconductor layer 200 . .

예로서, 상기 웨이퍼(100a)가 P형 웨이퍼로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 웨이퍼로 이루어진 제1 반도체층(100) 및 상기 제1 반도체층(100)의 상면에 N형 웨이퍼로 이루어진 제2 반도체층(200)을 형성할 수 있다. For example, when the wafer 100a is made of a P-type wafer, by doping with an N-type dopant, the first semiconductor layer 100 made of the P-type wafer and the upper surface of the first semiconductor layer 100 are formed on the N-type wafer. The second semiconductor layer 200 made of may be formed.

상기 제2 반도체층(200)의 상면은 전술한 도 4c에서와 같은 요철구조를 구비하게 된다. 즉, 상기 제2 반도체층(200) 상면의 오목부의 끝단은 둥근 단면 구조로 이루어지고, 상기 제2 반도체층(200) 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어진다. The upper surface of the second semiconductor layer 200 has a concave-convex structure as in FIG. 4C described above. That is, the end of the concave portion on the upper surface of the second semiconductor layer 200 has a round cross-sectional structure, and the end of the convex portion on the upper surface of the second semiconductor layer 200 has a sharp cross-sectional structure.

상기 도펀트가 동일한 두께로 도핑된 경우에는 상기 제1 반도체층(100)의 상면도 상기 제2 반도체층(200)의 상면과 동일한 요철구조를 구비할 수 있다. When the dopant is doped to the same thickness, the top surface of the first semiconductor layer 100 may also have the same concavo-convex structure as the top surface of the second semiconductor layer 200 .

즉, 상기 제1 반도체층(100) 상면의 오목부의 끝단은 둥근 단면 구조로 이루어지고, 상기 제1 반도체층(100) 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어진다. That is, the end of the concave portion on the upper surface of the first semiconductor layer 100 has a round cross-sectional structure, and the end of the convex portion on the upper surface of the first semiconductor layer 100 has a sharp cross-sectional structure.

다만, 반드시 그에 한정되는 것은 아니고, 만약 상기 도펀트가 동일한 두께로 도핑되지 않은 경우에는 상기 제1 반도체층(100)의 상면은 상기 제2 반도체층(200)의 상면과 상이한 요철구조를 구비할 수 있다. However, the present invention is not necessarily limited thereto, and if the dopant is not doped with the same thickness, the upper surface of the first semiconductor layer 100 may have a different concave-convex structure from the upper surface of the second semiconductor layer 200 . have.

상기 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. The process of doping the dopant may be performed using a high-temperature diffusion method or a plasma ion doping method.

상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 웨이퍼(100a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 웨이퍼(100a)의 표면으로 확산시키는 공정으로 이루어질 수 있다. In the process of doping the N-type dopant using the high-temperature diffusion method, POCl 3 in a state in which the wafer 100a is placed in a high-temperature diffusion furnace of about 800°C or higher Alternatively, a process of supplying an N-type dopant gas such as PH 3 and the like to diffuse the N-type dopant onto the surface of the wafer 100a may be performed.

상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 웨이퍼(100a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 웨이퍼(100a)의 상면으로 입사하여 이온 도핑될 수 있다. In the process of doping the N-type dopant using the plasma ion doping method, POCl 3 in a state in which the wafer 100a is placed in a plasma generator Alternatively, a process of generating plasma while supplying an N-type dopant gas such as PH 3 may be performed. When the plasma is generated in this way, phosphorus (P) ions in the plasma are accelerated by the RF electric field and incident on the upper surface of the wafer 100a to be ion-doped.

다음, 도 4e에서 알 수 있듯이, 상기 제2 반도체층(200)의 상면에 반사 방지층(300)을 형성한다. Next, as shown in FIG. 4E , the anti-reflection layer 300 is formed on the upper surface of the second semiconductor layer 200 .

상기 제2 반도체층(200)의 상면이 요철구조로 형성됨에 따라 상기 반사 방지층(300)도 유사한 요철구조로 형성된다.As the upper surface of the second semiconductor layer 200 has a concave-convex structure, the anti-reflection layer 300 is also formed with a similar concave-convex structure.

상기 반사 방지층(300)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The anti-reflection layer 300 may be formed of silicon nitride or silicon oxide using plasma CVD.

이때, 도 4e의 확대도에서 알 수 있듯이, 제2 반도체층(200) 상면의 오목부의 끝단(201)이 둥근 단면 구조로 이루어져 있기 때문에, 상기 반사 방지층(300)이 상기 제2 반도체층(200) 상면의 오목부의 끝단(201) 영역에 용이하게 증착될 수 있다. At this time, as can be seen from the enlarged view of FIG. 4E , since the end 201 of the concave portion on the upper surface of the second semiconductor layer 200 has a round cross-sectional structure, the antireflection layer 300 is formed on the second semiconductor layer 200 . ) can be easily deposited in the region of the tip 201 of the concave portion of the upper surface.

따라서, 상기 제2 반도체층(200) 상면의 오목부의 끝단(201) 영역과 상기 반사 방지층(300) 사이의 접촉 불량이 해소될 수 있다. Accordingly, a contact defect between the end 201 region of the concave portion of the upper surface of the second semiconductor layer 200 and the anti-reflection layer 300 may be eliminated.

다음, 도 4f에서 알 수 있듯이, 상기 반사 방지층(300)의 상면에 제1 전극 물질(400a)을 형성하고, 상기 제1 반도체층(100)의 하면에 제2 전극 물질(600a)을 형성한다. Next, as shown in FIG. 4F , a first electrode material 400a is formed on the upper surface of the anti-reflection layer 300 , and a second electrode material 600a is formed on the lower surface of the first semiconductor layer 100 . .

상기 제1 전극 물질(400a) 및 제2 전극 물질(600a)의 형성 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다. The forming process of the first electrode material 400a and the second electrode material 600a is performed using Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or an alloy paste of two or more thereof. It may be made by a printing process.

상기 제1 전극 물질(400a)은 태양광이 입사되는 면에 형성되므로, 상기 반사 방지층(300)의 상면 전체에 형성하지 않고 소정 패턴으로 형성한다. Since the first electrode material 400a is formed on the surface on which sunlight is incident, it is formed in a predetermined pattern without being formed on the entire upper surface of the anti-reflection layer 300 .

상기 제2 전극 물질(600a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(100)의 하면 전체에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(600a)을 소정 패턴으로 형성할 수도 있다. Since the second electrode material 600a is formed on a surface opposite to the surface on which sunlight is incident, it may be formed on the entire lower surface of the first semiconductor layer 100 . However, in some cases, the second electrode material 600a may be formed in a predetermined pattern in order to allow reflected sunlight to be incident into the solar cell.

다음, 도 4g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다. Next, as can be seen from FIG. 4G , the solar cell according to an embodiment of the present invention is manufactured by performing a heat treatment at a high temperature.

고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(400a)이 상기 반사 방지층(300)을 뚫고 상기 제2 반도체층(200)까지 침투함으로써, 상기 제2 반도체층(200)과 접촉하는 제1 전극(400)이 형성될 수 있다. When the heat treatment is performed at a high temperature, the first electrode material 400a penetrates through the anti-reflection layer 300 and penetrates to the second semiconductor layer 200 , so that the first electrode material 400a is in contact with the second semiconductor layer 200 . An electrode 400 may be formed.

또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(600a)이 상기 제1 반도체층(100)의 하면으로 침투함으로써 상기 제1 반도체층(100)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(500)이 상기 제1 반도체층(100)의 하면에 형성되고, 상기 제3 반도체층(500)의 하면에 제2 전극(600)이 형성된다. In addition, when heat treatment is performed at a high temperature, the second electrode material 600a penetrates into the lower surface of the first semiconductor layer 100 , so that the first semiconductor layer 100 has a dopant concentration higher than that of the first semiconductor layer 100 . A third semiconductor layer 500 is formed on a lower surface of the first semiconductor layer 100 , and a second electrode 600 is formed on a lower surface of the third semiconductor layer 500 .

예를 들어, 상기 제1 반도체층(100)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(500)은 P+형 반도체층으로 이루어지게 된다. For example, when the first semiconductor layer 100 is formed of a P-type semiconductor, the third semiconductor layer 500 is formed of a P + type semiconductor layer.

이상은 P형 웨이퍼에 N형 도펀트를 도핑시켜 PN접합구조를 형성한 후 이후 공정을 진행하는 방법에 대해서 설명하였는데, 본 발명이 반드시 이에 한정되는 것은 아니고, N형 웨이퍼에 P형 도펀트를 도핑시켜 PN접합구조를 형성한 후 이후 공정을 진행하는 방법도 포함한다. The above has been described with respect to a method of doping a P-type wafer with an N-type dopant to form a PN junction structure and then proceeding with a subsequent process, but the present invention is not necessarily limited thereto. A method of performing a subsequent process after forming the PN junction structure is also included.

1: 셀프 마스크 100a: 웨이퍼
100: 제1 반도체층 200: 제2 반도체층
101, 201: 오목부의 끝단 102, 202: 볼록부의 끝단
300: 반사 방지층 400a, 400: 제1 전극 물질, 제1 전극
500: 제3 반도체층 600a, 600: 제2 전극 물질, 제2 전극1: self mask 100a: wafer
100: first semiconductor layer 200: second semiconductor layer
101, 201: the end of the concave portion 102, 202: the end of the convex portion
300: anti-reflection layer 400a, 400: first electrode material, first electrode
500: a third semiconductor layer 600a, 600: a second electrode material, a second electrode

Claims (10)

SF6, Cl2, 및 O2의 혼합가스를 포함하는 제1 반응가스를 이용하여 웨이퍼의 상면에 상기 제1 반응가스를 구성하는 적어도 하나의 물질을 포함한 셀프 마스크가 생성되면서 상기 웨이퍼의 상면을 식각하여 상기 웨이퍼의 상면에 요철구조를 형성하는 공정; 및
NF3가스를 포함하는 제2 반응가스를 이용하여 상기 웨이퍼의 상면에 생성된 상기 셀프 마스크를 제거하는 공정을 포함하여 이루어지고,
상기 웨이퍼의 상면에 요철구조를 형성하는 공정은 상기 제1 반응가스에 의해서 상기 요철구조의 볼록부에 상기 셀프 마스크가 생성되면서 상기 요철구조가 뾰족한 단면 구조를 가지도록 형성하는 공정을 포함하고,
상기 셀프 마스크를 제거하는 공정 시에 상기 제2 반응가스에 의해서 상기 요철구조의 오목부의 끝단이 상기 뾰족한 단면 구조에서 둥근 단면 구조로 변경됨으로써 상기 볼록부의 끝단은 뾰족한 단면 구조로 이루어지고 상기 오목부의 끝단은 둥근 단면 구조로 이루어지는 웨이퍼형 태양전지의 제조방법. SF 6 , Cl 2 , and O 2 A self-mask including at least one material constituting the first reaction gas is generated on the upper surface of the wafer by using a first reaction gas containing a mixed gas of the gas mixture, etching to form a concave-convex structure on the upper surface of the wafer; and
and removing the self-mask generated on the upper surface of the wafer by using a second reaction gas containing NF 3 gas,
The step of forming the concave-convex structure on the upper surface of the wafer includes a step of forming the concave-convex structure to have a sharp cross-sectional structure while the self-mask is generated in the convex portion of the concave-convex structure by the first reaction gas,
In the process of removing the self-mask, the end of the concave portion of the concave-convex structure is changed from the sharp cross-sectional structure to the round cross-sectional structure by the second reaction gas, so that the end of the convex portion has a sharp cross-sectional structure and the end of the concave portion A method of manufacturing a wafer-type solar cell having a silver round cross-sectional structure. 삭제delete 삭제delete 제1항에 있어서,
상기 웨이퍼의 상면에 요철구조를 형성하는 공정 및 상기 셀프 마스크를 제거하는 공정은 동일한 건식 식각 장비에서 연속 공정으로 수행하는 웨이퍼형 태양전지의 제조방법. According to claim 1,
The process of forming the concave-convex structure on the upper surface of the wafer and the process of removing the self-mask are performed as continuous processes in the same dry etching equipment. 제1항에 있어서,
상기 셀프 마스크를 제거하는 공정을 이후에,
상기 웨이퍼의 상면에 도펀트를 도핑하여, 상기 도펀트가 도핑되지 않은 제1 반도체층 및 상기 제1 반도체층의 상면에 상기 도펀트가 도핑된 제2 반도체층을 형성하는 공정을 더 포함하여 이루어지고,
상기 제2 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어지고, 상기 제2 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어진 웨이퍼형 태양전지의 제조방법. According to claim 1,
After the process of removing the self-mask,
Doping the upper surface of the wafer with a dopant to form a first semiconductor layer undoped with the dopant and a second semiconductor layer doped with the dopant on the upper surface of the first semiconductor layer,
An end of the convex portion on the upper surface of the second semiconductor layer has a sharp cross-sectional structure, and the end of the concave portion on the upper surface of the second semiconductor layer has a round cross-sectional structure. 제5항에 있어서,
상기 제2 반도체층의 상면에 반사 방지층을 형성하는 공정;
상기 반사 방지층의 상면에 제1 전극 물질을 형성하고, 상기 제1 반도체층의 하면에 제2 전극 물질을 형성하는 공정; 및
상기 제1 전극 물질 및 제2 전극 물질에 대해서 열처리를 수행하여, 상기 제1 전극 물질이 상기 반사 방지층을 뚫고 상기 제2 반도체층까지 침투하도록 하고 상기 제2 전극 물질을 상기 제1 반도체층의 하면으로 침투시키는 공정을 추가로 포함하는 웨이퍼형 태양전지의 제조방법. 6. The method of claim 5,
forming an antireflection layer on an upper surface of the second semiconductor layer;
forming a first electrode material on an upper surface of the anti-reflection layer and forming a second electrode material on a lower surface of the first semiconductor layer; and
Heat treatment is performed on the first electrode material and the second electrode material so that the first electrode material penetrates through the anti-reflection layer to the second semiconductor layer, and the second electrode material is applied to the lower surface of the first semiconductor layer. A method of manufacturing a wafer-type solar cell further comprising the step of infiltrating the 웨이퍼로 이루어진 제1 반도체층;
상기 제1 반도체층의 상면에 구비되며 웨이퍼로 이루어진 제2 반도체층; 및
상기 제2 반도체층의 상면에 구비된 반사 방지층을 포함하고,
상기 제2 반도체층의 상면은 SF6, Cl2, 및 O2의 혼합가스를 포함하는 제1 반응가스를 이용한 식각 공정에 의해 뾰족한 단면 구조의 요철구조가 생성된 후 NF3가스를 포함하는 제2 반응가스를 이용한 식각 공정을 통해 변형된 오목부 및 볼록부를 구비한 요철구조로 이루어지고, 상기 제2 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어지고, 상기 제2 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어진 웨이퍼형 태양전지. a first semiconductor layer made of a wafer;
a second semiconductor layer provided on an upper surface of the first semiconductor layer and made of a wafer; and
and an anti-reflection layer provided on an upper surface of the second semiconductor layer,
The upper surface of the second semiconductor layer is SF 6 , Cl 2 , and O 2 After the concave-convex structure of the sharp cross-sectional structure is generated by an etching process using a first reaction gas containing a mixed gas of NF 3 gas 2 has a concave-convex structure having concave and convex portions deformed through an etching process using a reaction gas, and an end of the concave portion of the upper surface of the second semiconductor layer has a round cross-sectional structure, and the convex portion of the upper surface of the second semiconductor layer is formed The end of the part is a wafer-type solar cell with a sharp cross-sectional structure. 삭제delete 제7항에 있어서,
상기 제1 반도체층 상면은 오목부 및 볼록부를 구비한 요철구조로 이루어지고, 상기 제1 반도체층 상면의 오목부의 끝단은 둥근 단면 구조로 이루어지고, 상기 제1 반도체층 상면의 볼록부의 끝단은 뾰족한 단면 구조로 이루어진 웨이퍼형 태양전지. 8. The method of claim 7,
The upper surface of the first semiconductor layer has a concave-convex structure having a concave portion and a convex portion, an end of the concave portion of the upper surface of the first semiconductor layer has a round cross-sectional structure, and an end of the convex portion on the upper surface of the first semiconductor layer is sharp. A wafer-type solar cell with a cross-sectional structure. 제7항에 있어서,
상기 제2 반도체층의 하면에 구비되며 웨이퍼로 이루어진 제3 반도체층;
상기 반사 방지층의 상부에서부터 상기 제2 반도체층까지 연장된 제1 전극; 및
상기 제3 반도체층의 하면에 구비된 제2 전극을 더 포함하여 이루어진 웨이퍼형 태양전지. 8. The method of claim 7,
a third semiconductor layer provided on a lower surface of the second semiconductor layer and made of a wafer;
a first electrode extending from an upper portion of the anti-reflection layer to the second semiconductor layer; and
A wafer-type solar cell comprising a second electrode provided on a lower surface of the third semiconductor layer.
KR1020150011188A 2015-01-23 2015-01-23 Wafer type Solar Cell and Method of manufacturing the same KR102301640B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150011188A KR102301640B1 (en) 2015-01-23 2015-01-23 Wafer type Solar Cell and Method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011188A KR102301640B1 (en) 2015-01-23 2015-01-23 Wafer type Solar Cell and Method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160091485A KR20160091485A (en) 2016-08-03
KR102301640B1 true KR102301640B1 (en) 2021-09-14

Family

ID=56708438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011188A KR102301640B1 (en) 2015-01-23 2015-01-23 Wafer type Solar Cell and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102301640B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101111A (en) 1998-09-17 2000-04-07 Sharp Corp Manufacture of solar cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013200A (en) * 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 Irregular stamper and method for manufacturing lcd using the same
KR101915161B1 (en) * 2012-11-14 2019-01-07 주성엔지니어링(주) Method for manufacturing Solar Cell
KR102049604B1 (en) * 2011-12-16 2019-11-28 주성엔지니어링(주) Solar cell and Method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101111A (en) 1998-09-17 2000-04-07 Sharp Corp Manufacture of solar cell

Also Published As

Publication number Publication date
KR20160091485A (en) 2016-08-03

Similar Documents

Publication Publication Date Title
KR101225978B1 (en) Sollar Cell And Fabrication Method Thereof
CN102725867A (en) Method for fabricating a back contact solar cell
JP2013219355A (en) Method for manufacturing photoelectric element
CN106062975A (en) Method for manufacturing solar cell and solar cell
KR101676750B1 (en) Wafer type solar cell and method for manufacturing the same
JP2014505376A (en) Solar cell and method for manufacturing the same
KR101444709B1 (en) Wafer type Solar Cell and Method for manufacturing the same
KR20100004193A (en) Method for manufacturing wafer type solar cell
KR20110010336A (en) Method of manufacturing back junction solar cell
TWI438907B (en) A printing method for making barrier in buried-contact solar cell fabrication and its resultant device
KR102049604B1 (en) Solar cell and Method of manufacturing the same
KR101855209B1 (en) Method and System of manufacturing Solar Cell
KR101024322B1 (en) Method of manufacturing wafer for solar cell, a wafer for solar cell manufactured by the method and method of manufacturing solar cell using the wafer
KR102301640B1 (en) Wafer type Solar Cell and Method of manufacturing the same
JP2018142703A (en) Solar battery and manufacturing method of the same
US9455368B2 (en) Method of forming an interdigitated back contact solar cell
US20100294357A1 (en) Solar Cell and Method for Manufacturing the Same
WO2014137284A1 (en) Method of fabricating a solar cell
CN102651425B (en) Method for manufacturing solar cell
KR102432550B1 (en) Method and System of manufacturing Wafer type Solar Cell
KR101779057B1 (en) Wafer type solar cell and method for manufacturing the same
KR101249030B1 (en) Solar cell and Method for manufacturing the same
KR101382047B1 (en) Method for fabricating selective emitter structure of solar cell
KR20120062432A (en) Solar cell and method for manufacturing the same
US20140366938A1 (en) Wafer solar cell and solar cell production method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant