KR102297890B1 - 플라즈마 기반 나노구조물 형성방법 - Google Patents

플라즈마 기반 나노구조물 형성방법 Download PDF

Info

Publication number
KR102297890B1
KR102297890B1 KR1020180132759A KR20180132759A KR102297890B1 KR 102297890 B1 KR102297890 B1 KR 102297890B1 KR 1020180132759 A KR1020180132759 A KR 1020180132759A KR 20180132759 A KR20180132759 A KR 20180132759A KR 102297890 B1 KR102297890 B1 KR 102297890B1
Authority
KR
South Korea
Prior art keywords
plasma
pattern
forming
silicon oxide
oxide film
Prior art date
Application number
KR1020180132759A
Other languages
English (en)
Other versions
KR20200050140A (ko
Inventor
이승환
홍승표
Original Assignee
한국핵융합에너지연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국핵융합에너지연구원 filed Critical 한국핵융합에너지연구원
Priority to KR1020180132759A priority Critical patent/KR102297890B1/ko
Publication of KR20200050140A publication Critical patent/KR20200050140A/ko
Application granted granted Critical
Publication of KR102297890B1 publication Critical patent/KR102297890B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 기반 나노구조물 형성 방법에 관한 것으로, 피식각물의 표면에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막의 표면에 자기조립을 통해 형성되는 패턴을 포함한 폴리머층을 형성하는 단계와, 상기 패턴을 제외한 나머지 폴리머층을 제거하는 단계 및 상기 패턴을 마스크로 이용하여 상기 실리콘 산화막을 리모트 플라즈마(Remote Plasma)로 식각하여 모스 아이(Moth eye) 형태의 나노구조물을 형성하는 단계를 포함한다.

Description

플라즈마 기반 나노구조물 형성방법{Method for forming nanostructures using plasma}
본 발명은 플라즈마 기반 나노구조물 형성 방법에 관한 것으로, 더욱 구체적으로 피식각물에 실리콘 산화막을 적층하여 보다 쉽게 플라즈마로 식각할 수 있는 플라즈마 기반 나노구조물 형성 방법에 관한 것이다.
일반유리 또는 강화유리는 일상생활에서의 사용에 따라 지문이 남게 되고, 디스플레이 기기의 경우 빛에 반사되어 눈부심 현상을 발생하는 문제점이 있기 때문에 강화유리 표면에 난반사 방지 필름을 흡착시켜 빛 반사를 방지하도록 사용되었으나, 난반사 방지 필름을 별도로 제작해야만 하기 때문에 추가비용이 발생하고, 제작한 난반사 방지필름을 디스플레이창에 흡착시켜야만 하는 불편함이 있으며, 장시간 사용시 난반사 방지필름 표면에 스크래치가 발생하는 문제점이 있어 난반사 유리가 사용되게 되었다.
이러한, 난반사유리를 제조하기 위해서는 불산을 이용한 유리 표면의 화학적 식각 방법이 주로 사용되었으나, 유리 표면층이 화학적 식각으로 인하여 데미지를 입을 수밖에 없는데, 이로 인한 내구성 저하의 문제를 야기하여 제품의 품질에 직접적인 영향을 주게 된다. 또한, 식각에 사용되는 불산 등과 같은 화학물질은 현재 환경부하가 심한 화학물질로 분류가 되어 전 세계적으로 규제가 강화되고 있으며, 이를 대체하면서 기존의 난반사 유리와 동일 성능 이상의 내구성 및 물리적 특성을 유지시킬 수 있는 대체 기술의 필요성이 제기되어 왔다.
이에 따라, 현재에는 유리 표면을 플라즈마를 이용하여 식각하는 방법이 사용되고 있다.
그러나, 플라즈마를 이용한 식각 방법의 경우 실제로 유리내에 다른 재질의 불순물이 많이 존재함에 따라, 플라즈마를 이용한 식각을 통해 모스아이 구조의 구현이 어렵고, 양산성이 나오지 않는 문제점이 있다.
대한민국등록특허공보 제10-1717259호
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 유리의 내구성 저하를 방지하면서 플라즈마를 이용하여 보다 쉽게 식각처리를 할 수 있는 플라즈마 기반 나노구조물 형성방법을 제공하는데 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성방법은 피식각물의 표면에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막의 표면에 자기조립을 통해 형성되는 패턴을 포함한 폴리머층을 형성하는 단계와, 상기 패턴을 제외한 나머지 폴리머층을 제거하는 단계 및 상기 패턴을 마스크로 이용하여 상기 실리콘 산화막을 리모트 플라즈마(Remote Plasma)로 식각하여 모스 아이(Moth eye) 형태의 나노구조물을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성방법은 유리 상에 실리콘 산화막을 형성하고, 리모트 플라즈마를 통해 식각함으로써, 유리 상에 직접 플라즈마를 이용하여 식각하는 것에 비하여 보다 쉽게 플라즈마를 이용하여 식각할 수 있으며, 리모트 플라즈마를 이용한 식각은 기존 플라즈마를 이용한 식각에 비해 이온충돌(Ion bombardment)이 없어 폴리머와 같은 소프트 마스크(Soft mask) 공정에 적합하며, 동방 식각을 하므로, 더욱 용이하게 모스-아이(Moth-eye) 형태의 나노구조물을 형성하여 유리의 내구성 저하를 방지함과 함께 난반사 효과를 얻을 수 있으며, 양산성을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성과정을 나타낸 순서도.
도 2는 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성과정을 나타낸 도면.
도 3은 폴리머의 비율에 따라 형성되는 패턴을 나타낸 도면.
도 4는 패턴이 형성된 모습을 나타낸 이미지.
도 5는 플라즈마를 이용하여 식각 후 모스 아이(Moth eye) 형태로 나노구조물이 형성된 모습을 나타낸 이미지이다.
도 6은 플라즈마를 이용한 식각에 따른 종횡비(aspect ratio)를 나타낸 그래프.
도 7은 종래의 피처리물과 본 발명에 따른 피처리물의 반사율을 비교한 그래프.
도 8은 실리콘 산화막의 두께 별로 에칭 깊이에 따른 반사율과 투과도을 나타낸 그래프.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다.
한편, 본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
부가적으로, 각 도면에 걸쳐 표시된 동일 참조 부호는 동일 구성 요소를 지칭하며, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다.
도 1은 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성과정을 나타낸 순서도이고, 도 2는 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성과정을 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 플라즈마 기반 나노구조물 형성 방법은 피식각물의 표면에 실리콘 산화막을 형성하는 단계(S110), 실리콘 산화막 표면에 폴리머층을 형성하는 단계(S120), 패턴을 제외한 나머지 폴리머층을 제거하는 단계(S130) 및 실리콘 산화막을 리모트 플라즈마로 식각하여 모스 아이(Moth eye) 형태의 나노구조물을 형성하는 단계(130)를 포함한다.
먼저, 피식각물(10)의 표면에 실리콘 산화막(20)을 형성한다(S110).
여기서, 상기 피식가물(10)은 광투과성 재료일 수 있다. 본 발명에서는 유리를 채택하였으나, 투명 플라스틱 또는 ITO(indium tin oxide) 등 일 수 있다.
또한, 상기 피식각물(10)의 상부 표면에는 실리콘 산화막(20)이 형성된다. 이때, 상기 실리콘 산화막(20)은 SiO2로 피식각물(10) 상에 SiO2 증착공정을 통하여 형성될 수 있다.
이에 따라, 피식각물(10)의 표면에 실리콘 산화막(20)을 형성한 후 후술되는 단계에서 리모트 플라즈마를 이용하여 실리콘 산화막(20)을 식각함으로써, 피식각물(10)인 유리 상에 직접 플라즈마를 이용하여 식각하는 것에 비하여 보다 쉽게 플라즈마를 이용하여 식각할 수 있다.
다음으로, 실리콘 산화막(20)이 형성된 피식각물(10)의 표면에 자기조립을 통해 형성되는 패턴(31)을 포함한 폴리머층(30)을 형성한다(S120).
한편, 상기 폴리머층(30)은 PMMA(Poly methyl methacrylate)와 PS(Poly styrene)를 소정의 비율로 용해한 후, 스핀 코팅 방식으로 실리콘 산화막(20)의 표면에 형성될 수 있다.
여기서, PMMA와 PS를 MEK(Methyl Ethyl Ketone)에 교반기를 이용하여 용해한 후 스핀 코팅 방식으로 실리콘 산화막(20)의 표면에 도포하여 폴리머층(30)을 형성할 수 있다. 이때, 실리콘 산화막(20)의 표면에 도포된 폴리머층(30)은 자기조립(Self-assemble)을 통해 점 형태의 패턴(31)이 형성되게 된다.
한편, 상기 폴리머층(30)은 PMMA와 PS의 비율에 따라 패턴(31)의 크기 및 밀도를 제어할 수 있다.
도 3은 폴리머의 비율에 따라 형성되는 패턴을 나타낸 이미지이고, 아래의 표 1은 폴리머의 비율에 따라 형성되는 패턴의 크기와 밀도에 관한 것이다.
1:1 7:3 5:1
크기 985.39±227.31(nm) 701.25±176.60(nm) 525.88±153.52(nm)
밀도(10㎛ X 10㎛) 49.97±4.45 72.44±16.17 53.99±3.90
도 3의 (a)와 (d)는 PMMA : PS가 1:1의 비율이고, (b)와 (e)는 PMMA : PS가 7:3의 비율이며, (c)와 (f)는 PMMA : PS가 5:1의 비율일 때 패턴(31)이 형성된 모습과 패턴(31)의 사이즈에 대한 분포도이다.
도 3 및 표 1에서 확인할 수 있는 바와 같이, PMMA 대비 PS의 비율이 높을 수록 패턴의 크기가 커진다. 특히, PMMA 대비 PS의 비율이 1:1인 경우에 패턴(31)의 크기 증가로 인해 같은 면적에서 패턴(31)의 밀도는 감소하고, PMMA 대비 PS의 비율이 5:1인 경우에는 PS 절대량의 감소로 인해 패턴의 밀도가 감소한다. 아울러, PMMA 대비 PS의 비율이 1:1 이하에서는 패턴(31)의 자기조립이 일어나지 않으며, PMMA 대비 PS의 비율이 5:1 이상에서는 패턴(31)의 크기가 매우 작고 밀도가 낮아진다.
도 4는 패턴이 형성된 모습을 나타낸 이미지이다.
도 1, 도 2 및 도 4를 참조하면, 상기 패턴(31)을 제외한 나머지 폴리머층(30)을 제거한다(S130).
구체적으로, 용해된 PMMA와 PS를 도포하여 패턴(31)을 포함하는 폴리머층(30)을 형성한 후, 진공 오븐을 이용하여 섭씨 60도에서 건조 과정을 수행한다. 이후, 아세트산(acetic acid)에 침지 시켜 현상(Developing)과정을 수행하면 PMMA는 제거되고, 단면이 원형태인 PS만 남아 있게 된다. 즉, 실리콘 산화막(20)의 표면에는 PS로 구성된 패턴(31)이 형성되게 된다.
도 5는 플라즈마를 이용하여 식각 후 모스 아이(Moth eye) 형태로 나노구조물이 형성된 모습을 나타낸 이미지이다.
다음, 도 1, 도 2 및 도 5를 참조하면, 상기 패턴(31)을 마스크로 이용하여 실리콘 산화막(20)을 플라즈마로 식각하여 모스 아이(Moth eye) 형태의 나노구조물(40)을 형성한다(S140).
여기서, 상기 실리콘 산화막(20)의 식각은 리모트 플라즈마(Remote Plasma)를 이용하여 식각할 수 있다. 이때, 리모트 플라즈마 식각에서 플라즈마를 형성하기 위한 플라즈마 형성 가스는 Ar과 NF3 가스 등 일 수 있다.
구체적으로, 패턴(31)이 형성된 실리콘 산화막(20)을 리모트 플라즈마를 이용하여 식각하면, 패턴(31)의 하부에 위치한 실리콘 산화막(20)을 제외한 나머지 부분이 식각되어 모스 아이(Moth eye) 형태의 나노구조물(40)이 형성될 수 있다. 이때, 상기 나노구조물(40)은 가장 높은 종횡비를 갖는 최적의 형태인 원뿔형으로 형성되는 것이 바람직하다.
특히, 상기 실리콘 산화막(20)을 리모트 플라즈마 소스(Remote Plasma Source)를 이용하여 식각함으로써, 기존 플라즈마를 이용한 식각에 비해 이온충돌(Ion bombardment)이 없어 데미지를 최소화할 수 있으므로 폴리머와 같은 소프트 마스크(Soft mask) 공정에 적합하며, 동방 식각을 하므로 더욱 용이하게 모스-아이(Moth-eye) 형태의 나노구조물을 형성할 수 있다.
한편, 상기 실리콘 산화막(20)의 식각 시 실리콘 산화막(20)의 두께는 50 ~ 300nm로 하고, 식각 깊이는 50nm로 하는 것이 바람직하다.
도 6은 플라즈마를 이용한 식각에 따른 종횡비(aspect ratio)를 나타낸 그래프이다.
도 6을 참조하면, (a)는 식각 깊이에 따른 각 패턴(31) 크기별 나노구조물(40)의 heights, (b)는 식각 깊이에 따른 각 패턴(31) 크기별 나노구조물(40)의 top diameter, (c)는 식각 깊이에 따른 각 패턴(31) 크기별 나노구조물(40)의 bottom diameter, (d)는 식각 깊이에 따른 각 패턴(31) 크기별 나노구조물(40)의 종횡비를 나타낸 것이다.
도 6을 통해 확인할 수 있는 바와 같이, bottom diameter는 식각 깊이에 관계없이 일정하게 유지되는 반면 top diameter는 식각 깊이가 증가할수록 점차 감소하게 된다.
예컨대, PMMA : PS가 1:1의 비율인 경우, 180nm, PMMA : PS가 7:3의 비율인 경우, 150nm, PMMA : PS가 5:1의 비율인 경우 80nm의 식각이 이루어졌을 때 가장 높은 종횡비를 가지게 된다. 즉, 패턴(31)의 크기가 클수록 식각 깊이를 깊게 제어함으로써, 최적의 모스 아이(Moth eye) 형태의 나노구조물(40)이 형성할 수 있다.
이에 따라, 패턴(31) 크기에 따라 나노구조물(40)이 원뿔형으로 최적화되는 식각 깊이가 존재하므로, 패턴(31)의 크기에 따라 식각 깊이를 제어함으로써, 가장 높은 종횡비를 갖는 최적의 형태인 원뿔형의 나노구조물(40)을 형성할 수 있다.
도 7은 종래의 피처리물과 본 발명에 따른 피처리물의 반사율을 UV-Vis spectrometer를 통해 측정하여 비교한 그래프이다.
도 7에서 위에 검은색으로 표시한 그래프가 종래의 피처리물에 대한 반사율을 나타낸 것이고, 아래의 파란색으로 표시한 그래프가 본 발명에 따른 피처리물에 대한 반사율을 나타낸 것이다.
도 7에서 확인할 수 있는 바와 같이, 종래의 피처리물의 반사율은 약 8%이나, 본 발명에 따른 피처리물의 반사율이 약 5% 정도로 종래의 피처리물의 반사율에 비하여 3% 정도 낮아진 것을 확인할 수 있다.
도 8은 실리콘 산화막의 두께 별로 에칭 깊이에 따른 반사율과 투과도을 나타낸 그래프이다.
도 8을 참조하면, 반사율은 초기 50nm를 식각하는 경우 가장 낮은 것으로 확인할 수 있으며, 실리콘 산화막(20)이 모두 식각되면 원래 반사율로 되돌아 가는 것(반사율이 높아짐)으로 확인할 수 있다.
또한, 투과도는 실리콘 산화막(20)의 식각 두께에 비례하여 감소하게 되는데, 높은 투과도를 유지하기 위하여 50nm 식각 되는 것이 바람직하다.
이에 따라, 난반사율과 투과도를 최적으로 하기 위하여 실리콘 산화막(20)의 두께는 50 ~ 300nm로 하고, 식각 깊이는 50nm로 하는 것이 바람직하다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 명세서를 통해 개시된 모든 실시예들과 조건부 예시들은, 본 발명의 기술 분야에서 통상의 지식을 가진 당업자가 독자가 본 발명의 원리와 개념을 이해하도록 돕기 위한 의도로 기술된 것으로, 당업자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며,그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (6)

  1. 피식각물의 표면에 실리콘 산화막을 형성하는 단계;
    상기 실리콘 산화막의 표면에 자기조립을 통해 형성되는 패턴을 포함한 폴리머층을 형성하는 단계;
    상기 폴리머층을 건조한 후 상기 패턴을 제외한 나머지 폴리머층을 습식식각으로 제거하는 단계; 및
    상기 패턴을 마스크로 이용하여 상기 실리콘 산화막을 리모트 플라즈마(Remote Plasma)로 식각하여 모스 아이(Moth eye) 형태의 나노구조물을 형성하는 단계;
    를 포함하되,
    상기 모스 아이(Moth eye) 형태의 나노구조물을 형성하는 단계에서,
    상기 리모트 플라즈마로 동방식각하여 원뿔 형태의 상기 나노구조물을 형성하되, 상기 나노구조물이 형성되지 않은 나머지 상기 실리콘 산화막은 소정 두께로 남기고 식각하는 플라즈마 기반 나노구조물 형성방법.
  2. 제1항에 있어서,
    상기 폴리머층을 형성하는 단계에서,
    상기 폴리머층은 PMMA(Poly methyl methacrylate)와 PS(Poly styrene)를 소정의 비율로 용해한 후, 스핀 코팅 방식으로 상기 실리콘 산화막의 표면에 형성하는 플라즈마 기반 나노구조물 형성방법.
  3. 제2항에 있어서,
    상기 폴리머층을 형성하는 단계에서,
    상기 폴리머층은 PMMA(Poly methyl methacrylate)와 PS(Poly styrene)의 비율에 따라 상기 패턴의 크기 및 밀도를 제어하는 플라즈마 기반 나노구조물 형성방법.
  4. 제2항에 있어서,
    상기 패턴을 제외한 나머지 폴리머층을 제거하는 단계는,
    상기 폴리머층을 건조하는 단계; 및
    상기 건조된 폴리머층에서 상기 PMMA를 제거하여 상기 PS로 구성된 상기 패턴을 형성하는 단계;
    를 포함하는 플라즈마 기반 나노구조물 형성방법.
  5. 제1항에 있어서,
    상기 나노구조물을 형성하는 단계는,
    상기 패턴의 크기에 따라 식각 깊이를 제어하는 플라즈마 기반 나노구조물 형성방법.
  6. 제1항에 있어서,
    상기 나노구조물을 형성하는 단계는,
    상기 실리콘 산화막의 두께는 50 ~ 300nm로 하고, 식각 깊이는 50nm로 하는 플라즈마 기반 나노구조물 형성방법.
KR1020180132759A 2018-11-01 2018-11-01 플라즈마 기반 나노구조물 형성방법 KR102297890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180132759A KR102297890B1 (ko) 2018-11-01 2018-11-01 플라즈마 기반 나노구조물 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180132759A KR102297890B1 (ko) 2018-11-01 2018-11-01 플라즈마 기반 나노구조물 형성방법

Publications (2)

Publication Number Publication Date
KR20200050140A KR20200050140A (ko) 2020-05-11
KR102297890B1 true KR102297890B1 (ko) 2021-09-06

Family

ID=70729477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180132759A KR102297890B1 (ko) 2018-11-01 2018-11-01 플라즈마 기반 나노구조물 형성방법

Country Status (1)

Country Link
KR (1) KR102297890B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114890681B (zh) * 2022-04-02 2023-12-01 深圳市秉兴光电技术有限公司 一种类蛾眼结构减反增透玻璃及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699683B1 (ko) 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100702531B1 (ko) 2006-03-20 2007-04-02 전자부품연구원 나노와이어 소자 및 제조방법
KR101383097B1 (ko) * 2012-11-13 2014-04-10 포항공과대학교 산학협력단 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951915B1 (ko) * 2008-07-10 2010-04-09 한국기계연구원 플라즈마 에칭을 이용한 마이크로-나노 패턴의 제작 방법
KR20100092091A (ko) * 2009-02-12 2010-08-20 연세대학교 산학협력단 나노 구조물 제작방법
KR101175325B1 (ko) * 2009-08-24 2012-08-20 한국기초과학지원연구원 양자점 형성방법
KR101717259B1 (ko) 2016-01-19 2017-03-17 주식회사 가인공영 난반사 유리 제조용 에칭액 조성물 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699683B1 (ko) 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100702531B1 (ko) 2006-03-20 2007-04-02 전자부품연구원 나노와이어 소자 및 제조방법
KR101383097B1 (ko) * 2012-11-13 2014-04-10 포항공과대학교 산학협력단 광추출 효율을 높인 질화갈륨계 발광다이오드 소자, 광추출 효율을 높인 유기 발광다이오드 소자의 제조방법

Also Published As

Publication number Publication date
KR20200050140A (ko) 2020-05-11

Similar Documents

Publication Publication Date Title
JP6415549B2 (ja) 反射防止層の製造法
KR101954410B1 (ko) 플라즈마 에칭을 이용한 반사방지 표면의 제조방법 및 반사방지 표면이 형성된 기판
US8658050B2 (en) Method to transfer lithographic patterns into inorganic substrates
US20110293884A1 (en) Three-dimensional nano-structure array
US10444407B2 (en) Optical element including a plurality of concavities
JP6411517B2 (ja) 反射防止膜および反射防止膜を備えた光学部材
KR102297890B1 (ko) 플라즈마 기반 나노구조물 형성방법
US11226556B2 (en) Patterning of multi-depth optical devices
Pasanen et al. Nanostructured germanium with> 99% absorption at 300–1600 nm wavelengths
GB2348399A (en) Reactive ion etching with control of etch gas flow rate, pressure and rf power
JP2009175729A (ja) 反射防止板、及びその反射防止構造を製造する方法
KR20070089385A (ko) 안티-리플렉션 코팅처리되는 이미지 센서 및 그 제조 방법
US10345494B2 (en) Methods of reducing surface roughness of reflectance coatings for DUV mirrors
TW202136013A (zh) 覆板及製造覆板之方法
US20040209068A1 (en) Method for forming anti-glaring and anti-reflecting film
KR100626766B1 (ko) 반사방지필름
van de Haar et al. Fabrication process of a coaxial plasmonic metamaterial
KR20090027843A (ko) 인듐옥사이드-징크옥사이드의 건식 식각 방법
KR100754327B1 (ko) 플라즈마 식각에 의하여 가시 광 파장 이하의 표면 구조를 갖는 디스플레이 장치용 표면 반사 방지물과 그 제조방법
JP6276108B2 (ja) ワイヤグリッド偏光子の製造方法
Choi et al. Disordered antireflective subwavelength structures using Ag nanoparticles for GaN-based optical device applications
KR20190049277A (ko) 광학용 반사방지 필름 및 이의 제조방법
US20160018738A1 (en) Method for etching protective film, method for producing template, and template produced thereby
KR20130068549A (ko) 비반사 유리 및 그 제조방법
KR20070092055A (ko) 콘트라스트 향상용 필름 및 그 제조방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant